JP2015119099A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015119099A
JP2015119099A JP2013262742A JP2013262742A JP2015119099A JP 2015119099 A JP2015119099 A JP 2015119099A JP 2013262742 A JP2013262742 A JP 2013262742A JP 2013262742 A JP2013262742 A JP 2013262742A JP 2015119099 A JP2015119099 A JP 2015119099A
Authority
JP
Japan
Prior art keywords
gas
mask
film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013262742A
Other languages
English (en)
Other versions
JP6267953B2 (ja
Inventor
航 ▲高▼山
航 ▲高▼山
Ko Takayama
昇一郎 松山
Shoichiro Matsuyama
昇一郎 松山
達 野上
Tatsu Nogami
達 野上
大輔 田村
Daisuke Tamura
大輔 田村
恭輔 林
Kyosuke Hayashi
恭輔 林
潤 川野部
Jun Kawanobe
潤 川野部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013262742A priority Critical patent/JP6267953B2/ja
Priority to KR1020140178468A priority patent/KR102320085B1/ko
Priority to TW103143995A priority patent/TWI621176B/zh
Priority to US14/574,565 priority patent/US9230824B2/en
Publication of JP2015119099A publication Critical patent/JP2015119099A/ja
Application granted granted Critical
Publication of JP6267953B2 publication Critical patent/JP6267953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】半導体装置の３次元構造を有するデバイスの製造において、多層膜に形成されるホールの垂直性を改善する方法の提供。【解決手段】互いに異なる誘電率を有し、且つ、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法。前記方法は、（ａ）Ｏ２ガス若しくはＮ２ガス、及び希ガスを含む第１のガスを前記処理容器内に供給し、該第１のガスを励起させる工程ＳＴ１１と、（ｂ）フルオロカーボンガス又はフルオロハイドロカーボンガスを含む第２のガスを前記処理容器内に供給し、該第２のガスを励起させる工程ＳＴ１２と、（ｃ）ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第３のガスを前記処理容器内に供給し、該第３のガスを励起させる工程ＳＴ１３と、を含むシーケンスを繰り返し実行する。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関するものである。
半導体装置の一種として、３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスが知られている。３次元構造を有するＮＡＮＤ型フラッシュメモリデバイスの製造においては、誘電率の異なる二つの層が交互に設けられることによって構成される多層膜のエッチングを行って、当該多層膜に深いホールを形成する工程が行われる。このようなエッチングについては、下記の特許文献１に記載されている。
具体的に、特許文献１には、多層膜上にアモルファスシリコン製のマスクを有する被処理体を、ＣＨ２Ｆ２ガス、Ｎ２ガス、及びＮＦ３を含む処理ガスのプラズマに晒すことによって、当該多層膜のエッチングを行うことが記載されている。
米国特許出願公開第２０１３／００５９４５０号明細書
ところで、多層膜に形成されるホールといった深いスペースは、高い垂直性を有していることが望ましい。しかしながら、特許文献１に記載のエッチング方法では、エッチングに寄与する活性種によってホールを画成する側壁面が削られる。これにより、特に当該側壁面の上部にはボーイングと呼ばれる形状不良が発生する。また、ＣＨ２Ｆ２ガスに由来する炭素を含む反応生成物がマスク表面に付着してマスクの開口幅が縮小する。その結果、ホールが深くなるにつれて、当該ホールの径が小さくなる。即ち、特許文献１に記載のエッチング方法では、深さ方向において先細った形状のホールが形成されることになる。
したがって、本技術分野においては、多層膜に形成されるホールといった深いスペースの垂直性を改善することが要請されている。
一側面においては、互いに異なる誘電率を有し、且つ、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法が提供される。この方法は、（ａ）Ｏ２ガス若しくはＮ２ガス、及び希ガスを含む第１のガスを前記処理容器内に供給し、該第１のガスを励起させる工程と、（ｂ）フルオロカーボンガス又はフルオロハイドロカーボンガスを含む第２のガスを前記処理容器内に供給し、該第２のガスを励起させる工程と、（ｃ）ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第３のガスを前記処理容器内に供給し、該第３のガスを励起させる工程と、を含むシーケンスが繰り返し実行される。
上記方法の工程（ｃ）では、ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第３のガスを用いて多層膜がエッチングされる。この際、第３のガスに由来する反応生成物がマスクの表面及びスペースを画成する側壁に堆積する。上記方法では、工程（ａ）において、第１のガスに含まれるＯ２ガス若しくはＮ２ガスの活性種により、前サイクルのシーケンスで実行された工程（ｃ）においてマスクの表面に堆積した炭素を含む反応生成物が除去される。これにより、前記シーケンスを繰り返して多層膜をエッチングしていく過程において当該反応生成物が過剰な膜厚になってマスクの開口幅を狭めることが防止される。このように、工程（ａ）においては、マスクの開口幅を狭めることが防止されるので、その後に実行される工程（ｃ）において深さ方向において先細った形状のホールが形成されることが抑制される。
次いで、工程（ｂ）においては、フルオロカーボンガス又はフルオロハイドロカーボンガスに由来する炭素を含む反応生成物がマスクの表面に適度な膜厚で堆積する。また、当該反応生成物は、スペースを画成する側壁にも堆積する。このように、工程（ｂ）においては、反応生成物がマスクの表面及び側壁に適度な膜厚で堆積されるので、その後に実行される工程（ｃ）においてマスク選択比の低下が抑制されると共に、スペースの側壁にボーイングが発生することが抑制される。また、工程（ｃ）においても、第３のガスに由来する反応生成物がスペースの側壁に堆積されながら多層膜がエッチングされるので、スペースの側壁にボーイングが発生することが更に抑制される。このように、上記方法では、側壁にボーイングが発生すること、及びマスクの開口幅が狭くなることが抑制されるので、多層膜に垂直性の高いスペースを形成することができる。
一形態では、シーケンスを繰り返し実行する工程よりも前に、ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第４のガスを処理容器内に供給し、該第４のガスを励起させて、多層膜を積層方向の途中位置までエッチングする工程を更に含み、シーケンスを繰り返し実行する工程では、途中位置から多層膜が積層方向にエッチングされてもよい。本形態では、多層膜のエッチング速度を向上することができる。
一形態では、第４のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含んでもよい。このような形態によれば、窒素の活性種、又はＨ２ガス及びＣＨ４ガスといったガスに含まれる水素の活性種によってマスクに付着した炭素を含む堆積物が除去される。これにより、マスクに付着した堆積物によってマスクの開口幅が狭くなることが防止される。また、第４のガスにＨ２ガス又はＣＨ４ガスが含まれる場合には、水素の活性種によって多層膜のエッチングレートが向上するので、マスク選択比を改善することが可能となる。また、第４のガスにＣＨ４ガスが含まれる場合には、炭素を含む反応生成物がマスクに堆積するので、マスク選択比を更に改善することができる。また、一形態では、第３のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含んでもよい。また、一形態では、フッ素含有ガスは、ＮＦ３又はＳＦ６であってもよい。
一形態では、シーケンスを繰り返し実行する工程よりも前に、ＨＢｒガス及びフルオロカーボンガスを含む第５のガスを処理容器内に供給し、該第５のガスを励起させて、炭素を含む反応生成物をマスクの表面に堆積させる工程を更に含んでもよい。
例えば多層膜に深いホールを形成する際に用いられる前記マスク（以下、「第１のマスク」という）は、別のマスク（以下、「第２のマスク」という）のパターンをマスク層に転写させることで形成される。第１マスクを形成する際には、第２のマスクの下方にエッチャントガスの活性種が進入することで横方向にもマスク層のエッチングが進行する。なお、横方向とは多層膜の積層方向に直交する方向である。ここで、第２のマスクの開口部がマスク層上において互いに直交する第１の方向及び第２の方向に沿って２次元的に配列されており、当該開口部の配置ピッチが第１の方向よりも第２の方向で短い場合を想定する。この場合には、第２のマスクのうち第２の方向に沿って配列される開口部間に位置する部分（以下、「第２の部分」）は、第２のマスクのうち第１の方向に沿って配列される開口部間に位置する部分（以下、「第１の部分」）よりも幅が小さくなる。このため、第２の部分の下方では、横方向のエッチングによって先端部が消失した第１のマスクが形成されてしまう場合がある。この場合には、第１の部分と第２の部分とで異なる高さを有する第１のマスクが形成されることになる。このような第１のマスクを用いて多層膜をエッチングすると、第１の方向と第２の方向で多層膜をエッチングする速度が異なってくる。これにより、方向によって異なる幅を有するホールが形成されることになる。
これに対し、上記形態では、ＨＢｒガス及びフルオロカーボンガスを含む第５のガスを励起させて炭素を含む反応生成物を第１のマスクの表面に堆積させることで、第１のマスクの高さを均一化することができる。このように、シーケンスを繰り返し実行する工程よりも前に第１のマスクの高さを均一化することにより、多層膜をエッチングする工程において、方向によるホールの幅の不均一性を抑制することができる。
一形態では、第５のガスは、ＢＣｌ３ガスを更に含んでもよい。ＢＣｌ３ガスを添加することでマスクの高さをより均一化させるとともに、マスクの開口幅を調整することができる。
一形態では、反応生成物をマスクの表面に堆積させる工程においては、単位面積当たり２．５５Ｗ／ｃｍ２以上の電力が多層膜に与えられるように多層膜側にバイアス電位を印加してもよい。本形態では、比較的大きなバイアス電位を多層膜に付与することにより、マスクに堆積する反応生成物の量が過剰になることを防止することができる。このため、マスク開口部の閉塞を抑制することができる。
一形態では、フルオロカーボンガスは、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、又はＣ４Ｆ８ガスであってもよい。また、フルオロハイドロカーボンガスは、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、又はＣＨＦ３ガスであってもよい。
一形態では、第１の膜は酸化シリコン膜であり、第２の膜は窒化シリコン膜であってもよい。また、一形態では、第１の膜は酸化シリコン膜であり、第２の膜はポリシリコン膜であってもよい。一形態では、第１の膜と第２の膜は、合計２４層以上積層されていてよい。更に、一形態では、マスクは、アモルファスカーボン製であってもよい。
以上説明したように、本発明の種々の側面及び種々の形態によれば、多層膜に形成されるホールといった深いスペースの垂直性を改善することができる。
一実施形態に係る半導体装置の製造方法を示す流れ図である。 工程ＳＴ１において準備されるウエハの一例を示す図である。 プラズマ処理装置の一例を概略的に示す図である。 図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。 工程ＳＴ２においてエッチングされたウエハを示す図である。 マスクの表面に付着した保護膜を示す図である。 マスクの表面に付着した保護膜を示す図である。 工程ＳＴ３においてエッチングされたウエハを示す図である。 マスクの形成方法を示す流れ図である。 図９に示す方法によりマスクが形成されるウエハを示す図である。 マスク層上に所定形状の反射防止絶縁膜がパターニングされたウエハの一例を示す平面図である。 マスク層をエッチングした後における図１１のＸＩＩ−ＸＩＩ線に沿った断面図である。 マスク層をエッチングした後における図１１のＸＩＩＩ−ＸＩＩＩ線に沿った断面図である。 ホールが形成された多層膜の平面図である。 ホールが形成された多層膜の平面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る半導体装置の製造方法を示す流れ図である。図１に示す方法ＭＴ１は、例えば、３次元構造を有するＮＡＮＤフラッシュメモリの製造に用いることができるものであり、工程ＳＴ１〜工程ＳＴ３を含んでいる。
工程ＳＴ１は、被処理体（以下、「ウエハ」という）Ｗを準備する工程である。図２は、工程ＳＴ１において準備されるウエハＷの一例を示す図である。図２に示すウエハＷは、下地層ＵＬ、多層膜ＩＬ、及び、マスクＣＭを有する。下地層ＵＬは、基板上に設けられた多結晶シリコン製の層であり得る。この下地層ＵＬ上には、多層膜ＩＬが設けられている。多層膜ＩＬは、誘電率の異なる二つの誘電体膜ＩＬ１及びＩＬ２が交互に積層された構造を有している。一実施形態では、誘電体膜ＩＬ１は酸化シリコン膜であり、誘電体膜ＩＬ２は窒化シリコン膜であり得る。別の一実施形態では、誘電体膜ＩＬ１は酸化シリコン膜であり、誘電体膜ＩＬ２はポリシリコン膜であり得る。誘電体膜ＩＬ１の厚みは、例えば、５ｎｍ〜５０ｎｍであり、誘電体膜ＩＬ２の厚みは、例えば、１０ｎｍ〜７５ｎｍである。誘電体膜ＩＬ１及びＩＬ２は、合計２４層以上積層されていてもよい。多層膜ＩＬ上には、マスクＣＭが設けられている。マスクＣＭは、多層膜ＩＬにホールといった深いスペースを形成するためのパターンを有している。マスクＣＭは、例えば、アモルファスカーボン製であり得る。
再び図１を参照する。方法ＭＴ１の工程ＳＴ１では、ウエハＷがプラズマ処理装置の処理容器内に準備される。一例においては、プラズマ処理装置は容量結合型プラズマ処理装置であり得る。以下、方法ＭＴ１の実施に用いることが可能なプラズマ処理装置の一例について説明する。図３は、プラズマ処理装置の一例を概略的に示す図であり、当該プラズマ処理装置の縦断面における構造を示している。
図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、絶縁材料から構成された略円筒上の支持部１４が設けられている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。支持部１４は、処理容器１２内に設けられた載置台ＰＤを支持している。具体的には、図３に示すように、支持部１４は、当該支持部１４の内壁面において載置台ＰＤを支持し得る。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極（電極部）１６及び支持部１８を含み得る。下部電極１６は、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。この下部電極１６の上面の上には、支持部１８が設けられている。
支持部１８は、ウエハＷを支持するものであり、ベース部１８ａ及び静電チャック１８ｂを含んでいる。ベース部１８ａは、例えばアルミニウムといった金属製から構成されており、略円盤形状をなしている。ベース部１８ａは、下部電極１６上に設置されており、下部電極１６に電気的に接続されている。静電チャック１８ｂは、ベース部１８ａの上に設けられている。静電チャック１８ｂは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャック１８ｂの電極には、直流電源２２が電気的に接続されている。この静電チャック１８ｂは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着保持することができる。
支持部１８のベース部１８ａの周縁部上には、ウエハＷの周縁及び静電チャック１８ｂを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
ベース部１８ａの内部には、冷媒流路２４が設けられている。冷媒流路２４は、一実施形態に係る温調機構を構成している。冷媒流路２４には、外部に設けられたチラーユニットから配管２６ａ，２６ｂを介して所定温度の冷媒が循環供給される。このように循環される冷媒の温度を制御することにより、支持部１８上によって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャック１８ｂの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極１６と上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極１６との間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが画成されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。この上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は、処理空間Ｓに面しており、複数のガス吐出孔３４ａを画成している。この電極板３４は、ジュール熱の少ない低抵抗の導電体又は半導体から構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。図４は、図３に示すバルブ群、流量制御器群、及びガスソース群を詳細に示す図である。図４に示すように、ガスソース群４０は、複数（Ｎ個）のガスソース４０１〜４１０を含んでいる。ガスソース４０１〜４１０はそれぞれ、ＨＢｒガス、任意のフッ素含有ガス、Ｎ２ガス、Ｏ２ガス、Ｈ２ガス、ＣＨ４ガス、ＢＣｌ３ガス、任意の希ガス、任意のフルオロカーボンガス、及び任意のフルオロハイドロカーボンガスのソースである。なお、希ガスとしては、Ａｒガスが例示される。また、フルオロカーボンガスとしては、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスが例示され、フルオロハイドロカーボンガスとしては、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、ＣＨＦ３ガスが例示される。任意のフッ素含有ガスとしては、ＮＦ３ガス又はＳＦ６ガスが例示される。
流量制御器群４４は、複数（Ｎ個）の流量制御器４４１〜４５０を含んでいる。流量制御器４４１〜４５０は、対応のガスソースから供給されるガスの流量を制御する。これら流量制御器４４１〜４５０は、マスフローコントローラ（ＭＦＣ）であってもよく、ＦＣＳであってもよい。バルブ群４２は、複数（Ｎ個）のバルブ４２１〜４３０を含んでいる。ガスソース４０１〜４１０はそれぞれ、流量制御器４４１〜４５０及びバルブ４２１〜４３０を介して、ガス供給管３８に接続されている。ガスソース４０１〜４１０のガスは、ガス供給管３８からガス拡散室３６ａに至り、ガス通流孔３６ｂ及びガス吐出孔３４ａを介して処理空間Ｓに吐出される。
図３に戻り、プラズマ処理装置１０は、接地導体１２ａを更に備え得る。接地導体１２ａは、略円筒状をなしており、処理容器１２の側壁から上部電極３０の高さ位置よりも上方に延びるように設けられている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側においては、支持部１４と処理容器１２の内壁との間に排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方において処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
処理容器１２の内壁には、導電性部材（ＧＮＤブロック）５６が設けられている。導電性部材５６は、高さ方向においてウエハＷと略同じ高さに位置するように、処理容器１２の内壁に取り付けられている。この導電性部材５６は、グランドにＤＣ的に接続されており、異常放電防止効果を発揮する。なお、導電性部材５６はプラズマ生成領域に設けられていればよく、その設置位置は図３に示す位置に限られるものではない。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して下部電極１６に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３ＭＨｚの高周波電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極１６に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１６側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、直流電源部７０を更に備えている。直流電源部７０は、上部電極３０に接続されている。直流電源部７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示すことができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
具体的に、制御部Ｃｎｔは、流量制御器４４１〜４５０、バルブ４２１〜４３０、排気装置５０に制御信号を送出し、工程ＳＴ２及び工程ＳＴ３のエッチング時に処理ガスが処理容器１２内に供給され、且つ、当該処理容器１２内の圧力が設定された圧力となるように、制御を実行する。
また、一実施形態において、制御部Ｃｎｔは、第１の高周波電源６２からの高周波電力が、当該高周波電力のＯＮとＯＦＦがパルス状に切り換えられて下部電極１６に供給されるよう、第１の高周波電源６２に制御信号を送出することができる。また、制御部Ｃｎｔは、高周波電力がＯＮとなっている期間よりも絶対値の大きな負の直流電圧が、高周波電力がＯＦＦになっている期間に上部電極３０に印加されるよう、直流電源部７０に制御信号を送出することができる。なお、第１の高周波電源６２の高周波電力のＯＮ及びＯＦＦの周波数は、例えば、１ｋＨｚ〜９０ｋＨｚである。ここで、高周波電力のＯＮ及びＯＦＦの周波数とは、第１の高周波電源６２の高周波電力がＯＮの期間とＯＦＦの期間とからなる期間を１周期とする周波数である。また、１周期において高周波電力がＯＮの期間が占めるデューティー比は、例えば、５０％〜９０％である。また、直流電源部の直流電圧値の切り替えは、第１の高周波電源６２の高周波電力のＯＮ及びＯＦＦの切り換えに同期され得る。
再び図１を参照して、方法ＭＴ１の説明を続ける。工程ＳＴ１では、載置台ＰＤ上に配置されたウエハＷが静電チャック１８ｂによって吸着保持される。次いで、方法ＭＴ１では、工程ＳＴ２が行われる。
工程ＳＴ２では、第４のガスが処理容器１２内で励起され、多層膜ＩＬの積層方向の途中位置まで多層膜ＩＬがエッチングされる。このため、ガスソース群４０からの第４のガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。この第４のガスは、ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む。第４のガスは、フッ素含有ガスとして、例えばＮＦ３ガス又はＳＦ６ガスを含み得る。また、フルオロカーボンガスとしては、例えばＣ３Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ４Ｆ８ガスのうち少なくとも一種を用い得る。フルオロハイドロカーボンガスとしては、例えばＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、及びＣＨＦ３ガスのうち少なくとも一種を用い得る。一実施形態では、第４のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含み得る。例えば、第４のガスは、ＨＢｒガス、ＳＦ６ガス、Ｃ４Ｆ８ガス、Ｎ２ガス、Ｈ２ガス、ＣＨ４ガスを含み得る。また、工程ＳＴ２では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。
この工程ＳＴ２では、処理容器１２内において第４のガスのプラズマが生成される。即ち、フッ素の活性種、水素の活性種、及び臭素の活性種が発生する。これらの活性種によって、図５に示すように、マスクＣＭの開口部の下方において、多層膜ＩＬがエッチングされる。これにより、多層膜ＩＬにホールＨＬが形成される。多層膜ＩＬがエッチングされる際には、第４のガスに由来する堆積物がホールＨＬを画成する側壁面ＩＬａに形成される。これにより、側壁面ＩＬａが側方にエッチングされることが抑制され、側壁面ＩＬａにボーイングが発生することが抑制される。また、第４のガスには、比較的多くの水素の活性種が含まれているので、誘電体膜ＩＬ２が窒化シリコン膜である場合には、当該誘電体膜ＩＬ２のエッチングレートが大きくなる。その結果、多層膜ＩＬのエッチングレートが高められる。
また、工程ＳＴ２では、処理ガスに含まれる炭素を含有する保護膜がマスクＣＭの表面に付着する。工程ＳＴ２においては、この保護膜によりマスク選択比を改善することが可能となる。また、工程ＳＴ２においては、窒素及び水素の活性種によって保護膜の一部が除去され得るので、マスクＣＭの表面に保護膜が過剰に堆積することが抑制される。これにより、保護膜がマスクの開口幅を狭めることが抑制される。
次いで、方法ＭＴ１では工程ＳＴ３が行われる。工程ＳＴ３では、工程ＳＴ２においてエッチングが終了した位置、即ち多層膜ＩＬの積層方向の途中位置を基点として当該多層膜ＩＬがエッチングされる。工程ＳＴ３は、工程ＳＴ１１〜工程ＳＴ１４を含んでいる。この工程ＳＴ３では、工程ＳＴ１１〜工程ＳＴ１３を含むシーケンスが繰り返し実行される。
工程ＳＴ１１では、Ｏ２ガス若しくはＮ２ガス、及び希ガスを含む第１のガスが励起される。このため、ガスソース群４０からの第１のガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。例えば、第１のガスは、希ガスとしてＡｒガスを含み得る。また、工程ＳＴ１１では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。
この工程ＳＴ１１では、処理容器１２内において第１のガスのプラズマが生成される。即ち、酸素又は窒素の活性種が処理容器１２内に発生する。工程ＳＴ２において多層膜ＩＬがその積層方向の途中位置までエッチングされた直後には、図６に示すようにマスクＣＭの表面に比較的大きな膜厚を有する保護膜ＰＦが付着している場合がある。この大きな膜厚を有する保護膜ＰＦは、マスクＣＭの開口幅を狭める原因となり得る。工程ＳＴ１１では、酸素又は窒素の活性種により保護膜ＰＦが除去される。これにより、マスクＣＭの開口幅が狭くなることが抑制される。
次いで、工程ＳＴ１２が行われる。工程ＳＴ１２では、フルオロカーボンガス又はフルオロハイドロカーボンガスを含む第２のガスが励起される。このため、ガスソース群４０からの第２のガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。例えば、第２のガスは、フルオロカーボンガスとしてＣ３Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ４Ｆ８ガスのうち少なくとも一種、フルオロハイドロカーボンガスとしてＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、及びＣＨＦ３ガスのうち少なくとも一種を含み得る。例えば、第２のガスは、Ｃ４Ｆ８ガス及びＡｒガスを含み得る。
この工程ＳＴ１２では、処理容器１２内において第２のガスのプラズマが生成される。これにより、図７に示すように、フルオロカーボンガス又はフルオロハイドロカーボンガスに由来する炭素を含む保護膜ＰＦがマスクＣＭの表面に適度な膜厚で再度形成される。この保護膜ＰＦによってマスクＣＭの選択比を向上させることができる。
続く工程ＳＴ１３では、第３のガスが励起される。このため、ガスソース群４０からの第３のガスが処理容器１２内に供給され、処理容器１２内の圧力が所定の圧力に設定される。第３のガスは、ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む。第３のガスは、フッ素含有ガスとして、例えばＮＦ３ガス又はＳＦ６ガスを含み得る。また、フルオロカーボンガスとしては、例えばＣ３Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ４Ｆ８ガスのうち少なくとも一種を用い得る。フルオロハイドロカーボンガスとしては、例えばＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、及びＣＨＦ３ガスのうち少なくとも一種を用い得る。一実施形態では、第３のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含み得る。工程ＳＴ１３では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。
この工程ＳＴ１３では、処理容器１２内において第３のガスのプラズマが生成される。即ち、フッ素の活性種、水素の活性種、及び臭素の活性種が発生する。これらの活性種によって、マスクＣＭの開口部の下方において、多層膜ＩＬがその積層方向の途中位置からエッチングされる。多層膜ＩＬがエッチングされる際には、第３のガスに由来する堆積物がホールＨＬを画成する側壁面ＩＬａに形成される。これにより、側壁面ＩＬａが側方にエッチングされることが抑制され、側壁面ＩＬａにボーイングが発生することが抑制される。また、工程ＳＴ１１において過剰な膜厚を有する保護膜ＰＦが除去されているので、マスクＣＭの開口幅は十分に確保されている。よって、工程ＳＴ１３においては、多層膜ＩＬに形成されるホールの径が小さくなることが抑制される。更に、工程ＳＴ１２においてマスクＣＭの表面に適度の膜厚の保護膜ＰＦが再度形成されているので、工程ＳＴ１３においてマスクＣＭの選択比が確保される。
次いで、工程ＳＴ１４では、工程ＳＴ１１〜工程ＳＴ１３が所定サイクル数繰り返されたか否かが判定される。工程ＳＴ１４において工程ＳＴ１１〜工程ＳＴ１３が所定サイクル数繰り返されたと判定された場合には、方法ＭＴ１を終了する。一方、工程ＳＴ１４において工程ＳＴ１１〜工程ＳＴ１３が所定サイクル数繰り返されていないと判定された場合には、工程ＳＴ１１に移行する。このように、工程ＳＴ３では、工程ＳＴ１１、工程ＳＴ１２及び工程ＳＴ１３が繰り返し行われることにより、図８に示すように、多層膜ＩＬのマスクＣＭの開口部の下方に位置する部分が下地層ＵＬの表面までエッチングされる。
なお、一実施形態では、工程ＳＴ２及び工程ＳＴ１１〜工程ＳＴ１３において、第１の高周波電源６２の高周波電力のＯＮとＯＦＦがパルス状に切り換えられてもよい。また、第１の高周波電源６２の高周波電力のＯＮとＯＦＦの切り換えに同期させて、上述したように、上部電極３０に印加される負の直流電圧の絶対値の大小が切り換えられてもよい。この形態では、高周波電力がＯＮであるときにプラズマが生成され、高周波電力がＯＦＦであるときに、ウエハＷ直上のプラズマが消失する。また、高周波電力がＯＦＦであるときに上部電極３０に印加される負の直流電圧により、正イオンが上部電極３０に引き込まれて衝突する。これにより、上部電極３０から二次電子が放出される。放出された二次電子は、マスクＣＭを改質し、マスクＣＭのエッチング耐性を向上させる。また、二次電子は、ウエハＷの帯電状態を中和し、その結果、多層膜ＩＬのエッチング時に多層膜ＩＬに形成されたホール内へのイオンの直進性が高められる。
なお、工程ＳＴ２及び工程ＳＴ１１〜工程ＳＴ１３においては、例えば、高周波電力のＯＮとＯＦＦの周波数が１〜４０ｋＨｚであり、一周期において高周波電力がＯＮの期間が占めるデューティー比が５０〜９０％である高周波電力が第１の高周波電源６２から下部電極１６に与えられてもよい。
なお、図１に示す実施形態では、工程ＳＴ２において多層膜ＩＬの積層方向の途中位置まで多層膜ＩＬがエッチングされ、工程ＳＴ３において多層膜ＩＬの積層方向の途中位置を基点として多層膜ＩＬがエッチングされているが、工程ＳＴ２は必ずしも実施されなくてもよい。即ち、一実施形態では、工程ＳＴ１において準備された被処理体に工程ＳＴ１１〜工程ＳＴ１３を繰り返し実行することにより、多層膜ＩＬの表面から下地層ＵＬの表面まで多層膜ＩＬをエッチングしてもよい。この場合には、図１に示す実施形態よりも垂直性が改善したホールＨＬを形成することができる。また、工程ＳＴ３においては、工程ＳＴ１１〜工程ＳＴ１３が任意の順番で実行され得る。
次に、工程ＳＴ１において準備されるウエハＷにおけるマスクＣＭの形成方法について詳細に説明する。図９は、一実施形態に係るマスクＣＭの形成方法を示す流れ図である。図９に示す方法ＭＴ２は、マスクＣＭをパターニングするための方法であり、工程ＳＴ２１〜工程ＳＴ２３を含んでいる。
まず、図１０（ａ）を参照してマスクＣＭの形成対象となるウエハＷについて説明する。図１０（ａ）に示すウエハＷは、下地層ＵＬ、多層膜ＩＬ、及び、マスク層ＭＬを有する。マスク層ＭＬは、多層膜ＩＬ上に形成されている。マスク層ＭＬは、アルモファスカーボンにより構成され得る。
まず、工程ＳＴ２１では、図１０（ｂ）に示すようにマスク層ＭＬ上に所定形状にパターニングされた反射防止絶縁膜（ＤＡＲＣ：Ｄｉｅｌｅｃｔｒｉｃ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）ＡＲＣが形成される。反射防止絶縁膜ＡＲＣは、例えばレジストマスクを介してエッチングすることにより所定形状にパターニングされ得る。
次いで、工程ＳＴ２２では、マスクＣＭが形成される。マスクＣＭは、反射防止絶縁膜ＡＲＣをマスクとしてマスク層ＭＬをエッチングすることにより形成される。マスク層ＭＬのエッチングは、例えばマスク層ＭＬ用の処理ガスのプラズマを生成することにより行われる。このようにして、反射防止絶縁膜ＡＲＣのパターンがマスク層ＭＬに転写されて、図１０（ｃ）に示すように、マスクＣＭが形成される。一実施形態では、マスクＣＭを形成した後に、プラズマ処理によりウエハＷから反射防止絶縁膜ＡＲＣが除去されてもよい。
ここで、図１１を参照して、マスクＣＭを形成する際の問題点について説明する。図１１は、マスク層ＭＬ上に所定形状の反射防止絶縁膜ＡＲＣがパターニングされたウエハＷの一例を示す平面図である。図１１に示すウエハＷでは、反射防止絶縁膜ＡＲＣの開口部ＡＰがマスク層ＭＬ上において互いに直交するＸ方向及びＹ方向に沿って配列されている。開口部ＡＰの各々の平面形状は、円形をなしている。開口部ＡＰは、Ｘ方向においては配列ピッチＰ１で配列されており、Ｘ方向に隣接する開口部ＡＰ同士は反射防止絶縁膜ＡＲＣのうち第１の部分ＡＲＣ１を介して離間している。即ち、第１の部分ＡＲＣ１は、反射防止絶縁膜ＡＲＣのうちＸ方向に沿って配列される開口部ＡＰの間に位置する部分であり、開口部ＡＰをＸ方向側から画成している。また、開口部ＡＰは、Ｙ方向においては配列ピッチＰ１よりも小さな配列ピッチＰ２で配列されており、Ｙ方向に隣接する開口部ＡＰ同士は反射防止絶縁膜ＡＲＣのうち第２の部分ＡＲＣ２を介して離間している。即ち、第２の部分ＡＲＣ２は、反射防止絶縁膜ＡＲＣのうちＹ方向に沿って配列される開口部ＡＰの間に位置する部分であり、開口部ＡＰをＹ方向側から画成している。したがって、図１１に示すウエハＷでは、第２の部分ＡＲＣ２のＹ方向に沿った幅Ｗ２が、第１の部分ＡＲＣ１のＸ方向に沿った幅Ｗ１よりも小さくなるように反射防止絶縁膜ＡＲＣがパターニングされている。
図１１のようにパターニングされた反射防止絶縁膜ＡＲＣを用いて図９に示す工程ＳＴ２２によりマスク層ＭＬをエッチングしてマスクＣＭを形成した場合について検討する。図１２はマスク層ＭＬをエッチングした後の図１１に示すウエハＷのＸＩＩ−ＸＩＩ線に沿った断面図であり、図１３は、図１１に示すウエハＷのマスク層ＭＬをエッチングした後の図１１に示すウエハＷのＸＩＩＩ−ＸＩＩＩ線に沿った断面図である。マスク層ＭＬのエッチングでは、処理ガスの活性種が反射防止絶縁膜ＡＲＣの下方にも回り込んで進入する。このため、反射防止絶縁膜ＡＲＣの下方に位置するマスク層ＭＬにおいても、横方向にエッチングが進行する。横方向へのエッチング量は、特にマスク層ＭＬの上部において大きくなる。その結果、図１２に示すように第１の部分ＡＲＣ１の下方に形成されたマスクＣＭの第１の部分ＣＭ１は、多層膜ＩＬの表面から先端側（反射防止絶縁膜ＡＲＣ側）に向かうにつれて幅が細くなる形状となる。
また、第２の部分ＡＲＣ２の下方に形成されたマスクＣＭの第２の部分ＣＭ２においても、その上部において横方向にエッチングが進行する。この際、第２の部分ＡＲＣ２のＹ方向に沿った幅Ｗ２は小さいので、工程ＳＴ２２では、図１３に示すように第２の部分ＡＲＣ２の先端部が消失してしまう場合がある。この場合には、第２の部分ＣＭ２の多層膜ＩＬの表面を基準とした高さは、第１の部分ＣＭ１の多層膜ＩＬの表面を基準とした高さよりも低くなり、その結果、部分によって高さが異なるマスクＣＭが形成されてしまうという問題がある。即ち、工程ＳＴ２２において形成されるマスクＣＭに段差が生じてしまう。なお、このような問題はマスクＣＭのアスペクト比が大きくなるほど顕著となる。
このような段差を有するマスクＣＭを用いて方法ＭＴ１により多層膜ＩＬをエッチングした場合には、マスクＣＭの開口部に進入する活性種の量が方向によって異なってくる。そのため、方向によって異なる速度で多層膜ＩＬのエッチングが進行することになる。具体的には、多層膜ＩＬのエッチングがＸ方向よりもＹ方向に速く進行する。これにより、図１４に示すように、Ｘ方向よりもＹ方向に幅が大きな楕円状の断面形状を有するホールＨＬが多層膜ＩＬに形成されてしまうという問題が生じる。
図９の説明に戻り、工程ＳＴ２３では、マスクＣＭが形成されたウエハＷが図３に示すプラズマ処理装置１０の処理容器１２内に搬送され、処理容器１２内で第５のガスが励起される。第５のガスは、ＨＢｒガス及びフルオロカーボンガスを含む。第５ガスでは、例えばフルオロカーボンガスとして、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、及びＣ４Ｆ８ガスのうち少なくとも何れか一種のガスを用いることができる。一実施形態では、第５のガスは、ＢＣｌ３ガスを更に含み得る。例えば、第５のガスは、ＨＢｒガス、Ｃ４Ｆ８ガス、Ａｒガス及びＢＣｌ３ガスを含み得る。
この工程ＳＴ２３では、第５のガスを励起させることによりマスクＣＭの表面に炭素を含む反応生成物を堆積させる。この反応生成物はマスクＣＭの第１の部分ＣＭ１よりも高さが低い第２の部分ＣＭ２に選択的に堆積する傾向にある。このため、工程ＳＴ２３によりマスクＣＭの第１の部分ＣＭ１と第２の部分ＣＭ２の段差を小さくすることができる。このように、段差が小さくされたマスクＣＭを用いて多層膜ＩＬをエッチングすることにより、Ｘ方向とＹ方向とのエッチングの速度の差異を低減することができる。その結果、図１５に示すように、方向による幅の不均一性が抑制されたホールＨＬを多層膜ＩＬに形成することができる。なお、第５のガスにＢＣｌ３ガスを添加することにより、マスクの高さをより均一化させるとともに、マスクＣＭの開口幅を調整することができる。具体的には、ＢＣｌ３ガスを添加することにより、マスクＣＭの開口幅を小さくし、多層膜ＩＬに形成されるホールＨＬの径を小さくすることができる。
なお、工程ＳＴ２３では、マスクＣＭの開口部の閉塞を防止するために、「ＨＢｒガスの流量／Ｃ４Ｆ８ガスの流量」で表される流量比を５００／１００よりも大きくしてもよい。また、工程ＳＴ２３では、第１の高周波電源６２及び第２の高周波電源６４からの高周波電力が下部電極１６に与えられる。例えば第２の高周波電源６４は、単位面積当たり２．５５Ｗ／ｃｍ２以上の電力が多層膜ＩＬに与えられるように下部電極１６にバイアス電位を印加してもよい。例えばウエハＷが半径３００ｍｍである場合には、工程ＳＴ２３において第２の高周波電源６４は、１８００Ｗ以上のバイアス電力を下部電極１６に印加し得る。このように比較的高いバイアス電位を印加することによりマスクＣＭの開口部の閉塞を防止することができる。
また、一実施形態では、第１の高周波電源６２の高周波電力のＯＮとＯＦＦがパルス状に切り換えられてもよい。また、第１の高周波電源６２の高周波電力のＯＮとＯＦＦの切り換えに同期させて、上述したように、上部電極３０に印加される負の直流電圧の絶対値の大小が切り換えられてもよい。なお、工程ＳＴ２３においては、例えば、高周波電力のＯＮとＯＦＦの周波数が１〜４０ｋＨｚであり、一周期において高周波電力がＯＮの期間が占めるデューティー比が５０〜９０％である高周波電力が第１の高周波電源６２から下部電極１６に与えられてもよい。
以上、実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、プラズマ処理装置は、容量結合型プラズマ処理装置に限定されるものではなく、誘導結合型プラズマ処理装置であってもよく、或いは、マイクロ波を導波管及びアンテナを介して処理容器内に導入してプラズマを形成するプラズマ処理装置であってもよい。また、多層膜ＩＬに形成される深いスペースは、円形以外の断面形状を有するホールであってもよい。
また、図９に示す工程ＳＴ２３では、第５のガスを励起させて多層膜ＩＬ上に形成されたマスクＣＭの表面に炭素を含む反応生成物を堆積させたが、一実施形態では、単一のシリコン含有層上のマスクの表面に炭素を含む反応生成物を堆積させてもよい。例えば、単層構造を有するシリコン含有層上にアモルファスカーボンマスクを形成した後に、工程ＳＴ２３を実施してアモルファスカーボンマスクの段差を小さくし得る。次いで、段差が小さくされたアモルファスカーボンマスクを介して単層構造を有するシリコン含有層をエッチングすることにより、Ｘ方向とＹ方向とのエッチングの速度の差異を低減することができる。これにより、方向による幅の不均一性が抑制されたホールＨＬを単一のシリコン含有層に形成することができる。このような形態では、例えば単層構造を有するシリコン含有層として、例えばポリシリコン層または酸化シリコン層を用いることができる。また、シリコン含有層のエッチングガスとしてフルオロカーボンガスを含むガスを用いることができる。
１０…プラズマ処理装置、１２…処理容器、１６…下部電極、３０…上部電極、６２…第１の高周波電源、６４…第２の高周波電源、ＡＲＣ…反射防止絶縁膜、ＡＰ…開口部、Ｃｎｔ…制御部、ＨＬ…ホール、ＣＭ…マスク、ＭＬ…マスク層、ＩＬ…多層膜、ＩＬ１…誘電体膜、ＩＬ２…誘電体膜、ＰＦ…保護膜、Ｓ…処理空間、ＵＬ…下地層、Ｗ…ウエハ。

Claims (14)

  1. 互いに異なる誘電率を有し、且つ、交互に積層された第１の膜及び第２の膜を含む多層膜を、プラズマ処理装置の処理容器内において、マスクを介してエッチングする半導体装置の製造方法であって、
    Ｏ２ガス若しくはＮ２ガス、及び希ガスを含む第１のガスを前記処理容器内に供給し、該第１のガスを励起させる工程と、
    フルオロカーボンガス又はフルオロハイドロカーボンガスを含む第２のガスを前記処理容器内に供給し、該第２のガスを励起させる工程と、
    ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第３のガスを前記処理容器内に供給し、該第３のガスを励起させる工程と、
    を含むシーケンスを繰り返し実行する工程を含む、
    半導体装置の製造方法。
  2. 前記シーケンスを繰り返し実行する工程よりも前に、ＨＢｒガス、フッ素含有ガス、及び、フルオロカーボンガス若しくはフルオロハイドロカーボンガスを含む第４のガスを前記処理容器内に供給し、該第４のガスを励起させて、前記多層膜を積層方向の途中位置までエッチングする工程を更に含み、
    前記シーケンスを繰り返し実行する工程では、前記途中位置から前記多層膜が積層方向にエッチングされる、
    請求項１に記載の半導体装置の製造方法。
  3. 前記第４のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含む、請求項２に記載の半導体装置の製造方法。
  4. 前記第３のガスは、Ｎ２ガス、Ｈ２ガス及びＣＨ４ガスのうち少なくとも何れかを更に含む、請求項１〜３の何れか一項に記載の半導体装置の製造方法。
  5. 前記フッ素含有ガスは、ＮＦ３又はＳＦ６である、請求項１〜４の何れか一項に記載の半導体装置の製造方法。
  6. 前記シーケンスを繰り返し実行する工程よりも前に、ＨＢｒガス及びフルオロカーボンガスを含む第５のガスを前記処理容器内に供給し、該第５のガスを励起させて、炭素を含む反応生成物を前記マスクの表面に堆積させる工程を更に含む、請求項１〜５の何れか一項に記載の半導体装置の製造方法。
  7. 前記第５のガスは、ＢＣｌ３ガスを更に含む、請求項６に記載の半導体装置の製造方法。
  8. 前記反応生成物を前記マスクの表面に堆積させる工程においては、単位面積当たり２．５５Ｗ／ｃｍ２以上の電力が前記多層膜に与えられるように前記多層膜側にバイアス電位を印加する、請求項６又は７に記載の半導体装置の製造方法。
  9. 前記フルオロカーボンガスは、Ｃ３Ｆ８ガス、Ｃ４Ｆ６ガス、又はＣ４Ｆ８ガスである、請求項１〜８の何れか一項に記載の半導体装置の製造方法。
  10. 前記フルオロハイドロカーボンガスは、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、又はＣＨＦ３ガスである、請求項１〜９の何れか一項に記載の半導体装置の製造方法。
  11. 前記第１の膜は酸化シリコン膜であり、前記第２の膜は窒化シリコン膜である、請求項１〜１０の何れか一項に記載の半導体装置の製造方法。
  12. 前記第１の膜は酸化シリコン膜であり、前記第２の膜はポリシリコン膜である、請求項１〜１１の何れか一項に記載の半導体装置の製造方法。
  13. 前記第１の膜と前記第２の膜は、合計２４層以上積層されている、請求項１〜１２の何れか一項に記載の半導体装置の製造方法。
  14. 前記マスクは、アモルファスカーボン製である、請求項１〜１３の何れか一項に記載の製造方法。
JP2013262742A 2013-12-19 2013-12-19 半導体装置の製造方法 Expired - Fee Related JP6267953B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013262742A JP6267953B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法
KR1020140178468A KR102320085B1 (ko) 2013-12-19 2014-12-11 반도체 장치의 제조 방법
TW103143995A TWI621176B (zh) 2013-12-19 2014-12-17 Semiconductor device manufacturing method
US14/574,565 US9230824B2 (en) 2013-12-19 2014-12-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013262742A JP6267953B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015119099A true JP2015119099A (ja) 2015-06-25
JP6267953B2 JP6267953B2 (ja) 2018-01-24

Family

ID=53400823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013262742A Expired - Fee Related JP6267953B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9230824B2 (ja)
JP (1) JP6267953B2 (ja)
KR (1) KR102320085B1 (ja)
TW (1) TWI621176B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026197A1 (ja) * 2015-08-12 2017-02-16 セントラル硝子株式会社 ドライエッチング方法
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法
JP2017168645A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法
DE112016002660T5 (de) 2015-06-12 2018-05-24 Jtekt Corporation Schmierfettzusammensetzung und Wälzvorrichtung für ein Fahrzeug
JP2019029561A (ja) * 2017-08-01 2019-02-21 東京エレクトロン株式会社 多層膜をエッチングする方法
WO2019138654A1 (ja) * 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
US12074033B2 (en) 2020-02-27 2024-08-27 Hitachi High-Tech Corporation Plasma processing method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US10615169B2 (en) 2017-08-04 2020-04-07 Lam Research Corporation Selective deposition of SiN on horizontal surfaces
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
WO2020081367A1 (en) 2018-10-19 2020-04-23 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
US11688609B2 (en) * 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
JP2023544303A (ja) * 2020-09-29 2023-10-23 ラム リサーチ コーポレーション 純化学的な手段による非晶質炭素ハードマスク膜の堆積速度向上
US11527413B2 (en) * 2021-01-29 2022-12-13 Tokyo Electron Limited Cyclic plasma etch process
WO2024044217A1 (en) * 2022-08-25 2024-02-29 Lam Research Corporation High aspect ratio etch with a re-deposited helmet mask

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152255A (ja) * 1991-10-02 1993-06-18 Sony Corp ドライエツチング方法
US20070193973A1 (en) * 2006-02-17 2007-08-23 Lam Research Corporation Infinitely selective photoresist mask etch
JP2010518605A (ja) * 2007-02-05 2010-05-27 ラム リサーチ コーポレーション 超高アスペクト比の誘電体パルスエッチング
JP2010263132A (ja) * 2009-05-11 2010-11-18 Hitachi High-Technologies Corp ドライエッチング方法
JP2012195576A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159860A (en) * 1998-07-17 2000-12-12 Advanced Micro Devices, Inc. Method for etching layers on a semiconductor wafer in a single etching chamber
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
KR100831272B1 (ko) * 2006-09-06 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8747684B2 (en) * 2009-08-20 2014-06-10 Applied Materials, Inc. Multi-film stack etching with polymer passivation of an overlying etched layer
US8329051B2 (en) * 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
US8529776B2 (en) * 2011-07-25 2013-09-10 Applied Materials, Inc. High lateral to vertical ratio etch process for device manufacturing
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152255A (ja) * 1991-10-02 1993-06-18 Sony Corp ドライエツチング方法
US20070193973A1 (en) * 2006-02-17 2007-08-23 Lam Research Corporation Infinitely selective photoresist mask etch
JP2010518605A (ja) * 2007-02-05 2010-05-27 ラム リサーチ コーポレーション 超高アスペクト比の誘電体パルスエッチング
JP2010263132A (ja) * 2009-05-11 2010-11-18 Hitachi High-Technologies Corp ドライエッチング方法
JP2012195576A (ja) * 2011-02-28 2012-10-11 Tokyo Electron Ltd プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
WO2013118660A1 (ja) * 2012-02-09 2013-08-15 東京エレクトロン株式会社 半導体製造装置の製造方法及び半導体製造装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016002660T5 (de) 2015-06-12 2018-05-24 Jtekt Corporation Schmierfettzusammensetzung und Wälzvorrichtung für ein Fahrzeug
JP2017050529A (ja) * 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法
WO2017026197A1 (ja) * 2015-08-12 2017-02-16 セントラル硝子株式会社 ドライエッチング方法
CN107924837A (zh) * 2015-08-12 2018-04-17 中央硝子株式会社 干式蚀刻方法
CN107924837B (zh) * 2015-08-12 2022-02-01 中央硝子株式会社 干式蚀刻方法
US10741406B2 (en) 2015-08-12 2020-08-11 Central Glass Company, Limited Dry etching method
US10707090B2 (en) 2015-12-03 2020-07-07 Tokyo Electron Limited Plasma etching method
JP2017103388A (ja) * 2015-12-03 2017-06-08 東京エレクトロン株式会社 プラズマエッチング方法
JP2017168645A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体装置の製造方法
JP2019029561A (ja) * 2017-08-01 2019-02-21 東京エレクトロン株式会社 多層膜をエッチングする方法
JPWO2019138654A1 (ja) * 2018-10-26 2020-01-16 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
WO2019138654A1 (ja) * 2018-10-26 2019-07-18 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
TWI751423B (zh) * 2018-10-26 2022-01-01 日商日立全球先端科技股份有限公司 電漿處理裝置及電漿處理方法
US11532484B2 (en) 2018-10-26 2022-12-20 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method
US12074033B2 (en) 2020-02-27 2024-08-27 Hitachi High-Tech Corporation Plasma processing method

Also Published As

Publication number Publication date
KR20150072342A (ko) 2015-06-29
US20150179466A1 (en) 2015-06-25
TWI621176B (zh) 2018-04-11
TW201537636A (zh) 2015-10-01
KR102320085B1 (ko) 2021-11-02
US9230824B2 (en) 2016-01-05
JP6267953B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP6267953B2 (ja) 半導体装置の製造方法
JP6211947B2 (ja) 半導体装置の製造方法
KR102460164B1 (ko) 에칭 방법
JP6423643B2 (ja) 多層膜をエッチングする方法
JP6230930B2 (ja) 半導体装置の製造方法
JP6140575B2 (ja) 半導体装置の製造方法
JP6328524B2 (ja) エッチング方法
JP2016225437A (ja) エッチング方法
JP6438831B2 (ja) 有機膜をエッチングする方法
KR102513051B1 (ko) 에칭 방법
JP6289996B2 (ja) 被エッチング層をエッチングする方法
JP6339961B2 (ja) エッチング方法
JP6454492B2 (ja) 多層膜をエッチングする方法
KR102362446B1 (ko) 에칭 방법
JP2017011167A (ja) エッチング方法
JP2016219771A (ja) エッチング方法
JP6504827B2 (ja) エッチング方法
JP7382848B2 (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

R150 Certificate of patent or registration of utility model

Ref document number: 6267953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees