JPWO2019138654A1 - プラズマ処理装置及びプラズマ処理方法 - Google Patents

プラズマ処理装置及びプラズマ処理方法 Download PDF

Info

Publication number
JPWO2019138654A1
JPWO2019138654A1 JP2019528937A JP2019528937A JPWO2019138654A1 JP WO2019138654 A1 JPWO2019138654 A1 JP WO2019138654A1 JP 2019528937 A JP2019528937 A JP 2019528937A JP 2019528937 A JP2019528937 A JP 2019528937A JP WO2019138654 A1 JPWO2019138654 A1 JP WO2019138654A1
Authority
JP
Japan
Prior art keywords
gas
film
plasma processing
sample
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019528937A
Other languages
English (en)
Other versions
JP6778822B2 (ja
Inventor
岩瀬　拓
拓 岩瀬
荒瀬　高男
高男 荒瀬
聡志 寺倉
聡志 寺倉
勇人 渡邊
勇人 渡邊
森　政士
政士 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of JPWO2019138654A1 publication Critical patent/JPWO2019138654A1/ja
Application granted granted Critical
Publication of JP6778822B2 publication Critical patent/JP6778822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

先細り形状を改善するとともに、エッチレート低下を抑制するプラズマエッチング方法を実現するために、試料がプラズマ処理される処理室と、プラズマを生成するための高周波電力を供給する第一の高周波電源と、試料が載置される試料台と、試料台に高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、臭化水素ガスとハイドロフルオロカーボンガスと窒素元素含有ガスの混合ガスにより生成されたプラズマを用いてシリコン酸化膜と多結晶シリコンが交互に積層された積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をエッチングするように第一の高周波電源と第二の高周波電源を制御する制御部をさらに備えて構成した。

Description

本発明は、プラズマ処理装置及びプラズマ処理方法に係り、特に、アスペクト比が高い深孔または深溝を加工するのに適したエッチング加工処理を行うプラズマ処理装置及びプラズマ処理方法に関する。
半導体デバイスは、３次元構造を有するものが製造されており、形成されるパターンの微細化と多層化が進んでいる。
例えば、３次元構造のＮＡＮＤ型フラッシュメモリデバイスでは、多結晶シリコン（poly-Ｓｉ）膜と酸化シリコン（ＳｉＯ２）膜、または、窒化シリコン（ＳｉＮ）膜と酸化シリコン（ＳｉＯ２）膜のペアを多数積層した積層膜を貫通するビア、またはトレンチを形成する必要がある。
特許文献1には、三フッ化窒素（ＮＦ３）とフルオロメタン（ＣＨ３Ｆ）を含むガスでSiO2/ (poly-Si or SiN or WSi)積層膜を加工する技術が記載されている。
また特許文献2には、ウェハの温度が−３０℃以下の極低温環境化において、第１の処理ガスとして水素（Ｈ２）/四フッ化炭素（ＣＦ４）/トリフルオロメタン（ＣＨＦ３）を含む処理ガスを用いてシリコン酸化膜とシリコン窒化膜との積層膜をエッチングし、第２の処理ガスとして水素（Ｈ２）/四フッ化炭素（ＣＦ４）/トリフルオロメタン（ＣＨＦ３）/臭化水素（ＨＢｒ）を含む処理ガスを用いてシリコン酸化膜とシリコン窒化膜との積層膜をエッチングすることが記載されている。
特開２０１５−１４４１５８号公報 特開２０１７−１０３３８８号公報
集積化に伴い３次元構造デバイスの積層数が増加すると、積層膜を貫通する深孔もしくは深溝の開口幅に対する深さの比：アスペクト比が増大する。アスペクト比増大に伴って、エッチングレートの低下や先細り形状になる、という問題が発生する。すなわち一定以上のアスペクト比を得るのが困難ということが言える。特許文献１、２ともに先細り形状を改善する方法は示されているが、エッチレート低下については考慮されていない。アスペクト比が高まるほどエッチレートが低下するということは、高いアスペクト比の加工形状を得ようとすると加工時間が指数関数的に増加することになり、プラズマ処理のスループットが極端に悪化する。
本発明では、上記した従来技術の課題を解決して、先細り形状を改善するとともに、エッチレート低下を抑制するプラズマエッチング方法を実現するプラズマ処理装置及びプラズマ処理方法を提供する。
上記した課題を解決するために、本発明では、シリコン酸化膜と多結晶シリコンが交互に積層された第一の積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された第二の積層膜をプラズマを用いてエッチングするプラズマ処理方法において、臭化水素ガスとハイドロフルオロカーボンガスと窒素元素含有ガスの混合ガスを用いて第一の積層膜または第二の積層膜をエッチングするようにした。
また、上記した課題を解決するために、本発明では、シリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、臭化水素ガスとフルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスの混合ガスを用いて積層膜をエッチングするようにした。
更に、上記した課題を解決するために、本発明では、シリコン酸化膜と多結晶シリコンが交互に積層された第一の積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された第二の積層膜をプラズマを用いてエッチングするプラズマ処理方法において、フルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスと塩素ガスの混合ガスまたはフルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスと三塩化ホウ素(ＢＣｌ３)ガスの混合ガスを用いて第一の積層膜または第二の積層膜をエッチングするようにした。
更にまた、上記した課題を解決するために、本発明では、シリコン酸化膜と金属膜が交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、臭化水素ガスとフルオロメタン(ＣＨ３Ｆ)ガスと窒素元素含有ガスの混合ガスを用いて積層膜をエッチングするようにした。
更にまた、上記した課題を解決するために、本発明では、試料がプラズマ処理される処理室と、プラズマを生成するための高周波電力を供給する第一の高周波電源と、試料が載置される試料台と、試料台に高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、臭化水素ガスとハイドロフルオロカーボンガスと窒素元素含有ガスの混合ガスにより生成されたプラズマを用いてシリコン酸化膜と多結晶シリコンが交互に積層された積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をエッチングするように第一の高周波電源と第二の高周波電源を制御する制御部をさらに備えて構成した。
更にまた、上記した課題を解決するために、本発明では、処理室と、この処理室の内部で上方に配置された上部電極と、この上部電極と対向して処理室の内部で下方に配置されて被処理試料を載置する試料台と、処理室の内部にエッチングガスを供給するガス供給部と、上部電極に高周波電力を印加する高周波電力印加部と、試料台の温度を計測する温度計測部と、試料台に載置した被処理試料と試料台との間に冷却ガスを供給する冷却ガス供給部と、試料台の内部に形成された流路に温度制御された冷媒を流通さる冷媒流通部と、ガス供給部と高周波電力印加部と冷却ガス供給部と冷媒流通部とを制御する制御部と備えたプラズマ処理装置において、制御部は、ガス供給部と高周波電力印加部とを制御して処理室の内部にプラズマを発生させて試料台に載置した被処理試料をプラズマエッチング処理しているときに、温度計測部で計測した試料台の温度情報に基づいて、予め記憶されている試料台の温度と試料台に載置された被処理試料の温度の関係から、冷却ガス供給部と冷媒流通部とを制御してプラズマエッチング処理中の被処理試料の温度を予め設定した温度に維持し、ガス供給部は、エッチングガスとして、制御部で制御されて予め設定した温度に維持されている被処理試料の表面に被処理試料のプラズマエッチング処理を促進する効果を有する化合物を形成するような混合ガスを処理室の内部に供給するように構成した。
本発明によれば、シリコン含有膜とシリコン酸化膜の積層膜への高アスペクト比の深孔もしくは深溝をプラズマエッチング処理により形成する工程において、エッチレート低下を抑制することができ、加工スループットを向上させることができる。さらに、深孔もしくは深溝の断面形状を垂直化することができる。
本発明の実施例に係るプラズマ処理装置の概略の構成を示す断面図である。 本発明の実施例に係る試料のプラズマ処理前の断面構造の一部を示す断面図である。 本発明の実施例に係る試料の反射防止膜にレジストパターンを転写した状態の断面構造の一部を示す断面図である。 本発明の実施例に係る試料のハードマスク膜に反射防止膜パターンを転写した状態の断面構造の一部を示す断面図である。 本発明の実施例に係る試料の交互積層膜にハードマスク膜パターンを転写した状態の断面構造の一部を示す断面図である。 本発明の実施例に係る試料の処理の流れを示すフロー図である。 本発明の比較例３におけるプラズマ処理後の試料の交互積層膜にハードマスク膜パターンを転写した状態の断面構造の一部を示す断面図である。 本発明の実施例と比較例１〜３のアスペクト比とエッチングレートの関係を示すグラフである。
本発明は、処理室内にプラズマを発生させた状態で、試料の積層膜の表面に付着したガスを反応させて積層膜を構成するそれぞれの膜のエッチングに対して均等に寄与する化合物を積層膜の表面に形成して、１回の工程で積層膜に深孔パターンを形成するようにしたものである。
本発明は、半導体デバイスの多層に形成された積層膜に高アスペクト比の深孔もしくは深溝をプラズマエッチング処理により形成する工程において、エッチレート低下を抑制し、かつ、加工スループットを向上させるプラズマエッチング処理を可能にするプラズマ処理装置及びプラズマエッチング方法に関するものである。
本発明は、半導体デバイスの多層に形成された積層膜に高アスペクト比の深孔もしくは深溝をプラズマエッチング処理により形成する工程において、プラズマエッチング処理中に温度を制御された積層膜の表面に、エッチング処理ガスを成分とする化合物であって積層膜のエッチングを促進するような化合物を生成するようにした。この生成した化合物をプラズマエッチングすることにより、積層膜のエッチングレートを、積層膜を構成するそれぞれの膜に対して同等に向上させると共に、深孔の底まで確実にエッチング加工ができるようにしたものである。これにより、１回の処理工程で、積層膜を確実にエッチング加工できるようにした。
本発明を３−Ｄ ＮＡＮＤフラッシュメモリデバイスの製造工程に適用した場合、ＨＢｒ/ＣＨ３Ｆ/窒素含有ガス（窒素（Ｎ２）またはアンモニア（ＮＨ３）など）を含む混合ガスのプラズマを用いてプラズマエッチング処理する工程において、シリコン酸化膜/(シリコン窒化膜またはシリコン)が交互に積層されて温度を制御された膜の表面にプラズマ中で臭化アンモニウムの化合物を形成することにより、高アスペクト比の深孔もしくは深溝を、エッチングレートの低下を抑制しつつ、断面形状をほぼ垂直化に形成することができるようにした。
以下に、本発明の実施例を、図を用いて説明する。
図１は、本発明の実施例に係るプラズマ処理装置１００の構成の概略を模式的に示す縦断面図である。
図１に係るプラズマ処理装置１００は、ソレノイドコイルである電磁コイル１を用いた有磁場平行平板型のプラズマ処理装置である。本実施例のプラズマ処理装置１００は、真空容器１０を有し、この真空容器１０内部の空間であり処理対象の試料が載置され処理用のガスが供給されてプラズマが内部に形成される処理室４０が形成されている。更に、プラズマ処理装置１００は、真空容器１０の上方に配置されて処理室４０の内部にプラズマを形成するための電界または磁界を生成する手段であるプラズマ形成部５０と、真空容器１０の下部と連結され処理室４０の内部を排気して減圧するターボ分子ポンプ等の真空ポンプを含む排気部４５と、全体を制御する制御部７０を備えている。
真空容器１０の処理室４０の内部には、その下方に配置された円筒形の試料台２を備え、この試料台２の上面は、その上に半導体ウエハ等の基板状の被処理試料３（以下、試料３と記す）が載せられる載置面１４１が形成されている。この載置面１４１の上方には、この載置面１４１に対向して配置されてプラズマを形成するための高周波電力が供給される円板形状の上部電極４が設けられている。また、この上部電極４の試料３の側で試料台２の載置面１４１に対向して配置されると共に処理室４０の天井面を構成し当該処理室４０の内部にガスを分散して供給する貫通孔５１を複数備えた円板状のシャワープレート５とが配置されている。
シャワープレート５とその上方に配置されたアンテナである上部電極４とは、これらが真空容器1０に取り付けられた状態でこれらの間に隙間４１が形成される。隙間４１へは、これと連結された真空容器１０の外部のガス供給部６０と接続するガス導入ライン６から上部電極４内に施されたガス流路を介してガスが導入される。ガス供給部６０は、供給するガスの種類に応じた複数のマスフローコントローラ６１を備えており、それぞれのマスフローコントローラ６１は、図示していないガスボンベと接続している。隙間４１に供給されたガスは、隙間４１の内部で分散された後、シャワープレート５の側の中央部を含むに領域に配置された複数の貫通孔５１を通り処理室４０の内部に供給される。
ガス供給部６０から、この複数の貫通孔５１を通り処理室４０の内部に供給されるガスとしては、試料３の処理に用いられる処理用のガス或いは処理には直接的には用いられないものの処理用のガスを希釈する、もしくは処理用のガスが供給されない間に処理室４０の内部に供給されて処理用のガスと入れ替えられる不活性ガスなどがある。
上部電極４の内部には、上部電極用冷媒流路７が形成されている。この上部電極用冷媒流路７には、冷媒の温度を所定の範囲に調節するチラー等の温度制御装置（図示せず）と連結された冷媒供給ライン７１が接続されている。冷媒供給ライン７１を介して温度制御装置（図示せず）から温度が所定の範囲に調節された冷媒が上部電極用冷媒流路７の内部に供給され循環することにより、熱交換されて上部電極４の温度が処理に適切な値の範囲内に調節される。
また、上部電極４は、導電性材料であるアルミまたはステンレス等で形成された円板状の部材で形成されており、その上面の中央部にプラズマ形成用の高周波電力が伝達される同軸ケーブル９１が電気的に接続されている。上部電極４には、同軸ケーブル９１を介してこれと電気的に接続された放電用高周波電源８（以下、高周波電源８と記す）からプラズマ形成用の高周波電力が放電用高周波電力整合器９を介して供給され、上部電極４の表面からシャワープレート５を透過して処理室４０の内部に電界が放出される。本実施例では、高周波電源８から上部電極４に印加されるプラズマ形成用の高周波電力として、超高周波帯（ＶＨＦ帯）域の周波数である２００ＭＨｚの電力を用いた。
さらに、真空容器１０の外部であって処理室４０の上部の上方と側方とを囲む位置には、電磁コイル１が配置されている。この電磁コイル１により発生する磁界が、処理室４０の内部に形成される。
シャワープレート５は、石英等の誘電体やシリコン等の半導体で構成されている。これにより、高周波電源８から上部電極４にプラズマ形成用の高周波電力が印加された状態で、上部電極４により形成された電界がシャワープレート５を透過することができる。
また、上部電極４は、その上方や側方に配置されて石英やテフロン（登録商標）等の誘電体で構成されリング状の上部電極絶縁体１２により、真空容器１０から電気的に絶縁されている。同様に、シャワープレート５の周囲には、石英等の誘電体で構成される絶縁リング１３が配置されており、シャワープレート５は、真空容器１０から絶縁されている。これら上部電極絶縁体１２と絶縁リング１３と上部電極４、シャワープレート５とは、真空容器１０の上部を構成する蓋部材（図示を省略）に固定されており、蓋部材の開閉の動作の際に蓋部材と一体として回動する。
円筒形を有した真空容器１０は、その側壁が、図示していない真空容器であって減圧された内部を試料３が搬送される搬送容器と連結されて、これらの間には、試料３が出し入れされる通路の開口としてのゲートが配置され、真空容器１０内部で試料３の処理がされる場合に、ゲートを閉塞して真空容器１０内部を気密に封止するゲートバルブが配置されている。
処理室４０の内部の試料台２の下方であって真空容器１０の下部には、処理室４０の内部を排気する排気部４５と連通する排気用の開口４２が配置されている。この排気用の開口４２と排気部４５の図示していない真空ポンプとの間でこれらを連結する排気の経路４３の内部には、板状のバルブである圧力調整バルブ４４が配置されている。この圧力調整バルブ４４は、排気の経路４３の断面を横切って配置された板状のバルブであり、この板状のバルブが軸回りに回転して流路に対する断面積を増減させる。
制御部７０で圧力調整バルブ４４の回転の角度を調節することにより、処理室４０からの排気の流量または速度を増減することができる。処理室４０の内部の圧力は、シャワープレート５の貫通孔５１から供給されるガスの流量または速度と排気用の開口４２から排気部４５の側に排出されるガスや粒子の流量または速度とのバランスにより、所望の値の範囲内となるように、制御部７０により調節される。
次に、試料台２の周辺の構造に関して説明する。本実施例の試料台２は、処理室４０の下方の中央部に配置された円筒形状の台であって、その内部に円筒形または円板形状を有した金属製の基材２ａを備えている。
本実施例の基材２ａは、同軸ケーブルを含む給電経路２８によりバイアス用高周波電源２０と当該給電経路２８上に配置されたバイアス用高周波電力整合器２１を介して電気的に接続されている。バイアス用高周波電源２０から基材２ａに印加されるバイアス用高周波電力は、高周波電源８から上部電極４に印加されるプラズマ生成用高周波電力とは異なる周波数（本例では４ＭＨｚ）である。また、給電経路２８上には、抵抗またはコイル等の素子３２が配置され、当該素子３２は接地されたバイアス用高周波電力整合器２１及びバイアス用高周波電源２０と接続されている。
高周波電源８から上部電極４にプラズマ生成用高周波電力を印加して試料台２とシャワープレート５との間にプラズマ１１を発生させた状態で、バイアス用高周波電源２０から基材２ａに高周波電力を供給することにより、基材２ａには、バイアス電位が発生する。このバイアス電位により、プラズマ１１中のイオン等の荷電粒子は、試料３の上面または載置面１４１に誘引される。すなわち、基材２ａは、上部電極４の下方において、バイアス用高周波電力が印加される下部電極として機能する。
また、基材２ａの内部には、チラー等の温度制御装置１９１により所定の温度に調整された冷媒を循環して通流させるための冷媒流路１９が多重の同心状または螺旋状に配置されている。
基材２ａの上面には、静電吸着膜１４が配置されている。静電吸着膜１４は、アルミナあるいはイットリア等の誘電体の材料で形成されており、その内部に、試料３を静電吸着させるための直流電力が供給されるタングステン電極１５を内蔵している。タングステン電極１５の裏面には、基材２ａを貫通して配置された給電経路２７が接続されている。タングステン電極１５は、この給電経路２７により、抵抗またはコイル等の素子３２及び接地された低域通過フィルタ（ローパスフィルタ）１６を介して直流電源１７と電気的に接続されている。
本実施例の直流電源１７及びバイアス用高周波電源２０は、その一端側の端子は接地されるかアースに電気的に接続されている。
より高い周波数の電流の流れを妨げてフィルタリング（濾過）する低域通過フィルタ１６、及びバイアス用高周波電力整合器２１は、直流電源１７およびバイアス用高周波電源２０に、高周波電源８からのプラズマ形成用の高周波電力が流入するのを抑制するために配置されている。
直流電源１７からの直流電力、或いはバイアス用高周波電源２０からの高周波電力は、損失なくそれぞれ静電吸着膜１４および試料台２に供給されるが、試料台２側から直流電源１７およびバイアス用高周波電源２０に流入するプラズマ形成用の高周波電力は低域通過フィルタ１６またはバイアス用高周波電力整合器２１を介してアースに流される。なお、図１中のバイアス用高周波電源２０からの給電経路２８上には、低域通過フィルタ１６は図示されていないが、同様な効果を有する回路が図示するバイアス用高周波電力整合器２１内に内蔵されている。
このような構成では、試料台２から直流電源１７およびバイアス用高周波電源２０側を見た場合の高周波電源８からの電力のインピーダンスは、相対的に低くされる。本実施例では、抵抗またはコイル等のインピーダンスを高める素子３２を、給電経路上で電極と低域通過フィルタ１６及びバイアス用高周波電力整合器２１との間に挿入して配置することで、試料台２の基材２ａ側から直流電源１７或いはバイアス用高周波電源２０側を見たプラズマ形成用の高周波電力のインピーダンスを高く（本実施例では１００Ω以上に）している。
図１に示す実施例は、静電吸着膜１４の内部に配置されたタングステン電極１５を複数備えており、これらのうち一方と他方とが異なる極性を有するように直流電圧が供給される両極性の静電吸着を行うものとなっている。このため、載置面１４１を形成する静電吸着膜１４が、試料３と接触する面の面積を２等分されたか又はこれと見做せる程度に近似した範囲内の値でタングステン電極１５が異なる極性を有する２つの領域に分けられ、それぞれに独立した値の直流電力が供給されて、異なる値の電圧に維持される。
静電吸着されて接触している静電吸着膜１４と試料３の裏面との間には、配管１８１を介してヘリウム供給手段１８よりヘリウムガスが供給される。これにより、試料３と静電吸着膜１４との間の熱伝達の効率が向上し、基材２ａの内部の冷媒流路１９との熱の交換量を増大させることができ、試料３の温度を調節する効率を高めている。
基材２ａの下方には、テフロン（登録商標）等で形成された円板状の絶縁板２２が配置されている。これにより、接地されるかアースと電気的に接続され接地電位にされた基材２ａは、下方の処理室４０を構成する部材から電気的に絶縁されている。さらに、基材２ａの側面の周囲には、アルミナ等の誘電体製のリング状の絶縁層２３が、基材２ａを囲むようにして配置されている。
基材２ａの下方で、これと接続されて配置された絶縁板２２の周囲、及びその上方で基材２ａを囲むようにして配置され絶縁層２３の周囲には、接地されるかアースと電気的に接続され接地電位にされた導電性材料から構成された導電板２９が配置されている。導電板２９は、上方から見て円形かこれと見做せる程度の近似した形状を有した板部材である。導電板２９と基材２ａとの間には絶縁層２３が介在しており、導電板２９と基材２ａとは、電気的に絶縁されている。
リング状の絶縁層２３の上方には、石英などの誘電体もしくはシリコンなどの半導体で構成されたサセプタリング２５が配置されている。サセプタリング２５が試料３の周囲に配置され、基材２ａをサセプタリング２５と絶縁層２３とで覆うことで、試料３の外端部周辺の反応生成物の分布を制御し、プロセス性能の均一化を行っている。
このように、試料台２は、基材２ａと、タングステン電極１５を内部に備えた静電吸着膜１４、基材２ａを載せて基材２ａと真空容器１０との間を電気的に絶縁する絶縁板２２、絶縁材料で形成されて基材２ａの周囲を囲む絶縁層２３、基材２ａの上面と静電吸着膜１４の側面を覆うサセプタリング２５、および、絶縁板２２の外周部と絶縁層２３の外周部とを覆う導電板２９を備えて構成されている。
サセプタリング２５の外周側には、サセプタリング２５に接するように配置された同心円状の板状の遮蔽板２４が取り付けられている。遮蔽板２４は、処理室４０の内部に形成されるプラズマ１１の発生領域が、試料台２の側面にまで拡大するのを防いで、試料台２の上部に偏らせるためのものであって、謂わば、閉じ込めるために配置されたものである。板状の遮蔽板２４には、ガスや粒子を上下方向に通過させるために、複数の孔２４１が形成されている。
基材２ａには温度計測器３５が埋め込まれており、基材２ａの温度を計測する。試料３の表面に図示していない温度計測器を設置した状態で、図示していない加熱手段で試料３を加熱して試料３の温度を変化させて、そのときの図示していない温度計測器で計測した試料３の表面温度と基材２ａに埋め込まれた温度計測器３５で計測された基材２ａの温度との関係を予めデータベース化して記憶しておく。処理室４０の内部にプラズマ１１を発生させて試料３を実際に処理している時にこのデータベースを参照することにより、基材２ａに埋め込まれた温度計測器３５で計測した基材２ａの温度から、プラズマ処理中の試料３の温度を推定することができる。
次に、上述したプラズマ処理装置１００を用いて処理を実施する試料３について説明する。
プラズマ処理を行う前の試料３は、その断面の一部を図２に示すように、シリコンウェハ基板２０１上に５０〜２００ｎｍのストッパー膜２０２を備え、その上に３０〜１００ｎｍの多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜２０３と３０〜１００ｎｍのシリコン酸化（ＳｉＯ２）膜２０４が交互にｎ組積層された交互積層膜２０５を備え、その上にカーボン等で構成された３００〜１０００ｎｍのハードマスク膜２０６を備え、その上に５０〜３００ｎｍの反射防止膜２０７を備え、最上部にレジスト膜２０８を備える。
レジスト膜２０８には、孔パターン２０９が等ピッチで多数形成されている。孔パターン２０９の径は１００ｎｍ、孔ピッチ２００ｎｍのホールパターンとした。
図２に示したような試料３に対して、処理室４０の内部にトリフルオロメタン（ＣＨＦ３）ガスを導入してプラズマを発生させて、レジスト膜２０８でマスキングされた反射防止膜２０７をエッチング処理することにより、レジスト膜２０８に形成された孔パターン２０９を反射防止膜２０７に転写して図３に示すように、反射防止膜２０７に孔パターン２１０を形成する。
次に、処理室４０の内部に導入するガス種を酸素（Ｏ２）ガスに切り替えて、Ｏ２ガスが供給された処理室の内部にプラズマを発生させることで、反射防止膜２０７でマスキングされたハードマスク膜２０６をエッチング処理する。これにより、反射防止膜２０７でマスキングされたハードマスク膜２０６には、反射防止膜２０７に形成された孔パターン２１０が転写されて、図４に示すように、ハードマスク膜２０６には孔パターン２１１が形成される。
次に、処理室４０の内部に導入するガス種を、多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜２０３とシリコン酸化（ＳｉＯ２）膜２０４が交互にｎ組積層された交互積層膜２０５をエッチング処理するためのプロセスガスに切り替えて、このプロセスガスが供給された処理室の内部にプラズマを発生させることで、ハードマスク膜２０６でマスキングされた交互積層膜２０５をエッチング処理する。この時、温度計測器３５で計測した基材２ａの温度に基づいて試料３の温度が２０℃となるようにヘリウム供給手段１８と温度制御装置１９１とを制御する。これにより、ハードマスク膜２０６でマスキングされた交互積層膜２０５には、ハードマスク膜２０６に形成された孔パターン２１１が転写されて、図５に示すように、交互積層膜２０５にはストッパー膜２０２まで達する孔パターン２１２が形成される。
本実施例における交互積層膜２０５のプラズマエッチング処理では、プロセスガスとして少なくとも臭化水素（ＨＢｒ）ガス、フルオロメタン（ＣＨ３Ｆ）ガス、窒素（Ｎ２）ガスを用いた。制御部７０で処理室４０の内部における圧力調整バルブ４４を制御して処理圧力を１〜８Ｐａの間に設定し、バイアス用高周波電源２０から試料台２の基材２ａに印加するウェハバイアス用高周波電力を１０００〜４０００Ｗの間に設定し、高周波電源８から上部電極４に印加するプラズマ形成用高周波電力を４００〜１５００Ｗの間に設定した。
上記に説明したプラズマ処理装置１００を用いて交互積層膜２０５に孔パターン（貫通ビア）２１２を形成する処理フロー図を、図６に示す。
交互積層膜２０５に孔パターン（貫通Ｖｉａ）２１２を形成する処理は、まず、プラズマ処理装置１００の処理室４０内部の試料台２に試料３であるウェハを設置する（Ｓ６０１）。ここで、試料３であるウェハには、図２にその断面を示すような、多層の膜が形成されており、表面にレジスト膜２０８には、多数の微細な孔パターン２０９が形成されている。
次に、制御部７０でガス供給部６０を制御して、試料３に形成された反射防止膜２０７をエッチングするためのエッチングガスとしてトリフルオロメタン（ＣＨＦ３）ガスをガス導入ライン６から上部電極４とシャワープレート５との間の隙間４１に供給し、シャワープレート５に形成された多数の貫通孔５１を通って処理室４０の内部に導入する（Ｓ６０２）。処理室４０の内部に導入されたＣＨＦ３ガスは、排気用の開口４２を通って、排気部４５から処理室４０の外部へ排気される。この時、ＣＨＦ３ガスの排気量は、制御部７０で制御された圧力調整バルブ４４の開度によって調整される。
次に、制御部７０で直流電源１７を制御して、タングステン電極１５に直流電圧を印加して静電吸着膜１４の表面に静電気力を発生させ、試料台２に設置された試料３を試料台２の表面の静電吸着膜１４に吸着させる。この状態で制御部７０でヘリウム供給手段１８を制御して、配管１８１から静電吸着膜１４に吸着させた試料３の裏面にヘリウムガスを供給する。
次に、制御部７０で図示していない直流電源を制御して電磁コイル１に直流電流を流して処理室４０に内部を含む領域の磁場を発生させた状態で、制御部７０で高周波電源８を制御して上部電極４に高周波電力を印加して処理室の内部にＣＨＦ３ガスによるプラズマ１１を発生させて、試料３の表面のレジスト膜２０８でマスキングされた反射防止膜２０７をエッチング処理する（Ｓ６０３）。この時、制御部７０でバイアス用高周波電源２０を制御して試料台２の基材２ａに高周波電力を印加して基材２ａにバイアス電位を発生させ、プラズマ１１中から試料３に誘引するイオンのエネルギが制御される。
所定の時間エッチングを行った後、制御部７０で高周波電源８を制御して上部電極４への高周波電力の印加を停止すると共にバイアス用高周波電源２０を制御して試料台２の基材２ａへの高周波電力の印加を停止して、処理室４０の内部でのプラズマ１１の生成を停止する。この状態で制御部７０でガス供給部６０を制御して、ガス導入ライン６からのＣＨＦ３ガスの供給を停止する。
次に、制御部７０でガス供給部６０を制御して、ハードマスク膜２０６のエッチング用ガスとして、Ｏ２ガスを含むエッチングガスを、ガス導入ライン６から上部電極４とシャワープレート５との間の隙間４１に供給し、シャワープレート５に形成された多数の貫通孔５１を通って処理室４０の内部に導入する（Ｓ６０４）。このとき、制御部７０で圧力調整バルブ４４の回転の角度を調節して処理室４０からの排気の流量または速度を増減することにより、処理室４０内部を所定の圧力に設定する。
この状態で、電磁コイル１に図示していない直流電源から電圧を印加して励起させて処理室４０の内部に磁場を発生させ、高周波電源８から上部電極４に高周波電力を印加することにより、処理室４０の内部にＯ２ガスを含むエッチングガスによるプラズマ１１を発生させる。一方、試料台２の側には、バイアス用高周波電源２０から基材２ａにバイアス用高周波電力が印加される。
このように、Ｏ２ガスを含むエッチングガスが供給された処理室４０の内部にプラズマ１１を発生させた状態で試料３をプラズマエッチング処理することにより（Ｓ６０５）、図４に示すように反射防止膜２０７に形成された孔パターン２１０がハードマスク膜２０６に転写されて、ハードマスク膜２０６に孔パターン２１１が形成される。
反射防止膜２０７の孔パターン２１０がハードマスク膜２０６に転写されてハードマスク膜２０６に孔パターン２１１が形成された状態で、高周波電源８から上部電極４への高周波電力の印加と、バイアス用高周波電源２０から基材２ａへのバイアス用高周波電力の印加とを停止すると共に、ガス導入ライン６からＯ２ガスを含むエッチングガスの供給を停止する。
次に、制御部７０でガス供給部６０を制御して、多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜２０３とシリコン酸化（ＳｉＯ２）膜２０４が交互にｎ組積層された交互積層膜２０５を加工するための処理ガス（プロセスガス）をガス導入ライン６から上部電極４内に導入して処理室４０の内部に供給する（Ｓ６０６）。このとき、制御部７０で圧力調整バルブ４４の回転の角度を調節して処理室４０からの排気の流量または速度を増減することにより、処理室４０内部を所定の圧力に設定する。プロセスガスとして少なくとも臭化水素（ＨＢｒ）ガス、フルオロメタン（ＣＨ３Ｆ）ガス、窒素（Ｎ２）ガスを含む混合ガスを用いた。
また、温度計測器３５で計測した基材２ａの温度に基づいて、データベースに記憶しておいた温度計測器３５で計測した基材２ａの温度と試料３の温度との関係に基づいて制御部７０でヘリウム供給手段１８と温度制御装置１９１とを制御する（Ｓ６０７）、配管１８１から試料３と静電吸着膜１４との間に供給するヘリウムガスの流量及び基材２ａ内部の冷媒流路１９に流す冷媒の温度及び流量を調整して、交互積層膜２０５をプラズマエッチング処理中の試料３の温度を、２０℃に維持するようにした。
この状態で、電磁コイル１に図示していない直流電源から電圧を印加して励起させて処理室４０の内部に磁場を発生させ、高周波電源８から上部電極４に高周波電力を印加することにより、処理室４０の内部にプラズマ１１を発生させる。一方、試料台２の側には、バイアス用高周波電源２０から基材２ａにバイアス用高周波電力が印加される。このとき、制御部７０で圧力調整バルブ４４を制御して、処理室４０の内部における処理圧力を１〜８Ｐａの間に設定し、バイアス用高周波電源２０から試料台２の基材２ａに印加するウェハバイアス用高周波電力を１０００〜４０００Ｗの間に設定し、高周波電源８から上部電極４に印加するプラズマ形成用高周波電力を４００〜１５００Ｗの間に設定する。
このように、処理ガス（プロセスガス）が供給された処理室４０の内部にプラズマ１１を発生させた状態で試料３をプラズマエッチング処理することにより（Ｓ６０８）、図５に示すようなハードマスク膜２０６に形成された孔パターン２１１を交互積層膜２０５に転写して、交互積層膜２０５に、ストッパー膜２０２まで達する孔パターン２１２が形成される。
バイアス用高周波電源２０から試料台２の基材２ａに印加するウェハバイアス用高周波電力と高周波電源８から上部電極４に印加するプラズマ形成用高周波電力は、それぞれ連続波もしくはパルス波として印加し、試料３に対してプラズマエッチングを行い、ストッパー膜２０２まで到達する程度の処理時間で孔パターン（貫通Ｖｉａ）２１２を形成した。
本実施例における交互積層膜２０５のプラズマエッチング処理では、プロセスガスとして少なくとも臭化水素（ＨＢｒ）ガス、フルオロメタン（ＣＨ３Ｆ）ガス、窒素（Ｎ２）ガスを用いた。制御部７０で処理室４０の内部における圧力調整バルブ４４を制御して処理圧力を１〜８Ｐａの間に設定し、バイアス用高周波電源２０から試料台２の基材２ａに印加するウェハバイアス用高周波電力を１０００〜４０００Ｗの間に設定し、高周波電源８から上部電極４に印加するプラズマ形成用高周波電力を４００〜１５００Ｗの間に設定した。
上記に説明した、各処理を順次実行することにより、表面にレジスト膜２０８の孔パターン２０９が形成された図２に示すような断面形状を有する試料３に対して、図５に示すような孔パターン（貫通Ｖｉａ）２１２を加工することができる。
比較例１として本発明の実施例の試料３の温度を４０℃として同様にプラズマエッチングを行った。
比較例２として本発明の実施例の試料３の温度を６０℃として同様にプラズマエッチングを行った。
比較例３として本発明の実施例の試料３の温度を８０℃として同様にプラズマエッチングを行った。比較例３のエッチング後の試料３の断面を図７に示す。
図５と図７を比較すると、図５の実施例１の孔パターン（貫通Ｖｉａ）２１２の側壁２１３は、図７の比較例３の孔パターン（貫通Ｖｉａ）２２２の側壁２２３よりも大幅に垂直性が高く、かつエッチング深さが大きいことが確認された。
この結果は次のように説明できる。
処理室４０の内部でＨＢｒ、ＣＨ３Ｆ、及び窒素含有ガスを含んだ処理ガス（プロセスガス）に上部電極４から高周波電力を印加してプラズマ１１を形成すると、プラズマ１１中で窒素、水素、臭素のラジカルが生成される。この状態において、試料３の表面が２０℃程度の低温に冷却されている場合に、プラズマ１１中で生成されたラジカルのうち試料３の表面に付着したラジカルは、試料３の表面に化合物としてＮＨ４Ｂｒ（臭化アンモニウム）を形成する。試料３の表面に形成された化合物の臭化アンモニウムは交互積層膜２０５のエッチングを促進する効果があるため、エッチングレートが向上する。
また、本実施例においては、化合物である臭化アンモニウムの形成は気相中ではなく試料３の表面で行われるため、交互積層膜２０５に形成している最中における孔パターン２１２の微細構造の奥底まで化合物を形成することができる。したがって、臭化アンモニウムの形成量は孔径に対する深さの比すなわちアスペクト比に対する依存性が小さいため、エッチングの過程で孔が深くなっていってもエッチングレートが低下しにくい。
すなわち、処理室４０の内部でＨＢｒガスとＮ２ガスとＣＨ３Ｆがスを含む混合ガスを０．４〜２０Ｐａの処理圧力でプラズマを形成した際に、ステージ温度を制御してウエハ温度を２０℃以下に保つことで、処理室４０に供給した混合ガスから試料３の表面に臭化アンモニウムが形成される。
この方法で形成された臭化アンモニウムは、深孔もしくは深溝の底部まで回り込んで堆積する性質があり、なおかつ被エッチング膜のエッチャントとして作用するため、ビアまたはトレンチのエッチングが進展し、深くなっていっても（アスペクト比が高くなっても）エッチングレートの低下が小さくなる。また、底部のエッチングが促進されることで臭化アンモニウムが形成されない条件と比べて断面形状が垂直化する。
すなわち、プラズマ処理中に臭化アンモニウムを試料３の表面に形成し、プラズマ処理中にこの表面に形成された臭化アンモニウムを積極的に利用してエッチング加工を行うことによって、エッチングレート低下の抑制、及び断面形状の垂直化を実現することができる。
図８に実施例１及び比較例１〜３の孔のアスペクト比に対するエッチングレートの関係を示す。比較例１〜３はアスペクト比の増大とともにエッチングレートが低下しているが、実施例１ではアスペクト比が増大してもエッチングレートが保たれていることが確認された。比較例１〜３は試料３の温度を実施例１と比べて高く設定している。このように試料３の温度を高く設定すると、試料３の表面に臭化アンモニウムが形成されにくいことが分かっており、臭化アンモニウムの形成がエッチングレートに影響を与えていると考えられる。
図８に示したデータは、試料３の温度を２０℃から８０℃の間で変化させた場合についてのデータを示したが、試料３の温度を−２０℃程度に設定しても本実施例と同等の効果を得ることができる。
試料３の温度を−２０℃よりも低く設定した場合、交互積層膜２０５に形成される孔パターン２０９のサイドエッチングが進行して、孔パターン２０９の断面形状が膨らんだボーイング形状となってしまい、孔パターン２０９の形状精度が低下してしまう。従って、交互積層膜２０５に孔パターン２０９を形成する場合の試料３の温度は、−２０℃〜２０℃の間に設定するのが良い。
なお、上記に説明した実施例においては、レジスト膜２０８に形成した孔パターン２０９を交互積層膜２０５に転写する例を示したが、孔パターン２０９に変えて、溝パターンであっても良い。
また、上記した実施例においては、多結晶シリコン膜２０３とシリコン酸化膜２０４とを交互に積層して交互積層膜２０５を形成した場合について説明したが、シリコン酸化膜とシリコン窒化膜（Ｓｉ３Ｎ４）、タングステンシリサイド（ＷＳｉ）もしくはシリコン酸化窒化膜(ＳｉＯＮ)とを交互に積層して形成した積層膜、または、シリコン酸化膜とタングステン（Ｗ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）などの金属の薄膜とを交互に積層して形成した積層膜についても同様にエッチング処理を行うことにより、ストッパー膜２０２まで達する微細な貫通孔を形成することができる。
更に、上記した実施例においては、試料３の表面に臭化アンモニウムを形成する場合について説明したが、これに限定されるものではない。例えば、試料３の表面に塩化アンモニウム（ＮＨ４Ｃｌ）を形成して交互積層膜２０５をエッチング処理して孔パターン（貫通ビア）２１２を形成するようにしても良い。この場合、試料３の表面に塩化アンモニウム（ＮＨ４Ｃｌ）を形成するための処理ガス（プロセスガス）として、フルオロメタン（ＣＨ３Ｆ）ガス、窒素含有ガス、塩素（Ｃｌ２）ガスまたは三塩化ホウ素（ＢＣｌ３）ガスを組み合わせた混合ガスを用いればよい。ここで、窒素含有ガスとしては、窒素（Ｎ２）、三フッ化窒素（ＮＦ３）ガス、アンモニア（ＮＨ３）等の窒素原子を含むガスを用いればよい。
本実施例によれば、処理室内に混合ガスのプラズマを発生させた状態で、試料の積層膜の表面に付着したガスを反応させて積層膜を構成するそれぞれの膜のエッチングに対して均等に寄与する化合物を積層膜の表面に形成することにより、エッチングレートを低下させることなく、かつ、１回の工程で積層膜に断面形状を垂直化した深孔パターンを形成することができるようになった。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施例の構成の一部について、公知の他の構成の追加・削除・置換をすることが可能である。
本発明は、半導体デバイスを製造する工程において使用するプラズマ処理装置、より詳しくは、プラズマエッチング装置に適用することができる。
１…電磁コイル、２…試料台、２ａ…基材、３…試料、４…上部電極、５…
シャワープレート、６…ガス導入ライン、７…上部電極用冷媒流路、８…放
電用高周波電源、９…放電用高周波電力整合器、１０…真空容器、１１…プ
ラズマ、１２…上部電極絶縁体、１３…絶縁リング、１４…静電吸着膜、１
５…タングステン電極、１６…低域通過フィルタ、１７…直流電源、１８…
ヘリウム供給手段、１９…冷媒流路、２０…バイアス用高周波電源、２１…
バイアス用高周波電力整合器、２２…絶縁板、２３…絶縁層、２４…遮蔽板
、２５…サセプタリング、２７…給電経路、２９…導電板、３０…ガス通過
孔、３２…素子、３５…温度計測器、４０…処理室、４４…圧力調整バルブ
、４５…排気部、５０…プラズマ形成部、７０…制御部、１００…プラズマ
処理装置、１９１…温度制御装置、２０１…シリコンウェハ基板、２０２…
ストッパー膜、２０３…多結晶シリコン膜、２０４…シリコン酸化膜、２０５…交互積層膜、２０６…ハードマスク膜、２０７…反射防止膜、２０８…
レジスト膜、２１２…孔パターン。

Claims (16)

  1. シリコン酸化膜と多結晶シリコンが交互に積層された第一の積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された第二の積層膜をプラズマを用いてエッチングするプラズマ処理方法において、
    臭化水素ガスとハイドロフルオロカーボンガスと窒素元素含有ガスの混合ガスを用いて前記第一の積層膜または前記第二の積層膜をエッチングすることを特徴とするプラズマ処理方法。
  2. 請求項１に記載のプラズマ処理方法において、
    前記ハイドロフルオロカーボンガスは、フルオロメタン(ＣＨ３Ｆ)ガスであることを特徴とするプラズマ処理方法。
  3. 請求項１に記載のプラズマ処理方法において、
    前記窒素元素含有ガスは、窒素ガスであることを特徴とするプラズマ処理方法。
  4. 請求項２に記載のプラズマ処理方法において、
    前記窒素元素含有ガスは、窒素ガスであることを特徴とするプラズマ処理方法。
  5. 請求項１に記載のプラズマ処理方法において、
    前記第一の積層膜または前記第二の積層膜が成膜された試料を所定の温度にしてエッチングし、
    前記所定の温度は、前記第一の積層膜または前記第二の積層膜の表面への臭化アンモニウムの形成を促進する温度であることを特徴とするプラズマ処理方法。
  6. 請求項２に記載のプラズマ処理方法において、
    前記第一の積層膜または前記第二の積層膜が成膜された試料を所定の温度にしてエッチングし、
    前記所定の温度は、前記第一の積層膜または前記第二の積層膜の表面への臭化アンモニウムの形成を促進する温度であることを特徴とするプラズマ処理方法。
  7. 請求項５または請求項６に記載のプラズマ処理方法において、
    前記所定の温度は、２０℃以下であることを特徴とするプラズマ処理方法。
  8. シリコン酸化膜と多結晶シリコンが交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、
    臭化水素ガスとフルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスの混合ガスを用いて前記積層膜をエッチングすることを特徴とするプラズマ処理方法。
  9. シリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、
    臭化水素ガスとフルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスの混合ガスを用いて前記積層膜をエッチングすることを特徴とするプラズマ処理方法。
  10. 請求項８または請求項９に記載のプラズマ処理方法において、
    前記積層膜が成膜された試料を所定の温度にしてエッチングし、
    前記所定の温度は、前記積層膜の表面への臭化アンモニウムの形成を促進する温度であることを特徴とするプラズマ処理方法。
  11. 請求項１０に記載のプラズマ処理方法において、
    前記所定の温度は、２０℃以下であることを特徴とするプラズマ処理方法。
  12. シリコン酸化膜と多結晶シリコンが交互に積層された積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、
    フルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスと塩素ガスの混合ガスまたはフルオロメタン(ＣＨ３Ｆ)ガスと窒素ガスと三塩化ホウ素(ＢＣｌ３)ガスの混合ガスを用いて前記積層膜をエッチングすることを特徴とするプラズマ処理方法。
  13. シリコン酸化膜と金属膜が交互に積層された積層膜をプラズマを用いてエッチングするプラズマ処理方法において、
    臭化水素ガスとフルオロメタン(ＣＨ３Ｆ)ガスと窒素元素含有ガスの混合ガスを用いて前記積層膜をエッチングすることを特徴とするプラズマ処理方法。
  14. 請求項８ないし請求項１３のいずれか一項に記載のプラズマ処理方法において、
    前記積層膜のエッチングは、３−Ｄ ＮＡＮＤフラッシュメモリの製造に係るエッチングであることを特徴とするプラズマ処理方法。
  15. 試料がプラズマ処理される処理室と、プラズマを生成するための高周波電力を供給する第一の高周波電源と、前記試料が載置される試料台と、前記試料台に高周波電力を供給する第二の高周波電源とを備えるプラズマ処理装置において、
    臭化水素ガスとハイドロフルオロカーボンガスと窒素元素含有ガスの混合ガスにより生成されたプラズマを用いてシリコン酸化膜と多結晶シリコンが交互に積層された積層膜またはシリコン酸化膜とシリコン窒化膜が交互に積層された積層膜をエッチングするように前記第一の高周波電源と前記第二の高周波電源を制御する制御部をさらに備えることを特徴とするプラズマ処理装置。
  16. 処理室と、
    前記処理室の内部で上方に配置された上部電極と、
    前記上部電極と対向して前記処理室の内部で下方に配置されて被処理試料を載置する試料台と、
    前記処理室の内部にエッチングガスを供給するガス供給部と、
    前記上部電極に高周波電力を印加する高周波電力印加部と、
    前記試料台の温度を計測する温度計測部と、
    前記試料台に載置した前記被処理試料と前記試料台との間に冷却ガスを供給する冷却ガス供給部と、
    前記試料台の内部に形成された流路に温度制御された冷媒を流通さる冷媒流通部と、
    前記ガス供給部と前記高周波電力印加部と前記冷却ガス供給部と前記冷媒流通部とを制御する制御部と
    備えたプラズマ処理装置であって、
    前記制御部は、前記ガス供給部と前記高周波電力印加部とを制御して前記処理室の内部にプラズマを発生させて前記試料台に載置した前記被処理試料をプラズマエッチング処理しているときに、前記温度計測部で計測した前記試料台の温度情報に基づいて、予め記憶されている前記試料台の温度と前記試料台に載置された前記被処理試料の温度の関係から、前記冷却ガス供給部と前記冷媒流通部とを制御して前記プラズマエッチング処理中の前記被処理試料の温度を予め設定した温度に維持し、
    前記ガス供給部は、前記エッチングガスとして、前記制御部で制御されて前記予め設定した温度に維持されている前記被処理試料の表面に前記被処理試料の前記プラズマエッチング処理を促進する効果を有する化合物を形成するような混合ガスを前記処理室の内部に供給することを特徴とするプラズマ処理装置。
JP2019528937A 2018-10-26 2018-10-26 プラズマ処理方法 Active JP6778822B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/039866 WO2019138654A1 (ja) 2018-10-26 2018-10-26 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2019138654A1 true JPWO2019138654A1 (ja) 2020-01-16
JP6778822B2 JP6778822B2 (ja) 2020-11-04

Family

ID=67219536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528937A Active JP6778822B2 (ja) 2018-10-26 2018-10-26 プラズマ処理方法

Country Status (6)

Country Link
US (1) US11532484B2 (ja)
JP (1) JP6778822B2 (ja)
KR (1) KR102314450B1 (ja)
CN (1) CN111373511B (ja)
TW (1) TWI751423B (ja)
WO (1) WO2019138654A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220262602A1 (en) * 2019-07-26 2022-08-18 Jusung Engineering Co., Ltd. Substrate processing apparatus and interlock method thereof
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
JP7258826B2 (ja) * 2020-06-30 2023-04-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022144220A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体装置の製造方法およびエッチング方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2016039309A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017050529A (ja) * 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112435A (en) 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
JPH0744173B2 (ja) 1985-10-11 1995-05-15 アプライド マテリアルズ インコ−ポレ−テツド シリサイド、多結晶シリコン及びポリサイドのエッチング方法
US6063710A (en) 1996-02-26 2000-05-16 Sony Corporation Method and apparatus for dry etching with temperature control
JP3484317B2 (ja) * 1997-03-19 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
JPH11297679A (ja) 1998-02-13 1999-10-29 Hitachi Ltd 試料の表面処理方法および装置
KR100521120B1 (ko) 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
JP4414518B2 (ja) 1999-09-10 2010-02-10 株式会社日立製作所 表面処理装置
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
JP3914452B2 (ja) * 2001-08-07 2007-05-16 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3816494B2 (ja) 2004-01-16 2006-08-30 松下電器産業株式会社 ドライエッチング方法および半導体装置の製造方法
US20060011580A1 (en) * 2004-06-23 2006-01-19 Tokyo Electron Limited Plasma processing method and post-processing method
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
JP4534664B2 (ja) * 2004-08-24 2010-09-01 ソニー株式会社 磁気記憶装置の製造方法
KR20100048731A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 ＡｌＯ 마스크를 이용한 반도체소자의 제조방법
JP5655296B2 (ja) * 2009-12-01 2015-01-21 セントラル硝子株式会社 エッチングガス
JP2011192776A (ja) 2010-03-15 2011-09-29 Toshiba Corp 半導体装置の製造方法
KR101809192B1 (ko) 2011-12-16 2017-12-15 에스케이하이닉스 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20130106151A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 고종횡비 캐패시터 제조 방법
KR101972159B1 (ko) 2012-08-24 2019-08-16 에스케이하이닉스 주식회사 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
JP6153755B2 (ja) 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6211947B2 (ja) * 2013-07-31 2017-10-11 東京エレクトロン株式会社 半導体装置の製造方法
JP6277004B2 (ja) 2014-01-31 2018-02-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6230930B2 (ja) * 2014-02-17 2017-11-15 東京エレクトロン株式会社 半導体装置の製造方法
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6604833B2 (ja) 2015-12-03 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法
JP6870490B2 (ja) 2017-06-20 2021-05-12 コニカミノルタ株式会社 ２成分現像剤及びこれを用いた画像形成方法
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
JP6953999B2 (ja) 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
US11270889B2 (en) 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298192A (ja) * 1996-03-04 1997-11-18 Sony Corp 半導体装置の製造装置および静電チャックからのウエハ脱着方法
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2016039309A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
JP2017050529A (ja) * 2015-08-12 2017-03-09 セントラル硝子株式会社 ドライエッチング方法

Also Published As

Publication number Publication date
CN111373511A (zh) 2020-07-03
KR102314450B1 (ko) 2021-10-19
JP6778822B2 (ja) 2020-11-04
WO2019138654A1 (ja) 2019-07-18
TWI751423B (zh) 2022-01-01
US20200227270A1 (en) 2020-07-16
TW202017036A (zh) 2020-05-01
US11532484B2 (en) 2022-12-20
KR20200047442A (ko) 2020-05-07
CN111373511B (zh) 2023-12-26

Similar Documents

Publication Publication Date Title
US9735021B2 (en) Etching method
TWI751423B (zh) 電漿處理裝置及電漿處理方法
US9595425B2 (en) Antenna, dielectric window, plasma processing apparatus and plasma processing method
US8303834B2 (en) Plasma processing apparatus and plasma etching method
KR102260339B1 (ko) 반도체 장치의 제조 방법
US9911607B2 (en) Method of processing target object
US9779961B2 (en) Etching method
US9793134B2 (en) Etching method
US9735025B2 (en) Etching method
US9418863B2 (en) Method for etching etching target layer
US9613824B2 (en) Etching method
JP2016219771A (ja) エッチング方法
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
JP2023053351A (ja) プラズマ処理装置
JP2018190955A (ja) エッチング方法
JP2018078138A (ja) 被処理体を処理する方法
JP5695117B2 (ja) プラズマエッチング方法
US11810792B2 (en) Etching method and substrate processing apparatus
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
TW202316520A (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200904

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200904

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200914

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6778822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150