JP4414518B2 - 表面処理装置 - Google Patents

表面処理装置 Download PDF

Info

Publication number
JP4414518B2
JP4414518B2 JP25785799A JP25785799A JP4414518B2 JP 4414518 B2 JP4414518 B2 JP 4414518B2 JP 25785799 A JP25785799 A JP 25785799A JP 25785799 A JP25785799 A JP 25785799A JP 4414518 B2 JP4414518 B2 JP 4414518B2
Authority
JP
Japan
Prior art keywords
output
time
bias
bias power
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25785799A
Other languages
English (en)
Other versions
JP2001085395A (ja
Inventor
哲郎 小野
勇造 大平原
洋二 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP25785799A priority Critical patent/JP4414518B2/ja
Publication of JP2001085395A publication Critical patent/JP2001085395A/ja
Application granted granted Critical
Publication of JP4414518B2 publication Critical patent/JP4414518B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子の表面処理装置にかかわり、特にプラズマを用いて半導体表面のエッチングを行なう装置に関する。
【0002】
【従来の技術】
本発明は、半導体素子のエッチングに用いられているプラズマを利用した装置に適用する。ここではECR(電子サイクロトロン共鳴)方式と呼ばれる装置を例に、従来技術を説明する。この方式では、外部より磁場を印加した真空容器中でマイクロ波によりプラズマを発生する。磁場により電子はサイクロトロン運動し、この周波数とマイクロ波の周波数を共鳴させることで効率良くプラズマを発生できる。試料に入射するイオンを加速するために、試料には高周波電圧が印加される。以後、試料に印加する電力をバイアスと呼ぶ。プラズマとなるガスには塩素やフッ素などのハロゲンガスが用いられる。
【0003】
この装置の主に高精度化をはかる目的で特許公報平4-69415号が知られている。この発明では、放電を起こすマイクロ波電力とバイアスを変調することにより、プラズマ中のイオンやラジカルの比率を制御すると同時に、イオンのエネルギーを制御でき、高精度のエッチングができる。また、同様な技術は米国特許USP4,585,516でも知られている。ここでは、電極に高周波を印加して放電を発生する装置で、放電とバイアスの少なくとも一つを繰り返しオンオフして、エッチング速度の均一性を改善する方法が述べられている。また、公開特許公報平6-151360号では、一秒以下の周期でイオンエネルギーを変調して、高選択な低損傷エッチングを実現する方法が述べられている。
【0004】
【発明が解決しようとする課題】
バイアスの出力をパルス変調すると出力電力値の精度に関して以下の問題が生じる。パルス出力すると、電源の正味の出力電力は電力のピーク値にデューティー比すなわちパルスの1周期に対するオン時間の割合をかけたものになる。例えば、poly Siのエッチングでは通常バイアス電力は連続で10から100Wの値を使う。また、パルス変調での代表的なデューティー比は20%程度である。したがってデューティー比20%でパルス変調する電源で、正味100Wの電力を得ようとすると電源の最高出力は500W必要になる。
【0005】
エッチングでは常にパルス変調するわけではなく、場合によっては連続バイアスを用いたほうが有利となる。バイアス電力の大きさはエッチング特性に大きな影響を与えるので、その絶対値の精度は±1%程度必要となる。しかし、最高出力500Wの電源で、10Wの出力を±1%で制御すること困難で、連続出力10Wで用いる用途には適さなくなってしまう。
【0006】
本発明の目的は,プラズマを用いた半導体の表面処理において、バイアスをパルス変調したときに問題となる電力値の精度を改善することにある。
【0007】
【課題を解決するための手段】
バイアス電源の出力電力を少なくとも大小2段階に切り替えられるようにして、パルス出力時には最高出力が大きいモードで、連続出力時には最高出力が小さいモードで使用するようにした。さらに、このモードの切替は自動で行われるようにした。この構成により、小出力時は最高出力も小さいので電力値精度よく制御できる。
【0008】
【発明の実施の形態】
〔実施例1〕
以下、実施例を図により説明する。図1は本発明を適用するプラズマエッチング装置の全体構成図である。マイクロ波電源101から導波管102と導入窓103を介して真空容器104内にマイクロ波が導入される。導入窓103の材質は石英、セラミックなど電磁波を透過する物質である。真空容器104の回りには電磁石105が設置されており、磁場強度はマイクロ波の周波数と共鳴を起こすように設定されて、たとえば周波数が2.45GHzならば磁場強度は875Gaussである。試料台108の上に試料107が設置される。試料に入射するイオンを加速するために、バイアス電源109が試料台108に接続されている。バイアス電源の周波数に特に制限はないが、通常では周波数は200kHzから20MHzの範囲が実用的でここでは800kHzを用いている。
【0009】
バイアス電源109にはそれぞれをオンオフ制御するパルス信号発生器110が備えてある。また、バイアス電源109では最高出力を100Wと500Wの2段に切り替えられる。出力を切替える方法はいくつかあるが、ここでは図2に示すバイアス電源109のブロック図のように、電源の増幅部の増幅段の数を変えて増幅率を変えている。すなわち、増幅率が小さいと、増幅部に入力する信号の変動の増幅も小さくなるので、小出力時の精度が保てる。増幅率が大きいと小出力時の精度は保てなくなるが、このモードでは、信号をパルス変調するのでピーク出力は連続バイアスと比較して大きく設定する必要があるために、小出力では使用しないので精度の問題はない。また、図示していないが電力の測定器もそれぞれの出力に対応したフルスケールのものを2種備えている。
【0010】
次にこの装置で、 ウエハ上の微細パタンをエッチングする例を図3で述べる。図3は試料の断面であり、Si基板301上に厚さ2.5nmの酸化膜302/poly Si膜303(厚さ100nm)/wSi膜304(厚さ100nm)/レジスト305(厚さ800nm)が堆積している。通常多層膜のエッチングでは、エッチング途中で条件を切り替えるステップエッチングを行う。ここではpoly Si/wSi層のメインエッチングとその後にエッチ残り306をとるオーバエッチングの2ステップに分けた。エッチングの切替は発光波形で判定している。図3(1)は試料の初期状態、(2)はメインエッチング終了時の断面、(3)はオーバエッチング終了後の断面をそれぞれ表す。メインエッチングにはCl2(74 sccm)+O2(6 sccm)の圧力を0.4Paを用い、オーバエッチングにはHBr (100 sccm)+O2(10 sccm) 0.4Paを用いた。マイクロ波電源101の出力を400Wとした。バイアス電源109はメインエッチング時のバイアス電力は周波数2kHz、デューティー比20%でパルス変調して、ピーク出力を300Wとした。その時はバイアス電源109は、最高出力500Wのモードである。また、オーバエッチング時のバイアス電力は連続で10Wとし、バイアス電源109は最高出力100Wのモードに自動的に切り替えられる。
【0011】
メインエッチング時の正味のバイアス電力は60Wであるが、パルス変調では連続バイアスの60Wよりもバイアス電圧のピーク値が大きくなるので入射イオンのエネルギーが高くなり、垂直なエッチング形状が得られる。オーバエッチングでは下地の薄い酸化膜を残したままエッチ残り306をとる必要があるので、対酸化膜選択比を高くするためにイオンエネルギーを小さくすなわちバイアス電圧を極力小さくする必要がある。このために連続バイアスでかつ電力を10Wにしている。
【0012】
この構成により、図3(3)に示すような垂直でかつ、下地の酸化膜の削れが無くかつエッチ残りも無い状態が得られる。バイアス電源の最高出力が500Wのモードしかないと、オーバエッチング時の連続10Wが最悪5%程変動してしまい、同じ条件でエッチングしたつもりでも下地の酸化膜が抜けてしまったりあるいはエッチ残りが生じたりして、特性が変動してしまう。
【0013】
次にバイアス波形の立ち上り時間について述べる。図4にバイアス電圧波形を示す。ここでバイアス電圧がオンされてから振幅が安定時の90%に達する時間を立ち上がり時間、バイアスがオフされてから振幅が10%以下に減衰する時間を立ち下がり時間と定義する。立ち上がり時間を変えて試験した結果、立ち上がりがあまり速すぎると、電源のインピーダンス整合が数回に1回程度の割り合いでとれなくなることがわかった。この原因は、バイアスの変化が急峻だと波形にオーバシュートなどが生じ易くなり、整合回路に誤信号が発生してマッチング点がずれてしまうためと推定される。
【0014】
これを防ぐためには、波形をなまらせて、立ち上がり時間を全オン時間の10%以上、30%以下にすればよい。30%の以上でも整合異常は生じないが、波形がなまりすぎるとエッチング性能が悪くなるので、上限が30%となる。また、立ち下がり時間も同様で、全オフ時間に占める割合を10%以上30%以下に設定すると、整合異常が起こらなくなる。
【0015】
次に、エッチングに用いるガスについて述べる。この発明はアスペクトの高いラインとスペースの加工に適している。このようなラインとスペースは主にトランジスタのゲート電極あるいはゲートにつながったメタル配線部分に相当する。ゲート電極はpoly Si、poly Siと金属の合金、タングステンなどの高融点金属あるいはこれらの材料の多層膜でできている。これらの材料のエッチングには塩素、HBr、塩素と酸素の混合ガス、HBrと酸素の混合ガス、あるいは塩素とHBrと酸素の混合ガスが適している。またメタル配線のエッチングには塩素、塩素とBCl3の混合ガス、塩素とHClの混合ガス、あるいは塩素とBCl3とHClの混合ガスが適している。また多層構造の素子では層間の絶縁膜の加工などに適用でき、ここではCF4,CHF3,CH2F2,C4F8,C4F5あるいはこれらCO2,CO,希ガスなどを混合したガスが用いられる。
【0016】
〔実施例2〕
図5は本発明を適用する別の装置構造である。この装置では、数百kHzから数十MHzのいわゆるラジオ波帯(rf)の周波数で誘導結合によりプラズマを発生させる。真空容器501はアルミナや石英などの電磁波を透過する物質でつくられている。その回りに、プラズマを発生させるための電磁コイル502が巻いてある。コイルにはrf電源503が接続されている。真空容器501内には試料台504がありバイアス電源505とパルス信号発生器506が接続されている。
【0017】
この方式の装置でも、バイアス電源505を繰り返しオンオフして、かつ、電源出力を2段に切り替える構成にすることで、小出力時の精度とパルス時の高ピーク電力の精度を両立することができる。
【0018】
〔実施例3〕
図6は本発明を適用する別の装置構造である。この装置では、rf電力の容量結合によりプラズマを発生させる。真空容器601内には2枚の電極602、603が平行に配置してある。電極にはそれぞれrf電源604とバイアス電源605が接続してある。電極603は試料台をかねる。バイアス電源605にはパルス信号発生器607が接続されている。ガスは試料と対向した電極602に開いた穴から導入管606を通して容器内に入れられる。
【0019】
この方式の装置でも、バイアス電源605を繰り返しオンオフして、かつ、電源出力を2段に切り替える構成にすることで、小出力時の精度とパルス時の高ピーク電力の精度を両立することができる。
【0020】
【発明の効果】
以上のように本発明によれば、バイアス電源のパルス化で問題となる小出力時の精度と大出力時の精度を両立でき、広い範囲のプロセス領域で安定した素子の加工が可能になる。
【図面の簡単な説明】
【図1】本発明を適用する装置の全体構成図である。
【図2】図1のバイアス電源のブロック図である。
【図3】試料の断面図である。
【図4】バイアス電圧波形である。
【図5】本発明を適用する別の装置の全体構成図である。
【図6】本発明を適用する別の装置の全体構成図である。
【符号の説明】
101−マイクロ波電源、102−導波管、103−導入窓、104,501,601−真空容器、105−磁石、106−プラズマ、107−試料、108,504−試料台、109,505,605−バイアス電源、110、506、607−パルス信号発生器、301−Si基板、302−酸化膜、303−poly Si膜、304−WSi膜、305−レジスト、502−rfコイル、503−rf電源、602,603-電極、606-導入管。

Claims (4)

  1. 真空容器と、その中にプラズマを発生させる電源と、前記真空容器中に置かれた試料台に高周波を印加するバイアス電源を備えた表面処理装置において、
    前記バイアス電源の出力を、出力がパルス状に繰り返しオンオフするパルス変調出力と出力が連続する連続バイアス出力とに切り替えられ、かつ該バイアス電源最高出力値少なくとも大小2つのモードに切り替えられるように構成し
    前記バイアス電源を、前記パルス変調出力時は前記最高出力値が大きなモードで、前記連続バイアス出力時は前記最高出力値が小さいモードで使用するようにしたことを特徴とする表面処理装置。
  2. 請求項1おいて、前記パルス変調出力時における、前記バイアス電源のオン時の立ち上がり時間が前記パルス変調出力時の全オン期間に占める割合を10%以上30%以下としたことを特徴とする表面処理装置。
  3. 請求項において、前記パルス変調出力時における、前記バイアス電源のオフ時の立ち下がり時間が前記パルス変調出力時の全オフ期間に占める割合を10以上30%以下としたことを特徴とする表面処理装置。
  4. 請求項1おいて、前記バイアス電源は増幅率の異なる複数段の増幅部を備えており、
    前記連続バイアス出力時は前記増幅率の小さい増幅部、前記パルス変調出力時は前記増幅率の大きい増幅部に切替えることにより、前記少なくとも大小2つのモードに切り替えられるようにしたことを特徴とする表面処理装置。
JP25785799A 1999-09-10 1999-09-10 表面処理装置 Expired - Lifetime JP4414518B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25785799A JP4414518B2 (ja) 1999-09-10 1999-09-10 表面処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25785799A JP4414518B2 (ja) 1999-09-10 1999-09-10 表面処理装置

Publications (2)

Publication Number Publication Date
JP2001085395A JP2001085395A (ja) 2001-03-30
JP4414518B2 true JP4414518B2 (ja) 2010-02-10

Family

ID=17312144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25785799A Expired - Lifetime JP4414518B2 (ja) 1999-09-10 1999-09-10 表面処理装置

Country Status (1)

Country Link
JP (1) JP4414518B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139477A1 (en) * 2001-03-30 2002-10-03 Lam Research Corporation Plasma processing method and apparatus with control of plasma excitation power
US20030153195A1 (en) * 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
JP5718124B2 (ja) 2011-03-30 2015-05-13 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP5841917B2 (ja) * 2012-08-24 2016-01-13 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
US10475626B2 (en) * 2015-03-17 2019-11-12 Applied Materials, Inc. Ion-ion plasma atomic layer etch process and reactor
JP7190295B2 (ja) * 2018-09-13 2022-12-15 株式会社ディスコ 切削装置及びパッケージ基板の加工方法
JP6778822B2 (ja) 2018-10-26 2020-11-04 株式会社日立ハイテク プラズマ処理方法
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN117223091A (zh) * 2022-04-11 2023-12-12 株式会社日立高新技术 等离子处理方法

Also Published As

Publication number Publication date
JP2001085395A (ja) 2001-03-30

Similar Documents

Publication Publication Date Title
US6767838B1 (en) Method and apparatus for treating surface of semiconductor
JP5205378B2 (ja) Rf変調によって弾道電子ビームの均一性を制御する方法及びシステム
US6777037B2 (en) Plasma processing method and apparatus
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
JP2000311890A (ja) プラズマエッチング方法および装置
JP2000294540A (ja) 半導体装置の製造方法と製造装置
US9059116B2 (en) Etch with pulsed bias
JPH0992645A (ja) 半導体装置の製造方法と製造装置
JP4414518B2 (ja) 表面処理装置
KR100292412B1 (ko) 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
JP3563054B2 (ja) プラズマ処理装置および方法
JPH11219938A (ja) プラズマエッチング方法
WO2000031787A1 (en) Dry etching device and dry etching method
JPH11297679A (ja) 試料の表面処理方法および装置
JP4238050B2 (ja) プラズマ処理装置及び処理方法
JP4653395B2 (ja) プラズマ処理装置
JP2001244250A (ja) 表面処理方法および装置
JP4061691B2 (ja) 表面加工方法
JPH1167725A (ja) プラズマエッチング装置
JP3898612B2 (ja) プラズマ処理装置及び処理方法
JP4640939B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP2001085394A (ja) 表面処理方法および表面処理装置
JP3704423B2 (ja) 表面処理装置
JP3687474B2 (ja) プラズマ処理装置
JP2000012529A (ja) 表面加工装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4414518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

EXPY Cancellation because of completion of term