CN117223091A - 等离子处理方法 - Google Patents
等离子处理方法 Download PDFInfo
- Publication number
- CN117223091A CN117223091A CN202280009502.3A CN202280009502A CN117223091A CN 117223091 A CN117223091 A CN 117223091A CN 202280009502 A CN202280009502 A CN 202280009502A CN 117223091 A CN117223091 A CN 117223091A
- Authority
- CN
- China
- Prior art keywords
- film
- frequency power
- gas
- etching
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 42
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 239000002244 precipitate Substances 0.000 abstract description 21
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 239000000047 product Substances 0.000 abstract description 4
- 239000003054 catalyst Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 11
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
- H01J37/32311—Circuits specially adapted for controlling the microwave discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明的目的在于，提供一种等离子处理方法，在硬掩模的蚀刻中，抑制来自下层的金属膜的析出物的产生，并得到各向异性形状。本发明在使用下层为金属膜的被蚀刻膜形成掩模的等离子处理方法中，特征在于，具有：第一工序，使用通过O2气体、CHF3气体、NF3气体、Ar气体与He气体的混合气体生成的等离子，在对载置有成膜了被蚀刻膜的样品的样品台供给进行了脉冲调制的高频功率的同时进行蚀刻；和第二工序，在第一工序后，在对样品台供给连续的(CW)高频功率的同时进行蚀刻，被蚀刻膜是TEOS膜以及硅氮化膜，连续的(CW)的高频功率是比脉冲调制了的高频功率与脉冲调制的占空比之积小的功率，且是比50W小的功率。
Description
技术领域
本发明涉及适于使用等离子进行半导体基板等的表面处理的等离子处理方法。
背景技术
过去，在具有层叠构造的半导体器件的硬掩模蚀刻技术中，采用如下手法：在各层的每一者的主蚀刻(Main Etching)步骤(以下也有时称作“第一工序”)之后，实施与掩模层以及基底层有高选择性的过蚀刻(Over Etching)步骤(以下也有时称作“第二工序”)。特别在对硬质的SiN进行蚀刻的主蚀刻步骤中，为了得到各向异性形状而将蚀刻剂用Ar气体稀释。此外，过蚀刻步骤以低流量的气体抑制反应，使用离子辅助性强的高偏压来得到各向异性形状。
在专利文献1中，作为从具有包含氮化硅层以及氧化硅层的层叠构造的基板选择性地蚀刻氮化硅的方法，公开了如下方法：对含氟气体施加能量来使等离子产生，对该等离子进行过滤，来提供具有比氟离子浓度高的氟自由基浓度的反应性气体，在基板处理腔室的气体反应区域内暴露于基板，由此，以比蚀刻氧化硅层更快的蚀刻速度对氮化硅层进行蚀刻。
现有技术文献
专利文献
专利文献1：JP特表2014-508424号公报
发明内容
发明要解决的课题
近年来，伴随器件的微细化，在金属布线中推进金属膜的多种化。
确认到如下现象：通过金属膜的多种化，根据膜种，在基于离子辅助性强的高偏压的过蚀刻时离子强力碰撞基底的金属膜而击出的金属和离子进行耦合从而产生析出物(deposition)。由于若这样生成的析出物附着于图案的侧壁而沉积，就会产生阻碍蚀刻的问题，因此，需要抑制析出物的新的蚀刻技术。
专利文献1公开了选择性地蚀刻氮化硅层的方法，但并未公开抑制来自下层的金属膜的析出物的产生从而得到各向异性形状的蚀刻的具体的方法。
因此，本发明的目的在于，提供一种等离子处理方法，在硬掩模的蚀刻中，抑制来自下层的金属膜的析出物的产生从而得到各向异性形状。
用于解决课题的手段
为了解决上述的课题，代表性的本发明的蚀刻方法之一是使用下层为金属膜的被蚀刻膜来形成掩模的等离子处理方法，特征在于，具有：第一工序，使用通过O2(氧)气体、CHF3(三氟甲烷)气体、NF3(三氟化氮)气体、Ar(氩)气体与He(氦)气体的混合气体生成的等离子，在对载置有成膜了所述被蚀刻膜的样品的样品台供给脉冲调制了的高频功率的同时，对所述被蚀刻膜进行蚀刻；和第二工序，在所述第一工序后，在对所述样品台供给连续的(Continuous Wave(连续波)：CW)高频功率的同时，对所蚀刻的所述被蚀刻膜进行蚀刻，所述被蚀刻膜是TEOS(Tetra Ethyl Ortho Silicate/正硅酸乙酯)膜以及硅氮化膜，所述连续的(CW)高频功率是比脉冲调制了的所述高频功率与所述脉冲调制的占空比之积小的功率，且是比50W小的功率。
通过以上的第一工序(主蚀刻步骤)和第二工序(过蚀刻步骤)的组合，能解决本发明的课题。
发明的效果
根据本发明，在硬掩模的蚀刻中，能抑制来自下层的金属膜的析出物的产生从而得到各向异性形状。进而，还能实现使选择性以及CD(Critical Dimension，关键尺寸)控制性得以提升的硬掩模的蚀刻加工。
上述以外的课题、结构以及效果会通过用于进行以下的实施的方式中的说明而得以明确。
附图说明
图1是表示本实施方式中使用的微波ECR等离子方式的蚀刻处理装置的纵截面图。
图2是表示被蚀刻膜的蚀刻加工工序的流程图。
图3A是表示成为运用本实施方式所涉及的等离子处理方法的基础的半导体晶片的截面构造的示意图。
图3B是表示本实施方式的主蚀刻的靶材层叠构造的示意图。
图4A是表示通过现有的主蚀刻而得到的图案形状的示意图。
图4B是表示在现有的过蚀刻中析出物沉积的图案的示意图。
图4C是表示在现有的过蚀刻中析出物沉积部分的蚀刻被阻碍而做出的图案形状的示意图。
图5A是表示通过本实施方式的主蚀刻而得到的图案形状的示意图。
图5B是表示通过本实施方式的过蚀刻抑制了析出物的沉积的图案的示意图
图5C是表示通过本实施方式的过蚀刻而最终得到的各向异性形状的图案的示意图。
具体实施方式
以下参考附图来说明本发明的实施方式。另外，本发明并不由本实施方式限定。此外，在附图的记载中，对相同部分标注相同的附图标记而示出。
<蚀刻处理装置>
图1是表示本实施方式中使用的微波ECR等离子方式的蚀刻处理装置100的纵截面图。通过特定的频率的微波和磁场中进行周期性的轨迹运动的电子的相互作用，来产生电子回旋共振，以其能量集中地形成高密度的等离子。提供一种干式蚀刻系统，特征在于，作为蚀刻种，与没有方向性的自由基相比，在蚀刻中主要使用具有方向性的离子。
本图所示的蚀刻处理装置100中的真空容器具备：具备处理室104的具有圆筒形状的蚀刻腔室101；提供用于在其上方形成ECR等离子的电场以及磁场的系统；和用于将下方气体排气的真空泵以及压力控制阀。
蚀刻腔室101具备：为了从上方对处理室104供给微波而配置的电介质窗103；和具有用于将气体导入处理室104的大量贯通孔的簇射板102。蚀刻气体从电介质窗103与簇射板102之间的气体导入口(未图示)进入，穿过簇射板102的贯通孔而导入处理室104。此外，为了将气体、所生成的等离子粒子通过涡轮分子泵等真空排气单元排除到外部，在处理室104的底部配置真空排气口。
在电介质窗103的上方连接有将生成等离子所需的微波传播到内部的波导管106和源用电源105。由源用电源105形成的微波在波导管106中传播，在位于电介质窗103上方的圆筒空间中进行谐振，透过电介质窗103并供给到处理室104。为了生成磁场，将圆筒形的螺线管107在蚀刻腔室101的上部的圆筒形的侧壁的外周以及电介质窗103的上方包围配置。
通过由源用电源105形成的微波和利用由螺线管107生成的磁场而进行周期性的轨迹运动的电子的相互作用，供给到处理室104的处理用气体被激发，产生等离子108。
使用等离子108来对载于样品台109的晶片的膜构造进行蚀刻。因此，将高频电源110和匹配器112配置到在处理室104的下部大致同心配置的样品台109。从高频电源110经由匹配器112对样品台109供给高频功率，在等离子108与样品台109之间形成电位差。由此，等离子108的内部的离子等带电粒子被吸引，从而向膜构造进行蚀刻处理。
<加工流程>
说明使用图1的蚀刻处理装置100进行的本实施方式中的等离子处理方法。图2是表示被蚀刻膜的蚀刻加工工序的流程图。若作为被蚀刻膜的SiN膜的加工开始，就按照主蚀刻、过蚀刻步骤的顺序进行干式蚀刻。通常，主蚀刻步骤以在基板面的法线方向上得到各向异性形状为目的，过蚀刻步骤进一步在横向上进行蚀刻来形成凹形状，为了控制选择性以及CD而使用。
<层叠构造>
图3A是表示成为运用本实施方式所涉及的等离子处理方法的基础的半导体晶片的截面构造的示意图。具有从下起按照金属膜201、SiN(硅氮化)膜202、TEOS(Tetra EthylOrtho Silicate/正硅酸乙酯)膜203、ACL(Amorphous Carbon Layer/无定形碳)膜204、SiON(硅氮氧化)膜205、SiO2(硅氧化)膜206的顺序层叠而成的层叠构造。其中层叠构造的层的数量、各层的材质并不限于此，这点不言自明。
形成于层叠构造的上方的ACL膜204、SiON膜205和SiO2膜206通过合适的工艺处理而预先转印器件图案。接下来，作成ACL膜204成为硬掩模、SiN膜202和TEOS膜203成为被蚀刻膜的干式蚀刻的靶材层叠构造。图3B是表示本实施方式的主蚀刻的靶材层叠构造的示意图。
在下层拥有金属膜201，将ACL膜204作为硬掩模，将TEOS膜203以及SiN膜202作为被蚀刻膜，来进行具有主蚀刻步骤和过蚀刻步骤的干式蚀刻。
包含SiN膜202和TEOS膜203的被蚀刻膜具有约160nm的厚度，在这其中，SiN膜202具有约130nm的厚度。但SiN膜202与TEOS膜203的厚度的比率并不是固定的。
[主蚀刻]
在硬质的SiN膜的主蚀刻步骤中，过去能对蚀刻剂运用基于Ar(氩)的气体稀释。图4A是表示通过现有的主蚀刻而得到的图案形状的示意图。以下，将在主蚀刻步骤中对作为被蚀刻膜的SiN膜202和TEOS膜203进行蚀刻加工而得到的产物称作图案，此外将其形状称作图案形状。如图4A所示那样，若使用现有技术的混合气体进行主蚀刻，则有会形成锥形形状的图案的倾向。为了在抑制析出物的产生的过蚀刻的条件下得到各向异性形状，需要在主蚀刻的时间点加工成比现有的技术高的各向异性形状。
因此，本实施方式的主蚀刻的特征在于，为了得到高的各向异性形状而添加比Ar的流量多的流量的He，并使用包含O2(氧)、CHF3(三氟甲烷)、NF3(三氟化氮)、Ar、He的混合气体。例如，Ar的流量为70L/min，与此相对，考虑将He的流量调整成300L/min。
然后，在晶片偏压中使用脉冲调制模式来进行主蚀刻。具体地，对应于实施方式适宜进行最优化，例如使用1000Hz下占空比(ON时的比例)50％的脉冲调制模式。图5A是表示通过本实施方式的主蚀刻而得到的图案形状的示意图。
<作用/效果>
为了得到高的各向异性形状，与水平方向相比更加增大向垂直方向的蚀刻的速度即可，蚀刻的速度能通过作为缓冲材料使用的稀释气体的添加来控制。
即，若通过稀释气体的添加而用在蚀刻中的混合气体的流量增加，就抑制了等离子密度的减少，离子的散射几乎消失，斜向入射的离子变少。由此，能实现高速率且各向异性提升的蚀刻、和等离子放电的稳定化。
但是，若为了使混合气体的流量增加而加大Ar的添加量，蚀刻剂就会变少，更会形成锥形形状。与此相对，He(氦)扩散效果大，能在与其他蚀刻气体碰撞的同时扩散等离子，能促进各向异性高的蚀刻。因此，可以与Ar相比更加增多He的流量。
然后，通过在晶片偏压中使用脉冲调制模式，由此重复在脉冲开启时蚀刻推进、在脉冲关闭时图案侧壁处的保护膜的形成推进的处理，从而能得到促进具有向下方的各向异性的蚀刻的效果。
[过蚀刻]
在现有的过蚀刻步骤中，通过以低流量的气体抑制反应，晶片偏压为主蚀刻步骤的90％以上的高偏压，且以脉冲调制模式进行蚀刻，由此得到各向异性形状。
然而，如上述那样，由于近年的金属膜的多种化，根据膜种，通过在晶片偏压中使用高偏压，会产生离子和从金属膜击出的金属耦合而生成析出物207从而附着于图案的侧壁的问题。图4B是在现有的过蚀刻中析出物207沉积的图案的示意图。析出物207通常从下层的金属膜附近起推进沉积。
若析出物207附着而沉积，就变得难以推进蚀刻，在以后的加工中不能得到各向异性形状。图4C是表示在现有的过蚀刻中析出物沉积部分的蚀刻被阻碍而做出的图案形状的示意图。因此，为了进行过蚀刻以使得图案的侧壁具有接近于与金属膜201垂直的角度的平面，重要的是抑制附着于图案的侧壁的析出物207的量。
作为抑制析出物207的沉积的方法，考虑降低反应容器内的压力、提高导入反应容器的气体的流量。但压力、气体的流量多数情况下为了得到期望的蚀刻特性而限制于适当的范围，此外，压力、流量被排气能力决定了其极限。因此，难以通过压力、流量等抑制析出物207的沉积。
因此，在本实施方式的过蚀刻步骤中，使用将作为蚀刻剂的氟气体SF6(六氟化硫)、CHF3与公知的气体相比增加了的混合气体。因此，能将过蚀刻中的用于生成等离子的高频功率设定得比主蚀刻中的用于生成等离子的高频功率大。进而，也可以将主蚀刻中的用于生成等离子的高频功率以及过蚀刻中的用于生成等离子的高频功率设为微波的高频功率，将过蚀刻中的用于形成磁场的电流设定得比主蚀刻中的用于形成磁场的电流大。
此外，特征在于，本实施方式的过蚀刻的晶片偏压使用CW(Continuous Wave(连续波)/连续波)模式，连续的(CW)的高频功率是比主蚀刻步骤中的晶片偏压的被脉冲调制的高频功率与所述脉冲调制的占空比之积(以下有时称作“实效功率”)小的功率，且是比50W小的功率。优选地，能将所述连续的(CW)的高频功率设定为所述实效功率的10％以下。其中，CW模式根据需要采用即可。
图5B是表示通过本实施方式的过蚀刻抑制了析出物的沉积的图案的示意图。此外，图5C是表示通过本实施方式的过蚀刻最终得到的各向异性形状的图案的示意图。
<作用/效果>
通过将晶片偏压设为低偏压来减弱离子辅助性，抑制离子对金属膜的冲击来抑制成为析出物的原因的金属的产生，另一方面，选择氟气体的分量多的气体种，进而适当组合基于CW模式的连续的电压施加，来提高各向同性的蚀刻效果，由此能平衡良好地控制过蚀刻的推进。
本实施方式通过如上述那样采用组合了预先得到各向异性形状的主蚀刻步骤和抑制析出物的产生的过蚀刻步骤的等离子处理方法，能够进行形成抑制了析出物的产生的各向异性形状的蚀刻，CD控制性也提升。此外，能以低偏压与氟的组合在SiN膜和金属膜实现选择性高的过蚀刻。
以上基于实施方式说明了由本发明者做出的发明，但本发明并不限定于实施方式，能在不脱离其要旨的范围内进行种种变更。
例如，在上述的实施方式中，将具有微波ECR等离子源的等离子处理装置作为一实施例进行了说明，但在电容耦合型等离子源、感应耦合型等离子源等其他等离子生成方式中的等离子处理装置中，也能得到与本实施例同样的效果。
附图标记的说明
100：蚀刻处理装置
101：蚀刻腔室
102：簇射板
103：电介质窗
104：处理室
105：源用电源
106：波导管
107：螺线管
108：等离子
109：样品台
110：高频电源
112：匹配器
201：金属膜
202：SiN膜
203：TEOS膜
204：ACL膜
205：SiON膜
206：SiO2膜
207：析出物。
Claims (7)
1.一种等离子处理方法，使用下层为金属膜的被蚀刻膜来形成掩模，所述等离子处理方法的特征在于，具有：
第一工序，使用通过氧气、三氟甲烷气体、三氟化氮气体、氩气与氦气的混合气体生成的等离子，在对载置有成膜了所述被蚀刻膜的样品的样品台供给脉冲调制了的高频功率的同时，对所述被蚀刻膜进行蚀刻；和
第二工序，在所述第一工序后，在对所述样品台供给连续的高频功率即连续波的高频功率的同时，对所蚀刻的所述被蚀刻膜进行蚀刻，
所述被蚀刻膜是正硅酸乙酯膜即TEOS膜以及硅氮化膜，
所述连续的高频功率是比脉冲调制了的所述高频功率与所述脉冲调制的占空比之积小的功率，且是比50W小的功率。
2.根据权利要求1所述的等离子处理方法，其特征在于，
所述氦气的流量比所述氩气的流量多。
3.根据权利要求1所述的等离子处理方法，其特征在于，
作为所述第二工序中的蚀刻气体而使用六氟化硫气体与三氟甲烷气体的混合气体。
4.根据权利要求1所述的等离子处理方法，其特征在于，
所述连续的高频功率是脉冲调制了的所述高频功率与所述脉冲调制的占空比之积的10％以下。
5.根据权利要求1所述的等离子处理方法，其特征在于，
第二工序中的用于生成等离子的高频功率比第一工序中的用于生成等离子的高频功率大。
6.根据权利要求5所述的等离子处理方法，其特征在于，
第一工序中的用于生成等离子的高频功率以及第二工序中的用于生成等离子的高频功率是微波的高频功率，
第二工序中的用于形成磁场的电流比第一工序中的用于形成磁场的电流大。
7.根据权利要求1所述的等离子处理方法，其特征在于，
用于蚀刻所述被蚀刻膜的掩模是无定形碳膜即ACL膜。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/017466 WO2023199371A1 (ja) | 2022-04-11 | 2022-04-11 | プラズマ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117223091A true CN117223091A (zh) | 2023-12-12 |
Family
ID=88329205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280009502.3A Pending CN117223091A (zh) | 2022-04-11 | 2022-04-11 | 等离子处理方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7498367B2 (zh) |
| KR (1) | KR20230147596A (zh) |
| CN (1) | CN117223091A (zh) |
| TW (1) | TWI812575B (zh) |
| WO (1) | WO2023199371A1 (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171763B1 (en) | 1998-12-02 | 2001-01-09 | Advanced Micro Devices, Inc. | Ultra-thin resist and oxide/nitride hard mask for metal etch |
| US6194323B1 (en) | 1998-12-16 | 2001-02-27 | Lucent Technologies Inc. | Deep sub-micron metal etch with in-situ hard mask etch |
| JP3287406B2 (ja) * | 1999-06-11 | 2002-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4414518B2 (ja) * | 1999-09-10 | 2010-02-10 | 株式会社日立製作所 | 表面処理装置 |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| JP2015018885A (ja) * | 2013-07-10 | 2015-01-29 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| JP6200849B2 (ja) | 2014-04-25 | 2017-09-20 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびドライエッチング方法 |
| JP6630649B2 (ja) * | 2016-09-16 | 2020-01-15 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| US10854430B2 (en) * | 2016-11-30 | 2020-12-01 | Tokyo Electron Limited | Plasma etching method |
| JP6833657B2 (ja) * | 2017-11-07 | 2021-02-24 | 東京エレクトロン株式会社 | 基板をプラズマエッチングする方法 |
-
2022
- 2022-04-11 WO PCT/JP2022/017466 patent/WO2023199371A1/ja active Application Filing
- 2022-04-11 JP JP2023531067A patent/JP7498367B2/ja active Active
- 2022-04-11 CN CN202280009502.3A patent/CN117223091A/zh active Pending
- 2022-04-11 KR KR1020237022937A patent/KR20230147596A/ko unknown
-
2023
- 2023-02-17 TW TW112105804A patent/TWI812575B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI812575B (zh) | 2023-08-11 |
| TW202341279A (zh) | 2023-10-16 |
| JP7498367B2 (ja) | 2024-06-11 |
| WO2023199371A1 (ja) | 2023-10-19 |
| JPWO2023199371A1 (zh) | 2023-10-19 |
| KR20230147596A (ko) | 2023-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489245B1 (en) | Methods for reducing mask erosion during plasma etching | |
| JP4657458B2 (ja) | 低容量の誘電体層をエッチングするための技術 | |
| US6114250A (en) | Techniques for etching a low capacitance dielectric layer on a substrate | |
| TWI667707B (zh) | Dry etching method | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| JPH06252107A (ja) | ドライエッチング方法 | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JP3336975B2 (ja) | 基板処理方法 | |
| US20020003126A1 (en) | Method of etching silicon nitride | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| JP7498367B2 (ja) | プラズマ処理方法 | |
| JP3526438B2 (ja) | 試料のエッチング処理方法 | |
| US20070218696A1 (en) | Dry etching method | |
| KR101285749B1 (ko) | 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법 | |
| JP3002033B2 (ja) | ドライエッチング方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| US6037267A (en) | Method of etching metallic film for semiconductor devices | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| US11658040B2 (en) | Plasma processing method | |
| JP2000100805A (ja) | プラズマ成膜方法 | |
| JP2008010692A (ja) | ドライエッチング方法 | |
| JP3222726B2 (ja) | ドライエッチング方法 | |
| JP2009260092A (ja) | 多層レジスト膜のドライエッチング方法 | |
| JPH06132253A (ja) | 窒化珪素膜の反応性イオンエッチング方法 | |
| JPH11102894A (ja) | ドライエッチング方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |