TW202341279A - 電漿處理方法 - Google Patents
電漿處理方法 Download PDFInfo
- Publication number
- TW202341279A TW202341279A TW112105804A TW112105804A TW202341279A TW 202341279 A TW202341279 A TW 202341279A TW 112105804 A TW112105804 A TW 112105804A TW 112105804 A TW112105804 A TW 112105804A TW 202341279 A TW202341279 A TW 202341279A
- Authority
- TW
- Taiwan
- Prior art keywords
- gas
- film
- etching
- frequency power
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000009832 plasma treatment Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 14
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 46
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000003672 processing method Methods 0.000 claims description 5
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000002244 precipitate Substances 0.000 abstract description 24
- 239000000047 product Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 6
- 239000011737 fluorine Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
- H01J37/32311—Circuits specially adapted for controlling the microwave discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本發明的目的為提供一種電漿處理方法，在硬遮罩的蝕刻中，抑制來自下層金屬膜的析出物的產生並得到異向性形狀。本發明為一種電漿處理方法，係使用下層為金屬膜的被蝕刻膜形成遮罩的電漿處理方法，具有：使用由O
2氣體、CHF
3氣體、NF
3氣體、Ar氣體、及He氣體的混合氣體生成的電漿，對載置形成有被蝕刻膜的試料的試料台供應脈衝調變後的高頻電力同時蝕刻被蝕刻膜的第一工程；第一工程後，供應連續(CW)的高頻電力至試料台同時蝕刻蝕刻後的被蝕刻膜的第二工程；被蝕刻膜為TEOS膜及矽氮化膜；連續(CW)的高頻電力為比脈衝調變後的高頻電力與脈衝調變的占空比的積還小的電力，且比50W還小的電力。
Description
本發明係有關於使用電漿進行半導體基板等的表面處理適合的電漿處理方法。
從前，在具有層積構造的半導體裝置的硬遮罩蝕刻技術中，採用在各層的主蝕刻(Main Etching)步驟(以下也會稱為「第一工程」。)之後，施予與遮罩層及基底層具有高選擇性的過蝕刻(Over Etching)步驟(以下也會稱為「第二工程」。)的手法。特別是在蝕刻硬質的SiN的主蝕刻步驟中，為了得到異向性形狀會將蝕刻劑以Ar氣體稀釋。又，過蝕刻步驟以低流量的氣體抑制反應，使用強離子輔助性的高偏壓得到異向性形狀。
專利文獻1揭示作為從具有包含氮化矽層及氧化矽層的層積構造的基板選擇蝕刻氮化矽的方法，對氟含有氣體施加能量使電漿產生，將該電漿進行濾波，提供具有氟自由基濃度比氟離子濃度還高的反應性氣體，在基板處理腔室的氣體反應區域內曝露於基板，以比蝕刻氧化矽層還快的蝕刻速度蝕刻氮化矽層的方法。
[先前技術文獻]
[專利文獻]
[專利文獻1]特表2014-508424號公報
[發明所欲解決的問題]
近年伴隨裝置的微細化，在金屬配線中，金屬膜的多種化進展。
因金屬膜的多種化，確認到根據膜種，會在強離子輔助性的高偏壓所致的過蝕刻時因離子強力地衝撞基底的金屬膜而撞出的金屬與離子耦合產生析出物(deposition)的現象。這樣生成的析出物若附著於圖案的側壁堆積後，因為會產生阻害蝕刻的問題，需要抑制析出物的新蝕刻技術。
專利文獻1雖揭示選擇蝕刻氮化矽層的方法，但並未揭示抑制來自下層金屬膜的析出物的產生並得到異向性形狀的蝕刻的具體方法。
因此，本發明的目的為提供一種電漿處理方法，在硬遮罩的蝕刻中，能夠抑制來自下層金屬膜的析出物的產生並得到異向性形狀。
[解決問題的手段]
為了解決上述課題，本發明代表的一蝕刻方法，係使用下層為金屬膜的被蝕刻膜形成遮罩，具有：使用由O
2(氧)氣體、CHF
3(三氟甲烷)氣體、NF
3(三氟化氮)氣體、Ar(氬)氣體、及He(氦)氣體的混合氣體生成的電漿，對載置形成有前述被蝕刻膜的試料的試料台供應脈衝調變後的高頻電力同時蝕刻前述被蝕刻膜的第一工程；前述第一工程後，供應連續(Continuous Wave：(CW)的高頻電力至前述試料台同時蝕刻前述蝕刻後的被蝕刻膜的第二工程；前述被蝕刻膜為TEOS(Tetra Ethyl Ortho Silicate/四矽酸矽烷)膜及矽氮化膜；前述連續(CW)的高頻電力為比前述脈衝調變後的高頻電力與前述脈衝調變的占空比的積還小的電力，且比50W還小的電力。
藉由以上第一工程(主蝕刻步驟)與第二工程(過蝕刻步驟)的組合，能夠解決本發明的課題。
[發明的效果]
根據本發明，在硬遮罩的蝕刻中，能夠抑制來自下層金屬膜的析出物的產生並得到異向性形狀。再來，使選擇性及CD(Critical Dimension)控制性提升的硬遮罩的蝕刻加工也成為可能。
上述以外的課題、構造、及效果，藉由以下用以實施的形態的說明能更明瞭。
以下，參照圖式說明有關本發明的實施形態。此外，並非以該實施形態限定本發明。又，圖式的記載中，相同部分附加相同符號。
＜蝕刻處理裝置＞
圖1為表示本實施形態使用的微波ECR電漿方式的蝕刻處理裝置100的縱剖面圖。藉由特定頻率的微波與在磁場中進行週期的軌道運動的電子的相互作用產生電子迴旋共振，以該能量集中形成高密度電漿。提供作為蝕刻種相較於無方向性的自由基，將具有方向性的離子主要作為蝕刻使用的乾蝕刻系統。
本圖所示的蝕刻處理裝置100中的真空容器，具備有處理室104的圓筒狀蝕刻腔室101、用以在其上方形成ECR電漿的提供電場及磁場的系統、及用以將下方氣體排氣的真空泵及壓力控制閥門。
蝕刻腔室101，具有用來從上方對處理室104供應微波而配置的介電體窗103與用來將氣體導入處理室104的具有多數貫通孔的噴淋平板102。蝕刻氣體從介電體窗103與噴淋平板102之間的氣體導入口(未圖示)進入，通過噴淋平板102的貫通孔導入處理室104。又，因為氣體及生成的電漿粒子由渦輪分子泵等真空排氣機構排出至外部，在處理室104的底部配置真空排氣口。
在介電體窗103的上方，連接生成電漿所需的微波在內部傳播的導波管106與源用電源105。藉由源用電源105形成的微波在導波管106傳播，在介電體窗103上方於圓筒空間發生共振，通過介電體窗103供應至處理室104。為了生成磁場，圓筒形的電磁線圈107包圍蝕刻腔室101上部的圓筒形側壁的外周及介電體窗103上方配置。
由源用電源105形成的微波與因由電磁線圈107生成的磁場進行週期性的軌道運動的電子的相互作用，激發供應至處理室104的處理用氣體產生電漿108。
使用電漿108蝕刻載於試料台109的晶圓的膜構造。因此，在處理室104的下部以略同心配置的試料台109配置高頻電源110與匹配器112。從高頻電源110經由匹配器112對試料台109供應高頻電力，在電漿108與試料台109之間形成電位差。藉此，電漿108的內部的離子等的帶電粒子被導引朝向膜構造進行蝕刻處理。
＜加工流程＞
說明關於使用圖1的蝕刻處理裝置100進行的本實施形態中的電漿處理方法。圖2為表示被蝕刻膜的蝕刻加工工程的流程圖。開始被蝕刻膜的SiN膜的加工後以主蝕刻、過蝕刻步驟的順序進行乾蝕刻。通常，主蝕刻步驟將在基板面的法線方向得到異向性形狀作為目的，過蝕刻步驟更用以在橫方向蝕刻形成凹形狀，抑制選擇性及CD。
＜層積構造＞
圖3A為表示適用本實施形態的電漿處理方法的原來的半導體晶圓的剖面構造的示意圖。具有從下方依序層積金屬膜201、SiN(氮化矽)膜202、TEOS(Tetra Ethyl Ortho Silicate/四矽酸矽烷)膜203、ACL(Amorphous Carbon Layer/非晶碳)膜204、SiON(氮化矽酸)膜205、SiO
2(氧化矽)膜206的層積構造。但是，層積構造的層之數及各層的材質當然不限於此。
形成於層積構造上方的ACL膜204、SiON膜205與SiO
2膜206藉由適切的製程處理，預先轉印裝置圖案。接著ACL膜204成為硬遮罩，作成SiN膜202與TEOS膜203成為被蝕刻膜的乾蝕刻的靶材層積構造。圖3B為表示本實施形態的主蝕刻的靶材層積構造的示意圖。
在下層具有金屬膜201，將ACL膜204作為硬遮罩，將TEOS膜203及SiN膜202作為被蝕刻膜，進行具有主蝕刻步驟與過蝕刻步驟的乾蝕刻。
包含SiN膜202與TEOS膜203的被蝕刻膜具有約160nm的厚度，在其中SiN膜202具有約130nm的厚度。但是，SiN膜202與TEOS膜203的厚度的比例並非固定。
[主蝕刻]
硬質的SiN膜的主蝕刻步驟中，從前對蝕刻劑能夠適用Ar(氬)所致的氣體稀釋。圖4A為表示從前的主蝕刻所致的圖案形狀的示意圖。以下，在主蝕刻步驟，將蝕刻加工被蝕刻膜即SiN膜202與TEOS膜203而成者稱為圖案，又將該形狀稱為圖案形狀。如圖4A所示，使用先前技術的混合氣體進行主蝕刻時，會有形成錐體形狀的圖案的傾向。為了以抑制析出物的產生的過蝕刻的條件得到異向性形狀，在主蝕刻的時點需要加工成比從前的技術還高異向性形狀。
因此本實施形態的主蝕刻，為了得到高異向性形狀，添加比Ar的流量還高的流量的He，使用O
2(氧)、CHF
3(三氟甲烷)、NF
3(三氟化氮)、Ar、He組成的混合氣體。例如考慮相對於Ar的流量為70L/min將He的流量調整成300L/min。
接著在晶圓偏壓使用脈衝調變模式進行主蝕刻。具體上因應實施的態樣進行適宜最適化，但例如使用1000Hz且占空比(ON時的比例)50%的脈衝調變模式。圖5A為表示本實施形態的主蝕刻所致的圖案形狀的示意圖。
＜作用・效果＞
為了得到高異向性形狀，相較於水平方向增加向垂直方向的蝕刻速度即可，蝕刻的速度能夠以作為緩衝材使用的稀釋氣體的添加控制。
亦即因稀釋氣體的添加而用於蝕刻的混合氣體的流量增加時，抑制了電漿密度的減少，幾乎無離子的散射，斜向入射的離子變少。藉此高速率且異向性提升的蝕刻、及電漿放電的穩定化成為可能。
但是為了使混合氣體的流量增加，若增加Ar的添加量則蝕刻劑會變少，更會形成錐體形狀。相對於此，He(氦)的擴散效果增加，與其他蝕刻氣體碰撞而能夠擴大電漿，能夠促進異向性高的蝕刻。因此，相較於Ar，增加He的流量即可。
接著因為在晶圓偏壓使用脈衝調變模式，重複脈衝開啟時進行蝕刻，脈衝關閉時進行在圖案側壁的保護膜的形成的處理，得到了促進具有向下方的異向性的蝕刻的效果。
[過蝕刻]
從前的過蝕刻步驟中，以低流量的氣體抑制反應，晶圓偏壓以主蝕刻步驟的90%以上的高偏壓，且脈衝調變模式進行蝕刻得到異向性形狀。
不過，如同上述因近年金屬膜的多種化，根據膜種，因在晶圓偏壓用高偏壓，會有離子與從金屬膜撞出的金屬與耦合生成析出物207而附著於圖案的側壁的問題產生，圖4B為表示從前的過蝕刻中析出物207堆積的圖案的示意圖。析出物207通常從下層的金屬膜附近進行堆積。
析出物207若附著堆積則蝕刻不會進行，無法以之後的加工得到異向性形狀。圖4C為表示從前的過蝕刻中能夠阻害析出物堆積部分的蝕刻的圖案形狀的示意圖。因此，為了以圖案的側壁相對於金屬膜201具有接近垂直的角度的平面的方式進行過蝕刻，抑制附著於圖案的側壁的析出物207的量是重要的。
作為抑制析出物207的堆積的方法，考慮藉由降低反應容器內的壓力，提升導入反應容器的氣體的流量。不過，壓力及氣體的流量，為了得到期望的蝕刻特性，而常會有限於適當的範圍的情形，又壓力、流量以排氣能力決定該極限。因此，藉由壓力、流量等抑制析出物207的堆積是困難的。
因此，本實施形態的過蝕刻步驟中，使用蝕刻劑即氟氣SF
6(六氟化硫)、CHF
3與公知的氣體相比增加的混合氣體。因此，用以生成過蝕刻中的電漿的高頻電力，能夠設定成比用於生成主蝕刻中的電漿的高頻電力還大。再來將用以生成主蝕刻中的電漿的高頻電力及用以生成過蝕刻中的電漿的高頻電力作為微波的高頻電力，用以形成過蝕刻中的磁場的電流，設定成比用以形成主蝕刻中的磁場的電流還大也可以。
又本實施形態的過蝕刻的晶圓偏壓使用CW (Continuous Wave/連續波)模式，連續(CW)的高頻電力，為比主蝕刻步驟中的晶圓偏壓的脈衝調變後的高頻電力與前述脈衝調變的占空比的積(以下會稱為「實效電力」。)還小的電力，且比50W還小的電力。較佳為前述連續(CW)的高頻電力能夠設定成前述實效電力的10%以下。但是CW模式因應必要採用即可。
圖5B為表示抑制本實施形態的過蝕刻所致的析出物的堆積的圖案的示意圖。又圖5C為表示藉由本實施形態的過蝕刻最終得到的異向性形狀的圖案的示意圖。
＜作用・效果＞
藉由將晶圓偏壓設為低偏壓減弱離子輔助性，減少對金屬膜的離子衝擊抑制成為析出物的原因的金屬的產生，另一方面選擇氟氣的分量多的氣體種，再適宜組合CW模式所致的連續的電壓施加，提高等向性的蝕刻效果，能夠將過蝕刻的進行平衡地控制。
本實施形態，如同上述採用組合預先得到異向性形狀的主蝕刻步驟、與抑制析出物的產生的過蝕刻步驟的電漿處理方法，形成抑制析出物的產生的異向性形狀的蝕刻成為可能，CD控制性也提升。又低偏壓與氟的組合能夠以SiN膜與金屬膜實現選擇性高的過蝕刻。
以上，雖基於實施形態說明本發們者們完成的發明，但本發明不限於實施形態，在不逸脫其要旨的範圍能夠進行各種變更。
例如上述實施形態中，雖將具有微波ECR電漿源的電漿處理裝置作為一實施例說明，但在電容耦合型電漿源及感應耦合型電漿源等的其他電漿生成方式的電漿處理裝置中也得到與本實施例一樣的效果。
100:蝕刻處理裝置
101:蝕刻腔室
102:噴淋平板
103:介電體窗
104:處理室
105:源用電源
106:導波管
107:電磁線圈
108:電漿
109:試料台
110:高頻電源
112:匹配器
201:金屬膜
202:SiN膜
203:TEOS膜
204:ACL膜
205:SiON膜
206:SiO
2膜
207:析出物
[圖1]圖1為表示本實施形態使用的微波ECR電漿方式的蝕刻處理裝置的縱剖面圖。
[圖2]圖2為表示被蝕刻膜的蝕刻加工工程的流程圖。
[圖3A]圖3A為表示適用本實施形態的電漿處理方法的原來的半導體晶圓的剖面構造的示意圖。
[圖3B]圖3B為表示本實施形態的主蝕刻的靶材層積構造的示意圖。
[圖4A]圖4A為表示從前的主蝕刻所致的圖案形狀的示意圖。
[圖4B]圖4B為表示從前的過蝕刻中析出物堆積的圖案的示意圖。
[圖4C]圖4C為表示從前的過蝕刻中能夠阻害析出物堆積部分的蝕刻的圖案形狀的示意圖。
[圖5A]圖5A為表示本實施形態的主蝕刻所致的圖案形狀的示意圖。
[圖5B]圖5B為表示抑制本實施形態的過蝕刻所致的析出物的堆積的圖案的示意圖。
[圖5C]圖5C為表示藉由本實施形態的過蝕刻最終得到的異向性形狀的圖案的示意圖。
201:金屬膜
202:SiN膜
203:TEOS膜
Claims (7)
- 一種電漿處理方法，係使用下層為金屬膜的被蝕刻膜形成遮罩的電漿處理方法，具有： 使用由O 2(氧)氣體、CHF 3(三氟甲烷)氣體、NF 3(三氟化氮)氣體、Ar(氬)氣體、及He(氦)氣體的混合氣體生成的電漿，對載置形成有前述被蝕刻膜的試料的試料台供應脈衝調變後的高頻電力同時蝕刻前述被蝕刻膜的第一工程； 前述第一工程後，供應連續(Continuous Wave：CW)的高頻電力至前述試料台同時蝕刻前述蝕刻後的被蝕刻膜的第二工程； 前述被蝕刻膜為TEOS(Tetra Ethyl Ortho Silicate/四矽酸矽烷)膜及矽氮化膜； 前述連續(CW)的高頻電力為比前述脈衝調變後的高頻電力與前述脈衝調變的占空比的積還小的電力，且比50W還小的電力。
- 如請求項1記載的電漿處理方法，其中， 前述氦(He)氣體的流量比前述氬(Ar)氣體的流量還多。
- 如請求項1記載的電漿處理方法，其中， 作為前述第二工程中的蝕刻氣體使用SF 6(六氟化硫)氣體與CHF 3(三氟甲烷)氣體的混合氣體。
- 如請求項1記載的電漿處理方法，其中， 前述連續(CW)的高頻電力為前述脈衝調變後的高頻電力與前述脈衝調變的占空比的積的10%以下。
- 如請求項1記載的電漿處理方法，其中， 用以生成第二工程中的電漿的高頻電力比用以生成第一工程中的電漿的高頻電力還大。
- 如請求項5記載的電漿處理方法，其中， 用以生成第一工程中的電漿的高頻電力及用以生成第二工程中的電漿的高頻電力為微波高頻電力； 用以形成第二工程中的磁場的電流比用以生成第一工程中的磁場的電流還大。
- 如請求項1記載的電漿處理方法，其中， 用以蝕刻前述被蝕刻膜的遮罩為ACL(Amorphous Carbon Layer/非晶碳)膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/JP2022/017466 | 2022-04-11 | ||
| PCT/JP2022/017466 WO2023199371A1 (ja) | 2022-04-11 | 2022-04-11 | プラズマ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI812575B TWI812575B (zh) | 2023-08-11 |
| TW202341279A true TW202341279A (zh) | 2023-10-16 |
Family
ID=88329205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112105804A TWI812575B (zh) | 2022-04-11 | 2023-02-17 | 電漿處理方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7498367B2 (zh) |
| KR (1) | KR20230147596A (zh) |
| CN (1) | CN117223091A (zh) |
| TW (1) | TWI812575B (zh) |
| WO (1) | WO2023199371A1 (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6171763B1 (en) | 1998-12-02 | 2001-01-09 | Advanced Micro Devices, Inc. | Ultra-thin resist and oxide/nitride hard mask for metal etch |
| US6194323B1 (en) | 1998-12-16 | 2001-02-27 | Lucent Technologies Inc. | Deep sub-micron metal etch with in-situ hard mask etch |
| JP3287406B2 (ja) * | 1999-06-11 | 2002-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4414518B2 (ja) | 1999-09-10 | 2010-02-10 | 株式会社日立製作所 | 表面処理装置 |
| US8999856B2 (en) | 2011-03-14 | 2015-04-07 | Applied Materials, Inc. | Methods for etch of sin films |
| JP2015018885A (ja) * | 2013-07-10 | 2015-01-29 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| JP6200849B2 (ja) | 2014-04-25 | 2017-09-20 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびドライエッチング方法 |
| JP6630649B2 (ja) * | 2016-09-16 | 2020-01-15 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| US10854430B2 (en) * | 2016-11-30 | 2020-12-01 | Tokyo Electron Limited | Plasma etching method |
| JP6833657B2 (ja) * | 2017-11-07 | 2021-02-24 | 東京エレクトロン株式会社 | 基板をプラズマエッチングする方法 |
-
2022
- 2022-04-11 CN CN202280009502.3A patent/CN117223091A/zh active Pending
- 2022-04-11 WO PCT/JP2022/017466 patent/WO2023199371A1/ja active Application Filing
- 2022-04-11 KR KR1020237022937A patent/KR20230147596A/ko unknown
- 2022-04-11 JP JP2023531067A patent/JP7498367B2/ja active Active
-
2023
- 2023-02-17 TW TW112105804A patent/TWI812575B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230147596A (ko) | 2023-10-23 |
| JPWO2023199371A1 (zh) | 2023-10-19 |
| WO2023199371A1 (ja) | 2023-10-19 |
| JP7498367B2 (ja) | 2024-06-11 |
| TWI812575B (zh) | 2023-08-11 |
| CN117223091A (zh) | 2023-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6093332A (en) | Methods for reducing mask erosion during plasma etching | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| JP2006066408A (ja) | ドライエッチング方法 | |
| US20060021704A1 (en) | Method and apparatus for etching Si | |
| TW201530648A (zh) | 乾式蝕刻方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| TW201724252A (zh) | 蝕刻方法 | |
| TWI812575B (zh) | 電漿處理方法 | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| TWI512826B (zh) | Dry etching method | |
| TWI754002B (zh) | 電漿處理方法及電漿處理裝置 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| TWI650814B (zh) | 電漿蝕刻方法 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| JP2008010692A (ja) | ドライエッチング方法 | |
| JP4360065B2 (ja) | プラズマ処理方法 | |
| JP7202489B2 (ja) | プラズマ処理方法 | |
| KR102660694B1 (ko) | 플라스마 처리 방법 | |
| JP2005286344A (ja) | ドライエツチング装置および半導体装置の製造方法 | |
| JP2009260092A (ja) | 多層レジスト膜のドライエッチング方法 | |
| JP2000208481A (ja) | 積層異種絶縁膜の一括エッチング方法 | |
| JPH1167730A (ja) | 半導体装置の製造方法 | |
| JPH11102894A (ja) | ドライエッチング方法およびその装置 | |
| JP2000150492A (ja) | ドライエッチング方法 |