JP7498367B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP7498367B2
JP7498367B2 JP2023531067A JP2023531067A JP7498367B2 JP 7498367 B2 JP7498367 B2 JP 7498367B2 JP 2023531067 A JP2023531067 A JP 2023531067A JP 2023531067 A JP2023531067 A JP 2023531067A JP 7498367 B2 JP7498367 B2 JP 7498367B2
Authority
JP
Japan
Prior art keywords
film
gas
processing method
etching
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023531067A
Other languages
English (en)
Other versions
JPWO2023199371A1 (ja
Inventor
真維 礒本
均 古林
良太 高橋
聡 宇根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JPWO2023199371A1 publication Critical patent/JPWO2023199371A1/ja
Application granted granted Critical
Publication of JP7498367B2 publication Critical patent/JP7498367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • H01J37/32311Circuits specially adapted for controlling the microwave discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、プラズマを用いて半導体基板等の表面処理を行うのに好適なプラズマ処理方法に関する。
従来、積層構造を有する半導体デバイスのハードマスクエッチング技術においては、各層毎のメインエッチング(Main Etching)ステップ(以下、「第一の工程」ということもある。)の後に、マスク層及び下地層と高選択性のあるオーバーエッチング(Over Etching)ステップ(以下、「第二の工程」ということもある。)を施す手法が採用されている。特に、硬質なSiNをエッチングするメインエッチングステップでは、異方性形状を得るためにエッチャントをArガスで希釈していた。また、オーバーエッチングステップは低流量のガスで反応を抑制し、イオンアシスト性の強い高バイアスを用いて異方性形状を得ていた。
特許文献1には、窒化ケイ素層および酸化ケイ素層を含む積層構造を有する基板から窒化ケイ素を選択的にエッチングする方法として、フッ素含有ガスにエネルギーを印加してプラズマを発生させ、このプラズマをフィルタリングして、フッ素イオン濃度よりも高いフッ素ラジカル濃度を有する反応性ガスを提供し、基板処理チャンバのガス反応領域内で基板にさらすことで、酸化ケイ素層をエッチングするよりも速いエッチング速度で窒化ケイ素層をエッチングする方法が開示されている。
特表2014-508424号公報
近年デバイスの微細化に伴い、メタル配線において、金属膜の多種化が進んでいる。
金属膜の多種化により、膜種によってはイオンアシスト性の強い高バイアスによるオーバーエッチングの際に下地の金属膜にイオンが強く衝突することで叩き出された金属とイオンが結合し析出物(deposition)が発生する現象が確認された。こうして生成された析出物がパターンの側壁に付着し堆積すると、エッチングを阻害する問題が生ずることから、析出物を抑制する新しいエッチング技術が必要となる。
特許文献1は、窒化ケイ素層を選択的にエッチングする方法は開示されているが、下層の金属膜からの析出物の発生を抑制し異方性形状を得るエッチングの具体的方法が開示されていない。
そこで本発明は、ハードマスクのエッチングにおいて、下層の金属膜からの析出物の発生を抑制し異方性形状を得ることができるプラズマ処理方法を提供することを目的とする。
上記の課題を解決するために、代表的な本発明のエッチング方法の一つは、下層が金属膜である被エッチング膜を用いてマスクを形成するプラズマ処理方法において、O(酸素)ガスとCHF(トリフルオロメタン)ガスとNF(三フッ化窒素)ガスとAr(アルゴン)ガスとHe(ヘリウム)ガスの混合ガスにより生成されたプラズマを用い、前記被エッチング膜が成膜された試料が載置される試料台にパルス変調された高周波電力を供給しながら前記被エッチング膜をエッチングする第一の工程と、前記第一の工程後、連続的(Continuous Wave:CW)な高周波電力を前記試料台に供給しながら前記エッチングされた被エッチング膜をエッチングする第二の工程とを有し、前記被エッチング膜は、TEOS(Tetra Ethyl Ortho Silicate/テトラオリシリケートシラン)膜およびシリコン窒化膜であり、前記連続的(CW)な高周波電力は、前記パルス変調された高周波電力と前記パルス変調のデューティー比との積より小さい電力であり、かつ50Wより小さい電力であることを特徴とする。
以上の第一の工程(メインエッチングステップ)と第二の工程(オーバーエッチングステップ)の組み合わせによって、本発明の課題を解決することができる。
本発明によれば、ハードマスクのエッチングにおいて、下層の金属膜からの析出物の発生を抑制し異方性形状を得ることができる。さらに選択性およびCD(Critical Dimension)制御性を向上させたハードマスクのエッチング加工も可能となる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
図1は、本実施形態で使用するマイクロ波ECRプラズマ方式のエッチング処理装置を示す縦断面図である。 図2は、被エッチング膜のエッチング加工工程を示すフローチャートである。 図3Aは、本実施形態に係るプラズマ処理方法を適用する元となる半導体ウェハの断面構造を示す模式図である。 図3Bは、本実施形態のメインエッチングのターゲット積層構造を示す模式図である。 図4Aは、従来のメインエッチングによるパターン形状を示す模式図である。 図4Bは、従来のオーバーエッチングにおいて析出物が堆積したパターンを示す模式図である。 図4Cは、従来のオーバーエッチングにおいて析出物堆積部分のエッチングが阻害されてできたパターン形状を示す模式図である。 図5Aは、本実施形態のメインエッチングによるパターン形状を示す模式図である。 図5Bは、本実施形態のオーバーエッチングによる析出物の堆積が抑制されたパターンを示す模式図である。 図5Cは、本実施形態のオーバーエッチングにより最終的に得られた異方性形状のパターンを示す模式図である。
以下、図面を参照して、本発明の実施形態について説明する。なお、この実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
<エッチング処理装置>
図1は、本実施形態で使用するマイクロ波ECRプラズマ方式のエッチング処理装置100を示す縦断面図である。特定の周波数のマイクロ波と磁界中を周期的な軌道運動を行う電子との相互作用により電子サイクロトロン共鳴が発生し、そのエネルギーで集中的に高密度なプラズマが形成される。エッチング種として方向性のないラジカルより、方向性をもつイオンをエッチングに主として用いることを特徴とするドライエッチングシステムを提供する。
本図に示すエッチング処理装置100における真空容器は、処理室104を備えた円筒形状を有するエッチングチャンバー101と、その上方でECRプラズマを形成するための電界及び磁界を提供するシステムと、下方ガスを排気するための真空ポンプ及び圧力制御バルブとを備えている。
エッチングチャンバー101は、上方から処理室104にマイクロ波を供給するために配置された誘電体窓103とガスを処理室104に導入するための多数の貫通孔を有するシャワープレート102を備える。エッチングガスは誘電体窓103とシャワープレート102の間のガス導入口(不図示)から入り、シャワープレート102の貫通孔を通って処理室104に導入される。また、ガスや生成されたプラズマ粒子がターボ分子ポンプ等の真空排気手段により外部に排出されるため、処理室104の底部に真空排気口が配置されている。
誘電体窓103の上方には、プラズマを生成するのに必要なマイクロ波が内部に伝播する導波管106とソース用電源105が接続されている。ソース用電源105により形成されたマイクロ波は導波管106を伝播して、誘電体窓103上方にある円筒空間で共振して、誘電体窓103を透過して処理室104に供給される。磁界を生成するために円筒形のソレノイドコイル107がエッチングチャンバー101の上部の円筒形の側壁の外周及び誘電体窓103の上方に囲んで配置されている。
ソース用電源105により形成されたマイクロ波とソレノイドコイル107により生成された磁界により周期的な軌道運動を行う電子との相互作用より、処理室104に供給された処理用ガスが励起されプラズマ108が発生する。
プラズマ108を用いて試料台109に載せられるウェハの膜構造をエッチングする。このため、処理室104の下部に略同心に配置される試料台109に高周波電源110と整合器112が配置される。高周波電源110から整合器112を介して試料台109に高周波電力が供給され、プラズマ108と試料台109の間に電位差が形成される。このことにより、プラズマ108の内部のイオン等の荷電粒子が誘引され膜構造に向けてエッチング処理が行われる。
<加工フロー>
図1のエッチング処理装置100を用いて行われる本実施形態におけるプラズマ処理方法について説明する。図2は、被エッチング膜のエッチング加工工程を示すフローチャートである。被エッチング膜であるSiN膜の加工が開始されるとメインエッチング、オーバーエッチングステップの順でドライエッチングが行われる。通常、メインエッチングステップは基板面の法線方向に異方性形状を得ることを目的とし、オーバーエッチングステップはさらに横方向にエッチングして凹形状を形成し、選択性およびCDを制御するために用いられる。
<積層構造>
図3Aは、本実施形態に係るプラズマ処理方法を適用する元となる半導体ウェハの断面構造を示す模式図である。下から金属膜201、SiN(シリコン窒化)膜202、TEOS(Tetra Ethyl Ortho Silicate/テトラオリシリケートシラン)膜203、ACL(Amorphous Carbon Layer/アモルファスカーボン)膜204、SiON(シリコン酸窒化)膜205、SiO(シリコン酸化)膜206の順に積層された積層構造を有している。ただし積層構造の層の数や各層の材質はこれに限られるものでないことは言うまでもない。
積層構造の上方に形成されたACL膜204、SiON膜205とSiO膜206は適切なプロセス処理により、予めデバイスパターンが転写される。次にACL膜204がハードマスクとなり、SiN膜202とTEOS膜203が被エッチング膜となるドライエッチングのターゲット積層構造が作成される。図3Bは、本実施形態のメインエッチングのターゲット積層構造を示す模式図である。
金属膜201を下層に擁し、ACL膜204をハードマスクとし、TEOS膜203及びSiN膜202を被エッチング膜として、メインエッチングステップとオーバーエッチングステップを有するドライエッチングが行われる。
SiN膜202とTEOS膜203を含む被エッチング膜は約160nmの厚さを有しており、その中でSiN膜202は約130nmの厚さを有している。ただし、SiN膜202とTEOS膜203の厚さの比率は固定ではない。
[メインエッチング]
硬質なSiN膜のメインエッチングステップでは、従来はエッチャントに対しAr(アルゴン)によるガス希釈が適用されてきた。図4Aは、従来のメインエッチングによるパターン形状を示す模式図である。以下、メインエッチングステップで、被エッチング膜であるSiN膜202とTEOS膜203がエッチング加工されてできたものをパターン、またその形状をパターン形状という。図4Aに示されるように従来技術の混合ガスを用いてメインエッチングをすると、テーパー形状のパターンが形成されてしまう傾向があった。析出物の発生を抑制するオーバーエッチングの条件で異方性形状を得るためには、メインエッチングの時点で従来の技術より高い異方性形状に加工する必要がある。
そこで本実施形態のメインエッチングは、高い異方性形状を得るため、Arの流量より多い流量のHeを添加することを特徴とし、O(酸素)、CHF(トリフルオロメタン)、NF(三フッ化窒素)、Ar、Heからなる混合ガスを用いる。例えばArの流量が70L/minに対してHeの流量を300L/minに調整することが考えられる。
そしてウェハバイアスにはパルス変調モードを使用してメインエッチングを行う。具体的には実施の態様に応じて適宜最適化が行われるが、例えば1、000Hzでデューティー比(ON時の割合)50%のパルス変調モードが用いられる。図5Aは、本実施形態のメインエッチングによるパターン形状を示す模式図である。
<作用・効果>
高い異方性形状を得るには、水平方向より垂直方向へのエッチングの速度を大きくすればよく、エッチングの速度は、緩衝材として使用される希釈ガスの添加で制御できる。
すなわち希釈ガスの添加によりエッチングに用いる混合ガスの流量が増加すると、プラズマ密度の減少が抑制され、イオンの散乱がほとんどなく、斜めに入射するイオンが少なくなる。それにより高レートかつ異方性が向上したエッチングと、プラズマ放電の安定化が可能となる。
ただし混合ガスの流量を増加させるべくArの添加量を大きくするとエッチャントが少なくなり、よりテーパー形状が形成されてしまう。これに対しHe(ヘリウム)は拡散効果が大きく、他のエッチングガスと衝突しながらプラズマを広げることができ異方性の高いエッチングを促進させることができる。そこでArよりHeの流量を多くするとよい。
そしてウェハバイアスにパルス変調モードを使用することで、パルスオン時にエッチングが進行し、パルスオフ時にパターン側壁での保護膜の形成が進行する処理を繰り返すことで下方への異方性をもったエッチングを促進する効果が得られる。
[オーバーエッチング]
従来のオーバーエッチングステップでは、低流量のガスで反応を抑制し、ウェハバイアスはメインエッチングステップの90%以上の高バイアス、かつパルス変調モードでエッチングを行うことで異方性形状を得ている。
ところが、上述のように近年の金属膜の多種化によって、膜種によっては、ウェハバイアスに高バイアスが用いられることで、イオンと金属膜から叩き出される金属が結合し析出物207が生成されパターンの側壁に付着する問題が発生する。図4Bは、従来のオーバーエッチングにおいて析出物207が堆積したパターンを示す模式図である。析出物207は通常下層の金属膜付近から堆積が進行していく。
析出物207が付着し堆積するとエッチングが進行しなくなり、以後の加工で異方性形状を得ることができない。図4Cは、従来のオーバーエッチングにおいて析出物堆積部分のエッチングが阻害されてできたパターン形状を示す模式図である。したがって、パターンの側壁が金属膜201に対して垂直に近い角度の平面を有するようにオーバーエッチングが行なわれるためには、パターンの側壁に付着する析出物207の量を抑えることが重要である。
析出物207の堆積を抑制する方法としては、反応容器内の圧力を下げること、反応容器に導入するガスの流量を上げることが考えられる。しかし、圧力やガスの流量は、望ましいエッチング特性を得るために適当な範囲に限られる場合が多く、また、圧力、流量は排気能力でその限界が決まっている。従って、圧力、流量等により析出物207の堆積を抑制することは困難である。
そこで、本実施形態のオーバーエッチングステップでは、エッチャントであるフッ素ガスSF(六フッ化硫黄)、CHFを公知のガスに比べ増やした混合ガスを用いる。このため、オーバーエッチングにおけるプラズマを生成するための高周波電力は、メインエッチングにおけるプラズマを生成するための高周波電力より大きく設定することができる。さらにメインエッチングにおけるプラズマを生成するための高周波電力およびオーバーエッチングにおけるプラズマを生成するための高周波電力をマイクロ波の高周波電力とし、オーバーエッチングにおける磁場を形成するための電流は、メインエッチングにおける磁場を形成するための電流より大きく設定してもよい。
また本実施形態のオーバーエッチングのウェハバイアスはCW(Continuous Wave/連続波)モードを使用し、連続的(CW)な高周波電力は、メインエッチングステップにおけるウェハバイアスのパルス変調された高周波電力と前記パルス変調のデューティー比との積(以下、「実効電力」ということがある。)より小さい電力であり、かつ50Wより小さい電力であることを特徴としている。好ましくは前記連続的(CW)な高周波電力は、前記実効電力の10%以下に設定することができる。ただしCWモードは必要に応じて採用すればよい。
図5Bは、本実施形態のオーバーエッチングによる析出物の堆積が抑制されたパターンを示す模式図である。また図5Cは、本実施形態のオーバーエッチングにより最終的に得られた異方性形状のパターンを示す模式図である。
<作用・効果>
ウェハバイアスを低バイアスとすることでイオンアシスト性を弱め、金属膜に対するイオンの衝撃を抑え析出物の原因となる金属の発生を抑制し、一方でフッ素ガスの分量を多いガス種を選択し、さらにCWモードによる連続的な電圧印加を適宜組み合わせることによって、等方性のエッチング効果を高めることにより、オーバーエッチングの進行をバランスよく制御することができる。
本実施形態は、上述したように予め異方性形状の得られるメインエッチングステップと、析出物の発生を抑制するオーバーエッチングステップを組み合わせたプラズマ処理方法を採用することによって、析出物の発生を抑制した異方性形状を形成するエッチングが可能となり、CD制御性も向上する。また低バイアスとフッ素の組み合わせでSiN膜と金属膜で選択性の高いオーバーエッチングが実現可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば上述した実施形態では、マイクロ波ECRプラズマ源を有するプラズマ処理装置を一実施例として説明したが、容量結合型プラズマ源や誘導結合型プラズマ源等の他のプラズマ生成方式におけるプラズマ処理装置においても本実施例と同様の効果が得られる。
100:エッチング処理装置
101:エッチングチャンバー 102:シャワープレート
103:誘電体窓 104:処理室
105:ソース用電源 106:導波管
107:ソレノイドコイル 108:プラズマ
109:試料台 110:高周波電源
112:整合器
201:金属膜
202:SiN膜
203:TEOS膜
204:ACL膜
205:SiON膜
206:SiO
207:析出物

Claims (7)

  1. 下層が金属膜である被エッチング膜を用いてマスクを形成するプラズマ処理方法において、
    (酸素)ガスとCHF(トリフルオロメタン)ガスとNF(三フッ化窒素)ガスとAr(アルゴン)ガスとHe(ヘリウム)ガスの混合ガスにより生成されたプラズマを用い、前記被エッチング膜が成膜された試料が載置される試料台にパルス変調された高周波電力を供給しながら前記被エッチング膜をエッチングする第一の工程と、
    前記第一の工程後、連続的(Continuous Wave:CW)な高周波電力を前記試料台に供給しながら前記エッチングされた被エッチング膜をエッチングする第二の工程とを有し、
    前記被エッチング膜は、TEOS(Tetra Ethyl Ortho Silicate/テトラオリシリケートシラン)膜およびシリコン窒化膜であり、
    前記連続的(CW)な高周波電力は、前記パルス変調された高周波電力と前記パルス変調のデューティー比との積より小さい電力であり、かつ50Wより小さい電力であることを特徴とするプラズマ処理方法。
  2. 請求項1に記載のプラズマ処理方法において、
    前記ヘリウム(He)ガスの流量は、前記アルゴン(Ar)ガスの流量より多いことを特徴とするプラズマ処理方法。
  3. 請求項1に記載のプラズマ処理方法において、
    前記第二の工程におけるエッチングガスとしてSF(六フッ化硫黄)ガスとCHF(トリフルオロメタン)ガスの混合ガスを用いることを特徴とするプラズマ処理方法。
  4. 請求項1に記載のプラズマ処理方法において、
    前記連続的(CW)な高周波電力は、前記パルス変調された高周波電力と前記パルス変調のデューティー比との積の10%以下であることを特徴とするプラズマ処理方法。
  5. 請求項1に記載のプラズマ処理方法において、
    第二の工程におけるプラズマを生成するための高周波電力は、第一の工程におけるプラズマを生成するための高周波電力より大きいことを特徴とするプラズマ処理方法。
  6. 請求項5に記載のプラズマ処理方法において、
    第一の工程におけるプラズマを生成するための高周波電力および第二の工程におけるプラズマを生成するための高周波電力は、マイクロ波の高周波電力であり、
    第二の工程における磁場を形成するための電流は、第一の工程における磁場を形成するための電流より大きいことを特徴とするプラズマ処理方法。
  7. 請求項1に記載のプラズマ処理方法において、
    前記被エッチング膜をエッチングするためのマスクは、ACL(Amorphous Carbon Layer/アモルファスカーボン)膜であることを特徴とするプラズマ処理方法。
JP2023531067A 2022-04-11 2022-04-11 プラズマ処理方法 Active JP7498367B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/017466 WO2023199371A1 (ja) 2022-04-11 2022-04-11 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2023199371A1 JPWO2023199371A1 (ja) 2023-10-19
JP7498367B2 true JP7498367B2 (ja) 2024-06-11

Family

ID=88329205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023531067A Active JP7498367B2 (ja) 2022-04-11 2022-04-11 プラズマ処理方法

Country Status (5)

Country Link
JP (1) JP7498367B2 (ja)
KR (1) KR20230147596A (ja)
CN (1) CN117223091A (ja)
TW (1) TWI812575B (ja)
WO (1) WO2023199371A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311899A (ja) 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
US6171763B1 (en) 1998-12-02 2001-01-09 Advanced Micro Devices, Inc. Ultra-thin resist and oxide/nitride hard mask for metal etch
JP2001085395A (ja) 1999-09-10 2001-03-30 Hitachi Ltd 表面処理装置
JP2015211139A (ja) 2014-04-25 2015-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287406B2 (ja) * 1999-06-11 2002-06-04 日本電気株式会社 半導体装置の製造方法
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
JP2015018885A (ja) * 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6630649B2 (ja) * 2016-09-16 2020-01-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
US10854430B2 (en) * 2016-11-30 2020-12-01 Tokyo Electron Limited Plasma etching method
JP6833657B2 (ja) * 2017-11-07 2021-02-24 東京エレクトロン株式会社 基板をプラズマエッチングする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171763B1 (en) 1998-12-02 2001-01-09 Advanced Micro Devices, Inc. Ultra-thin resist and oxide/nitride hard mask for metal etch
JP2000311899A (ja) 1998-12-16 2000-11-07 Lucent Technol Inc 半導体デバイスの製造方法
JP2001085395A (ja) 1999-09-10 2001-03-30 Hitachi Ltd 表面処理装置
JP2015211139A (ja) 2014-04-25 2015-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびドライエッチング方法

Also Published As

Publication number Publication date
TWI812575B (zh) 2023-08-11
TW202341279A (zh) 2023-10-16
KR20230147596A (ko) 2023-10-23
JPWO2023199371A1 (ja) 2023-10-19
CN117223091A (zh) 2023-12-12
WO2023199371A1 (ja) 2023-10-19

Similar Documents

Publication Publication Date Title
JP4657458B2 (ja) 低容量の誘電体層をエッチングするための技術
US6489245B1 (en) Methods for reducing mask erosion during plasma etching
JP4579611B2 (ja) ドライエッチング方法
JPH06252107A (ja) ドライエッチング方法
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
JPH03159235A (ja) エッチング方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
KR102058592B1 (ko) 에칭 방법
US20020003126A1 (en) Method of etching silicon nitride
JP7498367B2 (ja) プラズマ処理方法
JP5041696B2 (ja) ドライエッチング方法
JP7054759B2 (ja) プラズマ処理方法
JP4577328B2 (ja) 半導体装置の製造方法
JP4865373B2 (ja) ドライエッチング方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP4141021B2 (ja) プラズマ成膜方法
JP3172340B2 (ja) プラズマ処理装置
JP4360065B2 (ja) プラズマ処理方法
JPH1197415A (ja) ドライエッチング方法およびその装置
JP2008010692A (ja) ドライエッチング方法
JP3002033B2 (ja) ドライエッチング方法
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法
JP4473051B2 (ja) エッチング装置及びエッチング方法
WO2020100339A1 (ja) プラズマ処理方法
JPH06132253A (ja) 窒化珪素膜の反応性イオンエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240530

R150 Certificate of patent or registration of utility model

Ref document number: 7498367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150