TWI667707B - Dry etching method - Google Patents
Dry etching method Download PDFInfo
- Publication number
- TWI667707B TWI667707B TW103122642A TW103122642A TWI667707B TW I667707 B TWI667707 B TW I667707B TW 103122642 A TW103122642 A TW 103122642A TW 103122642 A TW103122642 A TW 103122642A TW I667707 B TWI667707 B TW I667707B
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- sige
- gas
- layer
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000001312 dry etching Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 90
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 86
- 238000009751 slip forming Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 80
- 239000007789 gas Substances 0.000 description 43
- 150000002500 ions Chemical class 0.000 description 16
- 150000003254 radicals Chemical class 0.000 description 16
- 239000007795 chemical reaction product Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
- H01J37/32201—Generating means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
本發明的課題是在電漿蝕刻具有交替重複層疊Si層及SiGe層的構造之試料的乾蝕刻方法中，提供一種相對於各Si層可選擇性地各向同性蝕刻各SiGe層之乾蝕刻方法。
本發明的乾蝕刻方法，係相對於各Si層，選擇性地各向同性蝕刻交替重複層疊Si層與SiGe層的層疊膜的各SiGe膜之乾蝕刻方法，其特徵為：使用NF3氣體，藉由被脈衝調變的電漿來電漿蝕刻前述各SiGe膜。
Description
本發明是有關乾蝕刻方法，特別是有關層疊膜之選擇性側面蝕刻為可能的乾蝕刻方法。
近年來，隨著場效電晶體的高速化，使用矽(以下記載成Si)以外的新材料的半導體元件的必要性變高，新材料之一有矽鍺(記載成SiGe)。並且，作為使用此SiGe的半導體元件構造，有如圖3(a)所示那樣，在22nm世代以後的半導體元件適用預定的Si層與SiGe層的層疊構造，在此Si層與SiGe層的層疊構造中，被要求相對於各Si層選擇性地各向同性蝕刻各SiGe層。
作為SiGe層相對於Si層的的選擇性各向同性蝕刻，在專利文獻1中是揭示在除去未被基板的遮罩覆蓋的部分的SiGe膜之SiGe膜的蝕刻方法中，使用將氫原子與氟原子所結合的氣體與氬氣體及氧氣體混合的混合氣體，作為反應性氣體，乾蝕刻SiGe膜之方法。在此蝕刻中進行藉由化學乾蝕刻來蝕刻SiGe而止於底層的Si之加工。
又，作為SiGe層相對於Si層的的選擇性各
向同性蝕刻，在專利文獻2中是揭示一種蝕刻包含SiGe(矽鍺)層及形成於SiGe(矽鍺)層上的Si(矽)層的異質構造體之微波電漿蝕刻方法，只使用氟化物氣體作為反應氣體，將其流量設為10~800sccm，處理壓力設為266Pa以下，微波功率設為150~400W，處理溫度設為5~25℃，選擇性地各向同性蝕刻SiGe(矽鍺)層之方法。
[專利文獻1]日本特開2003-77888號公報
[專利文獻2]日本特開2007-214390號公報
但，使用任一先行技術的方法，在圖3(a)所示的Si層與SiGe層的層疊構造中，嘗試各向同性蝕刻時，SiGe蝕刻相對於Si蝕刻的選擇比不夠充分。而且，此蝕刻有以下所述的2個課題。
第1個課題是各Si層及各SiGe層的厚度雙方的層皆約20nm以下，因此，此構造的蝕刻是隨SiGe層的蝕刻的進展而被上下的Si層所夾，產生必須蝕刻比
以往的蝕刻還窄的空間。
第2個課題是為了形成上述狹窄的空間，必須藉由側面蝕刻來形成上述狹窄的空間，但由於側面蝕刻，離子的射入困難。就通常的垂直方向的蝕刻而言，因為施加高頻偏壓，所以即使狹窄，還是可使離子射入至蝕刻面，即使產生反應生成物的再附著，還是可予以濺射而使蝕刻進展。但，就圖3(a)所示那樣的Si層與SiGe層的層疊構造之側面蝕刻而言，因為離子的射入困難，所以再附著的反應生成物的除去比以往構造更難。
本發明是為了取得該等的課題，而在電漿蝕刻具有交替重複層疊Si層及SiGe層的構造之試料的乾蝕刻方法中，提供一種相對於各Si層可選擇性地各向同性蝕刻各SiGe層之乾蝕刻方法。
為了解決上述課題，本發明的乾蝕刻方法，係相對於各Si層，選擇性地各向同性蝕刻交替重複層疊Si層與SiGe層的層疊膜的各SiGe膜之乾蝕刻方法，其特徵為：使用NF3氣體，藉由被脈衝調變的電漿來電漿蝕刻前述各SiGe膜。
又，本發明的乾蝕刻方法，係相對於各Si層，選擇性地各向同性蝕刻交替重複層疊Si層與SiGe層的層疊膜的各SiGe膜之乾蝕刻方法，其特徵為：使用碳氟化合物氣體，藉由被脈衝調變的電漿來電漿蝕刻前述各
SiGe膜。
又，本發明的乾蝕刻方法，係相對於各Si層，選擇性地各向同性蝕刻交替重複層疊Si層與SiGe層的層疊膜的各SiGe膜之乾蝕刻方法，其特徵為：藉由連續電漿，在前述層疊膜形成預定的深度的溝，前述預定深度的溝形成後，使用NF3氣體或碳氟化合物氣體，藉由被脈衝調變的電漿來電漿蝕刻前述各SiGe膜。
本發明是在電漿蝕刻具有交替重複層疊Si層及SiGe層的構造之試料的乾蝕刻方法中，相對於各Si層可選擇性地各向同性蝕刻各SiGe層。
101‧‧‧腔室
102‧‧‧晶圓
103‧‧‧試料台
104‧‧‧微波透過窗
105‧‧‧導波管
106‧‧‧磁控管
107‧‧‧螺線線圈
108‧‧‧靜電吸附電源
109‧‧‧高頻電源
110‧‧‧晶圓搬入口
111‧‧‧電漿
301‧‧‧氧化膜
302‧‧‧SiGe層
303‧‧‧Si層
401‧‧‧Si層
402‧‧‧SiGe層
403‧‧‧離子
404‧‧‧反應性自由基
405‧‧‧反應生成物
圖1是本發明的電漿蝕刻裝置的概略剖面圖。
圖2是表示被脈衝調變的微波電力的圖。
圖3是表示本發明的電漿蝕刻結果的圖。
圖4是說明本發明的效果的圖。
圖5是表示SiGe側面蝕刻相對於Si側面蝕刻之脈衝調變的負載比的依存性的圖。
圖6是表示實施例3的本發明之電漿蝕刻結果的圖。
利用圖1~6來說明本發明的實施形態。圖1是表示用以實施本發明的電漿蝕刻裝置之一例的概略剖面圖，將微波及磁場利用在電漿產生手段的電子迴旋共振(Electron Cyclotron Resonance：ECR，以下簡稱ECR)方式微波電漿蝕刻裝置。
此ECR方式微波電漿蝕刻裝置是具備：可將內部真空排氣的腔室101，及配置試料的晶圓102之試料台103，及設在腔室101的上面之石英等的微波透過窗104，及設在其上方的導波管105，及磁控管106，及設在腔室101的周圍之螺線線圈107，及連接至試料台103的靜電吸附電源108，及高頻電源109。
晶圓102是從晶圓搬入口110搬入至腔室101內之後，藉由靜電吸附電源108來靜電吸附至試料台103。其次，蝕刻氣體會被導入至腔室101。腔室101內是藉由真空泵(圖示省略)來減壓排氣，例如調整成0.1Pa~50Pa的範圍的預定的壓力。其次，從磁控管106振盪頻率2.45GHz的微波，經由導波管105來傳播至腔室101內。
並且，上述的微波是亦可藉由從脈衝產生器(圖示省略)產生的脈衝來使脈衝調變。例如，如圖2所示般，使從磁控管106振盪的微波峰值電力週期性地變化而令電漿的電場強度週期性地變化。在像圖2(a)那樣微波峰值電力小的期間，或像圖2(b)那樣未施加微波
峰值電力的期間，電漿密度變小。
藉由與利用微波及螺線線圈107所產發的磁場的相互作用來激發蝕刻氣體，在晶圓102上部的空間形成電漿111。另一方面，在試料台103藉由高頻電源109來施加高頻偏壓，電漿111中的離子會在晶圓102上被垂直加速射入。晶圓102是藉由來自電漿111的自由基與離子的作用來各向異性地蝕刻。
以下說明有關使用上述ECR方式微波電漿蝕刻裝置之本發明的各實施形態。
首先將藉由本發明來電漿蝕刻的晶圓102的薄膜構造顯示於圖3(a)。晶圓102是具有在蝕刻用的遮罩之氧化膜301下交替層疊Si層303及SiGe層302的層疊構造，預先形成有預定深度的溝。在此，Si層303及SiGe層302是分別藉由磊晶成長法來形成之結晶Si及結晶SiGe所構成的層。
如在表1所示的比較例的蝕刻條件般，使用
80ml/min的三氟化氮(以下記載為NF3)氣體及20ml/min的氮(以下記載為N2)氣體，為了降低離子對Si的衝撃且使離子確實到達小的溝或孔的側壁，而將壓力設為0.5Pa，將微波電力設為400W，將施加於晶圓102的高頻偏壓設為0W，蝕刻具有圖3(a)所示的層疊構造之晶圓102。
另外，NF3氣體是供給用以蝕刻SiGe層的
氟，N2氣體是產生堆積成分。並且，上述的微波電力是設為被連續輸出的電力。以上述比較例的蝕刻條件蝕刻的結果，如圖3(b)所示般，在Si層303與SiGe層302的層疊膜中，相對於Si層303可選擇性地側面蝕刻SiGe層302。另外，在此的側面蝕刻與各向同性蝕刻是相同者。
其次，以表1所示之本發明的蝕刻條件來蝕
刻具有圖3(a)所示的層疊構造之晶圓102的結果，相對於Si層303可選擇性地側面蝕刻SiGe層302。而且，本發明的蝕刻條件之SiGe層302的側面蝕刻速度是比上述比較例的蝕刻條件還增加約4倍。亦即，本發明的蝕刻條件之SiGe層相對於Si層的選擇比提升近4倍。並且，本發明的蝕刻條件是只將比較例的蝕刻條件的400W的微波電力變更成脈衝調變。另外，本實施例的脈衝調變的重複頻率及負載比是分別設為1000Hz，20%。在此，負載比是ON期間相對於脈衝的一週期之比例。
藉由本發明，可提升SiGe層相對於Si層的選擇性側面蝕刻的理由是可思考成以下般。
圖4是擴大交替重複層疊Si層401與SiGe
層402的層疊膜的一部分的剖面模式圖。由於來自電漿的離子403是對於層疊膜垂直方向射入，因此在Si層401及SiGe層402的側壁是離子403不會射入。並且，蝕刻是藉由氟等的反應性自由基404與反應性更高的SiGe反應來進展。如圖4(a)所示般，由於蝕刻的初期是蝕刻的寬高比小，因此反應生成物405是不衝突地從溝排氣。
一旦蝕刻進展而SiGe層402的被蝕刻面後
退，則如圖4(b)所示般溝的內側的反應生成物405的密度會變高，因此衝突而再射入至SiGe層402的反應性生成物405會增加。於是SiGe層402的側面蝕刻會被抑制，而與Si層401的選擇比會降低。
另一方面，在本發明中，藉由週期性地減弱
電漿強度或停止電漿，產生反應性自由基404的供給休止的期間。一旦停止反應性自由基的供給，則反應生成物405的生成會停止，因此像圖4(c)那樣反應生成物405會從狹窄的溝充分地排氣而可降低再附著量。其次，供給自由基時的蝕刻速度不會被抑制，因此可取得比連續進行蝕刻更大的蝕刻速度。此效果可取得以往射入離子之垂直方向的蝕刻以上的效果。加上可連續性地控制附著於Si層與SiGe層的層疊膜的側壁之堆積物的量及質，因此可利用Si及SiGe的蒸氣壓等的物理化學特性的差來使Si停止蝕刻而蝕刻SiGe。另外，堆積性自由基是在圖4中省略。
亦即，當微波為連續輸出時，隨著蝕刻進
展，SiGe蝕刻表面漸漸往上下的Si層間的深處移動而傳導變小，因此SiGe蝕刻的生成物的表面附近的密度會增加，而在反應生成物的蝕刻表面再附著量會增加，因此SiGe的蝕刻速度降低。另一方面，脈衝放電時，在微波為OFF的期間，自由基的產生會停止，蝕刻會停止，期間反應生成物會往溝外排氣，因此SiGe的蝕刻速度要比連續放電還增加，藉此可想像選擇性會提升。
並且，相對於本發明的效果之作用，可想像
如其次般。使相對於離子的自由基比增加，在進行選擇性的側面蝕刻特別有效。在脈衝放電的OFF期間，因為離子的衰減量要比自由基的衰減量大，所以在OFF期間，相對於離子的自由基比增加。因此，可想像具有OFF期間的脈衝放電要比連續放電更能選擇性的側面蝕刻。而且，由此可想像也暗示可藉由能控制OFF期間的負載比的控制來控制SiGe相對於Si的選擇比。
其次，說明有關SiGe側面蝕刻相對於Si側
面蝕刻的選擇比之脈衝調變的負載比的依存性。如圖5所示般，隨著脈衝調變的負載比的減少，選擇比會增加，特別是一旦脈衝的負載比形成50%以下，則選擇比會大幅度增加。負載比相對於此選擇比的特性是可思考成以下般。
首先，使脈衝調變的負載比減少於100%~50
%的範圍時，在ON時間長形成OFF時間之前，堆積物會
堆積於SiGe表面，即使短的OFF時間經過，堆積物還是會某程度留下，因此即使降低脈衝調變的負載比，照樣SiGe的蝕刻進展效果少。
另一方面，使脈衝調變的負載比減少於50%
~20%的範圍時，藉由ON時間的減少，在反應生成物的再附著到達妨礙蝕刻的濃度之前成為OFF時間。為此，OFF時間的反應生成物的濃度減低是對於SiGe的蝕刻進展有大的效果，選擇比是急劇地增加。但，若使脈衝調變的負載比減少至未滿20%，則ON時間的自由基產生的減少會因上述反應生成物的蝕刻抑制改善而瓶頸，所以可想像選擇比大致飽和。
或，如上述般相對於離子的自由基比是大概
隨脈衝放電的OFF時間的增加而增加，因此藉由使脈衝調變的負載比減少，可想像SiGe相對於Si的選擇比會提升，特別是脈衝調變的負載比為50%以下，相對於離子的自由基比的增加所產生的效果會顯著地出現。
亦即，藉由放電的脈衝化，SiGe相對於Si的
側面蝕刻的選擇比是可控制在溝那樣的狹窄場所的自由基的蝕刻時間及反應生成物的再附著量，且可使相對於離子的自由基比增加，因此可使提升，藉由使脈衝調變的負載比減少，可更提升選擇比。特別是本發明藉由將脈衝調變的負載比設為50%以下，可大幅度提升SiGe相對於Si的側面蝕刻的選擇比。
在本實施例中是使用N2氣體作為添加氣體，
但亦可取代N2氣體，而使用O2氣體，CO2氣體，CO氣體的任一氣體。
其次，說明有關以2步驟來蝕刻具有圖3(a)所示的層疊構造之晶圓102的實施形態。
以實施例1所示的蝕刻條件來蝕刻時，顯示SiGe的側面蝕刻量會與蝕刻時間一起增加的傾向，並且，蝕刻的初期是寬高比小，反應生成物也容易從溝的內側排氣，因此按照SiGe的側面蝕刻量來改變蝕刻條件較可取得更高選擇比。
為此，如表2所示般，在步驟1中，使用CF4氣體，將微波的脈衝調變的負載比設為50%，在步驟2中，為了抑制溝的角部的切削，而在CF4氣體中混合O2氣體，以微波的脈衝調變的負載比20%的蝕刻條件蝕刻的結果，可比實施例1的蝕刻條件更改善選擇比或溝的角部的切削。
並且，本實施例的步驟不限於2個，亦可為增加步驟數，或使脈衝調變的負載比從50%至20%在處理時間內連續地降低之類的蝕刻條件。
在本實施例中是以使用CF4氣體的例子來說
明，但本發明並非限於此，亦可為CHF3氣體，CH2F2氣體，CH3F氣體等的碳氟化合物氣體。並且，在本實施例中是使用O2氣體作為添加氣體，但亦可取代O2氣體，而使用N2氣體，CO2氣體，CO氣體的任一氣體。
在實施例1及2中是說明蝕刻如圖3(a)所
示般具有預先形成溝的構造之晶圓的例子，但其次說明有關一氣呵成進行溝形成及SiGe層相對於Si層的選擇性側面蝕刻的實施形態。
圖6(a)是在本實施例蝕刻的晶圓的構造的剖面圖，圖6(a)所示的晶圓的構造是在溝圖案的遮罩之氧化膜301下交替層疊Si層303及SiGe層302的構造。
首先，以表3所示的步驟1的條件，除去未以遮罩的氧化膜301所覆蓋的Si層303的表面的自然氧化膜，如圖6(b)所示般，以表3所示的步驟2的條件，形成預定的深度的溝。接著，以表3所示的步驟3的
條件，除去在溝形成時堆積於溝的側壁的Br等的堆積物，然後，以表3所示的步驟4之使用脈衝放電的條件，相對於Si層303選擇性地側面蝕刻SiGe層302，而可取得如圖6(c)所示那樣的所望蝕刻形狀。
另外，上述步驟3是為了除去Br等的堆積物為目的之步驟，並非是一定需要的步驟。並且，不實施步驟3時，亦可使用實施例1的蝕刻條件作為步驟4。
以上，如表3所示般，藉由組合連續放電及脈衝放電的蝕刻，可對如圖6(a)所示那樣交替層疊Si層303及SiGe層302的構造一氣呵成進行溝形成及SiGe相對於Si的選擇性側面蝕刻。
以上，作為SiGe相對於Si的選擇性側面蝕刻，在實施例1中是以使用NF3氣體的例子進行說明，在實施例2中是以使用CF4氣體的例子進行說明，但本發明並非限於此，亦可為CHF3氣體，CH2F2氣體，CH3F氣體等的碳氟化合物氣體。
並且，在上述的實施例1~3中是說明有關使
用ECR方式微波電漿蝕刻裝置的情況，但在電容耦合型電漿蝕刻裝置或感應耦合型電漿蝕刻裝置等其他的電漿產生方式的電漿蝕刻裝置中也可取得與本發明同樣的效果。
Claims (4)
- 一種乾蝕刻方法，係對於Si膜，選擇性地各向同性蝕刻交替層疊Si膜與SiGe膜的層疊膜的前述SiGe膜之乾蝕刻方法，其特徵為：利用藉由NF3氣體與N2氣體的混合氣體所產生且藉由被脈衝調變的高頻電力所產生之電漿的同時，一邊對載置被配置有前述層疊膜的試料之試料台施加0W的高頻偏壓，一邊電漿蝕刻前述SiGe膜。
- 如申請專利範圍第1項之乾蝕刻方法，其中，藉由前述被脈衝調變的高頻電力所產生的電漿為只藉由NF3氣體與N2氣體的混合氣體所產生且藉由被脈衝調變的高頻電力所產生的電漿。
- 如申請專利範圍第1或2項之乾蝕刻方法，其中，將前述脈衝調變的負載比設為50%以下。
- 一種乾蝕刻方法，係對於Si膜，選擇性地各向同性蝕刻交替層疊Si膜與SiGe膜的層疊膜的前述SiGe膜之乾蝕刻方法，其特徵為：連續藉由電漿在前述層疊膜形成預定的深度的溝，形成前述預定深度的溝之後，利用藉由NF3氣體與N2氣體的混合氣體所產生且藉由被脈衝調變的高頻電力所產生之電漿的同時，一邊對載置被配置有前述層疊膜的試料之試料台施加0W的高頻偏壓，一邊電漿蝕刻前述SiGe膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013210656A JP6138653B2 (ja) | 2013-10-08 | 2013-10-08 | ドライエッチング方法 |
| JP2013-210656 | 2013-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201515092A TW201515092A (zh) | 2015-04-16 |
| TWI667707B true TWI667707B (zh) | 2019-08-01 |
Family
ID=52777282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103122642A TWI667707B (zh) | 2013-10-08 | 2014-07-01 | Dry etching method |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20150099368A1 (zh) |
| JP (1) | JP6138653B2 (zh) |
| KR (2) | KR20150041567A (zh) |
| TW (1) | TWI667707B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6516542B2 (ja) * | 2015-04-20 | 2019-05-22 | 東京エレクトロン株式会社 | 被エッチング層をエッチングする方法 |
| US10388729B2 (en) * | 2016-05-16 | 2019-08-20 | Globalfoundries Inc. | Devices and methods of forming self-aligned, uniform nano sheet spacers |
| JP6619703B2 (ja) * | 2016-06-28 | 2019-12-11 | 株式会社Ｓｃｒｅｅｎホールディングス | エッチング方法 |
| US10043674B1 (en) * | 2017-08-04 | 2018-08-07 | Applied Materials, Inc. | Germanium etching systems and methods |
| US10600889B2 (en) * | 2017-12-22 | 2020-03-24 | International Business Machines Corporation | Nanosheet transistors with thin inner spacers and tight pitch gate |
| JP6928548B2 (ja) * | 2017-12-27 | 2021-09-01 | 東京エレクトロン株式会社 | エッチング方法 |
| CN110071040B (zh) | 2018-01-22 | 2024-04-09 | 东京毅力科创株式会社 | 蚀刻方法 |
| JP7145740B2 (ja) * | 2018-01-22 | 2022-10-03 | 東京エレクトロン株式会社 | エッチング方法 |
| US10892158B2 (en) * | 2019-04-01 | 2021-01-12 | Hitachi High-Tech Corporation | Manufacturing method of a semiconductor device and a plasma processing apparatus |
| KR102258361B1 (ko) * | 2019-09-10 | 2021-05-28 | 포항공과대학교 산학협력단 | 펄스형 전력을 사용한 플라즈마 활성종 생성방법 |
| JP7345334B2 (ja) * | 2019-09-18 | 2023-09-15 | 東京エレクトロン株式会社 | エッチング方法及び基板処理システム |
| KR20220070294A (ko) * | 2019-10-29 | 2022-05-30 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 기판 처리 장치 및 나노 와이어 또는 나노 시트의 트랜지스터의 제조 방법 |
| WO2021181613A1 (ja) * | 2020-03-12 | 2021-09-16 | 株式会社日立ハイテク | プラズマ処理方法 |
| EP4139952A1 (en) * | 2020-04-21 | 2023-03-01 | Praxair Technology, Inc. | Novel methods for gas phase selective etching of silicon-germanium layers |
| US11658042B2 (en) | 2020-08-18 | 2023-05-23 | Applied Materials, Inc. | Methods for etching structures and smoothing sidewalls |
| US11527414B2 (en) | 2020-08-18 | 2022-12-13 | Applied Materials, Inc. | Methods for etching structures with oxygen pulsing |
| US11538690B2 (en) * | 2021-02-09 | 2022-12-27 | Tokyo Electron Limited | Plasma etching techniques |
| WO2022264380A1 (ja) | 2021-06-17 | 2022-12-22 | 株式会社日立ハイテク | プラズマ処理方法および半導体装置の製造方法 |
| US20230360921A1 (en) * | 2022-05-09 | 2023-11-09 | Tokyo Electron Limited | Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080073635A1 (en) * | 2006-09-21 | 2008-03-27 | Masahiro Kiyotoshi | Semiconductor Memory and Method of Manufacturing the Same |
| US20130119018A1 (en) * | 2011-11-15 | 2013-05-16 | Keren Jacobs Kanarik | Hybrid pulsing plasma processing systems |
| US20130153970A1 (en) * | 2011-12-20 | 2013-06-20 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Transistor structure, method for manufacturing a transistor structure, force-measuring system |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2654003B2 (ja) * | 1986-06-30 | 1997-09-17 | 株式会社東芝 | ドライエツチング方法 |
| US5155657A (en) * | 1991-10-31 | 1992-10-13 | International Business Machines Corporation | High area capacitor formation using material dependent etching |
| JP4056195B2 (ja) | 2000-03-30 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3974356B2 (ja) * | 2001-08-31 | 2007-09-12 | 芝浦メカトロニクス株式会社 | ＳｉＧｅ膜のエッチング方法 |
| US7317434B2 (en) * | 2004-12-03 | 2008-01-08 | Dupont Displays, Inc. | Circuits including switches for electronic devices and methods of using the electronic devices |
| JP4738194B2 (ja) * | 2006-02-09 | 2011-08-03 | 芝浦メカトロニクス株式会社 | エッチング方法及び半導体装置の製造方法 |
| KR20160062181A (ko) * | 2006-04-10 | 2016-06-01 | 솔베이 플루오르 게엠베하 | 에칭 방법 |
| US7863124B2 (en) * | 2007-05-10 | 2011-01-04 | International Business Machines Corporation | Residue free patterned layer formation method applicable to CMOS structures |
| US7485520B2 (en) * | 2007-07-05 | 2009-02-03 | International Business Machines Corporation | Method of manufacturing a body-contacted finfet |
| WO2010105703A1 (en) * | 2009-03-17 | 2010-09-23 | Interuniversitair Microelektronica Centrum Vzw (Imec) | Method for plasma texturing |
| US10658161B2 (en) * | 2010-10-15 | 2020-05-19 | Applied Materials, Inc. | Method and apparatus for reducing particle defects in plasma etch chambers |
| KR20120073727A (ko) | 2010-12-27 | 2012-07-05 | 삼성전자주식회사 | 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템 |
| JP5774428B2 (ja) * | 2011-09-28 | 2015-09-09 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法およびプラズマエッチング装置 |
| TWI581304B (zh) | 2011-07-27 | 2017-05-01 | 日立全球先端科技股份有限公司 | Plasma etching apparatus and dry etching method |
| CN103311172A (zh) * | 2012-03-16 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | Soi衬底的形成方法 |
| CN103531475A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2013
- 2013-10-08 JP JP2013210656A patent/JP6138653B2/ja active Active
-
2014
- 2014-07-01 TW TW103122642A patent/TWI667707B/zh active
- 2014-07-18 KR KR20140091132A patent/KR20150041567A/ko active Application Filing
- 2014-07-31 US US14/447,681 patent/US20150099368A1/en not_active Abandoned
-
2016
- 2016-06-29 US US15/196,284 patent/US11018014B2/en active Active
- 2016-08-11 KR KR1020160102185A patent/KR101826642B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080073635A1 (en) * | 2006-09-21 | 2008-03-27 | Masahiro Kiyotoshi | Semiconductor Memory and Method of Manufacturing the Same |
| US20130119018A1 (en) * | 2011-11-15 | 2013-05-16 | Keren Jacobs Kanarik | Hybrid pulsing plasma processing systems |
| US20130153970A1 (en) * | 2011-12-20 | 2013-06-20 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Transistor structure, method for manufacturing a transistor structure, force-measuring system |
Also Published As
| Publication number | Publication date |
|---|---|
| US11018014B2 (en) | 2021-05-25 |
| US20150099368A1 (en) | 2015-04-09 |
| JP6138653B2 (ja) | 2017-05-31 |
| KR101826642B1 (ko) | 2018-02-07 |
| KR20150041567A (ko) | 2015-04-16 |
| JP2015076459A (ja) | 2015-04-20 |
| US20160307765A1 (en) | 2016-10-20 |
| TW201515092A (zh) | 2015-04-16 |
| KR20160100287A (ko) | 2016-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI667707B (zh) | Dry etching method | |
| JP2007035860A (ja) | 半導体装置の製造方法 | |
| TWI466187B (zh) | Plasma processing method | |
| US20220181162A1 (en) | Etching apparatus | |
| TW201530648A (zh) | 乾式蝕刻方法 | |
| WO2021181613A1 (ja) | プラズマ処理方法 | |
| KR102447235B1 (ko) | 플라스마 처리 방법 | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| JP7320135B2 (ja) | プラズマ処理方法および半導体装置の製造方法 | |
| JP2016207753A (ja) | プラズマエッチング方法 | |
| JP5774356B2 (ja) | プラズマ処理方法 | |
| TWI512826B (zh) | Dry etching method | |
| JP5154013B2 (ja) | ドライエッチング方法 | |
| WO2023199371A1 (ja) | プラズマ処理方法 | |
| US20240006159A1 (en) | Post-processing of Indium-containing Compound Semiconductors | |
| US20220208550A1 (en) | Method and Apparatus for Plasma Etching | |
| JP5918886B2 (ja) | プラズマ処理方法 | |
| JP5792613B2 (ja) | プラズマエッチング方法 |