JP2654003B2 - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JP2654003B2 JP2654003B2 JP61151587A JP15158786A JP2654003B2 JP 2654003 B2 JP2654003 B2 JP 2654003B2 JP 61151587 A JP61151587 A JP 61151587A JP 15158786 A JP15158786 A JP 15158786A JP 2654003 B2 JP2654003 B2 JP 2654003B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- dry etching
- gas
- substrate
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体素子製造プロセスに用いられるドラ
イエッチング方法に係わり、特に放電により生成した中
性ラジカルを輸送して無損傷のエッチングを行うドライ
エッチング方法に関する。
イエッチング方法に係わり、特に放電により生成した中
性ラジカルを輸送して無損傷のエッチングを行うドライ
エッチング方法に関する。
（従来の技術） 近年、半導体集積回路におけるパターンサイズの微細
化に伴い、Si基板に深い溝を形成し、この溝で素子分離
を行ったり溝内にキャパシタを形成する技術が注目され
ている。この種の溝は一般に、反応性イオンエッチング
（RIE）で形成されるが、RIEはイオン衝撃を伴うため
に、エッチングしたSi表面にダメージを与える。従っ
て、RIEによりSi基板に溝を形成した場合、その後処理
として表面層（ダメージ層）を除去する表面洗浄処理が
必要となる。
化に伴い、Si基板に深い溝を形成し、この溝で素子分離
を行ったり溝内にキャパシタを形成する技術が注目され
ている。この種の溝は一般に、反応性イオンエッチング
（RIE）で形成されるが、RIEはイオン衝撃を伴うため
に、エッチングしたSi表面にダメージを与える。従っ
て、RIEによりSi基板に溝を形成した場合、その後処理
として表面層（ダメージ層）を除去する表面洗浄処理が
必要となる。
上記の表面洗浄処理は基板表面にダメージを与えない
ことが必須であるが、このような無損傷のドライエッチ
ング方法の一つとして、ケミカルドライエッチング（CD
E）が挙げられる。このCDEは、エッチングすべき被処理
基体とは別の領域で反応ガスを放電により解離し、この
放電により生成された活性種を被処理基体まで輸送して
該基体をエッチングする方法である。通常、ゲートのポ
リシリコンエッチング等のCDEでは、CF4とO2との混合ガ
スが用いられている。ところが、これを単結晶SiのREI
の後処理に用いると、O2の添加量により次のような問題
を招いた。即ち、O2の添加量が少ない場合には、処理面
に荒れが生じる。逆に、O2添加量が多い場合には、マス
ク近くでエッチングが遅くなり、溝の上部と下部とで処
理が均一に進まないことが判明した。
ことが必須であるが、このような無損傷のドライエッチ
ング方法の一つとして、ケミカルドライエッチング（CD
E）が挙げられる。このCDEは、エッチングすべき被処理
基体とは別の領域で反応ガスを放電により解離し、この
放電により生成された活性種を被処理基体まで輸送して
該基体をエッチングする方法である。通常、ゲートのポ
リシリコンエッチング等のCDEでは、CF4とO2との混合ガ
スが用いられている。ところが、これを単結晶SiのREI
の後処理に用いると、O2の添加量により次のような問題
を招いた。即ち、O2の添加量が少ない場合には、処理面
に荒れが生じる。逆に、O2添加量が多い場合には、マス
ク近くでエッチングが遅くなり、溝の上部と下部とで処
理が均一に進まないことが判明した。
また、多層レジストプロセスで、スピンオングラス
（SOG）のマスクでレジストをパターニングした後、こ
のSOGを除去する工程にもCDEが使われているが、上記と
同様なCF4とO2との混合ガス系では、含まれる酸素のた
めにレジストが侵される。そして、サブミクロンのパタ
ーンの場合、この現象による寸法変換差が重大な問題に
なることが判ってきた。
（SOG）のマスクでレジストをパターニングした後、こ
のSOGを除去する工程にもCDEが使われているが、上記と
同様なCF4とO2との混合ガス系では、含まれる酸素のた
めにレジストが侵される。そして、サブミクロンのパタ
ーンの場合、この現象による寸法変換差が重大な問題に
なることが判ってきた。
（発明が解決しようとする問題点） このように従来方法では、RIEにより溝を形成したの
ちの後処理（表面処理）として、表面荒れを起こすこと
なくダメージ層を均一に除去することは困難であった。
また、多層レジスト構造におけるスピンオングラスをレ
ジストの後退を招くことなくエッチングすることは困難
であった。
ちの後処理（表面処理）として、表面荒れを起こすこと
なくダメージ層を均一に除去することは困難であった。
また、多層レジスト構造におけるスピンオングラスをレ
ジストの後退を招くことなくエッチングすることは困難
であった。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、多層レジスト構造における下層レジ
スト上部のマスク層を、レジストを侵すことなくエッチ
ングすることのできる無損傷のドライエッチング方法を
提供することにある。
的とするところは、多層レジスト構造における下層レジ
スト上部のマスク層を、レジストを侵すことなくエッチ
ングすることのできる無損傷のドライエッチング方法を
提供することにある。
［発明の構成］ （問題点を解決するための手段） 本発明の骨子は、CF4＋O2混合ガスによるCDEの欠点で
あるO2ガスの影響を排除するために、弗素原子供給源と
して、CF4の代りに炭素原子を含まないガスを用いるこ
とにある。
あるO2ガスの影響を排除するために、弗素原子供給源と
して、CF4の代りに炭素原子を含まないガスを用いるこ
とにある。
弗素原子供給源としてCF4を用いる通常のCDEでは、CF
4に対し数10％〜数倍のO2ガスを添加することが必要で
ある。これは、放電により生成した活性種の輸送中、或
いは被処理基体表面において、CF4の放電により生じた
炭素を酸素と結合した安定な揮発性物質として除去し、
弗素原子によるエッチングが有効に行われるようにする
ためである。
4に対し数10％〜数倍のO2ガスを添加することが必要で
ある。これは、放電により生成した活性種の輸送中、或
いは被処理基体表面において、CF4の放電により生じた
炭素を酸素と結合した安定な揮発性物質として除去し、
弗素原子によるエッチングが有効に行われるようにする
ためである。
本発明者等は、第２図に示す如く単結晶Si基板21上に
SiO2のマスク22を形成したRIEダメージのある被処理基
体をCF4＋O2混合ガスのCDEでエッチングした。その結
果、O2の添加量が多い場合には、第３図（ａ）に示す如
くマスク22の近くでエッチングが遅い形状となった。こ
の現象は、O2の効果によるものであり、O2の添加量を少
なくすると、第３図（ｂ）に示す如く等方的なエッチン
グ形状となる。しかしながら、この場合Ｃが十分除去さ
れないために、エッチング面が著しく荒れることにな
る。従って、第３図（ｃ）に示す如き理想的な等方エッ
チングを行うためには、O2添加の必要のない反応ガス、
換言すれば炭素を含まない反応ガスを用いればよいこと
が理解される。
SiO2のマスク22を形成したRIEダメージのある被処理基
体をCF4＋O2混合ガスのCDEでエッチングした。その結
果、O2の添加量が多い場合には、第３図（ａ）に示す如
くマスク22の近くでエッチングが遅い形状となった。こ
の現象は、O2の効果によるものであり、O2の添加量を少
なくすると、第３図（ｂ）に示す如く等方的なエッチン
グ形状となる。しかしながら、この場合Ｃが十分除去さ
れないために、エッチング面が著しく荒れることにな
る。従って、第３図（ｃ）に示す如き理想的な等方エッ
チングを行うためには、O2添加の必要のない反応ガス、
換言すれば炭素を含まない反応ガスを用いればよいこと
が理解される。
本発明はこのような点に着目し、下地基板上に有機レ
ジスト及び無機レジストからなる多層レジスト構造が形
成され且つこの多層レジスト構造がパターニングされた
被処理基体を真空容器内に収容し、この容器とは分離さ
れた領域で反応ガスを放電により励起し、この放電によ
り生成した活性種を上記容器内に導入して、上記多層レ
ジスト構造の無機レジストをエッチングするドライエッ
チング方法において、前記反応ガスとして、弗素原子を
含み且つ酸素原子を含まないガス、例えばNF3或いはSF6
を用いるようにした方法である。
ジスト及び無機レジストからなる多層レジスト構造が形
成され且つこの多層レジスト構造がパターニングされた
被処理基体を真空容器内に収容し、この容器とは分離さ
れた領域で反応ガスを放電により励起し、この放電によ
り生成した活性種を上記容器内に導入して、上記多層レ
ジスト構造の無機レジストをエッチングするドライエッ
チング方法において、前記反応ガスとして、弗素原子を
含み且つ酸素原子を含まないガス、例えばNF3或いはSF6
を用いるようにした方法である。
（作用） 上記方法によれば、反応ガスが炭素を含まないので、
酸素を添加する必要がなくなる。従って、反応ガスは、
Siに吸着され易い酸素及び炭素を共に含まなくてもよい
ので、従来のCF4＋O2混合ガス系に比べると、清浄なエ
ッチング面を得易くなる。更に、反応ガスにO2を含ませ
なくてよいので、レジストを侵す虞れが少なくなり、多
層レジスト構造等のレジストマスクを設けた基板に関し
ては、微細加工に有利となる。
酸素を添加する必要がなくなる。従って、反応ガスは、
Siに吸着され易い酸素及び炭素を共に含まなくてもよい
ので、従来のCF4＋O2混合ガス系に比べると、清浄なエ
ッチング面を得易くなる。更に、反応ガスにO2を含ませ
なくてよいので、レジストを侵す虞れが少なくなり、多
層レジスト構造等のレジストマスクを設けた基板に関し
ては、微細加工に有利となる。
（実施例） 以下、本発明の詳細を図示の実施例によって説明す
る。
る。
第１図は本発明の一実施例方法に使用したドライエッ
チング装置を示す概略構成図である。図中11は真空容器
であり、この容器11内には被処理基体12を載置する試料
台13が収容されている。容器11にはガス導入口14が設け
られており、このガス導入口14には放電管15の一端が接
続されている。放電管15は、マイクロ波電源16に接続さ
れた導波管17にカップリングされている。放電管15の他
端には、反応ガス又は反応ガスの希釈ガスとの混合ガス
が導入される。そして、放電管15内で反応ガスの活性種
が生成され、この活性種がガス導入口14を介して容器11
内に導入されるものとなっている。また、容器11内に導
入されたガスは、ガス排気口18から排気されるものとな
っている。なお、希釈ガスは放電管15を通さず、ガス導
入口14とは別に設けたガス導入口19から容器11内に直接
導入することも可能である。
チング装置を示す概略構成図である。図中11は真空容器
であり、この容器11内には被処理基体12を載置する試料
台13が収容されている。容器11にはガス導入口14が設け
られており、このガス導入口14には放電管15の一端が接
続されている。放電管15は、マイクロ波電源16に接続さ
れた導波管17にカップリングされている。放電管15の他
端には、反応ガス又は反応ガスの希釈ガスとの混合ガス
が導入される。そして、放電管15内で反応ガスの活性種
が生成され、この活性種がガス導入口14を介して容器11
内に導入されるものとなっている。また、容器11内に導
入されたガスは、ガス排気口18から排気されるものとな
っている。なお、希釈ガスは放電管15を通さず、ガス導
入口14とは別に設けたガス導入口19から容器11内に直接
導入することも可能である。
次に、上記装置を用いたRIEの後処理方法（表面洗浄
処理）について、第４図を参照して説明する。
処理）について、第４図を参照して説明する。
まず、第４図（ａ）に示す如く単結晶Si基板41上に熱
酸化SiO2膜42a,Si3N4膜42b,CVD−SiO2膜42cからなるマ
スク42を設けた被処理基体を用意し、これをRIEでエッ
チングして深さ約4.5［μｍ］、開口幅約１［μｍ］の
溝43を形成した。続いて、酸素プラズマで表面の有機物
を除去した後、希弗酸に浸し、水洗・乾燥した。
酸化SiO2膜42a,Si3N4膜42b,CVD−SiO2膜42cからなるマ
スク42を設けた被処理基体を用意し、これをRIEでエッ
チングして深さ約4.5［μｍ］、開口幅約１［μｍ］の
溝43を形成した。続いて、酸素プラズマで表面の有機物
を除去した後、希弗酸に浸し、水洗・乾燥した。
上記の構造を被処理基体12として、前記第１図に示す
装置の試料台13上に載置した。容器11内を排気した後、
放電管15に反応ガスとしてNF3を導入し、マイクロ波放
電によって活性種を生成し、この活性種を容器11内に導
入する。これにより、第４図（ｂ）に示す如く、溝43内
を薄くエッチング、つまり洗浄処理した。この洗浄処理
においては、表面荒れを招くこともなく、表面層を均一
に且つ平滑にエッチングすることができた。
装置の試料台13上に載置した。容器11内を排気した後、
放電管15に反応ガスとしてNF3を導入し、マイクロ波放
電によって活性種を生成し、この活性種を容器11内に導
入する。これにより、第４図（ｂ）に示す如く、溝43内
を薄くエッチング、つまり洗浄処理した。この洗浄処理
においては、表面荒れを招くこともなく、表面層を均一
に且つ平滑にエッチングすることができた。
なお、NF3を用いた時のSiのエッチング速度は約1000
［Å/min］であり、洗浄処理のためにはやや速い。そこ
で、NF3と共に３倍量のN2を放電管15を通して添加した
ところ、エッチング速度は約200［Å/min］と適度に遅
くなり、且つエッチング形状はやはり良好であった。ま
た、希釈ガスとして、N2の代りにHe,Ne,Ar等の希釈ガス
を用いても、同様にエッチング速度を制御することがで
きた。さらに、放電管15を通さずガス導入口19から希釈
ガスを直接容器11内に導入しても、同様にエッチング速
度を制御することができた。
［Å/min］であり、洗浄処理のためにはやや速い。そこ
で、NF3と共に３倍量のN2を放電管15を通して添加した
ところ、エッチング速度は約200［Å/min］と適度に遅
くなり、且つエッチング形状はやはり良好であった。ま
た、希釈ガスとして、N2の代りにHe,Ne,Ar等の希釈ガス
を用いても、同様にエッチング速度を制御することがで
きた。さらに、放電管15を通さずガス導入口19から希釈
ガスを直接容器11内に導入しても、同様にエッチング速
度を制御することができた。
一方、従来通りに、CF4に３倍量のO2を添加したもの
を反応ガスとして用いると、第４図（ｃ）に示す如く溝
43の開口部44のエッチング速度が遅くなり、開口部44の
ダメージ層が除去されなかった。
を反応ガスとして用いると、第４図（ｃ）に示す如く溝
43の開口部44のエッチング速度が遅くなり、開口部44の
ダメージ層が除去されなかった。
このように本実施例方法によれば、RIEにより形成さ
れた溝43の表面をCDEにより洗浄処理するに際し、反応
ガスとしてNF3を用いることにより、溝43内の表面を均
一且つ平坦に薄くエッチングすることができ、ダメージ
層を確実に除去することができる。従って、RIE後のダ
メージ層を除去するための表面処理方法として極めて有
効である。
れた溝43の表面をCDEにより洗浄処理するに際し、反応
ガスとしてNF3を用いることにより、溝43内の表面を均
一且つ平坦に薄くエッチングすることができ、ダメージ
層を確実に除去することができる。従って、RIE後のダ
メージ層を除去するための表面処理方法として極めて有
効である。
次に、多層レジスト構造のマスクエッチング方法につ
いて、第５図を参照して説明する。
いて、第５図を参照して説明する。
まず、第５図（ａ）に示す如く、単結晶Si基板51上に
厚さ8500［Å］の熱酸化膜52を形成し、その上に厚さ１
［μｍ］のAl−Siスパッタ膜53を形成する。この上に、
下層レジスト/SOG/上層レジストの多層レジスト構造を
形成し、下層レジストまで0.8［μｍ］幅のラインパタ
ーンを形成した。続いて、上層レジスト（図示せず）を
マスクとしてSOG55をエッチングし、さらにSOG55をマス
クとして下層レジスト54をエッチングした。ここで、下
層レジスト54としては有機レジストを用いた。
厚さ8500［Å］の熱酸化膜52を形成し、その上に厚さ１
［μｍ］のAl−Siスパッタ膜53を形成する。この上に、
下層レジスト/SOG/上層レジストの多層レジスト構造を
形成し、下層レジストまで0.8［μｍ］幅のラインパタ
ーンを形成した。続いて、上層レジスト（図示せず）を
マスクとしてSOG55をエッチングし、さらにSOG55をマス
クとして下層レジスト54をエッチングした。ここで、下
層レジスト54としては有機レジストを用いた。
上記構造の被処理基体を前記第１図に示す装置１の試
料台13上に載置し、反応ガスとしてNF3を用いてSOG55を
エッチングしたところ、第５図（ｂ）に示す如く、レジ
スト54の後退もなくSOG55のみを除去することができ
た。これは、反応ガスとして炭素を含まないNF3を用い
ているので、酸素の添加が不要となり、レジストが侵さ
れることは殆どないからである。また、200［％］オー
バエッチングの条件でも、下層レジスト54の幅の減少は
100［Å］以下であった。
料台13上に載置し、反応ガスとしてNF3を用いてSOG55を
エッチングしたところ、第５図（ｂ）に示す如く、レジ
スト54の後退もなくSOG55のみを除去することができ
た。これは、反応ガスとして炭素を含まないNF3を用い
ているので、酸素の添加が不要となり、レジストが侵さ
れることは殆どないからである。また、200［％］オー
バエッチングの条件でも、下層レジスト54の幅の減少は
100［Å］以下であった。
これに対し、従来のようにCF4とO2との混合ガスを用
いてSOG55をエッチングしたところ、100［％］オーバエ
ッチングの条件で下層レジスト54は第５図（ｃ）に示す
如く、幅が約0.7［μｍ］となり、Δ＝0.1［μｍ］の減
少が生じた。このレジスタの後退は、寸法変換差を生じ
ることになり、サブミクロンのパターン形成にあっては
致命的な欠点となる。
いてSOG55をエッチングしたところ、100［％］オーバエ
ッチングの条件で下層レジスト54は第５図（ｃ）に示す
如く、幅が約0.7［μｍ］となり、Δ＝0.1［μｍ］の減
少が生じた。このレジスタの後退は、寸法変換差を生じ
ることになり、サブミクロンのパターン形成にあっては
致命的な欠点となる。
このように、本実施例方法によれば、多層レジストプ
ロセスにおいて、CDEによりSOG55をエッチングする際
に、反応ガスとしてNF3を用いることにより、下層レジ
スト54の後退を招くことなくSOG55をエッチング除去す
ることができる。このため、サブミクロンパターンの形
成に極めて有効である。
ロセスにおいて、CDEによりSOG55をエッチングする際
に、反応ガスとしてNF3を用いることにより、下層レジ
スト54の後退を招くことなくSOG55をエッチング除去す
ることができる。このため、サブミクロンパターンの形
成に極めて有効である。
なお、本発明は上述した各実施例方法に限定されるも
のではない。例えば、前記反応ガスとしてはNF3の代わ
りに、SF6を用いても実施例と同様の効果を得ることが
できた。また、多層レジスト構造においては、SOGの代
りにシリコン含有レジストを用いることにより、３層で
なく２層レジスト構造に適用することも可能である。さ
らに、下層レジストとしては有機レジスト、SOG若しく
はシリコン含有レジストの代りには無機レジストであれ
ば用いることが可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
のではない。例えば、前記反応ガスとしてはNF3の代わ
りに、SF6を用いても実施例と同様の効果を得ることが
できた。また、多層レジスト構造においては、SOGの代
りにシリコン含有レジストを用いることにより、３層で
なく２層レジスト構造に適用することも可能である。さ
らに、下層レジストとしては有機レジスト、SOG若しく
はシリコン含有レジストの代りには無機レジストであれ
ば用いることが可能である。その他、本発明の要旨を逸
脱しない範囲で、種々変形して実施することができる。
［発明の効果］ 以上詳述したように本発明によれば、CDEでエッチン
グする際の反応ガスとして、NF3やSF6等の弗素原子を含
み且つ炭素原子を含まないガスを用いることにより、多
層レジスト構造における下層レジスト上部のマスク層の
除去を、下層レジストの後退を招くことなく行うことが
できる。従って、各種半導体集積回路の製造プロセスに
適用して、有効な効果が得られる。
グする際の反応ガスとして、NF3やSF6等の弗素原子を含
み且つ炭素原子を含まないガスを用いることにより、多
層レジスト構造における下層レジスト上部のマスク層の
除去を、下層レジストの後退を招くことなく行うことが
できる。従って、各種半導体集積回路の製造プロセスに
適用して、有効な効果が得られる。
第１図は本発明の一実施例方法に使用したドライエッチ
ング装置を示す概略構成図、第２図及び第３図はそれぞ
れ本発明の概要を説明するための模式図、第４図は本発
明の一実施例を説明するためのもので溝の表面洗浄処理
工程を示す断面図、第５図は他の実施例を説明するため
のもので多層レジスト構造のSOGエッチング工程を示す
断面図である。 11……真空容器、12……被処理基体、13……試料台、1
4,19……ガス導入口、15……放電管、16……マイクロ波
電源、17……導波管、18……ガス排気口、41,51……単
結晶Si基板、42……マスク、43……溝、54……下層レジ
スト、55……SOG。
ング装置を示す概略構成図、第２図及び第３図はそれぞ
れ本発明の概要を説明するための模式図、第４図は本発
明の一実施例を説明するためのもので溝の表面洗浄処理
工程を示す断面図、第５図は他の実施例を説明するため
のもので多層レジスト構造のSOGエッチング工程を示す
断面図である。 11……真空容器、12……被処理基体、13……試料台、1
4,19……ガス導入口、15……放電管、16……マイクロ波
電源、17……導波管、18……ガス排気口、41,51……単
結晶Si基板、42……マスク、43……溝、54……下層レジ
スト、55……SOG。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−114235（ＪＰ，Ａ) 特開 昭59−23875（ＪＰ，Ａ) 特開 昭61−14726（ＪＰ，Ａ) 菅野卓雄「半導体プラズマプロセス技 術」産業図書（昭和55年７月10日）Ｐ. 139〜140，Ｐ．144〜146，Ｐ．149，Ｐ. 153
Claims (4)
- 【請求項１】下地基板上に、有機レジスト及び無機レジ
ストからなる多層レジスト構造を形成する工程と、前記
多層レジスト構造がパターニングされた被処理基体を容
器内に収容する工程と、前記容器とは分離された領域で
弗素原子を含み且つ炭素原子を含まない反応ガスを放電
により励起する工程と、前記放電により生成した活性種
を前記容器内に導入して、前記多層レジスト構造の無機
レジストをエッチングする工程とを有することを特徴と
するドライエッチング方法。 - 【請求項２】前記反応ガスとして、NF3或いはSF6を用い
たことを特徴とする特許請求の範囲第１項記載のドライ
エッチング方法。 - 【請求項３】前記反応ガスとして、N2或いは希ガスで希
釈したことを特徴とする特許請求の範囲第１項又は第２
項記載のドライエッチング方法。 - 【請求項４】前記無機レジストとして、スピンオングラ
ス或いはシリコン含有レジストを用いたことを特徴とす
る特許請求の範囲第１項記載のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151587A JP2654003B2 (ja) | 1986-06-30 | 1986-06-30 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151587A JP2654003B2 (ja) | 1986-06-30 | 1986-06-30 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639121A JPS639121A (ja) | 1988-01-14 |
| JP2654003B2 true JP2654003B2 (ja) | 1997-09-17 |
Family
ID=15521775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151587A Expired - Fee Related JP2654003B2 (ja) | 1986-06-30 | 1986-06-30 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654003B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833831A (zh) * | 2016-09-15 | 2018-03-23 | 东京毅力科创株式会社 | 对氧化硅和氮化硅有选择地进行蚀刻的方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148864A (ja) * | 1988-11-30 | 1990-06-07 | Sony Corp | 半導体装置の製造方法 |
| US5868854A (en) * | 1989-02-27 | 1999-02-09 | Hitachi, Ltd. | Method and apparatus for processing samples |
| US6989228B2 (en) | 1989-02-27 | 2006-01-24 | Hitachi, Ltd | Method and apparatus for processing samples |
| JPH04148535A (ja) * | 1990-10-12 | 1992-05-21 | Mitsubishi Electric Corp | 微細パターン形成方法 |
| US6329297B1 (en) * | 2000-04-21 | 2001-12-11 | Applied Materials, Inc. | Dilute remote plasma clean |
| JP6138653B2 (ja) | 2013-10-08 | 2017-05-31 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923875A (ja) * | 1982-07-30 | 1984-02-07 | Sony Corp | ドライエツチング方法 |
| JPS6114726A (ja) * | 1984-06-29 | 1986-01-22 | Fujitsu Ltd | 半導体基板の処理方法 |
-
1986
- 1986-06-30 JP JP61151587A patent/JP2654003B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 菅野卓雄「半導体プラズマプロセス技術」産業図書（昭和５５年７月１０日）Ｐ．１３９〜１４０，Ｐ．１４４〜１４６，Ｐ．１４９，Ｐ．１５３ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107833831A (zh) * | 2016-09-15 | 2018-03-23 | 东京毅力科创株式会社 | 对氧化硅和氮化硅有选择地进行蚀刻的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639121A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
| US6136211A (en) | Self-cleaning etch process | |
| JPH11260785A (ja) | フォトレジスト材料とエッチング残留物の除去方法 | |
| JPH02114525A (ja) | 有機化合物膜の除去方法及び除去装置 | |
| JPH05226299A (ja) | 半導体装置の製造方法 | |
| WO2008002669A2 (en) | Post etch wafer surface cleaning with liquid meniscus | |
| US6283131B1 (en) | In-situ strip process for polysilicon etching in deep sub-micron technology | |
| JP2654003B2 (ja) | ドライエツチング方法 | |
| JP2724165B2 (ja) | 有機化合物膜の除去方法及び除去装置 | |
| US6566269B1 (en) | Removal of post etch residuals on wafer surface | |
| KR20030004962A (ko) | 반도체장치의 제조방법 및 제조장치 | |
| KR100586758B1 (ko) | Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JPH0555184A (ja) | クリーニング方法 | |
| JPH10308447A (ja) | 半導体装置の製造方法 | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| JP3348804B2 (ja) | エッチング後処理方法 | |
| JPH06108272A (ja) | プラズマエッチング方法 | |
| JP2544129B2 (ja) | プラズマ処理装置 | |
| JPH10199847A (ja) | ウエハの洗浄方法 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPH07249607A (ja) | 半導体装置の製造方法 | |
| JPH02152232A (ja) | 洗浄方法 | |
| JPH02165656A (ja) | 半導体装置の製造方法 | |
| JP2924596B2 (ja) | 低温ドライエッチング方法およびその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |