TWI466187B - Plasma processing method - Google Patents

Plasma processing method Download PDF

Info

Publication number
TWI466187B
TWI466187B TW101104378A TW101104378A TWI466187B TW I466187 B TWI466187 B TW I466187B TW 101104378 A TW101104378 A TW 101104378A TW 101104378 A TW101104378 A TW 101104378A TW I466187 B TWI466187 B TW I466187B
Authority
TW
Taiwan
Prior art keywords
trench
forming step
plasma
nitride film
oxide film
Prior art date
Application number
TW101104378A
Other languages
English (en)
Other versions
TW201327661A (zh
Inventor
Toru Ito
Hiroaki Ishimura
Akito Kouchi
Hayato Watanabe
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201327661A publication Critical patent/TW201327661A/zh
Application granted granted Critical
Publication of TWI466187B publication Critical patent/TWI466187B/zh

Links

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/10—Holders for boughs or branches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G17/00—Cultivation of hops, vines, fruit trees, or like trees
    • A01G17/04—Supports for hops, vines, or trees
    • A01G17/06—Trellis-work
    • A01G17/08—Tools e.g. clips for attaching hops, vines, or boughs to trellis-work; Tying devices
    • A01G17/085—Espalier machines; Tying machines
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/12—Supports for plants; Trellis for strawberries or the like
    • A01G9/128—Fixing of plants to supports, e.g. by means of clips
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/04—Clamping or clipping connections
    • F16B7/0406—Clamping or clipping connections for rods or tubes being coaxial
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Environmental Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Botany (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

電漿處理方法
本發明係關於半導體元件之製造方法，尤其係關於進行電漿蝕刻的電漿處理方法。
近年來，伴隨著半導體裝置的高積體化，以元件分離法而言，使用一種溝渠元件分離法(Shallow Trench Isolation：以下簡稱為STI)。
STI係最初對矽基板，以例如氮化矽膜作為遮罩進行電漿蝕刻而形成元件分離用的溝渠(trench)。接著在所形成的溝渠埋入氧化矽膜，將多餘的氧化矽膜藉由CMP(Chemical Mechanical Polishing，化學性機械研磨)去除，藉此形成STI。
以元件分離用的溝渠的形成方法而言，在專利文獻1中係揭示藉由使用至少含有Cl2 與HBr的氣體的電漿蝕刻來進行蝕刻的方法。
此外，伴隨著近年的半導體裝置的高積體化，亦要求高微細化，在次世代的半導體裝置的STI中，圖求以20nm以下的開口寬幅的遮罩形成約300nm的深度的溝渠。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2003-007679號公報
但是，若藉由專利文獻1所揭示之使用至少含有Cl2 與HBr的氣體的電漿蝕刻，嘗試形成如上所示之高縱橫比的溝渠時，如圖3所示，在遮罩的開口寬幅狹窄的領域中，係在溝渠的側壁發生側邊蝕刻(side etching)，另外亦發生微負載(micro loading)。在此，微負載係指遮罩的開口寬幅寬廣的領域的溝渠深度比遮罩的開口寬幅狹窄的領域的溝渠深度為更深的蝕刻。
本發明係鑑於上述課題，提供一種在以最小的開口寬幅為20nm以下的遮罩形成溝渠的電漿處理方法中，可抑制側邊蝕刻及微負載的電漿處理方法。
本發明係一種電漿處理方法，其係以最小的開口寬幅為20nm以下的遮罩形成溝渠的電漿處理方法，其特徵為具有：藉由電漿蝕刻來形成溝渠的溝渠形成步驟；藉由電漿蝕刻，在溝渠的側壁形成氮化膜的氮化膜形成步驟；及藉由電漿蝕刻，在溝渠的側壁及底面形成氧化膜的氧化膜形成步驟。
藉由本發明，在以最小的開口寬幅為20nm以下的遮罩形成溝渠的電漿處理方法中，可抑制側邊蝕刻及微負載。
以下使用圖示說明本發明之實施形態。首先，一面參照圖1，一面說明最初用以實施本發明的電漿蝕刻裝置。
在真空容器101呈開放的上部設置用以對真空容器101內導入處理氣體的噴淋板104(例如石英製)、介電質窗105(例如石英製)，藉由氣密密封來形成處理室106。在噴淋板104係設置有用以對處理室106內供給處理氣體的複數孔洞，由氣體供給裝置107所被供給的處理氣體係透過噴淋板104的複數孔洞而被導入至處理室106內。此外，在真空容器101係透過真空排氣口108而連接有真空排氣裝置(未圖示)。
為了將用以生成電漿的高頻電力供給至處理室106，在介電質窗105的上方設有用以傳送電磁波的導波管109。被傳送至導波管109的電磁波(電漿生成用高頻)係由電磁波發生用電源103予以振盪。電磁波的頻率並未特別限定，在本實施例中係使用2.45GHz的微波。在處理室106的外周部設有用以形成磁場的磁場發生用線圈110，由電磁波發生用電源103所被振盪的微波係利用與藉由磁場發生用線圈所形成的磁場的相互作用，在處理室106內生成高密度的電漿。
此外，與噴淋板104相對向而在真空容器101的下部設有用以載置晶圓的試料台102。試料台102係以熔射膜(未圖示)被覆試料台表面，透過高頻濾波器114而連接直流電源115。另外，在試料台102係透過匹配電路112而連接有高頻偏壓電源113。在試料台102亦連接有溫度調節器(未圖示)。
被搬送至處理室106內之作為試料的晶圓111係藉由由直流電源115所被施加的直流電壓的靜電力而吸附在試料台102上來進行溫度調節，藉由氣體供給裝置107供給所希望的處理氣體之後，將真空容器101內藉由真空排氣裝置(未圖示)形成為預定的壓力，而在處理室106內發生電漿。
接著由高頻偏壓電源113對試料台102供給高頻電力，藉此將離子由電漿拉入至晶圓，晶圓111予以電漿蝕刻。此外，高頻偏壓電源113由於具備有脈衝振盪器，因此可對試料台102供給經時間調變的間歇性的高頻電力、或連續的高頻電力。
此外，藉由搬送手段(未圖示)，將晶圓111搬送至真空容器101內，且載置於試料台102上。藉由氣體供給裝置107對真空容器101內供給處理氣體，透過真空排氣裝置來一面控制處理室106內的壓力，一面由電磁波發生用電源103將微波供給至處理室106內而發生電漿。一面由高頻偏壓電源113對試料台102供給高頻電力，一面藉由在處理室106內所發生的電漿，被載置於試料台102上 的晶圓111係予以蝕刻。
以下說明使用上述電漿蝕刻裝置，以20nm以下的遮罩圖案形成元件分離用溝渠的電漿處理方法。
一面參照圖2(a)，一面說明最初形成元件分離用溝渠的晶圓111的構造。在矽基板201上，有氮化矽膜202作為遮罩，氮化矽膜202的遮罩係預先形成有開口。此外，氮化矽膜202的遮罩的開口寬幅並非為單一，氮化矽膜202的遮罩若大致區分，係由狹窄的開口寬幅領域與寬廣的開口寬幅領域所構成。在本實施例中最為狹窄的氮化矽膜202的遮罩的開口寬幅為20nm。此外，在本實施例中係設為形成約300nm的深度的溝渠。
首先，進行貫穿步驟，俾以去除最初堆積在矽基板201表面且材質為氧化矽膜的自然氧化膜，另外將矽基板201進行蝕刻而在矽基板201形成約60nm的深度的溝渠。
貫穿步驟係如表1所示，將O2 氣體設為60ml/min、CHF3 氣體設為60ml/min、處理壓力設為2.0Pa、微波電力設為700W、經時間調變的高頻偏壓電力設為800W、經時間調變的高頻偏壓電力的工作比(duty ratio)設為10%，去除自然氧化膜而形成約60nm的深度的溝渠。
該貫穿步驟後係可形成在圖2(b)所示之溝渠的側壁未發生側邊蝕刻，而且幾乎亦未發生微負載的約60nm的深度的溝渠。其中，工作比係當將經時間調變的間歇性的高頻電力的ON時間設為Ton 、OFF時間設為Toff 時，成 為工作比=Ton /(Ton +Toff )。此外，貫穿步驟係一面供給經時間調變的高頻偏壓電力，一面進行電漿蝕刻，因此相較於使用連續的高頻偏壓電力的情形，可使相對遮罩的溝渠的蝕刻率的選擇比提高。
接著，進行第一氮化膜形成步驟，俾以在主要藉由貫穿步驟所形成的溝渠的側壁形成氮化膜。
第一氮化膜形成步驟係如表1所示，將N2 氣體設為100ml/min、處理壓力設為2.0Pa、微波電力設為600W、高頻偏壓電力設為0W而形成氮化膜203。
該第一氮化膜形成步驟後係在藉由如圖2(c)所示之貫穿步驟所形成的溝渠的側壁與底面形成有氮化膜203。該第一氮化膜形成步驟係進行愈長時間，可形成愈厚的氮化膜203，但是如上所述，在該第一氮化膜形成步驟中，由於在溝渠的底面亦形成氮化膜203，因此若形成較厚的氮化膜203時，會妨礙在接下來的第一溝渠形成步驟的蝕刻。
因此，該第一氮化膜形成步驟係以形成不會妨礙在接下來的第一溝渠形成步驟的蝕刻的膜厚的氮化膜203的時間來進行。
此外，在本實施例之第一氮化膜形成步驟中，係僅使用N2 氣體，但是亦可使用N2 氣體與Ar氣體的混合氣體、或N2 氣體與He氣體的混合氣體。
接著，進行第一溝渠形成步驟，俾以藉由第一氮化膜形成步驟，將形成有氮化膜203的溝渠進行相當約80nm 的蝕刻而形成約140nm的深度的溝渠。
第一溝渠形成步驟係如表1所示，將Cl2 氣體設為100ml/min、O2 氣體設為5ml/min、處理壓力設為0.2Pa、微波電力設為800W、經時間調變的高頻偏壓電力設為600W、經時間調變的高頻偏壓電力的工作比設為25%而形成約140nm的深度的溝渠。
該第一溝渠形成步驟後係如圖2(d)所示，在溝渠的側壁未發生側邊蝕刻，而可形成約140nm的深度的溝渠。但是，稍微發生微負載。之所以在該第一溝渠形成步驟後在溝渠的側壁未發生側邊蝕刻，係被認為基於藉由第一氮化膜形成步驟而被形成在溝渠的側壁的氮化膜203作為對側邊蝕刻的保護膜而發揮功能所致。此外，第一溝渠形成步驟由於一面供給經時間調變的高頻偏壓電力一面進行電漿蝕刻，因此相較於使用連續的高頻偏壓電力的情形，可使相對遮罩的溝渠的蝕刻率的選擇比提高。
此外，在該時點的約140nm的深度的溝渠，藉由第一氮化膜形成步驟所形成的氮化膜203會消失。換言之，該第一溝渠形成步驟係僅在殘留有藉由第一氮化膜形成步驟所形成的側壁的氮化膜203的期間進行。
此外，在本實施例之第一溝渠形成步驟中，係使用Cl2 氣體與O2 氣體的混合氣體，但是亦可使用HBr氣體與O2 氣體的混合氣體。
接著，進行第二氮化膜形成步驟，俾以在第一溝渠形成步驟後所形成之約140nm的深度的溝渠的側壁形成氮化 膜來作為對溝渠的側壁的側邊蝕刻的保護膜。
該第二氮化膜形成步驟係如表1所示，以與第一氮化膜形成步驟相同的條件進行。
該第二氮化膜形成步驟後係如圖2(e)所示，在第一溝渠形成步驟後所形成之約140nm的深度的溝渠的側壁與底面形成有氮化膜203。此外，藉由第一溝渠形成步驟所發生的微負載並未被改善。
接著，進行第二溝渠形成步驟，俾以將藉由第二氮化膜形成步驟而形成有氮化膜203的溝渠進行相當約80nm的蝕刻而形成約220nm的深度的溝渠。
該第二溝渠形成步驟係如表1所示，以與第一溝渠形成步驟相同的條件進行。
該第二溝渠形成步驟後係如圖2(f)所示，在溝渠的側壁未發生側邊蝕刻，而形成有約220nm的深度的溝渠。但是，藉由第一溝渠形成步驟所發生的微負載係更加惡化。此外，在該時點的約220nm的深度的溝渠，藉由第二氮化膜形成步驟所形成的氮化膜203係會消失。
接著，進行氧化膜形成步驟，俾以在第二溝渠形成步驟後所形成之約220nm的深度的溝渠的側壁形成氧化膜204來作為對溝渠的側壁的側邊蝕刻的保護膜。
氧化膜形成步驟係如表1所示，將O2 氣體設為30ml/min、處理壓力設為0.2Pa、微波電力設為600W、高頻偏壓電力設為0W而形成氧化膜204。
該氧化膜形成步驟後係如圖2(g)所示，在第二溝渠 形成步驟後所形成之約220nm的深度的溝渠的側壁與底面形成有氧化膜204。此外，至第二溝渠形成步驟為止所發生的微負載係保持未被改善的狀況。
此外，在本實施例之氧化膜形成步驟中係僅使用O2 氣體，但是亦可使用O2 氣體與Ar氣體的混合氣體、或O2 氣體與He氣體的混合氣體。
接著，進行第三溝渠形成步驟，俾以將藉由氧化膜形成步驟而形成有氧化膜204的溝渠進行相當約80nm的蝕刻而形成約300nm的深度的溝渠。
第三溝渠形成步驟係如表1所示，以與第一溝渠形成步驟及第二溝渠形成步驟相同的條件進行。
該第三溝渠形成步驟後係如圖2(h)所示，在溝渠的側壁未發生側邊蝕刻，而形成有約300nm的深度的溝渠。此外，微負載亦可改善。但是，在約300nm的深度的溝渠的側壁稍微殘留有氧化膜204，但是藉由在第三溝渠形成步驟後所進行之利用氫氟酸等所進行的洗淨來去除。
在第三溝渠形成步驟後可改善微負載的理由如以下所示。
在第二溝渠形成步驟後所形成的約220nm的深度的溝渠的側壁與底面所形成的氧化膜204，相較於在第一氮化膜形成步驟及第二氮化膜形成步驟所形成的氮化膜203，對於氯自由基或氯離子發揮作為強固保護膜的功能。因此，在約220nm的深度的溝渠的底面所形成的氧化膜204，相較於在第一氮化膜形成步驟及第二氮化膜形成步驟所形 成的氮化膜203，妨礙藉由氯自由基或氯離子所致的蝕刻。
此外，縱橫比為10以上之遮罩的開口寬幅狹窄的領域的溝渠的底面，相較於遮罩的開口寬幅寬廣的領域的溝渠的底面，較不易形成氧化膜204，因此遮罩的開口寬幅寬廣的領域的溝渠的底面所形成的氧化膜204，相較於縱橫比為10以上且遮罩的開口寬幅狹窄的領域的溝渠的底面形成為較厚。因此，遮罩的開口寬幅寬廣的領域的溝渠的底面的蝕刻，相較於縱橫比為10以上且遮罩的開口寬幅狹窄的領域的溝渠的底面的蝕刻，較不會進行。藉此，被認為在第三溝渠形成步驟後改善微負載。在此，縱橫比係指將藉由電漿蝕刻所形成的溝渠的深度除以遮罩的開口寬幅所得的值。其中，在此的藉由電漿蝕刻來形成的溝渠深度係指並未包含遮罩的厚度。
以上藉由進行上述本發明之電漿處理，可以20nm以下的開口寬幅的遮罩來形成抑制發生在遮罩的開口寬幅狹窄的領域的側邊蝕刻及微負載的溝渠。
如上所述，本發明係藉由氮化膜形成步驟與氧化膜形成步驟，一面抑制對溝渠的側壁的側邊蝕刻一面形成溝渠，藉由氧化膜形成步驟來改善微負載的發明。此外，在本發明中，進行氧化膜形成步驟的時序極為重要。
例如，若以貫穿步驟、氧化膜形成步驟、第一溝渠形成步驟、第一氮化膜形成步驟、第二溝渠形成步驟、第二氮化膜形成步驟、第三溝渠形成步驟的順序，以20nm以下的開口寬幅的遮罩形成約300nm的深度的溝渠時，形成為如圖4(a)所示，在遮罩的開口寬幅狹窄的領域的溝渠的側壁發生側邊蝕刻，而微負載較大的結果。其中，此時的電漿處理方法係在縱橫比為3時進行氧化膜形成步驟的電漿處理方法。
接著，若以貫穿步驟、第一氮化膜形成步驟、第一溝渠形成步驟、氧化膜形成步驟、第二溝渠形成步驟、第二氮化膜形成步驟、第三溝渠形成步驟的順序，以20nm以 下的開口寬幅的遮罩形成約300nm的深度的溝渠時，形成為如圖4(b)所示，在遮罩的開口寬幅狹窄的領域的溝渠的側壁發生側邊蝕刻，相較於上述縱橫比為3時進行氧化膜形成步驟的電漿處理方法，微負載變小的結果。其中，此時的電漿處理方法係在縱橫比為7時進行氧化膜形成步驟的電漿處理方法。
根據該等結果，將縱橫比為3時進行氧化膜形成步驟的電漿處理方法、及縱橫比為7時進行氧化膜形成步驟的電漿處理方法、及本發明之電漿處理方法的各個的溝渠深度、側邊蝕刻量、微負載顯示於圖5。其中，本發明之電漿處理方法係縱橫比為11時進行氧化膜形成步驟的電漿處理方法。此外，圖5亦可謂為表示氧化膜形成步驟的縱橫比依存性的圖。
由圖5的結果可知，為了未發生側邊蝕刻而將微負載形成為13nm以下，必須將氧化膜形成步驟在縱橫比為10以上時進行。其中，在本實施例中，將以具有開口寬幅為20nm之遮罩的遮罩形成約300nm的深度的溝渠時的微負載的容許值設為13nm以下。
此外，在本實施例中，為了形成約300nm的深度的溝渠，而進行1次貫穿步驟、2次氮化膜形成步驟、3次溝渠形成步驟、及1次氧化膜形成步驟，但是在形成比300nm為更深的溝渠時，若以成為所希望的深度的方式分別增加氮化膜形成步驟與溝渠形成步驟的次數即可。
此外，在本實施例中，為了形成約300nm的深度的溝 渠，至進行氧化膜形成步驟為止分別各進行2次氮化膜形成步驟與溝渠形成步驟，但是亦可進行2次以上。
亦即，本發明之電漿處理方法係至成為預定的溝渠深度為止係分別反覆進行氮化膜形成步驟與溝渠形成步驟，在預定的溝渠深度以後則進行氧化膜形成步驟為特徵。
此外，在本實施例中係針對元件分離用溝渠的形成加以說明，但是並非限定於此，亦可適用於深溝渠、電容器用的溝渠形成。
此外，在本實施例中係針對使用微波的ECR(Electron Cyclotron Resonance，電子迴旋加速共振)方式的微波電漿蝕刻裝置中的適用例加以說明，但是並非限定於此，亦可適用於使用電容耦合型、感應耦合型的電漿生成手段的電漿蝕刻裝置。
101‧‧‧真空容器
102‧‧‧試料台
103‧‧‧電磁波發生用電源
104‧‧‧噴淋板
105‧‧‧介電質窗
106‧‧‧處理室
107‧‧‧氣體供給裝置
108‧‧‧真空排氣口
109‧‧‧導波管
110‧‧‧磁場發生用線圈
111‧‧‧晶圓
112‧‧‧匹配電路
113‧‧‧高頻偏壓電源
114‧‧‧高頻濾波器
115‧‧‧直流電源
201‧‧‧矽基板
202‧‧‧氮化矽膜
203‧‧‧氮化膜
204‧‧‧氧化膜
圖1係本發明之電漿蝕刻裝置的剖面圖。
圖2(a)係顯示形成元件分離用溝渠的晶圓111的構造圖。
圖2(b)係顯示貫穿步驟後的蝕刻形狀的圖。
圖2(c)係顯示第一氮化膜形成步驟後的蝕刻形狀的圖。
圖2(d)係顯示第一溝渠形成步驟後的蝕刻形狀的圖。
圖2(e)係顯示第二氮化膜形成步驟後的蝕刻形狀的 圖。
圖2(f)係顯示第二溝渠形成步驟後的蝕刻形狀的圖。
圖2(g)係顯示氧化膜形成步驟後的蝕刻形狀的圖。
圖2(h)係顯示第三溝渠形成步驟後的蝕刻形狀的圖。
圖3係顯示藉由習知技術所為之溝渠形成的圖。
圖4係顯示氧化膜形成步驟之每個縱橫比的形狀的圖。
圖5係顯示氧化膜形成步驟的縱橫比依存性的圖。

Claims (5)

  1. 一種電漿處理方法，其係以最小的開口寬幅為20nm以下的遮罩形成溝渠的電漿處理方法，其特徵為具有：藉由電漿蝕刻，在溝渠的側壁形成氮化膜的氮化膜形成步驟；在前述氮化膜形成步驟之後，藉由電漿蝕刻來形成溝渠的第一溝渠形成步驟；在藉由反覆前述氮化膜形成步驟與前述第一溝渠形成步驟形成預定深度的溝渠之後，藉由電漿蝕刻，在溝渠的側壁及底面形成氧化膜的氧化膜形成步驟；及在前述氧化膜形成步驟之後，藉由電漿蝕刻來形成溝渠的第二溝渠形成步驟。
  2. 一種電漿處理方法，其係以最小的開口寬幅為20nm以下的遮罩形成溝渠的電漿處理方法，其特徵為具有：藉由電漿蝕刻，在溝渠的側壁形成氮化膜的氮化膜形成步驟；藉由電漿蝕刻來形成溝渠的第一溝渠形成步驟；在藉由反覆前述氮化膜形成步驟與前述第一溝渠形成步驟形成預定深度的溝渠之後，藉由電漿蝕刻，在溝渠的側壁及底面形成氧化膜的氧化膜形成步驟；及在前述氧化膜形成步驟之後，藉由電漿蝕刻來形成溝渠的第二溝渠形成步驟。
  3. 如申請專利範圍第1項或第2項之電漿處理方法，其中，前述預定深度係縱橫比為10以上的深度。
  4. 如申請專利範圍第3項之電漿處理方法，其中，前述氮化膜形成步驟的電漿係使用N2 氣體的電漿，前述氧化膜形成步驟的電漿係使用O2 氣體的電漿。
  5. 如申請專利範圍第3項之電漿處理方法，其中，前述第一溝渠形成步驟的電漿及前述第二溝渠形成步驟的電漿係使用Cl2 氣體與O2 氣體的混合氣體的電漿。
TW101104378A 2011-12-21 2012-02-10 Plasma processing method TWI466187B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011279150A JP2013131587A (ja) 2011-12-21 2011-12-21 プラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201327661A TW201327661A (zh) 2013-07-01
TWI466187B true TWI466187B (zh) 2014-12-21

Family

ID=48654960

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104378A TWI466187B (zh) 2011-12-21 2012-02-10 Plasma processing method

Country Status (4)

Country Link
US (1) US9018075B2 (zh)
JP (1) JP2013131587A (zh)
KR (1) KR101312473B1 (zh)
TW (1) TWI466187B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095528B2 (ja) * 2013-09-04 2017-03-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
EP3067919A1 (en) * 2015-03-11 2016-09-14 IMEC vzw Method for forming vertical structures in a semiconductor target layer
US9761459B2 (en) * 2015-08-05 2017-09-12 Lam Research Corporation Systems and methods for reverse pulsing
US9966312B2 (en) * 2015-08-25 2018-05-08 Tokyo Electron Limited Method for etching a silicon-containing substrate
WO2018057493A1 (en) * 2016-09-21 2018-03-29 Tokyo Electron Limited Method of patterning intersecting structures
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
JP6987986B2 (ja) * 2019-07-18 2022-01-05 株式会社日立ハイテク プラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065479A1 (en) * 2007-09-07 2009-03-12 Koichi Nakaune Dry etching method of high-k film
WO2011115761A2 (en) * 2010-03-17 2011-09-22 Applied Materials, Inc. Invertable pattern loading with dry etch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3096008B2 (ja) * 1997-03-13 2000-10-10 ソニー株式会社 半導体装置の製造方法
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
JP2003007676A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
JP4854874B2 (ja) 2001-06-22 2012-01-18 東京エレクトロン株式会社 ドライエッチング方法
EP2077577A4 (en) * 2006-11-22 2010-03-24 Sumitomo Precision Prod Co SILICON STRUCTURE HAVING A HIGH SIDE OPENING, METHOD FOR PRODUCING THE SILICON STRUCTURE, A SILICON STRUCTURE MANUFACTURING DEVICE, A SILICON STRUCTURE PRODUCTION PROGRAM, AND METHOD FOR PRODUCING A SILICONE STRUCTURE METAL MASK
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR20090003716A (ko) * 2007-07-03 2009-01-12 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065479A1 (en) * 2007-09-07 2009-03-12 Koichi Nakaune Dry etching method of high-k film
WO2011115761A2 (en) * 2010-03-17 2011-09-22 Applied Materials, Inc. Invertable pattern loading with dry etch

Also Published As

Publication number Publication date
TW201327661A (zh) 2013-07-01
US20130164911A1 (en) 2013-06-27
KR20130072105A (ko) 2013-07-01
KR101312473B1 (ko) 2013-09-27
US9018075B2 (en) 2015-04-28
JP2013131587A (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
TWI466187B (zh) Plasma processing method
TWI667707B (zh) Dry etching method
JP6810059B2 (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
US20070175856A1 (en) Notch-Free Etching of High Aspect SOI Structures Using A Time Division Multiplex Process and RF Bias Modulation
TWI555080B (zh) Dry etching method
KR20180000692A (ko) 에칭 처리 방법
TW201701331A (zh) 閘極電極材料殘留物移除製程
KR20190008226A (ko) 에칭 방법
JP2015050440A (ja) プラズマ処理方法
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
KR100932763B1 (ko) 시료의 플라즈마 에칭방법
KR102447235B1 (ko) 플라스마 처리 방법
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP2012169390A (ja) プラズマ処理方法
JP2005294747A (ja) 半導体装置の製造方法および製造装置
JP7498369B2 (ja) プラズマ処理方法
JP5792613B2 (ja) プラズマエッチング方法
CN117096026A (zh) 蚀刻方法及等离子体处理装置
JP2015050229A (ja) プラズマエッチング方法
JP2004063921A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees