JP2003007676A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003007676A JP2003007676A JP2001183003A JP2001183003A JP2003007676A JP 2003007676 A JP2003007676 A JP 2003007676A JP 2001183003 A JP2001183003 A JP 2001183003A JP 2001183003 A JP2001183003 A JP 2001183003A JP 2003007676 A JP2003007676 A JP 2003007676A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- film
- nitride film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 底部がラウンド形状のトレンチを精度良く、
かつ効率的に形成する。 【解決手段】 シリコン基板１１の上に第１のシリコン
窒化膜１２を形成した後、トレンチ１４を形成し、次い
で第２のシリコン窒化膜１５を形成した後、異方性エッ
チングしてトレンチ１４の底部にある第２のシリコン窒
化膜１５を除去し、等方性エッチングしてこの底部をラ
ウンド形状とする。トレンチ１４の底部がラウンド形状
なので、熱処理時に結晶欠陥が発生せず、トランジスタ
のリークの発生を防止することができる。さらに、エッ
チングは異方性エッチング、等方性エッチングの２回で
あり、少ない工程数で効率的に、底部がラウンド形状の
トレンチ１４を形成することができる。さらに、トレン
チ１４の側壁が第２のシリコン窒化膜１５で保護されて
いるので、等方性エッチングの際、精度良くトレンチを
形成することができる。
かつ効率的に形成する。 【解決手段】 シリコン基板１１の上に第１のシリコン
窒化膜１２を形成した後、トレンチ１４を形成し、次い
で第２のシリコン窒化膜１５を形成した後、異方性エッ
チングしてトレンチ１４の底部にある第２のシリコン窒
化膜１５を除去し、等方性エッチングしてこの底部をラ
ウンド形状とする。トレンチ１４の底部がラウンド形状
なので、熱処理時に結晶欠陥が発生せず、トランジスタ
のリークの発生を防止することができる。さらに、エッ
チングは異方性エッチング、等方性エッチングの２回で
あり、少ない工程数で効率的に、底部がラウンド形状の
トレンチ１４を形成することができる。さらに、トレン
チ１４の側壁が第２のシリコン窒化膜１５で保護されて
いるので、等方性エッチングの際、精度良くトレンチを
形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板に形成されるトレンチの底部
を丸みのあるラウンド形状とする半導体装置の製造方法
に関する。
法に関し、特に半導体基板に形成されるトレンチの底部
を丸みのあるラウンド形状とする半導体装置の製造方法
に関する。
【０００２】
【従来の技術】半導体装置の微細加工が進むと、従来の
ＳＡＣ（Self Allighed Contact）技術では十分なコン
タクト面積が確保できず、その結果、シリコン基板への
接続抵抗が増加してしまう。これにより、例えばＤＲＡ
Ｍ（Dynamic Random Access Memory）などでは、データ
保持特性が悪化し、製品の歩留まり低下を引き起こす。
ＳＡＣ（Self Allighed Contact）技術では十分なコン
タクト面積が確保できず、その結果、シリコン基板への
接続抵抗が増加してしまう。これにより、例えばＤＲＡ
Ｍ（Dynamic Random Access Memory）などでは、データ
保持特性が悪化し、製品の歩留まり低下を引き起こす。
【０００３】そこで、ゲート電極をシリコン基板に形成
したトレンチ内部に形成する構造の半導体装置が提案さ
れている。このような半導体装置は、シリコン基板に形
成されたトレンチにゲートが形成された構造を有してい
て、接続抵抗の増加を抑制する方法として開発が進めら
れている。
したトレンチ内部に形成する構造の半導体装置が提案さ
れている。このような半導体装置は、シリコン基板に形
成されたトレンチにゲートが形成された構造を有してい
て、接続抵抗の増加を抑制する方法として開発が進めら
れている。
【０００４】
【発明が解決しようとする課題】しかし、このような半
導体装置は、従来、トレンチの底部を平坦に形成してい
たため、製造工程中の熱処理時に、そのコーナー部に応
力が集中し、結晶欠陥が発生するという問題点があっ
た。
導体装置は、従来、トレンチの底部を平坦に形成してい
たため、製造工程中の熱処理時に、そのコーナー部に応
力が集中し、結晶欠陥が発生するという問題点があっ
た。
【０００５】図７はトレンチにゲート電極が形成された
従来の半導体装置の概略の断面図である。半導体装置１
００のシリコン基板１０１には、底部が平坦に形成され
ているトレンチ１０２が形成されている。このトレンチ
１０２の側壁にはゲート酸化膜１０３が形成されてい
て、さらに、ポリシリコンなどから成るゲート電極１０
４が形成されている。また、このゲート電極１０４の近
傍であって、シリコン基板１０１の内部には、図示しな
いソース・ドレイン領域が形成されている。
従来の半導体装置の概略の断面図である。半導体装置１
００のシリコン基板１０１には、底部が平坦に形成され
ているトレンチ１０２が形成されている。このトレンチ
１０２の側壁にはゲート酸化膜１０３が形成されてい
て、さらに、ポリシリコンなどから成るゲート電極１０
４が形成されている。また、このゲート電極１０４の近
傍であって、シリコン基板１０１の内部には、図示しな
いソース・ドレイン領域が形成されている。
【０００６】上記の構成の半導体装置１００の製造にお
いては、トレンチ１０２の形成後の側壁酸化によるゲー
ト酸化膜１０３の形成工程や、不純物導入によるソース
・ドレイン領域の形成工程などで行う熱処理の際、トレ
ンチ１０２のコーナー部に応力が集中するようになる。
このような応力集中により、トレンチ１０２には結晶欠
陥が生じる場合があり、この結晶欠陥により、トランジ
スタのリークが発生し、製造の歩留まりを低下させると
いう問題点があった。
いては、トレンチ１０２の形成後の側壁酸化によるゲー
ト酸化膜１０３の形成工程や、不純物導入によるソース
・ドレイン領域の形成工程などで行う熱処理の際、トレ
ンチ１０２のコーナー部に応力が集中するようになる。
このような応力集中により、トレンチ１０２には結晶欠
陥が生じる場合があり、この結晶欠陥により、トランジ
スタのリークが発生し、製造の歩留まりを低下させると
いう問題点があった。
【０００７】そこで、トレンチの底部を丸みのあるラウ
ンド形状とすることにより、熱処理時の応力集中を緩和
した半導体装置が提案されている。例えば、特開平８−
２７４１５７号公報では、半導体基板表面近傍にＶ字溝
を形成した後、反応性イオンエッチングによって、Ｖ字
形状を反映して丸みを帯びたラウンド形状のトレンチを
形成している。しかし、この方法ではＶ字溝の形成およ
びトレンチ形成にかかる工程数が多くなる。
ンド形状とすることにより、熱処理時の応力集中を緩和
した半導体装置が提案されている。例えば、特開平８−
２７４１５７号公報では、半導体基板表面近傍にＶ字溝
を形成した後、反応性イオンエッチングによって、Ｖ字
形状を反映して丸みを帯びたラウンド形状のトレンチを
形成している。しかし、この方法ではＶ字溝の形成およ
びトレンチ形成にかかる工程数が多くなる。
【０００８】また、特開平９−３３０９２８号公報で
は、半導体基板にレジストパターンをマスクとして、異
方性エッチングを施し、その後引き続き、等方性エッチ
ングを施すことにより、底部の丸いトレンチを形成して
いる。しかし、この方法の場合、等方性エッチングによ
り、トレンチをレジストパターンの径よりも大きく形成
している。そのため、トレンチの径がレジストパターン
の加工限界の径よりも大きくなるので、半導体装置の微
細化への対応が難しくなる可能性がある。
は、半導体基板にレジストパターンをマスクとして、異
方性エッチングを施し、その後引き続き、等方性エッチ
ングを施すことにより、底部の丸いトレンチを形成して
いる。しかし、この方法の場合、等方性エッチングによ
り、トレンチをレジストパターンの径よりも大きく形成
している。そのため、トレンチの径がレジストパターン
の加工限界の径よりも大きくなるので、半導体装置の微
細化への対応が難しくなる可能性がある。
【０００９】さらに、特開２００１−４４２１６号公報
では、半導体基板にレジストパターンをマスクとして、
異方性エッチングにより底部が平坦なトレンチを形成し
た後、順テーパーエッチングを施してトレンチのコーナ
ー部を面取りし、その後、等方性エッチングを施すこと
により、底部の丸いトレンチを形成している。この方法
は、トレンチ底部の曲率半径を制御するものであるが、
等方性エッチングの際、トレンチの径がレジストパター
ンの加工限界の径よりも大きくなる可能性があり、微細
化への対応が難しくなる可能性がある。
では、半導体基板にレジストパターンをマスクとして、
異方性エッチングにより底部が平坦なトレンチを形成し
た後、順テーパーエッチングを施してトレンチのコーナ
ー部を面取りし、その後、等方性エッチングを施すこと
により、底部の丸いトレンチを形成している。この方法
は、トレンチ底部の曲率半径を制御するものであるが、
等方性エッチングの際、トレンチの径がレジストパター
ンの加工限界の径よりも大きくなる可能性があり、微細
化への対応が難しくなる可能性がある。
【００１０】本発明はこのような点に鑑みてなされたも
のであり、底部がラウンド形状のトレンチを精度良く、
かつ、効率的に形成する半導体装置の製造方法を提供す
ることを目的とする。
のであり、底部がラウンド形状のトレンチを精度良く、
かつ、効率的に形成する半導体装置の製造方法を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、半導体
基板にトレンチを形成する半導体装置の製造方法におい
て、半導体基板の上に、半導体基板に対してエッチング
選択性を有する第１の膜を形成する工程と、第１の膜の
上にレジストパターンを形成し、第１の膜と半導体基板
とをエッチングしてトレンチを形成する工程と、半導体
基板の全面に、半導体基板に対してエッチング選択性を
有する第２の膜を形成する工程と、異方性エッチングし
てトレンチの底部に形成された第２の膜を除去する工程
と、等方性エッチングして底部をラウンド形状とする工
程とを有することを特徴とする半導体装置の製造方法が
提供される。
基板にトレンチを形成する半導体装置の製造方法におい
て、半導体基板の上に、半導体基板に対してエッチング
選択性を有する第１の膜を形成する工程と、第１の膜の
上にレジストパターンを形成し、第１の膜と半導体基板
とをエッチングしてトレンチを形成する工程と、半導体
基板の全面に、半導体基板に対してエッチング選択性を
有する第２の膜を形成する工程と、異方性エッチングし
てトレンチの底部に形成された第２の膜を除去する工程
と、等方性エッチングして底部をラウンド形状とする工
程とを有することを特徴とする半導体装置の製造方法が
提供される。
【００１２】上記構成によれば、トレンチが形成された
半導体基板上に、半導体基板に対してエッチング選択性
を有する第１の膜が形成され、さらに、この上に、半導
体基板に対してエッチング選択性を有する第２の膜が形
成されるので、トレンチの底部に形成された第２の膜を
異方性エッチングにより除去した後も、半導体基板表面
は第１の膜で保護され、半導体基板表面の異方性エッチ
ングによる損傷がない。また、トレンチに形成されてい
る第２の膜が、底部の第２の膜の除去後においてもトレ
ンチ側壁を保護しているので、等方性エッチングにより
底部をラウンド形状とする際、底部のみがエッチングさ
れて、半導体基板平行方向への拡大がない。
半導体基板上に、半導体基板に対してエッチング選択性
を有する第１の膜が形成され、さらに、この上に、半導
体基板に対してエッチング選択性を有する第２の膜が形
成されるので、トレンチの底部に形成された第２の膜を
異方性エッチングにより除去した後も、半導体基板表面
は第１の膜で保護され、半導体基板表面の異方性エッチ
ングによる損傷がない。また、トレンチに形成されてい
る第２の膜が、底部の第２の膜の除去後においてもトレ
ンチ側壁を保護しているので、等方性エッチングにより
底部をラウンド形状とする際、底部のみがエッチングさ
れて、半導体基板平行方向への拡大がない。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１ないし図６は本発明の実施の
形態に係るシリコン基板の作製方法を説明する図であ
る。
を参照して説明する。図１ないし図６は本発明の実施の
形態に係るシリコン基板の作製方法を説明する図であ
る。
【００１４】図２はトレンチ形成工程におけるシリコン
基板の概略の断面図である。まず、半導体基板となるシ
リコン基板１１上に、第１の膜として第１のシリコン窒
化膜１２を形成する。この第１のシリコン窒化膜１２
は、後述する第２の膜として形成される第２のシリコン
窒化膜１５を異方性エッチングする際、およびシリコン
基板１１を等方性エッチングする際のシリコン基板１１
表面の保護マスクとして機能し、その材質は、シリコン
基板１１のエッチング時に十分な選択比を得られるもの
であればよく、シリコン窒化膜のほか、二酸化シリコン
膜なども用いることができる。また、この第１のシリコ
ン窒化膜１２の膜厚は、後述する第２のシリコン窒化膜
１５の２５％以上の膜厚であることが好ましい。
基板の概略の断面図である。まず、半導体基板となるシ
リコン基板１１上に、第１の膜として第１のシリコン窒
化膜１２を形成する。この第１のシリコン窒化膜１２
は、後述する第２の膜として形成される第２のシリコン
窒化膜１５を異方性エッチングする際、およびシリコン
基板１１を等方性エッチングする際のシリコン基板１１
表面の保護マスクとして機能し、その材質は、シリコン
基板１１のエッチング時に十分な選択比を得られるもの
であればよく、シリコン窒化膜のほか、二酸化シリコン
膜なども用いることができる。また、この第１のシリコ
ン窒化膜１２の膜厚は、後述する第２のシリコン窒化膜
１５の２５％以上の膜厚であることが好ましい。
【００１５】第１のシリコン窒化膜１２の形成後、この
第１のシリコン窒化膜１２およびシリコン基板１１をエ
ッチングする際のマスクとなるレジスト１３を塗布し、
リソグラフィ技術を用いてレジストパターンを形成す
る。
第１のシリコン窒化膜１２およびシリコン基板１１をエ
ッチングする際のマスクとなるレジスト１３を塗布し、
リソグラフィ技術を用いてレジストパターンを形成す
る。
【００１６】このレジストパターンをマスクとして第１
のシリコン窒化膜１２およびシリコン基板１１をエッチ
ングし、トレンチ１４を形成する。この段階では、形成
されるトレンチ１４の底部は平坦な形状となっている。
のシリコン窒化膜１２およびシリコン基板１１をエッチ
ングし、トレンチ１４を形成する。この段階では、形成
されるトレンチ１４の底部は平坦な形状となっている。
【００１７】ここで、第１のシリコン窒化膜１２のエッ
チングは、平行平板タイプのプラズマエッチング装置を
用い、圧力：８．０Ｐａ、Top Power：２０００Ｗ、Bia
s Power：１５００Ｗ、ＣＦ4（四フッ化炭素）流量：９
０ｃｍ3／ｍｉｎ、ＣＨＦ3（トリフルオロメタン）流
量：１０ｃｍ3／ｍｉｎ、Ａｒ（アルゴン）流量：５０
０ｃｍ3／ｍｉｎ、Ｏ2（酸素）流量：２０ｃｍ3／ｍｉ
ｎの条件で行う。また、シリコン基板１１のエッチング
は、ＩＣＰタイプのプラズマエッチング装置を用い、圧
力：６．７Ｐａ、Top Power：６００Ｗ、Bias Power：
２５０Ｗ、Ｃｌ2（塩素）流量：１５０ｃｍ3／ｍｉｎ、
Ｏ2流量：６ｃｍ3／ｍｉｎの条件で行う。
チングは、平行平板タイプのプラズマエッチング装置を
用い、圧力：８．０Ｐａ、Top Power：２０００Ｗ、Bia
s Power：１５００Ｗ、ＣＦ4（四フッ化炭素）流量：９
０ｃｍ3／ｍｉｎ、ＣＨＦ3（トリフルオロメタン）流
量：１０ｃｍ3／ｍｉｎ、Ａｒ（アルゴン）流量：５０
０ｃｍ3／ｍｉｎ、Ｏ2（酸素）流量：２０ｃｍ3／ｍｉ
ｎの条件で行う。また、シリコン基板１１のエッチング
は、ＩＣＰタイプのプラズマエッチング装置を用い、圧
力：６．７Ｐａ、Top Power：６００Ｗ、Bias Power：
２５０Ｗ、Ｃｌ2（塩素）流量：１５０ｃｍ3／ｍｉｎ、
Ｏ2流量：６ｃｍ3／ｍｉｎの条件で行う。
【００１８】次いで、酸素を含むガスを用いてアッシン
グ処理を行い、レジスト１３を除去する。なお、上記の
第１のシリコン窒化膜１２のエッチング後、シリコン基
板１１のエッチング前に、レジスト１３を除去すること
は、シリコン基板１１へのコンタミネーション防止に有
効である。また、上記のアッシング処理に代えて、硫酸
過水を用いてレジスト除去を行うこととしてもよい。
グ処理を行い、レジスト１３を除去する。なお、上記の
第１のシリコン窒化膜１２のエッチング後、シリコン基
板１１のエッチング前に、レジスト１３を除去すること
は、シリコン基板１１へのコンタミネーション防止に有
効である。また、上記のアッシング処理に代えて、硫酸
過水を用いてレジスト除去を行うこととしてもよい。
【００１９】図３はシリコン窒化膜形成工程におけるシ
リコン基板の概略の断面図である。トレンチ形成工程
後、シリコン基板１１の全面に第２のシリコン窒化膜１
５を形成する。この第２のシリコン窒化膜１５は、シリ
コン基板１１に対して十分な選択比が得られるものであ
ればよく、二酸化シリコンなども用いることができる。
リコン基板の概略の断面図である。トレンチ形成工程
後、シリコン基板１１の全面に第２のシリコン窒化膜１
５を形成する。この第２のシリコン窒化膜１５は、シリ
コン基板１１に対して十分な選択比が得られるものであ
ればよく、二酸化シリコンなども用いることができる。
【００２０】この第２のシリコン窒化膜１５は、シリコ
ン基板１１表面と、トレンチ形成工程で形成されたトレ
ンチ１４の底部および側壁に形成される。図４は異方性
エッチング工程におけるシリコン基板の概略の断面図で
ある。
ン基板１１表面と、トレンチ形成工程で形成されたトレ
ンチ１４の底部および側壁に形成される。図４は異方性
エッチング工程におけるシリコン基板の概略の断面図で
ある。
【００２１】第２のシリコン窒化膜１５の形成後、この
第２のシリコン窒化膜１５を異方性に全面エッチングす
る。このエッチングには、平行平板タイプのプラズマエ
ッチング装置を用い、圧力：４．０Ｐａ、Top Power：
２０００Ｗ、Bias Power：１０００Ｗ、ＣＨＦ3流量：
３０ｃｍ3／ｍｉｎ、Ａｒ流量：３００ｃｍ3／ｍｉｎ、
ＣＯ（一酸化炭素）流量：１０ｃｍ3／ｍｉｎの条件で
行う。
第２のシリコン窒化膜１５を異方性に全面エッチングす
る。このエッチングには、平行平板タイプのプラズマエ
ッチング装置を用い、圧力：４．０Ｐａ、Top Power：
２０００Ｗ、Bias Power：１０００Ｗ、ＣＨＦ3流量：
３０ｃｍ3／ｍｉｎ、Ａｒ流量：３００ｃｍ3／ｍｉｎ、
ＣＯ（一酸化炭素）流量：１０ｃｍ3／ｍｉｎの条件で
行う。
【００２２】この異方性エッチングにより、トレンチ１
４の底部に形成されていた第２のシリコン窒化膜１５が
除去される。このとき、トレンチ１４の側壁に形成され
ている第２のシリコン窒化膜１５はエッチングされずに
残り、側壁が露出することはない。さらに、シリコン基
板１１表面には、第２のシリコン窒化膜１５が除去され
た後も、その下層に形成されていた第１のシリコン窒化
膜１２が残っていて、この異方性エッチングの際の保護
マスクとして機能するので、シリコン基板１１表面にお
ける異方性エッチングによる損傷が発生しない。
４の底部に形成されていた第２のシリコン窒化膜１５が
除去される。このとき、トレンチ１４の側壁に形成され
ている第２のシリコン窒化膜１５はエッチングされずに
残り、側壁が露出することはない。さらに、シリコン基
板１１表面には、第２のシリコン窒化膜１５が除去され
た後も、その下層に形成されていた第１のシリコン窒化
膜１２が残っていて、この異方性エッチングの際の保護
マスクとして機能するので、シリコン基板１１表面にお
ける異方性エッチングによる損傷が発生しない。
【００２３】図１は等方性エッチング工程におけるシリ
コン基板の概略の断面図である。異方性エッチングによ
り、トレンチ１４の底部およびシリコン基板１１上の第
２のシリコン窒化膜１５を除去した後、シリコン基板１
１上に形成されている第１のシリコン窒化膜１２および
トレンチ１４の側壁に形成されている第２のシリコン窒
化膜１５をマスクとして、シリコン基板１１のトレンチ
１４の底部を等方性にエッチングする。このエッチング
には、ＲＦバイアス印加型有磁気マイクロ波タイプのプ
ラズマエッチング装置を用いて、圧力：０．４Ｐａ、マ
イクロ波パワー：８５０Ｗ、RF Bias Power：５Ｗ、Ｃ
ｌ2流量：６０ｃｍ3／ｍｉｎ、Ｏ2流量：２０ｃｍ3／ｍ
ｉｎの条件で行う。
コン基板の概略の断面図である。異方性エッチングによ
り、トレンチ１４の底部およびシリコン基板１１上の第
２のシリコン窒化膜１５を除去した後、シリコン基板１
１上に形成されている第１のシリコン窒化膜１２および
トレンチ１４の側壁に形成されている第２のシリコン窒
化膜１５をマスクとして、シリコン基板１１のトレンチ
１４の底部を等方性にエッチングする。このエッチング
には、ＲＦバイアス印加型有磁気マイクロ波タイプのプ
ラズマエッチング装置を用いて、圧力：０．４Ｐａ、マ
イクロ波パワー：８５０Ｗ、RF Bias Power：５Ｗ、Ｃ
ｌ2流量：６０ｃｍ3／ｍｉｎ、Ｏ2流量：２０ｃｍ3／ｍ
ｉｎの条件で行う。
【００２４】この等方性エッチングでのエッチング量
は、トレンチ１４の側壁に形成されている第２のシリコ
ン窒化膜１５と同量となるように行う。これにより、ト
レンチ１４の底部がラウンド形状に形成される。また、
等方性にエッチングすることで、シリコン基板１１への
プラズマダメージを除去することができる。
は、トレンチ１４の側壁に形成されている第２のシリコ
ン窒化膜１５と同量となるように行う。これにより、ト
レンチ１４の底部がラウンド形状に形成される。また、
等方性にエッチングすることで、シリコン基板１１への
プラズマダメージを除去することができる。
【００２５】この等方性エッチングによって形成される
トレンチ１４の径は、その側壁が第２のシリコン窒化膜
１５で保護されているため、シリコン基板１１の平行方
向に向かって拡大することがない。
トレンチ１４の径は、その側壁が第２のシリコン窒化膜
１５で保護されているため、シリコン基板１１の平行方
向に向かって拡大することがない。
【００２６】図５はシリコン窒化膜除去工程におけるシ
リコン基板の概略の断面図である。等方性エッチングに
よるトレンチ１４の底部をラウンド形状とした後、シリ
コン基板１１上の第１のシリコン窒化膜１２、およびト
レンチ１４側壁の第２のシリコン窒化膜１５を、シリコ
ン基板１１と選択性のある加工方法で除去する。この加
工方法としては、ドライエッチングであっても、ウェッ
トエッチングであってもよい。
リコン基板の概略の断面図である。等方性エッチングに
よるトレンチ１４の底部をラウンド形状とした後、シリ
コン基板１１上の第１のシリコン窒化膜１２、およびト
レンチ１４側壁の第２のシリコン窒化膜１５を、シリコ
ン基板１１と選択性のある加工方法で除去する。この加
工方法としては、ドライエッチングであっても、ウェッ
トエッチングであってもよい。
【００２７】これにより、シリコン基板１１に、ラウン
ド形状の底部が形成されたトレンチ１４を有するシリコ
ン基板１１が形成される。また、形成されるトレンチ１
４は、その径が、レジスト１３の径と略同一となり、レ
ジストパターンのサイズ制御によってトレンチ１４のサ
イズを制御することができる。
ド形状の底部が形成されたトレンチ１４を有するシリコ
ン基板１１が形成される。また、形成されるトレンチ１
４は、その径が、レジスト１３の径と略同一となり、レ
ジストパターンのサイズ制御によってトレンチ１４のサ
イズを制御することができる。
【００２８】以上に説明したように、シリコン基板の作
製において、異方性エッチングと等方性エッチングとの
２回のエッチングにより、少ない工程数で効率的に、底
部がラウンド形状のトレンチを形成することができる。
さらに、等方性エッチングにおけるトレンチの径の拡大
を防止することができ、精度良くトレンチを形成するこ
とができる。
製において、異方性エッチングと等方性エッチングとの
２回のエッチングにより、少ない工程数で効率的に、底
部がラウンド形状のトレンチを形成することができる。
さらに、等方性エッチングにおけるトレンチの径の拡大
を防止することができ、精度良くトレンチを形成するこ
とができる。
【００２９】なお、上記の異方性エッチングおよび等方
性エッチングに用いた装置は単なる例であって、他の装
置を用いることもできる。さらに、条件を適当に選択し
て異方性エッチングと等方性エッチングとに同一装置を
用いる構成とすれば、これら２回のエッチングを同一チ
ャンバー内で行うことができ、製造工程をより簡素化す
ることができるようになる。
性エッチングに用いた装置は単なる例であって、他の装
置を用いることもできる。さらに、条件を適当に選択し
て異方性エッチングと等方性エッチングとに同一装置を
用いる構成とすれば、これら２回のエッチングを同一チ
ャンバー内で行うことができ、製造工程をより簡素化す
ることができるようになる。
【００３０】上記の方法で作製したシリコン基板を用い
て半導体装置を製造する。図６は本形態の方法で作製し
たシリコン基板を用いた半導体装置の概略の断面図であ
る。
て半導体装置を製造する。図６は本形態の方法で作製し
たシリコン基板を用いた半導体装置の概略の断面図であ
る。
【００３１】半導体装置２０のシリコン基板２１には、
底部がラウンド形状のトレンチ２４が形成されている。
このトレンチ２４の側壁にはゲート酸化膜２６が形成さ
れていて、さらに、ポリシリコンなどから成るゲート電
極２７が埋め込まれている。また、シリコン基板２１の
内部であって、ゲート電極２７の近傍には、図示しない
ソース・ドレイン領域が形成されている。
底部がラウンド形状のトレンチ２４が形成されている。
このトレンチ２４の側壁にはゲート酸化膜２６が形成さ
れていて、さらに、ポリシリコンなどから成るゲート電
極２７が埋め込まれている。また、シリコン基板２１の
内部であって、ゲート電極２７の近傍には、図示しない
ソース・ドレイン領域が形成されている。
【００３２】半導体装置２０の製造方法としては、ま
ず、上記の方法によって底部がラウンド形状のトレンチ
２４が形成されているシリコン基板２１を熱処理し、ト
レンチ２４の側壁を酸化してゲート酸化膜２６を形成
し、さらに、ポリシリコンなどの電極材料を埋め込んで
ゲート電極２７を形成する。次いで、シリコン基板２１
の表面に不純物を導入してソース・ドレイン領域を形成
する。ここで、不純物の導入後には、不純物の拡散を促
進するとともに、不純物導入時にシリコン基板２１が受
けたダメージを回復するために熱処理が施され、半導体
装置２０が形成される。
ず、上記の方法によって底部がラウンド形状のトレンチ
２４が形成されているシリコン基板２１を熱処理し、ト
レンチ２４の側壁を酸化してゲート酸化膜２６を形成
し、さらに、ポリシリコンなどの電極材料を埋め込んで
ゲート電極２７を形成する。次いで、シリコン基板２１
の表面に不純物を導入してソース・ドレイン領域を形成
する。ここで、不純物の導入後には、不純物の拡散を促
進するとともに、不純物導入時にシリコン基板２１が受
けたダメージを回復するために熱処理が施され、半導体
装置２０が形成される。
【００３３】このように、半導体装置２０の製造におい
ては、ゲート酸化膜２６およびソース・ドレイン領域を
形成する際に熱処理が施される。しかし、トレンチ２４
は底部がラウンド形状であるため、結晶欠陥の発生が防
止される。したがって、シリコン基板２１内部に形成す
るトランジスタのリークの発生が防止され、製造におけ
る歩留まり低下が抑制される。
ては、ゲート酸化膜２６およびソース・ドレイン領域を
形成する際に熱処理が施される。しかし、トレンチ２４
は底部がラウンド形状であるため、結晶欠陥の発生が防
止される。したがって、シリコン基板２１内部に形成す
るトランジスタのリークの発生が防止され、製造におけ
る歩留まり低下が抑制される。
【００３４】また、半導体装置２０において、トレンチ
２４は異方性エッチングによってシリコン基板２１内部
に向かって垂直方向に形成されているので、トランジス
タの実行ゲート長を精度良く管理することができる。さ
らに、トレンチ２４の底部をラウンド形状とすること
で、このトレンチ２４の内側全面をトランジスタのゲー
トとして使用することができるので、十分な長さの実行
ゲート長を確保することができる。
２４は異方性エッチングによってシリコン基板２１内部
に向かって垂直方向に形成されているので、トランジス
タの実行ゲート長を精度良く管理することができる。さ
らに、トレンチ２４の底部をラウンド形状とすること
で、このトレンチ２４の内側全面をトランジスタのゲー
トとして使用することができるので、十分な長さの実行
ゲート長を確保することができる。
【００３５】
【発明の効果】以上説明したように本発明では、半導体
基板の上に、半導体基板に対してエッチング選択性を有
する第１の膜を形成した後、トレンチを形成し、次いで
半導体基板に対してエッチング選択性を有する第２の膜
を形成した後、異方性エッチングしてトレンチの底部に
形成されている第２の膜を除去し、最後に、等方性エッ
チングして底部をラウンド形状とするように構成した。
トレンチの底部がラウンド形状であるため、熱処理時の
結晶欠陥の発生を防止することができ、半導体基板内部
に形成するトランジスタのリークの発生を防止すること
ができる。
基板の上に、半導体基板に対してエッチング選択性を有
する第１の膜を形成した後、トレンチを形成し、次いで
半導体基板に対してエッチング選択性を有する第２の膜
を形成した後、異方性エッチングしてトレンチの底部に
形成されている第２の膜を除去し、最後に、等方性エッ
チングして底部をラウンド形状とするように構成した。
トレンチの底部がラウンド形状であるため、熱処理時の
結晶欠陥の発生を防止することができ、半導体基板内部
に形成するトランジスタのリークの発生を防止すること
ができる。
【００３６】さらに、エッチングは異方性エッチング、
等方性エッチングの２回であり、少ない工程数で効率的
に、底部がラウンド形状のトレンチを形成することがで
きる。さらに、等方性エッチングの際、トレンチの側壁
が第２の膜で保護されているので、トレンチの径の拡大
を防止し、精度良くトレンチを形成することができる。
等方性エッチングの２回であり、少ない工程数で効率的
に、底部がラウンド形状のトレンチを形成することがで
きる。さらに、等方性エッチングの際、トレンチの側壁
が第２の膜で保護されているので、トレンチの径の拡大
を防止し、精度良くトレンチを形成することができる。
【００３７】また、トレンチは半導体基板内部に向かっ
て垂直方向に形成されているので、実行ゲート長を精度
良く管理することができる。さらに、トレンチの底部を
ラウンド形状とすることで、その内側全面をゲートとし
て使用することができるので、十分な長さの実行ゲート
長を確保することができる。
て垂直方向に形成されているので、実行ゲート長を精度
良く管理することができる。さらに、トレンチの底部を
ラウンド形状とすることで、その内側全面をゲートとし
て使用することができるので、十分な長さの実行ゲート
長を確保することができる。
【図１】等方性エッチング工程におけるシリコン基板の
概略の断面図である。
概略の断面図である。
【図２】トレンチ形成工程におけるシリコン基板の概略
の断面図である。
の断面図である。
【図３】シリコン窒化膜形成工程におけるシリコン基板
の概略の断面図である。
の概略の断面図である。
【図４】異方性エッチング工程におけるシリコン基板の
概略の断面図である。
概略の断面図である。
【図５】シリコン窒化膜除去工程におけるシリコン基板
の概略の断面図である。
の概略の断面図である。
【図６】本形態の方法で作製したシリコン基板を用いた
半導体装置の概略の断面図である。
半導体装置の概略の断面図である。
【図７】トレンチにゲート電極が形成された従来の半導
体装置の概略の断面図である。
体装置の概略の断面図である。
１１……シリコン基板、１２……第１のシリコン窒化
膜、１３……レジスト、１４……トレンチ、１５……第
２のシリコン窒化膜。
膜、１３……レジスト、１４……トレンチ、１５……第
２のシリコン窒化膜。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA16 BA04 BA20 BD01 CA06
DA01 DA04 DA16 DA23 DA26
DB01 DB07 EA07 EA29 EB04
5F140 AA24 AA26 AA39 AB01 AC32
BA01 BB02 BE07 BF04 BF43
BK21
Claims (5)
- 【請求項１】 半導体基板にトレンチを形成する半導体
装置の製造方法において、 半導体基板の上に、前記半導体基板に対してエッチング
選択性を有する第１の膜を形成する工程と、 前記第１の膜の上にレジストパターンを形成し、前記第
１の膜と前記半導体基板とをエッチングしてトレンチを
形成する工程と、 前記半導体基板の全面に、前記半導体基板に対してエッ
チング選択性を有する第２の膜を形成する工程と、 異方性エッチングして前記トレンチの底部に形成された
前記第２の膜を除去する工程と、 等方性エッチングして前記底部をラウンド形状とする工
程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体基板は、シリコン基板である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記第１の膜は、シリコン窒化膜である
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項４】 前記第１の膜は、二酸化シリコン膜であ
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項５】 異方性エッチングして前記トレンチの前
記底部に形成された前記第２の膜を除去する工程と、等
方性エッチングして前記底部をラウンド形状とする工程
とを同一チャンバー内で行うことを特徴とする請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183003A JP2003007676A (ja) | 2001-06-18 | 2001-06-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001183003A JP2003007676A (ja) | 2001-06-18 | 2001-06-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007676A true JP2003007676A (ja) | 2003-01-10 |
Family
ID=19023012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001183003A Pending JP2003007676A (ja) | 2001-06-18 | 2001-06-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007676A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079803A1 (ja) * | 2003-03-05 | 2004-09-16 | Sumitomo Electric Industries, Ltd. | 窒化物系半導体装置およびその製造方法 |
| JP2004296488A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| KR100799121B1 (ko) | 2005-12-22 | 2008-01-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| JP2008124461A (ja) * | 2006-11-06 | 2008-05-29 | Hynix Semiconductor Inc | リセスゲートを有する半導体素子の製造方法 |
| DE102008027193A1 (de) | 2007-06-07 | 2008-12-11 | Denso Corp., Kariya-shi | Verfahren zur Herstellung einer Halbleitervorrichtung einschließlich eines Trench-bildenden Verfahrens |
| DE102008032796A1 (de) | 2007-07-13 | 2009-01-22 | Denso Corp., Kariya-shi | Halbleitervorrichtung mit P-N-Säulenabschnitt |
| US7821060B2 (en) | 2007-07-19 | 2010-10-26 | Elpida Memory, Inc. | Semiconductor device including trench gate transistor and method of forming the same |
| JP2013131587A (ja) * | 2011-12-21 | 2013-07-04 | Hitachi High-Technologies Corp | プラズマ処理方法 |
| KR20190035331A (ko) * | 2017-09-26 | 2019-04-03 | 한국전기연구원 | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 |
| US11322593B2 (en) | 2019-04-26 | 2022-05-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
-
2001
- 2001-06-18 JP JP2001183003A patent/JP2003007676A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079803A1 (ja) * | 2003-03-05 | 2004-09-16 | Sumitomo Electric Industries, Ltd. | 窒化物系半導体装置およびその製造方法 |
| JP2004296488A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、及び電子機器 |
| JP2006351637A (ja) * | 2005-06-13 | 2006-12-28 | Shibaura Mechatronics Corp | エッチング方法及びデバイスの製造方法 |
| JP4540058B2 (ja) * | 2005-06-13 | 2010-09-08 | 芝浦メカトロニクス株式会社 | エッチング方法及びデバイスの製造方法 |
| US7507651B2 (en) | 2005-12-22 | 2009-03-24 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with bulb shaped recess gate pattern |
| KR100799121B1 (ko) | 2005-12-22 | 2008-01-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
| JP2008124461A (ja) * | 2006-11-06 | 2008-05-29 | Hynix Semiconductor Inc | リセスゲートを有する半導体素子の製造方法 |
| DE102008027193A1 (de) | 2007-06-07 | 2008-12-11 | Denso Corp., Kariya-shi | Verfahren zur Herstellung einer Halbleitervorrichtung einschließlich eines Trench-bildenden Verfahrens |
| DE102008027193B4 (de) | 2007-06-07 | 2019-08-22 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben |
| DE102008032796A1 (de) | 2007-07-13 | 2009-01-22 | Denso Corp., Kariya-shi | Halbleitervorrichtung mit P-N-Säulenabschnitt |
| US7838995B2 (en) | 2007-07-13 | 2010-11-23 | Denso Corporation | Semiconductor device having p-n column portion |
| US7821060B2 (en) | 2007-07-19 | 2010-10-26 | Elpida Memory, Inc. | Semiconductor device including trench gate transistor and method of forming the same |
| JP2013131587A (ja) * | 2011-12-21 | 2013-07-04 | Hitachi High-Technologies Corp | プラズマ処理方法 |
| KR20190035331A (ko) * | 2017-09-26 | 2019-04-03 | 한국전기연구원 | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 |
| KR102365375B1 (ko) | 2017-09-26 | 2022-02-18 | 한국전기연구원 | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 |
| US11322593B2 (en) | 2019-04-26 | 2022-05-03 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5134760B2 (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
| US6589879B2 (en) | Nitride open etch process based on trifluoromethane and sulfur hexafluoride | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| JP2007013085A (ja) | 半導体素子の製造方法 | |
| JP2007059531A (ja) | 半導体装置の製造方法 | |
| JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
| JP2007013074A (ja) | 半導体素子の製造方法 | |
| JP5137415B2 (ja) | 半導体素子のリセスチャネル形成方法 | |
| JP2003007676A (ja) | 半導体装置の製造方法 | |
| JP2007019468A (ja) | 半導体装置の製造方法 | |
| JP2001345375A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
| US7256129B2 (en) | Method for fabricating semiconductor device | |
| CN115602538B (zh) | 沟槽的形成方法 | |
| JP3353532B2 (ja) | トレンチエッチング方法 | |
| US6200902B1 (en) | Method of etching a layer in a semiconductor device | |
| US20080087950A1 (en) | Semiconductor device manufacturing method | |
| US6197698B1 (en) | Method for etching a poly-silicon layer of a semiconductor wafer | |
| JP2007013104A (ja) | 半導体素子の製造方法 | |
| CN111415900B (zh) | 多晶硅刻蚀方法 | |
| JP4360393B2 (ja) | ポリシリコンエッチング方法 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| KR100524459B1 (ko) | 반도체 소자의 트랜치 형성 방법 |