WO2004079803A1 - 窒化物系半導体装置およびその製造方法 - Google Patents

窒化物系半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2004079803A1
WO2004079803A1 PCT/JP2004/001944 JP2004001944W WO2004079803A1 WO 2004079803 A1 WO2004079803 A1 WO 2004079803A1 JP 2004001944 W JP2004001944 W JP 2004001944W WO 2004079803 A1 WO2004079803 A1 WO 2004079803A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
substrate
semiconductor device
nitrogen
semiconductor substrate
Prior art date
Application number
PCT/JP2004/001944
Other languages
English (en)
French (fr)
Inventor
Takashi Kyono
Masaki Ueno
Original Assignee
Sumitomo Electric Industries, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries, Ltd. filed Critical Sumitomo Electric Industries, Ltd.
Priority to EP04712740A priority Critical patent/EP1601009A4/en
Priority to CA002495908A priority patent/CA2495908A1/en
Priority to US10/514,261 priority patent/US20050173715A1/en
Publication of WO2004079803A1 publication Critical patent/WO2004079803A1/ja
Priority to US11/958,315 priority patent/US7781314B2/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Definitions

  • the present invention relates to a nitride semiconductor device and a method of manufacturing the same.
  • the present invention relates to a nitride-based semiconductor device such as a light-emitting device and a method for manufacturing the same, and more specifically to a high-quality nitride-based semiconductor device having excellent flatness and capable of being manufactured at a high yield, and a method for manufacturing the same.
  • the heating temperature of the substrate has been set to be equal to or higher than the heating temperature of the substrate in a film forming process for subsequently growing an epitaxial film on the substrate ( Patent Documents JP-A-2000-174341, JP-A-2000-323752, etc.).
  • Patent Documents JP-A-2000-174341, JP-A-2000-323752, etc. This is because the higher the heating temperature of the substrate in the pretreatment, the more the cleaning progresses. This is because the method was inherited.
  • the substrate surface is cleaned by setting the heating temperature of the substrate in the pretreatment process to be equal to or higher than the heating temperature of the substrate in the film formation process. Can be.
  • the nitride semiconductor has a high vapor pressure of nitrogen
  • nitrogen or an atmosphere containing the same group 5B atom as nitrogen is used.
  • an atmosphere it is general to use an atmosphere excluding a source gas containing a Group 3B element from atmospheric gases that enter into the film forming process. This is because nitrogen is desorbed or rinsed, so that the Group 3B element becomes excessive at the substrate surface, and the surface of the nitride-based semiconductor substrate tends to be uneven. That is, the atmosphere should not contain the above 3B element.
  • nitrogen is prevented from being released from the substrate, so that irregularities due to the excessive deposition of the group 3B element are hardly generated on the substrate surface.
  • the substrate is heated to a temperature higher than the heating temperature at the time of film formation in order to enhance the cleaning effect.
  • the nitride-based semiconductor substrate is heated to a temperature higher than the heating temperature at the time of film formation, desorption of nitrogen from the substrate surface or decomposition of ammonia (NH 3 ) occurs violently.
  • Optimizing gas supply conditions with vast options requires a great deal of effort.
  • An object of the present invention is to provide a nitride-based semiconductor device capable of forming an epitaxial film having excellent flatness and crystallinity on a nitride-based semiconductor substrate, and a method for manufacturing the same.
  • the method for manufacturing a nitride-based semiconductor device of the present invention is a method for manufacturing a nitride-based semiconductor device formed on a semi-substrate substrate of a compound containing a Group 3B element and nitrogen that forms a compound with nitrogen. is there.
  • a semiconductor substrate is heated to a film forming temperature, a film forming gas containing both a source gas of a group 3B element and a source gas of nitrogen is supplied, and a group 3B element and a nitrogen gas are supplied onto the semiconductor substrate.
  • the substrate is heated to a temperature lower than the substrate heating temperature in the film forming process to clean the substrate surface. Since the substrate heating temperature is relatively high in the process of growing an epitaxial film of a nitride-based semiconductor, it is possible to set a temperature at which a sufficient cleaning action can be ensured in the above-mentioned cleaning step. Therefore, good flatness can be secured on the substrate surface. As a result, The flatness of the epitaxial film formed on the plate surface also becomes excellent.
  • the substrate heating temperature differs depending on the position of the temperature sensor and the thermometer provided in the thin film forming apparatus and the state of their attachment. It is sufficient that the heating temperature for cleaning is lower than the substrate heating temperature, and the absolute value of the temperature does not matter.
  • a pretreatment gas in which the proportion of the source gas of the group 3B element is smaller than that of the deposition gas in the epitaxial growth step can be supplied.
  • the lowering of the substrate temperature during the above-mentioned cleaning step makes it difficult for preferential desorption of nitrogen or excessive deposition of group 3B elements due to the high vapor pressure of nitrogen. Deterioration of flatness can be avoided.
  • the pretreatment gas may not include a source gas of a 3B element.
  • a gas obtained by removing a source gas containing a Group 3B element from an atmospheric gas introduced in a film formation step can be used.
  • Group 3B elements include A 1 (aluminum), G a (gallium), and In (indium). Semiconductor devices based on these nitride semiconductors have better flatness than before. It is possible to manufacture a semiconductor device having a laminated structure at a high yield.
  • the nitride-based semiconductor device of the present invention includes a quasi-substrate substrate formed from a compound containing nitrogen and a group 3B element that forms a compound with nitrogen, and a group 3B element formed on the semiconductor substrate. And an epitaxial semiconductor film containing nitrogen.
  • the surface roughness of the semiconductor substrate is less than 15 nm in root mean square (HMS).
  • the flatness of the epitaxial film formed on the surface of the nitride-based semiconductor substrate can be improved. If the above roughness is more than 15 nm, a hexagonal hillock is formed when the epitaxy film is formed to a thickness of about 2 m, and only the epitaxy film is used. Instead, the epitaxial film formed thereon also becomes a film with poor crystallinity, resulting in poor quality.
  • the roughness of the substrate surface exceeds 15 nm, when the epitaxial film is formed to a thickness of about 0.5, it does not become a continuous film due to the unevenness of the substrate surface.
  • the above roughness was measured by atomic force microscopy (AFM) without pre-treatment of a nitride substrate and without forming an epitaxy film on it. Based on
  • the root mean square roughness of the semiconductor substrate may be 5 nm or less.
  • the ten-point average roughness (R z) of the above epitaxial film may be set to 15 nm or less.
  • the roughness is set based on the roughness of the epitaxial film when no thin film is further laminated on the epitaxial film.
  • any method can be used to detect the roughness of the above-mentioned epitaxy film, and any method can be used to measure the roughness of the above-mentioned epitaxy film. May be.
  • the ten-point average roughness (R z) was measured in the direction of the vertical magnification from the average line of the sampled portion, and the highest to fifth peaks, and The average of the absolute values of the elevations (distance from the average line) of the bottom valleys from the lowest valley to the fifth valley is calculated and this value is expressed as / im.
  • the average of the absolute values is expressed in nm.
  • Kiyoshi Onishi Handbook of Mechanical Design and Drafting Based on JIS (10th Edition) (Science & Engineering Co., Ltd.) 17:57 can be cited as the above references.
  • the point average roughness (R z) may be set to 7.5 nm or less, and as a result, high quality semiconductors can be obtained while further improving flatness and crystallinity.
  • the device can be manufactured in yield.
  • the surface of the above-mentioned epitaxy film is 100 mm! Irregularities with a height of 50 nm to 150 nm generated at a pitch of 1150 m may not be provided.
  • the hexagonal hillock When a hexagonal hillock of an epitaxy film is formed due to poor flatness of the semiconductor substrate, the hexagonal hillock has a height of 100 / m to 50 m pitch and a height of 50 m. ⁇ ! Observed as ⁇ 150 nm irregularities.
  • the RMS of the quasi-half body By setting the RMS of the quasi-half body to 15 nm or less as described above, it is possible to prevent the generation of the hexagonal hillocks. Therefore, the flatness is excellent, and the crystallinity of the laminated film formed thereon can be improved.
  • FIG. 1 is a cross-sectional view showing a blue LED that is a nitride semiconductor device according to an embodiment of the present invention.
  • FIG. 2 is a diagram illustrating a method for manufacturing a nitride semiconductor device according to an embodiment of the present invention.
  • FIG. 3 is a diagram showing the surface shape of the GaN substrate at 10 mx 10 ⁇ , where ⁇ is the unsubstrate without pretreatment, and B is the GaN pretreated at 1025 ° C.
  • FIG. 4C is a diagram showing the surface shape of a GaN substrate, which has been pretreated at 1150 ° C.
  • FIG. 4 is a diagram showing observation of the surface of the semiconductor device of the present invention example at each manufacturing stage by a differential interference microscope, wherein A is pre-treated at 125 ° C., and B is above A C is a photograph when a GaN film was formed to a thickness of 0.5 / xm on A, and C is a photograph when a GaN film was formed on A to a thickness of 2 m.
  • FIG. 5 is a diagram showing the observation of the surface of the semi-finished device of the comparative example at each stage of production by a differential interference microscope.
  • C is a photograph when a GaN film was formed to a thickness of 2 / xm on A when a GaN film was formed to a thickness of 0.5 m on A.
  • FIG. 6 is a diagram showing the results of measuring the unevenness of the surface of the GaN film formed at a thickness of 2 m corresponding to FIG. 4C using a stylus type surface profiler.
  • Fig. 7 shows the results of etching the ruggedness of the surface of the GaN film with a thickness of 2 m corresponding to Fig. 5C. It is a figure showing the result of having measured using a needle type surface shape measuring instrument.
  • FIG. 1 is a diagram showing a light emitting device which is a semiconductor device according to an embodiment of the present invention.
  • a Ti / A1 layer 9 for forming an n-type electrode is provided on the back surface of the GaN substrate 1.
  • an n-type buffer layer 2 composed of a GaN film containing a dopant Si is formed epitaxially.
  • 07 G a N n-type cladding layer 3 made of film is formed.
  • An active layer 4 which is a light emitting portion is disposed between the n-type cladding layer 3 and the p-type cladding layer 5.
  • Active layer 4, In. . 2 G a N / G a N are formed as a Multi-Quantum Well structure.
  • p-type cladding layer 5 on the active layer 4 is formed as A 1 007 G a N film containing M g as de one pan Bok. These are all formed as epitaxy films to ensure good crystallinity.
  • a p-type contact layer 6 made of a GaN film containing Mg is further provided, on which a p-type electrode 7 made of a Ni / Au metal film is provided. .
  • a pad electrode 8 is formed thereon.
  • a potential is applied between the P-type electrode and the n-type electrode, a current is injected into the active layer, and recombination of electrons and holes occurs between the conduction band and the valence band, thereby emitting light.
  • the cleaning process is performed by heating the front surface of the 0 & substrate 1 to a substrate temperature lower than the substrate temperature in the film forming process in the cleaning process. . For this reason, the unevenness of the surface of the GaN substrate 1 is suppressed, and the root mean square roughness (RMS) is 15 nm or less. In addition, it can be as small as 5 nm or less.
  • the crystallinity of the epitaxial film can be improved.
  • the luminous efficiency can be improved, and the quality of luminous characteristics can be improved, for example, the width of emitted light can be reduced.
  • the flatness of the n-type buffer layer 2 on the GaN substrate is improved to allow the manufacture of light emitting devices.
  • the yield can be improved by facilitating the production.
  • the surface of the n-type buffer layer does not have irregularities with a pitch of 100 m to 150 m, that is, it is preferable that hexagonal hillocks are not generated. This can be achieved by setting the RMS of the semiconductor substrate to 15 nm or less as described above.
  • the ten-point average roughness Rz of the surface of the epitaxial film can be set to 15 nm or less. Further, the above Rz can be set to 7.5 nm or less. It goes without saying that the suppression of these roughnesses contributes to the improvement of the quality of the quasi-semiconductor device and the production yield through the improvement of the crystallinity and the flatness.
  • FIG. 2 is a diagram illustrating a method of manufacturing the above-described semiconductor device.
  • the substrate heating temperature T1 is set, and the temperature T1 is lower than the substrate heating temperature T2 in the next film forming step.
  • the flow rate of the nitrogen source gas be N1
  • the flow rate of the Ga source gas eg, TMG
  • G1 may be zero.
  • hydrogen gas and other source gases may be included.
  • the substrate heating temperature T2, the flow rate N2 of the nitrogen source gas, and the flow rate G2 of the Ga source gas are set.
  • the condition that the substrate heating temperature T2> T1 and the flow rate of the Ga source gas G2> G1 ⁇ 0 is imposed.
  • the source gas (atmosphere) the flow rate of the Ga source gas in the cleaning process is merely made smaller than that in the film forming process, and no other source gas is added or reduced.
  • a gas is supplied to form an atmosphere, which is referred to as a pretreatment gas supply condition.
  • the pretreatment gas supply conditions are generally the same as the above-mentioned film formation source gas supply conditions except for the Ga source gas (Group III source gas). If the temperature of the G a N substrate is the same as or higher than the substrate temperature during film formation under the pretreatment gas supply conditions, no G a was supplied, so the desorption of N occurred. NH 3 of N source gas will be present in excess with respect to Ga atoms or Ga droplets. Therefore, a new G a N is formed before G a moves to the step or the scratch portion. As a result, fine irregularities are generated on the GaN substrate surface after the pretreatment. When an epitaxial film is formed on a GaN substrate having such irregularities, it grows three-dimensionally. For example, a continuous film is not formed at the stage of forming the GaN film having a thickness of about 0.5 m. .
  • GaN substrates are often manufactured using ELO (Epitaxial Lateral Growth) technology on heterogeneous substrates, portions with slightly different crystal orientations are combined.
  • ELO Epiaxial Lateral Growth
  • an epitaxy film is three-dimensionally grown on such a GaN substrate, hexagonal hillocks are likely to be generated because the epitaxy film, which inherits the crystal orientation of the base, is combined at a certain stage. Therefore, the crystallinity of each epitaxial film in the completed semiconductor device is deteriorated, and not only the quality is reduced, but also the production yield is reduced.
  • the pretreatment temperature lower than the film formation temperature
  • deposition and desorption of the constituent atoms of the epitaxial film on the GaN substrate surface can be performed even when a pretreatment gas in which the G a source gas is removed from the deposition source gas is used.
  • the imbalance of separation is eliminated.
  • a flat, highly crystalline substrate surface suitable for epitaxial film growth can be obtained.
  • Optimizing the substrate temperature is easier than optimizing the pretreatment gas supply conditions because it has one parameter. Further, since the film forming temperature of the nitride-based semiconductor is originally high, the cleaning effect is not impaired even if the pretreatment temperature is lower than the film forming temperature.
  • the flow rate of the other source gas should be the same as the gas flow rate during film formation. Is lower than the film formation temperature, so that the above imbalance does not occur. Therefore, as described above, it is not necessary to optimize the pretreatment gas supply conditions by shaking a large number of conditions only by removing the Ga source gas from the film formation gas supply conditions.
  • the GaN substrate was subjected to a cleaning treatment (pretreatment), and then a homoepitaxial film was formed.
  • pretreatment a cleaning treatment
  • film forming conditions are as follows.
  • a substrate produced by growing a thick film on a GaAs substrate using SiO 2 as a mask and then removing the GaAs substrate was used (International Publication No. WO 99/23693). No.).
  • the Ga source gas TMG except for the Ga source gas TMG, only the nitrogen source gas, ammonia, and the carrier gas, nitrogen and hydrogen, were flowed under the same film formation conditions as above.
  • the root mean square roughness (RMS) after pretreatment was evaluated using an atomic force microscope (AFM).
  • FIG. 3 is a diagram showing a root-mean-square roughness of 10 mxl 0 m on the surface of the GaN substrate using an atomic force microscope (AFM: Atomic Force Microscopy).
  • FIG. 3A shows a GaN substrate without pre-treatment (substrate: Comparative Example)
  • FIG. 3B shows a GaN substrate pre-treated at a substrate temperature of 1025 ° C. (Example of the present invention)
  • FIG. 10 is a diagram showing the results of a GaN substrate (comparative example) pretreated at the same substrate temperature as the film formation temperature.
  • Table 1 shows the RMS for the above samples in the range of 2 x mx 2 m and 10 mx 10.
  • the sample pretreated at the same substrate temperature as the film formation temperature of 1150 ° C has an RMS of 20 nm or more, and the surface is significantly higher than that of the untreated substrate.
  • the roughness increases and deteriorates.
  • the size of one scale on the z-axis in Fig. 3C is 10 times larger than that in Figs. 3A and 3B, so the above-mentioned large difference is somewhat difficult to understand, but the difference is obvious.
  • the sample pretreated at a substrate temperature lower than the film formation temperature has an RMS of 2 amx2 / im of 0.6 nm, which is much better than the 1.3 nm of the substrate. .
  • the RMS of 10 mx10, "m is 1.5 nm, which is superior to 2.
  • the deposition temperature is 1 150.
  • cleaning is performed without impairing the flatness of the GaN substrate.
  • FIG. 4 is a diagram showing the results of stepwise observation of the sample surface of the present invention example using a differential interference microscope.
  • FIG.4A is a photograph obtained by observing the pre-processed GaN substrate corresponding to FIG.3B with a differential interference microscope
  • FIG.4B shows a GaN film having a thickness of 0.5 m on the GaN film under the above-mentioned film forming conditions. It is a photograph at the time of the epitaxial growth
  • FIG. 4C is a photograph after the GaN film is grown by the thickness of 2 im epitaxial growth.
  • Fig. 5 also shows the sample surface of the comparative example corresponding to Fig. 3C by using a differential interference microscope. It is a figure showing the result of having followed the floor.
  • FIG. 5A is a photograph obtained by observing the GaN substrate after pre-treatment corresponding to FIG.
  • FIG. 5B shows a GaN film formed thereon under the above film forming conditions. This is a photograph at the time of 0.5 / m epitaxial growth, and FIG. 5C is a photograph after the GaN film has been grown at a thickness of 2 / m epitaxial.
  • the difference in the roughness of the GaN substrate surface after the pretreatment was clearly recognized by the differential interference microscope, as shown in FIG. 4A of the present invention.
  • the surface has less roughness than the surface shown in FIG. 5A of the comparative example.
  • FIG. 5B a continuous GaN film was formed in FIG.
  • FIG. 4C a flat GaN film was formed in FIG. 4C of the present invention example.
  • Fig. 5C in the example it can be seen that hexagonal hillocks formed by the coalescence of the three-dimensionally grown discontinuous films are generated. That is, in the comparative example, a GaN film having poor flatness and poor crystallinity is formed.
  • Figs. 6 and 7 show the results of measuring the surface irregularities of the GaN film formed with a thickness of 2 m corresponding to Figs. 4C and 5C using a stylus-type surface profilometer. It is.
  • unevenness profile of FIG. 7 of the comparative example unevenness having a pitch of 100 / m to 150 m and a height of 50 nm to 150 nm is recognized. This corresponds to the irregularities of the hexagonal hillock observed in Fig. 5C of the differential interference microscope.
  • FIG. 6 of the example of the present invention since the film forming process was performed after the pretreatment was performed at 125 ° C., no large unevenness was observed. (Supplementary notes on embodiments and examples of the invention)
  • the range of unevenness of the semiconductor substrate and the like in the semiconductor device of the present invention is determined in the embodiment. Based on the premise that even when another thin film is formed thereon, the unevenness does not undergo a large change, it is based on the unevenness before the thin film is formed thereon.
  • the actual range of the irregularities on the surface after being manufactured in the semiconductor device greatly depends on the measuring method, particularly when the irregularities on the surface are exposed by etching. It also depends on the accuracy of the unevenness measuring device. In determining the range of the unevenness on the surface of each part in the semiconductor device of the present invention, it should be specified by the best measuring method and the best measuring device.
  • nitride-based semiconductor device By using the nitride-based semiconductor device and the method for manufacturing the same according to the present invention, a nitride-based semiconductor device including an epitaxy film having excellent flatness and crystallinity can be obtained.

Abstract

　平坦性と結晶性に優れたエピタキシャル膜を含む窒化物系半導体装置を容易に得ることができる製造方法およびその方法で製造された窒化物系半導体装置を提供する。　窒素と化合物を形成する３Ｂ族元素と窒素とを含む化合物の半導体基板に形成された窒化物系半導体装置の製造方法であり、半導体基板１を成膜温度に加熱して、３Ｂ族元素の原料ガスおよび窒素の原料ガスをともに含む成膜ガスを供給し、その半導体基板上に３Ｂ族元素と窒素とを含む化合物の薄膜２をエピタキシャル成長させる工程を含み、そのエピタキシャル成長工程より前に、半導体基板を成膜温度未満の前処理温度に加熱して、半導体基板の表面を清浄化する工程とを備える。

Description

明細書
窒化物系半導体装置およびその製造方法 技術分野
本発明は、 発光デバイスなど窒化物系半導体装置およびその製造方法に関し、 より具体的には平坦性に優れ、 高歩留りで製造できる高品質の窒化物系半導体装 置およびその製造方法に関するものである。 背景技術
発光デバイスなどの製造において、 窒化物系単結晶を基板として気相ェピタキ シャル膜成長を行なうとき、 その基板上に付着している汚物 （有機物、 水分） や 欠陥 （きず、 歪みなど） を除去する目的で熱処理が行なわれる。 この熱処理は、 上記のェピタキシャル膜成長の前に行なうので、 前処理、 前熱処理、 クリーニン グ処理、 清浄化処理または単に熱処理と呼ばれている。
従来、 窒化物系半導体に限らず、 上記汚物や欠陥を除去する際、 基板の加熱温 度は、 その後に基板上にェピタキシャル膜を成長させる成膜工程における基板の 加熱温度以上にしていた （特許文献特開 2 0 0 0 - 1 7 4 3 4 1号公報、 特開 2 0 0 0 - 3 2 3 7 5 2号公報など） 。 これは、 前処理における基板の加熱温度を 高くするほど清浄化が進行するため、 清浄化を重視して、 クリーニング処理の基 板温度を、 シリコン系半導体装置の製造方法における基板の成膜温度以上とする 方法を引き継いだためである。 シリコン系と同様に、 窒化物系半尊体装置の製造 においても、 前処理工程における基板の加熱温度を、 成膜工程における基板の加 熱温度以上とすることにより、 基板表面を清浄化することができる。
窒化物系半導体は窒素の蒸気圧が高いために、 窒化物単結晶基板を高温で熱処 理する場合、 窒素または窒素と同じ 5 B族の原子を含む雰囲気を用いる。 このよ うな雰囲気として、 成膜工程で獰入する雰囲気ガスのなかから、 3 B族元素を含 む原料ガスを除いた雰囲気を用いるのが一般,的である。 これは、 窒素が脱離しや 'すいので、 3 B族元素が基板表面部で過剰になり、 窒化物系半導体基板の表面に 凹凸を生じやすいためである。 すなわち、 上記 3 B族元素を含まない雰囲気にし て、 基板から窒素が抜けるのを抑制して、 基板表面に上記 3 B族元素の過剰堆積 に起因する凹凸が生じにくいようにする。
いずれの雰囲気を用いるにせよ、 上述のように、 従来の前処理では、 クリ一二 ング効果を高めるために成膜時の加熱温度以上の高温に基板を加熱する。 しか し、 窒化物系半導体の場合、 成膜時の加熱温度以上に窒化物系半導体基板を加熱 すると、 その基板表面からの窒素の脱離、 またはアンモニア （NH3) の分解が激 しく生じ、 膨大な選択肢があるガス供給条件を最適化するのに多大な労力を必要 とする。 極端な例として、 成膜時と同じガス供給条件で前処理を行なうと窒化物 系半導体基板の平坦性が損なわれ、 上記成膜時に形成するェピタキシャル膜が平 坦にならず、 3次元成長しやすくなる。 このため、 窒化物系単結晶基板を用いて ホモェピタキシャル膜を成長させる場合、 上記の基板のクリーニング処理におい てガス供給条件を試行錯誤的に探索しなければならないという問題があった。 発明の開示
本発明は、 窒化物系半導体基板の上に平坦性と結晶性に優れたェピタキシャル 膜を成膜することができる、 窒化物系半導体装置およびその製造方法を提供する ことを目的とする。
本発明の窒化物系半導体装置の製造方法は、 窒素と化合物を形成する 3 B族元 素と窒素とを含む化合物の半尊体基板に形成された窒化物系半導体装匱の製造方 法である。 この製造方法は、 半導体基板を成膜温度に加熱して、 3 B族元素の原 料ガスおよび窒素の原料ガスをともに含む成膜ガスを供給し、 その半導体基板上 に 3 B族元素と窒素とを含む化合物の薄膜をェピタキシャル成長させる工程を含 む。 そして、 そのェピタキシャル成長工程より前に、 半導体基板を成膜温度未満 の前処理温度に加熱して、 半尊体基板の表面を清浄化する工程とを備える。
この方法によれば、 従来の常識と異なり、 成膜処理における基板加熱温度より 低い温度に基板を加熱して基板表面を清浄化する。 もともと窒化物系半導体のェ ピタキシャル膜成長過程では基板加熱温度は比較的高いので、 上記清浄化工程で は、 クリーニング作用を十分確保できる温度を設定することができる。 このた め、 基板表面において良好な平坦性を確保することができる。 この結果、 その基 板表面に形成されるェピタキシャル膜の平坦性も優れたものになる。
なお、 基板加熱温度は、 薄膜形成装置に備えられた温度センサーや温度計の位 置やそれらの装着状態に依存して異なるので、 同じ成膜装置内の温度指標を用い て、 成膜時の基板加熱温度よりも清浄化時の加熱温度が低ければよく、 温度の絶 対的な数値は問題にしない。
上記の半導体基板の清浄化工程では、 たとえば、 ェピタキシャル成長工程にお ける成膜ガスよりも 3 B族元素の原料ガスの割合を減らした前処理用ガスを供給 することができる。
この方法によれば、 上記清浄化工程時の基板温度の低温化により、 窒素の蒸気 圧が高いことに起因する窒素の優先脱離、 または 3 B族元素の過剰堆積が生じに くくなり、 表面平坦性の劣化を避けることができる。
上記の 1例として、 前処理用ガスが 3 B族元素の原料ガスを含まないようにし てもよい。 このような前処理用ガスとして、 成膜工程で導入する雰囲気ガスか ら、 3 B族元素を含む原料ガスを除いたガスを用いることができる。 この結果、 清诤化処理時のガス供給条件を試行錯誤的に探索する必要がなく、 効率よく清浄 化工程の条件を設定することができる。
3 B族元素は、 A 1 (アルミニウム） 、 G a (ガリゥム) 、 I n (インジゥ ム） などであり、 これらの窒化物の半導体をベースとする半導体装置を、 従来よ りも平坦性に優れた積層構造の半導体装置を歩留りょく製造することが可能にな る。
本発明の窒化物系半導体装置は、 窒素と化合物を形成する 3 B族元素と窒素と を含む化合物から形成される半尊体基板と、 その半導体基板の上に形成された 3 B族元素と窒素とを含むェピタキシャル半導体膜とを備える。 そして、 半導体基 板の表面粗さが、 平均自乗平方根粗さ （HMS:Root Mean Square) で、 1 5 n m 以下である。
上記平均自乗平方根粗さを 1 5 n m以下とすることにより、 この窒化物系半導 体基板の表面に形成されるェピタキシャル膜の平坦性を優れたものとすることが できる。 上記粗さを 1 5 n mを超えるようにすると、 ェピタキシャル膜を厚み約 2 m形成したとき、 6角丘状のヒロックが生じ、 そのェピタキシャル膜だけで なくその上に形成されるェピタキシャル膜も結晶性が劣つた膜となり、 品質が劣 化する。 また、 基板表面の上記粗さが 1 5 n mを超える場合、 ェピタキシャル膜 を厚み 0 . 5 程度形成したとき、 基板表面の凹凸のために連続膜とならな い。
なお、 上記の粗さは、 窒化物半尊体基板を前処理した後、 その上にェピタキシ ャル膜を成膜することなく、 表面の粗さを原子間力顕微鏡 （A F M) により測定 した結果に基づいている。
また、 上記半導体基板の平均自乗平方根粗さを 5 n m以下としてもよい。 この 構成により、 より一層平坦性に優れた半導体基板を提供でき、 その上に形成され るェピタキシャル膜の平坦性および結晶性を良好にすることができる。
上記のェピタキシャル膜の十点平均粗さ （R z ) を 1 5 n m以下としてもよ い。
この構成により、 このェピタキシャル膜自体の結晶性と平坦性を良好にできる だけでなく、 このェピタキシャル膜の上に形成されるェピタキシャル膜の結晶性 および平坦性を確保することができる。
上記の粗さは、 上記ェピタキシャル膜の上にさらに薄膜を積層しない場合のェ ピタキシャル膜の粗さを基にして、 設定している。 半導体装置に組み上げた後 に、 上記のェピタキシャル膜の粗さを検出できる方法であれば、 どのような方法 を用いて、 上記ェピタキシャルの粗さを測ることができればどのような方法で測 定してもよい。
なお、 一般的な参考文献によれば、 「十点平均粗さ （R z ) は、 抜取り部分の 平均線から縦倍率の方向に測定した、 最も高い山頂から 5番目までの山頂、 およ び最も低い谷底から 5番目までの谷底の、 それぞれの標高 （平均線からの距離） の絶対値の平均を求め、 この値を/ imで表したもの」 と記載されている。 本説明 では、 上記標高が微小なものを対象としているので、 上記絶対値の平均を n mで 表している。 上記の参考文献として、 たとえば、 大西清： J I Sにもとづく機械 設計製図便覧 （第 1 0版） （理工学社〉 1 7章 5 7頁をあげることができる。 また、 上記のェピタキシャル膜の十点平均粗さ （R z ) を 7 . 5 nm以下とし てもよい。 この結果、 さらに優れた平坦性と結晶性とを確保して高品質の半導体 装置を歩留りょく製造することができる。
また、 上記のェピタキシャル膜の表面部が、 1 00 Π！〜 1 5 0 mのピッチ で生成した高さ 50 nm〜l 50 nmの凹凸を有しないようにしてもよい。
半導体基板の平坦性が不良なためにェピタキシャル膜の 6角丘状のヒロックが 形成される場合、 その 6角丘状のヒロックは、 1 00 / m〜l 50 mのピッチ の、 高さ 50 ηπ！〜 1 50 nmの凹凸として観察される。 半尊体基板の RMSを 上記のように 1 5 nm以下とすることにより、 この 6角丘状のヒロックを発生さ せないようにできる。 このため、 平坦性に優れ、 この上に形成される積層膜の結 晶性を向上させることができる。 図面の簡単な説明
図 1は、 本発明の実施の形態における窒化物半導体装置である青色 LEDを示 す断面図である。
図 2は、 本発明の実施の形態における窒化物半導体装置の製造方法を示す図で ある。
図 3は、 G a N基板の表面の 1 0 mx 10 μιηにおける表面形状を示す図であ り、 Αは前処理がない素基板、 Bは 1 025 °Cで前処理を行なった G a N基板、 Cは 1 150 °Cで前処理を行なつた G a N基板、 の表面形状を示す図である。 図 4は、 本発明例の半導体装置の各製造段階における表面の微分干渉顕微鏡に よる観察を示す図であり、 Aは 1 02 5 °Cで前処理を行なった後、 Bはその Aの 上に GaN膜を厚み 0. 5 /xm成膜したとき、 Cは Aの上に G a N膜を厚み 2 m成膜したときの写真である。
図 5は、 比較例の半尊体装置の各製造段階における表面の微分干渉顕微鏡によ る観察を示す図であり、 Aは 1 1 50°Cで前処理を行なった後、 Bは Aの上に G aN膜を厚み 0. 5 m成膜したとき、 Cは Aの上に G aN膜を厚み 2 /xm成膜 したときの写真である。
図 6は、 図 4 Cに対応する厚み 2 mで成膜した G a N膜の表面の凹凸を、 蝕 針式表面形状測定器を用いて測定した結果を示す図である。
図 7は、 図 5 Cに対応する厚み 2 mで成膜した GaN膜の表面の凹凸を、 蝕 針式表面形状測定器を用いて測定した結果を示す図である。 発明を実施するための最良の形態
次に図面を用いて本発明の実施の形態について説明する。 図 1は本発明の実施 の形態における半導体装置である発光装置を示す図である。 図 1において、 G a N基板 1の裏面には n型電極を形成する T i /A 1層 9が設けられている。 G a N基板 1のおもて面には、 ドーパント S iを含む G a N膜からなる n型バッファ 層 2がェピタキシャル成膜されている。 この n型バッファ層 2の上に S iを含む ェピタキシャル膜 A 1 0.07G a N膜からなる n型クラッド層 3が形成されている。 この n型クラッド層 3と、 p型クラッド層 5とによって挟まれて、 発光部であ る活性層 4が配置されている。 活性層 4は、 I n。.2G a N/ G a Nの多重量子井 戸 (Multi-Quantum Well)構造として形成されている。 また、 活性層 4の上の p型 クラッド層 5は、 M gをド一パン卜として含む A 1 007G a N膜として形成されて いる。 これらは、 いずれも良好な結晶性を確保するため、 ェピタキシャル膜とし て形成されている。
P型クラッド層 5の上には、 M gを含む G a N膜からなる p型コンタクト層 6 が、 さらにその上に N i /A uの金属膜からなる p型電極 7が設けられている。 その上にパッド電極 8が形成されている。
P型電極と n型電極との間に電位がかけられ、 活性層に電流が注入され、 伝導 帯と価電子帯との間で電子と正孔との再結合が生じることにより発光が生じる。 上記の発光装置では、 0 & 基板1の表 （おもて） 面は、 清浄化工程におい て、 成膜工程の際の基板温度よりも低い基板温度に加熱して清浄化処理を行な う。 このため、 G a N基板 1の表面の凹凸は抑制され、 平均自乗平方根粗さ （R M S ) で 1 5 n m以下である。 さらに、 5 nm以下にすることもできる。
上記のように、 半導体基板の表面の凹凸を抑制し、 その上にェピタキシャル膜 を形成することにより、 そのェピタキシャル膜の結晶性を優れたものにすること ができる。 その結果、 発光効率の向上や発光する光の幅を狭くできるなど発光特 性の品質を高めることができる。
また、 G a N基板上の n型バッファ層 2の平坦性を高め、 発光装置の製造を容 易化することにより、 歩留りを向上させることができる。 n型バッファ層の表面 部は、 100 m〜l 50 mのピッチの凹凸を有しておらず、 すなわち 6角丘 状ヒロックを発生させないようにするのがよい。 これは、 上述のように、 半導体 基板の RMSを 15 nm以下にすることにより実現できる。 また、 ェピタキシャ ル膜表面の十点平均粗さ Rzを 1 5 nm以下とすることができる。 さらに、 上記 Rzを 7. 5 nm以下とできる。 これらの粗さの抑制は、 結晶性の向上、 平坦性 の向上を通じて、 半尊体装置の品質向上および製造歩留り向上に資することは言 うまでもない。
図 2は、 上記のような半導体装置を製造する方法を説明する図である。 まず、 クリーニング工程では、 基板加熱温度 T1とし、 その温度 T1は、 次の成膜工程に おける基板加熱温度 T2より低い。 窒素の原料ガスの流量を N1とし、 Ga原料ガ ス、 たとえば TMGの流量を G1とする。 G1はゼロでもよい。 他に水素ガスや他 の原料ガスを含んでもよい。
成膜工程では、 基板加熱温度 T2とし、 窒素原料ガスの流量 N2として、 Ga原 料ガスの流量 G2とする。 本発明では、 基板加熱温度 T2>T1であり、 Ga原料 ガスの流量 G2〉G1≥0の条件が課される。 また、 原料ガス （雰囲気） は、 クリ —ニング工程での G a原料ガスの流量を、 成膜工程でのそれより小さくするだけ で、 他の原料ガスの追加や削減などは行なわない。
従来、 サファイアなど異種基板を用いたヘテロェピタキシャル膜の形成の場合 には、 水素雰囲気の前処理により、 サファイア基板の表面の汚染を除去すること が、 その後のヘテロェピタキシャル膜の核形成に有利に作用した。 しかし、 Ga N基板上にホモェピタキシャル膜を形成する場合には、 水素による前処理は基板 表面から Nの脱離を促進し、 表面を荒らすことになる。 その理由をより詳しく説 明すると次のとおりである。
基板上にホモェピタキシャル膜を成膜する際、 つぎの 3つの事象が競合する。 すなわち、 （gl) Ga、 Nの脱離、 （g2) G a原料ガスからの G aの供給、
(g3) N原料ガスからの Nの供給の 3つの事象である。 ホモェピタキシャル膜の 成膜時には、 上記の事象の進行速度が適当な関係にあり、 ホモェピタキシャル膜 が形成されてゆく。 このときの原料ガス供給条件を成膜原料ガス供給条件と呼 ぶ。
クリーニング処理 （前処理） 時にも、 雰囲気を形成するためにガスを供給する が、 これを前処理ガス供給条件と呼ぶ。 前処理ガス供給条件は、 上記の成膜原料 ガス供給条件から G a原料ガス （I I I族原料ガス） を除いた条件とするのが一 般的である。 この前処理ガス供給条件下で、 G a N基板の温度を成膜時の基板温 度と同じか、 それを超える温度とすると、 G aの供給がないので、 Nの脱離で生 じた G a原子、 または G aドロップレツトに対して N原料ガスの N H3が過剰に存 在することになる。 このため、 G aがステップやスクラッチ部に移動する前に新 たな G a Nが形成されてしまう。 この結果、 前処理後に、 G a N基板表面に細か な凹凸が生じる。 このような凹凸のある G a N基板にェピタキシャル膜を成膜す ると、 3次元成長し、 たとえば厚み 0 . 5 m程度の上記 G a N膜の成膜段階で は連続膜が形成されない。
また、 G a N基板は異種基板上に E L 0 (Epitaxial Lateral Growth)技術を利 用して製造されることが多いので、 わずかに互いの結晶方位がずれた部分が合体 してできている。 このような G a N基板上にェピタキシャル膜が 3次元成長した 場合、 下地の結晶方位を受け継いだェピタキシャル膜がある段階で合体するた め、 6角丘状のヒロックが発生しやすくなる。 したがって、 完成された半導体装 置における各ェピタキシャル膜の結晶性が劣化し、 品質が低下するだけでなく、 製造時の歩留りを低下させる。
前処理温度を成膜温度よりも低くすることにより、 成膜原料ガスから G a原料 ガスが除かれた前処理ガスを用いても、 G a N基板表面におけるェピタキシャル 膜構成原子の堆積および脱離のアンバランスが解消される。 この結果、 ェピタキ シャル膜成長に適した平坦で結晶性のよい基板表面を得ることができる。 基板温 度の最適化は、 前処理ガス供給条件の最適化に比べて、 パラメータが 1つなので 容易である。 また、 窒化物系半導体の成膜温度は、 元来高いので、 前処理温度を 成膜温度より低くしても、 クリ一二ング効果が損なわれることはない。
上記の前処理ガス供給条件では、 G aなど I I I族元素原料ガスを除いて、 他 の原料ガスの供給におけるガス流量を、 成膜時のガス流量と同じにするのがよ レ^ 前処理温度は成膜温度よりも低いので、 上記の不均衡が生じることがない。 このため、 上記のように、 成膜ガス供給条件から G a原料ガスを除くだけで、 膨 大な数の条件を振つて前処理ガス供給条件の最適化を行なう必要がない。 実施例
G a N基板を用い、 この G a N基板にクリーニング処理 （前処理） を施した 後、 ホモェピタキシャル膜を成膜した。 前処理条件および成膜条件は下記のとお りである。
(前処理条件） ：
窒素： 20 s 1 m
水素： 15 s 1 m
アンモニア： 5 s 1 m
(基板温度） ： 1025°C (本発明例） 、 1150°C (比較例）
(処理時間） ： 10分間
(成膜条件） ：
窒素： 20 s lm
水素： 15 s 1 m
アンモニア： 5 s 1 m
TMG： 19 s c cm、
(基板温度） ： 1 150 °C
GaN基板として、 S i 02をマスクにして G a A s基板に厚膜成長させた後、 G a A s基板を除去することにより作製されたものを用いた （国際公開番号 WO 99/23693号公報参照） 。 前処理は、 G a原料ガス TMGを除き、 窒素原 料ガスのアンモニアおよびキヤリァガスの窒素と水素のみを上記成膜条件と同じ 条件で流した。 原子間力顕微鏡 (AFM:Atomic Force Microscopy)を用いて、 前処 理を行なった後の平均自乗平方根粗さ （RMS) を評価した。
図 3は、 原子間力顕微鏡 (AFM:Atomic Force Microscopy)を用いて、 G a N基 板の表面における 10 mxl 0 mの平均自乗平方根粗さを示す図である。 図 3 Aは、 前処理なしの GaN基板 （素基板：比較例） 、 図 3 Bは、 基板温度 102 5 °Cで前処理を行なった GaN基板 （本発明例） 、 また、 図 3 Cは従来と同じ、 W
10 成膜温度と同じ基板温度で前処理を行なった G a N基板 （比較例） の結果を示す 図である。 また、 表 1に、 上記試料について、 2 xmx2 m、 および 1 0 mx 1 0 の範囲についての RMSを示す。 表 1
RMS (平均自乗平方根粗さ)
Figure imgf000012_0001
図 3および表 1によれば、 成膜温度である 1 1 50°Cと同じ基板温度で前処理 した試料は、 RMSが 20 nm以上となり、 前処理を行なわない素基板に比べて 大幅に表面粗さが大きくなり劣化する。 図 3 Cの z軸の 1目盛の大きさは、 図 3 A， 図 3 Bの 1 0倍なので、 上記のような大きな相違がやや分りにくいものの、 相違は歴然としている。
一方、 成膜温度よりも低い基板温度で前処理した試料 （本発明例） では、 2 a mx2 /imの RMSは 0. 6 nmとなり、 素基板の 1. 3 nmよりも格段に優れて いる。 1 0 mx 1 0 ,"mの RM Sは 1. 5 nmと、 素基板の 2. O nmよりも優 れ、 比較例の RMS 23. 6 nmよりも 1オーダ一小さい値となっている。
上記のように、 成膜温度 1 1 50。Cより低い基板温度で前処理を行なうことに より、 G a N基板の平坦性を損なうことなくクリーニングが行なわれる。 上記の ように、 基板温度 102 5 °Cで前処理した G a N基板にェピタキシャル膜を形成 すると、 RMSが 0. 5 n m以下の原子ステップ状表面を得ることができる。 図 4は、 微分干渉顕微鏡を用いて、 本発明例の試料表面を段階を追って観察し た結果を示す図である。 図 4Aは、 上記図 3 Bに対応する前処理後の G a N基板 を微分干渉顕微鏡で観察した写真であり、 図 4Bは、 上記成膜条件によりその上 に GaN膜を厚み 0. 5 mェピタキシャル成長させた時点の写真であり、 図 4 Cは G a N膜を厚み 2 imェピタキシャル成長させた後の写真である。 また、 図 5は、 同様に微分干渉顕微鏡を用いて、 図 3 Cに対応する比較例の試料表面を段 階を追って観察した結果を示す図である。 図 5 Aは、 上記図 3 Cに対応する前処 理後の G a N基板を微分干渉顕微鏡で観察した写真であり、 図 5 Bは、 上記成膜 条件によりその上に G a N膜を厚み 0. 5 /mェピタキシャル成長させた時点の 写真であり、 図 5 Cは G a N膜を厚み 2 / mェピタキシャル成長させた後の写真 である。
図 4と図 5とを比較して分るように、 微分干渉顕微鏡によっても、 前処理後の G a N基板表面の粗さの相違は明確に認められ、 本発明例の図 4 Aに示す表面の ほうが、 比較例の図 5 Aに示す表面より、 粗さが小さい。
また、 前処理後の G aN基板上に G aN膜を 0. 5 成膜した時点で比較す ると、 本発明例の図 4Bでは連続した G aN膜が形成されているが、 比較例の図 5 Bでは、 連続した膜が形成されず、 3次元成長した G aN膜となっている。 さらに、 前処理後の G a N基板上に G a N膜を 2.0 成膜した時点で比較す ると、 本発明例の図 4 Cでは平坦な G a N膜が形成されているが、 比較例の図 5 Cでは、 上記 3次元成長した不連続膜が合体してできた 6角丘状ヒロックが発生 していることが分る。 すなわち、 比較例では、 平坦性も結晶性も劣る G aN膜が 形成される。
図 6および図 7は、 図 4 Cおよび図 5 Cに対応する厚み 2 mで成膜した G a N膜の表面の凹凸を、 蝕針式表面形状測定器を用いて測定した結果を示す図であ る。 比較例の図 7の凹凸プロファイルには、 1 0 0 / m〜 1 5 0 mピッチで、 高さが 5 0 nm〜l 5 0 nmの凹凸が認められる。 これは、 微分千渉顕微鏡写真 の図 5 Cに認められた 6角丘状ヒロックの凹凸に相当する。 本発明例の図 6に は、 前処理を 1 0 2 5°Cで行なった後に成膜処理を行なったために、 大きな凹凸 は認められない。 (発明の実施の形態および実施例についての付言）
1. 実施の形態および実施例では、 G aN基板とその上に形成される G aN膜の 例についてのみ説明したが、 本発明の範囲は、 最も広くは、 G aN系半導体素子 に限定されない。 他の窒化物系半導体装置であってもよい。
2. 本発明の半導体装置中の半導体基板などの凹凸の範囲は、 実施の形態におけ る説明も含めて、 その上に他の薄膜が形成された場合でもその凹凸は大きな変化 を受けないことを前提にして、 その上に薄膜が形成される前の凹凸を基にしてい る。 しかし、 半導体装置に作製された後、 実際の上記表面の凹凸の範囲は、 測定 方法、 とくにエッチングにより上記表面の凹凸を露出させる場合、 エッチング方 法に大きく依存する。 また、 上記凹凸の測定装置の精度にも依存する。 本発明の 半導体装置における各部分の表面の凹凸の範囲の決定にあたっては、 最良の測定 方法および最良の測定装置によつて特定されるべきである。
上記において、 本発明の実施の形態について説明を行ったが、 上記に開示され た本発明の実施の形態は、 あくまで例示であって、 本発明の範囲はこれら発明の 実施の形態に限定されない。 本発明の範囲は、 特許請求の範囲の記載によって示 され、 さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更 を含むものである。 産業上の利用可能性
本発明の窒化物系半導体装置およびその製造方法を用いることにより、 平坦性 と結晶性に優れたェピタキシャル膜を含む窒化物系半導体装置を得ることができ る。

Claims

請求の範囲
1. 窒素と化合物を形成する 3 B族元素と窒素とを含む化合物の半導体基板に形 成された窒化物系半導体装置の製造方法であって、
前記半尊体基板を成膜温度に加熱して、 前記 3 B族元素の原料ガスおよび窒素 の原料ガスをともに含む成膜ガスを供給し、 その半導体基板上に前記 3 B族元素 と窒素とを含む化合物の薄膜をェピタキシャル成長させる工程と、
前記ェピタキシャル成長工程より前に、 前記半導体基板を前記成膜温度未満の 前処理温度に加熱して、 前記半導体基板の表面を清浄化する工程とを備える、 窒 化物系半導体装置の製造方法。
2. 前記半導体基板の清浄化工程では、 前記ェピタキシャル成長工程における成 膜ガスよりも前記 3 B族元素の原料ガスの割合を減らした前処理用ガスを供給す る、 請求項 1に記載の窒化物系半導体装匱の製造方法。
3. 前記前処理用ガスが前記 3 B族元素の原料ガスを含まない、 請求項 2に記載 の窒化物系半導体装匱の製造方法。
4. 窒素と化合物を形成する 3 B族元素と窒素とを含む化合物から形成される半 導体基板と、
前記半導体基板の上に形成された前記 3 B族元素と窒素とを含むェピタキシャ ル半導体膜とを備え、
前記半導体基板の表面粗さが、 平均自乗平方根粗さ （RMS:Root Mean Squa re) で、 15 nm以下である、 半導体装置。
5. 前記半導体基板の平均自乗平方根粗さが 5 nm以下である、 請求項 4に記載 の半導体装置。
6. 前記ェピタキシャル膜の十点平均粗さ （Rz) が 15 nm以下である、 請求 項 4または 5に記載の半導体装置。
7. R zが 7.5 nm以下である、 請求項 6に記載の半導体装置。
8. 前記ェピタキシャル膜の表面部が、 100 m〜l 50 のピッチで生成 した高さ 50 nm〜l 50 nmの凹凸を有しない、 請求項 4または 5に記載の半 導体装置。
PCT/JP2004/001944 2003-03-05 2004-02-19 窒化物系半導体装置およびその製造方法 WO2004079803A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04712740A EP1601009A4 (en) 2003-03-05 2004-02-19 NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME
CA002495908A CA2495908A1 (en) 2003-03-05 2004-02-19 Nitride semiconductor device and method for manufacturing same
US10/514,261 US20050173715A1 (en) 2003-03-05 2004-02-19 Nitride semiconductor devices and method of their manufacture
US11/958,315 US7781314B2 (en) 2003-03-05 2007-12-17 Nitride semiconductor device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-057983 2003-03-05
JP2003057983A JP4052150B2 (ja) 2003-03-05 2003-03-05 窒化物系半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2004079803A1 true WO2004079803A1 (ja) 2004-09-16

Family

ID=32958781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001944 WO2004079803A1 (ja) 2003-03-05 2004-02-19 窒化物系半導体装置およびその製造方法

Country Status (8)

Country Link
US (2) US20050173715A1 (ja)
EP (1) EP1601009A4 (ja)
JP (1) JP4052150B2 (ja)
KR (1) KR101036223B1 (ja)
CN (1) CN100580881C (ja)
CA (1) CA2495908A1 (ja)
TW (1) TW200423509A (ja)
WO (1) WO2004079803A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182581B1 (ko) * 2005-09-21 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨계 반도체 기판 및 이의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7846757B2 (en) * 2005-06-01 2010-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices
KR100739150B1 (ko) * 2005-12-24 2007-07-13 엘지전자 주식회사 질화물 반도체 소자 제조 방법
US8110838B2 (en) * 2006-12-08 2012-02-07 Luminus Devices, Inc. Spatial localization of light-generating portions in LEDs
JP5223112B2 (ja) * 2007-10-22 2013-06-26 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7824929B2 (en) 2007-10-22 2010-11-02 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor
TWI431669B (zh) * 2007-11-21 2014-03-21 Mitsubishi Chem Corp Crystallization Growth of Nitride Semiconductor and Nitride Semiconductor
US7482674B1 (en) * 2007-12-17 2009-01-27 The United States Of America As Represented By The Secretary Of The Navy Crystalline III-V nitride films on refractory metal substrates
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6298057B2 (ja) * 2013-07-26 2018-03-20 スタンレー電気株式会社 ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法
KR101653184B1 (ko) * 2014-11-07 2016-09-02 재단법인대구경북과학기술원 태양전지 광흡수층 제조방법 및 이에 따라 제조되는 태양전지 광흡수층
CN111164242B (zh) * 2017-09-22 2022-06-24 株式会社德山 Iii族氮化物单晶基板
KR102397497B1 (ko) * 2021-03-28 2022-05-12 이종득 기능성분을 함유하여 미세먼지 흡착, 항균, 탈취기능을 갖도록 제공되는 안면보호용 마스크

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
WO2002001608A2 (en) 2000-06-28 2002-01-03 Advanced Technology Materials, Inc. METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
JP2002289579A (ja) * 2001-03-23 2002-10-04 Mitsubishi Cable Ind Ltd 結晶成長用基板、その製造方法、およびＧａＮ系結晶の製造方法
US20020185054A1 (en) 2001-06-08 2002-12-12 Advanced Technology Materials Inc. High surface quality gan wafer and method of fabricating same
JP2002359198A (ja) 2001-05-30 2002-12-13 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2003007676A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
JP2003031509A (ja) 2001-07-18 2003-01-31 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
EP0214690B1 (en) * 1985-09-06 1992-03-25 Philips Electronics Uk Limited A method of manufacturing a semiconductor device
JPH05217921A (ja) * 1991-09-13 1993-08-27 Motorola Inc 材料膜のエピタキシアル成長を行うための温度制御された処理
JP2000124138A (ja) * 1998-10-14 2000-04-28 Dowa Mining Co Ltd 表面処理方法および半導体装置
JP2001144014A (ja) 1999-11-17 2001-05-25 Ngk Insulators Ltd エピタキシャル成長用基板およびその製造方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6936488B2 (en) * 2000-10-23 2005-08-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218280B1 (en) 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
WO2002001608A2 (en) 2000-06-28 2002-01-03 Advanced Technology Materials, Inc. METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES
JP2002289579A (ja) * 2001-03-23 2002-10-04 Mitsubishi Cable Ind Ltd 結晶成長用基板、その製造方法、およびＧａＮ系結晶の製造方法
JP2002359198A (ja) 2001-05-30 2002-12-13 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
US20020185054A1 (en) 2001-06-08 2002-12-12 Advanced Technology Materials Inc. High surface quality gan wafer and method of fabricating same
JP2003007676A (ja) * 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
JP2003031509A (ja) 2001-07-18 2003-01-31 Sumitomo Electric Ind Ltd 化合物半導体の製造方法
JP2003069156A (ja) * 2001-08-29 2003-03-07 Sharp Corp 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182581B1 (ko) * 2005-09-21 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨계 반도체 기판 및 이의 제조방법

Also Published As

Publication number Publication date
CN100580881C (zh) 2010-01-13
EP1601009A8 (en) 2006-02-01
KR20050108372A (ko) 2005-11-16
JP2004273484A (ja) 2004-09-30
US20080132044A1 (en) 2008-06-05
EP1601009A1 (en) 2005-11-30
US20050173715A1 (en) 2005-08-11
TW200423509A (en) 2004-11-01
CA2495908A1 (en) 2004-09-16
JP4052150B2 (ja) 2008-02-27
CN1698184A (zh) 2005-11-16
KR101036223B1 (ko) 2011-05-20
TWI324424B (ja) 2010-05-01
EP1601009A4 (en) 2010-07-14
US7781314B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
US7781314B2 (en) Nitride semiconductor device manufacturing method
GB2440484A (en) Group 3-5 nitride semiconductor multilayer substrate, method for manufacturing group 3-5 nitride semiconductor free-standing substrate
US20120223329A1 (en) Production Method of a Layered Body
CN106544643B (zh) 一种氮化物薄膜的制备方法
JP2009099932A (ja) 半導体基板上において３族窒化物半導体層を形成する方法
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
WO2017161935A1 (zh) 氮化物底层、发光二极管及底层制备方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP4261600B2 (ja) 窒化物系半導体装置
US7696533B2 (en) Indium nitride layer production
JP4248005B2 (ja) 基板の製造方法
JPH1126812A (ja) ３族窒化物半導体素子及びその製造方法
JP2019197873A (ja) 窒化物半導体テンプレート、および、それを用いて製造されたデバイス
TW202118884A (zh) 積層膜結構體、半導體元件、電子設備、及積層膜結構體的製造方法
JP2008252124A (ja) 窒化物系半導体装置
JP4236122B2 (ja) 半導体基板の製造方法
JP4236121B2 (ja) 半導体基板の製造方法
JP3823801B2 (ja) 炭化珪素半導体基板の製造方法
JP4248006B2 (ja) 基板の製造方法
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
KR20070018625A (ko) 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법
JPH09188598A (ja) 窒化ガリウム単結晶薄膜の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref document number: 2495908

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2004712740

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10514261

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048002730

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057016241

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057016241

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004712740

Country of ref document: EP