KR100739150B1 - 질화물 반도체 소자 제조 방법 - Google Patents

질화물 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100739150B1
KR100739150B1 KR20050129194A KR20050129194A KR100739150B1 KR 100739150 B1 KR100739150 B1 KR 100739150B1 KR 20050129194 A KR20050129194 A KR 20050129194A KR 20050129194 A KR20050129194 A KR 20050129194A KR 100739150 B1 KR100739150 B1 KR 100739150B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
type
semiconductor layer
doping
semiconductor device
Prior art date
Application number
KR20050129194A
Other languages
English (en)
Other versions
KR20070067585A (ko
Inventor
신종언
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20050129194A priority Critical patent/KR100739150B1/ko
Publication of KR20070067585A publication Critical patent/KR20070067585A/ko
Application granted granted Critical
Publication of KR100739150B1 publication Critical patent/KR100739150B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 p형 질화물 반도체막을 효과적으로 성장시키는 질화물 반도체 소자 제조 방법에 관한 것으로, 이를 위하여 p형 도핑 물질보다 공정 부산물과 결합특성이 좋은 억제 물질을 p형 질화물 반도체층을 성장시키는 과정에서 함께 도핑 시킴으로써, p형 도핑 물질이 복합물을 형성하지 않으면서 상기 질화물 반도체층에 적용되어 정공 농도와 정공 이동도 특성을 크게 높일 수 도록 한 p형 질화물 반도체 소자 제조 방법을 제공할 수 있다.

Description

질화물 반도체 소자 제조 방법{NITRIDE COMPOUND SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
도 1은 종래 측면 전류형 발광 다이오드의 구조를 보인 단면도이다.
도 2는 본 발명 일 실시예에 따른 질화물 반도체 성장 공정 방법을 설명하는 그래프도이다.
도 3은 본 발명 일 실시예에 따른 질화물 반도체 성장 예를 보인 단면도이다.
도 4는 본 발명 다른 실시예에 따른 질화물 반도체 성장 예를 보인 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100: Ga 원료물질 110: 암모니아
120: p형 도핑 물질 130: 억제 물질
140: 억제 물질 200: 기판
210: p형 질화막 300: 기판
310,330: 2원계 p형 질화막 320, 340: 3원계 p형 질화막
본 발명은 질화물 반도체 소자 제조 방법에 관한 것으로, 특히 p형 질화물 반도체막을 효과적으로 성장시키는 방법에 관한 것이다.
Ⅲ족 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 발광 다이오드(LED)를 비롯한 광소자 및 MOSFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히, Ⅲ족 질화물 반도체를 이용한 발광소자는 가시광선에서 자외선까지의 영역에 대응하는 직접 천이형 밴드갭을 갖고, 고효율 광 방출을 실현할 수 있다. 따라서, 상기 반도체는 주로 LED 또는 레이저 다이오드(LD)로 활용되고 있다.
상기 Ⅲ족 질화물 반도체 중 대표적으로 질화갈륨(GaN)이 광 소자를 제조하는데 주로 사용되는데 이는 결정 성장 방식으로 기판 상에 성장되며, 도핑되는 물질에 따라 p형 또는 n형으로 활성화되어 PN접합 다이오드로 구성되게 된다. 그러나, 현재까지의 기술로는 상기 질화물 반도체(GaN)가 직접 성장할 수 있을 정도로 격자 구조가 일치하는 단결정 기판을 제조할 수 없기 때문에 사파이어(Al2O3) 단결정 또는 탄화 실리콘(SiC) 단결정, 실리콘(Si), 갈륨 아세나이드(GaAs)와 같은 이종 재료로 이루어진 기판이 사용된다.
도 1은 GaN을 이용하여 형성된 일반적인 발광 다이오드 소자의 구조를 간략히 보인 것으로, 우선 사파이어 기판(10) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 형성된 GaN 버퍼층(20)이 있고, 그 상부에 n형 불순물을 포함하여 성장시킨 제1 및 제 2 n-GaN층(30, 40)이 위치한다. 그리고, 그 상부에 다양한 구성(단일 활성층, 양자우물 구조, 다중 양자우물 구조 등) 중 하나로 이루어진 활성층(50)이 있으며, 그 상부에 p형 불순물을 포함시켜 성장시킨 p-GaN층(70)이 위치한다. 도시된 경우에는 발광 효율을 높이기 위해 상기 p-GaN층(70)과 활성층(50) 사이에 p-클래드층(60)이 더 형성된 구조이며, 상기 활성층(50)과 n-GaN층(40) 사이에 n-클래드층(미도시)이 더 형성될 수도 있다.
그리고, 상기 제 1 n-GaN층(30) 상부에 n 전극(45)이 위치하고, 상기 p-GaN층(70) 상부에 p 전극(80)이 위치한다.
상기와 같은 질화물 반도체 발광 다이오드를 형성하는 방법을 간단히 언급하면, 상기 사파이어 기판(10) 상에 GaN 버퍼층(20)을 성장 방식으로 성장시키고, 그 상부에 다시 GaN층을 성장시키면서 n형 불순물(Si 등)을 도핑하여 n-GaN층(30, 40)을 형성한다. 그 상부에 성장 방식으로 활성층(50) 및 p-클래드층(60)을 형성한 다음, 그 상부에 GaN층을 성장시키면서 p형 불순물(Mg 등)을 도핑하여 p-GaN층(70)을 형성한다. 이후, 상기 p-GaN층(70)을 열처리하여 p형으로 활성화시킨다.
일반적으로 반도체 물질은 밴드 갭이 커질수록 이물질 도핑이 어려워지며, 특히, p형 불순물의 도핑 효율이 낮아 소자 구동시 원활한 정공의 공급이 부족하기 쉽다. 이는 구동 전압의 상승, 전류 흐름의 저하 및 신뢰성 감소 현상을 유발한다.
특히, 질화물 반도에의 경우에는 p형 도핑으로 Mg를 주로 사용하게 되는데, Mg는 도핑 시 주변의 H, O와 결합하여 복합 물질을 형성하면서 질화물 반도체에 혼합되므로 전류 주입시 원활한 정공의 흐름을 얻기 어렵다. 따라서, 이러한 복합물 을 다시 분리시켜 Mg 이온이 형성될 수 있도록 열처리 과정이 필수적으로 적용된다. 그러나, 이러한 열처리 과정은 대단히 높은 고온에서 오랜 시간 동안 실시되기 때문에 이미 형성된 다른층(상기 예로 든 발광 다이오드 구조의 경우에는 활성층)의 열화 현상이 발생할 수 있다. 또한, 상기 열처리 과정에서 환원되지 않고 잔류하게 되는 Mg 복합 물질은 일종의 결함으로 작용하여 유효 정공을 산란시키고 신뢰성을 감소시킨다.
상기와 같은 p형 질화물 반도체층을 포함한 소자를 제조하기 위해 새롭게 제안하는 본 발명은 질화물 반도체층을 성장시키는 과정에서 p형 불순물과 함께 상기 p형 불순물의 복합물 형성을 방지하는 억제 물질을 동시에 제공하는 것으로 p형 불순물의 이온 농도를 높여 p형 특성을 개선할 수 있도록 한 질화물 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 질화물 반도체로 광 소자를 형성하는 경우 p형 도핑물질과 함께 억제 물질을 질화물 성장시 도핑하여 열처리 없이도 충분한 p형 도핑 물질 이온 분포에 의한 원활한 정공 흐름을 제공하며, 열처리에 의한 소자 손상을 방지할 수 있도록 한 질화물 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 질화물 반도체의 p형 도핑 물질과 결합하여 복합물을 형성할 수 있는 원소들과 결합 특성이 높은 억제 물질을 p형 질화물층 성장시 주입하도록 함으로써 p형 도핑 물질의 사용량을 줄이고 복합물 생성을 억제하여 정공의 이동도를 높이도록 한 질화물 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예는 p형 도핑 물질과, 상기 p형 도핑 물질과 복합물을 형성할 수 있는 원소와의 결합성이 상기 p형 도핑 물질보다 좋은 억제 물질을 질화물 반도체층을 성장시키는 중에 도핑하여 p형 질화물 반도체층을 형성하는 단계를 포함한다.
또한, 본 발명의 다른 실시예는 단결정 기판을 준비하는 단계와; 질소 전구체가 분해될 고온 상태를 유지하면서 질소 전구체, Ⅲ족 금속 원료를 이용하여 상기 단결정 기판 상에 질화물 반도체층을 화학 기상 증착하는 단계를 포함하며, 상기 화학 기상 증착 단계는, p형 도핑 물질과, 상기 p형 도핑 물질이 상기 화학 기상 증착 과정에서 발생한 부산물 원소들과 반응하지 못하도록 하는 억제 물질을 도핑하는 단계를 포함한다.
상기 같은 본 발명을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 일 실시예에 따른 p형 질화물 반도체층의 성장 공정의 원료 프로파일을 보인 그래프도로서, 도시된 바와 같이 다양한 공정 원료들이 제공되어 p형 질화물 반도체층을 형성하게 된다. 본 실시예에서는 Ⅲ족 질화물 반도체로 널리 알려져 있으며, 광 소자를 비롯한 다양한 분야에 적용되는 질화 갈륨(GaN)을 예로 들어 설명하도록 한다. 하지만, 본 발명은 화학 기상 증착 방식을 이용하여 p형으로 도핑되는 모든 질화물 반도체층의 성장 방식에 적용 가능하다는 것에 유의한다.
상기 도시된 p형 질화물 반도체층의 성장 공정 시 요구되는 원료들의 예를 보면, Ⅲ족 질화물 반도체를 형성하기 위한 Ⅲ족 금속 원료(Ga, In, Al 등)(100)와 질소의 전구체로 사용될 암모니아(NH3)(110)를 비롯하여 p형 도핑 물질로 사용되는 마그네슘(Mg)(120)이 나타나 있다. 상기 원료들은 일반적인 p형 질화물 반도체층을 성장시키는 화학 기상 증착 공정에 적용되는 원료들이다. 일반적으로, 상기 p형 도핑 물질로 사용되는 Mg는 상기 고온의 화학 기상 증착 과정에서 발생되는 부산물인 산소(O)나 수소(H) 원자들과 결합하여 Mg-O 혹은 Mg-H 등과 같은 복합물을 형성하여 정공 운반자(hole carrier)의 농도를 낮추게 된다. 즉, 도핑된 Mg가 복합물로 결합되면 p형 특성을 나타낼 수 없으며, 정공을 산란시켜 전류 흐름을 악화시킨다. 따라서, 이러한 복합물 형성을 방지하기 위하여, 본 실시예에서는 도시한 바와 같이 고온의 화학 기상 증착 과정에서 발생되는 O, H 원소가 p형 도핑 물질(본 실시예에서는 Mg)과 결합하지 않도록, 상기 p형 도핑 물질보다 상기 O, H 원소와 결합성이 좋은 물질을 억제 물질로서 상기 p형 도핑 물질과 함께 도핑하도록 한다.
상기 도시된 억제 물질(130, 140)의 예는 Si, Al, Li, Na, Ca, Be, Zn 등이며, 이들 중 하나가 사용되거나 둘 이상이 복합적으로 사용될 수도 있고, 전체 원소들이 모두 적용될 수도 있다. 상기 억제 물질(130,140)의 경우, 전체 성장 시간 동안 p형 도핑 물질(Mg)(120)처럼 지속적으로 도핑될 수 있으며(130), 소정의 주기를 가지고, 혹은 주기 없이 간헐적으로 도핑(140)될 수 있다.
이러한 억제 물질의 도핑을 통해서, 질화물 반도체층을 p형 도핑 물질로 도 핑시키면서 성장시킬 경우, 상기 p형 도핑 물질과 반응할 O나 H 원소들이 상기 억제 물질과 미리 반응하여 제거되기 때문에 상기 p형 도핑 물질들이 상기 O나 H 원소들과 결합하여 복합물을 형성하지 않게 된다. 즉, 충분한 p형 도핑 물질(Mg)이 상기 질화물 반도체층(GaN)에 도핑되어 정공 운반자의 농도가 높아지고 정공의 이동도 역시 빨라진다. 이는 상기 p형 질화물 반도체가 충분한 정공을 공급할 수 있으며 전류 흐름이 원활해 질 수 있다는 것을 의미하며, 별도의 열 처리 없이도 p형 특성을 제공할 수 있다는 것을 의미한다. 물론, 상기 p형 질화물 반도체층을 성장시킨 후 보조적으로 열처리하여 소량 발생한 p형 도핑 물질의 복합물을 다시 환원시킬 수 있으며, 이 경우에 적용되는 상기 열처리 시간은 억제 물질을 도핑하지 않는 기존 방법에서 요구되는 열처리 시간에 비해 극단적으로 짧아진다.
상기와 같은 방법으로 형성될 수 있는 대표적인 p형 질화물 반도체층으로는 p-GaN층, p-AlN층, p-AlGaN층, p-InN층, p-InGaN층, p-AlGaInN층 등이 있다. 즉, 상기 Ⅲ족 금속 원료(Ga, In, Al 등)와 질소를 결합시킨 2원계, 3원계, 4원계 화합물등을 p형으로 도핑하는 경우에 적용될 수 있는 것이다.
상기 설명을 토대로 보다 구체적으로 p-GaN층을 형성하는 과정을 설명하도록 한다. 여기서는 GaN층을 단결정 기판 상에 형성하는 광 소자의 일부를 제조하는 과정으로 설명하도록 한다.
사파이어(Al2O3), 실리콘(Si), 탄화 실리콘(SiC), 갈륨 아세나이드(GaAs) 등과 같은 단결정 기판 상에 발광 소자를 형성하는 경우, 격자 부정합에 의해 상기 기판 상에 직접 질화물 반도체층을 형성할 수 없어 저온으로 버퍼층(그 상부에 성 장시킬 질화물 반도체의 종류에 따라 GaN, AlN 등)을 형성한 후, 그 상부에 질화물 반도체를 도핑하면서 형성하게 된다. 따라서, 상기 p-GaN층은 상기 기판 상부에도 직접 형성될 수 있고, 버퍼층 상부에도 형성될 수 있다.
p형 GaN 층의 성장 방법을 보면, 우선 상기 단결정 기판을 준비하여 고온(500℃ 이상)으로 열처리하여 표면의 불순물을 제거하고 반응로에 투입한다. 상기 반응로는 화학 기상 증착용 반응로이며 여기서는 금속유기 화학기상증착(Metal-Organic Chemical Vapor Deposition:MOCVD) 방법을 통해 상기 질화물 반도체층을 결정 성장시키는 방법을 예로 들어 설명한다. 물론 화학 기상 증착법으로 수소화 기상 에피텍시 성장(Hydride Vapor Phase Epitaxy:HVPE) 방법 등도 적용이 가능하다. 일반적으로 화학기상증착과 결정성장(에피텍시) 방법은 모두 반도체 재료의 화학 증기(chemical vapor) 또는 반도체 재료를 함유하는 기체 혼합물로부터 원하는 층을 기판위에 성장시키는 방법이라는 점에서 유사한 공정으로 판단될 수 있다. 단지, 결과층을 단결정으로 한정하는 방법을 기상 에피텍시(Vapor Phase Epitaxy:VPE)로 구분하기도 하지만, 화학 기상 증착 방법의 한 갈래로 볼 수 있어 여기서는 MOCVD나 VPE 모두를 CVD라 칭하도록 한다.
상기와 같이 단결정 기판을 준비하여 반응로에 투입한 후, 결정 성장에 필요한 각종 원료 기체들을 상기 반응로 내부로 흘려주게 되는데, 이러한 원료 기체들은 혼합물 상태로 제공되기 때문에 상기 반응로 내부에서 각 원소로 분리시키기 위해 높은 고온에서 공정이 진행되게 된다. 일반적으로 500℃ 이상의 온도에서 실시되는 CVD를 고온 CVD라 한다.
예를 들어, GaN을 고온의 MOCVD법으로 성장시키기 위해서는 Ⅲ족 금속 원소인 Ga를 메틸기(methyl)를 붙인 TMGa(Ga(CH3)3), 질소를 제공하기 위한 암모니아(NH3)를 원료 기체, 즉 전구체(precursor)로 준비한 후 수송 기체(H2)와 함께 상기 반응로에 도입한 후 기상에서 균일한 분해 반응이 발생하도록 한다. 이때, Mg를 1×1017-9×1021㎝-3의 농도로 제공하여 도핑을 실시한다. 상기 Mg의 원료는 Mg에 에틸(ethyl) 기를 붙인 Cp2Mg(Mg(C2H5)2)일 수 있다.
상기 암모니아는 열적으로 매우 안정하기 때문에 1000℃ 이상에서도 수%의 암모니아만이 열분해 되어 질소원으로서 GaN 성장에 기여한다. 따라서, 열분해 효율을 높이기 위해 1000℃ 이상의 온도에서 성장이 실시되며, 결정성이 좋은 GaN 성장을 위해 일반적으로 4,000 내지 10,000의 Ⅴ/Ⅲ 분율을 이용한다. 여기서, Ⅴ/Ⅲ 비율은 금속유기 화학기상증착(MOCVD)법에 의해 ⅢㆍⅤ족 화합물 반도체 결정을 성장시킬 시에 반응로에서 통과하는 Ⅲ족 원소를 함유하는 분자의 몰 수와 Ⅴ족 원소를 함유하는 분자의 몰 수의 비율이다. 예를 들어, TMGa 및 암모니아를 사용하여 질화 갈륨을 성장시키는 경우에, 상기 분율은 반응로에서 통과하는 TMGa의 몰 수와 암모니아의 몰 수의 비율을 의미한다.
다음과 같은 화학식처럼, GaN 성장을 위해 사용되는 다량의 암모니아는 그 부산물로서 다량의 수소를 방출하게 되고, 수송 가스로 사용되는 H2와 더불어 p형 GaN 성장시 주입되는 Mg와 결합함으로써 Mg-H를 형성하게 된다. 이는 p형 GaN층이 성장 후 부도체로 비활성화되는 원인이 된다.
NH3 → N + H + H2
또한, 불순물로 유입되는 O 원소가 Mg와 결합하여 Mg-O를 형성할 수 있으므로, 앞서 설명한 바와 같이 상기 O, H 원소와 결합성이 좋은 Si, Li, Al, Be, Na, Ca, Zn 등의 원소를 적어도 하나 이상 억제 물질로 상기 질화물 반도체층 성장 시 주입한다. 그 주입 프로파일(profile)은 도 2에 도시한 바와 같이 지속적인 주입이거나 간헐적인 주입일 수 있다. 비록 간헐적으로 주입하거나, 주입량을 가변시키면서 주입하더라도 이미 질화물층에 주입된 상기 억제 원소가 확산되면서 O, H 와 결합하게 되므로 Mg의 복합물 형성을 방지할 수 있다. 이때, 상기 억제 원소는 1×1012-9×1021㎝-3의 도핑 농도로 도핑한다.
이렇게 억제 물질을 포함하여 p-GaN층을 성장시키면, 상기 성장된 p-GaN층은 열처리를 통한 활성화 공정을 거치지 않더라도 충분한 정공 운반자(hole carrier) 농도와 정공 이동 특성을 제공할 수 있게 된다. 상기 p-GaN층의 경우 정공 운반자 농도는 5×1016-5×1018㎝-3이고, 정공 이동도(hole mobility)는 2-100㎝-3/V초(Sec)가 된다. 추후, 필요한 경우 소량 형성된 Mg 복합물(Mg-H, Mg-O)을 환원시키기 위해 LEEBI(Low Energy Electron Beam Irradiation)나 고온 어닐링(Rapid Temperature Annealing, Furnace Annealing 등) 과정을 실시할 수도 있으나, 이 경우의 고온 열처리 시간은 Mg 복합물의 양에 비례하므로 상기 억제 물질을 도핑하지 않은 경우에 비해 극단적으로 짧아질 수 있다.
도 3은 상기 설명한 과정을 통해 기판(200) 상에 p형 질화물 반도체층(210)을 형성한 경우의 단면도로서, 상기 억제 물질을 추가로 도핑하는 것으로, 열처리 없이도 활성화 될 수 있는 p형 질화물 반도체층(210)을 얻을 수 있다.
이때, 적용 가능한 상기 기판(200)으로는 사파이어(Al2O3), 실리콘(Si), 탄화 실리콘(SiC), 갈륨 아세나이드(GaAs)와 같은 전통적인 단결정 기판이나, 질화 갈륨(GaN), 질화 알루미늄(AlN)등의 단결정 반도체층 일 수 있다.
전술된 p-GaN층의 성장 방법은 다른 종류의 Ⅲ족 금속 물질을 이용한 질화물 반도체층을 형성하는 경우에도 동일하게 적용될 수 있으며, In, Al 등의 금속 원소를 상기 GaN 성장 공정에 추가하거나 Ga 대신 단독 사용(TMIn, TMAl등과 같이 메틸기를 붙인 전구체 이용)하여 p-AlN층, p-AlGaN층, p-InN층, p-InGaN층, p-AlGaInN층을 성장시킬 수 있다.
도 4는 상기 2원계, 3원계, 4원계 화합물질을 교대로 적층한 질화물 반도체 구조물의 단면을 보인 것으로, Al2O3, Si, SiC, GaAs, GaN, AlN등의 단결정 기판(300) 상부에 2원계 질화물 반도체층(p-GaN)(310, 330)과 3원계 질화물 반도체층(p-AlGaN)(320, 340)을 교대로 적층한 구조이다. 이러한 구조는 전자 소자나 광 전자 소자를 형성할 경우 적용될 수 있는 구조로, 도핑된 결정 성장 방식으로 형성되는 상기의 복수 층들은 서로 상이한 도핑 농도를 가질 수 있어 층들 사이의 침투가 우려되는 불순물 주입 및 확산 방법에 비해 그 활용도가 매우 높다. 따라서, 열처 리 없이도 충분한 p형 특성을 제공해 줄 수 있는 본 발명 실시예에 따른 p형 질화물 반도체 형성 방법을 이용하면, 상기와 같은 복잡한 층들을 형성할 경우에도 좋은 특성을 유지할 수 있게 된다.
상기 설명한 본 발명 실시예들에 따른 p형 질화물 반도체 형성 방법은 p형 도핑 물질이 성장시 부산물로 발생되거나 의도하지 않게 유입된 원소들과 결합하여 p형 특성을 소실하지 않도록 하기 때문에 p형 도핑 물질이 복합물을 형성하지 않고 상기 질화물 반도체층에 원소 그대로 분포하므로 p형 도핑 물질의 적용 효율이 대단히 높다. 즉, 복합물의 생성 및 잔류 가능성이 낮아 p형 도핑물질에 의한 정공의 농도가 높고, 잔류하는 복합물이 소량이므로 정공의 이동도 역시 높아진다. 이는 전류 흐름 특성을 향상시키고 제공되는 정공량을 증가시켜 상기 p형 질화물 반도체층을 적용한 소자의 특성을 개선할 수 있다. 예를 들어 광소자에 적용할 경우 발광 효율을 크게 증가시킬 수 있게 된다.
이상에서 상술한 바와 같이, 본 발명의 실시예에 따른 질화물 반도체 소자 제조 방법은 p형 도핑 물질보다 공정 부산물과 결합특성이 좋은 억제 물질을 p형 질화물 반도체층을 성장시키는 과정에서 함께 도핑 시킴으로써, p형 도핑 물질이 복합물을 형성하지 않으면서 그 도핑된 양의 대부분이 상기 질화물 반도체층에 적용되어 정공 농도와 정공 이동도 특성을 크게 높일 수 있는 효과가 있다.
본 발명의 실시예에 따른 질화물 반도체 소자 제조 방법은 p형 질화물 반도체층 성장시 억제 물질을 함께 도핑시켜 p형 도핑 물질이 공정 부산물이나 유입된 불순물 원자와 결합하지 않도록 함으로써, 상기 p형 질화물 반도체층 성장 후 별도의 열처리 없이도 p형 특성을 유지하도록 하고, 이러한 열처리의 생략으로 인해 상기 반도체층이 적용되는 소자에 기 생성된 층의 열적 손상을 방지하도록 하는 효과가 있다.
본 발명의 실시예에 다른 질화물 반도체 소자 제조 방법은 발광 소자 구조에 필요한 p형 질화물 반도체층 형성시 적용할 경우 열처리에 의한 손상이 발생될 수 있는 활성층을 보호하여 소자의 신뢰성을 높일 수 있는 효과가 있다.

Claims (23)

  1. p형 도핑 물질과, 상기 p형 도핑 물질과 복합물을 형성할 수 있는 원소와의 결합성이 상기 p형 도핑 물질보다 좋은 억제 물질을 질화물 반도체층을 성장시키는 중에 도핑하여 p형 질화물 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  2. 제 1항에 있어서,
    상기 p형 도핑 물질은 Mg인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  3. 제 1항에 있어서,
    상기 p형 도핑 물질과 복합물을 형성할 수 있는 원소는 O와 H 중 적어도 어느 하나이며, 상기 원소는 질화물 전구체 혹은 주위 분위기에 포함된 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  4. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계에서,
    질소 전구체로 암모니아(NH3)를 이용하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  5. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계는,
    Ga와 암모니아(NH3)를 원료로, 이들을 800℃ 이상의 온도에서 반응시키면서 Mg를 p형 도핑 물질로 첨가하여 p형 질화 갈륨(GaN)을 결정성장시키는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  6. 제 1항에 있어서,
    상기 p형 도핑 물질과 복합물을 형성할 수 있는 원소는 O 또는 H 이며, 상기 억제 원소는 Si, Al, Li, Na, Ca, Be, Zn 중 적어도 하나인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  7. 제 1항에 있어서,
    상기 억제 물질은 간헐적으로 도핑되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  8. 제 1항에 있어서,
    상기 p형 도핑 물질의 도핑 농도는 1×1017-9×1021㎝-3인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  9. 제 1항에 있어서,
    상기 억제 물질의 도핑 농도는 1×1012-9×1021㎝-3인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  10. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계에서,
    성장 완료되는 p형 질화물 반도체층의 정공 운반자 농도는 5×1016-5×1018㎝-3인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  11. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계에서,
    성장 완료되는 p형 질화물 반도체층의 정공 이동도는 2-100㎝-3/V초 인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  12. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계는,
    금속유기 화학기상증착(MOCVD)법을 이용하여 상기 p형 질화물 반도체층을 결정 성장시키는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  13. 제 1항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계는,
    상기 p형 질화물 반도체층을 성장시킨 후 열처리하여 상기 성장 과정에서 생성된 p형 도핑 물질의 복합물을 환원시키는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  14. 단결정 기판을 준비하는 단계와;
    질소 전구체가 분해될 고온 상태를 유지하면서 질소 전구체, Ⅲ족 금속 원료를 이용하여 상기 단결정 기판 상에 질화물 반도체층을 화학 기상 증착하는 단계를 포함하며,
    상기 화학 기상 증착 단계는, p형 도핑 물질과, 상기 p형 도핑 물질이 상기 화학 기상 증착 과정에서 발생한 부산물 원소들과 반응하지 못하도록 하는 억제 물질을 도핑하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  15. 제 14항에 있어서,
    상기 p형 도핑 물질이 상기 화학 기상 증착 과정에서 발생한 부산물 원소들과 반응하지 못하도록 하는 억제 물질을 제공하는 단계는,
    상기 p형 도핑 물질과 결합하여 복합물을 형성할 수 있는 원소들과 상기 p형 도핑 물질보다 결합성이 높은 물질 원소를 억제 물질로 제공하여 p형 도핑 물질과 결합하여 복합물을 형성할 수 있는 원소들을 제거하도록 하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  16. 제 14항에 있어서,
    상기 단결정 기판을 준비하는 단계는,
    Al2O3, SiC, Si, GaN, AlN, GaAs 중 하나의 기판을 열처리하여 표면 불순물을 제거하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  17. 제 14항에 있어서,
    상기 억제 물질은 Si, Al, Li, Na, Ca, Be, Zn 중 적어도 하나이며, 상기 p형 도핑 물질과 결합하여 복합물을 형성할 수 있는 원소는 O와 H 중 적어도 어느 하나인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  18. 제 14항에 있어서,
    상기 도핑하는 단계는,
    상기 화학 기상 증착 기간 동안 상기 p형 도핑 물질은 지속적으로 제공하고, 상기 억제 물질은 간헐적으로 제공하면서 도핑하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  19. 제 14항에 있어서,
    상기 도핑하는 단계는,
    상기 p형 도핑 물질을 1×1017-9×1021㎝-3의 도핑 농도로 도핑하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  20. 제 14항에 있어서,
    상기 도핑하는 단계는,
    상기 억제 물질을 1×1012-9×1021㎝-3의 도핑 농도로 도핑하는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  21. 제 14항에 있어서,
    상기 질화물 반도체층을 화학 기상 증착하는 단계에서,
    상기 증착이 끝난 p형 질화물 반도체층의 정공 운반자 농도는 5×1016-5×1018㎝-3인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  22. 제 14항에 있어서,
    상기 질화물 반도체층을 화학 기상 증착하는 단계에서,
    상기 증착이 끝난 p형 질화물 반도체층의 정공 이동도는 2-100㎝-3/V초 인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  23. 제 14항에 있어서,
    상기 질화물 반도체층을 화학 기상 증착하는 단계에서,
    상기 화학 기상 증착방법은 금속유기 화학기상증착(MOCVD)법인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
KR20050129194A 2005-12-24 2005-12-24 질화물 반도체 소자 제조 방법 KR100739150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050129194A KR100739150B1 (ko) 2005-12-24 2005-12-24 질화물 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050129194A KR100739150B1 (ko) 2005-12-24 2005-12-24 질화물 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20070067585A KR20070067585A (ko) 2007-06-28
KR100739150B1 true KR100739150B1 (ko) 2007-07-13

Family

ID=38366239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050129194A KR100739150B1 (ko) 2005-12-24 2005-12-24 질화물 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100739150B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108372A (ko) * 2003-03-05 2005-11-16 스미토모덴키고교가부시키가이샤 질화물계 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108372A (ko) * 2003-03-05 2005-11-16 스미토모덴키고교가부시키가이샤 질화물계 반도체 장치 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020050108372

Also Published As

Publication number Publication date
KR20070067585A (ko) 2007-06-28

Similar Documents

Publication Publication Date Title
Keller et al. Metalorganic chemical vapor deposition of group III nitrides—a discussion of critical issues
US5432808A (en) Compound semicondutor light-emitting device
US20050161688A1 (en) Process for production of nitride semiconductor device and nitride semiconductor device
KR20090084715A (ko) Ⅲ-ⅴ족 화합물 반도체의 성장 방법과 발광 디바이스 및 전자 디바이스의 제조 방법
WO2003065526A1 (fr) Structure de puits quantique, element semiconducteur dans lequel elle est utilisee, et procede de production de l'element semiconducteur
JP4554803B2 (ja) 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP3740744B2 (ja) 半導体の成長方法
JP2004134750A (ja) ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法
CN108808446B (zh) 一种具有位错折断结构的GaN基激光器外延结构及其生长方法
JP2001015443A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4284944B2 (ja) 窒化ガリウム系半導体レーザ素子の製造方法
JP4609917B2 (ja) 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP3605906B2 (ja) コンタクト抵抗低減層を有する半導体装置
KR100739150B1 (ko) 질화물 반도체 소자 제조 방법
CN110050330B (zh) Iii族氮化物半导体
JPH05243613A (ja) 発光素子およびその製造方法
JP5947183B2 (ja) ｐ型化合物半導体層の形成方法
KR100906972B1 (ko) 질화물계 발광소자
KR100881053B1 (ko) 질화물계 발광소자
JP4829273B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
US20240120440A1 (en) Semiconductor structure
JP3561243B2 (ja) 化合物半導体の成長方法及び化合物半導体発光素子
JP3680337B2 (ja) 発光ダイオード
JP4389888B2 (ja) 半導体の成長方法、半導体発光素子の製造方法および半導体装置の製造方法
JP3633015B2 (ja) Ｉｉｉ−ｖ族化合物混晶の成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 13