CN100580881C - 氮化物半导体装置及其制造方法 - Google Patents
氮化物半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN100580881C CN100580881C CN200480000273.0A CN200480000273A CN100580881C CN 100580881 C CN100580881 C CN 100580881C CN 200480000273 A CN200480000273 A CN 200480000273A CN 100580881 C CN100580881 C CN 100580881C
- Authority
- CN
- China
- Prior art keywords
- film
- substrate
- semiconductor substrate
- semiconductor
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
- C30B29/406—Gallium nitride
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
Abstract
本发明提供了一种制造方法,其易于生产包含具有出色平直度和结晶性的外延膜的氮化物-基半导体装置,并使得通过这种方法制造的氮化物-基半导体装置是可利用的。氮化物半导体装置在半导体衬底上形成,半导体衬底是一种包含第3B族元素及氮的化合物,此第3B族元素适合于与氮形成化合物,制造氮化物半导体装置的方法包括将半导体衬底(1)加热到膜-沉积温度、给衬底提供包含第3B族元素源气体和氮源气体的膜-沉积气体、及在半导体衬底上外延生长薄膜(2)的步骤,薄膜(2)是包含第3B族元素和氮的化合物;该方法在外延生长步骤之前还提供有将半导体衬底加热到预处理温度的步骤,以清洁半导体衬底表面,该预处理温度低于膜-沉积温度。
Description
技术领域
本发明涉及如发光装置的氮化物半导体装置及它们的制造方法;更明确地,本发明涉及具有出色平直度、可大量生产的高质量氮化物半导体装置及制造这种装置的方法。
背景技术
在发光半导体装置和其它半导体装置的制造中,当由氮化物-基单晶作衬底来进行气相外延膜生长时,将该衬底和能去除粘附到衬底上的污染物(有机物、湿气)和瑕疵(刮痕、损伤等)的物体一起热处理。因为这一加热程序是在外延膜生长之前进行的,此程序被称作“预处理”、“预热”、“清洁”、“净化”或简单地称作“热处理”。
到目前为止,衬底加热去除污染物和瑕疵的温度被设在或高于处理后衬底上生长外延膜的沉积程序中衬底加热的温度-以及这一点不限于氮化物半导体(专利文献包括日本未审查专利申请公开号2000-174341和2000-323752)。促成这一点的原因是这是从硅-基半导体装置制造方法的程序操作中接收过来的,在硅-基半导体装置制造方法的程序操作中,在强调清洁的情况下,用于清洁的衬底温度被设在或高于衬底的膜-沉积温度,因为预处理中衬底加热温度设定得越高,清洁就进行得越好。在制造氮化物-基半导体装置时,与制造硅-基装置相同,在预处理程序中,也可将温度设在或高于膜-沉积程序中衬底加热的温度下加热衬底来清洁衬底的表面。
对于氮化物-基半导体,因为氮的蒸气压高,氮化物单晶衬底在高温下热处理时,使用氮或含有与氮同族-日本周期系中的第5B族-原子的气氛。通常利用从环境气体中省去了源-原料气体的气氛作为热处理的气氛,该源-原料气体中包含第3B族(日本周期系)元素,所述环境气体是在膜-沉积操作中引入的。利用这种气氛的原因是因为氮往往从衬底表面部分释放跑掉,导致那里第3B族元素的过剩,这容易引起氮化物半导体衬底表面粗糙。因此,为了阻止出现过剩第3B族元素在衬底表面上堆积引起的粗糙,安排了上述不含第3B族元素的气氛,并且也控制氮从衬底上逸出。
如上所述,无论利用何种气氛,在常规热处理中,为了提高清洁效力,将衬底在或高于它在膜沉积过程中加热的温度下加热。不过在氮化物-基半导体的情况,对于半导体装置的制作,氮化物衬底在或高于它在膜沉积过程中加热的温度下加热将驱使氮脱离衬底表面或氨(NH3)的分解,这使得需要相当可观的工作来使气体供给参数最优化-其中有极多的选项。作为极端的实例,在膜沉积过程中在相同气体供给条件下实施预处理会破坏氮化物半导体衬底的平面性,以及膜沉积过程中所形成的外延膜不平,并导致三维空间生长。随之发生的问题是使用氮化物单晶衬底生长外延膜意味着必须通过反复试验来寻求上述衬底清洁程序中气体供给的条件。
发明内容
本发明的目的是制造有用的氮化物-基半导体装置及它们的制造方法,其中可在氮化物半导体衬底上生长具有出色平直度和结晶性的外延膜。
根据本发明制造氮化物-基半导体装置的方法是制造在半导体衬底上形成的氮化物半导体装置的方法,该半导体衬底是一种化合物,这种化合物包含适于与氮形成化合物的第3B族元素和氮。这种制造方法包括的步骤为:将半导体衬底加热到膜-沉积温度,将膜-沉积气体和氮源-原料气体一起供给衬底,膜-沉积气体中包含第3B族元素源-原料气体,及在半导体衬底上外延生长包含第3B族元素和氮的化合物薄膜。此外,在外延生长步骤前面,本方法中还提供一个将半导体衬底加热到预处理温度的步骤,此预处理温度低于膜-沉积温度,以便清洁半导体衬底的表面。
根据这种方法,偏离了传统的知识,通过加热衬底来清洁衬底表面的温度,要低于膜沉积程序中加热衬底的温度。从氮化物-半导体外延膜生长进程一开始衬底的加热温度就相当高的事实,使得有可能将清洁步骤的预热温度设定为足以保证清洁作用的温度。从而可确保满意的沿着衬底表面的平面性,及结果证明衬底表面上形成的外延膜的平直度是较高的。
应当理解,由于衬底的加热温度是不一致的,这依赖于形成薄膜的设备中提供的温度传感器或温度计的位置,或依赖于仪器是如何安装的,因此只要根据膜-沉积装置内相同的温度指示器,使清洁过程中加热的温度低于膜沉积过程中衬底的温度就足够了,而温度的绝对数值将不是关键。
在上述半导体-衬底的清洁步骤中要供给预处理气体,可提供的预处理气体中第3B族元素源气体的比例要被降低到低于外延生长步骤的膜-沉积气体中的比例。
依据这一方法,清洁步骤过程中衬底温度测量值的降低使先前氮脱离的可能性降到最小,并使得有可能避免正面平面性的退化,氮的脱离是由氮蒸气压高的事实引起的,同时会出现过剩的第3B族元素的堆积。上述预处理气体的一个实例可以是一种使其不含第3B族元素源的气体。可以利用从膜-沉积步骤中引入的环境气体中省去了包含第3B族元素源-原料气体的气体,作为这种预处理气体。作为结果,免除了在清洁程序过程中不得不通过反复试验寻求气体供给必要条件的必要性,其中可设定有效地清洁操作的参数。
第3B族元素包括Al(铝)、Ga(镓)和In(铟),其中有可能以这些元素的氮化物半导体为衬底高产率地制作半导体装置-具有层积结构、与常规比较具有更出色平直度的半导体装置。
本发明氮化物-基半导体装置备有半导体衬底,此半导体衬底由含有第3B族元素和氮的化合物形成,此第3B族元素适于与氮形成化合物,该氮化物-基半导体装置是在半导体衬底上由外延半导体膜形成的,该外延半导体膜含有第3B族元素和氮。这里,半导体衬底表面的平滑性以其均方根粗糙度计,为15nm或低于15nm。
通过具有上述15nm或15nm以下的均方根粗糙度(RMS),可以将氮化物半导体衬底表面上形成的外延膜的平面性制作得最好。当外延膜形成的厚度接近2μm时,超过15nm的RMS粗糙度会引起六边形突起物,在这种情况下,不仅此外延膜,且在此外延膜上形成的转化成多层的外延膜的结晶度都被损坏,降低了装置的质量。更有甚者,如果衬底表面的RMS粗糙度超过15nm,当形成的厚度达到0.5μm数量级时,由于衬底表面上不平坦,将不能通过外延沉积生长出连续的膜。
应当注明,上述粗糙度是以表面平滑度的测量结果为基础的,表面平滑度的测量使用原子-力显微镜方法(AFM),在氮化物半导体衬底被预处理后且没有在衬底上沉积外延膜时测量。
此外,可使半导体衬底的均方根粗糙度变为5nm或低于5nm。这样的外貌形状可提供平面性更突出的半导体衬底,以及能够将在衬底上形成的外延膜的平直度和结晶性制作得非常好。
外延膜或高或低的10-点平均粗糙度Rz为15nm或低于15nm是可取的。
这种外貌形状不仅使外延膜本身的结晶性和平直度制作得非常好,而且还有助于保证在此外延膜上形成的多层外延膜的结晶性和平直度。
如上文所注明的,Rz粗糙度是在外延膜上没有进一步生长薄膜的状态下,以外延膜上的高峰和低谷为基础确定的。可利用任何方法,只要该方法能够检测随半导体装置形成后外延膜的粗糙度,可通过任何方法测量粗糙度,只要该方法能够测定外延平滑度。
要注明的是一般参考文献规定在样品长度上测量10-点平均粗糙度Rz,沿着与平均线垂直的测量方向,由最高点测到第五个最高点及由最低点测到第五个最低点,找到各高度(与平均线的距离)的绝对平均值,此平均值以μm表示。在本说明书中,由于被测量的高度在纳米数量级,此绝对平均值以nm表示。这里可引证的一个参考文献实例是Kiyoshi Onishi:Manual of JIS-BasedMechanical Design Drafting(JIS基础机械设计手册),第10版,Rikogakusha Ltd.出版,17章57页。
此外,可使外延膜的10-点平均粗糙度Rz变为7.5nm或低于7.5nm。确保膜具有更显著的平直度和结晶性,从而能够高产率地制作高质量的半导体装置。
本发明的另一方面是阻止外延膜表面的正面出现间距为100μm~150μm、高度为50nm~150nm的高峰和低谷。
在因半导体衬底的平直度不满意而在外延膜上形成的六边形突起物的实例中,观察到六边形突起物是间距为100μm~150μm、高度为50nm~150nm的峰谷。如上所述,如果半导体衬底具有的RMS粗糙度不大于15nm,就不会出现六边形突起物。随之而来的好处是外延膜具有出色的平直度,使得在外延膜上形成的膜的结晶性能够得到改进。
附图简述
图1是表示一种蓝色LED的剖面图,LED是本发明一个实施方案中的氮化物半导体装置。
图2是说明本发明实施方案中氮化物半导体装置制造方法的流程图。
图3是显示GaN衬底10μm×10μm表面上表面形态的视图。图3A是描述未经预处理的原料衬底表面形态的显微照片;图3B是描述经过1025℃预处理的GaN衬底表面形态的显微照片;图3C是描述经过1150℃预处理的GaN衬底表面形态的显微照片。
图4是显示使用示差干涉对比显微镜法观察本发明半导体装置各制作阶段表面的视图照片。这些视图中,图4A是在1025℃预处理过的衬底的照片;视图4B是在图4A的衬底上生长的层厚为0.5μm的GaN膜的照片;及图4C是在图4A的衬底上生长的层厚为2μm的GaN膜的照片。
图5是显示使用示差干涉对比显微镜法观察比较例半导体装置各制作阶段的表面的视图照片。这些视图中,图5A是在1150℃预处理过的衬底的照片;图5B是在图5A的衬底上生长的层厚为0.5μm的GaN膜的照片;图5C是在图5A的衬底上生长的层厚为2μm的GaN膜的照片。
图6是显示使用描形针表面轮廓曲线仪测量GaN膜表面粗糙度的结果曲线图,该GaN膜对应于图4C,沉积厚度为2μm。
图7是显示使用描形针表面轮廓曲线仪测量GaN膜表面粗糙度的结果曲线图,该GaN膜对应于图5C,沉积厚度为2μm。
实施本发明的最佳模式
下文将应用附图对本发明实施方案加以说明。图1是表示发光装置的图,该发光装置是本发明实施方案中一种半导体装置。图1中,在GaN衬底1的背面提供了形成n-型电极的Ti-Al层9。在GaN衬底1的正面外延生长掺杂Si的GaN膜组成的n-型缓冲层2。n-型缓冲层2上形成n-型覆盖层3,它由含Si的外延膜-Al0.07GaN膜组成。
作为发光部分的活性层4位于n-型覆盖层3和p-型覆盖层5之间。此活性层4形成为In0.2GaN-GaN多-量子阱结构。而在活性层4顶上形成的p-型覆盖层5是包含Mg作掺杂物的Al0.07GaN膜。为了取得这些层良好的结晶性,各层都是作为外延膜形成的。
在p-型覆盖层5顶上,提供了包含Mg的GaN膜组成的p-型接触层6,此外在接触层6顶上,提供了Ni-Au金属膜组成的p-型电极7。在它的上面形成衬垫(pad)电极8。
通过p-型和n-型电极施加电位,将电流注入活性层,引起电子和空穴穿越导带和价带再结合,从而产生光的发射。
在上述发光装置中,GaN衬底1的正面在清洁步骤中经历了清洁程序,由此将衬底加热,加热的温度低于膜-沉积步骤中的衬底温度。因此GaN衬底1正面的粗糙度按照均方根(RMS)粗糙度下降为15nm或低于15nm,甚至可达到5nm或低于5nm。
如上所述,将半导体-衬底正面的粗糙度降到最低,并在其正面形成外延膜,能够将外延膜的结晶性能制作得极好。从而可提高发光性能的质量,如发射效率的改善和使发射光束的宽度变窄。
进一步的优点是GaN衬底上n-型缓冲层2的平直度的提高简化了发光装置的结构,能够使产量得到改进。在n-型缓冲层表面的正面将不存在间距为100μm~150μm的高峰或低谷,换言之,应使得该层不产生六边形突起物。
如上所述,可以实现使半导体衬底的RMS粗糙度为15nm或低于15nm。同样,可使外延膜表面的10-点平均粗糙度Rz为15nm或低于15nm。甚至可将此粗糙度Rz制成7.5或低于7.5。自然,对粗糙度的这些限制,通过晶体性能的改进和平直度的改进,有助于改进半导体装置的质量和提高制造产量。
如上所述,图2是解释说明一种半导体装置制造方法的流程图。首先,T1是清洁步骤中衬底的加热温度,温度T1低于随后的膜-沉积步骤中衬底的加热温度T2。氮源气体的流速定为N1,Ga源气体-例如三甲基镓(TMG)-的流速为G1。G1可以是零。也可以包括氢气和其它源气体。
在膜-沉积步骤,衬底加热的温度定为T2,氮源气体的流速为N2,Ga源气体的流速为G2。本发明中,衬底加热温度T2>T1,所利用的条件是Ga源气体的流速为G2>G1≥0。就源-材料气体(环境)而言,要使得清洁步骤中Ga源气体的流速低于膜-沉积步骤中的流速,但没有对其它源气体实施增加或减少。
按照惯例,当使用异质衬底如蓝宝石形成异质外延膜时,蓝宝石衬底在氢气氛围中预处理去除表面污染物具有继而可形成异质外延膜晶核的优点。然而,在GaN衬底上形成均质外延膜的实例中,使用氢气对衬底进行预处理促使N从表面脱离,导致表面毁坏。其原因将在下文更详细地加以说明。
在衬底上沉积均质外延膜时,下列三项事件相互矛盾。即,此三项事件是:(g1)Ga和N的断裂;(g2)由Ga源气体供给Ga;及(g3)由N源气体供给N。在均质外延膜将沉积时,以与上述事件的进展适当相关的速度,开始形成均质外延。对于这种情形,源-原料气体供给条件被称作“膜-沉积的源-气体供给条件”。
清洁程序(预处理)过程中也供给气体来形成周围环境;对于这种情况的术语是“预处理气体供给条件”。一般惯例中,预处理气体供给必要条件是上述膜-沉积的源-气体供给必要条件中减去Ga源气体(第III族源气体)。在这种预处理气体供给条件下,如果GaN衬底的温度与膜沉积过程中衬底的温度相同或超过此温度,因为没有供给Ga,N脱离后留下变成过量地存在的Ga原子,或另外地对于Ga的小滴,NH3作为N源气体。作为结果,在转移到后面各步骤或刻痕之前,Ga最终形成新的GaN。这造成预处理后GaN衬底表面上产生细小的皱纹。如果在具有这种皱纹的GaN衬底上实施外延沉积,沉积物会三维生长,及将不会在GaN沉积到例如大约0.5μm厚的阶段形成连续的膜。
再对于异质外延膜沉积,因为经常使用ELO(外延横向附晶生长)技术制作异质衬底顶上的GaN衬底,所生产的产品带有各部分的接合,接合处晶体的取向稍微有些相互偏离。在这种GaN衬底上生长外延膜的情形中,因为继承衬底晶体取向的外延沉积物将在一定的阶段接合,就容易出现六边形突起物。结果损害了已完成半导体装置中外延膜的结晶性,这不仅降低了装置的质量,而且引起制造过程中产量的下降。
使预热温度低于膜-沉积温度,即使利用省去了Ga源气体的膜-沉积气体作预处理气体,都能防止由组成外延膜的原子的堆积和脱离造成的GaN衬底表面的不均衡。作为结果可获得其正面具有良好平直度和结晶性且适合外延膜生长的衬底。因为它仅包括一项参数,与使预热-气体供给条件的最优化比较,这种衬底温度的最优化是容易的。此外,因为沉积氮化物半导体膜的温度基本上相当高,即使用低于膜-沉积温度的预热温度,也不会降低清洁效力。
在上述预处理-气体供给条件中,供给源气体的气体流速可以与膜沉积过程中气体的流速相同,该源气体是除去Ga或其它第III族元素源气体后的剩余气体。因为预处理温度低于膜-沉积温度,这里不会出现上述的不均衡。因此,简单地从上述膜-沉积-气体供给必要条件中除去Ga源气体,就不再需要通过指定多种参数对预处理气体的供给条件进行的最优化。
实施方案和比较例
使用GaN衬底,对此GaN衬底进行清洁程序(预处理),然后在衬底上沉积均质外延膜。预处理条件及膜-沉积条件如下:
预处理条件-
氮:20slm
氢:15slm
氨:5slm
衬底温度-本发明实施例:1025℃;
比较例:1150℃
预处理时间-10分钟
膜-沉积条件-
氮:20slm
氢:15slm
氨:5slm
TMG:19sccm
衬底温度-1150℃
用作GaN衬底的是在GaAs衬底上用SiO2作掩膜生长的厚GaN膜、然后除去GaAs衬底来制备的整块晶体(参阅PCT专利公报号WO99/23693)。预处理中,省去Ga源气体TMG,及氨作氮源气体,且氮气和氢气独自作为载气,它们根据如上述膜-沉积条件中相同的流动参数流动。完成预处理后使用原子力显微镜法(AFM)评定衬底的均方根(RMS)粗糙度。
图3是使用AFM制成的显微照片,显示沿GaN衬底正面进行RMS计算的10μm×10μm的粗糙度。各图示出:图3A为未经预处理的GaN衬底(原料衬底/比较例)的结果;图3B为经过衬底温度1025℃预处理的GaN衬底(本发明实施例)的结果;及图3C与常规类似,为经过与膜-沉积温度相同的衬底温度预处理的GaN衬底(比较例)的结果。然后,进行上述样品在2μm×2μm和10μm×10μm范围内的RMS计算,结果列于表中。
表:均方根(RMS)粗糙度
根据图3和表中结果,在与膜-沉积温度1150℃相同的衬底温度下预处理的样品具有的RMS粗糙度超过20nm;这样,与没有进行预处理的原料衬底比较,其表面粗糙度激烈地增长,使得衬底质量退化。图3C中沿着z-轴单层次的大小是图3A和图3B中z-轴的十倍,尽管刚说明的不一致性的量级很难看清楚,但此不一致性是不会弄错的。
另一方面,对于衬底温度低于膜-沉积温度下预处理的样品(本发明实施例),其2μm×2μm的RMS粗糙度为0.6nm,这明显比原料衬底的1.3nm好得多。其10μm×10μm的RMS粗糙度为1.5nm,也比原料衬底的2.0nm好,且与比较例中23.6nm的RMS粗糙度比较,证实其测量结果要小一个数量级。
如上所述,GaN衬底在低于膜-沉积温度1150℃的衬底温度下预处理,能清洁衬底而不损害其平直度。如上所述,在衬底温度1025℃下预处理的GaN衬底上形成外延膜,可得到RMS粗糙度为0.5nm或低于0.5nm的原子梯度的表面。
图4是使用示差干涉对比显微镜法在各阶段后观察本发明实施例样品表面的结果图。图4A是使用示差干涉显微镜法观察的与图3B衬底相应的GaN衬底预处理后的照片;图4B是根据上述膜-沉积条件在此GaN衬底上外延生长到0.5μm厚时的GaN膜照片;及图4C是GaN膜外延生长到2μm厚时的照片。而图5是同样使用示差干涉对比显微镜法在各阶段后观察与图3C相应的比较例样品表面的结果图。图5A是使用示差干涉显微镜法观察的与图3C衬底相应的GaN衬底预处理后的照片;图5B是根据上述膜-沉积条件在此GaN衬底上外延生长到0.5μm厚时的GaN膜照片;及图5C是GaN膜外延生长到2μm厚时的照片。
通过比较图4和图5将可以理解,示差干涉显微镜方法也清楚地证实了GaN衬底预处理后表面粗糙度的不一致,图4A中显示的本发明实施例的表面粗糙度低于图5A中显示的比较例的表面粗糙度。
此外,比较在预处理后GaN衬底上沉积到0.5μm厚时的GaN膜,证明图4B本发明实施例中已经连续地形成GaN膜,而图5B比较例中造成GaN膜三-维生长而没有连续地形成层。
同样,比较在预处理后的GaN衬底上沉积到2μm厚时的GaN膜,很明显图4C本发明实施例中形成平直的GaN膜,而图5C比较例中产生六边形突起物,其中上述三-维生长的不连续的膜出现了聚结。换句话说,比较例中形成的GaN膜具有差的平直度和结晶性。
图6和图7是显示表面粗糙度测量结果的曲线图,该表面粗糙度的测量结果是使用描形针表面轮廓曲线仪,测量相应于图4C和图5C中沉积为2μm厚的GaN膜得到的。图7中比较例的外形粗糙,发现在100μm~150μm间距上有高度/深度为50nm~150nm的峰谷。这与图5C示差干涉显微镜方法的照片中所查证的六边形突起物粗糙度是相似的。在本发明实施例的图6中,由于在1025℃完成预处理后才进行膜-沉积程序,可确定没有严重的粗糙问题。
关于本发明实施模式和实施方案实例的附录
1.在实施模式和实施方案实例中,仅描述了一个GaN衬底及在该衬底顶上形成的GaN膜的实例,但本发明最宽广的范围不受GaN-基半导体元件的限制-它们也可以是其它氮化物-基半导体装置。
2.本发明半导体装置的半导体衬底等的粗糙度幅度是以在这些衬底等上面形成薄膜以前的粗糙度为基础的-进一步而言还包括完成本发明的模式,假设即使在这些衬底等上面已经形成其它薄膜,粗糙度将不会有明显的变化。然而,在被制作成半导体装置后,其正面粗糙度的实际幅度将明显地依赖于测量方法-特别在通过蚀刻暴露表面粗糙度的操作中还依赖于蚀刻技术。以及此粗糙度的实际幅度还将依赖于测量粗糙度的设备的精密度。相信在本发明半导体装置各区域表面粗糙度幅度的测定中,已经明确说明了最好的测量方法和最好的测量设备。
在上文的叙述中已经对实施本发明的模式进行了说明,但上文公开的本发明的实施方案基本上是说明性的实例;本发明的范围不受这些实施方案的限制。本发明的范围由本专利权利要求范围的叙述中指明,以及本发明的范围还包括与本专利权利要求范围所述的等同的含义及在此范围内的全部更改。
工业适用性
使用根据本发明的氮化物-基半导体装置及它们的制造方法,使得能够获得包含具有出色平直度和结晶性的外延膜的氮化物-基半导体装置。
Claims (6)
1.一种制造氮化物-基半导体装置的方法,该氮化物-基半导体装置形成在半导体衬底上,该半导体衬底是一种包含第3B族元素和氮的化合物,所述第3B族元素用于与氮形成化合物,这种氮化物半导体装置的制造方法包括如下步骤:
将半导体衬底加热到膜-沉积温度,给衬底提供膜-沉积气体,该膜-沉积气体包含第3B族元素的源气体和氮源气体,在此半导体衬底上外延生长一种含有第3B族元素和氮的化合物薄膜;及
在外延生长步骤之前,安排了将半导体衬底加热到预处理温度的步骤,该预处理温度低于膜-沉积温度,以便清洁半导体衬底的正面,
其中在半导体衬底清洁步骤中提供了一种预处理气体,此预处理气体中第3B族元素源气体的比例被降低到低于外延生长步骤的膜-沉积气体中第3B族元素源气体的比例或者不含第3B族元素源气体,
其中所述半导体衬底的表面粗糙度以均方根RMS粗糙度计,为15nm或低于15nm。
2.一种半导体装置,其配备有:
一种半导体衬底,它由包含第3B族元素和氮的化合物形成,此第3B族元素用于与氮形成化合物;及
一种包含第3B族元素和氮的外延半导体膜,其形成在半导体衬底上;其中
半导体衬底的表面粗糙度以均方根RMS粗糙度计,为15nm或低于15nm。
3.根据权利要求2所述的半导体装置,其中半导体衬底的均方根粗糙度为5nm或低于5nm。
4.根据权利要求2或3所述的半导体装置,其中外延半导体膜的10-点平均粗糙度Rz为15nm或低于15nm。
5.根据权利要求4所述的半导体装置,其中Rz为7.5nm或低于7.5nm。
6.根据权利要求2或3所述的半导体装置,其中使用描行针表面轮廓曲线仪对外延半导体膜表面进行粗糙度测量,其中外延半导体膜表面的正面在100μm~150μm的间距处不具有高度为50nm~150nm的峰谷。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP057983/2003 | 2003-03-05 | ||
JP2003057983A JP4052150B2 (ja) | 2003-03-05 | 2003-03-05 | 窒化物系半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1698184A CN1698184A (zh) | 2005-11-16 |
CN100580881C true CN100580881C (zh) | 2010-01-13 |
Family
ID=32958781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200480000273.0A Expired - Fee Related CN100580881C (zh) | 2003-03-05 | 2004-02-19 | 氮化物半导体装置及其制造方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US20050173715A1 (zh) |
EP (1) | EP1601009A4 (zh) |
JP (1) | JP4052150B2 (zh) |
KR (1) | KR101036223B1 (zh) |
CN (1) | CN100580881C (zh) |
CA (1) | CA2495908A1 (zh) |
TW (1) | TW200423509A (zh) |
WO (1) | WO2004079803A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7846757B2 (en) * | 2005-06-01 | 2010-12-07 | The Regents Of The University Of California | Technique for the growth and fabrication of semipolar (Ga,A1,In,B)N thin films, heterostructures, and devices |
KR101182581B1 (ko) * | 2005-09-21 | 2012-11-27 | 삼성코닝정밀소재 주식회사 | 질화갈륨계 반도체 기판 및 이의 제조방법 |
KR100739150B1 (ko) * | 2005-12-24 | 2007-07-13 | 엘지전자 주식회사 | 질화물 반도체 소자 제조 방법 |
US8110838B2 (en) * | 2006-12-08 | 2012-02-07 | Luminus Devices, Inc. | Spatial localization of light-generating portions in LEDs |
JP5223112B2 (ja) * | 2007-10-22 | 2013-06-26 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法 |
US7824929B2 (en) | 2007-10-22 | 2010-11-02 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride-based compound semiconductor |
TWI431669B (zh) * | 2007-11-21 | 2014-03-21 | Mitsubishi Chem Corp | Crystallization Growth of Nitride Semiconductor and Nitride Semiconductor |
US7482674B1 (en) * | 2007-12-17 | 2009-01-27 | The United States Of America As Represented By The Secretary Of The Navy | Crystalline III-V nitride films on refractory metal substrates |
US7781780B2 (en) * | 2008-03-31 | 2010-08-24 | Bridgelux, Inc. | Light emitting diodes with smooth surface for reflective electrode |
CN104641453B (zh) | 2012-10-12 | 2018-03-30 | 住友电气工业株式会社 | Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法 |
JP6298057B2 (ja) * | 2013-07-26 | 2018-03-20 | スタンレー電気株式会社 | ベース基板の前処理方法、および該前処理を行ったベース基板を用いた積層体の製造方法 |
KR101653184B1 (ko) * | 2014-11-07 | 2016-09-02 | 재단법인대구경북과학기술원 | 태양전지 광흡수층 제조방법 및 이에 따라 제조되는 태양전지 광흡수층 |
CN111164242B (zh) * | 2017-09-22 | 2022-06-24 | 株式会社德山 | Iii族氮化物单晶基板 |
KR102397497B1 (ko) * | 2021-03-28 | 2022-05-12 | 이종득 | 기능성분을 함유하여 미세먼지 흡착, 항균, 탈취기능을 갖도록 제공되는 안면보호용 마스크 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4579609A (en) * | 1984-06-08 | 1986-04-01 | Massachusetts Institute Of Technology | Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition |
EP0214690B1 (en) * | 1985-09-06 | 1992-03-25 | Philips Electronics Uk Limited | A method of manufacturing a semiconductor device |
JPH05217921A (ja) * | 1991-09-13 | 1993-08-27 | Motorola Inc | 材料膜のエピタキシアル成長を行うための温度制御された処理 |
US6218280B1 (en) * | 1998-06-18 | 2001-04-17 | University Of Florida | Method and apparatus for producing group-III nitrides |
JP2000124138A (ja) * | 1998-10-14 | 2000-04-28 | Dowa Mining Co Ltd | 表面処理方法および半導体装置 |
JP2001144014A (ja) | 1999-11-17 | 2001-05-25 | Ngk Insulators Ltd | エピタキシャル成長用基板およびその製造方法 |
US6447604B1 (en) * | 2000-03-13 | 2002-09-10 | Advanced Technology Materials, Inc. | Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices |
US6596079B1 (en) * | 2000-03-13 | 2003-07-22 | Advanced Technology Materials, Inc. | III-V nitride substrate boule and method of making and using the same |
US6936488B2 (en) * | 2000-10-23 | 2005-08-30 | General Electric Company | Homoepitaxial gallium-nitride-based light emitting device and method for producing |
JP3546023B2 (ja) * | 2001-03-23 | 2004-07-21 | 三菱電線工業株式会社 | 結晶成長用基板の製造方法、およびGaN系結晶の製造方法 |
JP4852795B2 (ja) * | 2001-05-30 | 2012-01-11 | 住友電気工業株式会社 | 化合物半導体の製造方法 |
US6488767B1 (en) * | 2001-06-08 | 2002-12-03 | Advanced Technology Materials, Inc. | High surface quality GaN wafer and method of fabricating same |
JP2003007676A (ja) * | 2001-06-18 | 2003-01-10 | Sony Corp | 半導体装置の製造方法 |
JP3975700B2 (ja) | 2001-07-18 | 2007-09-12 | 住友電気工業株式会社 | 化合物半導体の製造方法 |
US6648966B2 (en) * | 2001-08-01 | 2003-11-18 | Crystal Photonics, Incorporated | Wafer produced thereby, and associated methods and devices using the wafer |
JP4948720B2 (ja) * | 2001-08-29 | 2012-06-06 | シャープ株式会社 | 窒素化合物半導体積層物、発光素子、光ピックアップシステム、および窒素化合物半導体積層物の製造方法。 |
JP4229005B2 (ja) * | 2003-06-26 | 2009-02-25 | 住友電気工業株式会社 | GaN基板及びその製造方法、並びに窒化物半導体素子 |
-
2003
- 2003-03-05 JP JP2003057983A patent/JP4052150B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-19 CA CA002495908A patent/CA2495908A1/en not_active Abandoned
- 2004-02-19 KR KR1020057016241A patent/KR101036223B1/ko not_active IP Right Cessation
- 2004-02-19 EP EP04712740A patent/EP1601009A4/en not_active Withdrawn
- 2004-02-19 CN CN200480000273.0A patent/CN100580881C/zh not_active Expired - Fee Related
- 2004-02-19 WO PCT/JP2004/001944 patent/WO2004079803A1/ja active Application Filing
- 2004-02-19 US US10/514,261 patent/US20050173715A1/en not_active Abandoned
- 2004-02-27 TW TW093105163A patent/TW200423509A/zh not_active IP Right Cessation
-
2007
- 2007-12-17 US US11/958,315 patent/US7781314B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1601009A8 (en) | 2006-02-01 |
KR20050108372A (ko) | 2005-11-16 |
JP2004273484A (ja) | 2004-09-30 |
US20080132044A1 (en) | 2008-06-05 |
EP1601009A1 (en) | 2005-11-30 |
US20050173715A1 (en) | 2005-08-11 |
TW200423509A (en) | 2004-11-01 |
CA2495908A1 (en) | 2004-09-16 |
JP4052150B2 (ja) | 2008-02-27 |
CN1698184A (zh) | 2005-11-16 |
KR101036223B1 (ko) | 2011-05-20 |
TWI324424B (zh) | 2010-05-01 |
EP1601009A4 (en) | 2010-07-14 |
US7781314B2 (en) | 2010-08-24 |
WO2004079803A1 (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100580881C (zh) | 氮化物半导体装置及其制造方法 | |
EP1885918B1 (en) | Methods of preparing controlled polarity group iii-nitride films | |
CN102064091B (zh) | 氮化物半导体部件及其制造工艺 | |
CN101427391B (zh) | 氮化物半导体部件及其制造工艺 | |
CN100587128C (zh) | 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法 | |
Wang et al. | MOCVD growth of ZnO films on Si (1 1 1) substrate using a thin AlN buffer layer | |
EP2484816B1 (en) | Method for production of laminate | |
Iwaya et al. | Realization of crack-free and high-quality thick AlxGa1− xN for UV optoelectronics using low-temperature interlayer | |
CN107863428A (zh) | 一种纳米级图形化衬底及其制作方法 | |
TW201128688A (de) | Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht | |
Narayanan et al. | Orientation mediated self-assembled gallium phosphide islands grown on silicon | |
US7696533B2 (en) | Indium nitride layer production | |
Wakahara et al. | Organometallic vapor phase epitaxy of GaN on Si (1 1 1) with a γ-Al2O3 (1 1 1) epitaxial intermediate layer | |
Li et al. | Evaluation of growth mode and optimization of growth parameters for GaAs epitaxy in V-shaped trenches on Si | |
US20050211988A1 (en) | Method for production of a layer of silicon carbide or a nitride of a group III element on a suitable substrate | |
JP4261600B2 (ja) | 窒化物系半導体装置 | |
KR102314020B1 (ko) | 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 | |
Krishnan et al. | Growth of AlxGa1− xN structures on 8 in. Si (111) substrates | |
Gu et al. | Hydride vapor phase epitaxy growth of GaN on sapphire with ZnO buffer layers | |
Chung et al. | Characteristics of polycrystalline 3C-SiC thin films grown on Si wafers for harsh environment microdevices | |
JP2704224B2 (ja) | 半導体素子及びその製法 | |
CN117587510A (zh) | 用于形成高质量AlN薄膜的外延结构、制备方法及应用 | |
JP2008252124A (ja) | 窒化物系半導体装置 | |
Furukawa et al. | Defect Reduction of Cvd-Grown Cubic SiC Epitaxial Films on Off-Axis Si (100) Substrates with a Novel Off-Direction. | |
JP2005179089A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100113 Termination date: 20170219 |
|
CF01 | Termination of patent right due to non-payment of annual fee |