KR102314020B1 - 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 - Google Patents

육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 Download PDF

Info

Publication number
KR102314020B1
KR102314020B1 KR1020200053934A KR20200053934A KR102314020B1 KR 102314020 B1 KR102314020 B1 KR 102314020B1 KR 1020200053934 A KR1020200053934 A KR 1020200053934A KR 20200053934 A KR20200053934 A KR 20200053934A KR 102314020 B1 KR102314020 B1 KR 102314020B1
Authority
KR
South Korea
Prior art keywords
boron nitride
hexagonal boron
substrate
graphene
germanium
Prior art date
Application number
KR1020200053934A
Other languages
English (en)
Inventor
이재현
현상화
형석기
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020200053934A priority Critical patent/KR102314020B1/ko
Application granted granted Critical
Publication of KR102314020B1 publication Critical patent/KR102314020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/342—Boron nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 개시는 게르마늄(Ge) 기판을 준비하는 단계; 상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계; 및 상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;를 포함하는, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법에 관한 것이다.

Description

육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 {METHOD OF MAUFACTURING OF HEXAGONAL BORON NITRIDE (h-BN)/GRAPHENE IN-PLANE HETEROSTRUCTURE}
본 개시는 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재(In-plane heterostructure) 제조방법에 관한 것이다. 구체적으로 본 개시는 기존의 복합소재 합성기판에 주로 사용되던 Cu, Ni 또는 Cu-Ni 합금 대신 다른 금속 기판을 사용하는 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재(In-plane heterostructure) 제조방법에 관한 것이다.
육방정계 질화붕소(h-BN)는 그래핀과 더불어 각광받는 2차원 박막 재료이며, 그래핀의 높은 전기적 성질과는 상반되게 절연체로서 많은 반도체 재료에서 활용되고 있다. 그와 동시에 그래핀과의 격자 부정합이 2% 수준으로, 그래핀과 같은 평면 상에서 합성하기에도 알맞아 기존에도 Cu, Ni, 또는 Cu-Ni 합금 기판에서 육방정계 질화붕소와 그래핀의 2차원 복합소재(In-plane heterostructure) 합성 연구는 계속되어 왔다.
그러나, 기존의 Cu, Ni, 또는 Cu-Ni 합금 기판에서의 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재를 합성하는 경우에는, Cu, Ni 기판에서는 육방정계 질화붕소 및 그래핀의 성장 속도가 지나치게 빨라 원하는 면적 비율의 복합 소재를 만드는데 어려움이 있다. 또한, Ni 기판의 경우, 그래핀 합성 시, 그래핀의 원료인 탄소(C)가 기판으로 확산, 석출되어 합성되는 메커니즘을 가지는데, 이 경우 복합소재가 평면이 아닌 일부 복층, 즉 층상 구조를 가질 우려가 있다.
이에, 육방정계 질화붕소(h-BN)/그래핀 복합소재를 원하는 면적 비율로 또한 층상 구조 없이 단층으로 형성하는 제조방법이 필요한 실정이다.
본 개시는 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 면적비율을 제어하며 제조하는 방법을 제공하고자 한다.
또한, 본 개시는 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재를 단층으로 제조하는 방법을 제공하고자 한다.
본 개시 일 구현예의 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법은, 게르마늄(Ge) 기판을 준비하는 단계; 상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계; 및 상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;를 포함할 수 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;에서 육방정계 질화붕소(h-BN)의 면적의 제어는 질화붕소 증착시간을 제어하는 것일 수 있다.
상기 질화붕소 증착시간 제어는 증착면적과의 관계식 1에 따라 제어하는 것일 수 있다.
[관계식 1]
Y(면적, %)=21*ln[X,(증착시간,분)2]-102.34
상기 질화붕소 증착시간은 20분 내지 120분일 수 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 위치한 질화붕소(h-BN)의 재료인 암모니아-보레인(ammonia-borane)의 온도를 50 내지 150℃로 승온시켜 증착하는 단계일 수 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는 상기 육방정계 질화붕소(h-BN) 증착은 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 위치한 게르마늄(Ge) 기판의 온도를 800 내지 1000℃로 승온시켜 증착하는 단계일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 상기 탄소원은 메탄(CH4), 에탄(C2H5), 프로판(C3H8), 헥산(C5H12), 에틸렌(C2H4), 벤젠, PMMA, 폴리스티렌, 메탄올(CH3OH), 에탄올(C2H5OH) 및 아세틸렌(C2H2)로 이루어진 군 중에서 선택된 1종 이상일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;는 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 그래핀의 재료인 탄소원의 유량을 1 내지 100sccm으로 제어하여 증착하는 단계일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 그래핀을 증착시키는 시간은 180분 이하일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서, 그래핀 증착 온도는 700 내지 1500℃일 수 있다.
본 개시는 기판으로 게르마늄(Ge) 기판을 사용하여 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 면적비율을 제어하는 제조방법을 제공할 수 있다.
본 개시는 기판으로 게르마늄(Ge) 기판을 사용하여 단층의 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재를 제조하는 방법을 제공할 수 있다.
본 개시의 제조방법은 게르마늄(Ge) 기판을 사용하여 합성하므로 얇은 박막 형태로 합성하는 Cu, Ni 기판과 달리 웨이퍼 형태로 합성할 수 있다. 추가로, 웨이퍼 형태로 합성하기 때문에 금을 증착하여 진행하는 건식전사(dry transfer) 공정을 활용할 수 있어 소자화, 반도체 기판에 사용할 수 있다.
본 개시는 기판으로 게르마늄(Ge) 기판을 사용하여 촉매 금속을 사용할 필요가 없어 촉매 금속으로 오염되지 않은 복합소재를 제공할 수 있다.
도 1은 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재 합성 방법의 모식도이다.
도 2는 육방정계 질화붕소(h-BN) 합성 시간에 따른 육방정계 질화붕소(h-BN) 성장 경향 주사전자현미경(SEM) 사진으로 합성 시간이 증가함에 따라 육방정계 질화붕소(h-BN) 면적이 증가하는 것을 확인 할 수 있고, 좌측에서 우측으로 순으로 각각 20분 합성, 30분 합성, 1시간 합성, 2시간 합성 후의 SEM 이미지이다.
도 3은 그래핀 합성 시간에 따른 육방정계 질화붕소(h-BN)/그래핀 복합소재 성장 경향 주사전자현미경(SEM) 사진으로, 합성 시간이 증가함에 따라 삼각형의 육방정계 질화붕소(h-BN) 가장자리부터 그래핀이 성장하여 시간에 따라 면적이 증가함을 알 수 있고, 좌측에서 우측으로 순으로 각각 그래핀 합성 전, 30분 합성, 1시간 합성, 2시간 합성 후의 SEM 이미지이다.
도 4는 그래핀 합성 시간에 따른 육방정계 질화붕소(h-BN)/그래핀 복합소재 성장 경향 원자 힘 현미경 (leteral AFM) 사진으로, 좌측에서 우측으로 순으로 각각 그래핀 합성 전, 1시간 합성, 2시간 합성 후의 AFM 이미지이다.
도 5는 육방정계 질화붕소(h-BN)/그래핀 복합소재를 이용하여 만든 소자의 주사전자현미경(SEM) 사진이다.
도 6은 그래핀 면적 비율에 따른 전기전도도 그래프이다.
도 7은 본 발명 일 비교예의 Cu 기판에서 육방정계 질화붕소를 1분간 성장시킨 후의 AFM 이미지를 도시한 것이다.
도 8은 본 발명 일 비교예의 Cu 기판에서 육방정계 질화붕소를 20분간 성장시킨 후의 SEM 이미지를 도시한 것이다.
도 9는 본 발명 일 구현예의 증착시간에 따른 육방정계 질화붕소 면적비 그래프를 도시한 것이다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
어느 부분이 다른 부분의 "위에" 또는 "상에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 또는 상에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 개재되지 않는다.
또한, 특별히 언급하지 않는 한 %는 중량%를 의미하며, 1ppm 은 0.0001중량%이다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 개시에서는 게르마늄(Ge) 기판을 사용하여 위와 같은 문제점을 해결하려고 한다. 게르마늄(Ge) 기판에서는 상대적으로 육방정계 질화붕소(h-BN)와 그래핀의 성장 속도가 느려 각 재료의 원하는 면적 비율 설정이 용이하며, 게르마늄(Ge) 자체의 가스 용해도(gas solubility)도 낮아 기판으로 탄소(C)가 확산되지 않아 육방정계 질화붕소(h-BN)의 가장자리부터 그래핀이 합성되어 단층의 결과물을 얻을 수 있다.
이하, 각 단계에 대하여 구체적으로 살펴본다.
본 개시 일 구현예의 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법은 게르마늄(Ge) 기판을 준비하는 단계; 상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계; 및 상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;를 포함할 수 있다. 기판으로 게르마늄 (Ge)를 사용하게 되면, 게르마늄의 가스 용해도가 낮기 ‹š문에 게르마늄 기판으로 탄소(c)가 확산되기 어렵고 이에 따라 그래핀이 단층으로 형성되는 이점이 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;에서 육방정계 질화붕소(h-BN)의 면적의 제어는 질화붕소 증착시간을 제어하는 것일 수 있다. 게르마늄(Ge) 기판을 사용하는 경우 육방정계 질화붕소(h-BN) 증착 속도가 느려 증착 시간을 제어하여 증착되는 육방정계 질화붕소(h-BN)의 면적을 제어할 수 있다.
상기 질화붕소 증착시간은 증착면적 과의 관계식 1에 따라 제어하는 것일 수 있다.
[관계식 1]
Y(면적, %)=21*ln[X,(증착시간,분)2]-102.34
상기 관계식 1에서의 시간은 질화붕소 증착시간으로 단위는 분이다.
상기 질화붕소 증착시간은 20분 내지 120분일 수 있다. 상기 증착시간은 제공하고자 하는 육방정계 질화붕소 면적에 따라 제어될 수 있다. 구체적으로 육방정계 질화붕소가 절연체로서 사용되는 점을 고려하여 15 내지 90 면적%를 얻기 위하여는 증착시간이 10 내지 100분으로, 보다 구체적으로 50 내지 70면적%를 얻기위하여는 증착시간이 30 내지 60분일 수 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 위치한 질화붕소(h-BN)의 재료인 암모니아-보레인(ammonia-borane)의 온도를 50 내지 150℃로 승온시켜 증착하는 단계일 수 있다. 구체적으로, 상기 암모니아-보레인(ammonia-borane)의 온도는 75 내지 125℃, 더욱 구체적으로는 100℃일 수 있다.
상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는 상기 육방정계 질화붕소(h-BN) 증착은 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 위치한 게르마늄(Ge) 기판의 온도를 800 내지 1000℃로 승온시켜 증착하는 단계일 수 있다. 구체적으로, 상기 게르마늄(Ge) 기판의 온도는 850 내지 1000℃, 보다 구체적으로는 900 내지 950℃, 보다 구체적으로는 930℃일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 상기 탄소원은 메탄(CH4), 에탄(C2H5), 프로판(C3H8), 헥산(C5H12), 에틸렌(C2H4), 벤젠, PMMA, 폴리스티렌, 메탄올(CH3OH), 에탄올(C2H5OH) 및 아세틸렌(C2H2)로 이루어진 군 중에서 선택된 1종 이상일 수 있다. 구체적으로는 상기 탄소원은 메탄(CH4)일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;는 화학기상증착법(CVD)으로 이루어지며, CVD 챔버 내에 그래핀의 재료인 탄소원의 유량을 1 내지 100 sccm으로 제어하여 증착하는 단계일 수 있다. 구체적으로 탄소원의 유량은 1 내지 50sccm, 또는 1 내지 25sccm 일 수 있고, 보다 구체적으로 1 내지 5 sccm일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 그래핀을 증착시키는 시간은 180분 이하일 수 있다. 구체적으로 30분 내지 120분일 수 있다. 그래핀을 증착시키는 시간은 육방정계 질화붕소(h-BN)가 없는 기판 표면의 면적에 따라 결정될 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 그래핀 증착온도는 사용하는 탄소원에 따라 제어되는 것이지만, 예를 들어, 700 내지 1500℃, 구체적으로 800 내지 1300℃, 보다 구체적으로 900 내지 1000℃일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 캐리어 가스로는 사용하는 탄소원에 따라 선택되는 것으로, 예를 들어, 수소(H2)가스와 불활성화 기체 혼합 가스를 사용할 수 있다. 구체적으로 탄소원으로 메탄을 사용하는 경우에는 수소가스를 캐리어 가스로 사용할 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 CVD 챔버 내 캐리어 가스 유량은 1 내지 1000sccm 일 수 있다.
상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서 CVD 챔버 내 압력은 50 내지 760 torr일 수 있다. 구체적으로 압력은 50 내지 600torr, 또는 50 내지 400torr 또는 50 내지 200torr일 수 있고, 보다 구체적으로 80 내지 120torr일 수 있다.
이하 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다.
실시예 - Ge 기판을 이용한 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조
1) 육방정계 질화붕소(h-BN)의 증착
아세톤, 알코올, 증류수를 이용하여 사용할 게르마늄(Ge)기판을 세척하고 플라즈마 발생기를 이용하여 표면의 유기물을 제거하였다. 그 후 희석시킨 불화수소 용액(DI water : HF = 1:1 ~ 100:1) 에 5분간 담궈 표면의 산화물층을 제거하였다.
이어서, 상기 세척된 Ge 기판과 육방정계 질화붕소(h-BN) 합성 재료인 암모니아-보레인(ammonia-borane)을 CVD 장비에 넣었다. 수소 분위기에서, Ge 기판이 위치한 쪽의 온도를 930℃로 설정하고, 설정한 온도에 도달하면 암모니아-보레인이 위치한 쪽의 온도를 100℃로 올려, 시간을 달리하며 합성되는 육방정계 질화붕소(h-BN)의 면적을 달리하여 증착하였다. 질화붕소 증착 시간은 20분, 30분, 1시간, 2시간으로 달리하였다.
구분 증착시간 육방정계 질화붕소 면적 비율(면적%)
시료 1 20분 16
시료 2 30분 50
시료 3 1시간 70
시료 4 2시간 99
상기 데이터를 이용하여 증착 시간과 증착된 육방정계 질화붕소 면적 간의 관계식을 하기와 같이 도출할 수 있었다.
[관계식 1]
Y(면적, %)=21*ln[X,(증착시간)2]-102.34
상기 식 1에서 시간의 단위는 분이다.
2) 그래핀의 합성
육방정계 질화붕소(h-BN)의 증착이 완료되면, 암모니아-보레인이 있는 쪽을 급랭시키고, 그래핀 합성 재료인 탄소의 공급을 위해 메탄을 CVD 내로 공급하였다.
탄소 재료인 메탄이 공급되는 상태로 비활성 기체 분위기와 온도를 유지하여 그래핀 증착을 진행하였다. 이때 증착온도는 920℃, CVD 챔버 내 압력은 100torr, 메탄 유량은 4sccm으로 하고, 그래핀 증착 시간은 30분, 1시간, 2시간으로 달리하여 육방정계 질화붕소가 없는 면적에 모두 그래핀이 증착될 수 있도록 하였다.
비교예 1- 기판을 실리콘 옥사이드로 사용하는 경우
실리콘 옥사이드 기판에 게르마늄을 코팅하여 기판으로 사용한 것 외에는 다른 조건은 실시예와 동일하게 하여 육방정계 질화붕소 및 그래핀을 증착시키고자 하였다.
그러나, 하기 표에서 나타난 바와 같이 증착시간에 관계 없이 육방정계 질화붕소가 성장하는 것을 관찰할 수가 없었다.
이는 게르마늄 자체를 기판으로 사용하는 것이 아니라, 실리콘 옥사이드 기판에 게르마늄 박막을 증착하여 사용하게 되면, 증착된 게르마늄의 결정성이 떨어지게 된다.
따라서, 결정성이 떨어지는 게르마늄 박막에 육방정계 질화붕소가 결정성을 가지고 증착되는 것을 불가능하여 면적 비율을 측정할 수 없고, 그래핀 증착도 마찬가지이다.
구분 증착시간 육방정계 질화붕소 면적 비율
시료 5 20분 생성되지 않음
시료 6 30분 생성되지 않음
시료 7 1시간 생성되지 않음
시료 8 2시간 생성되지 않음
비교예 2-기판으로 기존 Cu 기판을 사용하는 경우
기판을 기존에 사용되는 Cu 기판으로 사용한 것 외에는 다른 조건은 실시예와 동일하게 하여 육방정계 질화붕소 및 그래핀을 증착시키고자 하였다.
기존 Cu 기판에서는 육방정계 질화붕소 성장속도가 너무 빨라 증착시간을 달리함에도 면적이 100%로 성장하여 원하는 면적비율로 복합소재를 만들 수 없음을 확인할 수 있었다.
구분 증착시간 육방정계 질화붕소 면적 비율 (면적 %)
시료 9 20분 100
시료 10 30분 100
시료 11 1시간 100
시료 12 2시간 100
특히 증착시간을 1분으로만 제어하여도 육방정계 질화붕소 면적이 100%로 성장함을 확인할 수 있었다. (도 7참조)
평가-2차원 평면 복합 구조 성장 확인
1) 육방정계 질화 붕소(h-BN)의 합성 면적 확인
상기 실시예 및 비교예에 따라 육방정계 질화붕소(h-BN)의 합성 면적 비율을 합성 시간 별로 주사전자현미경(SEM)으로 관찰하였다.
그 결과 실시예의 경우 20분, 30분, 1시간, 2시간마다 육방정계 질화붕소(h-BN)의 합성 면적 비율이 증가하는 것을 확인할 수 있었다. 이에 실시예의 방법에 따라 게르마늄(Ge) 기판을 사용하는 경우에는 육방정계 질화붕소 합성 시간을 제어함으로써 필요에 따라 육방정계 질화붕소의 면적비를 제어할 수 있음을 알 수 있었다.
비교예 1의 경우 상기 살펴본 바와 같이 육방정계 질화붕소가 결정성을 가지고 증착되는 것을 불가능하여 면적 비율을 측정할 수 없었고, 비교예 3은 상기 살펴본 바와 같이 육방정계 질화붕소 성장속도가 너무 빨라 증착시간을 달리함에도 면적이 100%로 성장함을 확인할 수 있었다.
2) 육방정계 질화붕소(h-BN)/그래핀 복합소재의 2차원 평면구조 확인
이어서 그래핀까지 모두 합성 완료된 후 2차원 평면구조가 형성되었는지 SEM 및 원자 힘 현미경 (leteral AFM)을 통하여 확인하였다.
육방정계 질화붕소(h-BN)을 성장시킨 후 그래핀 성장 전, 성장 후 30분, 1시간, 2시간 간격으로 주사전자현미경(SEM)으로 확인하였다. 그래핀 합성 시간이 증가할수록 삼각형의 육방정계 질화붕소(h-BN) 가장자리부터 그래핀이 성장하여 시간에 따라 면적이 증가하는 것을 확인할 수 있었다.
이를 원자 힘 현미경 (leteral AFM)으로도 관찰하였다. 원자 힘 현미경 (leteral AFM)은 게르마늄(Ge) 기판, 육방정계 질화붕소(h-BN), 와 그래핀 사이의 마찰력 차이에 따라 서로 다른 전기적 신호를 측정하고, 마찰력의 차이값에 따라 서로 다른 색으로 표현되어 재료의 구분이 가능하게 한다.
그 결과 실시예에 따라 제조된 경우 시간대 별로 관찰 결과 단층구조로 2차원 육방정계 질화붕소(h-BN)/그래핀 복합소재가 성장하였음을 확인할 수 있었다.
역시 비교예 1은 육방정계 질화붕소가 결정성을 가지고 증착되지 않으므로 평면구조를 확인할 수 없었고, 비교예 3 역시 증착 시간을 짧게 하여도 육방정계 질화붕소 면적이 100%로 형성되므로 그래핀의 성장은 확인할 수 없었다.
평가-복합소재의 전기적 성질의 확인
육방정계 질화붕소(h-BN)와 그래핀의 면적 비율별로 합성된 복합소재를 소자화하여 전기전도도를 확인하였다.
게르마늄 기판은 물과 같은 용액에 쉽게 용해되므로, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재 위에 지지부재, 예컨대 PMMA(Polymethylmethacrylate)를 배치한 후, 결과물을 물에 담가서 용이하게 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재를 분리할 수 있고, 이에 따라 다른 기판에 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재 층을 용이하게 전사할 수 있다.
그 결과 그래핀의 면적 비율이 증가할수록 전기전도도도 역시 경향성 있게 높아지는 것(도 6의 점)을 확인하였다. 기존의 그래핀 합성 면적 비율에 따른 전기전도도 경향(도 6의 선)과 일치함을 확인할 수 있었다.
비교예 1은 육방정계 질화붕소가 결정성을 가지고 증착되지 않으므로 소자로 제작이 불가능하고, 비교예 3은 절연체인 육방정계 질화붕소만이 존재하게 되므로 전기적 성질 확인이 불가능하다.
본 발명은 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 게르마늄(Ge) 기판을 준비하는 단계;
    상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계; 및
    상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;를
    포함하고,
    상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;에서
    육방정계 질화붕소(h-BN)의 면적의 제어는 질화붕소 증착시간을 제어하는 것이고,
    상기 질화붕소 증착시간 제어는 증착면적과의 관계식 1에 따라 제어하는 것이고,
    상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계; 및 상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;는 화학기상증착법(CVD)으로 이루어지는, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
    [관계식 1]
    Y(면적, %)=21*ln[X,(증착시간,분)2]-102.34
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 질화붕소 증착시간은 20분 내지 120분인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  5. 제1항에 있어서,
    상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는
    CVD 챔버 내에 위치한 질화붕소(h-BN)의 재료인 암모니아-보레인(ammonia-borane)의 온도를 50 내지 150℃로 승온시켜 증착하는 단계인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  6. 제1항에 있어서,
    상기 게르마늄(Ge) 기판에 육방정계 질화붕소(h-BN)를 면적을 제어하여 증착하는 단계;는
    상기 육방정계 질화붕소(h-BN) 증착은 화학기상증착법(CVD)으로 이루어지며,
    CVD 챔버 내에 위치한 게르마늄(Ge) 기판의 온도를 800 내지 1000℃로 승온시켜 증착하는 단계인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  7. 제1항에 있어서,
    상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서
    상기 탄소원은 메탄(CH4), 에탄(C2H5), 프로판(C3H8), 헥산(C5H12), 에틸렌(C2H4), 벤젠, PMMA, 폴리스티렌, 메탄올(CH3OH), 에탄올(C2H5OH) 및 아세틸렌(C2H2)로 이루어진 군 중에서 선택된 1종 이상인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  8. 제1항에 있어서,
    상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;는
    CVD 챔버 내에 그래핀의 재료인 탄소원의 유량을 1 내지 100sccm으로 제어하여 증착하는 단계인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  9. 제1항에 있어서,
    상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서
    그래핀을 증착시키는 시간은 180분 이하인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
  10. 제1항에 있어서,
    상기 육방정계 질화붕소(h-BN)가 부분적으로 형성된 게르마늄(Ge) 기판에 탄소원을 투입하여 육방정계 질화붕소(h-BN)가 없는 기판 표면에 그래핀을 증착시키는 단계;에서,
    그래핀 증착 온도는 700 내지 1500℃인, 육방정계 질화붕소(h-BN)/그래핀 2차원 복합소재의 제조방법.
KR1020200053934A 2020-05-06 2020-05-06 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법 KR102314020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200053934A KR102314020B1 (ko) 2020-05-06 2020-05-06 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200053934A KR102314020B1 (ko) 2020-05-06 2020-05-06 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법

Publications (1)

Publication Number Publication Date
KR102314020B1 true KR102314020B1 (ko) 2021-10-15

Family

ID=78151059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200053934A KR102314020B1 (ko) 2020-05-06 2020-05-06 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법

Country Status (1)

Country Link
KR (1) KR102314020B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114479774A (zh) * 2022-01-20 2022-05-13 国网河北省电力有限公司电力科学研究院 导热绝缘材料gbn的制备方法和制备设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108744A (ko) * 2012-03-26 2013-10-07 전자부품연구원 그래핀 기반 ｖｏ2 적층체의 상전이 온도 제어 방법
KR20160036012A (ko) * 2013-05-09 2016-04-01 썬에디슨 세미컨덕터 리미티드 기판 상의 질화붕소 및 그래핀의 단층의 직접적 및 순차적 형성
KR20160123725A (ko) * 2015-04-17 2016-10-26 성균관대학교산학협력단 대면적 단결정 2 차원 물질의 제조 방법
KR20190007425A (ko) * 2016-05-12 2019-01-22 글로벌웨이퍼스 씨오., 엘티디. 실리콘 기반 유전체 상에서의 6각형 붕소 질화물의 직접적 형성

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130108744A (ko) * 2012-03-26 2013-10-07 전자부품연구원 그래핀 기반 ｖｏ2 적층체의 상전이 온도 제어 방법
KR20160036012A (ko) * 2013-05-09 2016-04-01 썬에디슨 세미컨덕터 리미티드 기판 상의 질화붕소 및 그래핀의 단층의 직접적 및 순차적 형성
KR20160123725A (ko) * 2015-04-17 2016-10-26 성균관대학교산학협력단 대면적 단결정 2 차원 물질의 제조 방법
KR20190007425A (ko) * 2016-05-12 2019-01-22 글로벌웨이퍼스 씨오., 엘티디. 실리콘 기반 유전체 상에서의 6각형 붕소 질화물의 직접적 형성

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114479774A (zh) * 2022-01-20 2022-05-13 国网河北省电力有限公司电力科学研究院 导热绝缘材料gbn的制备方法和制备设备
CN114479774B (zh) * 2022-01-20 2023-09-26 国网河北省电力有限公司电力科学研究院 导热绝缘材料gbn的制备方法和制备设备

Similar Documents

Publication Publication Date Title
US8288190B2 (en) Methods of making heterojunction devices
EP2484816B1 (en) Method for production of laminate
US20180347033A1 (en) Transfer-Free Method for Producing Graphene Thin Film
US20130022813A1 (en) Method for preparing graphene nanoribbon on insulating substrate
EP0639661A2 (en) Method of forming crystalline silicon carbide coatings at low temperatures
KR20180011899A (ko) 고균일 2차원 전이금속 디칼코지나이드 박막의 제조 방법
Gudovskikh et al. Low temperature plasma enhanced deposition of GaP films on Si substrate
CN113832432B (zh) 一种二维化合物半导体薄膜的制备方法
KR102314020B1 (ko) 육방정계 질화붕소/그래핀 2차원 복합 소재 제조방법
Arjmandi-Tash In situ growth of graphene on hexagonal boron nitride for electronic transport applications
CN100580881C (zh) 氮化物半导体装置及其制造方法
TW201128688A (de) Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht
Tian et al. Synthesis of AAB‐stacked single‐crystal graphene/hBN/graphene trilayer van der Waals heterostructures by in situ CVD
CN109119327A (zh) 在纳米图形化蓝宝石衬底上外延生长氮化铝的方法
Park et al. Synthesis and microstructural characterization of growth direction controlled ZnO nanorods using a buffer layer
US10686041B2 (en) Solid phase epitaxy of 3C-SiC on Si(001)
JP3628079B2 (ja) 炭化珪素薄膜製造方法並びに炭化珪素薄膜および積層基板
JPWO2007132644A1 (ja) ダイヤモンド表面上の原子的平坦面の選択的形成方法、そのダイヤモンド基板及びこれを用いた半導体素子
JP4283478B2 (ja) 電子素子基板上へのＳｉＣ単結晶の成長方法
KR101586792B1 (ko) 그래핀을 이용한 나노와이어 구조체의 제조 방법 및 이에 의해 제조된 나노와이어 구조체
TWI551717B (zh) 類鑽碳膜之製造方法
CN113621938A (zh) 一种金刚石膜生长方法、具有金刚石膜的硅片与应用
Hu et al. Fabrication of Si nanodot arrays by plasma enhanced CVD using porous alumina templates
JP2005236265A (ja) 粗面度が小さい半導体合金、およびその製造方法
KR101494764B1 (ko) 질화물 반도체 나노 구조체 및 이의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant