DE102008027193B4 - Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben Download PDF

Info

Publication number
DE102008027193B4
DE102008027193B4 DE102008027193.4A DE102008027193A DE102008027193B4 DE 102008027193 B4 DE102008027193 B4 DE 102008027193B4 DE 102008027193 A DE102008027193 A DE 102008027193A DE 102008027193 B4 DE102008027193 B4 DE 102008027193B4
Authority
DE
Germany
Prior art keywords
trench
dry etching
semiconductor substrate
width
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008027193.4A
Other languages
English (en)
Other versions
DE102008027193A1 (de
Inventor
Yoshitaka Noda
Tsuyoshi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008027193A1 publication Critical patent/DE102008027193A1/de
Application granted granted Critical
Publication of DE102008027193B4 publication Critical patent/DE102008027193B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend:
Man bildet einen Graben (14) in einem Halbleitersubstrat (10) durch anisotropes Trockenätzen, wobei der Graben (14) ein Seitenverhältnis größer als oder gleich 10 besitzt und das Halbleitersubstrat (10) Silizium enthält; und
man entfernt eine beschädigte Schicht (22), die in einer Wand und einem Boden des Grabens (14) aufgrund des anisotropen Trockenätzens erzeugt wurde, durch isotropes Trockenätzen, wobei das isotrope Trockenätzen mit einem ersten Gas, das Kohlenstoff und Fluor enthält, und einem zweiten Gas, das Sauerstoff enthält, durchgeführt wird und die Temperatur des Halbleitersubstrats (10) auf einen Bereich von 90 °C bis 110 °C festgelegt wird, so dass die beschädigte Schicht (22) von der gesamten Oberfläche von Wand und Boden entfernt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben.
  • Beschreibung des Standes der Technik
  • Konventionell wird ein Graben in einem Halbleitersubstrat durch anisotropes Trockenätzen zur Herstellung einer Halbleitervorrichtung gebildet, die einen Graben zum Isolieren von Elementen, eine Gate-Elektrode mit einer Grabenstruktur wie z.B. einen Metalloxid-Halbleiterelement (MOS-Element) und einen isolierten Gate-bipolaren Transistor (IGBT) oder ein Superübergangselement mit einer pn-Struktur, in der Bereiche vom n-Typ und Bereiche vom p-Typ alternativ angeordnet sind, umfasst. Beim anisotropen Trockenätzen kollidieren beschleunigte Ionen mit dem Halbleitersubstrat, und dadurch wird das Halbleitersubstrat geätzt. So wird eine beschädigte Schicht in einer Wand und einem Boden des Grabens erzeugt. Wenn das Halbleitersubstrat einer Wärmebehandlung in einem Zustand unterworfen wird, bei dem die beschädigte Schicht zurück bleibt, kann ein Kristalldefekt erzeugt werden oder es kann schwierig werden, einen Isolierfilm an der Wand und am Boden des Grabens mit hoher Genauigkeit zu bilden.
  • US 6 448 139 B2 (entsprechend JP 2001-351 895 A ) beschreibt ein Verfahren zur Entfernung der beschädigten Schicht. Bei dem Verfahren wird nach Bildung des Grabens durch anisotropes Trockenätzen die beschädigte Schicht durch isotropes Nassätzen unter Verwendung einer flüssigen Mischung von Flusssäure und Salpetersäure entfernt. Wenn ein Graben mit einem hohen Seitenverhältnis gleich oder größer als 10 gebildet wird, ist es schwierig, die flüssige Mischung auf Grund der Oberflächenspannung auf den Bodenteil zu gießen. Daher kann die beschädigte Schicht auf einem Teil der Grabenwand und des Grabenbodens zurückbleiben. Alternativ kann ein isotropes Trockenätzen zur Bildung des Grabens angewendet werden. Wenn jedoch ein Graben mit einem hohen Seitenverhältnis gleich oder größer als 10 durch konventionelles isotropes Trockenätzen gebildet wird ist es schwierig, das Ätzgas auf den Bodenbereich des Grabens zu verbringen. Dabei wird ein Öffnungsbereich des Grabens selektiv geätzt und dadurch hat der Graben eine Trichterform mit einem Stufenbereich in der Wand. In dem vorliegenden Fall kann eine Konzentration des elektrischen Feldes in dem Stufenbereich auftreten. Zusätzlich kann an dem Stufenbereich und dem Bodenbereich, an dem die beschädigte Schicht verbleibt, ein Kristalldefekt erzeugt werden oder es kann schwierig sein, den Isolationsfilm mit einem hohen Grad an Genauigkeit zu erzeugen.
  • Alternativ kann eine Vorspannung an das Halbleitersubstrat angelegt werden um den Bodenbereich des Grabens mit einem hohen Seitenverhältnis zu Ätzen. Im vorliegenden Fall werden Ionen in den Bodenbereich des Grabens eingeführt. Jedoch können die beschleunigten Ionen eine zusätzliche beschädigte Schicht in dem Halbleitersubstrat bilden.
  • JP 2003-007 676 A beschreibt ein Verfahren zum Ätzen eines Bodenbereichs eines Grabens durch isotropes Trockenätzen. Bei dem Verfahren wird nach Bildung des Grabens in dem Halbleitersubstrat durch anisotropes Trockenätzen eine Siliciumnitrid-Schicht an der gesamten Oberfläche der Wand und des Bodens des Grabens gebildet. Die Siliciumnitrid-Schicht des Bodenbereichs des Grabens wird durch anisotropes Ätzen entfernt. Dann wird isotropes Ätzen so durchgeführt, dass der Bodenbereich des Grabens abgerundet wird, und die in dem Halbleitersubstrat erzeugte beschädigte Schicht wird entfernt.
  • Bei dem vorliegenden Verfahren wird nur der Bodenbereich der Wand und der Bodenbereich des Grabens, der nach der Außenseite der Siliciumnitrid-Schicht frei liegt, isotropisch geätzt. Jedoch kann ein Stufenbereich an einer Grenze zwischen dem Teil, der von der Siliciumnitrid-Schicht bedeckt ist, und dem Teil, der nach der Außenseite der Siliciumnitrid-Schicht frei liegt, erzeugt werden. Dadurch kann der Graben eine Form ähnlich einem Messkolben haben. Als Ergebnis kann an dem Stufenbereich eine Konzentration des elektrischen Feldes auftreten. Ferner kann an dem Stufenbereich und einem Bereich, an dem auf Grund der darauf angeordneten Siliciumnitrid-Schicht der beschädigte Bereich verbleibt, ein Kristalldefekt erzeugt werden oder die Isolationsschicht kann schwierig mit hohem Genauigkeitsgrad erzeugt werden.
  • Die US 6 599 842 B2 offenbart ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben, bei dem die Kontur des Grabens modifiziert wird. Ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben wird zudem in der US 2007 / 0 032 092 A1 A4 beschrieben. In der WO 2005 / 006 400 A2 wird ein Substratträger zur Verwendung in einem Plasmabehandlungsverfahren beschrieben, dessen Temperatur während des Verfahrens schnell geändert werden kann. Die US 5 605 600 B1 beschreibt ein Verfahren zum Gestalten eines Ätzprofils einer Vertiefung in einem Halbleiterwafer durch Steuern der Wafertemperatur während des Ätzens. Die US 6 303 512 B1 offenbart ein Verfahren zum anisotropen Plasmaätzen lateral definierter Strukturen in einem Siliziumsubstrat mittels eines flourhaltigen Ätzgases.
  • Zusammenfassung der Erfindung
  • Angesichts der vorgenannten Probleme ist es eine Aufgabe der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben zur Verfügung zu stellen.
  • Die Aufgabe wird gelöst durch Bereitstellen eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß den Ansprüchen 1, 5, 9 und 13.
  • Bei dem vorliegenden Verfahren kann die Halbleitervorrichtung hergestellt werden, die den Graben mit einem hohen Seitenverhältnis von gleich oder größer als 10 hat und die beschädigte Schicht kann von der gesamten Oberfläche von Grabenwand und Grabenboden entfernt werden.
  • Figurenliste
  • Zusätzliche Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung von bevorzugten Ausführungsformen im Zusammenhang mit den begleitenden Figuren leicht ersichtlich.
    • 1 ist ein Querschnitt, der den Effekt eines polymerisierten Films beim isotropen Ätzen zeigt;
    • 2 ist ein Querschnitt, der den Effekt der Entfernung des polymeren Films beim isotropen Ätzen zeigt;
    • 3 ist ein Diagramm, das die Beziehung zwischen der Grabentiefe und der Ätzrate bei verschiedenen Temperaturen zeigt;
    • 4 ist ein Diagramm, das die Beziehung zwischen dem Seitenverhältnis des Grabens und dem Ätzratenverhältnis eines Bodenteils zu einem Öffnungsbereich bei verschiedenen Temperaturen zeigt;
    • 5 ist ein Querschnitt, der einen Graben im Falle zeigt wo die Ätzrate des Grabens im Wesentlichen gleichförmig in Richtung auf die Tiefe ist;
    • 6 ist ein Querschnitt, der einen Graben im Falle zeigt, indem die Ätzrate nach dem Bodenbereich hin zunimmt;
    • 7 ist ein Querschnitt, der einen Graben zeigt in dem Fall, in dem die Ätzrate nach dem Öffnungsbereich zunimmt.
    • 8 ist ein Querschnitt, der ein Maskierungsverfahren bei einem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung zeigt;
    • 9 ist ein Querschnitt, der ein Graben-bildendes Verfahren bei dem Herstellungsverfahren gemäß der ersten Ausführungsform zeigt;
    • 10 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der ersten Ausführungsform zeigt;
    • 11 ist ein Querschnitt, der ein Graben-bildendes Verfahren bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer Modifizierung der ersten Ausführungsform zeigt;
    • 12 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der Modifizierung der ersten Ausführungsform zeigt;
    • 13 ist ein Querschnitt, der ein Graben-bildendes Verfahren bei einem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der Erfindung zeigt;
    • 14 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der zweiten Ausführungsform zeigt;
    • 15 ist ein Querschnitt, der ein Graben-bildendes Verfahren bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer Modifizierung der zweiten Ausführungsform zeigt;
    • 16 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der Modifizierung der zweiten Ausführungsform zeigt;
    • 17 ist ein Querschnitt, der ein Graben-bildendes Verfahren bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung zeigt;
    • 18 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der dritten Ausführungsform zeigt;
    • 19 ist ein Querschnitt, der ein Graben-bildendes Verfahren beim Herstellungsverfahren einer Halbleitervorrichtung gemäß einer Modifizierung der dritten Ausführungsform zeigt;
    • 20 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren gemäß der Modifizierung der dritten Ausführungsform zeigt;
    • 21 ist ein Querschnitt, der ein Entfernungsverfahren bei dem Herstellungsverfahren einer Halbleitervorrichtung gemäß einer anderen Modifizierung der Erfindung zeigt.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Ein Verfahren, wie die Erfinder der vorliegenden Erfindung die vorliegende Erfindung erschaffen haben, wird nun beschrieben, bevor bevorzugte Ausführungsformen der Erfindung beschrieben werden.
  • Zuerst wird ein Graben in einem Halbleitersubstrat, das Silizium enthält, durch anisotropes Trockenätzen gebildet. Dann wird eine in einer Wand und dem Boden des Grabens erzeugte beschädigte Schicht durch isotropes Trockenätzen unter Verwendung eines Reaktionsgases, das ein erstes Gas und ein zweites Gas enthält, entfernt. Das erste Gas enthält wenigstens Kohlenstoff und Fluor und das zweite Gas enthält Sauerstoff. Z.B. ist das erste Gas Tetrafluormethan. Der Druck in einer Kammer wird auf etwa 30 Pa festgesetzt und das Fließverhältnis vom ersten Gas zum zweiten Gas wird auf etwa 1 festgesetzt.
  • Im Einzelnen, wie in 1 dargestellt, wird eine Maske 12 auf der Oberfläche eines aus Silizium hergestellten Halbleitersubstrats 10 gebildet. Z.B. kann die Maske 12 aus einem Siliziumdioxidfilm gebildet sein. Die Maske 12 hat einen Öffnungsbereich 12a, der einer Graben-bildenden Position entspricht. Dann wird durch anisotropes Trockenätzen durch die Maske 12 ein Graben 14 gebildet. Z.B. kann das anisotrope Trockenätzen ein reaktives lonenätzen (RIE) sein. Nach Bildung des Grabens 14 wird die (nicht dargestellte) beschädigte Schicht, die in der Grabenwand gebildet wurde durch isotropes Trockenätzen entfernt.
  • Wenn das erste Gas durch Plasmaentladung zersetzt wird, wird ein polymerisierter Film aus Kohlenstoff und den anderen Elementen in dem ersten Gas, wie z.B. Fluor, gebildet. Wie in 1 gezeigt, scheidet sich der polymerisierte Film 16 von der oberen Seite der Maske 12 und einer Seite des Öffnungsbereichs des Grabens 14, der dicht beim Plasmaentladungsbereich liegt, ab. Daher nimmt die Dicke des polymerisierten Films 16 nach dem Öffnungsbereich in Richtung der Tiefe des Grabens 14 zu. Zusätzlich werden Fluorradikale 18 als aktive Körper von der Plasmaentladung ausgestoßen. Der polymerisierte Film 16 hält die Fluorradikale 18 ab, das Halbleitersubstrat 10 zu ätzen. Im Einzelnen hält der polymerisierte Film 16 die Fluorradikale 18 davon ab, mit Silizium in der Grabenwand unter Bildung eines flüchtigen Produkts, das von der Wandoberfläche desorbiert wird, zu reagieren. Wenn daher der polymerisierte Film 16 erzeugt ist, werden die Fluorradikale 18 nach dem Bodenbereich des Graben 14 geliefert, wie in 1 dargestellt, und dadurch wird der Bodenbereich isotropisch geätzt.
  • Zusätzlich erzeugt Sauerstoff, das als das zweite Gas verwendet wird, Sauerstoffradikale, die von der Plasmaentladung angeregt werden. Die Sauerstoffradikale reagieren mit Kohlenstoff in dem polymerisiertem Film 16 unter Bildung von Kohlendioxid 20. Da das Kohlendioxid 20 von der Oberfläche der Wand desorbiert wird, wird der polymerisierte Film 16 entfernt. Daher ätzen die Fluorradikale 18 als aktive Spezies in einem Zustand, in dem der polymerisierte Film 16 vollständig entfernt ist oder nahezu völlig entfernt ist, die Wand in der Nähe des Öffnungsbereichs, der dicht zum Plasmaentladungsbereich liegt.
  • Daher sind die Bildung des polymerisierten Films 16 und die Entfernung des polymerisierten Films 16 bedeutende Faktoren zur Bestimmung der Ätzrate an jedem Bereich der Grabenwand. Als einer der Parameter zur Steuerung der Bildung und Entfernung des polymerisierten Films 16 kann die Temperaturabhängigkeit der Ätzrate untersucht werden, wie von den Erfindern gezeigt wurde.
  • Zuerst wird der Graben 14 mit einer Breite von etwa 0,8 µm durch isotropes Trockenätzen behandelt, während die Temperatur des Halbleitersubstrats 10 auf 70 °C, 90 °C und 120 °C gehalten wird. Zusätzlich werden Ätzraten im Fall, wo das isotrope Trockenätzen bei 60 °C, 80 °C, 100 °C, 110 °C und 130 °C durchgeführt wird, simuliert.
  • Wie in 3 gezeigt wird, sind die Ätzraten des Öffnungsbereichs (Grabentiefe 0 µm), eines Mittelbereichs (Grabentiefe etwa 10 µm) und des Bodenbereichs (Grabentiefe etwa 20 µm) in dem Graben 14 im Wesentlichen gleich, wenn die Temperatur des Halbleitersubstrats 10 90 °C ist. Wenn die Temperatur des Halbleitersubstrats 10 70 °C ist, nimmt die Ätzrate nach dem Bodenbereich zu, obwohl die geätzte Schicht in jedem Bereich in Richtung der Tiefe entfernt werden kann. Wenn die Temperatur des Halbleitersubstrats 10 120 °C ist, nimmt die Ätzrate in Richtung auf den Bodenbereich ab, obwohl die geätzte Schicht in jedem Bereich in Richtung der Tiefe entfernt werden kann.
  • Wie in 4 gezeigt wird, kann die Ätzrate von Wand und Boden des Grabens wirksam durch die Temperatur des Halbleitersubstrats gesteuert werden, wenn das Seitenverhältnis des Grabens 14 größer oder gleich 10 ist. Zusätzlich ist das Verhältnis der Ätzrate des Bodenbereichs zu der Ätzrate des Öffnungsbereichs etwa 1, wenn die Temperatur des Halbleitersubstrats 10 im Bereich von 90 °C bis 110 °C, z.B. 100 °C ist. Das heißt, wenn die Temperatur des Halbleitersubstrats 10 im Bereich von 90 °C bis 110 °C liegt, sind die Ätzraten von jedem Bereich des Grabens 14 im Wesentlichen einander gleich. Wenn die Temperatur des Halbleitersubstrats 10 größer als 110 °C ist, ist die Ätzrate des Öffnungsbereichs größer als die Ätzrate des Bodenbereichs, da der das Ätzen behindernde Effekt am Öffnungsbereich durch den polymerisierten Film 16 verringert ist, verglichen mit dem Fall, dass die Temperatur des Halbleitersubstrats 10 im Bereich von 90 bis 110 °C ist. Wenn die Temperatur des Halbleitersubstrats 10 kleiner als 90 °C ist, ist die Ätzrate des Öffnungsbereichs kleiner als die Ätzrate des Bodenbereichs, da der die Ätzung behindernde Effekt am Öffnungsbereich des polymerisierten Films 16 zunimmt im Vergleich mit dem Fall, wo die Temperatur des Halbleitersubstrats 10 im Bereich von 90 bis 110 °C liegt.
  • Wenn daher der Graben 14 mit einem Seitenverhältnis größer oder gleich 10 durch isotropes Trockenätzen behandelt wird, kann die Ätzrate von Grabenwand und Grabenboden durch die Temperatur des Halbleitersubstrats 10 gesteuert werden. Wenn die Fluorradikal 18 gleichmäßig auf jeden Bereich der Grabenwand aufgebracht werden, ist die Ätzrate der Grabenwand im Wesentlichen in der tiefen Richtung gleichförmig und dadurch ist die Breite des Grabens 14 im Wesentlichen gleichförmig in der tiefen Richtung, wie durch die gestrichelte Linie in 5 angezeigt wird. Wenn die Fluorradikale 18 mehr zum Bodenbereich als zum Öffnungsbereich geliefert werden, wird die Ätzrate am Bodenbereich größer als die Ätzrate am Öffnungsbereich und dadurch wird die Breite am Bodenbereich größer als die Breite im Öffnungsbereich, wie durch die gestrichelte Linie in 6 gezeigt wird. Wenn die Fluorradikale 18 mehr zum Öffnungsbereich als zum Bodenbereich geliefert werden, wird die Ätzrate im Öffnungsbereich größer als die Ätzrate im Bodenbereich und daher wird die Breite im Öffnungsbereich größer als die Breite im Bodenbereich, wie durch die gestrichelte Linie in 7 gezeigt wird. Als Ergebnis kann die Ätzrate der Grabenwand durch die Temperatur des Halbleitersubstrats 10 so gestaltet werden, dass die Ätzrate im Wesentlichen gleich in Richtung der Tiefe ist, die Ätzrate nach dem Bodenbereich zunimmt, oder die Ätzrate nach dem Bodenbereich abnimmt. Die vorliegende Erfindung wurde auf Grundlage der oben genannten Feststellungen geschaffen.
  • (Erste Ausführungsform)
  • Ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß einer ersten erfinderischen Ausführungsform wird mit Bezug auf die 8 bis 10 beschrieben. Zuerst wird das Halbleitersubstrat 10 aus Silizium hergestellt. Wie in 8 gezeigt, wird dann die Maske 12 auf einer Oberfläche des Halbleitersubstrats 10 gebildet. Die Maske 12 hat einen Öffnungsbereich 12a in einem Bereich, der der Stellung entspricht, in der der Graben 14 gebildet wird. Die Maske 12 wird als eine Maske in einem Graben-bildenden Verfahren durch anisotropes Trockenätzen. In der vorliegenden Ausführungsform ist die Maske 12 aus einem Siliziumdioxidfilm hergestellt, der mustergebildet ist.
  • Als nächstes wird der Graben 14 durch anisotropes Trockenätzen durch die Maske 12 hindurch gebildet. Als anisotropes Trockenätzen kann ein Ätzen verwendet werden, bei dem der Effekt durch physikalisches Ätzen größer ist als der Effekt durch chemisches Ätzen. In der vorliegenden Ausführungsform wird RIE als anisotropes Trockenätzen verwendet. Beim anisotropen Trockenätzen kollidieren beschleunigte Ionen mit einem Teil des Halbleitersubstrats 10, das nach der Außenseite durch den Öffnungsbereich 12a der Maske 12 frei liegt. Dadurch wird ein Teil durchs Sputter-Ätzen physikalisch geätzt und die beschädigte Schicht 22 wird in der Wand und dem Boden des Grabens des Halbleitersubstrats 10 gebildet. Der Graben 14 hat eine vertikale Form in Richtung etwa senkrecht zu der Oberfläche des Halbleitersubstrats 10 und die Breite des Grabens 14 ist im Wesentlichen in Richtung der Tiefe gleichförmig. Z.B. hat der Graben 14 ein Seitenverhältnis von etwa 20.
  • Nach Bilden des Grabens 14 wird isotropes Trockenätzen zur Entfernung der beschädigten Schicht 22 durchgeführt. Z.B. wird Tetrafluormethan (CF4) als das Gas verwendet, das Kohlenstoff und Fluor enthält, und Sauerstoff wird als das zweite Gas verwendet. Der Druck in der Kammer wird auf etwa 30 pa festgesetzt und das Fließverhältnis des ersten Gases zum zweiten Gas wird auf etwa 1 festgesetzt. Die Temperatur des Halbleitersubstrats 10 wird auf eine vorbestimmte Temperatur im Bereich von 90 bis 110 °C festgesetzt. Wenn der Graben 14 durch das isotrope Trockenätzen mit den oben beschriebenen Bedingungen behandelt wird, ist die Ätzrate im Wesentlichen in Richtung der Tiefe gleichförmig und das Verhältnis der Ätzrate am Bodenbereich zur Ätzrate am Öffnungsteil liegt etwa im Bereich von 0,95 bis 1,05, wie in den 3 bis 5 gezeigt wird. Daher werden die Wand und der Boden des Grabens im Wesentlichen gleichförmig über die gesamte Oberfläche geätzt und dadurch kann die beschädigte Schicht 22 von der gesamten Grabenwand und dem Grabenboden entfernt werden, wie in 10 gezeigt. Im Ergebnis kann die Bildung eines Kristalldefekts aufgrund der beschädigten Schicht 22 eingeschränkt werden.
  • Der Graben 14 hat ein großes Seitenverhältnis gleich oder größer als 10 (z.B. etwa 20) und hat vertikale Form. Da die gesamte Oberfläche der Grabenwand im Wesentlichen gleichförmig geätzt wird, hat der Graben 14 in der Wand keinen Stufenbereich, selbst im Fall, wo der Graben 14 das große Seitenverhältnis besitz. Zusätzlich werden Ecken 14a des Bodenbereichs und Ecken 14b des Öffnungsbereichs durch das isotrope Trockenätzen abgerundet. Daher kann eine lokale Konzentration des elektrischen Feldes verhindert werden.
  • Wenn die Temperatur des Halbleitersubstrats 10 auf etwa 100 °C festgesetzt wird, wie in 4 gezeigt, ist die Ätzrate im Wesentlichen in Tiefenrichtung gleichförmig. Daher kann der Graben 14 vertikal ausgebildet werden.
  • Die oben beschriebene Bildung des Grabens 14 und die Entfernung der beschädigten Schicht 22 kann in geeigneter Weise zur Bildung eines Grabens zum Isolieren von Elementen, zur Bildung einer Gateelektrode mit einer Grabenstruktur, wie z.B. eine Methanoxid- Halbleiterelement (MOS Element) und einem bipolaren Transistor mit isoliertem Gate (IGBT) und einem Graben in einem Superübergangselement mit einer PN- Struktur, in der Bereiche vom n-Typ und Bereiche vom p-Typ alternativ angeordnet sind, verwendet werden. Z.B. kann das vorliegende Herstellungsverfahren zur Bildung des Grabens in dem Superübergangselement in einem Fall, wo Bereiche vom p-Typ durch epitaxiales Wachstum gebildet wird, verwendet werden.
  • Als Ergebnis kann der Graben 14 mit einem Seitenverhältnis gleich oder größer als 10 durch das vorliegende Herstellungsverfahren gebildet werden. Zusätzlich kann die beschädigte Schicht 22 von der gesamten Oberfläche der Grabenwand und des Grabenbodens entfernt werden. Daher kann die Bildung eines Kristallfehlers aufgrund der beschädigten Schicht 22 eingeschränkt werden. Weiterhin wird kein Stufenbereich in der Wandoberfläche durch das isotrope Ätzen gebildet. Daher kann die lokale Konzentration des elektrischen Feldes eingeschränkt werden.
  • Bei den in den 8 bis 10 gezeigten Herstellungsverfahren hat der Graben 14 z.B. vertikale Form. Alternativ kann der Graben 14 eine konische Form besitzen, bei der die Breite des Grabens 14 nach dem Bodenbereich hin abnimmt. Alternativ kann der Graben 14 eine inverse konische Form haben, bei der die Breite des Grabens 14 nach dem Öffnungsbereichs hin abnimmt. Z.B. wird der Graben 14 mit der konischen Form durch das RIE gebildet, wie in 11 gezeigt und dann wird die beschädigte Schicht 22 unter den oben beschriebenen Bedingungen entfernt. In dem vorliegenden Fall kann der Graben 14 nach dem Entfernungsverfahren die konische Form haben.
  • Wie oben beschrieben, kann beim Herstellungsverfahren das in den 8 bis 12 gezeigt wird, die beschädigte Schicht 22 von der gesamten Grabenwand und dem gesamten Grabenboden entfernt werden und die Form des Grabens 14 nach dem Entfernungsverfahren kann die Form des Grabens 14 vor dem Entfernungsverfahren wiedergeben.
  • (Zweite Ausführungsform)
  • Ein Herstellungsverfahren gemäß einer zweiten Ausführungsform der Erfindung wird mit Bezug auf 13 und 14 beschrieben. In der vorliegenden Ausführungsform ist die Temperatur des Halbleitersubstrats 10 auf eine vorbestimmte Temperatur in einem Bereich von 20 °C bis 90 °C festgelegt.
  • Wenn die Temperatur des Halbleitersubstrats 10 geringer als 90 °C ist, nimmt die Ätzrate nach dem Bodenbereich hin zu, wie in den 3 bis 6 gezeigt wird. Wenn z.B. die Temperatur des Halbleitersubstrats 10 70 °C ist, liegt das Verhältnis der Ätzrate am Bodenbereich zu der Ätzrate am Öffnungsbereich in einem Verhältnis von 1,2 bis 1,25. Daher wird beim Grabenbildungsverfahren der Graben 14 durch das RIE so gebildet, dass er eine konische Form hat, bei der die Breite des Grabens 14 nach dem Bodenbereich hin abnimmt, wie in 13 gezeigt. In dem Entfernungsverfahren wird die Temperatur des Halbleitersubstrats 10 so festgesetzt, dass der Graben 14 nach dem Entfernungsverfahren eine vertikale Form besitzt, bei der die Breite des Grabens 14 im Wesentlichen in Richtung auf die Tiefe des Grabens 14 gleichförmig ist. Daher wird der Bodenbereich des Grabens 14 mehr als der Öffnungsbereich geätzt, und der Graben 14 hat nach dem Entfernungsverfahren vertikale Form, wie in 14 gezeigt.
  • Wenn die Temperatur des Halbleitersubstrats 10 niedrig ist, besteht Neigung zur Bildung des polymerisierten Film 16 und der Bodenbereich des Grabens 14 wird mehr geätzt als der Öffnungsbereich. Wenn jedoch die Temperatur niedriger als 20 °C ist, überschreitet die erzeugte Menge an polymerisiertem Film 16 die Menge, die von den Sauerstoffradikalen entfernt wird, selbst wenn der Sauerstoff zur Kammer als zweites Gas zugeführt wird. Daher ist es schwierig, die beschädigte Schicht 22 ausreichend zu entfernen. Daher wird die Temperatur des Halbleitersubstrats auf die vorbestimmte Temperatur von 20 °C bis 90 °C festgelegt.
  • Beim vorliegenden Herstellungsverfahren kann die beschädigte Schicht 22 von der gesamten Oberfläche des Grabenbodens und der Grabenwand entfernt werden und der Graben 14 kann nach dem Entfernungsverfahren vertikale Form besitzen. Daher kann die Erzeugung eines Kristallfehlers aufgrund der beschädigten Schicht 22 eingeschränkt werden. Zusätzlich kann die örtliche Konzentration des elektrischen Feldes eingeschränkt werden, weil kein Stufenbereich in der Grabenwand durch das isotrope Trockenätzen begrenzt wird.
  • Bei dem vorliegenden Herstellungsverfahren, das in 13 und 14 gezeigt wird, hat der Graben 14 nach dem Entfernungsverfahren eine vertikale Form. Alternativ kann der Graben 14 im Grabenbildungsverfahren so gebildet werden, dass er konische Form oder vertikale Form besitzt, und der Graben 14 kann in dem Entfernungsverfahren so geätzt werden, dass er eine umgekehrte konische Form besitzt, in der die Breite des Grabens nach dem Öffnungsbereich hin abnimmt. Wenn z.B. der Graben 14 beim Bildungsverfahren so geformt wird, dass er vertikale Formen hat, wie in 15 gezeigt, und das Entfernungsverfahren bei einer vorbestimmten Temperatur im Bereich von 20 °C bis 90 °C durchgeführt wird, hat der Graben 14 nach dem Entfernungsverfahren eine umgekehrt konische Form, wie in 16 gezeigt. Auch bei der vorliegenden Ausführungsform kann der Graben 14 mit einem hohen Seitenverhältnis gleich oder größer als 10 gebildet werden und die beschädigte Schicht 22 kann von der gesamten Oberfläche der Grabenwand und des Grabenbodens entfernt werden. Zusätzlich wird durch das isotrope Trockenätzen kein Stufenbereich in der Grabenwand gebildet.
  • Wenn weiterhin der Graben 14 mit einer umgekehrt konischen Form beim Grabenbildungsverfahren gebildet wird, hat der Graben 14 nach dem Entfernungsverfahren eine umgekehrt konische Form mit einem größeren Kegelwinkel. Hier ist der Kegelwinkel der Winkel von der Senkrechten Richtung auf die Oberfläche des Halbleitersubstrats 10.
  • (Dritte Ausführungsform)
  • Ein Herstellungsverfahren einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der Erfindung wird mit Bezug auf 17 bis 18 beschrieben. Bei der vorliegenden Ausführungsform wird die Temperatur des Halbleitersubstrats 10 auf eine vorbestimmte Temperatur im Bereich von 110 °C bis 200 °C festgelegt.
  • Wie in den 3, 4 und 7 gezeigt wird, erhöht sich die Ätzrate des Grabens nach dem Öffnungsbereich hin, wenn die Temperatur des Halbleitersubstrats 10 größer als 110 °C ist. Wenn z.B. die Temperatur des Halbleitersubstrats 10 120 °C ist beträgt, wie in 4 gezeigt wird, das Verhältnis der Ätzrate im Bodenbereich zur Ätzrate im Öffnungsbereich etwa 0,9. Daher wird beim Grabenbildungsverfahren der Graben 14 z.B. durch RCE mit einer umgekehrt konischen Form gebildet, bei der die Breite des Grabens 14 nach dem Öffnungsbereich hin abnimmt, wie in 17 gezeigt wird. In dem Entfernungsverfahren wird die Temperatur des Halbleitersubstrats 10 so festgelegt, dass der Graben 14 nach dem Entfernungsverfahren eine vertikale Form besitzt, bei der die Breite im Wesentlichen gleichförmig in Tiefenrichtung ist. Daher wird der Öffnungsbereich des Grabens 14 mehr als der Bodenbereich geätzt und der Graben 14 hat nach dem Entfernungsverfahren die in 18 gezeigte vertikale Form.
  • Wenn die Temperatur des Halbleitersubstrats 10 hoch ist, ist es schwierig, den polymerisierten Film 16 zu erzeugen. Daher wird der Öffnungsbereich mehr als der Bodenbereich geätzt. Wenn jedoch die Temperatur des Halbleitersubstrats höher als 200 °C ist, wird der polymerisierte Film 16 kaum erzeugt. Daher werden die meisten Fluorradikale 18 im Öffnungsbereich verbraucht und es ist schwierig, sie dem Bodenbereich zuzuführen. Daher wird die Temperatur des Halbleitersubstrats 10 auf eine vorbestimmte Temperatur im Bereich von 110 °C bis 200 °C festgelegt.
  • Beim vorliegenden Herstellungsverfahren kann die beschädigte Schicht 22 von der gesamten Oberfläche von Grabenwand und Grabenboden entfernt werden und der Graben 14 kann nach dem Entfernungsverfahren die vertikale Form besitzen. Daher kann die Erzeugung von Kristallfehlern aufgrund der beschädigten Schicht 22 eingeschränkt werden. Da ferner kein Stufenbereich in der Grabenwand durch das isotrope Trockenätzen erzeugt wird, kann die örtliche Konzentrierung des elektrischen Feldes eingeschränkt werden.
  • Bei dem in den 17 und 18 gezeigten vorliegenden Herstellungsverfahren hat der Graben 14 nach dem Entfernungsverfahren vertikale Form. Alternativ kann der Graben 14 im Grabenbildungsverfahren so gebildet werden, dass er eine umgekehrt konische Form oder eine vertikale Form besitzt, und der Graben 14 kann in dem Entfernungsverfahren so geätzt werden, dass er eine konische Form besitzt, bei der die Breite nach dem Bodenbereich zu abnimmt. Wenn z.B. der Graben 14 beim Grabenbildungsverfahren mit der vertikalen Form gebildet wird, wie in 9 gezeigt, und das Entfernungsverfahren bei der vorbestimmten Temperatur im Bereich von einer 10 °C bis 20 °C durchgeführt wird, hat der Graben 14 nach dem Entfernungsverfahren eine konische Form, wie in 20 gezeigt. Auch im vorliegenden Fall kann der Graben 14 mit dem hohen Seitenverhältnis von größer als oder gleich 10 gebildet werden und die beschädigte Schicht 22 kann von der gesamten Oberfläche von Grabenwand und Grabenboden entfernt werden. Ferner wird kein Stufenbereich durch das isotrope Trockenätzen in der Grabenwand erzeugt.
  • Wenn weiterhin die Grabenwand 14 beim Grabenbildungsverfahren mit einer konischen Form gebildet wird, hat der Graben 14 nach dem Entfernungsverfahren eine konische Form mit einem großen Kegelwinkel.
  • (Andere Ausführungsformen)
  • Zwar wird die vorliegende Erfindung vollständig in Zusammenhang mit ihren bevorzugten Ausführungsformen mit Bezugnahme auf die begleitenden Figuren beschrieben; es ist jedoch zu unterstreichen, dass für den Fachmann verschiedene Modifikationen und Änderungen offensichtlich sind.
  • Bei den ersten drei Ausführungsformen ist das Halbleitersubstrat 10 aus Silizium hergestellt. Das Halbleitersubstrat 10 kann aus anderem Material hergestellt sein, solange es Silizium enthält. Z.B. kann das Halbleitersubstrat 10 aus Siliziumcarbid (SiC) hergestellt sein. Wenn das Halbleitersubstrat 10 aus SiC hergestellt ist, wird die Menge des benötigten Sauerstoffgases als zweites Gas zur Entfernung von Kohlenstoff in dem Halbleitersubstrat 10 in höherer Menge benötigt als im Fall, in dem das Halbleitersubstrat 10 aus Silizium hergestellt ist. Das Halbleitersubstrat 10 ist nicht auf ein Kristallsubstrat beschränkt. Alternativ kann das Halbleitersubstrat 10 ein Silizium-auf-Isolator (SOI)-Substrat sein, bei dem die Halbleiterschicht auf einem Trägersubstrat über einer Isolierschicht angeordnet ist.
  • Im Falle der ersten bis dritten Ausführungsform wird Tetrafluormethan (CF4) als das erste Gas das z.B. verwendet wird. Das erste Gas kann ein anderes Gas sein, solange es Kohlenstoff und Fluor enthält. Z.B. kann das erste Gas Trifluormethan (CHF3), Difluormethan (CH2F2) oder Monofluormethan (CH3F) enthalten.
  • In der ersten bis dritten Ausführungsform wird die Temperatur des Halbleitersubstrats 10 auf eine vorbestimmte Temperatur festgelegt. Alternativ kann die Temperatur des Halbleitersubstrats 10 in dem oben beschriebenen Bereich abgeändert werden. Alternativ kann die Temperatur des Halbleitersubstrats 10 zwischen wenigstens 2 Temperaturen aus einer Temperatur im Bereich von 90 °C bis 110 °C, einer Temperatur im Bereich von 20 °C bis 90 °C und einer Temperatur im Bereich von 110 °C bis 200 °C gewechselt werden. Selbst wenn die Temperatur des Halbleitersubstrats 10 abgeändert wird, kann der Graben 14 mit einem hohen Seitenverhältnis gebildet werden und die beschädigte Schicht 22 kann von der gesamten Oberfläche der Grabenwand und des Grabenbodens entfernt werden. Alternativ kann der Graben 14 verschiedene Formen besitzen. Z.B. kann die Temperatur des Halbleitersubstrats 10 von einer Temperatur im Bereich von 110 bis 200 °C zu einer Temperatur im Bereich von 20 °C bis 90 °C beim Entfernungsverfahren abgeändert werden. Wenn ein erster Schritt des Entfernungsverfahrens bei der Temperatur im Bereich von 110 °C bis 200 °C durchgeführt wird, hat der Graben 14 eine konische Form, wie von der gestrichelten Linie in 21 gezeigt wird. Nach Durchführung eines zweiten Schritts im Entfernungsverfahren bei der Temperatur im Bereich von 20 °C bis 90 °C wird die Breite des Öffnungsbereichs und die Breite am Bodenbereich größer als die Breite im mittleren Bereich, wie von der durchgehenden Linie in 21 dargestellt wird.
  • In den oben beschriebenen Ausführungsformen wird die Bildung und Entfernung des polymerisierten Films 16, speziell die Ätzrate an jedem Teil in Richtung der Tiefe durch die Temperatur des Halbleitersubstrats 10 gesteuert. Alternativ kann die Bildung und Entfernung des polymerisierten Films 16 gesteuert werden durch Verwendung des Fließverhältnisses des ersten Gases zum zweiten Gas oder des Drucks in der Kammer. Wenn z.B. die Menge des ersten Gases erhöht wird, erhöht sich die Menge an Fluorradikalen 18 und an polymerisierten Filmen 16 und dadurch erhöht sich die Ätzrate am Bodenbereich. Wenn im Gegensatz dazu die Menge an erstem Gas abnimmt, vermindert sich die Menge an Fluorradikalen 18 und an polymerisiertem Film 16 und dadurch erhöht sich die Ätzrate im Öffnungsbereich. Wenn sich der Druck in der Kammer erhöht, erhöht sich die molekulare Dichte und die durchschnittliche molekulare Geschwindigkeit verringert sich. Daher verringert sich der durchschnittliche freie Weg und die Ätzrate im Öffnungsbereich erhöht sich. Wenn dagegen der Druck in der Kammer abnimmt, nimmt die molekulare Dichte ab und die durchschnittliche molekulare Geschwindigkeit nimmt ab. Daher erhöht sich der durchschnittliche freie Weg und die Ätzrate im Bodenbereich erhöht sich.

Claims (13)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Man bildet einen Graben (14) in einem Halbleitersubstrat (10) durch anisotropes Trockenätzen, wobei der Graben (14) ein Seitenverhältnis größer als oder gleich 10 besitzt und das Halbleitersubstrat (10) Silizium enthält; und man entfernt eine beschädigte Schicht (22), die in einer Wand und einem Boden des Grabens (14) aufgrund des anisotropen Trockenätzens erzeugt wurde, durch isotropes Trockenätzen, wobei das isotrope Trockenätzen mit einem ersten Gas, das Kohlenstoff und Fluor enthält, und einem zweiten Gas, das Sauerstoff enthält, durchgeführt wird und die Temperatur des Halbleitersubstrats (10) auf einen Bereich von 90 °C bis 110 °C festgelegt wird, so dass die beschädigte Schicht (22) von der gesamten Oberfläche von Wand und Boden entfernt wird.
  2. Verfahren nach Anspruch 1, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine vertikale Form besitzt, bei der die Breite des Grabens (14) im Wesentlichen in Richtung Tiefe des Grabens (14) gleichförmig ist.
  3. Verfahren nach Anspruch 1, wobei der Graben (14) durch anisotropes Trockenätzen so gebildet wird, dass er eine konische Form besitzt, bei der die Breite des Grabens (14) nach dem Bodenbereich des Grabens (14) abnimmt.
  4. Verfahren nach Anspruch 1, wobei der Graben (14) durch anisotropes Trockenätzen so gebildet wird, dass er eine umgekehrt konische Form besitzt, bei der die Breite des Grabens (14) nach dem Öffnungsbereich des Grabens (14) hin abnimmt.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Man bildet einen Graben (14) in einem Halbleitersubstrat (10) durch anisotropes Trockenätzen, wobei der Graben (14) ein Seitenverhältnis größer als oder gleich 10 besitzt und das Halbleitersubstrat (10) Silizium enthält; und man entfernt eine beschädigte Schicht (22), die in einer Wand und einem Boden des Grabens (14) aufgrund des anisotropen Trockenätzens erzeugt wurde, durch isotropes Trockenätzen, wobei das isotrope Trockenätzen mit einem ersten Gas, das Kohlenstoff und Fluor enthält, und einem zweiten Gas, das Sauerstoff enthält, durchgeführt wird und die Temperatur des Halbleitersubstrats (10) auf einen Bereich von 20 °C bis 90 °C festgelegt wird, so dass die beschädigte Schicht (22) von der gesamten Oberfläche von Wand und Boden entfernt wird.
  6. Verfahren nach Anspruch 5, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine konische Form besitzt, bei der die Breite des Grabens (14) nach dem Bodenbereich des Grabens abnimmt; und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine vertikale Form annimmt, in der die Breite des Grabens (14) im Wesentlichen in die Tiefenrichtung des Grabens (14) gleichförmig ist.
  7. Verfahren nach Anspruch 5, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er konische Form besitzt, in der die Breite des Grabens (14) nach dem Bodenbereich des Grabens (14) zu abnimmt; und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine umgekehrt konische Form besitzt, wobei der die Breite des Grabens (14) nach dem Öffnungsbereich des Grabens (14) hin abnimmt.
  8. Verfahren nach Anspruch 5, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine vertikale Form besitzt, bei der die Breite des Grabens (14) in Richtung der Tiefe des Grabens (14) im Wesentlichen gleichförmig ist, und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine umgekehrt konische Form besitzt, in der die Breite des Grabens (14) nach dem Öffnungsbereich des Grabens (14) hin abnimmt.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Man bildet einen Graben (14) in einem Halbleitersubstrat (10) durch anisotropes Trockenätzen, wobei der Graben (14) ein Seitenverhältnis größer als oder gleich 10 besitzt und das Halbleitersubstrat (10) Silizium enthält; und man entfernt eine beschädigte Schicht (22), die in einer Wand und einem Boden des Grabens (14) aufgrund des anisotropen Trockenätzens erzeugt wurde, durch isotropes Trockenätzen, wobei das isotrope Trockenätzen mit einem ersten Gas, das Kohlenstoff und Fluor enthält, und einem zweiten Gas, das Sauerstoff enthält, durchgeführt wird und die Temperatur des Halbleitersubstrats (10) auf einen Bereich von 110 °C bis 200 °C festgelegt wird, so dass die beschädigte Schicht (22) von der gesamten Oberfläche von Wand und Boden entfernt wird.
  10. Verfahren nach Anspruch 9, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine umgekehrt konische Form besitzt, bei der die Breite des Grabens (14) nach dem Öffnungsbereich des Grabens (14) hin abnimmt; und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine vertikale Form besitzt, in der die Breite des Grabens (14) im Wesentlichen gleichförmig in Richtung der Tiefe des Grabens (14) ist.
  11. Verfahren nach Anspruch 9, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine umgekehrt konische Form besitzt, bei der die Breite des Grabens (14) nach dem Öffnungsbereich des Grabens (14) hin abnimmt; und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine konische Form besitzt, in der die Breite des Grabens (14) nach dem Bodenbereich des Grabens (14) hin abnimmt.
  12. Verfahren nach Anspruch 9, wobei der Graben (14) durch das anisotrope Trockenätzen so gebildet wird, dass er eine vertikale Form besitzt, in der die Breite des Grabens (14) im Wesentlichen gleichförmig in Richtung der Tiefe des Grabens (14) ist; und der Graben (14) durch das isotrope Trockenätzen so geätzt wird, dass er eine konische Form besitzt, bei der die Breite des Grabens (14) nach dem Bodenbereich des Grabens (14) hin abnimmt.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung, umfassend: Man bildet einen Graben (14) in einem Halbleitersubstrat (10) durch anisotropes Trockenätzen, wobei der Graben (14) ein Seitenverhältnis größer als oder gleich 10 besitzt und das Halbleitersubstrat (10) Silizium enthält; und man entfernt eine beschädigte Schicht (22), die in einer Wand und einem Boden des Grabens (14) aufgrund des anisotropen Trockenätzens erzeugt wurde, durch isotropes Trockenätzen, wobei das isotrope Trockenätzen mit einem ersten Gas, das Kohlenstoff und Fluor enthält, und einem zweiten Gas, das Sauerstoff enthält, durchgeführt wird und die Temperatur des Halbleitersubstrats (10) zwischen wenigstens 2 Temperaturen abgewechselt wird, die aus einer ersten Temperatur im Bereich von 20 °C bis 90 °C, einer zweiten Temperatur im Bereich von 90 °C bis 110 °C, und einer dritten Temperatur im Bereich von 110 °C bis 200°C abgeändert wird, so dass die beschädigte Schicht (22) von der gesamten Oberfläche von Wand und Boden entfernt wird.
DE102008027193.4A 2007-06-07 2008-06-06 Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben Active DE102008027193B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007152075A JP4450245B2 (ja) 2007-06-07 2007-06-07 半導体装置の製造方法
JP2007-152075 2007-06-07

Publications (2)

Publication Number Publication Date
DE102008027193A1 DE102008027193A1 (de) 2008-12-11
DE102008027193B4 true DE102008027193B4 (de) 2019-08-22

Family

ID=39942362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008027193.4A Active DE102008027193B4 (de) 2007-06-07 2008-06-06 Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben

Country Status (3)

Country Link
US (1) US20080305644A1 (de)
JP (1) JP4450245B2 (de)
DE (1) DE102008027193B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8626344B2 (en) 2009-08-21 2014-01-07 Allure Energy, Inc. Energy management system and method
US9838255B2 (en) 2009-08-21 2017-12-05 Samsung Electronics Co., Ltd. Mobile demand response energy management system with proximity control
US9209652B2 (en) 2009-08-21 2015-12-08 Allure Energy, Inc. Mobile device with scalable map interface for zone based energy management
US8498749B2 (en) 2009-08-21 2013-07-30 Allure Energy, Inc. Method for zone based energy management system with scalable map interface
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
JP5670669B2 (ja) 2010-08-30 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US20130054863A1 (en) 2011-08-30 2013-02-28 Allure Energy, Inc. Resource Manager, System And Method For Communicating Resource Management Information For Smart Energy And Media Resources
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
US11315931B2 (en) 2011-10-13 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9634134B2 (en) * 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US8853021B2 (en) 2011-10-13 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US8748989B2 (en) 2012-02-28 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors
US9716530B2 (en) 2013-01-07 2017-07-25 Samsung Electronics Co., Ltd. Home automation using near field communication
US10063499B2 (en) 2013-03-07 2018-08-28 Samsung Electronics Co., Ltd. Non-cloud based communication platform for an environment control system
EP3092750B1 (de) 2014-01-06 2020-07-15 Samsung Electronics Co., Ltd. System, vorrichtung und maschine zur koordinierung von umgebungen mithilfe von netzwerkvorrichtungen und fernsensorinformationen
KR102390049B1 (ko) 2014-01-06 2022-04-25 삼성전자주식회사 네트워크 장치와 원격 센서 정보를 이용하여 환경을 조율하는 시스템, 장치 및 기구
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP7196463B2 (ja) * 2018-08-23 2022-12-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP7296602B2 (ja) * 2019-07-26 2023-06-23 パナソニックIpマネジメント株式会社 SiC基板の製造方法
JP7349861B2 (ja) * 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
CN114613835A (zh) * 2020-12-08 2022-06-10 上海功成半导体科技有限公司 超结器件及制作方法
JP2023027863A (ja) 2021-08-18 2023-03-03 株式会社東芝 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605600A (en) 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US6303512B1 (en) 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
JP2001351895A (ja) 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
JP2003007676A (ja) 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
US6599842B2 (en) 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
WO2005006400A2 (en) * 2003-06-30 2005-01-20 Lam Research Corporation Substrate support having dynamic temperature control
US20070032092A1 (en) 2005-08-02 2007-02-08 Denso Corporation Method for manufacturing semiconductor device having trench

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP4008352B2 (ja) * 2000-12-21 2007-11-14 東京エレクトロン株式会社 絶縁膜のエッチング方法
US20050029221A1 (en) * 2003-08-09 2005-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench etching using HDP chamber
JP2006049817A (ja) * 2004-07-07 2006-02-16 Showa Denko Kk プラズマ処理方法およびプラズマエッチング方法
JP5061506B2 (ja) * 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605600A (en) 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US6303512B1 (en) 1997-02-20 2001-10-16 Robert Bosch Gmbh Anisotropic, fluorine-based plasma etching method for silicon
US6599842B2 (en) 1999-11-29 2003-07-29 Applied Materials, Inc. Method for rounding corners and removing damaged outer surfaces of a trench
JP2001351895A (ja) 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
US6448139B2 (en) 2000-06-09 2002-09-10 Denso Corporation Manufacturing method of semiconductor device
JP2003007676A (ja) 2001-06-18 2003-01-10 Sony Corp 半導体装置の製造方法
WO2005006400A2 (en) * 2003-06-30 2005-01-20 Lam Research Corporation Substrate support having dynamic temperature control
US20070032092A1 (en) 2005-08-02 2007-02-08 Denso Corporation Method for manufacturing semiconductor device having trench

Also Published As

Publication number Publication date
JP4450245B2 (ja) 2010-04-14
US20080305644A1 (en) 2008-12-11
DE102008027193A1 (de) 2008-12-11
JP2008306003A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
DE102008027193B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben
DE102017100783B4 (de) Ätzen von Dummy-Finnen, um Vertiefungen in einem Substrat auszubilden, und entsprechend hergestellte Schaltungsstruktur
DE102006062821B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE112006002626B4 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102006045914B4 (de) Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung
DE102004010676B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE102005014722B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008059984B4 (de) Verfahren zum Herstellen von einer Siliziumkarbid-Halbleitervorrichtung
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE112015001462B4 (de) Verfahren zum Betreiben einer Ätzprozessvorrichtung für einen Silicium-Ätzprozess
DE102007023204A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112004000146T5 (de) MOSFET-Bauelement mit zugspannungsverformtem Substrat und Verfahren zur Herstellung desselben
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102007025326A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, das eine Implantation von Ionen in eine zu ätzende Materialschicht umfasst
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
EP0282820A1 (de) Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
DE102016100938A1 (de) Steuern des Reflow-Verhaltens von BPSG-Filmen und hiermit hergestellte Vorrichtungen
DE102020123453B4 (de) Trockenätzverfahren zur Herstellung einer Grabenstruktur einer Halbleitervorrichtung
DE102006035665B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors und Feldeffekttransistor

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20130729

R012 Request for examination validly filed

Effective date: 20130729

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final