JP6557588B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP6557588B2
JP6557588B2 JP2015237091A JP2015237091A JP6557588B2 JP 6557588 B2 JP6557588 B2 JP 6557588B2 JP 2015237091 A JP2015237091 A JP 2015237091A JP 2015237091 A JP2015237091 A JP 2015237091A JP 6557588 B2 JP6557588 B2 JP 6557588B2
Authority
JP
Japan
Prior art keywords
film
etching
etched
gas
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015237091A
Other languages
English (en)
Other versions
JP2017103403A5 (ja
JP2017103403A (ja
Inventor
桑原　謙一
謙一 桑原
修治 榎田
修治 榎田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2015237091A priority Critical patent/JP6557588B2/ja
Priority to KR1020160098401A priority patent/KR101870221B1/ko
Priority to TW105126381A priority patent/TWI630655B/zh
Priority to US15/248,171 priority patent/US10192749B2/en
Publication of JP2017103403A publication Critical patent/JP2017103403A/ja
Publication of JP2017103403A5 publication Critical patent/JP2017103403A5/ja
Application granted granted Critical
Publication of JP6557588B2 publication Critical patent/JP6557588B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は半導体装置の製造方法に関し、特に被エッチング材料のプラズマエッチング技術に関する。
近年では半導体デバイスの高集積化、高速化を達成させるため、マスク形成方法においてもＳｅｌｆ Ａｌｉｇｎ Ｄｏｕｂｌｅ Ｐａｔｔｅｒｎｉｎｇ(ＳＡＤＰ)やＳｅｌｆ−Ａｌｉｇｎｅｄ Ｑｕａｄｒｕｐｌｅ Ｐａｔｔｅｒｎｉｎｇ(ＳＡＱＰ)などの技術を用いたパターンの縮小化が加速度的に進んでいる。また、トランジスタの構造は従来のPlanar型から3D構造であるＦｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ(Ｆｉｎ ＦＥＴ、以下、Ｆｉｎ ＦＥＴと称する)構造へと複雑な構造へと変化している。
そのため、デバイスの世代が進む度に高アスペクト化が進み、より高度なエッチング技術が要求されるようになって来ている。特にＦｉｎ ＦＥＴゲートを形成するシリコンのトレンチのエッチング工程や、Ｆｉｎ ＦＥＴゲートを跨いで形成するＰｏｌｙ−Ｓｉのダミーゲート配線エッチング工程では、高アスペクト構造のため垂直エッチングを達成することが難しい。
高アスペクト構造の狭いパターン間には、化学反応を起こすエッチャントが入り難く、エッチングが進み難いためテーパ形状、あるいは裾引き形状となり、エッチングストップを引き起こす問題が発生する。そのため、例えば、プロセスガス流量を増やしたり、より揮発性の高い反応を起こすガスとして少量のフッ素含有ガス等を添加してエッチングが止まらないようにエッチング条件を調整する。
しかしながら、狭いパターン間では、同時に反応性生物量も少ないため、反応性生物の付着によって十分な側壁保護膜を形成できない。このため、エッチングが進むにつれてマスク直下の部分にサイドエッチ形状が発生する。この対策として、例えば、特許文献１に示すようにエッチングの途中に酸素プラズマのステップを挿入して側壁を保護とエッチングを繰り返してエッチングする方法が考案されている。
または、ウェハに印加するRFバイアスを高くしてイオンスパッタ作用を強める事により、狭いパターン間のエッチングの進行を促し、反応生成物を増やす事で側壁を保護する方法もある。
特公平６−６５２１４号公報
しかしながら、特許文献１の方法では、エッチングにより加工された底面角部の裾引き形状を維持したまま次の酸素ステップへ移行し、エッチング表面を酸化させて固めてしまうため、これを繰り返すことにより、エッチング側壁がスカロップ形状と呼ばれる段々形状となる問題がある。
また、RFバイアスの出力を増加させて側壁保護膜を形成する方法の場合、スパッタ効果によりマスクとの選択性が低下し、マスクの肩落ちが発生しやすくなる問題がある。
これらの問題を鑑みて本発明は、マスク選択比を維持しながら垂直形状にプラズマエッチングするドライエッチング方法を提供する。
本発明は、試料台に載置された試料に成膜された被エッチング膜をマスクを用いて所定の深さまでプラズマエッチングするドライエッチング方法において、反応性ガスを用いて前記被エッチング膜をプラズマエッチングすることにより前記被エッチング膜のエッチング形状を裾引き形状とする第一の工程と、前記第一の工程後、前記第一の工程にてエッチングされた被エッチング膜を不活性ガスのみを用いてスパッタエッチングする第二の工程とを有し、前記所定の深さに到達するまで前記第一の工程と前記第二の工程を繰り返し、前記第二の工程の前記試料台に供給する高周波バイアス電力を前記第一の工程の前記試料台に供給する高周波バイアス電力より高くし、前記被エッチング膜は、シリコン基板、ポリシリコン膜、シリコンゲルマニウム膜(ＳｉＧｅ)、アモルファスシリコン膜、タングステンシリサイド膜(ＷＳｉ)、酸化シリコン膜(ＳｉＯ ２ )、窒化シリコン膜(ＳｉＮ)、炭化シリコン膜(ＳｉＣ)または炭素添加酸化シリコン膜(ＳｉＯＣ)であることを特徴とする。
また、本発明は、試料台に載置された試料に成膜された被エッチング膜をマスクを用いて所定の深さまでプラズマエッチングするドライエッチング方法において、反応性ガスを用いて前記被エッチング膜をプラズマエッチングすることにより前記被エッチング膜のエッチング形状を裾引き形状とする第一の工程と、前記第一の工程後、前記第一の工程にてエッチングされた被エッチング膜を不活性ガスのみを用いてスパッタエッチングする第二の工程とを有し、前記所定の深さに到達するまで前記第一の工程と前記第二の工程を繰り返し、前記第一の工程の時間は、前記マスクのパターン間のスペース幅を半分にした値を前記第一の工程のエッチング速度により除した値以下の時間であり、前記被エッチング膜は、シリコン基板、ポリシリコン膜、シリコンゲルマニウム膜(ＳｉＧｅ)、アモルファスシリコン膜、タングステンシリサイド膜(ＷＳｉ)、酸化シリコン膜(ＳｉＯ ２ )、窒化シリコン膜(ＳｉＮ)、炭化シリコン膜(ＳｉＣ)または炭素添加酸化シリコン膜(ＳｉＯＣ)であることを特徴とする。
本発明は、マスク選択比を維持しながら垂直形状にプラズマエッチングすることができる。
本発明のドライエッチング方法におけるエッチングフローを示す図である。 シリコンエッチングにおけるイオンエッチングの原理図である。 シリコンエッチングにおける化学的エッチングの原理図である。
以下、本発明にかかる実施の形態を図面を用いて説明する。本実施例は、従来の電子サイクロトロン共鳴を利用してエッチングを行うＥｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ(ＥＣＲ)エッチング装置を用いて実施したものである。
図１(ａ)は、本実施例に係る半導体素子の断面図である。半導体シリコン基板１０１上に薄いＳｉＯ２膜１０２を形成し、ハードマスクとしてＳｉＮ膜１０３を形成する。ＳｉＯ２膜１０２とＳｉＮ膜１０３は適切なプロセス処理により、予めパターン間のスペース幅が４０ｎｍのデバイスパターンが転写されており、エッチング深さの目標としては２００ｎｍとする。
先ず始めに第一の工程である反応性イオンアシストエッチステップの条件として、例えば、マイクロ波電力を６００Ｗ、ＲＦバイアス電力を４０Ｗとし、エッチングガスは２０ｍｌ／ｍｉｎのＣｌ２ガスと５ｍｌ／ｍｉｎのＯ２ガスと６０ｍｌ／ｍｉｎのＨＢｒガスとの混合ガスを使用し、処理室内圧力を０．４Ｐａに保ちウェハ温度は４０℃を維持した条件とする。
また、予めこの条件のエッチング速度を測定しておき、この条件においては、１．０ｎｍ／秒のエッチング速度である事を確認した。本実施例では、この条件にて２０秒、エッチング処理を行い、２０ｎｍ程エッチングした。この時のエッチング形状は、図１(ｂ)に示すように反応性イオンアシストエッチングによる加工のため、エッチング底面の角部に裾引き形状が発生する。
次に被エッチング膜と化学反応を起こさない不活性ガスのプラズマに高いＲＦバイアスを印加した第二の工程であるイオンスパッタエッチステップの処理を行った。このエッチング条件は、例えば、マイクロ波電力を６００Ｗ、ＲＦバイアスは１００Ｗとし、不活性ガスとして１００ｍｌ／ｍｉｎのＡｒガスを使用し、処理室内圧力を０．４Ｐａに保ちウェハ温度は４０℃を維持して１０秒間の処理を行った。
このイオンスパッタエッチステップの処理により、図１(ｃ)で示すようにイオンスパッタステップによりエッチング底面の角部にイオンによるスパッタが集中し、図１(ｂ)で発生した裾形状部分だけを選択的にエッチングされて裾形状を除去することができる。
この時のエッチング底面の角部にスパッタが集中する理由としては、図２に示すようにシリコン基板１０１の側壁をガイドとしてイオンがエッチング底面に導かれることにより、パターン側壁底面の角部分にイオンスパッタのエネルギーが集中するためであると考えられる。この現象により、底面の角部分に形成された裾引き形状にイオンスパッタ効果が集中し、高いエネルギーを集めるため、局部的にエッチングが進行して全体の深さは変わらずに裾引き形状だけが除去されるものと考えられる。
また、裾部分のスパッタエッチングには、不活性ガスのプラズマであるため、化学反応によるエッチングが行われないことから高いイオンスパッタエネルギーを必要とする。イオンスパッタステップのＲＦバイアスの設定は、下記に示す理由により決定される。
一般的に反応性イオンアシストエッチングで裾形状を除去するためには、ＲＦバイアスを増加させてイオンスパッタ効果を向上させる方法が考えられるが、その場合、化学反応も伴うため、マスクの選択比が低下したり、化学反応により生成された反応生成物によって側壁がテーパ形状となる問題が発生する。
一方、本発明では、反応性ガスは使わずに不活性ガスによりイオンスパッタを行なうことによってマスク選択比の低下や反応生成物による問題が発生し難い。このため、反応性イオンスパッタエッチステップよりも高いＲＦバイアスを印加する事ができる。すなわち、イオンスパッタエッチステップのＲＦバイアスは、第一の工程である反応性イオンアシストエッチステップよりも高いＲＦバイアスを印加することができるため裾形状を効率よく除去することができると考えられる。
引続き、図１(ｂ)の反応性イオンアシストエッチステップと図１(ｃ)による不活性ガスのみのプラズマによるイオンスパッタエッチステップを合計１０回、繰り返して図１(ｄ)に示すように目標の深さである２００ｎｍまでエッチング処理を行った。このように１サイクル毎に裾形状を除去しながらエッチングを進める事ができ、最終形状は裾形状のない垂直エッチングを達成することができた。
本発明のイオンスパッタエッチステップの実施タイミングとしては、反応性イオンアシストエッチステップで形成される裾引き形状が小さい段階で実施する必要がある。裾引き形状は、通常、化学反応によりエッチングが等方性に進む事により発生する。そのため、図３に示すようなパターンがある場合、エッチャントがエッチング面に到達する時にはパターン側壁がガイドとなるため、ある程度方向性が揃った状態となる。
また、側壁で反射しながら底面に到達するため、底面での到達確率は中央部が高くなり、必然的に底面中央部のエッチングが選択的に進行するため、パターン幅を直径とした半円状の形状を形成する。そのため、裾引き形状が最大となる場合のエッチ量は、パターン間の寸法の半分の深さに到達した量となる。つまり、裾引き形状が最大となるエッチング時間は、下記の(１)式で求められる。
（数１）
Ｔ＝（Ｗ／２）／Ｓ (１)

Ｔ＝エッチング時間（秒）
Ｗ＝パターン間のスペース幅（ｎｍ）
Ｓ＝エッチング速度（ｎｍ／秒）

(１)式より本実施例では、パターン間のスペース幅が４０ｎｍ、エッチング速度が１．０ｎｍ／秒であったことから、反応性イオンアシストエッチステップの処理時間を２０秒と設定した。よって、より裾引き形状を効率よく除去するためには、(１)式で求められる処理時間以下の時間によりイオンアシストエッチステップを挿入する必要がある。言い換えると、反応性イオンアシストエッチステップの処理時間は、(１)式で求められる時間以下の時間とすれば良い。
本発明は、反応性イオンアシストエッチステップのエッチング速度から、パターン間のスペース幅の半分以下の量をエッチングする時間を算出し、算出された時間のエッチング処理する毎に不活性ガスのみによるプラズマを用いて、反応性イオンアシストエッチステップよりも高いRFバイアスを印加したイオンスパッタエッチ条件で処理し、反応性イオンアシストエッチステップとイオンスパッタエッチを繰り返して規定のエッチング量まで加工することによってマスク選択比を高く保ちながら、裾引き形状の無い、垂直エッチング加工を達成することができる。
また、マスク選択比を維持しながら垂直形状を得るためには、本発明は、必ずしも反応性イオンアシストエッチステップとイオンスパッタエッチステップを繰り返す必要はない。つまり、本発明は、反応性イオンアシストエッチステップとイオンスパッタエッチステップをそれぞれ少なくとも１回ずつ行うことにより、マスク選択比を維持しながら垂直形状を得ることができる。
本実施例では、反応性イオンアシストエッチ条件で裾引き形状が最大となる深さからエッチング時間を算出したが、この最大深さになる時間以下で図１(ｃ)の処理を実施することによって、より小さな裾形状の段階でイオンスパッタによる垂直化が行なえるため、垂直化の効果が高くなる。
本実施例では、不活性ガスによるプラズマ処理で１００WのRFバイアスを使用したが、不活性ガスによるイオンスパッタエッチステップのＲＦバイアスは、反応性イオンアシストエッチステップよりも高いＲＦバイアスを印加した場合でも本実施例と同様の効果が得られる。
また、本実施例でのエッチング条件は、シリコン基板１０１をエッチングするためのエッチング条件の一例であり、本発明に係るエッチング条件は、本実施例でのエッチング条件に限定されるものではない。
また、本実施例では、シリコン基板のエッチングを例に示したが、ダミーゲートで使用されるポリシリコンのエッチング工程や、その他のシリコン元素を含有する材料のエッチング工程及びＳｉＧｅ、アモルファスシリコン、ＷＳｉ、ＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＯＣなどのシリコン元素を含有する材料を含んだ材料のエッチング工程でも本実施例と同様の効果が得られる。
さらに本実施例では、図１(ｃ)の処理において、不活性ガスとしてＡｒガスを使用したが、この他にＨｅガス、Ｎｅガス、Ｋｒガス、Ｘｅガス、Ｎ２ガス、または、これらのうち２種類以上を混合した混合ガスを使用しても良い。また、本実施例においてシリコン基板のマスクにはＳｉＮ膜によるハードマスクを用いたが、ＳｉＯ２膜、レジストマスクまたは他のマスク構造を用いても本発明は適用可能である。
また、本実施例ではプラズマ源にマイクロ波ＥＣＲプラズマを用いたが、誘導結合型プラズマ、容量結合型プラズマ、ヘリコン波プラズマ等のプラズマ源を使ったエッチングにおいても本発明は適用可能である。
１０１ シリコン基板
１０２ ＳｉＯ２膜
１０３ ＳｉＮ膜

Claims (4)

  1. 試料台に載置された試料に成膜された被エッチング膜をマスクを用いて所定の深さまでプラズマエッチングするドライエッチング方法において、
    反応性ガスを用いて前記被エッチング膜をプラズマエッチングすることにより前記被エッチング膜のエッチング形状を裾引き形状とする第一の工程と、
    前記第一の工程後、前記第一の工程にてエッチングされた被エッチング膜を不活性ガスのみを用いてスパッタエッチングする第二の工程とを有し、
    前記所定の深さに到達するまで前記第一の工程と前記第二の工程を繰り返し、
    前記第二の工程の前記試料台に供給する高周波バイアス電力を前記第一の工程の前記試料台に供給する高周波バイアス電力より高くし、
    前記被エッチング膜は、シリコン基板、ポリシリコン膜、シリコンゲルマニウム膜(ＳｉＧｅ)、アモルファスシリコン膜、タングステンシリサイド膜(ＷＳｉ)、酸化シリコン膜(ＳｉＯ ２ )、窒化シリコン膜(ＳｉＮ)、炭化シリコン膜(ＳｉＣ)または炭素添加酸化シリコン膜(ＳｉＯＣ)であることを特徴とするドライエッチング方法。
  2. 試料台に載置された試料に成膜された被エッチング膜をマスクを用いて所定の深さまでプラズマエッチングするドライエッチング方法において、
    反応性ガスを用いて前記被エッチング膜をプラズマエッチングすることにより前記被エッチング膜のエッチング形状を裾引き形状とする第一の工程と、
    前記第一の工程後、前記第一の工程にてエッチングされた被エッチング膜を不活性ガスのみを用いてスパッタエッチングする第二の工程とを有し、
    前記所定の深さに到達するまで前記第一の工程と前記第二の工程を繰り返し、
    前記第一の工程の時間は、前記マスクのパターン間のスペース幅を半分にした値を前記第一の工程のエッチング速度により除した値以下の時間であり、
    前記被エッチング膜は、シリコン基板、ポリシリコン膜、シリコンゲルマニウム膜(ＳｉＧｅ)、アモルファスシリコン膜、タングステンシリサイド膜(ＷＳｉ)、酸化シリコン膜(ＳｉＯ ２ )、窒化シリコン膜(ＳｉＮ)、炭化シリコン膜(ＳｉＣ)または炭素添加酸化シリコン膜(ＳｉＯＣ)であることを特徴とするドライエッチング方法。
  3. 請求項１または請求項２に記載のドライエッチング方法において、
    前記不活性ガスは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガス、Ｎ ２ ガスの中の少なくともいずれか一つのガスであることを特徴とするドライエッチング方法。
  4. 請求項２に記載のドライエッチング方法において、
    前記第二の工程の前記試料台に供給する高周波バイアス電力を前記第一の工程の前記試料台に供給する高周波バイアス電力より高くすることを特徴とするドライエッチング方法。
JP2015237091A 2015-12-04 2015-12-04 ドライエッチング方法 Active JP6557588B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015237091A JP6557588B2 (ja) 2015-12-04 2015-12-04 ドライエッチング方法
KR1020160098401A KR101870221B1 (ko) 2015-12-04 2016-08-02 드라이 에칭 방법
TW105126381A TWI630655B (zh) 2015-12-04 2016-08-18 Dry etching method
US15/248,171 US10192749B2 (en) 2015-12-04 2016-08-26 Dry-etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015237091A JP6557588B2 (ja) 2015-12-04 2015-12-04 ドライエッチング方法

Publications (3)

Publication Number Publication Date
JP2017103403A JP2017103403A (ja) 2017-06-08
JP2017103403A5 JP2017103403A5 (ja) 2018-02-01
JP6557588B2 true JP6557588B2 (ja) 2019-08-07

Family

ID=58800394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015237091A Active JP6557588B2 (ja) 2015-12-04 2015-12-04 ドライエッチング方法

Country Status (4)

Country Link
US (1) US10192749B2 (ja)
JP (1) JP6557588B2 (ja)
KR (1) KR101870221B1 (ja)
TW (1) TWI630655B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024117212A1 (ja) * 2022-12-01 2024-06-06 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665214B2 (ja) 1985-05-17 1994-08-22 日本電信電話株式会社 半導体装置の製造方法
JP3094470B2 (ja) * 1991-01-22 2000-10-03 ソニー株式会社 ドライエッチング方法
JPH04354331A (ja) * 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
DE4219765A1 (de) 1992-06-17 1993-12-23 Bayer Ag Substituierte (Benzothiazolyl- und Chinoxalyl-methoxy)phenylessigsäurederivate
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US6540885B1 (en) * 2001-01-30 2003-04-01 Lam Research Corp. Profile control of oxide trench features for dual damascene applications
JP4128365B2 (ja) * 2002-02-07 2008-07-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US20050029221A1 (en) * 2003-08-09 2005-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench etching using HDP chamber
JP2005347585A (ja) * 2004-06-04 2005-12-15 Hitachi Ltd 半導体デバイス製造方法およびそのシステム
US7728252B2 (en) * 2004-07-02 2010-06-01 Ulvac, Inc. Etching method and system
US7405162B2 (en) * 2004-09-22 2008-07-29 Tokyo Electron Limited Etching method and computer-readable storage medium
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6173086B2 (ja) * 2013-07-19 2017-08-02 キヤノン株式会社 シリコン基板のエッチング方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
JP2017092376A (ja) * 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US10192749B2 (en) 2019-01-29
US20170162397A1 (en) 2017-06-08
TW201721735A (zh) 2017-06-16
JP2017103403A (ja) 2017-06-08
KR20170066197A (ko) 2017-06-14
KR101870221B1 (ko) 2018-06-22
TWI630655B (zh) 2018-07-21

Similar Documents

Publication Publication Date Title
US9721807B2 (en) Cyclic spacer etching process with improved profile control
US9570317B2 (en) Microelectronic method for etching a layer
US9378975B2 (en) Etching method to form spacers having multiple film layers
KR100518606B1 (ko) 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
JP4554461B2 (ja) 半導体装置の製造方法
US7303999B1 (en) Multi-step method for etching strain gate recesses
US20140187046A1 (en) Method for forming spacers for a transitor gate
JP2014209622A5 (ja)
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
CN101868850A (zh) 半导体装置的制造方法
KR20160100924A (ko) 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
US7910482B2 (en) Method of forming a finFET and structure
US9607840B2 (en) Method for forming spacers for a transistor gate
CN114093755B (zh) 半导体结构及其形成方法
JP6557588B2 (ja) ドライエッチング方法
US20210287908A1 (en) Sidewall Protection Layer formation for Substrate Processing
JP2011114216A (ja) 半導体装置の製造方法
JP2004266249A (ja) 半導体装置の製造方法
CN111863614A (zh) 半导体结构及其形成方法
US20200273992A1 (en) Method for gate stack formation and etching
KR100623592B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2007059933A (ja) ポリシリコンエッチング方法
JP2005228966A (ja) 半導体装置及びその製造方法
JP2006086295A (ja) 半導体装置の製造方法
CN107437494A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170803

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190712

R150 Certificate of patent or registration of utility model

Ref document number: 6557588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350