JPH0665214B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0665214B2 JPH0665214B2 JP60103894A JP10389485A JPH0665214B2 JP H0665214 B2 JPH0665214 B2 JP H0665214B2 JP 60103894 A JP60103894 A JP 60103894A JP 10389485 A JP10389485 A JP 10389485A JP H0665214 B2 JPH0665214 B2 JP H0665214B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- etching
- film
- forming
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 238000005530 etching Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 239000007789 gas Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体材料の微細パターンの形成方法に係り、
特に能動素子間の分離領域の形成、受動素子としてのキ
ャパシタの形成あるいはGaAsをはじめとする各種化合物
半導体の微細加工に好適な方法に関するものである。
特に能動素子間の分離領域の形成、受動素子としてのキ
ャパシタの形成あるいはGaAsをはじめとする各種化合物
半導体の微細加工に好適な方法に関するものである。
従来、半導体装置における能動素子分離法としては、LO
COS（選択酸化）法が広く採用されてきた。しかし、こ
の方法では素子間分離領域が実効的に拡大し、半導体装
置の高集積化の妨げとなっていた。また、形成時に約２
倍に膨張する素子間分離領域のシリコン酸化膜と素子領
域のシリコン基板との間には、シリコン酸化膜の約半分
の段差があり、この段差により配線の断線が生じ易く、
配線歩留りを低下させていた。
COS（選択酸化）法が広く採用されてきた。しかし、こ
の方法では素子間分離領域が実効的に拡大し、半導体装
置の高集積化の妨げとなっていた。また、形成時に約２
倍に膨張する素子間分離領域のシリコン酸化膜と素子領
域のシリコン基板との間には、シリコン酸化膜の約半分
の段差があり、この段差により配線の断線が生じ易く、
配線歩留りを低下させていた。
このような問題点を解決する一方法として、シリコン基
板の表面層に溝を形成し、この溝の内壁に熱酸化により
シリコン酸化膜を形成することにより溝を充填する方法
（特開昭51−31186号）や、多結晶シリコンを溝の内壁
に形成し、これを熱酸化することにより溝を充填する方
法（特開昭58−33851号）などが考案され、近年このよ
うなシリコン基板に深い溝を形成し、シリコン酸化物で
この溝を充填して素子間分離する方法（溝分離法と呼称
する）が注目されてきている。
板の表面層に溝を形成し、この溝の内壁に熱酸化により
シリコン酸化膜を形成することにより溝を充填する方法
（特開昭51−31186号）や、多結晶シリコンを溝の内壁
に形成し、これを熱酸化することにより溝を充填する方
法（特開昭58−33851号）などが考案され、近年このよ
うなシリコン基板に深い溝を形成し、シリコン酸化物で
この溝を充填して素子間分離する方法（溝分離法と呼称
する）が注目されてきている。
また、特にMOSLSIメモリの高集積化を実現する方法とし
て、メモリセル面積を縮小する必要があるため、Siの溝
の内面を利用してキャパシタとする溝キャパシタ法が考
えられている。
て、メモリセル面積を縮小する必要があるため、Siの溝
の内面を利用してキャパシタとする溝キャパシタ法が考
えられている。
一方、GaAsをはじめとする各種化合物半導体を利用する
光集積回路の製造プロセスにおいて必要な溝形成工程に
おいては、結晶の面方位依存性が強くレイアウト上の自
由度が少なかった。
光集積回路の製造プロセスにおいて必要な溝形成工程に
おいては、結晶の面方位依存性が強くレイアウト上の自
由度が少なかった。
このような溝分離法、溝キャパシタ法あるいは光集積回
路を実現するためには、それぞれの半導体基板表面に深
くかつ垂直な溝を形成する必要がある。深い垂直な溝を
形成するには反応性ガスのプラズマ放電による反応性イ
オンエッチング法が適している。しかし、高集積化のた
め溝の幅を微細にし、かつ深くエッチングすると溝の断
面形状は、第２図に示すようなアンダーカット状のふく
らみができてしまう。溝の断面形状がこのようにふくら
みをもってくると、溝内部に充填される多結晶シリコン
など充填すべき材料を一様に形成できず、素子分離特性
や溝キャパシタにおいてはその不安定性の原因となり、
また光集積回路においては特性が劣化する。
路を実現するためには、それぞれの半導体基板表面に深
くかつ垂直な溝を形成する必要がある。深い垂直な溝を
形成するには反応性ガスのプラズマ放電による反応性イ
オンエッチング法が適している。しかし、高集積化のた
め溝の幅を微細にし、かつ深くエッチングすると溝の断
面形状は、第２図に示すようなアンダーカット状のふく
らみができてしまう。溝の断面形状がこのようにふくら
みをもってくると、溝内部に充填される多結晶シリコン
など充填すべき材料を一様に形成できず、素子分離特性
や溝キャパシタにおいてはその不安定性の原因となり、
また光集積回路においては特性が劣化する。
本発明はこのような従来の問題点を解決するためになさ
れたものである。
れたものである。
上記問題点を解決するために、本発明はシリコン基板も
しくは表面層を有するシリコン基板の上に所定のマクス
パターンを有する被膜を形成する第一の工程と、塩素ガ
スプラズマを用いたドライエッチング法により上記被膜
をマスクとして上記基板を選択エッチングする第二の工
程と、酸素ガスプラズマを用いて被エッチング表面に膜
形成を行う第三の工程とを含んで成り、上記第二および
第三の工程を交互に繰返し行うことにより基板に溝形成
を行うことを特徴とする。本発明の一つの実施態様にお
いては、上層のマスクパターン材料として酸化シリコン
を用い、基板としてシリコンを用いる。また、本発明の
一つの実施態様においては、ドライエッチング法におい
て、エッチング用ガスとして塩素もしくは塩素系のガス
（混合ガスおよび／または化合物ガス）、保護膜形成用
ガスとして酸素を用いる。
しくは表面層を有するシリコン基板の上に所定のマクス
パターンを有する被膜を形成する第一の工程と、塩素ガ
スプラズマを用いたドライエッチング法により上記被膜
をマスクとして上記基板を選択エッチングする第二の工
程と、酸素ガスプラズマを用いて被エッチング表面に膜
形成を行う第三の工程とを含んで成り、上記第二および
第三の工程を交互に繰返し行うことにより基板に溝形成
を行うことを特徴とする。本発明の一つの実施態様にお
いては、上層のマスクパターン材料として酸化シリコン
を用い、基板としてシリコンを用いる。また、本発明の
一つの実施態様においては、ドライエッチング法におい
て、エッチング用ガスとして塩素もしくは塩素系のガス
（混合ガスおよび／または化合物ガス）、保護膜形成用
ガスとして酸素を用いる。
すなわち、所定のマスクパターンを有する被膜をマスク
として反応性イオンエッチング法により、上記基板をエ
ッチングし、第２図に示すようなアンダーカット状のふ
くらみができないうちにエッチングを一旦停止し、次い
で、形成されたエッチング溝の内面にうすい保護膜を形
成する。次に、再び上記のエッチングを行うと、溝側面
は形成された保護膜で覆われているため、エッチングが
進行しない。一方、溝底面は、プラズマ中のイオンの衝
撃によりエッチングが進行する。したがって、溝側面に
アンダーカット状のふくらみを生じさせないで、垂直な
深い溝を形成することができる。このようにして、エッ
チング工程と保護膜形成工程とを交互に所定の回数繰返
すことにより所定の深さの溝を形成するものである。
として反応性イオンエッチング法により、上記基板をエ
ッチングし、第２図に示すようなアンダーカット状のふ
くらみができないうちにエッチングを一旦停止し、次い
で、形成されたエッチング溝の内面にうすい保護膜を形
成する。次に、再び上記のエッチングを行うと、溝側面
は形成された保護膜で覆われているため、エッチングが
進行しない。一方、溝底面は、プラズマ中のイオンの衝
撃によりエッチングが進行する。したがって、溝側面に
アンダーカット状のふくらみを生じさせないで、垂直な
深い溝を形成することができる。このようにして、エッ
チング工程と保護膜形成工程とを交互に所定の回数繰返
すことにより所定の深さの溝を形成するものである。
第１図（Ａ）〜（Ｆ）は本発明の一実施例を示すもので
ある。まず、第１図（Ａ）に示すようにシリコン基板１
上にシリコンエッチングの際にドライエッチ耐性のある
被膜、例えばシリコン酸化膜２を形成し、パターニング
したレジスト３をマスクとして、シリコン酸化膜２をエ
ッチングする。本実施例では上記被膜がシリコン酸化膜
であるので、例えばCF４とＨ２との混合ガスによる反応
性イオンエッチング法を用いる。次に、レジスト３を除
去すると、第１図（Ｂ）に示すようになる。レジスト３
のレジストパターンが転写されたシリコン酸化膜２は、
次の工程であるシリコン基板１への溝形成におけるエッ
チングマスクとなる。すなわち、開口したシリコン酸化
膜２をマスクとしてシリコン基板１を第２の反応性イオ
ンエッチング法によりエッチングする。本実施例の第２
の反応性イオンエッチング法では反応ガスにC1２を用
い、圧力4Pa、RF電力密度0.4W／cm２で４分間エッチン
グすると第１図（Ｃ）に示すような垂直な断面形状が得
られる。このときの溝４の深さはおよそ1.2μｍであっ
た。このように比較的短時間のエッチングでは第２図に
示すような溝でのふくらみはみられない。一方、素子間
分離に必要な５μｍ程度の深い溝を形成する場合に、エ
ッチングを継続して行うと溝側面上部は長時間にわたっ
て活性種にさらされるため、第２図のようなアンダーカ
ット状のふくらみが形成される。そこで、第１図（Ｃ）
に示す状態のまま一旦エッチングを停止し、かわりに反
応ガスをＯ２に切り替えて、圧力8Pa、RF電力密度0.4W
／cm２のプラズマ雰囲気中で30秒間処理するとシリコン
との反応により、第１図（Ｄ）に示すような、うすい酸
化膜５が溝４の内面に形成される。これは、Cl２RIE中
にSi溝側面部に形成されたSiClｘがＯ２プラズマにより
発生した活性な酸素と次式のように反応して形成される
ものと考えられる。
ある。まず、第１図（Ａ）に示すようにシリコン基板１
上にシリコンエッチングの際にドライエッチ耐性のある
被膜、例えばシリコン酸化膜２を形成し、パターニング
したレジスト３をマスクとして、シリコン酸化膜２をエ
ッチングする。本実施例では上記被膜がシリコン酸化膜
であるので、例えばCF４とＨ２との混合ガスによる反応
性イオンエッチング法を用いる。次に、レジスト３を除
去すると、第１図（Ｂ）に示すようになる。レジスト３
のレジストパターンが転写されたシリコン酸化膜２は、
次の工程であるシリコン基板１への溝形成におけるエッ
チングマスクとなる。すなわち、開口したシリコン酸化
膜２をマスクとしてシリコン基板１を第２の反応性イオ
ンエッチング法によりエッチングする。本実施例の第２
の反応性イオンエッチング法では反応ガスにC1２を用
い、圧力4Pa、RF電力密度0.4W／cm２で４分間エッチン
グすると第１図（Ｃ）に示すような垂直な断面形状が得
られる。このときの溝４の深さはおよそ1.2μｍであっ
た。このように比較的短時間のエッチングでは第２図に
示すような溝でのふくらみはみられない。一方、素子間
分離に必要な５μｍ程度の深い溝を形成する場合に、エ
ッチングを継続して行うと溝側面上部は長時間にわたっ
て活性種にさらされるため、第２図のようなアンダーカ
ット状のふくらみが形成される。そこで、第１図（Ｃ）
に示す状態のまま一旦エッチングを停止し、かわりに反
応ガスをＯ２に切り替えて、圧力8Pa、RF電力密度0.4W
／cm２のプラズマ雰囲気中で30秒間処理するとシリコン
との反応により、第１図（Ｄ）に示すような、うすい酸
化膜５が溝４の内面に形成される。これは、Cl２RIE中
にSi溝側面部に形成されたSiClｘがＯ２プラズマにより
発生した活性な酸素と次式のように反応して形成される
ものと考えられる。
2SiClｘ＋2O２→2SiO２＋XCl２ （１） この状態で再びＯ２をCl２に切り替えて、前述した条件
でエッチングすると溝側面は形成されたうすい酸化膜で
保護されるためエッチングが進行しない。一方、溝底面
部についてはプラズマ中のイオンの衝撃によりエッチン
グが進行して、第１図（Ｅ）に示すように（Ｄ）の場合
に比べて更に深い溝が形成される。このようにエッチン
グと酸化保護膜形成とを交互に繰返すことにより、更に
深い溝を垂直にエッチングすることが可能である。尚、
溝の側壁に形成されている保護膜はエッチングマスクで
あるシリコン酸化膜をフッ化水素酸系の溶液で除去する
際に容易に除去されて、第２図（Ｆ）に示すように清浄
なシリコンの溝パターンが得られる。
でエッチングすると溝側面は形成されたうすい酸化膜で
保護されるためエッチングが進行しない。一方、溝底面
部についてはプラズマ中のイオンの衝撃によりエッチン
グが進行して、第１図（Ｅ）に示すように（Ｄ）の場合
に比べて更に深い溝が形成される。このようにエッチン
グと酸化保護膜形成とを交互に繰返すことにより、更に
深い溝を垂直にエッチングすることが可能である。尚、
溝の側壁に形成されている保護膜はエッチングマスクで
あるシリコン酸化膜をフッ化水素酸系の溶液で除去する
際に容易に除去されて、第２図（Ｆ）に示すように清浄
なシリコンの溝パターンが得られる。
また、GaAs等の化合物半導体においては、Cl２系ガスで
ドライエッチングすると結晶の異方性を反映した溝形状
が得られることが多い。このような場合においては、保
護膜形成工程としてCCl４等重合膜形成を起し易いガス
を使用し、これとエッチング工程とを上記のように交互
に行うことにより結晶面方位に関係なく垂直にエッチン
グすることができる。
ドライエッチングすると結晶の異方性を反映した溝形状
が得られることが多い。このような場合においては、保
護膜形成工程としてCCl４等重合膜形成を起し易いガス
を使用し、これとエッチング工程とを上記のように交互
に行うことにより結晶面方位に関係なく垂直にエッチン
グすることができる。
上記のような方法で半導体基板をエッチングすることに
より、微細な幅をもつ深くて垂直で、かつ断面形状にふ
くらみのない溝を形成することができる。
より、微細な幅をもつ深くて垂直で、かつ断面形状にふ
くらみのない溝を形成することができる。
以上説明したように、微細で深い垂直な加工形状のシリ
コン等の溝が得られるので、溝に充填する物質、例えば
多結晶シリコンあるいはCVD酸化膜などを溝内部全体に
わたって均質に充填することができる。したがって、微
細で安定した溝分離法あるいは溝キャパシタ法を実現す
ることができ、高集積化と信頼性の向上を図ることがで
きる効果がある。また、光集積回路などへの応用が期待
されるGaAsなどの化合物半導体の微細加工に対しても同
様な効果がある。
コン等の溝が得られるので、溝に充填する物質、例えば
多結晶シリコンあるいはCVD酸化膜などを溝内部全体に
わたって均質に充填することができる。したがって、微
細で安定した溝分離法あるいは溝キャパシタ法を実現す
ることができ、高集積化と信頼性の向上を図ることがで
きる効果がある。また、光集積回路などへの応用が期待
されるGaAsなどの化合物半導体の微細加工に対しても同
様な効果がある。
第１図（Ａ）〜（Ｆ）は本発明の一実施例の工程図、第
２図は従来法の一例を示す図である。 １……シリコン基板、２……シリコン酸化膜 ３……レジスト、４……シリコン溝 ５……シリコン溝内壁に形成されたシリコン酸化膜
２図は従来法の一例を示す図である。 １……シリコン基板、２……シリコン酸化膜 ３……レジスト、４……シリコン溝 ５……シリコン溝内壁に形成されたシリコン酸化膜
Claims (1)
- 【請求項１】シリコン基板上に所定のマスクパターンを
有する被膜を形成する第一の工程と、塩素ガスプラズマ
を用いたドライエッチング法により、上記被膜をマスク
として上記基板を選択エッチングする第二の工程と、酸
素ガスプラズマを用いて被エッチング表面に膜形成を行
う第三の工程とを含んで成り、上記第二および上記第三
の工程を交互に繰り返し行うことにより上記基板に溝形
成を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103894A JPH0665214B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60103894A JPH0665214B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263225A JPS61263225A (ja) | 1986-11-21 |
| JPH0665214B2 true JPH0665214B2 (ja) | 1994-08-22 |
Family
ID=14366127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60103894A Expired - Lifetime JPH0665214B2 (ja) | 1985-05-17 | 1985-05-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0665214B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10192749B2 (en) | 2015-12-04 | 2019-01-29 | Hitachi High-Technologies Corporation | Dry-etching method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956740A (ja) * | 1982-09-24 | 1984-04-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0612767B2 (ja) * | 1984-01-25 | 1994-02-16 | 株式会社日立製作所 | 溝およびそのエッチング方法 |
-
1985
- 1985-05-17 JP JP60103894A patent/JPH0665214B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10192749B2 (en) | 2015-12-04 | 2019-01-29 | Hitachi High-Technologies Corporation | Dry-etching method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263225A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002951B1 (ko) | 트렌치 소자분리막 제조방법 | |
| JP3874816B2 (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| US5128743A (en) | Semiconductor device and method of manufacturing the same | |
| EP0223694B1 (en) | Submerged wall isolation of silicon islands | |
| US5668052A (en) | Method of manufacturing semiconductor device | |
| JPH03129854A (ja) | 半導体装置の製造方法 | |
| US6074931A (en) | Process for recess-free planarization of shallow trench isolation | |
| JPS63502313A (ja) | 半導体基板に分離領域を形成する方法 | |
| JPH06140501A (ja) | 半導体装置およびその製造方法 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH0216574B2 (ja) | ||
| US6544860B1 (en) | Shallow trench isolation method for forming rounded bottom trench corners | |
| JPH0665214B2 (ja) | 半導体装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPH04151850A (ja) | 溝絶縁分離型半導体集積回路の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| GB2345578A (en) | A method of manufacturing a semiconductor device including a trench | |
| KR20000020382A (ko) | 트렌치 소자 분리영역을 갖는 반도체소자 및 그 제조방법 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPS6246543A (ja) | 半導体装置の製造方法 | |
| JPS61201444A (ja) | 半導体装置の製造方法 | |
| KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |