JPH04151850A - 溝絶縁分離型半導体集積回路の製造方法 - Google Patents
溝絶縁分離型半導体集積回路の製造方法Info
- Publication number
- JPH04151850A JPH04151850A JP27609090A JP27609090A JPH04151850A JP H04151850 A JPH04151850 A JP H04151850A JP 27609090 A JP27609090 A JP 27609090A JP 27609090 A JP27609090 A JP 27609090A JP H04151850 A JPH04151850 A JP H04151850A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- isolation
- groove
- isolation trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 238000001312 dry etching Methods 0.000 abstract description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- 239000005360 phosphosilicate glass Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 7
- 239000011148 porous material Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は溝絶縁分離型半導体集積回路の製造方法に関す
る。
る。
従来の半導体集積回路の中で、特に高密度化が要求され
るものは、絶縁分離方式として溝型絶縁分離方式が採用
されている。第３図は従来の溝型絶縁分離構造の形成方
法を説明するための工程順断面図である。第３図（ａ）
に示す如く、単結晶シリコン基板３１上にシリコン酸化
膜３２を形成し、次に分離用溝３３をドライエツチング
法により形成し、溝３３の側壁を酸化し、酸化シリコン
膜３４を形成する。この状態で溝内部を埋め戻すために
ＰＳＧ （リンシリケートガラス）膜３５を気相成長法
により形成する。このとき、ＰＳＧ膜３５は完全には分
離用溝３３を埋め戻すことはできず、空孔３６を生ずる
のが一般的である。次に第３図（ｂ）に示す如＜ １．
０００℃でＰ Ｓ Ｇ膜３５を溶融し表面平滑化をする
と、空孔３７のように円形に近い断面を有する空孔を生
じる。空孔３７の発生位置は溝形状その他の製造条件に
よる異なるが、基板表面に近い位置に形成され、はなは
だしくは基板表面位置３８より上方に才で達する場合も
ある。
るものは、絶縁分離方式として溝型絶縁分離方式が採用
されている。第３図は従来の溝型絶縁分離構造の形成方
法を説明するための工程順断面図である。第３図（ａ）
に示す如く、単結晶シリコン基板３１上にシリコン酸化
膜３２を形成し、次に分離用溝３３をドライエツチング
法により形成し、溝３３の側壁を酸化し、酸化シリコン
膜３４を形成する。この状態で溝内部を埋め戻すために
ＰＳＧ （リンシリケートガラス）膜３５を気相成長法
により形成する。このとき、ＰＳＧ膜３５は完全には分
離用溝３３を埋め戻すことはできず、空孔３６を生ずる
のが一般的である。次に第３図（ｂ）に示す如＜ １．
０００℃でＰ Ｓ Ｇ膜３５を溶融し表面平滑化をする
と、空孔３７のように円形に近い断面を有する空孔を生
じる。空孔３７の発生位置は溝形状その他の製造条件に
よる異なるが、基板表面に近い位置に形成され、はなは
だしくは基板表面位置３８より上方に才で達する場合も
ある。
この従来技術による溝絶縁分離構造の形成方法では、溝
を埋め戻すＰＳＧ膜中の空孔が基板表面に近く、引き続
＜ＰＳＧ膜３５の表面層除去工程で、空孔３７が基板表
面に顔を出し、その後の工程で装置の不良あるいは信頼
性の欠如といった不具合を引き起こす。かかる欠陥は、
埋め戻す材料にＰＳＧ以外の材料を使用しても、基本的
には変わらないという問題点があった。
を埋め戻すＰＳＧ膜中の空孔が基板表面に近く、引き続
＜ＰＳＧ膜３５の表面層除去工程で、空孔３７が基板表
面に顔を出し、その後の工程で装置の不良あるいは信頼
性の欠如といった不具合を引き起こす。かかる欠陥は、
埋め戻す材料にＰＳＧ以外の材料を使用しても、基本的
には変わらないという問題点があった。
本発明の溝絶縁分離型半導体集積回路の製造方法は、半
導体基板の表面から内部に向けて異方性エツチングによ
り第１分離用溝を形成したのち熱酸化を行ない前記第１
分離用溝の側面および底面に酸化膜を形成する工程と、
前記第１分離用溝の底面の前記酸化膜を除去したのち等
方性エツチングにより前記第１分離用溝を深くして第２
分離用溝を形成する工程と、再度熱酸化を行ない前記第
２分離用溝の側面および底面に酸化膜を形成する工程と
、前記第２分離用溝を絶縁物で埋め戻ず工程とを有する
というものである。
導体基板の表面から内部に向けて異方性エツチングによ
り第１分離用溝を形成したのち熱酸化を行ない前記第１
分離用溝の側面および底面に酸化膜を形成する工程と、
前記第１分離用溝の底面の前記酸化膜を除去したのち等
方性エツチングにより前記第１分離用溝を深くして第２
分離用溝を形成する工程と、再度熱酸化を行ない前記第
２分離用溝の側面および底面に酸化膜を形成する工程と
、前記第２分離用溝を絶縁物で埋め戻ず工程とを有する
というものである。
次に本発明について、図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例における
工程順断面図である。まず、第１図（ａ）に示す如く、
単結晶シリコン基板１１上に酸化膜１２を形成し、次に
ホトリソグラフィ法とドライエッチ法により幅１μｍ、
深さ３μｍの第１分離用溝１３ａを形成する。次に熱酸
化法により第１分離用溝１３ａの側壁に酸化シリコン膜
１４ａを形成した後に、再び異方性のドライエツチング
法により溝底部の酸化シリコン膜を選択的に除去する。
工程順断面図である。まず、第１図（ａ）に示す如く、
単結晶シリコン基板１１上に酸化膜１２を形成し、次に
ホトリソグラフィ法とドライエッチ法により幅１μｍ、
深さ３μｍの第１分離用溝１３ａを形成する。次に熱酸
化法により第１分離用溝１３ａの側壁に酸化シリコン膜
１４ａを形成した後に、再び異方性のドライエツチング
法により溝底部の酸化シリコン膜を選択的に除去する。
次に第１図（ｂ）に示すように、等方性を有するシリコ
ンドライエッチを行うことにより、第１分離用溝１３ａ
の底部は第１分離用溝１３ａの上部より幅が広くなるよ
うに加工して第２分離用溝１３ｂとした後に、再度単結
晶シリコン基板を熱酸化し、酸化シリコン膜１４ｂで底
部を覆い、次に気相成長法によりＰＳＧ膜１５を成長す
る。このとき、溝内に空孔１６が形成されるが、空孔１
６の最も内径の大きい所は溝底部に形成される。
ンドライエッチを行うことにより、第１分離用溝１３ａ
の底部は第１分離用溝１３ａの上部より幅が広くなるよ
うに加工して第２分離用溝１３ｂとした後に、再度単結
晶シリコン基板を熱酸化し、酸化シリコン膜１４ｂで底
部を覆い、次に気相成長法によりＰＳＧ膜１５を成長す
る。このとき、溝内に空孔１６が形成されるが、空孔１
６の最も内径の大きい所は溝底部に形成される。
空孔１６の形は溝底部の形により様々な変化を示すが、
］、 ０００℃で高温熱処理を行った後の空孔形状は第
１図＜ｃ＞に示す如く溝下部に位置することになる。こ
の状態でＰＳＧ膜１５の表面層を除去しても、同図に示
す如く、空孔１７の存在には影響されず、安定した溝の
埋め戻しがなされる。
］、 ０００℃で高温熱処理を行った後の空孔形状は第
１図＜ｃ＞に示す如く溝下部に位置することになる。こ
の状態でＰＳＧ膜１５の表面層を除去しても、同図に示
す如く、空孔１７の存在には影響されず、安定した溝の
埋め戻しがなされる。
第２図（ａ）、（ｂ）は本発明の第２の実施例における
工程順断面図である。先ず、第２図（ａ）の如く、幅１
μｍ、深さ１．５μｍの第１分離用溝２３ａを形成した
後に、熱酸化により第１分離用溝２３ａの側壁に酸化シ
リコン膜２４ａを形成する。次に、異方性ドライエツチ
ング法により第１分離用溝２３ａの底部の酸化シリコン
膜２４ａを選択的にエツチング除去する。次に、第２図
（ｂ）の如く等方性が加味されたドライエッチ法を行な
って０．８μｍはど掘りさげ、更に引き続いて異方性の
強いエツチングを行うと、溝の中央部のみが溝上部より
０．２μｍ幅広くなった、第２分離用溝２３ｂが形成さ
れる。この状態で再度熱酸化し、第２分離用溝２３ｂの
側壁に酸化シリコン膜２４ｂを形成し、引き続いて気相
成長法によりＰＳＧ膜２５を成長した後に、高温溶融を
行うと、溝の中央部に空孔２６が形成される。溝幅１μ
ｍ、深さ３．５μｍと極めてアスペクト比が高いにもか
かわらず、溝の中央部に空孔を安定的に位置させること
ができる。本実施例の場合、空孔位置が第１の実施例よ
り高い位置にあるので、それだけ空孔形成の再現性は高
く、製造安定性に優れている。
工程順断面図である。先ず、第２図（ａ）の如く、幅１
μｍ、深さ１．５μｍの第１分離用溝２３ａを形成した
後に、熱酸化により第１分離用溝２３ａの側壁に酸化シ
リコン膜２４ａを形成する。次に、異方性ドライエツチ
ング法により第１分離用溝２３ａの底部の酸化シリコン
膜２４ａを選択的にエツチング除去する。次に、第２図
（ｂ）の如く等方性が加味されたドライエッチ法を行な
って０．８μｍはど掘りさげ、更に引き続いて異方性の
強いエツチングを行うと、溝の中央部のみが溝上部より
０．２μｍ幅広くなった、第２分離用溝２３ｂが形成さ
れる。この状態で再度熱酸化し、第２分離用溝２３ｂの
側壁に酸化シリコン膜２４ｂを形成し、引き続いて気相
成長法によりＰＳＧ膜２５を成長した後に、高温溶融を
行うと、溝の中央部に空孔２６が形成される。溝幅１μ
ｍ、深さ３．５μｍと極めてアスペクト比が高いにもか
かわらず、溝の中央部に空孔を安定的に位置させること
ができる。本実施例の場合、空孔位置が第１の実施例よ
り高い位置にあるので、それだけ空孔形成の再現性は高
く、製造安定性に優れている。
以上の説明では、分離用溝形成工程についてのみ説明し
たが、電界効果型素子やバイポーラ型素子と共に同一半
導体基板上に本発明の溝型絶縁分離構造を作り込み、高
密度集積回路を形成することができることは、言うまで
もない。
たが、電界効果型素子やバイポーラ型素子と共に同一半
導体基板上に本発明の溝型絶縁分離構造を作り込み、高
密度集積回路を形成することができることは、言うまで
もない。
以上の実施例では、埋め戻し材料としてＰＳＧについて
説明したが、ボロン、あるいは′ヒ素やゲルマニウム等
地の物質を含有した５ｉ０２系のガラスでもよい。また
、溝形成方法も、ドライエツチング方式にのみよらない
で、薬品による化学処理により溝形成工程を併用しても
よい。
説明したが、ボロン、あるいは′ヒ素やゲルマニウム等
地の物質を含有した５ｉ０２系のガラスでもよい。また
、溝形成方法も、ドライエツチング方式にのみよらない
で、薬品による化学処理により溝形成工程を併用しても
よい。
以上説明したように、本発明の溝絶縁分離型半導体集積
回路の製造方法では、溝埋め戻し絶縁膜中に発生する空
孔位置を溝底部あるいは溝中央部に安定に形成でき、溝
上部に空孔ができることによる素子の動作不良や信頼性
の低下を未然に防止することができる。
回路の製造方法では、溝埋め戻し絶縁膜中に発生する空
孔位置を溝底部あるいは溝中央部に安定に形成でき、溝
上部に空孔ができることによる素子の動作不良や信頼性
の低下を未然に防止することができる。
このことは、単に半導体集積回路の信頼性等を向上させ
るのみならず、従来なし得なかったアスペクト比の高い
溝をも安定に製造することができることを意味する。本
発明を用いると、極めて微細で高密度な半導体集積回路
が安定に生産でき、回路の性能向上や原価低減に大きく
貢献することがきるという効果がある。
るのみならず、従来なし得なかったアスペクト比の高い
溝をも安定に製造することができることを意味する。本
発明を用いると、極めて微細で高密度な半導体集積回路
が安定に生産でき、回路の性能向上や原価低減に大きく
貢献することがきるという効果がある。
第１図（ａ）〜（ｃ）は本発明の第１の実施例における
工程順断面図、第２図（ａ＞、（ｂ）は本発明の第２の
実施例における工程順断面図、第３図（ａ）、（ｂ）は
従来技術の説明のための工程順断面図である。 １１、．２］、、３］・・・単結晶シリコン基板、１２
．２２．３２・・・酸化シリコン膜、１．３ａ、２３ａ
・・・第１分離用溝、３３・・・分離用溝、１：３ｂ、
２３ ｂ−・・第２分離用溝、１４ａ、１４ｂ、２４ａ
。 ２４ｂ、３４・・・酸化シリコン膜、１．５，２５．３
５・・・ＰＳＧｉ、１６，２６．３６・・・空孔、１７
゜３７・・・空孔、３８・・・基板表面位置。
工程順断面図、第２図（ａ＞、（ｂ）は本発明の第２の
実施例における工程順断面図、第３図（ａ）、（ｂ）は
従来技術の説明のための工程順断面図である。 １１、．２］、、３］・・・単結晶シリコン基板、１２
．２２．３２・・・酸化シリコン膜、１．３ａ、２３ａ
・・・第１分離用溝、３３・・・分離用溝、１：３ｂ、
２３ ｂ−・・第２分離用溝、１４ａ、１４ｂ、２４ａ
。 ２４ｂ、３４・・・酸化シリコン膜、１．５，２５．３
５・・・ＰＳＧｉ、１６，２６．３６・・・空孔、１７
゜３７・・・空孔、３８・・・基板表面位置。
Claims (1)
- 半導体基板の表面から内部に向けて異方性エッチング
により第１分離用溝を形成したのち熱酸化を行ない前記
第１分離用溝の側面および底面に酸化膜を形成する工程
と、前記第１分離用溝の底面の前記酸化膜を除去したの
ち等方性エッチングにより前記第１分離用溝を深くして
第２分離用溝を形成する工程と、再度熱酸化を行ない前
記第２分離用溝の側面および底面に酸化膜を形成する工
程と、前記第２分離用溝を絶縁物で埋め戻す工程とを有
することを特徴とする溝絶縁分離型半導体集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27609090A JPH04151850A (ja) | 1990-10-15 | 1990-10-15 | 溝絶縁分離型半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27609090A JPH04151850A (ja) | 1990-10-15 | 1990-10-15 | 溝絶縁分離型半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04151850A true JPH04151850A (ja) | 1992-05-25 |
Family
ID=17564666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27609090A Pending JPH04151850A (ja) | 1990-10-15 | 1990-10-15 | 溝絶縁分離型半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04151850A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| US5990536A (en) * | 1995-07-10 | 1999-11-23 | Siemens Aktiengesellschaft | Integrated circuit arrangement having at least two mutually insulated components, and method for its production |
| KR100419869B1 (ko) * | 2000-08-02 | 2004-02-25 | 주식회사 하이닉스반도체 | 쉘로우트렌치분리 형성방법 |
| KR100427717B1 (ko) * | 2002-06-04 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| KR100569534B1 (ko) * | 1999-04-20 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| JP2012009489A (ja) * | 2010-06-22 | 2012-01-12 | Denso Corp | 半導体装置の製造方法および半導体装置 |
| US8742536B2 (en) * | 2004-05-08 | 2014-06-03 | X-Fab Semiconductor Foundries Ag | SOI disks comprising MEMS structures and filled isolating trenches having a defined cross-section |
-
1990
- 1990-10-15 JP JP27609090A patent/JPH04151850A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| US5661049A (en) * | 1994-02-14 | 1997-08-26 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
| US5665632A (en) * | 1994-02-14 | 1997-09-09 | United Microelectronics Corporation | Stress relaxation in dielectric before metalization |
| US5990536A (en) * | 1995-07-10 | 1999-11-23 | Siemens Aktiengesellschaft | Integrated circuit arrangement having at least two mutually insulated components, and method for its production |
| KR100569534B1 (ko) * | 1999-04-20 | 2006-04-10 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100419869B1 (ko) * | 2000-08-02 | 2004-02-25 | 주식회사 하이닉스반도체 | 쉘로우트렌치분리 형성방법 |
| KR100427717B1 (ko) * | 2002-06-04 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US8742536B2 (en) * | 2004-05-08 | 2014-06-03 | X-Fab Semiconductor Foundries Ag | SOI disks comprising MEMS structures and filled isolating trenches having a defined cross-section |
| JP2012009489A (ja) * | 2010-06-22 | 2012-01-12 | Denso Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4211582A (en) | Process for making large area isolation trenches utilizing a two-step selective etching technique | |
| JPH02214140A (ja) | トレンチ分離構造を形成するためにシリコン基板に丸形底部を有するトレンチを形成する方法 | |
| JPH03129854A (ja) | 半導体装置の製造方法 | |
| JPH04151850A (ja) | 溝絶縁分離型半導体集積回路の製造方法 | |
| JPH0371781B2 (ja) | ||
| JPS61256649A (ja) | 素子分離領域の形成方法 | |
| JPH05849B2 (ja) | ||
| JPS5965446A (ja) | 半導体装置の製造方法 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JPS61228650A (ja) | 半導体装置の製造方法 | |
| JPS6092632A (ja) | 半導体装置の製造方法 | |
| JPS5831531A (ja) | エツチング方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPS63299361A (ja) | 半導体装置の製造方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPH0371651A (ja) | 半導体の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JPH01278742A (ja) | 半導体装置の製造方法 | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JPH02153551A (ja) | 半導体装置の製造方法 | |
| JPH02194543A (ja) | 半導体装置の製造方法 | |
| KR920001732B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH05243536A (ja) | Ｓｏｉ構造の製造方法 |