JPH01129439A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔、産業上の利用分野〕 この発明は、溝型絶縁分離が用いられる半導体装置の製
造方法に関するものである。

〔従来の技術〕

半導体装置における素子分離は、古くはｐＮ接合分離法
が用いられ、素子の微細化・高集積化に伴ってシリコン
基板の選択酸化による厚いシリコン酸化膜を用いた酸化
膜分離法が用いられるようになった。近年、さらに半導
体デバイスの高集積化のために、面積を縮少し、電流リ
ーク等の不具合を生じさせない高信頼の素子分離法が強
く望まれており１それを実現するための種々の新分離技
術が開発されつつある。そのひとつに、半導体基板に溝
を形成して絶縁物で埋込み、素子間を分離する溝分離構
造のものがあげられる。

第８図はこの種の従来の半導体装置を示す図であって、
同図（ａ）〜（ｅ）はその溝分離部の製造工程を示す図
である。図において、（１）はシリコン単結晶基板（以
下、基板と称す）、（２）はこの基板（１）上に被着さ
れてパターンが形成されるマスクＪ、（３）ハこのマス
ク層（２）上に被着されて上記マスク層（２）に転写さ
れるパターンが形成されるレジスト、（４）ハ上記マス
ク層（２）を利用して上記基板（１）に形成された絶縁
分離用の溝、（５）は上記基板（１）上に被着されて上
記溝（４）の埋込層（５ａ）となる絶縁層、（６）はこ
の絶縁層（５）に取囲まれて空間領域を形成するボイド
、（７）は上記絶縁層（５）上に被着される平坦化用の
レジス）、（Ｓ）は上記埋込層（５ａ）に生じた細溝で
ある。

このような構成により得られる半導体装置の溝分畷構造
のものは、大略、次の製造工程により形成される。

まず、基板（１）の−主面上の全面にシリコン酸化膜等
からなるマスク層（２）をＣＶＤ法等により所定膜厚に
被着形成させる。続いて、全面に、例えばポジ型のレジ
スト（３）をスピン塗布して所定膜厚に被着形成させ、
しかる後に上記レジスト（３）をＮ光・現像し、その露
光部分を選択的に除去する。この後、上記残存レジスト
（３）をマスクとして９反応性イオンエツチング（以下
、　ＲＩＥと称す）法等によって、被エツチング面に対
して垂直なエツチングが行われる特性となる異方性のエ
ツチングを行うと、上記マスク層（２）の露出部分が選
択的に除去される。これによって、溝（４）が形成され
るべき上記基板（１）の−主面の該当部分が露出される
ことになる（第３図（ａ））。なお、上記マス外側２）
上のレジスト（３）は、この後プラズマアッシング等の
Ｍ理がなされて除去される。

次に、上記マスク層（２）をマスクとしてＲＩＥ　法等
による異方性エツチングを行い、上記基板（１）の露出
部分を選択的に除去する。このとき、上記基板（１）は
所定深さに達するまでエツチング除去されるものであり
、これによって、上記基板（１）の−主面に、内壁の側
壁部がほぼ垂直とな夛、底壁部がほぼ水平となる＠　（
４）が形成される（第８図（ｂ））。

次に、上記マスク層（２）を除去した後、全面にＣＶＤ
法等によってシリコン酸化膜等からなる絶縁層（５）を
所定膜厚に被着形成させる。このとき、上記絶縁層（５
）は、上記基板（１）の−主面および溝（４）の表面部
よシ順次堆積されてゆき、上記溝（４）内も次第に上記
絶４９　Ｍ　（５’）で埋め込まれてゆくが、途中、上
記溝（４）の開口局面に堆積された絶縁層（４）が周囲
よりせり出す状態となって、上記溝（４）内の上方部で
接触したものとなる。そして、その上にさらに上記絶縁
層（５）が堆積されてゆくため、所定膜厚となされた状
態では、上記絶縁層（５）によって取カ囲まれた空間領
域が取シ残されるかたちとなり、上記溝（４）部にボイ
ド（６）を生じたものとなる（第８図（Ｃ））。

次に、上記絶縁層（５）上に平坦化用のレジスト（７）
をスピン塗布し、所定膜厚に被着させる（第８図（ｄ）
）。

次に、上記平坦化用のレジス）（７）、絶ｆｆｌ　ｆｆ
　（５）のエツチング速度がほぼ同じとなる反応イオン
を選ヒ、ＲＩＥ法等によってエッチバックし、上記平坦
化用のレジスト（７）、絶縁Ｈ（５）を継続的に除去さ
せる。そして、上記基板（１）の−主面が露出される状
態になさしめると、上記溝（４）内には上記絶縁層（５
）の一部が残存したものとなる。これによって、絶縁物
の埋込層（５ａ）で上記溝（４）が埋込まれた溝分離構
造が形成される。ところで、このものは、上記１基板（
１）、埋込層（５ａ）はほぼ同じ高さの一主面に形成さ
れるものであるが、上記埋込層（５ａ）の−主面の中央
部に上記ボイド（６）の一部によるスジ状の細溝（８）
を有したものとなっている（第３図ｒｅ）”）　、なお
、この場合、エッチバックによって上記基板（１）の−
主面が露出される状態となしたが、上記絶縁層（５）が
所定厚さに残存する状態となしても良い。

この後、上記基板（１）、埋込層（５ａ）上に所定処理
が施され、配線層等が形成されることになる。

〔発明が解決しようとする問題点〕

従来の半導体装置は以上のように製造され、その溝分離
構造は、基板（１）の−主面にほぼ垂直に形成された側
壁を有する溝（４）に、順次絶縁層（５）を堆積させ、
しかる後に、上記絶縁層（５）を継続的に除去して、上
記溝（４）内に上記絶縁層（５）の一部を残存せしめ、
七〇埋込層（５ａ）が上記溝（４）を埋めて形成される
ものであった。そのため、上記絶縁層（５）の被着形成
の過程において、第４図にその堆積面の経時的変化を模
式的に示すように、上記溝（４）の開口コーナ部に堆積
されてゆく速さが内壁部に堆積されてゆく速さよりも大
きく、第ｎ次堆積面畷の段階では、上記溝（４）内の中
央部が完全に埋込まれる前に、開口コーナ部における上
記絶ｆｆｌ　Ｗ　（５）がせシ出す状態となってそれら
が互いに接触してしまう。この状態からさらに、上記絶
縁層（５）が堆積されてゆくため、所定膜厚の最終堆積
面（財）と表された段階では、上記溝（４）の中央上方
部に空間領域が取り残されてボイド（６）が生じてしま
うものであった。そして、エッチバック処理によって上
記溝（４）が埋込層（５ａ）で埋込まれた溝分離構造を
得た段階では、上記埋込層（５ａ）にはその−主面に、
上記ボイド（６）によるスジ状の細溝（８）が形成され
てしまうものであった。

このようなボイド（６）や細溝（８）の存在は性能を劣
化させる原因となる。すなわち、上記ボイド（６）が残
存することによって、例えば高温熱処理した際に上記ボ
イド（６）内の残留ガス等が膨張してストレスを与え、
最悪の場合には閉じ込め層となっている上記絶Ｑ　！　
（５）を損傷させてしまうものであった。

また、上記細溝（８）によって、後工程におけるエツチ
ング処理等でさらに溝部が大きなものとなって平坦性を
さらに悪くさせてしまったり、アルミニウム等による配
線層を形成する際、エツチング時に導電性を有する反応
生成物等が上記割溝（８）内に入って短絡の原因をつく
ったヤするものであった。

そのため、性能の劣化を招き、半導体装置の信頼性が損
われてしまうという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、優れた溝分離構造のものが形成され、高信頼
度化が図られる半導体装置の製造方法を得ることを目的
とする。

〔問題点を解決するための手段〕

この発明に係る半導体装置の製造方法は、単結晶基板の
一主面にほぼ垂直な側壁を有する溝を形成させる第１工
程と、上記溝の内壁全面に多結晶質層又は非晶質層を被
着させる第２工程と、熱酸化により、上記多結晶質層又
は非晶質層を酸化させて酸化層となさしめ、上記基板の
一主面をこえて被うように上記溝を埋める第８工程とを
備えたものである。

〔作用〕

この発明における溝の内壁全面に被着される多結晶質層
又は非晶質層は、熱酸化により酸化層に変換されて上記
溝を埋めるものであシ、酸化の際の体積の増大が有効に
行われて内部に空間領域を生じるのを抑止させ、上記溝
内を上記酸化層で完全に埋込ませるよう作用する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。なお
、従来の技術の説明と重複する部分は、適宜その説明を
省略する。第１図はこの発明の一実施例による半導体装
［ｄを示す図であり、同図（ａｌ〜（ｆ）はその溝分離
部の製造工程を示す図である。

図において、（１）〜（４）および（７）は従来のもの
と同一のもの、α１は基板（１）の−主面および溝（４
）の内壁全面に被着される耐酸化層、ａのはこの耐酸化
層σＧ上に被着される多結晶質すとなる多結晶シリコン
層、（イ）はこの多結晶シリコン層Ｑ１によって取り囲
まれて形成される溝、α１はト記多結晶シリコン層αａ
が変化Ｉ−て上記耐酸化層と一体になり、上記溝（４）
を完全（こ埋める酸化層、（１４）はこの酸化層０３の
一部が上記溝（４）内に傅育して上記溝（４）を埋めた
埋込層である。

♂−のような構成により得られる半導体装置の溝分離は
、大略、次の製造工程により形成される。

まず、第１図（ａ）　（ｂｌに示す工程により基板（１
）に溝（４）が形成されるが、これらの工程は従来の技
術の説明に示した第８図ｆａ）　（ｂ）と同じであシ、
その説明を省略する。

次に、上記基板（１）の−主面上のマスク層（２）を除
去した後、上記基板（１）の全面にシリコン酸化ＷＸ等
からなる耐酸化層αＯをＣＶＤ法等により所定膜厚、例
えば上記溝（４）の短辺寸法の１４〜ｈ程度の膜厚に被
着させる。続いて、その上の全面に、例えば多結晶シリ
コン層α刀をＣＶＤ法等により所定膜厚、例えば上記溝
（４）内に被着された上記耐酸化層αＯに取り囲まれて
なる溝部の短辺寸法のし４〜１／／８程度の膜厚に被着
させる。こ九によって、上記溝（４）内に上記多結晶シ
リコン層よる溝（２）が形成される（第１図（Ｃ））。

次に、熱酸化を行い、上記多結晶シリコン層０υを酸化
させることにより、体積の増大によって上記多結晶シリ
コン層による溝■が埋められるとともに、上記多結晶シ
リコン層ａυが上記耐酸化層０αと一体の酸化ＲＯ３に
変化し、上記溝（４）内が完全に埋込まれる（第１図ｃ
ｄ））。

火に、上記酸化層（至）上に平坦化用のレジスト（７）
をスピン塗布し、所定膜厚に被着させる（第１図（ｅ）
）。

次に、上記平坦化用のレジスト（７）、酸化層（至）の
エツチング速度がほぼ同じとなる反応イオンを選び、Ｒ
ＩＥ法等によってエッチパックし、上記平坦化用のレジ
ス）　（７）　、酸化層（至）を継続的に除去させる。

そして、上記基板（１）の−主面が露出される状態にな
さしめると、上記溝（４）内には上記酸化層（至）の一
部が残存したものとなる。これによって、絶縁物の埋込
層α◆で上記溝（４）が埋込まれた溝分離構造が形成さ
れる。このものは、上記基板（１）、埋込層α４がほぼ
同じ高さの一主面となっている上に、上記埋込層αくの
一主面も平坦な面に形成されている（第１図（０）、な
お、この場合、エッチ・くツクによって上記基板（１）
の−主面が露出される状態となしたが、上記酸化層（至
）が所定厚さに残存する状態となしてもほぼ平坦面に形
成されるものであシ、上記の場合と同様の目的が達せら
れることになる。

この後、上記基板（１）、埋込Ｍｏ２上に所定処理が施
され、配線層等が形成されることになる。

第２図はこの発明の他の実権例の製造工程の一部を示す
図である。このものは、第１図（ｅ）　（ｄ）に相当す
る工程であ）、前後の各工程は第１図に示すものと同じ
であり、その同一工程の説明は省略する。

第１図（＋））の工程に続いて、第２図（ａ）に示すよ
うに基板（１）上の全面に直接多結晶シリコン層Ｑυを
ＣＶＤ法等によって所定膜厚に被着形成させる。続いて
、熱酸化を行うと、第２図０））に示すように上記多結
晶シリコン層αυが酸化層（至）に変化し、体積の増大
によって上記工程で形成される多結晶シリコン層による
溝０が埋められるとともに、上記溝（４）を上記酸化層
０３が完全に埋込むものとなる。この場合、溝（４）上
における上記酸化層（至）の−主面がやや凹状に形成さ
れたものとなるが、この程度では実用上特に問題を及ぼ
すものではない、この後、第１図（ｅ）げ）に示す如く
平坦化処理を施すことによって、上記溝（４）に埋込ｆ
ｆ０Ｊが埋込まれて溝分＃構造が形成されるものである
。

なお、上記実施例の説明において、溝（４）の内壁全面
に被着されて酸化層（至）に変化する府が多結晶シリコ
ン層αυ等の結晶質層について説明したが、これに限定
されず、非晶質シリコン層等の非晶質層であっても良く
、上記と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば溝の内壁全面に結晶質
層又は非晶質・層を被着させ、熱酸化により上記結晶質
層又は非晶質層を酸化させて酸化層に変化せしめ、基板
の一主面をこえて被うように上記溝を埋めるものになさ
れるので、上記溝内が完全に酸化層で埋込まれ、優れた
溝分＃１ｌＷ４造のものが得られて高性能化が図られ、
信頼性の高い半導体装置となすことができる効果がある
。

【図面の簡単な説明】

第１図（ａ）〜げ）はこの発明の−＊ｍ例による半導体
装置の製造工程を示す図、第２　Ｍ　（ａ）　（ｂ）は
この発明の他の実施例の製造工程の要部を示す図、第８
図は従来の半導体装置の製造工程を示す図、第４図は第
８図（ｃ）に示す工程における堆積の状態を示す模式説
明図である。 図において、（１）は基板、（４）は溝、０口は耐酸化
層、αυは多結晶シリコン層、■は多結晶シリコン層に
よる溝、（至）は酸化層、αくは埋込層である。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）単結晶基板の一主面にほぼ垂直な側壁を有する溝
   を形成させる第１工程と、上記溝の内壁全面に多結晶質
   層又は非晶質層を被着させる第２工程と、熱酸化により
   上記多結晶質層又は非晶質層を酸化させて酸化層となさ
   しめ、上記基板の一主面をこえて被うように上記溝を埋
   める第８工程とを備えた半導体装置の製造方法。
2. （２）多結晶質層又は非晶質層は溝の内壁全面に形成さ
   れた耐酸化層上に被着されることを特徴とする特許請求
   の範囲第１項記載の半導体装置の製造方法。