KR20000020382A - 트렌치 소자 분리영역을 갖는 반도체소자 및 그 제조방법 - Google Patents

트렌치 소자 분리영역을 갖는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR20000020382A
KR20000020382A KR1019980038987A KR19980038987A KR20000020382A KR 20000020382 A KR20000020382 A KR 20000020382A KR 1019980038987 A KR1019980038987 A KR 1019980038987A KR 19980038987 A KR19980038987 A KR 19980038987A KR 20000020382 A KR20000020382 A KR 20000020382A
Authority
KR
South Korea
Prior art keywords
layer
film
semiconductor device
trench
forming
Prior art date
Application number
KR1019980038987A
Other languages
English (en)
Other versions
KR100287181B1 (ko
Inventor
김성봉
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980038987A priority Critical patent/KR100287181B1/ko
Priority to JP11263683A priority patent/JP2000100927A/ja
Priority to US09/399,705 priority patent/US6265284B1/en
Publication of KR20000020382A publication Critical patent/KR20000020382A/ko
Application granted granted Critical
Publication of KR100287181B1 publication Critical patent/KR100287181B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 트렌치 소자분리영역의 모서리영역에 홈이 형성되지 않는 반도체 소자 및 그 제조방법을 개시한다. 본 발명에 의한 반도체 소자는 반도체 기판상에 활성영역 및 트렌치 소자분리영역을 구비하며, 트렌치 소자분리영역은 열산화막인 측벽절연막, 고온산화막인 노출방지막 및 저온산화막인 절연물매립층으로 이루어진다. 따라서, 본 발명은 막의 결합구조가 치밀한 노출방지막을 측벽절연막과 절연물매립층 사이에 형성함으로써, 게이트전극이 형성되는 활성영역과 트렌치 소자분리영역의 사이에 반도체 기판의 표면을 노출하는 홈이 형성되지 않도록 한다. 그 결과, 게이트전극에 문턱 전압이하의 전압이 인가되었을 때 게이트 전극아래에 채널이 형성되어 전류가 흐르는 것을 방지할 수 있다.

Description

트렌치 소자분리영역을 갖는 반도체 소자 및 그 제조방법.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 상세하게는 트렌치 소자분리영역을 갖는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 집적회로에 있어서 소자간의 분리를 하기 위하여 질화막을 마스크로 하여 반도체 기판을 산화하는 국부산화공정(Local Oxidation of silicon)을 이용한다. 국부산화공정에 의해 형성되는 소자분리막은 열산화막이므로 막의 구조가 치밀하나, 집적도가 낮다. 최근 반도체 집적회로가 고집적화됨에 따라 국부산화공정에 의해 형성되는 소자분리막을 갖는 소자들의 집적도 한계를 극복하기 위하여 트렌치를 이용한 소자분리기술(Shallow Trench Isolation)이 사용되고 있다. 이하, 종래의 트렌치 소자분리영역을 갖는 반도체 소자를 설명한다.
도 1a는 활성영역 패턴(102) 및 게이트전극 패턴(162)을 도시한 레이아웃도이다. 도 1b 도 1a의 A-A' 방향의 단면도이다. 도 1b 참조하면, 반도체 기판(100)상에 트렌치 소자분리영역과 활성영역이 형성되어 있다. 활성영역에는 소스 및 드레인(150), 게이트절연막(160), 게이트전극(162) 및 게이트스페이서(164)가 형성되어 있다. 또한, 트렌치 소자분리영역에는 측벽절연막(120) 및 절연물매립층(130)이 형성되어 있다.
도 1c 도 1a의 B-B' 방향의 단면도이다. 도 1c를 참조하면, 트렌치의 측벽 및 하부면 위에 측벽절연막(120)이 형성되어 있고, 측벽절연막(120)으로 덮힌 트렌치를 매립하는 절연물매립층(130)이 형성되어 있다. 또한, 활성영역의 상부에 게이트전극(162)이 형성되어 있다. 이러한 반도체 소자의 제조공정을 대략 살펴보면, 먼저 반도체 기판(100)상에 완충막(미도시) 및 감광막(미도시)을 형성한 후 패터닝한다. 패터닝된 완충막 및 감광막을 마스크로 하여 비활성영역을 식각하여 트렌치를 형성한다. 다음, 트렌치의 측벽 및 하부면에 측벽절연막(120) 및 절연물 매립층(130)을 형성한다. 다음, 완충막을 제거하기 위하여 습식식각공정을 진행한다. 이때, 완충막은 반도체 기판을 열산화하여 형성하므로, 막의 결합구조가 치밀하다. 하지만, 트렌치를 매립하는 절연물매립층(130)은 저온에서 화학기상증착하여 형성되는 산화막이다. 따라서, 절연물매립층(130)은 완충막에 비해 막의 결합구조가 치밀하지 못하다. 그 결과, 완충막을 제거하기 위하여 습식식각할 때, 절연물매립층(130)은 완충막보다 2-5배 정도 더 식각된다. 또한, 활성영역에 인접한 절연물매립층(130)의 모서리 영역은 측면과 상부면에서 동시에 식각되므로 절연물매립층(130)의 중앙영역보다 더 많이 식각된다. 따라서, 도 1c의 c영역과 같이, 절연물매립층(130)의 모서리 영역은 활성영역의 표면보다 깊게 식각되어, 원치않는 홈이 형성된다. 도 1d는 도 1c의 c영역을 확대한 단면도이다. 게이트전극(162)이 활성영역의 상부 및 홈이 형성된 활성영역의 측벽에 형성되어 있다.
소자의 동작을 살펴보면, 원래 게이트전극(162)에 문턱전압 이상의 전원이 인가되면 게이트절연막(160) 아래의 활성영역에 채널이 형성되고, 그 결과 소스에서 드레인으로 전류가 흐르게 된다. 하지만, 도 1d에 도시된 바와 같이, 절연물매립층(130)의 모서리영역에 원치 않는 홈이 형성되면, 게이트전극(162)이 활성영역의 상부면뿐만 아니라 활성영역의 측벽에도 형성된다. 그 결과, 게이트전극(162)에 전압을 인가하면, 활성영역의 중앙영역은 게이트전극(162)에서 활성영역의 상부면으로의 수직전계(x)만이 형성된다. 하지만, 활성영역의 모서리영역은 게이트전극(162)에서 활성영역의 상부면으로의 수직전계(y)뿐만 아니라 게이트전극(162)에서 활성영역의 측벽으로의 측벽전계(z)도 형성된다. 따라서, 게이트전극(162)에 문턱전압보다 낮은 전압이 인가되더라도, 활성영역의 모서리영역은 중앙영역보다 더 많은 전계가 형성된다. 그 결과 게이트전극(162)에 문턱전압이하의 전압이 인가되더라도, 활성영역의 모서리영역에 채널이 형성되어 소스에서 드레인으로 전류가 흐르게 되는 문제점이 있다.
문턱전압이하의 전압에서 소자가 도통되는 문제점을 해결하기 위하여 절연물매립층(130)의 모서리영역에 형성되는 홈을 없애는 것이 필요하다. 이를 구현하기 위하여 종래의 기술은 습식식각시간을 최소화하였다. 하지만, 이 경우에는 습식식각의 식각액의 농도가 항상 일정하게 유지되는 것이 어렵기 때문에 동일한 결과물을 얻기 어려운 문제점이 있다.
본 발명의 기술적 과제는 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 절연물매립층의 모서리영역에 홈이 형성되지 않은 트렌치 소자분리영역을 갖는 반도체 소자를 제공하는 데 있다.
본 발명의 다른 기술적 과제는 상기 반도체 소자의 제조방법을 제공하는데 있다.
도 1a는 종래의 기술에 의해 형성된 반도체 소자의 활성영역 및 게이트전극이 도시된 레이아웃도이다.
도 1b는 도 1a의 A-A'선을 따라 자른 단면도이며, 도 1c는 도 1a의 B-B'선을 따라 자른 단면도이다.
도 1d 도 1c의 c영역을 확대하여 도시한 단면도이다.
도 2 및 도 3은 본 발명의 제1 실시예에 따른 트렌치 소자분리영역을 갖는 반도체 소자를 도시한 단면도들이다.
도 4a 내지 도 4e는 본 발명에 따른 트렌치 소자분리영역을 갖는 반도체 소자의 제조방법을 순차적으로 도시한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100:반도체기판 110:완충막
112:마스크용 절연막 120:측벽절연막
122,124:노출방지막 130:절연물매립층
160:게이트절연막 162:게이트전극
164:게이트스페이서
상기 기술적 과제를 해결하기 위한 본 발명의 반도체 소자는, 반도체 기판상에 단위 소자가 형성되어 있는 활성영역과, 상기 활성영역과 활성영역의 사이에 형성되어 있는 트렌치 소자분리영역을 구비하는 반도체 소자를 개량한 발명이다.
본 발명의 반도체 소자의 트렌치 소자분리영역의 구성을 살펴보면, 트렌치 소자분리영역은 트렌치의 측벽과 하부면 위에 형성되어 있고 식각에 의해 손상된 반도체 기판의 표면을 복구하기 위해 형성된 측벽절연막과, 측벽절연막 위에 형성되어 있고 식각에 의해 트렌치 측벽의 표면이 노출되는 것을 방지하기 위하여 형성된 노출방지막과, 노출방지막 위에 형성되어 있고 트렌치의 내부를 매립하기 위한 절연물 매립층을 구비한다. 따라서, 본 발명의 반도체 소자는 트렌치 소자분리영역과 활성영역의 사이에 홈이 형성되지 않는 것을 특징으로 한다.
또한, 측벽절연막은 열산화막이며, 200-500Å의 두께를 갖는 것이 바람직하다. 또한, 노출방지막은 800℃이상의 고온 화학기상증착에 의해 형성된 고온산화막이며, 500-2000Å의 두께를 갖는 것이 바람직하다. 또한, 절연물 매립층은 400℃이하의 저온 화학기상증착에 의해 형성된 저온산화막인 것이 바람직하다.
상기 다른 기술적 과제를 해결하기 위한 본 발명의 반도체 소자의 제조방법을 살펴보면, 먼저, 반도체 기판상의 일정영역을 식각하여 트렌치를 형성한 후, 트렌치의 측벽 및 하부면에 측벽절연막을 형성한다. 다음, 측벽절연막 위에 노출방지막을 형성하고, 측벽절연막 및 노출방지막이 형성된 트렌치 내에 절연물을 증착하여 절연물 매립층을 형성한다.
이때, 측벽절연막을 형성하는 단계는 열산화공정을 이용하여 형성하는 것이 바람직하다. 또한, 노출방지막을 형성하는 단계는 실리콘산화막을 800℃이상의 고온에서 화학기상증착하여 형성하는 것이 바람직하다. 또한, 노출방지막을 형성하는 단계는, 측벽절연막이 형성된 반도체 기판의 전면에 다결정 실리콘을 증착하는 단계와 증착된 다결정 실리콘을 열산화하는 단계를 구비할 수 있다. 또한, 절연물 매립층을 형성하는 단계는 실리콘산화막을 400℃이하의 저온에서 화학기상증착하여 형성하는 것이 바람직하다. 또한, 절연물 매립층을 형성하는 단계이후, 반도체 기판을 900-1100℃의 온도에서 열처리하는 단계를 더 구비하는 것이 바람직하다.
본 발명에 의한 반도체 소자는 막의 결합구조가 치밀한 노출방지막을 측벽절연막과 절연물매립층 사이에 형성함으로써, 게이트전극이 형성되는 활성영역과 트렌치 소자분리영역의 사이에 반도체 기판의 표면을 노출하는 홈이 형성되지 않는다. 그 결과, 게이트전극의 모서리영역에서 수직전계만이 형성되므로, 게이트전극에 문턱 전압이하의 전압이 인가되었을 때 게이트전극 아래에 채널이 형성되어 소자가 도통되는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. 하지만, 본발명은 이들 실시예에 한정되는 것은 아니며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로서, 본 발명의 기술사상 및 범위내에서 당 분야의 통상의 지식을 가진 자에 의하여 각종 변형 및 개량이 가능함은 명백하다. 또한, 도면에서 층이나 영역들의 두께는 설명을 명확하게 하기 위하여 과장된 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 나타낸다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 접촉하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 개재될 수도 있다.
트렌치 소자분리영역을 갖는 반도체 소자의 제1 실시예
도 2를 참조하면, 반도체 기판(100)상에 활성영역 및 트렌치 소자분리영역이 형성되어 있다. 측벽절연막(120), 노출방지막(122) 및 절연물매립층(130)이 트렌치의 측벽 및 하부면 위에 순차적으로 형성되어 있다. 절연물매립층(130)은 측벽절연막(120) 및 노출방지막(122)위에 형성되어 트렌치의 내부를 매립하고 있다. 이때, 트렌치는 3000-9000Å의 깊이인 것이 바람직하다. 또한, 게이트절연막(160) 및 게이트전극(162)이 활성영역의 상부에 순차적으로 형성되어 있다. 그리고, 게이트스페이서(164)가 게이트전극(162)의 측벽에 형성되어 있다.
측벽절연막(120)은 반도체 기판을 열산화하여 형성한 열산화막이며, 그 두께는 200-500Å인 것이 바람직하다. 측벽절연막(120)은 트렌치를 형성하기 위한 건식식각공정에 의해 반도체 기판(100)에 가해진 손상, 예컨대 결정결함등을 제거하기 위한 것이다. 즉, 측벽절연막(120)은 식각공정에 의해 손상받은 반도체 기판(100)의 표면을 열산화하여 형성되는데, 손상받은 반도체 기판(100)의 표면을 이루는 실리콘이 열산화공정중에 소모되어 결정결함이 제거된다. 또한, 측벽절연막(120)은 열산화막이므로 막의 결합구조가 치밀하다.
노출방지막(122)은 실리콘산화물을 800℃이상의 고온에서 화학기상증착하여 형성된 고온산화막(High Temperature Oxide)인 것이 바람직하다. 노출방지막(122)은 고온산화막이므로 막의 결합구조가 치밀하다. 또한, 노출방지막(122)의 두께는 500-2000Å인 것이 바람직하며, 측벽절연막(120)의 두께보다 두꺼운 것이 바람직하다. 따라서, 습식식각공정에 있어서, 노출방지막(122)은 막의 결합구조가 치밀하지 못한 절연물매립층(130)보다 적게 식각된다. 그 결과, 노출방지막(122)의 상부면은 활성영역의 표면과 절연물매립층(130)의 표면보다 돌출될 수도 있다. 본 발명은 노출방지막(122)을 형성함으로써, 종래의 반도체 소자에서 볼 수 있는 절연물매립층(130)의 모서리영역에 형성되는 홈을 제거할 수 있다.
절연물매립층(130)은 실리콘산화물을 400℃이하의 저온에서 화학기상증착하여 형성된 저온산화막(Low Temperature Oxide)이다. 따라서, 절연물매립층(130)의 결합구조는 노출방지막(122)의 결합구조보다 치밀하지 못하다. 하지만, 절연물매립층(130)은 저온에서 화학기상증착함으로써 트렌치내부를 완전하게 매립할 수 있다.
도 3은 습식식각공정에 있어서 노출방지막(122)의 상부면이 과도식각(overetch)되어 절연물매립층(130)의 표면 및 활성영역의 표면으로부터 돌출되지 아니한 반도체 소자를 도시한 단면도이다. 하지만, 두께가 두꺼운 노출방지막(122)이 절연물매립층(130)과 측벽절연막(120) 사이에 형성되어 있으므로, 절연물매립층(130)의 모서리영역에 홈이 형성되지 않는다.
본 발명에 의해 형성된 반도체 소자의 게이트전극에 전압을 인가하면, 게이트전극의 중앙영역뿐만 아니라 모서리영역까지 게이트전극으로부터 활성영역으로의 수직전계만이 미치게 된다. 따라서, 종래의 기술에 의한 반도체소자의 경우와는 달리, 본 발명에 의한 반도체 소자는 문턱전압이하의 전압이 인가되면 소자가 도통되지 않는다.
트렌치 소자분리영역을 갖는 반도체 소자의 제2 실시예
본 발명의 제2 실시예는 노출방지막(122)이 측벽절연막(120)위에 증착된 다결정실리콘을 열산화하여 형성된 열산화막이라는 점에서 상기 제1 실시예와 다르다. 따라서, 노출방지막(122)의 결합구조가 치밀하여, 제1 실시예와 동일한 효과를 얻을 수 있다.
트렌치 소자분리영역을 갖는 반도체 소자의 제조방법의 제1 실시예
도 4a를 참조하면, 반도체기판(100)상에 완충막(110) 및 마스크용 절연막(112), 예컨대 실리콘질화막을 순차적으로 증착한다. 이때, 완충막(110)은 열산화공정에 의해 형성된 실리콘산화막인 것이 바람직하다. 다음, 완충막(110) 및 마스크용 절연막(112)을 패터닝하여 활성영역을 형성하고자 하는 영역을 정의한다. 패터닝된 완충막(110) 및 마스크용 절연막(112)을 마스크로 하여 반도체 기판의 일정영역을 건식식각하여 트렌치(114)를 형성한다. 트렌치(114)는 3000-9000Å의 깊이로 형성하는 것이 바람직하며, 소자분리영역으로 사용한다. 이때, 완충막(110)은 열산화공정에 의해 형성하므로, 막의 결합구조가 치밀하다. 또한, 완충막(110)은, 마스크용 절연막(112)으로 실리콘질화막을 반도체 기판(100) 위에 직접 형성할 때 실리콘질화막의 응력에 의해 반도체 기판(100)상에 발생할 수 있는 결함을 방지하고, 실리콘질화막과 반도체 기판(100)의 접촉성을 향상시킨다.
도 4b를 참조하면, 트렌치(114)가 형성된 반도체 기판(100)을 열산화하여 트렌치의 측벽 및 하부면위에 측벽절연막(120)을 형성한다. 이때, 측벽절연막(120)은 200-500Å의 두께로 형성하는 것이 바람직하다. 다음, 노출방지막(122)을 측벽절연막(120)이 형성된 반도체 기판(100)의 전면에 형성한다. 바람직하기로는, 노출방지막(122)은 800℃이상의 고온에서 화학기상증착하여 형성한다. 더욱, 바람직하기로는 노출방지막(122)은 고온산화막(High Temperature Oxide)이다. 또한, 노출방지막(122)은 완충막(110)보다는 2배이상 두껍게, 측벽절연막(120)보다는 1배이상 두껍게 형성하는 것이 바람직하다. 따라서, 노출방지막(122)은 500-2000Å의 두께로 형성하는 것이 바람직하다. 다음, 400℃이하의 저온에서 실리콘산화막을 화학기상증착하여 절연물매립층(130)을 형성한다. 절연물매립층(130)은 저온에서 화학기상증착되므로 막의 결합구조가 치밀하지는 못하나, 트렌치(114) 내부를 완전히 매립할 수 있다. 다음, 절연물매립층(130)이 형성된 반도체 기판(100)을 900-1100℃의 온도로 열처리하여, 절연물매립층(130)을 이루는 실리콘산화막의 결합구조를 치밀하게 하는 것이 바람직하다. 다음, 실리콘질화막(112)의 상부면을 식각저지층으로 하여 절연물매립층(130)이 증착된 표면을 평탄화한다. 이때, 평탄화 공정은 화학기계적 연마방법에 의하는 것이 바람직하다.
도 4c를 참조하면, 인산용액을 이용하여 마스크용 절연막(112)을 제거한다.
도 4d를 참조하면, 희석불산을 이용하여 완충막(110)을 제거한다. 완충막(110)을 식각하는 동시에 절연물매립층(130) 및 노출방지막(122)의 상부가 함께 식각된다. 이때, 각 막의 결합구조에 따라 식각되는 정도가 다르다. 즉, 막의 결합구조가 치밀하지 못한 절연물매립층(130)은 막의 결합구조가 치밀한 완충막(110)보다 2-5배이상 식각된다. 하지만, 막의 결합구조가 치밀한 노출방지막(122)은 완충막(110)과 비슷하게 식각된다. 그 결과, 노출방지막(122)의 상부면은 활성영역의 표면 및 절연물매립층(130)의 표면보다 돌출하게 되고, 절연물매립층(130)의 모서리영역에 식각에 의한 홈이 형성되지 않는다. 만약, 완충막(110)을 과도식각(overetch)하면 노출방지막(122)의 상부면이 돌출되지 않게 된다. 하지만, 노출방지막(122)이 절연물매립층(130) 및 측벽절연막(120)사이에 일정한 두께로 형성되기 때문에 절연물매립층(130)의 모서리영역에 홈이 형성되지 않는다.
도 4e를 참조하면, 활성영역의 일정영역에 게이트절연막(160) 및 게이트전극(162)을 형성한다. 다음, 게이트전극(162)의 측면에 게이트스페이서를 형성한다. 이때, 활성영역의 모서리영역에 홈이 형성되지 않았기 때문에, 종래와 달리 게이트전극(162)은 활성영역의 상부에만 형성되고 활성영역의 측벽에는 형성되지 않는다.
트렌치 소자분리영역을 갖는 반도체 소자의 제조방법의 제2 실시예
본 발명의 제2 실시예는, 측벽절연막(120)이 형성된 반도체 기판의 전면에 다결정실리콘을 증착한 후, 증착된 다결정실리콘을 열산화하여 노출방지막(122)을 형성한다는 점에서 제1 실시예와 다르다. 후속 공정은 제1 실시예와 동일하다.
이상에서 살펴본 바와 같이 본 발명의 제조방법에 의해 형성된 반도체 소자 는, 막의 결합구조가 치밀한 노출방지막을 측벽절연막과 절연물매립층사이에 구비함으로써, 게이트전극이 형성되는 활성영역과 트렌치 소자분리영역의 사이에 반도체 기판의 표면을 노출하는 홈이 형성되지 않는다. 그 결과, 게이트전극이 활성영역의 상부에만 형성되고 활성영역의 측벽에는 형성되지 않게 된다. 따라서, 게이트전극에 전압이 인가되면 활성영역의 모서리영역에 수직전계만이 형성되므로, 문턱전압이하의 전압에서 활성영역의 모서리영역에 원치않는 채널이 형성되어 전류가 흐르는 것을 방지할 수 있다.

Claims (24)

  1. 반도체 기판상에 단위 소자가 형성되어 있는 활성영역과, 상기 활성영역과 활성영역의 사이에 형성되어 있는 트렌치 소자분리영역을 구비하는 반도체 소자에 있어서,
    상기 트렌치 소자분리영역은 상기 트렌치의 측벽과 하부면 위에 형성되어 있고 식각에 의해 손상된 반도체 기판의 표면을 복구하기 위해 형성된 측벽절연막과, 상기 측벽절연막 위에 형성되어 있고 식각에 의해 상기 트렌치 측벽의 표면이 노출되는 것을 방지하기 위하여 형성된 노출방지막과, 상기 노출방지막 위에 형성되어 있고 상기 트렌치의 내부를 매립하기 위한 절연물 매립층을 구비하여, 상기 트렌치 소자분리영역과 상기 활성영역의 사이에 홈이 발생하지 않는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  2. 제1항에 있어서, 상기 측벽절연막 및 상기 노출방지막은 상기 절연물 매립층보다 막의 결합구조가 치밀한 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  3. 제1항에 있어서, 상기 측벽절연막은 열산화막인 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  4. 제1항에 있어서, 상기 측벽절연막은 200-500Å의 두께를 갖는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  5. 제1항에 있어서, 상기 노출방지막은 고온산화막인 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  6. 제5항에 있어서, 상기 고온산화막은 800℃ 이상의 온도에서 화학기상증착에 의해 형성된 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  7. 제1항에 있어서, 노출방지막은 다결정실리콘을 열산화하여 형성된 열산화막인 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  8. 제1항에 있어서, 상기 노출방지막은 500-2000Å의 두께를 갖는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  9. 제1항에 있어서, 상기 절연물 매립층은 저온산화막인 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  10. 제9항에 있어서, 상기 저온산화막은 400℃ 이하의 온도에서 화학기상증착하여 형성된 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자.
  11. 반도체 기판상의 일정영역을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 측벽 및 하부면에 측벽절연막을 형성하여 식각에 의해 손상된 반도체 기판의 표면을 복구하는 단계;
    상기 측벽절연막 위에 노출방지막을 형성하여 후속공정의 식각에 의해 상기 트렌치의 측벽이 노출되는 것을 방지하는 단계; 및
    상기 측벽절연막 및 상기 노출방지막이 형성된 트렌치 내에 절연물을 증착하여 절연물 매립층을 형성하는 단계를 구비함으로써, 활성영역과 트렌치 소자분리영역의 사이에 홈이 형성되지 않도록 하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  12. 제11항에 있어서, 상기 측벽절연막을 형성하는 단계는 열산화공정을 이용하여 형성하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  13. 제11항에 있어서, 상기 측벽절연막은 200-500Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  14. 제11항에 있어서, 상기 노출방지막을 형성하는 단계는 실리콘산화막을 화학기상증착하여 형성하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  15. 제14항에 있어서, 상기 화학기상증착은 800℃ 이상의 온도에서 진행하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  16. 제11항에 있어서, 상기 노출방지막을 형성하는 단계는, 상기 측벽절연막이 형성된 상기 반도체 기판의 전면에 다결정 실리콘을 증착하는 단계와 상기 증착된 다결정 실리콘을 열산화하는 단계를 구비하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  17. 제11항에 있어서, 상기 노출방지막은 500-2000Å의 두께로 형성하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  18. 제11항에 있어서, 상기 절연물 매립층을 형성하는 단계는 실리콘산화막을 화학기상증착하여 형성하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  19. 제18항에 있어서, 상기 화학기상증착은 400℃ 이하의 저온에서 진행하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  20. 제11항에 있어서, 상기 절연물 매립층을 형성하는 단계이후, 상기 반도체 기판을 900-1100℃의 온도에서 열처리하는 단계를 더 구비하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  21. 제11항에 있어서, 상기 반도체 기판상의 일정영역을 식각하여 트렌치를 형성하는 단계는 상기 반도체 기판상에 완충막 및 마스크용 절연막을 순차적으로 증착한 후 패터닝하는 단계 및 상기 패터닝된 완충막 및 마스크용 절연막을 마스크로 하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계로 이루어지고, 상기 절연물매립층을 형성하는 단계이후 상기 마스크용 절연막을 제거하는 단계 및 상기 완충막을 제거하는 단계를 더 구비하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  22. 제21항에 있어서, 상기 노출방지막은 상기 완충막보다 2배이상 두꺼우며, 상기 노출방지막은 상기 측벽절연막보다 1배이상 두꺼운 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  23. 제21항에 있어서, 상기 완충막을 제거하는 단계와 동시에 상기 노출방지막 및 상기 절연물 매립층의 상부영역을 식각하는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
  24. 제23항에 있어서, 상기 완충막, 노출방지막 및 절연물매립층을 식각할 때, 상기 절연물 매립층은 상기 완충막보다 많이 식각되고, 상기 노출방지막은 상기 절연물 매립층보다 적게 식각되는 것을 특징으로 하는 트렌치 소자분리영역을 갖는 반도체 소자의 형성방법.
KR1019980038987A 1998-09-21 1998-09-21 트렌치소자분리영역을갖는반도체소자및그제조방법 KR100287181B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980038987A KR100287181B1 (ko) 1998-09-21 1998-09-21 트렌치소자분리영역을갖는반도체소자및그제조방법
JP11263683A JP2000100927A (ja) 1998-09-21 1999-09-17 トレンチ素子分離領域を有する半導体素子の製造方法
US09/399,705 US6265284B1 (en) 1998-09-21 1999-09-21 Method of manufacturing a trench isolation region in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038987A KR100287181B1 (ko) 1998-09-21 1998-09-21 트렌치소자분리영역을갖는반도체소자및그제조방법

Publications (2)

Publication Number Publication Date
KR20000020382A true KR20000020382A (ko) 2000-04-15
KR100287181B1 KR100287181B1 (ko) 2001-04-16

Family

ID=19551287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038987A KR100287181B1 (ko) 1998-09-21 1998-09-21 트렌치소자분리영역을갖는반도체소자및그제조방법

Country Status (3)

Country Link
US (1) US6265284B1 (ko)
JP (1) JP2000100927A (ko)
KR (1) KR100287181B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347856B1 (ko) * 2000-06-12 2002-08-09 (주)아이아 커뮤니케이션 인터넷 망을 통해 전송되는 다이어트 정보를 출력하기위한 디지털 체중계 장치를 구비한 시스템 및 방법
KR100847388B1 (ko) * 2007-02-22 2008-07-18 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344545B1 (en) * 1996-06-14 2002-02-05 Progenics Pharmaceuticals, Inc. Method for preventing HIV-1 infection of CD4+ cells
JP5121102B2 (ja) * 2001-07-11 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102249868A (zh) 2010-05-18 2011-11-23 中国科学院兰州化学物理研究所 甲醛与甲醇缩醛化反应制备聚甲氧基二甲醚的工艺过程
CN102249869A (zh) 2010-05-18 2011-11-23 中国科学院兰州化学物理研究所 离子液体催化合成聚甲氧基二甲醚的工艺过程

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
JPH07176607A (ja) * 1993-12-21 1995-07-14 Toshiba Corp 半導体装置の製造方法
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
KR100216267B1 (ko) * 1996-12-26 1999-08-16 구본준 트렌치 격리구조를 갖는 반도체 장치 제조방법
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
KR100239453B1 (ko) * 1997-11-06 2000-01-15 김영환 반도체 소자의 소자 격리층 형성 방법
US6074927A (en) * 1998-06-01 2000-06-13 Advanced Micro Devices, Inc. Shallow trench isolation formation with trench wall spacer
US5976951A (en) * 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation
US6037018A (en) * 1998-07-01 2000-03-14 Taiwan Semiconductor Maufacturing Company Shallow trench isolation filled by high density plasma chemical vapor deposition
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347856B1 (ko) * 2000-06-12 2002-08-09 (주)아이아 커뮤니케이션 인터넷 망을 통해 전송되는 다이어트 정보를 출력하기위한 디지털 체중계 장치를 구비한 시스템 및 방법
KR100847388B1 (ko) * 2007-02-22 2008-07-18 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
US6265284B1 (en) 2001-07-24
KR100287181B1 (ko) 2001-04-16
JP2000100927A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
JP3640974B2 (ja) 半導体集積回路の製造方法
KR19990007026A (ko) 트렌치 아이솔레이션 구조를 갖는 반도체 장치 및 그 제조 방법
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
KR100287181B1 (ko) 트렌치소자분리영역을갖는반도체소자및그제조방법
KR100281124B1 (ko) 반도체소자 및 그의 제조방법
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
KR100403316B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100305026B1 (ko) 반도체소자의 제조방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR100218741B1 (ko) 반도체소자 및 그 제조방법
KR19980060506A (ko) 반도체 소자의 소자 분리막 형성방법
KR100515037B1 (ko) 트렌치 격리 제조 방법
KR0170728B1 (ko) 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법
KR100629694B1 (ko) 반도체 소자 제조 방법
KR100200747B1 (ko) 반도체장치의 소자분리방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100587607B1 (ko) 반도체 소자의 제조방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR20010110007A (ko) 반도체소자의 트렌치 소자분리 방법
KR20000015663A (ko) 반도체 소자의 격리막 형성방법
KR20030000132A (ko) 반도체소자의 소자분리절연막 형성방법
KR20000027833A (ko) 반도체장치의 필드산화막 형성방법
KR20000051041A (ko) 반도체 집적회로의 트렌치 소자분리방법
KR20000019879A (ko) 게이트의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111229

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee