KR20000015663A - 반도체 소자의 격리막 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 격리막 형성방법에 관한 것으로, 반도체 기판을 제공하는 공정과; 상기 반도체 기판을 식각하여 트렌치를 형성하는 공정과; 상기 트렌치 및 상기 트렌치의 양측으로 부터 확장된 상기 반도체 기판상에 절연막 패턴을 형성하는 공정과; 상기 절연막 패턴의 상면이 상기 반도체 기판과 동일면이 되도록 상기 절연막패턴을 식각하는 공정을 포함한다.

Description

반도체 소자의 격리막 형성방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 집적회로내의 소자와 소자 사이를 트렌치를 사용하여 격리하기에 적당하도록 한 반도체 소자의 격리막 형성방법에 관한 것이다.

소자크기(device dimension)가 점점 작아지고, 소자밀도(device density)가 점점 증가함에 따라, 활성소자들을 분리하기 위한 효과적이고 신뢰적인 격리공정을 수행하기가 점점 더 어려워지고 있다. 따라서, 로코스방법(locos process)에 비해 충분히 평탄하고, 버즈빅을 가지지 않으며, 얇은 필드산화막의 효과(field thinning oxide effect)가 없는 트렌치방법이 활성소자들의 격리방법으로 널리 상용되고 있다.

그러나, 트렌치를 채우는 절연물질이 에치될 때, 트렌치의 코너부위에 상기 절연물질이 남지 않고 제거되어, 결과적으로, 평탄하지 않은 프로파일을 가지는 트렌치가 형성된다. 이러한 코너는 활성영역간의 누설전류를 야기하는데, 이를 소위 '코너효과' 라고 말한다.

도 1a∼도 1h 는 종래 반도체 소자의 격리막 형성방법을 설명하기 위한 단면도이다.

도 1a 에 도시된 바와 같이, 반도체 기판(1)상에 제 1 절연막(2)과 제 2 절연막(3)을 연속적으로 형성하고, 상기 제 2 절연막(3)상에 감광막패턴(4)을 형성한다. 상기 제 1 절연막(2)은 산화막이고, 상기 제 2 절연막(3)은 질화막이며, 상기 감광막(4)은 포토레지스트막이다.

도 1b 에 도시된 바와 같이, 상기 감광막패턴(4)을 마스크로 하여 상기 제 2 절연막(3)과 상기 제 1 절연막(2)을 차례로 식각하여 트렌치가 형성될 상기 반도체 기판(1)의 상면을 노출시킨다. 이후, 상기 감광막패턴(4)은 제거된다.

도 1c 에 도시된 바와 같이, 패턴된 상기 제 2 절연막(3)과 상기 제 1 절연막(2)을 하드마스크(hard mask)로 하여 노출된 상기 반도체 기판(1)를 식각하여 트렌치(5)를 형성한다.

도 1d 에 도시된 바와 같이, 상기 트렌치(5)의 내부 표면에 제 3 절연막(6)을 형성한다. 상기 제 3 절연막(6)은 라이트옥시데이션방법(light oxidation method) 또는 화학기상증착방법(chemical vapor deposition method)을 통해 형성되는 산화막으로, 그 두께는 상기 제 1 절연막(2)의 두께와 비슷하다.

도 1e 에 도시된 바와 같이, 상기 트렌치(5)의 내부를 포함하는 상기 반도체 기판(1) 위에(over) 제 4 절연막(7)을 형성한다. 상기 트렌치(5)는 상기 제 4 절연막(7)에 의해 채워진다. 상기 제 4 절연막(7)은 산화막이다.

도 1f 에 도시된 바와 같이, 상기 제 2 절연막(3)의 표면이 노출될 때 까지, 상기 제 4 절연막(7)을 화학적 기계적 연마(chemical mechanical polishing) 또는 에치백하여 식각한다.

도 1g 에 도시된 바와 같이, 상기 제 2 절연막(3)을 습식식각을 통해 제거한다. 이 단계에서, 상기 제 4 절연막(7)의 일부는 상기 반도체 기판(1) 위로 돌출되며, 수직한 측면을 가진다.

도 1h 에 도시된 바와 같이, 상기 제 1 절연막(2)을 패드산화에치(pad oxide etch)를 수행하여 상기 트렌치(5)내부에 채워진 상기 제 3 절연막(6) 및 제 4 절연막(7)의 부위만을 제외한 나머지막들을 상기 반도체 기판(1)으로부터 제거하면, 상기 트렌치(5)의 코너부위(점선참조)에는 상기 절연막들이 남지 않는 결과를 초래한다.

상기한 바와 같은 종래 반도체 소자의 격리막 형성방법은 트렌치의 코너부위에서 충진물질의 손실이 발생하여, 이러한 손실을 최소로 하기 위해 트렌치에 충진물질을 매립 후 열처리를 실시하였지만, 열산화막 이하로 습식식각율을 조절할 수 없어서 도 1h에 도시된 같은 프로파일을 막을 수 없는 문제점이 있었다.

이러한 프로파일은 후속공정인 워드라인을 형성할 때 트렌치의 코너부위에 전극물질이 존재하게 되어 그 부위에 전계가 집중되어 게이트절연막의 열화를 촉진시킬 뿐만 아니라 누설전류를 야기하여 소자특성을 저하시키는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 트렌치 내부와 트렌치 양측으로부터 연장된 기판상에 절연막패턴을 형성하여 트렌치의 코너부위에서 충진물질의 부재 또는 손실이 없도록 한 개선된 반도체 소자의 격리막 형성방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 격리막 형성방법은 반도체 기판을 제공하는 공정과; 상기 반도체 기판을 식각하여 트렌치를 형성하는 공정과; 상기 트렌치 및 상기 트렌치의 양측으로 부터 확장된 상기 반도체 기판상에 절연막 패턴을 형성하는 공정과; 상기 절연막 패턴의 상면이 상기 반도체 기판과 동일면이 되도록 상기 절연막패턴을 식각하는 공정을 포함하는 것을 특징으로 한다.

도 1a∼도 1h 는 종래 반도체 소자의 격리막 형성방법을 설명하기 위한 단면도.

도 2a∼도 2i 는 본 발명에 따른 반도체 소자의 격리막 형성방법을 설명하기 위한 단면도.

**도면의주요부분에대한부호설명**

10 : 반도체 기판 20 : 제 1 절연막

21 : 산화막 22 : 질화막

30 : 감광막패턴 50 : 트렌치

51 : 오프닝(opening) 60 : 제 3 절연막

70 : 제 2 절연막 71 : 제 2 절연막패턴

이하, 본 발명에 대해 설명하면 다음과 같다.

도 2a∼도 2i 는 본 발명에 따른 반도체 소자의 격리막 형성방법을 설명하기 위한 단면도들을 도시한 것이다.

도 2a 에 도시된 바와 같이, 반도체 기판(10)상에 제 1 절연막(20)을 형성하고, 상기 제 1 절연막(20)상에 감광막패턴(30)을 형성한다. 상기 제 1 절연막(20)은 산화막(21)과 상기 산화막(21)상에 질화막(22)으로 구성되며, 상기 감광막패턴(30)은 포토레지스트막이다.

도 2b 에 도시된 바와 같이, 상기 감광막패턴(30)을 마스크로 하여 상기 제 1 절연막(20)을 식각하여 트렌치가 형성될 상기 반도체 기판(10의 상면을 노출시킨다. 이후, 상기 감광막패턴(30)은 제거된다.

도 2c 에 도시된 바와 같이, 패턴된 상기 제 1 절연막(20)을 하드마스크(hard mask)로 하여 노출된 상기 반도체 기판(10)를 식각하여 트렌치(50)를 형성한다.

도 2e 에 도시된 바와 같이, 상기 트렌치(50)의 양측으로 확장된 영역의 상기 질화막(22)을 식각하여 상기 트렌치(50) 영역상에 상기 트렌치(50) 영역보다 넓은 오프닝(opening)(51)을 형성한다. 상기 오프닝(51)은 상기 산화막(21)에 대한 식각선택비보다 상기 질화막(22)에 대한 식각선택비가 훨씬 큰 에천트를 사용하여 상기 질화막(22)의 일부를 제거함으로서 형성되며, 상기 에천트(etchant)로는 인산, 불소, sc1, sc2, h2so4 또는 그 조합, 염기성 및 산성 화학약품 등이 사용된다.

도 2f 에 도시된 바와 같이, 상기 오프닝(51) 및 상기 트렌치(50)에 제 2 절연막(70)을 충진시킨다. 상기 제 2 절연막(70)은 teos(tetra-ethyl orthosilicate), cvd-oxide, bpsg(boronphosphrous silicate glass), 질화물과 산화물의 조합 또는 산화되어지는 폴리실리콘과 같은 물질들 둥 어느 하나에 의해 형성된다.

상기 도 2f에서, 미설명부호 60 은 도 2d 에 도시된 바와 같이, 상기 트렌치(50)의 내부 표면에 라이트옥시데이션방법(light oxidation method) 또는 화학기상증착방법(chemical vapor deposition method)을 통해 형성되는 산화막으로, 그 두께는 상기 산화막(21)의 두께와 비슷하다.

도 2g 에 도시된 바와 같이, 상기 질화막(22)의 표면이 노출될 때 까지 상기 제 2 절연막(70)을 식각하여 상기 트렌치(50) 및 상기 오프닝(51)내에 상기 제 2 절연막(70)을 잔류시킨다.

도 2h 에 도시된 바와 같이, 상기 제 1 절연막패턴(20)을 제거하여 상기 트렌치(50) 및 상기 트렌치(50)의 양측으로부터 확장된 상기 반도체 기판(10)상에 절연막패턴(71)을 형성한다. 상기 제 1 절연막패턴(20)은 습식식각을 통해 제거되고, 상기 절연막패턴(71)은 상기 트렌치(50) 내부에 형성되는 하부와 상기 하부 및 상기 트렌치(50) 양측으로 부터 연장된 상기 기판(10)상에 형성된 상부로 구성되며, 상기 절연막패턴(71)의 상부는 상기 절연막패턴(71)의 하부보다 넓은 것을 특징으로 한다.

마지막으로, 도 2i 에 도시된 바와 같이, 상기 절연막패턴(71)의 상면이 상기 반도체 기판(10)과 동일면이 되도록 상기 절연막패턴(71)을 식각한다. 상기 절연막패턴(71)은 건식식각에 의한 에치백 또는 화학적 기계적 연마 방법에 의해 식각된다.

본 발명은 도 2a∼2i를 참조하여 설명한 실시예에 한정되지 않고 본 발명의 범주를 벗어나지 않는 범위내에서 다양한 실시 응용이 가능할 것이다. 그 일례로, 상기 트렌치를 형성하기 위한 식각공정시 하드마스크로 이용되는 산화막/질화막이 순차적으로 적층된 구조를 산화막/폴리실리콘막이 순차적으로 적층된 구조 또는 산화막/폴리실리콘막/질화막이 순차적으로 적층된 구조로 변경하여 형성할 수 도 있다.

상기한 바와 같은 본 발명에 따른 격리막 형성방법은 트렌치의 코너부위에서 절연막이 제거되어 발생하는 게이트산화막의 열화, 누설전류발생 등과 같은 종래의 문제점들을 제거하는 효과가 있다.

Claims (5)

1. 반도체 기판(10)을 제공하는 공정과;

   상기 반도체 기판(10)을 식각하여 트렌치(50)를 형성하는 공정과;

   상기 트렌치(50) 및 상기 트렌치(50)의 양측으로 부터 확장된 상기 반도체 기판(10)상에 절연막 패턴(71)을 형성하는 공정과;

   상기 절연막 패턴(71)의 상면이 상기 반도체 기판(10)과 동일면이 되도록 상기 절연막패턴(71)을 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
2. 제 1 항에 있어서, 상기 절연막 패턴(71)은 상기 트렌치(50) 내부에 형성되는 하부와 상기 하부 및 상기 트렌치(50) 양측으로 부터 연장된 상기 기판(10)상에 형성된 상부로 구성되는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
3. 제 2 항에 있어서, 상기 절연막 패턴(71)의 상부는 상기 절연막 패턴(71)의 하부보다 넓은 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
4. 제 1 항에 있어서, 상기 절연막 패턴(71)을 형성하는 공정은

   상기 반도체 기판(10)상에 제 1 절연막(20)을 형성하는 공정과;

   상기 제 1 절연막(20)과 상기 반도체 기판(10)을 식각하여 상기 트렌치(50)를 형성하는 공정과;

   상기 트렌치(50)의 양측으로 확장된 영역의 상기 제 1 절연막(20)을 식각하여 상기 트렌치(50)의 영역상에 상기 트렌치(50) 영역보다 넓은 오프닝(51)을 형성하는 공정과;

   상기 오프닝(51) 및 상기 트렌치(50)에 제 2 절연막(70)을 충진시키는 공정과;

   상기 제 1 절연막(20)을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 격리막 형성방법.
5. 제 4 항에 있어서, 상기 제 1 절연막(20)은 산화막(21)과 상기 산화막(21)상에 질화막(22)으로 구성된 것을 특징으로 하는 반도체 소자의 격리막 형성방법.