JP2007059933A

JP2007059933A - ポリシリコンエッチング方法

Info

Publication number: JP2007059933A
Application number: JP2006280957A
Authority: JP
Inventors: Tamito Suzuki; 民人鈴木
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2006-10-16
Filing date: 2006-10-16
Publication date: 2007-03-08
Anticipated expiration: 2022-09-27
Also published as: JP4360393B2

Abstract

【課題】段差を覆うポリシリコン層をパターニングする際に段差の側壁でポリシリコン残渣を十分に除去すると共に段差とは別の領域で上下のポリシリコン層の加工を可能にする。
【解決手段】基板１０の一方の主面において、第１の領域では段差を覆ってポリシリコン層１６Ａを堆積し、第２の領域では下地絶縁膜の上に下方ポリシリコン層を介して上方ポリシリコン層を堆積する。プラズマエッチング処理において、第１のステップではＨＢｒ及びＣｌ_２含有の混合ガスを用いて段差の側壁にポリシリコン残渣１６ａ，１６ｂが残存するまでポリシリコン層１６Ａをレジスト層１８Ａをマスクとしてエッチングすると共に上方ポリシリコン層を選択エッチングし、第２のステップではＨＢｒ単独のガスを用いてポリシリコン残渣１６ａ，１６ｂを除去すると共に下方ポリシリコン層を選択エッチングし、第３のステップではオーバーエッチングを行なう。
【選択図】図３

Description

この発明は、多層ゲート電極構造又はスタックドキャパシタ電極構造を有する半導体メモリ等の半導体装置を製作する際に用いるに好適なポリシリコンエッチング方法に関するものである。

従来、多層ゲート電極構造を有する半導体メモリとしては、ＥＥＰＲＯＭ（電気的に消去・プログラム可能なリード・オンリィ・メモリ）、フラッシュメモリ等が知られている。また、スタックドキャパシタ電極構造を有する半導体メモリとしては、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等が知られている。これらのメモリの製造過程にあっては、高低差０．３μｍ程度の垂直状段差を覆って堆積したポリシリコン層をドライエッチングにより精度よくパターニングすることが要求される。

このような要求に応えることができる従来のポリシリコンエッチング方法としては、高密度プラズマエッチング処理を第１及び第２のステップに分け、第１のステップでは、ＨＢｒ、Ｃｌ_２及びＯ_２の混合ガスを用いて２〜８ｍＴｏｒｒの低圧力領域でポリシリコン層を選択的にエッチングし、第２のステップではＨＢｒ及びＯ_２の混合ガスを用いて２０〜４０ｍＴｏｒｒの高圧力領域でポリシリコン残渣をエッチングするもの（以下、第１の従来法という）が知られている（例えば、特許文献１参照）。

従来の他のポリシリコンエッチング方法としては、ＲＩＥ（反応性イオンエッチング）法によりＨＢｒ、Ａｒ及びＯ_２の混合ガスを用いてポリシリコン層を選択的にエッチングするもの（以下、第２の従来法という）が知られている（例えば、特許文献２参照）。

従来の更に他のポリシリコンエッチング方法としては、第１の非等方エッチング工程でＣＣｌ_４及びＨｅの混合ガスを用いてポリシリコン層を選択的にエッチングし、第２の非等方エッチング工程でＣＣｌ_４、Ｈｅ及びＳＦ_６の混合ガスを用いてプラズマ散乱現象によりエッチング残渣を除去するもの（以下、第３の従来法という）が知られている（例えば、特許文献３参照）。
特許第２８２２９５２号公報特許第３０８８１７８号公報特許第２５７４０４５号公報

上記した第３の従来法によると、プラズマ散乱現象により等方性エッチングが進行するため、ポリシリコン層と下地絶縁膜との界面にノッチングと呼ばれる形状異常が発生するという問題点がある。また、上記した第２の従来法によると、Ａｒイオンがポリシリコン層の側壁におけるデポジション膜の生成を抑制するため、ポリシリコン層がサイドエッチング（アンダーカット）を受けやすく、寸法精度が低下するという問題点がある。

上記した第１の従来法によると、上記した第２及び第３の従来法の問題点を克服できる。しかし、隣り合うレジスト層間のスペース間隔が０．４μｍ程度に狭くなると、高低差０．３μｍの段差の側壁に残存したポリシリコン残渣をＨＢｒ及びＯ_２の混合ガスによるオーバーエッチングでは十分に除去することができないという問題点がある。

この発明の目的は、段差を覆うポリシリコン層をプラズマエッチングによりパターニングする際にポリシリコン層の異方性形状と下地絶縁膜の残膜とを確保しつつ段差の側壁で十分にポリシリコン残渣を除去することができると共に段差とは別の領域で上下のポリシリコン層を加工することができる新規なポリシリコンエッチング方法を提供することにある。

この発明に係るポリシリコンエッチング方法は、
一方の主面において第１の領域には段差を有する絶縁膜が形成されると共に該段差を覆って該絶縁膜の上に所定のポリシリコン層が形成され、しかも前記一方の主面において前記第１の領域とは別の第２の領域には下地絶縁膜の上に下方ポリシリコン層を介して上方ポリシリコン層が形成された半導体基板を用意する工程と、
前記段差の側壁の少なくとも一部を覆わないような所定のパターンを有する第１のレジスト層を前記所定のポリシリコン層の上に形成すると共に、前記下方ポリシリコン層の上方で前記上方ポリシリコン層の上に第２のレジスト層を形成する工程と、
ＨＢｒ及びＣｌ_２含有の混合ガスをエッチングガスとする第１のプラズマエッチング処理により前記所定のポリシリコン層を前記第１のレジスト層をマスクとしてエッチングして前記所定のポリシリコン層を前記第１のレジスト層に対応するパターンで残存させると共に前記所定のポリシリコン層の一部からなるポリシリコン残渣を前記段差の側壁に残存させ、しかも前記第１のプラズマエッチング処理により前記上方ポリシリコン層を前記第２のレジスト層をマスクとしてエッチングして前記上方ポリシリコン層を前記第２のレジスト層に対応するパターンで残存させる工程と、
ＨＢｒ単独のガスをエッチングガスとする第２のプラズマエッチング処理により前記ポリシリコン残渣を除去すると共に、前記第２のプラズマエッチング処理により前記下方ポリシリコン層を前記第２のレジスト層をマスクとしてエッチングして前記下方ポリシリコン層を前記第２のレジスト層に対応するパターンで前記上方ポリシリコン層の残存部の下に残存させる工程と、
前記第２のプラズマエッチング処理の後、前記第１及び第２のレジスト層をマスクとすると共にＨＢｒ又はＣｌ_２とＯ_２との混合ガスをエッチングガスとする第３のプラズマエッチング処理によりオーバーエッチングを行なう工程と
を含むものである。

この発明のポリシリコンエッチング方法によれば、ＨＢｒ及びＣｌ_２含有の混合ガスを用いる第１のプラズマエッチング処理により所定のポリシリコン層の大部分がエッチングされ、段差の側壁にはポリシリコン残渣が残される。また、第１のプラズマエッチング処理により上方ポリシリコン層がエッチングされ、上方ポリシリコン層が第２のレジスト層に対応するパターンで残される。第１のプラズマエッチング処理では、シリコン酸化膜等の下地絶縁膜に対するエッチング選択比が高いＨＢｒと、エッチング速度が速いＣｌ_２とを含む混合ガスをエッチングガスとして用いるので、下地絶縁膜の損傷を抑制しつつ高スループットのエッチングを行なえる。

次に、ＨＢｒ単独のガスを用いる第２のプラズマエッチング処理により段差の側壁からポリシリコン残渣が除去される。第２のプラズマエッチング処理では、エッチングガスとしてＨＢｒ単独のガスを用い、Ｏ_２等の添加ガスを使用しないので、水平方向の微細加工が可能になり、ポリシリコン残渣を十分に除去することができる。また、第２のプラズマエッチング処理により下方ポリシリコン層がエッチングされ、下方ポリシリコン層が第２のレジスト層に対応するパターンで上方ポリシリコン層の残存部の下に残される。

この発明のポリシリコンエッチング方法において、第２のプラズマエッチング処理では、５．０〜１０．０ｍＴｏｒｒの範囲内の圧力でプラズマエッチングを行なうのが好ましい。このようにすると、基板の一方の主面に入射するＢｒイオンの入射方向がやや乱雑となり、ポリシリコン残渣を容易に除去することができる。

また、第２のプラズマエッチング処理では、下地絶縁膜に対するポリシリコン層のエッチング選択比が２０〜４０の範囲内となる条件でプラズマエッチングを行なうのが好ましい。このようにすると、下地絶縁膜の損傷を防止できると共に、ポリシリコン層について異方性形状を確保するのが容易となり、しかもサイドエッチングやノッチングを抑制できる。エッチング選択比を２０〜４０の範囲内に設定するには、ＲＦ（高周波）バイアスパワーを１０〜２０Ｗの範囲内に設定するのが好ましい。

この発明のポリシリコンエッチング方法においては、前記第２のプラズマエッチング処理の後、前記第１及び第２のレジスト層をマスクとすると共にＨＢｒ又はＣｌ_２とＯ_２との混合ガスをエッチングガスとする第３のプラズマエッチング処理によりオーバーエッチングを行なうようにしたので、基板の一方の主面において低い段差部でポリシリコン残渣を容易に除去することができる。

この発明によれば、段差を覆うポリシリコン層をプラズマエッチング処理によりパターニングする際にプラズマエッチング処理を第１、第２及び第３のステップに分け、第１のステップではＨＢｒ及びＣｌ_２含有の混合ガスを用いてポリシリコン層の大部分をエッチングして段差の側壁にポリシリコン残渣を残し、第２のステップではＨＢｒ単独のガスを用いて段差の側壁からポリシリコン残渣を除去し、第３のステップではＨＢｒ又はＣｌ_２とＯ_２との混合ガスを用いてオーバーエッチングを行なうようにしたので、ポリシリコン層の異方性形状と下地絶縁膜の残膜とを確保しつつ段差の側壁で十分にポリシリコン残渣を除去することができ、特に隣り合うレジスト層間のスペース間隔が０．３μｍ程度に狭くなっても、高低差０．３μｍ程度の段差の側壁に残存したポリシリコン残渣を十分に除去することができる効果が得られる。また、段差とは別の領域では、第１のステップによりレジスト層をマスクとして上方ポリシリコン層をエッチングし、第２のステップにより上方ポリシリコン層上のレジスト層をマスクとして下方ポリシリコン層をエッチングし、第３のステップによりオーバーエッチングを行なうようにしたので、上下のポリシリコン層の加工のための専用のエッチング工程が不要になる効果も得られる。

図１〜７は、この発明の一実施形態に係るＥＥＰＲＯＭの製法を示すもので、図１〜４は、メモリアレイ部の断面を示し、図５〜７は、周辺回路部の断面を示す。

図１の工程では、例えばシリコンからなる半導体基板１０の一方の主面に熱酸化処理を施し、１５ｎｍ程度の厚さのシリコン酸化膜からなるゲート絶縁膜１２ａ，１２ｂを形成する。以下では、熱酸化処理により形成されたシリコン酸化膜を「熱酸化膜」と略称する。

次に、基板１０の一方の主面に絶縁膜１２ａ，１２ｂを覆って３００ｎｍ程度の厚さのポリシリコン層をＣＶＤ（ケミカル・ベーパー・デポジション）法により堆積する。ポリシリコン層の堆積中又は堆積後にポリシリコン層に導電型決定不純物をドープすることによりポリシリコン層をゲート電極層として使用可能なように低抵抗化する。この後、ポリシリコン層に選択的に熱酸化処理を施して熱酸化膜からなるゲート絶縁膜１２Ａ，１２Ｂを形成する。

次に、レジスト層をマスクとする選択的なドライエッチング処理によりポリシリコン層をパターニングして該ポリシリコン層の残存部からなるゲート電極層１４Ａ，１４Ｂを形成する。そして、熱酸化処理により電極層１４Ａ，１４Ｂの各側壁及び基板表面に熱酸化膜を形成する。このとき、基板表面に形成される熱酸化膜の厚さは、ゲート絶縁膜１２ａより厚く、例えば４４ｎｍ程度とすることができる。ゲート絶縁膜１２ａ，１２ｂを構成する熱酸化膜と、ゲート絶縁膜１２Ａ，１２Ｂを構成する熱酸化膜と、電極層１４Ａ，１４Ｂの各側壁及び基板表面を覆う熱酸化膜とは、一体をなす絶縁膜であるので、以下では、絶縁膜１２として表わす。絶縁膜１２は、絶縁膜１２ａ、電極層１４Ａ及び絶縁膜１２Ａの積層に基づく段差を有すると共に、絶縁膜１２ｂ、電極層１４Ｂ及び絶縁膜１２Ｂの積層に基づく段差を有し、これらの段差より低い段差（図示せず）も有する。

次に、絶縁膜１２を覆って３００ｎｍ程度の厚さのポリシリコン層１６をＣＶＤ法により堆積する。そして、前述したと同様にしてポリシリコン層１６を低抵抗化する。

周辺回路部においては、図５に示すように基板１０の一方の主面に熱酸化膜からなるゲート絶縁膜１２_Ｓを形成した後、ポリシリコン層１４Ｓを形成する。絶縁膜１２_Ｓは、ゲート絶縁膜１２ａ，１２ｂを形成するための熱酸化処理を流用して形成し、ポリシリコン層１４Ｓは、ゲート電極層１４Ａ，１４Ｂを形成するためのＣＶＤ、低抵抗化及びパターニング処理を流用して形成する。この後、図１のポリシリコン層１６を形成するためのＣＶＤ処理を流用して絶縁膜１２_Ｓの上にポリシリコン層１４Ｓを覆ってポリシリコン層１６を形成する。

図２の工程では、ポリシリコン層１６の上に所望のゲート電極パターンに従ってレジスト層１８Ａ，１８Ｂをホトリソグラフィ処理により形成する。レジスト層１８Ａ，１８Ｂは、いずれも段差の上部を覆い且つ段差の側壁の少なくとも一部を覆わないような所定のパターンで形成する。レジスト層１８Ａ，１８Ｂのいずれかが図示した部分以外の部分で段差の側壁を覆っていてもよい。隣り合うレジスト層１８Ａ、１８Ｂの間のスペース間隔Ｄは、０．３〜０．６μｍとすることができる。

周辺回路部においては、図５に示すように所望のゲート電極パターンに従ってレジスト層１８Ｓを形成する。レジスト層１８Ｓは、レジスト層１８Ａ，１８Ｂを形成するためのホトリソグラフィ処理を流用して形成する。レジスト層１８Ａ，１８Ｂ，１８Ｓの厚さは、いずれも２μｍ程度とすることができる。

図３及び図４の工程では、高密度のプラズマエッチング装置としてＥＣＲ（Electron Cyclotron Resonance）プラズマエッチング装置を用いてプラズマエッチング処理を行なう。図３の工程では、ＥＣＲプラズマエッチング装置の処理室内に基板１０をセットしてレジスト層１８Ａ，１８Ｂをマスクとする第１のプラズマエッチング処理をポリシリコン層１６に施すことによりそれぞれレジスト層１８Ａ，１８Ｂに対応したパターンを有するポリシリコン層からなるゲート電極層１６Ａ，１６Ｂを得る。第１のプラズマエッチング処理は、段差の側壁にポリシリコン層１６の部分からなるスペーサ状のポリシリコン残渣１６ａ〜１６ｄが残存する状態になるまで行なう。このときのエッチング条件は、一例として、
ガス流量：ＨＢｒ／Ｃｌ_２＝５０／５０ｓｃｃｍ
処理室内の圧力：４．０ｍＴｏｒｒ
マイクロ波パワー：１８００Ｗ
ＲＦバイアスパワー：６０Ｗ
とすることができる。ポリシリコンのエッチング速度は、３２０ｎｍ／ｍｉｎとすることができる。

第１のプラズマエッチング処理は、メインエッチングステップであり、形状異方性が強く、垂直状からやや順テーパー状に加工可能であるが、スペーサ状のポリシリコン残渣１６ａ〜１６ｄを除去することはできない。異方性形状を確保するため、エッチングガスとして、ＨＢｒ／Ｃｌ_２／Ｏ_２等を含む混合ガスを用いてもよく、処理室内の圧力は、１．０〜５．０ｍＴｏｒｒの範囲内に設定するのが好ましい。また、エッチング速度を確保するため、マイクロ波パワーは、１５００〜２０００Ｗの範囲内に、ＲＦバイアスパワーは、４０〜８０Ｗの範囲内にそれぞれ設定するのが好ましい。

周辺回路部においては、図６に示すように第１のプラズマエッチング処理を流用し且つレジスト層１８Ｓをマスクとしてポリシリコン層１６を選択的にエッチング処理することによりポリシリコン層からなるゲート電極層１６Ｓを得る。このとき、ポリシリコン層１４Ｓの側壁には、ポリシリコン層１６の部分からなるスペーサ状のポリシリコン残渣１６ｅ，１６ｆが残存する。

第１のプラズマエッチング処理によりポリシリコン残渣１６ａ〜１６ｄが現われた段階で図４に示す第２のプラズマエッチング処理に移る。第２のプラズマエッチング処理では、レジスト層１８Ａ，１８Ｂをマスクとすると共にＨＢｒ単独のガスをエッチングガスとしてプラズマエッチングを行なうことにより段差の側壁からスペーサ状のポリシリコン残渣１６ａ〜１６ｄを除去する。このときのエッチング条件は、一例として、
ガス流量：ＨＢｒ＝１００ｓｃｃｍ
処理室内の圧力：６．０ｍＴｏｒｒ
マイクロ波パワー：１２００Ｗ
ＲＦバイアスパワー：１５Ｗ
とすることができる。エッチング速度は、８０〜１２０ｎｍ／ｍｉｎとすることができる。

第２のプラズマエッチング処理は、この発明の特徴であるポリシリコン残渣除去ステップであり、エッチングガスとしては、ＨＢｒ単独のガスを用い、他のＣｌ_２，ＳＦ_６等のガスや側壁保護膜生成用のＯ_２，ＣＦ_４等のガスを添加しない。ＨＢｒ、Ｃｌ_２及びＳＦ_６の３種類のガスについて水平方向のエッチング進行度の大小関係を示すと、Ｃｌ_２＜ＨＢｒ＜＜ＳＦ_６となり、Ｃｌ_２では、水平方向のエッチング進行度が小さいため、スペーサ状のポリシリコン残渣１６ａ〜１６ｄを除去することができない。また、ＳＦ_６では反応が速すぎて、サイドエッチングによる寸法の細り、ノッチングの発生等を招くので好ましくない。これに対して、ＨＢｒは、垂直方向のエッチング進行に加えて水平方向にも微細なエッチングが進行するので、ポリシリコン残渣１６ａ〜１６ｄを除去するのに好適である。なお、Ｏ_２等のガスは、通常、ＳｉＯｘからなる側壁保護膜を生成して異方性形状を保持するために使用されるものであるが、第２のプラズマエッチング処理では、水平方向のエッチング進行を妨げるので、使用しない。

段差の側壁からスペーサ状のポリシリコン残渣１６ａ〜１６ｄを除去するためには、基板表面に入射するＢｒイオンの方向をやや乱雑な方向にする必要があり、この制御のために処理室内の圧力を高密度プラズマとしてはやや高めの５．０〜１０．０ｍＴｏｒｒとするのが好ましい。

ＨＢｒ単独のガスを使用するプラズマエッチングにおいて、エッチング速度の向上を目的としてＲＦバイアスパワーを高く設定すると、熱酸化膜に対するポリシリコンのエッチング選択比が１０以下となり、下地膜としての熱酸化膜に下地抜け等のダメージを与えることになる。熱酸化膜に対するポリシリコンのエッチング選択比としては、２０〜４０程度を確保するのが好ましく、このためには、ＲＦバイアスパワーを比較的低めの１０〜２０Ｗの範囲内に設定するのが好ましい。

上記のような条件を用いて第２のプラズマエッチング処理を行なうと、通常除去できないスペーサ状のポリシリコン残渣１６ａ〜１６ｄを段差の側壁から十分に除去することができる。また、このような条件自体が微細加工上で異方性形状を得るに好適なものであるため、第１のプラズマエッチング処理で加工済みのポリシリコン層１６Ａ，１６Ｂの各側壁に対してサイドエッチング等の寸法変換差を生じさせることがなく、加工済みのポリシリコン層１６Ａ，１６Ｂと下地絶縁膜１２との界面にノッチングを生じさせることがない。

周辺回路部においては、図７に示すように第２のプラズマエッチング処理を流用して且つレジスト層１８Ｓをマスクとしてポリシリコン層１４Ｓ及びポリシリコン残渣１６ｅ，１６ｆをエッチングすることによりレジスト層１８Ｓに対応したパターンを有するポリシリコン層からなるゲート電極層１４_Ｓを得る。ゲート電極層１６Ｓ，１４_Ｓは、互いに重なり合って１本のゲート電極を構成する。

第２のプラズマエッチング処理の後、レジスト層１８Ａ，１８Ｂ，１８Ｓをマスクとする第３のプラズマエッチング処理を行なう。この処理は、オーバーエッチングステップであり、エッチング条件は、一例として、
ガス流量：ＨＢｒ／Ｏ_２＝１００／６ｓｃｃｍ
処理室内の圧力：２．０ｍＴｏｒｒ
マイクロ波パワー：１２００Ｗ
ＲＦバイアスパワー：１５Ｗ
とすることができる。熱酸化膜に対するポリシリコンのエッチング選択比は、１８０程度とし、エッチング量は、２２０ｎｍ程度とすることができる。このようなオーバーエッチングによれば、低段差領域においてポリシリコン残渣を除去することができる。なお、第２のプラズマエッチング処理を行なわずに第３のプラズマエッチング処理を行なうと、スペーサ状のポリシリコン残渣１６ａ〜１６ｄは、高さが減少するものの、除去しきることはできない。

第３のプラズマエッチング処理では、エッチングガスとして、ＨＢｒ及びＯ_２の混合ガスの代りに、Ｃｌ_２及びＯ_２の混合ガスを用いてもよい。ＨＢｒ／Ｏ_２の混合ガス又はＣｌ_２／Ｏ_２の混合ガスを用いる場合、Ｏ_２の流量比でエッチング選択比を抑制することにより高めのエッチング選択比を設定し、下地熱酸化膜へのダメージを低減させる。例えば、Ｏ_２ガスの流量比を６〜４０％程度、圧力を１．０〜５．０ｍＴｏｒｒ、ＲＦバイアスパワーを１０〜３０Ｗ程度とすると、下地熱酸化膜に対するポリシリコンのエッチング選択比を１５０〜２００程度とし、２００〜２４０ｎｍ相当のオーバーエッチングを行なうことができる。

第３のプラズマエッチング処理の後は、図４，７に示すように周知のアッシング処理等によりレジスト層１８Ａ，１８Ｂ，１８Ｓを除去する。

上記した実施形態では高密度プラズマエッチング装置としてＥＣＲプラズマエッチング装置を用いたが、これに限らず、誘導結合（ＩＣＰ）型のプラズマエッチング装置あるいはヘリコン波を利用してプラズマを生成するプラズマエッチング装置等を用いてもよい。これらのプラズマエッチング装置は、いずれも公知の高密度プラズマエッチング装置である。

この発明の一実施形態に係るＥＥＰＲＯＭの製法におけるポリシリコン層形成工程を示す断面図である。図１の工程に続くレジスト層形成工程を示す断面図である。図２の工程に続く第１のエッチング工程を示す断面図である。図３の工程に続く第２のエッチング工程を示す断面図である。周辺回路部におけるレジスト層形成工程を示す断面図である。図５の工程に続く第１のエッチング工程を示す断面図である。図６の工程に続く第２のエッチング工程を示す断面図である。

符号の説明

１０：半導体基板、１２ａ，１２ｂ，１２_Ｓ：ゲート絶縁膜、１２：絶縁膜、１４Ａ，１４Ｂ，１４_Ｓ，１６Ｓ：ゲート電極層、１４Ｓ，１６：ポリシリコン層、１６ａ〜１６ｆ：ポリシリコン残渣、１８Ａ，１８Ｂ，１８Ｓ：レジスト層。

Claims

一方の主面において第１の領域には段差を有する絶縁膜が形成されると共に該段差を覆って該絶縁膜の上に所定のポリシリコン層が形成され、しかも前記一方の主面において前記第１の領域とは別の第２の領域には下地絶縁膜の上に下方ポリシリコン層を介して上方ポリシリコン層が形成された半導体基板を用意する工程と、
前記段差の側壁の少なくとも一部を覆わないような所定のパターンを有する第１のレジスト層を前記所定のポリシリコン層の上に形成すると共に、前記下方ポリシリコン層の上方で前記上方ポリシリコン層の上に第２のレジスト層を形成する工程と、
ＨＢｒ及びＣｌ_２含有の混合ガスをエッチングガスとする第１のプラズマエッチング処理により前記所定のポリシリコン層を前記第１のレジスト層をマスクとしてエッチングして前記所定のポリシリコン層を前記第１のレジスト層に対応するパターンで残存させると共に前記所定のポリシリコン層の一部からなるポリシリコン残渣を前記段差の側壁に残存させ、しかも前記第１のプラズマエッチング処理により前記上方ポリシリコン層を前記第２のレジスト層をマスクとしてエッチングして前記上方ポリシリコン層を前記第２のレジスト層に対応するパターンで残存させる工程と、
ＨＢｒ単独のガスをエッチングガスとする第２のプラズマエッチング処理により前記ポリシリコン残渣を除去すると共に、前記第２のプラズマエッチング処理により前記下方ポリシリコン層を前記第２のレジスト層をマスクとしてエッチングして前記下方ポリシリコン層を前記第２のレジスト層に対応するパターンで前記上方ポリシリコン層の残存部の下に残存させる工程と、
前記第２のプラズマエッチング処理の後、前記第１及び第２のレジスト層をマスクとすると共にＨＢｒ又はＣｌ_２とＯ_２との混合ガスをエッチングガスとする第３のプラズマエッチング処理によりオーバーエッチングを行なう工程と
を含むポリシリコンエッチング方法。