KR20170066197A - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR20170066197A
KR20170066197A KR1020160098401A KR20160098401A KR20170066197A KR 20170066197 A KR20170066197 A KR 20170066197A KR 1020160098401 A KR1020160098401 A KR 1020160098401A KR 20160098401 A KR20160098401 A KR 20160098401A KR 20170066197 A KR20170066197 A KR 20170066197A
Authority
KR
South Korea
Prior art keywords
etching
shape
gas
etched
etched film
Prior art date
Application number
KR1020160098401A
Other languages
English (en)
Other versions
KR101870221B1 (ko
Inventor
겐이치 구와하라
슈지 에노키다
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20170066197A publication Critical patent/KR20170066197A/ko
Application granted granted Critical
Publication of KR101870221B1 publication Critical patent/KR101870221B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법에 있어서, 반응성 가스를 이용해서 피에칭막을 에칭함에 의해 상기 피에칭막의 에칭 형상이 트레일링 형상으로 되는 제1 공정과, 상기 제1 공정 후, 스퍼터 에칭에 의해 상기 트레일링 형상을 수직 형상으로 하는 제2 공정을 갖는 것을 특징으로 한다.

Description

드라이 에칭 방법{DRY ETCHING METHOD}
본 발명은 반도체 장치의 제조 방법에 관한 것이며, 특히 피에칭 재료의 플라스마 에칭 기술에 관한 것이다.
최근에는 반도체 디바이스의 고집적화, 고속화를 달성시키기 위하여, 마스크 형성 방법에 있어서도 Self Align Double Patterning(SADP)이나 Self-Aligned Quadruple Patterning(SAQP) 등의 기술을 이용한 패턴의 축소화가 가속도적으로 진행되고 있다. 또한, 트랜지스터의 구조는 종래의 Planar형에서 3D 구조인 Fin Field Effect Transistor(Fin FET, 이하, Fin FET라 칭함) 구조로 복잡한 구조로 변화하고 있다.
그 때문에, 디바이스의 세대가 진행될 때마다 고애스펙트화가 진행되어, 보다 고도의 에칭 기술이 요구되도록 되어 오고 있다. 특히 Fin FET 게이트를 형성하는 실리콘의 트렌치의 에칭 공정이나, Fin FET 게이트를 넘어서 형성하는 Poly-Si의 더미 게이트 배선 에칭 공정에서는, 고애스펙트 구조이기 때문에 수직 에칭을 달성하는 것이 어렵다.
고애스펙트 구조의 좁은 패턴 간에서는, 화학 반응을 일으키는 에천트가 들어가기 어려워, 에칭이 진행되기 어렵기 때문에 테이퍼 형상, 또는 트레일링 형상으로 되어, 에칭 스톱을 일으키는 문제가 발생한다. 그 때문에, 예를 들면, 프로세스 가스 유량을 증가시키거나, 보다 휘발성이 높은 반응을 일으키는 가스로서 소량의 불소 함유 가스 등을 첨가해서 에칭이 멈추지 않도록 에칭 조건을 조정한다.
그러나, 좁은 패턴 간에서는, 동시에 반응 생성물량도 적기 때문에, 반응 생성물의 부착에 의해서 충분한 측벽 보호막을 형성할 수 없다. 이 때문에, 에칭이 진행됨에 따라서 마스크 바로 아래의 부분에 사이드 에칭 형상이 발생한다. 이 대책으로서, 예를 들면, 특허문헌 1에 나타내는 바와 같이 에칭 도중에 산소 플라스마의 스텝을 삽입해서 측벽을 보호와 에칭을 반복해서 에칭하는 방법이 고안되어 있다.
또는, 웨이퍼에 인가하는 RF 바이어스를 높여서 이온 스퍼터 작용을 강하게 함에 의해, 좁은 패턴 간의 에칭의 진행을 촉진하여, 반응 생성물을 증가시킴으로써 측벽을 보호하는 방법도 있다.
일본 특공평6-65214호 공보
그러나, 특허문헌 1의 방법에서는, 에칭에 의해 가공된 저면 모서리부의 트레일링 형상을 유지한 채로 다음의 산소 스텝에 이행하여, 에칭 표면을 산화시켜서 굳혀버리기 때문에, 이것을 반복함에 의해, 에칭 측벽이 스캘럽 형상으로 불리는 계단 형상으로 되는 문제가 있다.
또한, RF 바이어스의 출력을 증가시켜서 측벽 보호막을 형성하는 방법의 경우, 스퍼터 효과에 의해 마스크와의 선택성이 저하하여, 마스크의 숄더 드로핑이 발생하기 쉬워지는 문제가 있다.
이들 문제를 감안해서 본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법을 제공한다.
상기 과제를 해결하기 위하여, 본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법에 있어서, 반응성 가스를 이용해서 피에칭막을 에칭함에 의해 상기 피에칭막의 에칭 형상이 트레일링 형상으로 되는 제1 공정과, 상기 제1 공정 후, 스퍼터 에칭에 의해 상기 트레일링 형상을 수직 형상으로 하는 제2 공정을 갖는 것을 특징으로 한다.
또한, 본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법에 있어서, 반응성 가스를 이용해서 피에칭막을 에칭함에 의해 상기 피에칭막의 에칭 형상이 트레일링 형상으로 되는 제1 공정과, 상기 제1 공정 후, 불활성 가스만을 이용해서 상기 제1 공정 후의 피에칭막을 스퍼터 에칭하는 제2 공정을 갖는 것을 특징으로 한다.
본 발명은, 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭할 수 있다.
도 1은 본 발명의 드라이 에칭 방법에 있어서의 에칭 플로를 나타내는 도면.
도 2는 실리콘 에칭에 있어서의 이온 에칭의 원리도.
도 3은 실리콘 에칭에 있어서의 화학적 에칭의 원리도.
이하, 본 발명에 따른 실시형태를 도면을 이용해서 설명한다. 본 실시예는, 종래의 전자 사이클로트론 공명을 이용해서 에칭을 행하는 Electron Cyclotron Resonance(ECR) 에칭 장치를 이용해서 실시한 것이다.
도 1의 (a)는, 본 실시예에 따른 반도체 소자의 단면도이다. 반도체 실리콘 기판(101) 상에 얇은 SiO2막(102)을 형성하고, 하드 마스크로서 SiN막(103)을 형성한다. SiO2막(102)과 SiN막(103)은 적절한 프로세스 처리에 의해, 미리 패턴 간의 스페이스 폭이 40㎚인 디바이스 패턴이 전사되어 있고, 에칭 깊이의 목표로서는 200㎚로 한다.
우선 처음으로 제1 공정인 반응성 이온 어시스트 에칭 스텝의 조건으로서, 예를 들면, 마이크로파 전력을 600W, RF 바이어스 전력을 40W로 하고, 에칭 가스는 20㎖/min의 Cl2 가스와 5㎖/min의 O2 가스와 60㎖/min의 HBr 가스의 혼합 가스를 사용하고, 처리실 내 압력을 0.4Pa로 유지하고 웨이퍼 온도는 40℃를 유지한 조건으로 한다.
또한, 미리 이 조건의 에칭 속도를 측정해 두고, 이 조건에 있어서는, 1.0㎚/초의 에칭 속도인 것을 확인했다. 본 실시예에서는, 이 조건에서 20초, 에칭 처리를 행하고, 20㎚정도 에칭했다. 이때의 에칭 형상은, 도 1의 (b)에 나타내는 바와 같이 반응성 이온 어시스트 에칭에 의한 가공이기 때문에, 에칭 저면의 모서리부에 트레일링 형상이 발생한다.
다음으로 피에칭막과 화학 반응을 일으키지 않는 불활성 가스의 플라스마에 높은 RF 바이어스를 인가한 제2 공정인 이온 스퍼터 에칭 스텝의 처리를 행했다. 이 에칭 조건은, 예를 들면, 마이크로파 전력을 600W, RF 바이어스는 100W로 하고, 불활성 가스로서 100㎖/min의 Ar 가스를 사용하고, 처리실 내 압력을 0.4Pa로 유지하고 웨이퍼 온도는 40℃를 유지해서 10초간의 처리를 행했다.
이 이온 스퍼터 에칭 스텝의 처리에 의해, 도 1의 (c)에서 나타내는 바와 같이 이온 스퍼터 스텝에 의해 에칭 저면의 모서리부에 이온에 의한 스퍼터가 집중하여, 도 1의 (b)에서 발생한 트레일링 형상 부분만이 선택적으로 에칭되어 트레일링 형상을 제거할 수 있다.
이때의 에칭 저면의 모서리부에 스퍼터가 집중하는 이유로서는, 도 2에 나타내는 바와 같이 실리콘 기판(101)의 측벽을 가이드로 하여 이온이 에칭 저면에 안내됨에 의해, 패턴 측벽 저면의 모서리 부분에 이온 스퍼터의 에너지가 집중하기 때문이라고 생각된다. 이 현상에 의해, 저면의 모서리 부분에 형성된 트레일링 형상에 이온 스퍼터 효과가 집중하여, 높은 에너지를 모으기 때문에, 국부적으로 에칭이 진행해서 전체의 깊이는 변하지 않고 트레일링 형상만이 제거되는 것이라 생각된다.
또한, 트레일링 부분의 스퍼터 에칭에는, 불활성 가스의 플라스마이기 때문에, 화학 반응에 의한 에칭이 행해지지 않으므로 높은 이온 스퍼터 에너지를 필요로 한다. 이온 스퍼터 스텝의 RF 바이어스의 설정은, 하기에 나타내는 이유에 의해 결정된다.
일반적으로 반응성 이온 어시스트 에칭으로 트레일링 형상을 제거하기 위해서는, RF 바이어스를 증가시켜서 이온 스퍼터 효과를 향상시키는 방법을 생각할 수 있지만, 그 경우, 화학 반응도 수반하기 때문에, 마스크의 선택비가 저하하거나, 화학 반응에 의해 생성된 반응 생성물에 의해서 측벽이 테이퍼 형상으로 되는 문제가 발생한다.
한편, 본 발명에서는, 반응성 가스는 사용하지 않고 불활성 가스에 의해 이온 스퍼터를 행함에 의해서 마스크 선택비의 저하나 반응 생성물에 의한 문제가 발생하기 어렵다. 이 때문에, 반응성 이온 스퍼터 에칭 스텝보다도 높은 RF 바이어스를 인가할 수 있다. 즉, 이온 스퍼터 에칭 스텝의 RF 바이어스는, 제1 공정인 반응성 이온 어시스트 에칭 스텝보다도 높은 RF 바이어스를 인가할 수 있기 때문에 트레일링 형상을 효율 좋게 제거할 수 있다고 생각된다.
계속해서, 도 1의 (b)의 반응성 이온 어시스트 에칭 스텝과 도 1의 (c)에 따른 불활성 가스만의 플라스마에 의한 이온 스퍼터 에칭 스텝을 합계 10회, 반복해서 도 1의 (d)에 나타내는 바와 같이 목표의 깊이인 200㎚까지 에칭 처리를 행했다. 이와 같이 1사이클마다 트레일링 형상을 제거하면서 에칭을 진행할 수 있어, 최종 형상은 트레일링 형상이 없는 수직 에칭을 달성할 수 있었다.
본 발명의 이온 스퍼터 에칭 스텝의 실시 타이밍으로서, 반응성 이온 어시스트 에칭 스텝에서 형성되는 트레일링 형상이 작은 단계에서 실시할 필요가 있다. 트레일링 형상은, 통상적으로, 화학 반응에 의해 에칭이 등방성으로 진행함에 의해 발생한다. 그 때문에, 도 3에 나타내는 바와 같은 패턴이 있는 경우, 에천트가 에칭면에 도달할 때에는 패턴 측벽이 가이드로 되기 때문에, 어느 정도 방향성이 맞춰진 상태로 된다.
또한, 측벽에서 반사되면서 저면에 도달하기 때문에, 저면에서의 도달 확률은 중앙부가 높아지고, 필연적으로 저면 중앙부의 에칭이 선택적으로 진행되기 때문에, 패턴 폭을 직경으로 한 반원상(半圓狀)의 형상을 형성한다. 그 때문에, 트레일링 형상이 최대로 되는 경우의 에칭량은, 패턴 간의 치수의 절반의 깊이에 도달한 양으로 된다. 즉, 트레일링 형상이 최대로 되는 에칭 시간은, 하기의 (1)식으로 구할 수 있다.
(수식 1)
T=(W/2)/S (1)
T=에칭 시간(초)
W=패턴 간의 스페이스 폭(㎚)
S=에칭 속도(㎚/초)
(1)식으로부터 본 실시예에서는, 패턴 간의 스페이스 폭이 40㎚, 에칭 속도가 1.0㎚/초였으므로, 반응성 이온 어시스트 에칭 스텝의 처리 시간을 20초로 설정했다. 따라서, 보다 트레일링 형상을 효율 좋게 제거하기 위해서는, (1)식으로 구해지는 처리 시간 이하의 시간에 따라 이온 어시스트 에칭 스텝을 삽입할 필요가 있다. 환언하면, 반응성 이온 어시스트 에칭 스텝의 처리 시간은, (1)식으로 구해지는 시간 이하의 시간으로 하면 된다.
본 발명은, 반응성 이온 어시스트 에칭 스텝의 에칭 속도로부터, 패턴 간의 스페이스 폭의 절반 이하의 양을 에칭하는 시간을 산출하고, 산출된 시간의 에칭 처리별로 불활성 가스만에 의한 플라스마를 이용해서, 반응성 이온 어시스트 에칭 스텝보다도 높은 RF 바이어스를 인가한 이온 스퍼터 에칭 조건에서 처리하고, 반응성 이온 어시스트 에칭 스텝과 이온 스퍼터 에칭을 반복해서 규정의 에칭량까지 가공함에 의해서 마스크 선택비를 높게 유지하면서, 트레일링 형상이 없는, 수직 에칭 가공을 달성할 수 있다.
또한, 마스크 선택비를 유지하면서 수직 형상을 얻기 위해서는, 본 발명은, 반드시 반응성 이온 어시스트 에칭 스텝과 이온 스퍼터 에칭 스텝을 반복할 필요는 없다. 즉, 본 발명은, 반응성 이온 어시스트 에칭 스텝과 이온 스퍼터 에칭 스텝을 각각 적어도 1회씩 행함에 의해, 마스크 선택비를 유지하면서 수직 형상을 얻을 수 있다.
본 실시예에서는, 반응성 이온 어시스트 에칭 조건에서 트레일링 형상이 최대로 되는 깊이로부터 에칭 시간을 산출했지만, 이 최대 깊이가 되는 시간 이하에서 도 1의 (c)의 처리를 실시함에 의해서, 보다 작은 트레일링 형상의 단계에서 이온 스퍼터에 의한 수직화를 행할 수 있기 때문에, 수직화의 효과가 높아진다.
본 실시예에서는, 불활성 가스에 의한 플라스마 처리에서 100W의 RF 바이어스를 사용했지만, 불활성 가스에 의한 이온 스퍼터 에칭 스텝의 RF 바이어스는, 반응성 이온 어시스트 에칭 스텝보다도 높은 RF 바이어스를 인가한 경우에도 본 실시예와 마찬가지의 효과가 얻어진다.
또한, 본 실시예에서의 에칭 조건은, 실리콘 기판(101)을 에칭하기 위한 에칭 조건의 일례이고, 본 발명에 따른 에칭 조건은, 본 실시예에서의 에칭 조건으로 한정되는 것은 아니다.
또한, 본 실시예에서는, 실리콘 기판의 에칭을 예로 나타냈지만, 더미 게이트에서 사용되는 폴리실리콘의 에칭 공정이나, 그 밖의 실리콘 원소를 함유하는 재료의 에칭 공정 및 SiGe, 아모퍼스실리콘, WSi, SiO2, SiN, SiC, SiOC 등의 실리콘 원소를 함유하는 재료를 포함한 재료의 에칭 공정에서도 본 실시예와 마찬가지의 효과가 얻어진다.
또한 본 실시예에서는, 도 1의 (c)의 처리에 있어서, 불활성 가스로서 Ar 가스를 사용했지만, 이 밖에 He 가스, Ne 가스, Kr 가스, Xe 가스, N2 가스, 또는, 이들 중 2종류 이상을 혼합한 혼합 가스를 사용해도 된다. 또한, 본 실시예에 있어서 실리콘 기판의 마스크에는 SiN막에 의한 하드 마스크를 이용했지만, SiO2막, 레지스트 마스크 또는 다른 마스크 구조를 이용해도 본 발명은 적용 가능하다.
또한, 본 실시예에서는 플라스마원(源)에 마이크로파 ECR 플라스마를 이용했지만, 유도 결합형 플라스마, 용량 결합형 플라스마, 헬리콘파 플라스마 등의 플라스마원을 사용한 에칭에 있어서도 본 발명은 적용 가능하다.
101 실리콘 기판
102 SiO2막
103 SiN막

Claims (8)

  1. 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법에 있어서,
    반응성 가스를 이용해서 피에칭막을 에칭함에 의해 상기 피에칭막의 에칭 형상이 트레일링 형상(trailing shape)으로 되는 제1 공정과,
    상기 제1 공정 후, 스퍼터 에칭(sputter etching)에 의해 상기 트레일링 형상을 수직 형상으로 하는 제2 공정을 갖는 것을 특징으로 하는 드라이 에칭 방법.
  2. 마스크 선택비를 유지하면서 수직 형상으로 플라스마 에칭하는 드라이 에칭 방법에 있어서,
    반응성 가스를 이용해서 피에칭막을 에칭함에 의해 상기 피에칭막의 에칭 형상이 트레일링 형상으로 되는 제1 공정과,
    상기 제1 공정 후, 불활성 가스만을 이용해서 상기 제1 공정 후의 피에칭막을 스퍼터 에칭하는 제2 공정을 갖는 것을 특징으로 하는 드라이 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 공정과 상기 제2 공정을 반복하는 것을 특징으로 하는 드라이 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 피에칭막은, 실리콘 원소를 함유하는 재료인 것을 특징으로 하는 드라이 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 피에칭막의 구조는, 고(高)애스펙트비의 구조인 것을 특징으로 하는 드라이 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제2 공정의 상기 피에칭막에 인가하는 고주파 바이어스 전력을 상기 제1 공정의 상기 피에칭막에 인가하는 고주파 바이어스 전력보다 높게 하는 것을 특징으로 하는 드라이 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 공정의 시간은, 상기 마스크의 패턴 간의 스페이스 폭에 있어서의 절반의 값을 상기 제1 공정의 에칭 속도에 의해 나눈 값 이하의 시간인 것을 특징으로 하는 드라이 에칭 방법.
  8. 제2항에 있어서,
    상기 불활성 가스는, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스 중의 적어도 어느 하나의 가스인 것을 특징으로 하는 드라이 에칭 방법.
KR1020160098401A 2015-12-04 2016-08-02 드라이 에칭 방법 KR101870221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-237091 2015-12-04
JP2015237091A JP6557588B2 (ja) 2015-12-04 2015-12-04 ドライエッチング方法

Publications (2)

Publication Number Publication Date
KR20170066197A true KR20170066197A (ko) 2017-06-14
KR101870221B1 KR101870221B1 (ko) 2018-06-22

Family

ID=58800394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160098401A KR101870221B1 (ko) 2015-12-04 2016-08-02 드라이 에칭 방법

Country Status (4)

Country Link
US (1) US10192749B2 (ko)
JP (1) JP6557588B2 (ko)
KR (1) KR101870221B1 (ko)
TW (1) TWI630655B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024117212A1 (ja) * 2022-12-01 2024-06-06 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665214A (ja) 1992-06-17 1994-03-08 Bayer Ag 置換された（ベンゾチアゾリル−およびキノキサリル−メトキシ）フエニル−酢酸誘導体類
KR100218772B1 (ko) * 1991-01-22 1999-09-01 이데이 노부유끼 드라이에칭방법
KR100229241B1 (ko) * 1991-05-31 1999-11-01 이데이 노부유끼 드라이 에칭방법
US6540885B1 (en) * 2001-01-30 2003-04-01 Lam Research Corp. Profile control of oxide trench features for dual damascene applications
JP2003234328A (ja) * 2002-02-07 2003-08-22 Tokyo Electron Ltd エッチング方法
KR20130047663A (ko) * 2011-10-31 2013-05-08 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 에칭 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0665214B2 (ja) 1985-05-17 1994-08-22 日本電信電話株式会社 半導体装置の製造方法
US6191043B1 (en) * 1999-04-20 2001-02-20 Lam Research Corporation Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
US20050029221A1 (en) * 2003-08-09 2005-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench etching using HDP chamber
JP2005347585A (ja) * 2004-06-04 2005-12-15 Hitachi Ltd 半導体デバイス製造方法およびそのシステム
CN100517595C (zh) * 2004-07-02 2009-07-22 株式会社爱发科 蚀刻方法和系统
US7405162B2 (en) * 2004-09-22 2008-07-29 Tokyo Electron Limited Etching method and computer-readable storage medium
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP6173086B2 (ja) * 2013-07-19 2017-08-02 キヤノン株式会社 シリコン基板のエッチング方法
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
US9224615B2 (en) * 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218772B1 (ko) * 1991-01-22 1999-09-01 이데이 노부유끼 드라이에칭방법
KR100229241B1 (ko) * 1991-05-31 1999-11-01 이데이 노부유끼 드라이 에칭방법
JPH0665214A (ja) 1992-06-17 1994-03-08 Bayer Ag 置換された（ベンゾチアゾリル−およびキノキサリル−メトキシ）フエニル−酢酸誘導体類
US6540885B1 (en) * 2001-01-30 2003-04-01 Lam Research Corp. Profile control of oxide trench features for dual damascene applications
JP2003234328A (ja) * 2002-02-07 2003-08-22 Tokyo Electron Ltd エッチング方法
US20050150863A1 (en) * 2002-02-07 2005-07-14 Tokyo Electron Limited Etching method and etching apparatus
KR20130047663A (ko) * 2011-10-31 2013-05-08 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 에칭 방법

Also Published As

Publication number Publication date
US10192749B2 (en) 2019-01-29
JP6557588B2 (ja) 2019-08-07
TW201721735A (zh) 2017-06-16
TWI630655B (zh) 2018-07-21
US20170162397A1 (en) 2017-06-08
JP2017103403A (ja) 2017-06-08
KR101870221B1 (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
US9583339B2 (en) Method for forming spacers for a transistor gate
US9721807B2 (en) Cyclic spacer etching process with improved profile control
KR100518606B1 (ko) 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
US9378975B2 (en) Etching method to form spacers having multiple film layers
US7303999B1 (en) Multi-step method for etching strain gate recesses
JP4554461B2 (ja) 半導体装置の製造方法
US9368409B2 (en) Semiconductor structure and fabrication method
US9299576B2 (en) Method of plasma etching a trench in a semiconductor substrate
US9543409B2 (en) Production of spacers at flanks of a transistor gate
KR20160100924A (ko) 다수의 핀 피치 구조에 걸쳐 곧고, 높고, 균일한 핀을 위한 진보된 에칭 기법
US20070249113A1 (en) Stressor integration and method thereof
US9607840B2 (en) Method for forming spacers for a transistor gate
CN106952947B (zh) 鳍式场效应晶体管及其形成方法
CN105261566A (zh) 半导体结构的形成方法
KR101870221B1 (ko) 드라이 에칭 방법
CN106935503A (zh) 半导体器件的形成方法
US8003460B2 (en) Method of forming a semiconductor structure comprising a formation of at least one sidewall spacer structure
JP2011114216A (ja) 半導体装置の製造方法
CN105097494B (zh) 刻蚀方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
Meng et al. Gate patterning in 14 nm and beyond nodes: from planar devices to three dimensional FinFET devices
KR20200018547A (ko) 플라스마 에칭 방법
CN111863614A (zh) 半导体结构及其形成方法
CN107039274B (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant