CN107039274B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN107039274B CN107039274B CN201610079722.XA CN201610079722A CN107039274B CN 107039274 B CN107039274 B CN 107039274B CN 201610079722 A CN201610079722 A CN 201610079722A CN 107039274 B CN107039274 B CN 107039274B
- Authority
- CN
- China
- Prior art keywords
- groove
- semiconductor substrate
- trench
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 156
- 239000000758 substrate Substances 0.000 claims abstract description 154
- 238000005530 etching Methods 0.000 claims abstract description 83
- 239000010410 layer Substances 0.000 claims description 103
- 238000001039 wet etching Methods 0.000 claims description 92
- 239000011241 protective layer Substances 0.000 claims description 55
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 16
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 12
- 238000009499 grossing Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 description 19
- 239000000243 solution Substances 0.000 description 16
- 238000002955 isolation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000012670 alkaline solution Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitrogen ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H01L29/66795—
-
- H01L29/785—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法，其中方法包括：提供半导体衬底；刻蚀部分厚度的半导体衬底，在所述半导体衬底中形成沟槽，所述沟槽的两侧侧壁形成有对应的若干沟槽凹陷对，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对。所述方法能够增强栅极结构对鳍部的控制能力，改善短沟道效应。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构两侧半导体衬底内的源漏区。MOS晶体管通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于栅极结构两侧的鳍部内的源漏区。
形成鳍式场效应晶体管的方法包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部和横跨所述鳍部的栅极结构，所述栅极结构覆盖部分所述鳍部的顶部表面和侧壁；在栅极结构两侧侧壁表面形成侧墙；以侧墙和栅极结构为掩膜对栅极结构两侧的鳍部进行离子注入形成重掺杂的源漏区。
然而，现有技术形成的鳍式场效应晶体管的性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，栅极结构电场控制能力降低，短沟道效应严重。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；刻蚀部分厚度的半导体衬底，在所述半导体衬底中形成沟槽，所述沟槽的两侧侧壁形成有对应的若干沟槽凹陷对，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对。
可选的，当所述沟槽具有一个沟槽凹陷对时，形成所述沟槽的步骤为：在所述半导体衬底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出；第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；第二湿法刻蚀后，去除所述第一保护层和图形化的掩膜层。
可选的，当所述沟槽具有两个沟槽凹陷对时，形成所述沟槽的步骤为：在所述半导体衬底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出；第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；第二湿法刻蚀后，在所述第一沟槽和第二沟槽内壁形成第二保护层；沿着第一沟槽和第二沟槽向下刻蚀第二保护层和半导体衬底，在第二沟槽的底部形成第三沟槽；沿着所述第三沟槽对半导体衬底进行第三湿法刻蚀，使所述第三沟槽的侧壁向外突出；第三湿法刻蚀后，去除所述第一保护层、第二保护层和图形化的掩膜层。
可选的，当所述沟槽具有三个沟槽凹陷对，形成所述沟槽的步骤为：在所述半导体衬底上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出；第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；第二湿法刻蚀后，在所述第一沟槽和第二沟槽内壁形成第二保护层；沿着第一沟槽和第二沟槽向下刻蚀第二保护层和半导体衬底，在第二沟槽的底部形成第三沟槽；沿着所述第三沟槽对半导体衬底进行第三湿法刻蚀，使所述第三沟槽的侧壁向外突出；第三湿法刻蚀后，在所述第一沟槽、第二沟槽和第三沟槽内壁形成第三保护层；沿着第一沟槽、第二沟槽和第三沟槽向下刻蚀第三保护层和半导体衬底，在第三沟槽的底部形成第四沟槽；沿着所述第四沟槽对半导体衬底进行第四湿法刻蚀，使所述第四沟槽的侧壁向外突出；第四湿法刻蚀后，去除所述第一保护层、第二保护层、第三保护层和图形化的掩膜层。
可选的，所述第一湿法刻蚀、第二湿法刻蚀、第三湿法刻蚀和第四湿法刻蚀的工艺参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的体积百分比浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。
可选的，第一湿法刻蚀、第二湿法刻蚀、第三湿法刻蚀和第四湿法刻蚀的工艺参数为：采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
可选的，所述半导体衬底和所述鳍部的材料为单晶硅。
可选的，还包括：形成横跨鳍部的栅极结构，所述栅极结构覆盖部分鳍部的顶部表面和侧壁。
可选的，还包括：对所述鳍部进行边角圆滑处理。
可选的，所述边角圆滑处理的方法为：将所述鳍部放置于边角圆滑处理气体中，且对鳍部施加边角圆滑处理温度。
可选的，所述边角圆滑处理气体包括Ar，所述边角圆滑处理温度为800摄氏度～1150摄氏度，所述边角圆滑处理的时间为1min～30min。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底；鳍部，位于半导体衬底上，所述鳍部两侧侧壁具有对应的若干鳍部凸起对。
可选的，所述鳍部的两侧侧壁具有对应的一个鳍部凸起对。
可选的，所述鳍部的两侧侧壁具有对应的两个鳍部凸起对。
可选的，所述鳍部的两侧侧壁具有对应的三个鳍部凸起对。
与现有技术相比，本发明的技术方案具有以下优点：
由于在所述半导体衬底中形成了沟槽，所述沟槽的两侧侧壁形成有对应的若干沟槽凹陷对，相邻的沟槽之间的半导体衬底作为鳍部，由于所述沟槽的侧壁形状限定了鳍部的侧壁形状，使得所述沟槽凹陷对的区域对应形成鳍部凸起对，由于鳍部的两侧侧壁具有对应的鳍部凸起对，使得鳍部中沟道的有效长度增加，且鳍部的侧壁具有和所述鳍部凸起对应的鳍部凹陷，所述鳍部凹陷处的鳍部宽度较小，使得后续在形成横跨鳍部的栅极结构后，栅极结构对鳍部的电场控制能力增强，改善了短沟道效应。
附图说明
图1至图7为本发明第一实施例中鳍式场效应晶体管形成过程的结构示意图；
图8至图11为本发明第二实施例中鳍式场效应晶体管形成过程的结构示意图；
图12至图15为本发明第三实施例中鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
针对现有技术中形成的鳍式场效应晶体管进行分析，鳍式场效应晶体管的鳍部通常通过对半导体衬底进行图形化而形成，鳍部的侧壁形貌为平面式。随着特征尺寸的进一步增加，尤其技术节点降低到10nm以下的时候，现有技术中的鳍式场效应晶体管的短沟道效应严重。
在此基础上，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底；刻蚀部分厚度的半导体衬底，在所述半导体衬底中形成沟槽，所述沟槽的两侧侧壁形成有对应的若干沟槽凹陷对，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对。本发明使得鳍部的侧壁具有鳍部凸起对，能够增强栅极结构的电场控制能力，改善短沟道效应。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图1至图7为本发明第一实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图1，提供半导体衬底100。
本实施例中，半导体衬底100的材料为单晶硅。
需要说明的是，由于后续工艺中，所述半导体衬底100的一部分会构成鳍部，鳍部的材料为需要为单晶材料，故半导体衬底100的材料需要为单晶的硅材料。
本实施例中，半导体衬底100表面的晶向为<100>。在其它实施例中，半导体衬底100的表面也可以选择其它的晶向，如<101>、<001>、<010>或<110>等。
继续参考图1，在所述半导体衬底100上形成图形化的掩膜层110。
所述图形化的掩膜层110定义出后续待形成的第一沟槽120的位置。所述图形化的掩膜层110的材料为氮化硅或者氧化硅。
参考图2，以所述图形化的掩膜层110为掩膜向下刻蚀半导体衬底100，在半导体衬底100中形成第一沟槽120。
本实施例图2中，以向下刻蚀半导体衬底100后形成的第一沟槽120的剖面形状为U形作为示例。在其它实施例中，向下刻蚀半导体衬底100后形成的第一沟槽120的剖面形状还可以为碗形。
若向下刻蚀半导体衬底100后，第一沟槽120的剖面形状为U形时，需要采用各向异性干法刻蚀工艺向下刻蚀半导体衬底100，从而形成剖面形状为U形的第一沟槽120；若向下刻蚀半导体衬底100后，第一沟槽120的剖面形状为碗形时，需要先采用各向异性干法刻蚀工艺后采用各向同性干法刻蚀工艺刻蚀半导体衬底100，从而形成剖面形状为碗形第一沟槽120。
本实施例中，向下刻蚀半导体衬底100后，形成的第一沟槽120的剖面形状为U形，采用的各向异性干法刻蚀工艺的具体参数为：采用的刻蚀气体为CF4、HBr、CHF3、CH2F2、NF3、O2和Ar，CF4的流量为10sccm～300sccm，HBr的流量为10sccm～200sccm，CHF3的流量为10sccm～100sccm，CH2F2的流量为10sccm～100sccm，NF3的流量为10sccm～100sccm，O2的流量为10sccm～100sccm，Ar的流量为10sccm～500sccm，源射频功率为100瓦～1000瓦，偏置射频功率为50瓦～200瓦，腔室压强为5mtorr～200mtorr。
参考图3，沿着所述第一沟槽120对半导体衬底100进行第一湿法刻蚀，使所述第一沟槽120的侧壁向外突出。
所述第一沟槽120的侧壁向外突出是相对于第一沟槽120内来说明的。
所述第一湿法刻蚀具有各向异性，具体的，所述第一湿法刻蚀中采用的刻蚀溶液沿着晶向<110>或<100>的腐蚀速率较快，因此，采用第一湿法刻蚀的工艺刻蚀半导体衬底100后，使得所述第一沟槽120的侧壁向外突出。
本实施例中，进行第一湿法刻蚀后，第一沟槽120的剖面形状为西格玛的形状。
所述第一湿法刻蚀采用的刻蚀溶液可以为有机碱性溶液，还可以为无机碱性溶液。
当所述第一湿法刻蚀采用的刻蚀溶液为有机碱性溶液时，所述有机碱性溶液可以为四甲基氢氧化铵(Tetramethy lammonium Hydroxide，TMAH)；当所述第一湿法刻蚀采用的刻蚀溶液为无机碱性溶液时，所述无机碱性溶液可以为KOH、NaOH和NH4OH中的一种或任意组合。
本实施例中，所述第一湿法刻蚀采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。在其它实施例中，所述第一湿法刻蚀采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
参考图4，第一湿法刻蚀后，在所述第一沟槽120内壁形成第一保护层130。
所述第一保护层130的作用为：在后续向下刻蚀第一保护层130和半导体衬底100以形成第二沟槽的过程中，保护第一沟槽120侧壁的半导体衬底100不受到刻蚀损伤。所述第一保护层130的材料可以为氮化硅。
形成第一保护层130的工艺为等离子体钝化工艺，具体的，采用氮等离子体对所述第一沟槽120的内壁进行处理，使得在第一沟槽120的内壁形成第一保护层130。
参考图5，沿着第一沟槽120向下刻蚀第一保护层130和半导体衬底100，在第一沟槽120的底部形成第二沟槽140。
具体的，一方面向下刻蚀第一保护层130，此时，对第一沟槽120底部的第一保护层130的刻蚀程度大于对第一沟槽120侧壁的第一保护层130的刻蚀程度，使得将第一沟槽120底部的第一保护层130刻蚀去除，并且，第一沟槽120侧壁的第一保护层130不会被去除；另一方面，刻蚀去除第一沟槽120底部的第一保护层130后，继续向下刻蚀半导体衬底100，在第一沟槽120的底部形成第二沟槽140，此时，半导体衬底100相比第一保护层130具有高的刻蚀选择比，第一沟槽120侧壁的第一保护层130保护第一沟槽120侧壁的半导体衬底100不受到刻蚀损伤。
本实施例图5中，以向下刻蚀第一保护层130和半导体衬底100后形成的第二沟槽140的剖面形状为U形作为示例。在其它实施例中，向下刻蚀第一保护层130和半导体衬底100后形成的第二沟槽140的剖面形状还可以为碗形。
若向下刻蚀第一保护层130和半导体衬底100后，形成的第二沟槽140的剖面形状为U形时，需要采用各向异性干法刻蚀工艺向下刻蚀第一保护层130和半导体衬底100，从而形成剖面形状为U形的第二沟槽140；若向下刻蚀第一保护层130和半导体衬底100后，形成的第二沟槽140的剖面形状为碗形时，需要先采用各向异性干法刻蚀工艺后采用各向同性干法刻蚀工艺刻蚀第一保护层130和半导体衬底100，从而形成剖面形状为碗形第二沟槽140。
本实施例中，向下刻蚀第一保护层130和半导体衬底100后，形成的第二沟槽140的剖面形状为U形，所采用的各向异性干法刻蚀工艺的具体参数为：采用的刻蚀气体为CF4、HBr、CHF3、CH2F2、NF3、O2和Ar，CF4的流量为10sccm～300sccm，HBr的流量为10sccm～200sccm，CHF3的流量为10sccm～100sccm，CH2F2的流量为10sccm～100sccm，NF3的流量为10sccm～100sccm，O2的流量为10sccm～100sccm，Ar的流量为10sccm～500sccm，源射频功率为100瓦～1000瓦，偏置射频功率为50瓦～200瓦，腔室压强为5mtorr～200mtorr。
参考图6，沿着所述第二沟槽140对半导体衬底100进行第二湿法刻蚀，使所述第二沟槽140的侧壁向外突出。
所述第二沟槽140的侧壁向外突出是相对于第二沟槽140内来说明的。
所述第二湿法刻蚀具有各向异性，具体的，所述第二湿法刻蚀中采用的刻蚀溶液沿着晶向<110>或<100>的腐蚀速率较快，因此，采用第二湿法刻蚀的工艺刻蚀半导体衬底100后，使得所述第二沟槽140的侧壁向外突出。
本实施例中，进行第二湿法刻蚀后，第二沟槽140的剖面形状呈西格玛的形状。
第二湿法刻蚀的具体参数参照第一湿法刻蚀采用的参数，不再详述。
参考图7，第二湿法刻蚀后，去除所述第一保护层130和图形化的掩膜层110。
本实施例中，所述第一保护层130和图形化的掩膜层110均为氮化硅，可以采用磷酸溶液去除第一保护层130和图形化的掩膜层110。
本实施例中，参考图7，形成了由上到下两个层叠的西格玛沟槽，分别为西格玛形的第一沟槽120和位于第一沟槽120底部的西格玛形的第二沟槽140。通过形成第一沟槽120和第二沟槽140，在半导体衬底100中形成沟槽，使得所述沟槽的两侧侧壁形成有对应的一个沟槽凹陷对，该沟槽凹陷对分别位于沟槽两侧侧壁，而相邻的沟槽之间的半导体衬底100作为鳍部150，所述沟槽凹陷对的区域形成鳍部凸起对，使得鳍部150两侧侧壁具有对应的一个鳍部凸起对。
需要说明的是，所述一个沟槽凹陷对指的是：第一沟槽120的侧壁向外突出的部分与第二沟槽140的侧壁向外突出的部分之间对应形成的第一沟槽凹陷对。
另需说明的是，在半导体衬底100边缘区域，与所述鳍部150高度对应的半导体衬底100在后续的工艺中会被去除。
之后，还可以包括：在所述沟槽中形成隔离结构，所述隔离结构的表面低于所述鳍部150的顶部表面；形成横跨所述鳍部150的栅极结构，所述栅极结构位于隔离结构上、覆盖部分鳍部150的顶部表面和侧壁。
本实施例中，形成的鳍式场效应晶体管，参考图7，包括：半导体衬底100；鳍部150，位于所述半导体衬底100上，所述鳍部150两侧侧壁具有对应的一个鳍部凸起对。
需要说明的是，本实施例中，该鳍部凸起对均具有尖端。
第二实施例
第二实施例与第一实施例的区别在于：在半导体衬底中形成沟槽，所述沟槽的两侧侧壁形成对应的两个沟槽凹陷对，每个沟槽凹陷对分别位于沟槽两侧侧壁，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对。关于第二实施例与第一实施例相同的部分，不再详述。
图8至图11为本发明第二实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图8，图8为在图6基础上形成的示意图，第二湿法刻蚀后，在所述第一沟槽120和第二沟槽140内壁形成第二保护层260。
形成第二保护层260后，第一沟槽120侧壁的第二保护层260和第一沟槽120侧壁的第一保护层130重合，在图8中仅示出了第二保护层260，未将第一保护层130示出。
所述第二保护层260的作用为：在后续向下刻蚀第二保护层260和半导体衬底100以形成第三沟槽的过程中，保护第一沟槽120和第二沟槽140侧壁的半导体衬底100不受到刻蚀损伤。所述第二保护层260的材料可以为氮化硅。
形成第二保护层260的工艺为等离子体钝化工艺，具体的，采用氮等离子体对所述第一沟槽120和第二沟槽140的内壁进行处理，使得在第一沟槽120和第二沟槽140的内壁形成第二保护层260。
参考图9，沿着第一沟槽120和第二沟槽140向下刻蚀第二保护层260和半导体衬底100，在第二沟槽140的底部形成第三沟槽270。
具体的，一方面向下刻蚀第二保护层260，此时，对第二沟槽140底部的第二保护层260的刻蚀程度大于对第二沟槽140侧壁的第二保护层260的刻蚀程度，使得将第二沟槽140底部的第二保护层260刻蚀去除，并且，第一沟槽120和第二沟槽140侧壁的第二保护层260不会被去除；另一方面，刻蚀去除第二沟槽140底部的第二保护层260后，继续向下刻蚀半导体衬底100，在第二沟槽140的底部形成第三沟槽270，此时，半导体衬底100相比第二保护层260具有高的刻蚀选择比，第一沟槽120和第二沟槽140侧壁的第二保护层260保护对应遮盖的半导体衬底100不受到刻蚀损伤。
本实施例图9中，以向下刻蚀第二保护层260和半导体衬底100后形成的第三沟槽270的剖面形状为U形作为示例。在其它实施例中，向下刻蚀第二保护层260和半导体衬底100后形成的第三沟槽270的剖面形状还可以为碗形。关于形成U形或碗形的第三沟槽270的刻蚀参数参照本实施例中在形成U形或碗形的第二沟槽140过程中的工艺参数，不再详述。
参考图10，沿着所述第三沟槽270对半导体衬底100进行第三湿法刻蚀，使所述第三沟槽270的侧壁向外突出。
所述第三沟槽270的侧壁向外突出是相对于第三沟槽270内来说明的。
所述第三湿法刻蚀具有各向异性，具体的，所述第三湿法刻蚀中采用的刻蚀溶液沿着晶向<110>或<100>的腐蚀速率较快，因此，采用第三湿法刻蚀的工艺刻蚀半导体衬底100后，使得所述第三沟槽270的侧壁向外突出。
本实施例中，进行第三湿法刻蚀后，第三沟槽270的剖面形状为西格玛的形状。
第三湿法刻蚀的具体参数参照第一湿法刻蚀采用的参数，不再详述。
在第三湿法刻蚀的过程中，第二保护层260能够保护第一沟槽120和第二沟槽140侧壁的半导体衬底100不受到刻蚀损伤。
参考图11，第三湿法刻蚀后，去除所述第一保护层130、第二保护层260和图形化的掩膜层110。
本实施例中，所述第一保护层130、第二保护层260和图形化的掩膜层110均为氮化硅，可以采用磷酸溶液去除第一保护层130、第二保护层260和图形化的掩膜层110。
本实施例中，参考图11，形成了由上到下三个层叠的西格玛沟槽，分别为西格玛形的第一沟槽120、位于第一沟槽120底部的西格玛形的第二沟槽140和位于第二沟槽140底部的西格玛形的第三沟槽270。通过形成第一沟槽120、第二沟槽140和第三沟槽270，在半导体衬底100中形成沟槽，使得所述沟槽的两侧侧壁形成有对应的两个沟槽凹陷对，各个沟槽凹陷对分别位于沟槽两侧侧壁，而相邻的所述沟槽之间的半导体衬底100作为鳍部280，所述沟槽凹陷对的区域形成鳍部凸起对，使得鳍部280两侧侧壁具有对应的两个鳍部凸起对。
需要说明的是，所述两个沟槽凹陷对指的是：第一沟槽120的侧壁向外突出的部分与第二沟槽140的侧壁向外突出的部分之间对应形成的第一沟槽凹陷对、以及第二沟槽140的侧壁向外突出的部分与第三沟槽270的侧壁向外突出的部分之间对应形成的第二沟槽凹陷对。
另需说明的是，在半导体衬底100边缘区域，与所述鳍部280高度对应的半导体衬底100会在后续的工艺中被去除。
之后，还可以包括：在所述沟槽中形成隔离结构，所述隔离结构的表面低于所述鳍部280的顶部表面；形成横跨所述鳍部280的栅极结构，所述栅极结构位于隔离结构上、覆盖部分鳍部280的顶部表面和侧壁。
本实施例中，形成的鳍式场效应晶体管，参考图11，包括：半导体衬底100；鳍部280，位于所述半导体衬底100上，所述鳍部280两侧侧壁具有对应的两个鳍部凸起对。
需要说明的是，本实施例中，各对鳍部凸起均具有尖端。
第三实施例
第三实施例与第二实施例的区别在于：在半导体衬底中形成沟槽，所述沟槽的两侧侧壁形成有对应的三个沟槽凹陷对，每个沟槽凹陷对分别位于沟槽两侧侧壁，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对。关于第三实施例与第二实施例相同的部分，不再详述。
图12至图15为本发明第三实施例中鳍式场效应晶体管形成过程的结构示意图。
参考图12，图12为在图10基础上形成的示意图，第三湿法刻蚀后，在所述第一沟槽120、第二沟槽140和第三沟槽270内壁形成第三保护层390。
形成第三保护层390后，第一沟槽120侧壁的第三保护层390和第一沟槽120侧壁的第一保护层130、第二保护层260重合，第二沟槽140侧壁的第三保护层390和第二沟槽140侧壁的第二保护层260重合，在图12中仅示出了第三保护层390，未将第一保护层130和第二保护层260示出。
所述第三保护层390的作用为：在后续向下刻蚀第三保护层390和半导体衬底100以形成第四沟槽的过程中，保护第一沟槽120、第二沟槽140和第三沟槽270侧壁的半导体衬底100不受到刻蚀损伤。所述第三保护层390的材料可以为氮化硅。
形成第三保护层390的工艺为等离子体钝化工艺，具体的，采用氮等离子体对所述第一沟槽120、第二沟槽140和第三沟槽270的内壁进行处理，使得在第一沟槽120、第二沟槽140和第三沟槽270的内壁形成第三保护层390。
对所述第一沟槽120、第二沟槽140和第三沟槽270的内壁进行离子注入，注入的离子例如可以为氮离子，然后进行退火处理，使得在第一沟槽120、第二沟槽140和第三沟槽270的内壁形成第三保护层390。
参考图13，沿着第一沟槽120、第二沟槽140和第三沟槽270向下刻蚀第三保护层390和半导体衬底100，在第三沟槽270的底部形成第四沟槽400。
具体的，一方面向下刻蚀第三保护层390，此时，对第三沟槽270底部的第三保护层390的刻蚀程度大于对第三沟槽270侧壁的第三保护层390的刻蚀程度，使得将第三沟槽270底部的第三保护层390刻蚀去除，并且，第一沟槽120、第二沟槽140和第三沟槽270侧壁的第三保护层390不会被去除；另一方面，刻蚀去除第三沟槽270底部的第三保护层390后，继续向下刻蚀半导体衬底100，在第三沟槽270的底部形成第四沟槽400，此时，半导体衬底100相比第三保护层390具有高的刻蚀选择比，第一沟槽120、第二沟槽140和第三沟槽270侧壁的第三保护层390保护对应遮盖的半导体衬底100不受到刻蚀损伤。
本实施例图13中，以向下刻蚀第三保护层390和半导体衬底100后形成的第四沟槽400的剖面形状为U形作为示例。在其它实施例中，向下刻蚀第三保护层390和半导体衬底100后形成的第四沟槽400的剖面形状还可以为碗形。关于形成U形或碗形的第四沟槽400参照本实施例中在形成U形或碗形的第三沟槽270过程中的工艺，不再详述。
参考图14，沿着所述第四沟槽400对半导体衬底100进行第四湿法刻蚀，使所述第四沟槽400的侧壁向外突出。
所述第四沟槽400的侧壁向外突出是相对于第四沟槽400内来说明的。
所述第四湿法刻蚀具有各向异性，具体的，所述第四湿法刻蚀中采用的刻蚀溶液沿着晶向<110>或<100>的腐蚀速率较快，因此，采用第四湿法刻蚀的工艺刻蚀半导体衬底100后，使得所述第四沟槽400的侧壁向外突出。
本实施例中，进行第四湿法刻蚀后，第四沟槽400的剖面形状为西格玛的形状。
第四湿法刻蚀的具体参数参照第一湿法刻蚀采用的参数，不再详述。
在第四湿法刻蚀的过程中，第三保护层390能够保护第一沟槽120、第二沟槽140和第三沟槽270侧壁的半导体衬底100不受到刻蚀损伤。
参考图15，第四湿法刻蚀后，去除所述第一保护层130、第二保护层260、第三保护层390和图形化的掩膜层110。
本实施例中，所述第一保护层130、第二保护层260、第三保护层390和图形化的掩膜层110均为氮化硅，可以采用磷酸溶液去除第一保护层130、第二保护层260、第三保护层390和图形化的掩膜层110。
本实施例中，参考图15，形成了由上到下四个层叠的西格玛沟槽，分别为西格玛形的第一沟槽120、位于第一沟槽120底部的西格玛形的第二沟槽140、位于第二沟槽140底部的西格玛形的第三沟槽270和位于第三沟槽270底部的西格玛形的第四沟槽400。通过形成第一沟槽120、第二沟槽140、第三沟槽270和第四沟槽400，在半导体衬底100中形成沟槽，使得所述沟槽的两侧侧壁形成有对应的三个沟槽凹陷对，各个沟槽凹陷对分别位于沟槽两侧侧壁，而相邻的所述沟槽之间的半导体衬底100作为鳍部410，所述沟槽凹陷对的区域形成鳍部凸起对，使得鳍部410两侧侧壁具有对应的三对鳍部凸起对。
需要说明的是，所述三个沟槽凹陷对指的是：第一沟槽120的侧壁向外突出的部分与第二沟槽140的侧壁向外突出的部分之间对应形成的第一沟槽凹陷对、第二沟槽140的侧壁向外突出的部分与第三沟槽270的侧壁向外突出的部分之间对应形成的第二沟槽凹陷对、以及第三沟槽270的侧壁向外突出的部分与第四沟槽400的侧壁向外突出的部分之间对应形成的第三沟槽凹陷对。
另需说明的是，在半导体衬底100边缘区域，与所述鳍部410高度对应的半导体衬底100会在后续的工艺中被去除。
之后，还可以包括：在所述沟槽中形成隔离结构，所述隔离结构的表面低于所述鳍部410的顶部表面；形成横跨所述鳍部410的栅极结构，所述栅极结构位于隔离结构上、覆盖部分鳍部410的顶部表面和侧壁。
本实施例中，形成的鳍式场效应晶体管，参考图15，包括：半导体衬底100；鳍部410，位于所述半导体衬底100上，所述鳍部410两侧侧壁具有对应的三个鳍部凸起对。
需要说明的是，本实施例中，各对鳍部凸起均具有尖端。
第四实施例
第四实施例与第一实施的区别在于：在第一实施例的基础上，在形成鳍部后，对所述鳍部进行边角圆滑处理。使得鳍部凸起对的尖端被圆滑。能够避免当形成横跨所述鳍部的栅极结构后，该鳍部凸起对的尖端处的电场强度过大，从而避免将栅极结构和鳍部之间击穿。
所述边角圆滑处理的方法为：将所述鳍部放置于边角圆滑处理气体中，且对鳍部施加边角圆滑处理温度。
所述边角圆滑处理气体包括Ar，所述边角圆滑处理温度为800摄氏度～1150摄氏度，所述边角圆滑处理的时间为1min～30min。
第五实施例
第五实施例与第二实施的区别在于：在第二实施例的基础上，在形成鳍部后，对所述鳍部进行边角圆滑处理。使得鳍部凸起对的尖端被圆滑。能够避免当形成横跨所述鳍部的栅极结构后，该鳍部凸起对的尖端处的电场强度过大，从而避免将栅极结构和鳍部之间击穿。
所述边角圆滑处理的方法参照第四实施例中边角圆滑处理的方法，不再详述。
第六实施例
第六实施例与第三实施的区别在于：在第三实施例的基础上，在形成鳍部后，对所述鳍部进行边角圆滑处理。使得鳍部凸起对的尖端被圆滑。能够避免当形成横跨所述鳍部的栅极结构后，该鳍部凸起对的尖端处的电场强度过大，从而避免将栅极结构和鳍部之间击穿。
所述边角圆滑处理的方法参照第四实施例中边角圆滑处理的方法，不再详述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
刻蚀部分厚度的半导体衬底，在所述半导体衬底中形成沟槽，所述沟槽的剖面形状为西格玛的形状，所述沟槽的两侧侧壁形成有对应的若干沟槽凹陷对，相邻的沟槽之间的半导体衬底作为鳍部，所述沟槽凹陷对的区域形成鳍部凸起对；
当所述沟槽具有一个沟槽凹陷对时，形成所述沟槽的步骤为：
在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；
沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出，所述第一湿法刻蚀具有各向异性，具体的，所述第一湿法刻蚀中采用的刻蚀溶液沿着晶向<110>或<100>的腐蚀速率较快；
第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；
沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；
沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；
第二湿法刻蚀后，去除所述第一保护层和图形化的掩膜层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述沟槽具有两个沟槽凹陷对时，形成所述沟槽的步骤为：
在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；
沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出；
第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；
沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；
沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；
第二湿法刻蚀后，在所述第一沟槽和第二沟槽内壁形成第二保护层；
沿着第一沟槽和第二沟槽向下刻蚀第二保护层和半导体衬底，在第二沟槽的底部形成第三沟槽；
沿着所述第三沟槽对半导体衬底进行第三湿法刻蚀，使所述第三沟槽的侧壁向外突出；
第三湿法刻蚀后，去除所述第一保护层、第二保护层和图形化的掩膜层。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述沟槽具有三个沟槽凹陷对，形成所述沟槽的步骤为：
在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜向下刻蚀半导体衬底，在半导体衬底中形成第一沟槽；
沿着所述第一沟槽对半导体衬底进行第一湿法刻蚀，使所述第一沟槽的侧壁向外突出；
第一湿法刻蚀后，在所述第一沟槽内壁形成第一保护层；
沿着第一沟槽向下刻蚀第一保护层和半导体衬底，在第一沟槽的底部形成第二沟槽；
沿着所述第二沟槽对半导体衬底进行第二湿法刻蚀，使所述第二沟槽的侧壁向外突出；
第二湿法刻蚀后，在所述第一沟槽和第二沟槽内壁形成第二保护层；
沿着第一沟槽和第二沟槽向下刻蚀第二保护层和半导体衬底，在第二沟槽的底部形成第三沟槽；
沿着所述第三沟槽对半导体衬底进行第三湿法刻蚀，使所述第三沟槽的侧壁向外突出；
第三湿法刻蚀后，在所述第一沟槽、第二沟槽和第三沟槽内壁形成第三保护层；
沿着第一沟槽、第二沟槽和第三沟槽向下刻蚀第三保护层和半导体衬底，在第三沟槽的底部形成第四沟槽；
沿着所述第四沟槽对半导体衬底进行第四湿法刻蚀，使所述第四沟槽的侧壁向外突出；
第四湿法刻蚀后，去除所述第一保护层、第二保护层、第三保护层和图形化的掩膜层。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一湿法刻蚀、第二湿法刻蚀、第三湿法刻蚀和第四湿法刻蚀的工艺参数为：采用的刻蚀溶液为四甲基氢氧化铵溶液，四甲基氢氧化铵的体积百分比浓度为10％～30％，刻蚀温度为25摄氏度～150摄氏度。
5.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，第一湿法刻蚀、第二湿法刻蚀、第三湿法刻蚀和第四湿法刻蚀的工艺参数为：采用的刻蚀溶液为KOH、NaOH和NH4OH中的一种或任意组合的溶液，刻蚀温度为25摄氏度～150摄氏度。
6.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述半导体衬底和所述鳍部的材料为单晶硅。
7.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成横跨鳍部的栅极结构，所述栅极结构覆盖部分鳍部的顶部表面和侧壁。
8.根据权利要求1、2或3所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：对所述鳍部进行边角圆滑处理。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述边角圆滑处理的方法为：将所述鳍部放置于边角圆滑处理气体中，且对鳍部施加边角圆滑处理温度。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，所述边角圆滑处理气体包括Ar，所述边角圆滑处理温度为800摄氏度～1150摄氏度，所述边角圆滑处理的时间为1min～30min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610079722.XA CN107039274B (zh) | 2016-02-03 | 2016-02-03 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610079722.XA CN107039274B (zh) | 2016-02-03 | 2016-02-03 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107039274A CN107039274A (zh) | 2017-08-11 |
| CN107039274B true CN107039274B (zh) | 2020-03-10 |
Family
ID=59533082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610079722.XA Active CN107039274B (zh) | 2016-02-03 | 2016-02-03 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107039274B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407847B2 (en) * | 2006-03-31 | 2008-08-05 | Intel Corporation | Stacked multi-gate transistor design and method of fabrication |
| KR101867998B1 (ko) * | 2011-06-14 | 2018-06-15 | 삼성전자주식회사 | 패턴 형성 방법 |
| CN104282559A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管及其制作方法 |
| CN104282560B (zh) * | 2013-07-02 | 2018-07-27 | 中国科学院微电子研究所 | 级联堆叠纳米线mos晶体管制作方法 |
-
2016
- 2016-02-03 CN CN201610079722.XA patent/CN107039274B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107039274A (zh) | 2017-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799676B2 (en) | Semiconductor device, FinFET transistor and fabrication method thereof | |
| KR101311085B1 (ko) | 균일한 ｓｔｉ를 형성하기 위한 방법 | |
| US10340193B2 (en) | Fin field effect transistor and manufacturing method thereof | |
| US10276443B2 (en) | Insulating layer next to fin structure and method of removing fin structure | |
| CN107785315B (zh) | 半导体结构的形成方法 | |
| US10748816B2 (en) | Semiconductor device and fabrication method thereof | |
| KR100707803B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US11742427B2 (en) | Semiconductor device | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| CN107039520B (zh) | 鳍式场效应晶体管及其形成方法 | |
| KR100628378B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100744658B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN107039274B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20190027606A1 (en) | Semiconductor device and fabrication method thereof | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN112151382B (zh) | 半导体结构及其形成方法 | |
| JP2010021240A (ja) | 半導体装置の製造方法 | |
| CN114497215A (zh) | 半导体结构及其形成方法 | |
| CN109103252B (zh) | 半导体器件及其形成方法 | |
| CN112151360B (zh) | 半导体结构及其形成方法 | |
| CN108155148B (zh) | 半导体结构的形成方法 | |
| KR20060027640A (ko) | 반도체 소자의 형성방법 | |
| KR100682193B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| CN107799409B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |