DE112006002626B4 - Halbleitersubstrat und Verfahren zu dessen Herstellung - Google Patents

Halbleitersubstrat und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE112006002626B4
DE112006002626B4 DE112006002626T DE112006002626T DE112006002626B4 DE 112006002626 B4 DE112006002626 B4 DE 112006002626B4 DE 112006002626 T DE112006002626 T DE 112006002626T DE 112006002626 T DE112006002626 T DE 112006002626T DE 112006002626 B4 DE112006002626 B4 DE 112006002626B4
Authority
DE
Germany
Prior art keywords
trench
substrate
region
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112006002626T
Other languages
English (en)
Other versions
DE112006002626T5 (de
Inventor
Syouji Nogami
Tomonori Yamaoka
Shoichi Kariya Yamauchi
Nobuhiro Kariya Tsuji
Toshiyuki Kariya Morishita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005293087A external-priority patent/JP2007103747A/ja
Priority claimed from JP2006214551A external-priority patent/JP4788519B2/ja
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Publication of DE112006002626T5 publication Critical patent/DE112006002626T5/de
Application granted granted Critical
Publication of DE112006002626B4 publication Critical patent/DE112006002626B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

Halbleitersubstrat mit einem Substrat, hergestellt aus einem Einkristall-Halbleiter und einer Halbleiterschicht, hergestellt aus Einkristall, gebildet auf der Oberfläche des Substrats, dadurch gekennzeichnet, dass Hohlräume als Ausrichtungsmarke im Substrat in einer Ausrichtungsregion im Substrat oder in einer Ausrichtungsregion in der Halbleiterschicht, die von der Region zur Bildung einer Baueinheit verschieden ist, gebildet sind.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleitersubstrat, das für die Herstellung eines Halbleiterbauelements, die einen Graben bzw. Trench verwendet, gebildet in der Tiefenrichtung des Substrats mit einem hohem Dimensionsverhältnis, wie z. B. einem MOSFET und einem Super-Junction-MOSFET mit dreidimensionaler Struktur, und ein Verfahren zur Herstellung derselben.
  • Hintergrund des Stands der Technik
  • Eine Halbleitervorrichtung, die einen Graben, der in Tiefenrichtung eines Substrats mit hohem Dimensionsverhältnis gebildet ist (z. B. MOSFET (vergleiche z. B. Patentdruckschrift 1), Super-Junction-MOSFET (vergleiche z. B. Patentdruckschrift 2), verwendet, ist herkömmlicherweise bekannt. Ein Halbleiterbauelement mit der oben beschriebenen Struktur bildet eine Störstellendiffusionsschicht mit hohem Dimensionsverhältnis durch Vergraben eines epitaktischen Films in einem Graben bzw. Trench (vergleiche z. B. Patentdruckschriften 3 und 4).
    • Patentdruckschrift 1: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2001-274398
    • Patentdruckschrift 2: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2003-124464
    • Patentdruckschrift 3: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2001-196573
    • Patentdruckschrift 4: Veröffentlichte japanische ungeprüfte Patentanmeldung Nr. 2005-317905
  • Die DE 102 02 140 A1 beschreibt ein Halbleitersubstrat, das aus einem monokristallinen Substrat besteht, das mit einer epitaktischen Halbleiterschicht bedeckt wird (vgl. (1): Zusammenfassung, [0006], Ansprüche 1–11, 1a–e, 2a–e). Es werden Gräben in dem Substrat gebildet, die durch eine epitaktisch aufwachsende Halbleiterschicht bedeckt werden, so dass Hohlräume im Substrat entstehen. Diese Hohlräume sind Bestandteile der Schaltung in der Region zur Bildung von Baueinheiten.
  • Aus der JP 2005-019 898 A ist es bekannt, Gräben in einem Halbleitersubstrat in einer Ausrichtungsregion und in einer Bauteilregion zu bilden, wobei die Gräben in der Ausrichtungsregion als Ausrichtungsmarkierungen in einem Herstellungsverfahren genutzt werden (vgl. (2): Anspruch 1–33, [0015–0018], [0082–0110], 1–18). Diese Gräben weisen in der Ausrichtungsregion keine Hohlräume auf.
  • Aus der US 2002 0 102 811 A1 ist es bekannt, partiell gefüllte Gräben in einem Ausrichtungsgebiet als Ausrichtungsmarken zu verwenden (vgl. (3): Abstract, [0034–0038], 7a–n). Diese partiell gefüllten Ausrichtungsmarken werden nicht als Hohlräume ausgestaltet.
  • Offenbarung der Erfindung
  • Durch die Erfindung zu lösende Aufgabe
  • Wenn eine Störstellendiffusionsschicht mit hohem Dimensionsverhältnis durch Einbetten eines epitaktischen Films in einem Graben gebildet wird, so kann z. B. ein Verfahren zur Herstellung eines Halbleitersubstrats, wie im Folgenden beschrieben, in Betracht gezogen werden. 7 ist eine Schnittansicht für ein Beispiel eines Teils der Schritte der Herstellung desselben.
  • Zunächst wird ein Halbleitersubstrat strukturiert hergestellt, wie in 7(a) gezeigt, so dass eine Schicht vom N–-Typ 102 auf einem Substrat vom N+-Typ 101 gebildet wird. Anschließend wird eine Maske (nicht gezeigt) verwendet, um die Gräben 103 mit einer Mehrzahl hoher Dimensionsverhältnisse in einer Region zur Bildung des Bauelements der Schicht von N–-Typ 102 zu bilden, wie in 7(b) gezeigt. Zur selben Zeit wird ein Graben 104 ebenso in einer Ausrichtungsregion außerhalb der der Region zur Bildung eines Bauelements als Ausrichtungsmarke in einem nachfolgenden Schritt gebildet. Anschließend wird ein epitaktischer Film 105 unter Bedingungen, bei denen die Störstelle dotiert ist, gezüchtet bzw. wachsen gelassen („grown”), um so den Graben 103 zu vergraben, wie in 7(c) gezeigt. Danach wird der am oberen Teil des Grabens 103 gebildete epitaktische Film 105 einem Einebnungs-Verarbeitungsschritt unterworfen, bei dem der epitaktische Film 105 eingeebnet wird, um einen unebenen Teil bzw. eine mit Unreinheiten diffundierte Schicht zu eliminieren, wodurch die Störstellendiffusionsschicht 106 gebildet wird, wie in 7(d) gezeigt.
  • Wie oben beschrieben wird, wenn der epitaktische Film 105 in dem Graben 103 vergraben wird, wobei die Störstellendiffusionsschicht 106 mit hohem Dimensionsverhältnis gebildet wird, ein Einebnungs-Verarbeitungsschritt verwendet, um den unebenen Teil des epitaktischen Films 105 einzuebnen.
  • Wenn jedoch der epitaktische Film 105 in dem Graben 103 vergraben wird, ist der epitaktische Film 105 ebenso im Graben 104 vergraben, der in der Ausrichtungsregion gebildet ist, und somit wird der unebene Teil des Grabens 104 nach dem Einebnungs-Verarbeitungsschritt eli miniert. Anschließend wächst der epitaktische Film 105 in einem Einkristall zu einem Substrat oder einer Siliciumschicht als Basis. Daher wird das Vorhandensein von lediglich einer reinen Materialdiffusionsschicht im Graben 104, der in der Ausrichtungsregion gebildet ist, ebenso erkannt. Im Gegensatz zu einem oxidierten Film oder nicht-polykristallinem Silicium macht es eine solche Einkristall-Störstellendiffusionsschicht schwierig, eine Grenzfläche zwischen einem Substrat von N+-Typ 101 und einer Schicht vom N--Typ 102 zu erkennen, gebildet durch Einkristalle, mittels eines optischen Verfahrens oder durch Laser (He-Ne). Im Ergebnis kann der in der Ausrichtungsregion 104 gebildete Graben nicht als Ausrichtungsmarke für das Ausrichten im nachfolgenden Schritt verwendet werden.
  • Andererseits wird bei einem herkömmlichen Verfahren zur Herstellung eines Halbleitersubstrats ein epitaktischer Film in vorgeformten Gräben mehrfach vergraben, wobei eine Diffusionsschicht mit hohem Dimensionsverhältnis gebildet wird. Daher kann das Dimensionsverhältnis auf einen beschränkten Level erhöht werden. Wird das Dimensionsverhältnis der Gräben auf einen Level, der die Grenze übersteigt, erhöht, so kann der in den Gräben vergrabene epitaktische Film einen Vergrabungsdefekt haben (Hohlraum bzw. Leerstelle („void”)). Die Erzeugung der Leerstelle kann einen Flakedown bzw. eine Flockenausscheidung („flakedown”) am oberen Teil der Leerstelle verursachen, wobei die Durchbruchspannung verringert wird, wodurch eine verschlechterte Leistung des Elements verursacht wird.
  • Insbesondere zur Verbesserung der Durchbruchspannung der oben erwähnten Super-Junction-Struktur (P/N-Säulenstruktur), bei der eine Region vom N-Typ und eine Region vom P-Typ abwechselnd in einer Richtung senkrecht zur Stromrichtung angeordnet sind, muss die Grabentiefe heraufgesetzt werden. Wenn jedoch eine heraufgesetzte Grabentiefe ein erhöhtes Dimensionsverhältnis verursacht, wo bei ein Vergrabungsdefekt bzw. eine Vergrabungsfehlstelle („burying defect”) (Hohlraum bzw. Leerstelle) im epitaktischen Film, der in den Gräben vergraben ist, verursacht wird, so verursacht der Vergrabungsdefekt (Hohlraum) einen Kristallfehler, wobei das erzielte Sperrschichtleck („junction leck”) und die Durchbruchspannung verringert werden oder wobei ein Widerstand an einem defekten vergrabenen Teil eines Grabens verbleibt, wobei eine Kontamination im Verfahren („in-process contamination”) verursacht wird.
  • Es ist die erste Aufgabe der vorliegenden Erfindung, ein Halbleitersubstrat, das eine Ausrichtungsmarke besitzt, die zur Ausrichtung verwendet werden kann, selbst nachdem ein epitaktischer Film eingeebnet ist, wobei eine Störstellendiffusionsschicht gebildet wird, und ein Verfahren zur Herstellung desselben, zu liefern.
  • Mittel zur Lösung des Problems
  • Das erste Charakteristikum der vorliegenden Erfindung ist es, dass ein Halbleitersubstrat ein Substrat (1) besitzt, hergestellt aus einem Einkristall-Halbleiter und einer Halbleiterschicht (2), hergestellt aus einem Einkristall, gebildet auf der Oberfläche des Substrats (1), um die erste Aufgabe zu lösen. Leerstellen (3) als Ausrichtungsmarke werden im Substrat (1) in einer Ausrichtungsregion im Substrat (1), das von einer Region zur Bildung der Vorrichtung verschieden ist, gebildet.
  • Im Halbleitersubstrat mit der oben beschriebenen Struktur können die in der Ausrichtungsregion gebildeten Hohlräume optisch erkannt werden, z. B. am Substrat („to the substrate”), hergestellt aus einem Einkristall-Halbleiter. Daher können die Leerstellen als Ausrichtungsmarke verwendet werden, wobei ein Graben in einer Halbleiterschicht, eingearbeitet in das Halbleitersubstrat, ge bildet wird, z. B. um eine Ausrichtung für die Herstellung eines Halbleiterbauelements, wie z. B. ein MOSFET oder ein Super-Junction-MOSFET mit dreidimensionaler Struktur, zu liefern.
  • Das zweite Charakteristikum der vorliegenden Erfindung ist es, dass ein Halbleiter ein Substrat (21), hergestellt aus einem Einkristall-Halbleiter und einer Halbleiterschicht (22), hergestellt aus einem Einkristall, gebildet auf der Oberfläche des Substrats, besitzt. Hohlräume (25) als eine Ausrichtungsmarke werden in der Halbleiterschicht in einer Ausrichtungsregion in der Halbleiterschicht, die von der Region zur Bildung des Bauelements verschieden ist, gebildet.
  • Wie oben beschrieben, kann derselbe Effekt wie derjenige des ersten Charakteristikums ebenfalls erhalten werden durch die obige Struktur, bei der Hohlräume als Ausrichtungsmarke in der Halbleiterschicht gebildet sind.
  • In diesen Fällen kann ein Graben (Trench) (4, 23) in einer Region der Halbleiterschicht zur Bildung der Vorrichtung gebildet werden, und eine epitaktisch gewachsene Störstellendiffusionsschicht (5, 24) kann im Graben gebildet werden.
  • Ein einzelner Hohlraum oder eine Mehrzahl von Hohlräumen bzw. Leerstellen können verwendet werden. Eine Mehrzahl von Hohlräumen, angeordnet z. B. mit einem gleichen Zwischenraum bzw. Intervall, kann leicht als Hohlräume, die eine Ausrichtungsmarke bilden, erkannt werden.
  • Das Halbleitersubstrat des ersten Charakteristikums wird hergestellt durch ein Herstellungsverfahren, das z. B. umfasst: einen Schritt der Herstellung eines Substrats (1), hergestellt aus Einkristall-Halbleiter; einen Schritt des Anordnens eines Maskenmaterials (10), in wel chem eine Öffnung in der Ausrichtungsregion im Substrat, die verschieden ist von der Region zur Bildung der Baueinheit, gebildet ist auf dem Substrat; und einen Schritt des Ätzens des durch das Maskenmaterial bedeckten Substrats, um einen Graben zur Bildung der Ausrichtungsmarke (11) in der Ausrichtungsregion zu bilden; und einen Schritt zur Bildung einer Halbleiterschicht (2), hergestellt aus Einkristall auf der Oberfläche des Substrats, um so Hohlräume (3) im Graben zur Bildung der Ausrichtungsmarke zu bilden.
  • In diesem Fall bildet der Schritt der Bildung eines Grabens zur Bildung einer Ausrichtungsmarke vorzugsweise den Graben zur Bildung einer Ausrichtungsmarke in einer Breite von zum Beispiel 1 bis 50 μm.
  • Die Halbleiterschicht mit dem zweiten Charakteristikum wird durch ein Herstellungsverfahren gefertigt, das zum Beispiel umfasst: einen Schritt der Herstellung eines Substrats (21), hergestellt aus Einkristall-Halbleiter; einen Schritt der Bildung einer Halbleiterschicht (22), hergestellt aus Einkristall auf der Oberfläche des Substrats; einen Schritt des Anordnens eines ersten Maskenmaterials (30) auf der Halbleiterschicht, wobei das erste Maskenmaterial (30) eine Öffnung umfasst, gebildet in einer Ausrichtungsregion in der Halbleiterschicht, die von der Region zur Bildung einer Baueinheit verschieden ist; einen Schritt des Ätzens der durch das erste Maskenmaterial bedeckten Halbleiterschicht, wobei ein Graben zur Bildung einer Ausrichtungsmarke (31) in der Ausrichtungsregion gebildet wird; einen Schritt des Entfernens des ersten Maskenmaterials, um auf der Oberfläche der Halbleiterschicht ein zweites Maskenmaterial (32) aufzubringen bzw. zu platzieren, in welchem eine Öffnung gebildet ist in der Region zur Bildung des Bauelements der Halbleiterschicht; einen Schritt des Ätzens der Halbleiterschicht, die durch das zweite Maskenmaterial bedeckt ist, wobei ein Bauelementgraben (23) in der Region zur Bildung eines Bauelements gebildet wird; einen Schritt der Entfernung des zweiten Maskenmaterials, um einen epitaktischen Film (33) im Baugruppengraben zu vergraben, um so Hohlräume (25) im Graben zur Bildung der Ausrichtungsmarke zu bilden; und einen Schritt, wobei ein Teil des epitaktischen Films, der außerhalb des Baugruppengrabens gebildet ist, einer Einebnungsbehandlung unterworfen wird.
  • Wie hierin beschrieben, kann anstelle der Ausführung des Schritts des Bildens des Grabens zur Bildung der Ausrichtungsmarke in der Ausrichtungsregion vor dem Schritt der Bildung des Baueinheitsgrabens in der Region zur Bildung der Baueinheit der Schritt des Bildens des Grabens zur Bildung der Ausrichtungsmarke in der Ausrichtungsregion auch nach dem Schritt des Bildens des Baueinheitsgrabens in der Region zur Bildung der Baueinheit ausgeführt werden.
  • In diesen Fällen bildet der Schritt der Bildung eines Grabens zur Bildung einer Ausrichtungsmarke vorzugsweise den Graben zur Bildung einer Ausrichtungsmarke mit einer Tiefe, die größer ist als die Breite des Baueinheitsgrabens. Dadurch kann der epitaktische Film leicht gebildet werden, so dass der Baueinheitsgraben vergraben wird, während die Hohlräume im Graben zur Bildung der Ausrichtungsmarke gebildet werden.
  • Zum Beispiel kann der Graben zur Bildung einer Ausrichtungsmarke eine Tiefe haben, bei der das Substrat geätzt werden kann.
  • Des Weiteren kann die Bildung des Grabens zur Bildung der Ausrichtungsmarke in der Ausrichtungsregion ebenso gleichzeitig mit der Bildung des Baueinheitsgrabens in der Region zur Bildung der Baueinheit ausgeführt werden. Dies kann die Schritte der Herstellung des Halbleitersubstrats vereinfachen.
  • Im Verfahren zur Herstellung eines Halbleitersubstrats mit dem zweiten Charakteristikum, wie oben beschrieben, besitzt der Graben zur Bildung einer Ausrichtungsmarke vorzugsweise eine Breite, die geringer ist als die des Baueinheitsgrabens. So kann der epitaktische Film leicht derart gebildet werden, dass der Baueinheitsgraben vergraben wird, während im Graben zur Bildung der Ausrichtungsmarke Hohlräume gebildet werden.
  • Anzumerken ist, dass die Bezugszeichen in Klammern die entsprechenden spezifischen Mittel, die in den Ausführungsformen später beschrieben werden, zeigen sollen.
  • Wirkung der Erfindung
  • Wie oben beschrieben, wurde gemäß der vorliegenden Erfindung in einer Ausrichtungsregion in einem Substrat, unterschiedlich von einer Region zur Bildung einer Baueinheit, ein Hohlraum bzw. eine Leerstelle als Ausrichtungsmarke gebildet. Dieser Hohlraum kann optisch einem Substrat, gebildet zum Beispiel durch einen Einkristall-Halbleiter, zugeordnet werden. Daher kann dieser Hohlraum als Ausrichtungsmarke verwendet werden, um einen Graben in einer Halbleiterschicht zu bilden, bereitgestellt in einem Halbleitersubstrat, um zum Beispiel die Ausrichtung zur Herstellung einer Halbleitervorrichtung, wie zum Beispiel einem MOSFET und einem Super-Junction-MOSFET mit dreidimensionaler Struktur, zu liefern. In diesem Fall kann eine Halbleiterschicht auch einen Hohlraum als Ausrichtungsmarke in einer Ausrichtungsregion in einer Halbleiterschicht, die von einer Region zur Bildung einer Baueinheit verschieden ist, umfassen.
  • Werden die Bildung eines Grabens und das Vergraben eines epitaktischen Films mehrmals getrennt ausge führt, so kann der Graben eine flache Tiefe zur Breite des Grabens besitzen, wenn der epitaktische Film vergraben wird. So kann der epitaktische Film in einer Mehrzahl von Gräben vergraben werden, ohne einen Hohlraum in den Gräben zu verursachen. Insbesondere kann bei Wiederholung der Bildung eines Grabens und dem Vergraben eines epitaktischen Films für drei Mal oder mehr der Graben eine genügend flache Tiefe zur Tiefe des Grabens, in dem der epitaktische Film vergraben wird, haben, selbst wenn ein Graben, der erhalten werden soll, ein vergleichsweise hohes Dimensionsverhältnis bzw. ein vergleichsweise hohes Tiefe-Breite-Verhältnis hat. Dies kann einen in einem im Graben vergrabenen epitaktischen Film verursachten Hohlraum wirksam vermeiden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Ansicht der Schnittstruktur eines Halbleitersubstrats gemäß der ersten Ausführungsform der vorliegenden Erfindung;
  • 2 ist eine Schnittansicht der Schritte der Herstellung einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte einschließlich der Schritte der Herstellung des Halbleitersubstrats, gezeigt in 1;
  • 3 ist eine Ansicht der Schnittstruktur eines Halbleitersubstrats gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • 4 ist eine Schnittansicht von Schritten der Herstellung einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte, einschließlich der Herstellungsschritte des Halbleitersubstrats, gezeigt in 3;
  • 5 ist eine Schnittansicht der Schritte der Herstellung einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte, einschließlich der Herstellungsschritte eines Halbleitersubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung;
  • 6 ist eine Schnittansicht der Herstellungssschritte einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte, einschließlich der Herstellungsschritte eines Halbleitersubstrats gemäß der vierten Ausführungsform der vorliegenden Erfindung;
  • 7 ist eine Schnittansicht von Herstellungsschritten einer Halbleitervorrichtung, basierend auf den Untersuchungen der Erfinder der vorliegenden Erfindung.
    • 1
    Substrat vom N+-Typ
    2
    Schicht vom N–-Typ
    3
    Hohlraum bzw. Leerstelle
    4
    Graben bzw. Trench
    5
    Störstellendiffusionsschicht bzw. Unreinheitendiffusionsschicht
    6
    Schicht vom N–-Typ
    10
    Maskenmaterial
    11
    Graben bzw. Trench
    12
    Oxidierter Film
    13
    Epitaktischer Film
    21
    Substrat vom N+-Typ
    22
    Schicht vom N–-Typ
    23
    Graben bzw. Trench
    24
    Störstellendiffusionsschicht bzw. Unreinheitendiffusionsschicht
    25
    Hohlraum bzw. Leerstelle
    26
    Schicht vom N–-Typ
    30
    Maskenmaterial
    31
    Graben bzw. Trench
    32
    Oxidierter Film
    33
    Epitaktischer Film
  • Beste Art und Weise zur Ausführung der Erfindung
  • Im Folgenden sollen die Ausführungsformen der vorliegenden Erfindung in Bezug auf die Zeichnungen beschrieben werden. In den betreffenden unten gezeigten Ausführungsformen werden dieselben oder ähnliche Komponenten mit denselben Bezugszeichen bezeichnet werden.
  • [Erste Ausführungsform]
  • Die erste Ausführungsform der vorliegenden Erfindung wird nun beschrieben. 1 ist eine Schnittansicht eines Halbleitersubstrats gemäß der ersten Ausführungsform. Wie in 1 gezeigt, besitzt ein Substrat 1 vom N+-Typ, hergestellt aus Einkristallsilicium, auf ihm eine Schicht vom N–-Typ 2, hergestellt aus Einkristallsilicium, wobei ein Halbleitersubstrat gebildet wird. Dieses Halbleitersubstrat ist strukturiert, so dass eine Ausrichtungsregion des Substrats vom N+-Typ 1 (insbesondere eine von der Region zur Bildung der Baueinheit unterschiedliche Position) Hohlräume 3 im Substrat vom N+-Typ 1 besitzt. Die Hohlräume 3 werden mit einem zwischen ihnen gleichen Intervall gebildet.
  • Im Halbleitersubstrat mit der oben beschriebenen Struktur können die in der Ausrichtungsregion 3 gebildeten Hohlräume optisch dem Substrat vom N+-Typ 1, hergestellt aus Einkristallsilicium, zugeordnet werden. Daher können diese Hohlräume 3 als Ausrichtungsmarke zur Bildung eines Grabens in der Schicht vom N–-Typ 2 verwendet werden, zum Beispiel bereitgestellt im Halbleitersubstrat, um eine Ausrichtung bei der Herstellung einer Halbleitervorrichtung, wie zum Beispiel einem MOSFET und einem Super-Junction-MOSFET mit dreidimensionaler Struktur, zu liefern.
  • Als Nächstes wird im folgenden Abschnitt ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, einschließlich eines Verfahrens zur Herstellung eines Halbleitersubstrats mit der oben beschriebenen Struktur, beschrieben werden. 2 ist eine Schnittansicht der Herstellungsschritte einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte, einschließlich der Herstellungsschritte des Halbleitersubstrats, gezeigt in 1.
  • Zunächst wird in einem in 2(a) gezeigten Schritt das Substrat vom N+-Typ 1, hergestellt aus Einkristallsilicium, hergestellt, und das Substrat vom N+-Typ 1 besitzt auf ihm ein Maskenmaterial 10, wie zum Beispiel eine Abdeckung („resist”). Dann werden in der Ausrichtungsregion Positionen im Maskenmaterial 10, an denen die Hohlräume 3 als Ausrichtungsmarke gebildet werden sollen, geöffnet. Im Ergebnis werden zum Beispiel Öffnungen mit identischer Breite im Maskenmaterial 10 mit gleichem Intervall gebildet.
  • Als Nächstes wird in einem Schritt, gezeigt in 2(b), das Substrat vom N+-Typ 1, bedeckt mit dem Maskenmaterial 10, geätzt, um in der Ausrichtungsregion des Substrats vom N+-Typ 1 die Gräben 11 mit gleicher Breite, angeordnet z. B. mit einem gleichen Intervall, zu bilden. Der Graben 11 hat eine Breite von 50 μm oder weniger, eine Tiefe von 1 μm oder mehr und eine Dicke, die gleich ist oder niedriger als diejenige des Substrats vom N+-Typ 1. Der Graben 11 kann geätzt werden, zum Beispiel durch anisotropes trockenes Ätzen unter Verwendung von Ätzen mit reaktiven Ionen bzw. Reactive Ion Etching (RIE) oder anisotropem Nassätzen unter Verwendung von TMAH oder KOH zum Beispiel.
  • In einem in 2(c) gezeigten Schritt wird die Schicht vom N–-Typ 2 epitaktisch auf der Oberfläche des Substrats vom N+-Typ 1 gezüchtet. In diesem Schritt kann das epitaktische Wachstum an der Oberfläche des Substrats vom N+-Typ 1 gefördert werden, während das epitaktische Wachstum in die Gräben 11, gebildet im Substrat vom N+-Typ 1, unterdrückt wird.
  • Als Halbleiter-Quellengas kann zum Beispiel ein beliebiges aus Monosilan (SiH4), Disilan (Si2H6), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) und Siliciumtetrachlorid (SiCl4), zum epitaktischen Wachstum verwendet werden. Insbesondere kann ein beliebiges aus Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) und Siliciumtetrachlorid (SiCl4) als Silicium-Quellengas verwendet werden.
  • Zu diesem Zeitpunkt sind die bevorzugten Bedingungen so, dass kein epitaktischer Film in dem Graben 11 gezüchtet wird. Jedoch kann ein epitaktischer Film gezüchtet werden, so dass der Graben 11 nicht vollständig vergraben wird. Daher verbleibt eine Region des Grabens 11, auf der kein epitaktischer Film gebildet wird, als Hohlraum 3 in der Oberfläche des Substrats vom N+-Typ 1.
  • In einem in 2(d) gezeigten Schritt wird ein oxidierter Film 12 durch thermische Oxidation oder CVD oder ähnlichem auf der Schicht vom N--Typ 2 als Maskenmaterial gebildet. Anschließend kann eine gewünschte Position des oxidierten Films 12 akkurat in einer Region zur Bildung der Baueinheit geätzt werden, um die Position durch Verwendung des Hohlraums 3 als Ausrichtungsmarke zu öffnen, um Ausrichtung mit einer Ätzmaske des oxidierten Films 12 zu liefern. Anschließend wird die Schicht vom N- Typ 2 durch Verwendung des oxidierten Films 12 als Maskenmaterial geätzt, wobei eine Mehrzahl von Gräben 4 in der Schicht vom N–-Typ 2, angeordnet mit gleichem Intervall, gebildet wird.
  • In einem in 2(e) gezeigten Schritt wird der oxidierte Film 12, verwendet als Maskenmaterial, entfernt, um nachfolgend einen epitaktischen Film vom P-Typ 13 zum Beispiel zu bilden, um so die Gräben 4 zu vergraben. Diese Bildung wird ausgeführt, basierend auf Bedingungen, gemäß denen eine Geschwindigkeitskontrolle bereitgestellt werden kann, um das Wachstum des epitaktischen Films 13 in die Gräben 4, gebildet in der Schicht vom N–-Typ 2, zu fördern.
  • Zum Beispiel kann ein Halbleiter-Quellengas (Silicium-Quellengas) zum epitaktischen Wachstum, bestehend aus einem beliebigen aus Monosilan (SiH4), Disilan (Si2H6), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) und Siliciumtetrachlorid (SiCl4), verwendet werden, um des Weiteren einen Defekt bzw. eine Fehlstelle oder einen Hohlraum bzw. eine Leerstelle im vergrabenen epitaktischen Film zu unterdrücken. Insbesondere kann ein beliebiges aus Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) und Siliciumtetrachlorid (SiCl4) als Silicium-Quellengas verwendet werden. Halogengas, zusammengesetzt aus einem beliebigen aus Chlorwasserstoff (HCl), Chlor (Cl2), Fluor (F2), Chlortrifluorid (ClF3), Fluorwasserstoff (HF), und Bromwasserstoff (HBr), können verwendet werden, um das Halogengas mit dem Silicium-Quellengas zu vermischen, um einen epitaktischen Film zu bilden. Daher kann im resultierenden vergrabenen epitaktischen Film der Einschluss eines Hohlraums oder Defekts unterdrückt werden.
  • Ein oberer Grenzwert der Temperatur zur Filmbildung beträgt 950 Grad, sofern Monosilan oder Disilan als Halbleiter-Quellengas verwendet werden, 1100 Grad, wenn Dichlorsilan als Halbleiter-Quellengas verwendet wird, 1150 Grad, wenn Trichlorsilan als Halbleiter-Quellengas verwendet wird, oder 1200 Grad wenn Siliciumtetrachlorid als Halbleiter-Quellengas verwendet wird. Ein unterer Grenzwert der Wachstumstemperatur beträgt 800 Grad, wenn das Filmbildungsvakuum im Bereich von Normaldruck bis 100 Pa liegt, und 600 Grad, wenn das Filmbildungsvakuum in einem Bereich von 100 Pa bis 1 × 10–5 Pa liegt. Ein Experiment zeigt, dass dieser untere Grenzwert epitaktisches Wachstum ohne Verursachung von Kristallfehlern bereitstellen kann.
  • Danach wird in einem Schritt, gezeigt in 2(f), der unebene Teil des epitaktischen Films 13 durch einen Einebnungs-Bearbeitungsschritt, wie zum Beispiel Chemisch-Mechanisches-Polieren (CMP), eliminiert. Im Ergebnis verbleibt der epitaktische Film 13 im Graben, wobei eine Störstellendiffusionsschicht 5 gebildet wird.
  • Danach, wie in einem Schritt gemäß 2(g) als Beispiel gezeigt, wird ein Schritt des Herstellens der verbleibenden Halbleitervorrichtung als nachfolgender Schritt ausgeführt durch Bilden einer Schicht vom N–-Typ 6 auf der Schicht vom N–-Typ 2 und der Störstellendiffusionsschicht 5 zum Beispiel, wobei die Halbleitervorrichtung unter Verwendung des Grabens 4 mit hohem Dimensionsverhältnis fertiggestellt wird. Dieser Schritt kann ebenfalls den Hohlraum 3 als Ausrichtungsmarke verwenden, um eine Ausrichtung bei einem Photolithographieschritt in einem nachfolgenden Schritt zu liefern, um akkurat die entsprechenden Komponenten, die die Halbleitervorrichtung ausmache, an den gewünschten Stellen zu bilden.
  • Wie oben beschrieben, kann beim Halbleitersubstrat der ersten Ausführungsform der im Substrat vom N+-Typ 1 gebildete Hohlraum 3 als Ausrichtungsmarke verwendet werden. Daher kann das Halbleitersubstrat wie oben beschrieben verwendet werden, um eine Ausrichtung im nach folgenden Schritt der Herstellung der Halbleitervorrichtung zu verwenden, zum Beispiel einem Bildungsschritt des in 2(f) gebildeten Grabens 4. Daher können die entsprechenden die Halbleitervorrichtung ausmachenden Teile akkurat an den gewünschten Positionen gebildet werden.
  • [Zweite Ausführungsform]
  • Die zweite Ausführungsform der vorliegenden Erfindung wird nun beschrieben werden. 3 ist eine Schnittansicht eines Halbleitersubstrats der zweiten Ausführungsform. Wie in 3 gezeigt, besitzt ein Substrat vom N+-Typ 21, hergestellt aus Einkristallsilicium, auf ihm eine Schicht vom N–-Typ 22, hergestellt aus Einkristallsilicium. Eine Störstellendiffusionsschicht 24 wird im Graben 23, gebildet in der Schicht vom N–-Typ 22, gebildet, wodurch ein Halbleitersubstrat aufgebaut wird. Dieses Halbleitersubstrat ist strukturiert, so dass die Schicht vom N–-Typ 22 darin Hohlräume 25 in der Ausrichtungsregion der Schicht vom N–-Typ 22 einschließt. Diese Hohlräume 25 werden zum Beispiel mit gleichem Intervall gebildet.
  • Im Halbleitersubstrat mit der oben beschriebenen Struktur können die in der Ausrichtungsregion gebildeten Hohlräume 25 optisch der Schicht vom N–-Typ 22, hergestellt aus Einkristallsilicium, zugeordnet werden. Daher können die Hohlräume 25 als Ausrichtungsmarke zur Bildung der Gräben 23 in der Schicht vom N–-Typ 22, bereitgestellt im Halbleitersubstrat, zum Beispiel verwendet werden. Dadurch kann eine Ausrichtung für eine Halbleitervorrichtung zur Herstellung eines MOSFET und eines Super-Junction-MOSFET mit dreidimensionaler Struktur bereitgestellt werden.
  • Der folgende Abschnitt beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats einschließlich des Verfahrens der Herstellung des Halbleitersubstrats mit der oben beschriebenen Struktur. 4 ist eine Schnittansicht der Herstellungsschritte einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte, einschließlich der Herstellungsschritte des Halbleitersubstrats, gezeigt in 3.
  • Zunächst wird in einem in 4(a) gezeigten Schritt das Substrat vom N+-Typ 21, hergestellt aus Einkristallsilicium, hergestellt, und die Schicht vom N–-Typ 22 wird epitaktisch auf dem Substrat vom N+-Typ 21 wachsengelassen. Dann wird ein Maskenmaterial 30, wie zum Beispiel eine Schutzschicht bzw. Abdeckung, auf der Oberfläche der Schicht vom N+-Typ 22 angeordnet. Anschließend wird in der Ausrichtungsregion ein Teil des Maskenmaterials 30, bei dem die Hohlräume 25 als Ausrichtungsmarke gebildet werden sollen, geöffnet. Als Ergebnis werden zum Beispiel Öffnungen mit gleicher Breite im Maskenmaterial 30 mit gleichem Intervall gebildet.
  • In einem in 4(b) gezeigten Schritt wird die Schicht vom N–-Typ 22, bedeckt durch das Maskenmaterial 30, geätzt, wobei Gräben 31 mit einer gleichen Breite in der Ausrichtungsregion der Schicht vom N–-Typ 22 zum Beispiel mit gleichem Intervall gebildet werden, basierend auf Bedingungen, bei denen die Gräben 31 eine Breite haben, die geringer ist als die der Gräben 23 (zum Beispiel kleiner als 1 bis 50 μm), oder die Gräben 31 sind tiefer als die Gräben 23 (zum Beispiel 1 bis 50 μm oder mehr). Im Fall der zweiten Ausführungsform haben die Gräben 31 eine Breite, die geringer ist als diejenige der Gräben 23 und die Gräben 31 werden mit einer Tiefe ausgebildet, bei der das Substrat vom N+-Typ 21 geätzt werden kann, so dass die Gräben 31 tiefer sind als die Gräben 23. Die Gräben 31 können durch anisotropes Trockenätzen unter Verwendung von RIE oder anisotropem Nassätzen unter Verwendung von TMAH oder KOH zum Beispiel geätzt werden.
  • In einem in 4(c) gezeigten Schritt wird das Maskenmaterial 30 entfernt, wonach nachfolgend ein oxidierter Film 32 durch thermische Oxidation oder CVD oder dergleichen als Maskenmaterial auf der Oberfläche der Schicht vom N–-Typ 22 entfernt wird. Dieser Schritt kann auch ausgeführt werden, so dass der oxidierte Film 32 nicht nur auf der Oberfläche der Schicht vom N–-Typ 22 gebildet wird, sondern auch in den Gräben 31. In diesem Fall kann der oxidierte Film 32 in der Gesamtheit oder einem Teil des Inneren der Gräben 31 gebildet werden. Danach wird in der Region zur Bildung einer Baueinheit die gewünschte Position des oxidierten Films 32 geätzt und durch Verwendung der Gräben 31 als Ausrichtungsmarke geöffnet, wobei eine Ausrichtung mit der Äztmaske des oxidierten Films 32 geliefert wird. Daher kann die gewünschte Position des oxidierten Films 32 akkurat geöffnet werden. Anschließend wird der als Maskenmaterial verwendete oxidierte Film 32 geätzt, wobei die Gräben 23 in der Schicht vom N–-Typ 22 mit gleichem Intervall gebildet werden.
  • In einem in 4(d) gezeigten Schritt wird der oxidierte Film 32 entfernt. Zu diesem Zeitpunkt kann der oxidierte Film 32, angeordnet in den Gräben 31, nicht vollständig entfernt werden („removed imperfectly”). Anschließend wird ein epitaktischer Film vom P-Typ 33 zum Beispiel gebildet, so dass die in der Schicht vom N–-Typ 22 gebildeten Gräben 23 vergraben werden, basierend auf Bedingungen, gemäß denen eine Geschwindigkeitskontrolle geliefert werden kann, um das Wachstum des epitaktischen Films 33 in die Gräben 23, gebildet in der Schicht vom N–-Typ 22, zu fördern. Die Bedingungen sind dieselben wie diejenigen des oben beschriebenen Schritts aus 2(e) der ersten Ausführungsform.
  • Als Ergebnis wird der epitaktische Film 33 in den Gräben 23 vergraben, die eine Breite haben, die größer oder kleiner ist als die der Gräben 31. Daher werden die Gräben 31 nicht vollständig durch den epitaktischen Film 33 eingegraben, wobei die Hohlräume 25 zurückgelassen werden.
  • Danach wird in einem in 4(e) gezeigten Schritt ein unebener Teil des epitaktischen Films 33 durch einen Einebnungs-Bearbeitungsschritt mittels CMP zum Beispiel eliminiert. Als Ergebnis wird der epitaktische Film 33 in den Gräben 23 zurückgelassen, wobei die Störstellendiffusionsschicht 24 gebildet wird.
  • Anschließend wird, wie zum Beispiel in dem Schritt von 4(f) gezeigt, im Schritt der 2(g) der ersten Ausführungsform ein nachfolgender Schritt der Herstellung der restlichen Halbleitervorrichtung ausgeführt durch Bilden der Schicht vom N–-Typ 26 auf der Schicht vom N–-Typ 22 und der Störstellendiffusionsschicht 24, zum Beispiel, um die Halbleitervorrichtung unter Verwendung der Gräben 23 mit hohem Dimensionsverhältnis fertigzustellen. Dieser Schritt verwendet auch die Hohlräume 25 als Ausrichtungsmarke, um eine Ausrichtung bei einem nachfolgenden Photolithographieschritt zu liefern. Daher können die entsprechenden Komponenten, die die Halbleitervorrichtung ausmachen, an gewünschten Positionen akkurat gebildet werden.
  • Wie oben beschrieben, können im Halbleitersubstrat der zweiten Ausführungsform die Hohlräume 25, gebildet in der Schicht vom N–-Typ 22, als Ausrichtungsmarke verwendet werden. Daher kann das oben beschriebene Halbleitersubstrat verwendet werden, um eine Ausrichtung im nachfolgenden Schritt der Herstellung einer Halbleitervorrichtung zu liefern. Daher können die entsprechenden Komponenten, die die Halbleitervorrichtung ausmachen, an den gewünschten Positionen akkurat gebildet werden.
  • [Dritte Ausführungsform]
  • Der folgende Abschnitt beschreibt die dritte Ausführungsform der vorliegenden Erfindung. Die dritte Ausführungsform bildet gleichzeitig die Gräben 31 zur Bildung der Hohlräume 25, verwendet als Ausrichtungsmarke, gezeigt in der zweiten Ausführungsform, und die Gräben 23 zur Bildung der Störstellendiffusionsschicht 24 mit hohem Dimensionsverhältnis. Daher beschreibt der folgende Abschnitt einen Unterschied der dritten Ausführungsform von der zweiten Ausführungsform, und die zu den in der zweiten Ausführungsform gleichen Strukturen werden nicht weiter beschrieben.
  • 5 ist eine Schnittansicht der Herstellungsschritte einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte einschließlich der Herstellungssschritte eines Halbleitersubstrats gemäß der dritten Ausführungsform der vorliegenden Erfindung.
  • Zunächst wird in einem in 5(a) gezeigten Schritt der gleiche wie oben beschriebene Schritt aus 4(a) ausgeführt, wobei die Schicht vom N–-Typ 22 auf der Oberfläche des Substrats vom N+-Typ 21 gebildet wird, um das Maskenmaterial 30 auf der Oberfläche der Schicht vom N–-Typ 22 weiter anzuordnen. Anschließend wird in der Ausrichtungsregion ein Teil des Maskenmaterials 30, bei dem die Hohlräume 25 als Ausrichtungsmarke gebildet werden sollen, geöffnet und ein Teil in der Region zur Bildung einer Baueinheit, in der die Gräben 23 im Maskenmaterial 30 gebildet werden sollen, wird geöffnet.
  • Als Nächstes wird in einem in 5(b) gezeigten Schritt die Schicht vom N–-Typ 22, bedeckt durch das Maskenmaterial 30, geätzt, wobei gleichzeitig die Bildung der Gräben 31 in der Ausrichtungsregion der Schicht vom N–-Typ 22 und die Bildung der Gräben 23 in der Region zur Bildung der Baueinheit der Schicht vom N–-Typ 22 ausgeführt wird, so dass die Gräben 31 eine Breite haben, die kleiner ist als die der Gräben 23 (z. B. kleiner als 1 bis 50 μm).
  • In einem in 5(c) gezeigten Schritt wird das Maskenmaterial 30 entfernt, um nachfolgend den epitaktischen Film vom P-Typ 33 zu bilden, zum Beispiel, um so die Gräben 23, gebildet in der Schicht vom N–-Typ 22 zu vergraben, basierend auf Bedingungen gemäß denen eine Geschwindigkeitskontrolle geliefert werden kann, um das Wachstum des epitaktischen Films 33 in die Gräben 23, gebildet in der Schicht vom N–-Typ 22, zu fördern. Die Bedingungen sind wie die des oben beschriebenen Schritts aus 2(e) der ersten Ausführungsform.
  • Als ein Ergebnis wird der epitaktische Film 33 in den Gräben 23 vergraben, die eine Breite haben, die breiter als die der Gräben 31 ist. Daher werden die Gräben 31 nicht vollständig durch den epitaktischen Film 33 vergraben, wobei die Hohlräume 25 zurückbleiben.
  • Danach wird in einem in 5(d) gezeigten Schritt derselbe Schritt wie aus 4(e) ausgeführt, um die Störstellendiffusionsschicht 24 zu bilden.
  • Anschließend, wie im Schritt aus 5(e) zum Beispiel gezeigt, wird der nachfolgende Schritt der Herstellung der verbleibenden Halbleitervorrichtung ausgeführt, wie im Schritt aus 2(g) der ersten Ausführungsform, zur Bildung der Schicht vom N–-Typ 26 auf der Schicht vom N–-Typ 22 und der Störstellendiffusionsschicht 24 zum Beispiel. Im Ergebnis wird die Halbleitervorrichtung unter Verwendung der Gräben 23 mit hohem Dimensionsverhältnis fertiggestellt.
  • Wie oben beschrieben, führt die dritte Ausführungsform die Bildung der Gräben 31 zur Bildung der Hohl räume 25 als Ausrichtungsmarke und die Bildung der Gräben 23 zur Bildung der Störstellendiffusionsschicht 24 mit hohem Dimensionsverhältnis gleichzeitig aus. Dies kann einen Schritt eliminieren, der nur dazu erforderlich ist, die Hohlräume 25 als Ausrichtungsmarke zu bilden, und dadurch die Herstellungsschritte des Halbleitersubstrats und der Halbleitervorrichtung vereinfachen kann.
  • [Vierte Ausführungsform]
  • Der folgende Abschnitt beschreibt die vierte Ausführungsform der vorliegenden Erfindung. Die vierte Ausführungsform bildet die Gräben 23 zur Bildung der Störstellendiffusionsschicht 24 mit hohem Dimensionsverhältnis, wobei nachfolgend die Gräben 31 zur Bildung der Hohlräume 25, verwendet als Ausrichtungsmarke, gezeigt in der zweiten Ausführungsform, gebildet werden. Der folgende Abschnitt beschreibt einen Unterschied der vierten Ausführungsform von der zweiten Ausführungsform. Dieselben Strukturen wie diejenigen der zweiten Ausführungsform werden nicht weiter beschrieben.
  • 6 ist eine Schnittansicht von Herstellungsschritten einer Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats, hergestellt durch Herstellungsschritte einschließlich der Herstellungsschritte eines Halbleitersubstrats gemäß der vierten Ausführungsform.
  • In einem in 6(a) gezeigten Schritt wird der gleiche Schritt wie oben in 4(a) beschrieben ausgeführt, wobei die Schicht vom N–-Typ 22 auf der Oberfläche des Substrats vom N+-Typ 21 gebildet wird. Anschließend wird der gleiche Schritt wie der Schritt aus 4(c) ausgeführt, um den oxidierten Film 31 als Maskenmaterial auf der Oberfläche der Schicht vom N–-Typ 22 anzuordnen. Danach wird ein Teil in der Region zur Bildung einer Bau einheit des oxidierten Films 32, in dem die Gräben 23 gebildet werden sollen, geöffnet.
  • Als Nächstes wird in einem in 6(b) gezeigten Schritt die Schicht vom N–-Typ 22, bedeckt durch den oxidierten Film 32, geätzt, wobei die Gräben 23 in der Region zur Bildung einer Baueinheit der Schicht vom N–-Typ 22 gebildet werden.
  • Als Nächstes wird in einem in 6(c) gezeigten Schritt der oxidierte Film 32 entfernt, wobei nachfolgend derselbe Schritt wie der Schritt aus 4(a) verwendet wird, wobei das Maskenmaterial 30 auf der Oberfläche der Schicht vom N–-Typ 22 gebildet wird. Dieser Schritt kann auch ausgeführt werden, um das Maskenmaterial 30 nicht nur an der Oberfläche der Schicht vom N–-Typ 22 zu bilden, sondern auch in den Gräben 23. In diesem Fall kann das Maskenmaterial 30 im gesamten oder einem Teil des Inneren der Gräben 31 gebildet werden. Danach wird ein gewünschter Teil in der Ausrichtungsregion des Maskenmaterials 30 geätzt und geöffnet. Anschließend wird die Schicht vom N–-Typ 22, bedeckt durch das Maskenmaterial 30, geätzt, wobei die Gräben 31 in der Schicht vom N–-Typ 22 mit gleichem Intervall gebildet werden.
  • Danach wird in einem in 6(d) gezeigten Schritt derselbe Schritt wie die in 4(d) ausgeführt, wobei der epitaktische Film 33 in den Gräben 23 vergraben wird und um die Hohlräume 25 als Ausrichtungsmarke zu bilden. In den in 6(e) und 6(f) gezeigten Schritten werden dieselben Schritte wie diejenigen aus 4(e) und 4(f) ausgeführt und der nachfolgende Schritt der Herstellung der verbleibenden Halbleitervorrichtung wird ausgeführt, wobei die Halbleitervorrichtung unter Verwendung der Gräben 23 mit hohem Dimensionsverhältnis fertiggestellt wird. Diese Schritte verwenden auch die Hohlräume 25 als Ausrichtungsmarke, um eine Ausrichtung in dem nach folgenden Photolithographieschritt bereitzustellen. Daher können die entsprechenden Komponenten, die die Halbleitervorrichtung ausmachen, an den gewünschten Positionen akkurat gebildet werden.
  • Wie oben beschrieben, wie in der vierten Ausführungsform, können die Gräben 23 zur Bildung der Störstellendiffusionsschicht 24 mit hohem Dimensionsverhältnis gebildet werden, um nachfolgend die Gräben 31 zur Bildung der Hohlräume 25, verwendet als Ausrichtungsmarke, zu bilden.
  • [Andere Ausführungsformen]
  • Die erste Ausführungsform hat beispielhaft ein Halbleitersubstrat mit der in 1 gezeigten Struktur beschrieben (besonders die Struktur, bei der die Schicht vom N–-Typ 2 auf der Oberfläche des Substrats vom N+-Typ 1 gebildet ist). Jedoch kann auch eine andere Struktur verwendet werden, bei der für ein Halbleitersubstrat Schritte bis zum Schritt aus 2(f) ausgeführt werden (d. h. eine Struktur, bei der die Störstellendiffusionsschicht 5 im Graben 4 gebildet wird). Ähnlich kann die zweite Ausführungsform auch ein Halbleitersubstrat mit einer Struktur, bei der die Gräben 23 noch nicht gebildet sind (d. h. eine Struktur, für die die Schritte bis zum Schritt aus 4(b) ausgeführt wurden) verwenden.
  • Die obigen entsprechenden Ausführungsformen haben einen Fall beschrieben, bei dem nur die Störstellendiffusionsschichten 5 und 24, von denen jede aus einer Schicht besteht, in den Gräben 4 und 23 gebildet werden, gebildet in der Region zur Bildung einer Baueinheit. Jedoch können die Störstellendiffusionsschichten 5 und 24 auch aus einer Mehrzahl von Schichten vom leitenden Typ („conductivity-type”) oder Schichten mit verschiedenen Konzentrationen bestehen.
  • Obwohl die entsprechenden Ausführungsformen den Fall beschrieben haben, bei dem die Schichten vom N–-Typ 2 und 22 auf den Substraten vom N+-Typ 1 und 21 gebildet werden, sind sie nicht auf diese Leitfähigkeits-Typen beschränkt. Zum Beispiel können ein Halbleitersubstrat und eine Halbleiterschicht, gebildet auf dem Halbleitersubstrat, sowohl beide vom P-Typ sein oder sie können auch aus verschiedenen Leitfähigkeits-Typen bestehen.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann für ein Halbleitersubstrat verwendet werden, das für eine Halbleitervorrichtung gebraucht wird, unter Verwendung eines Grabens, gebildet mit einem hohen Dimensionsverhältnis in der Tiefenrichtung des Substrats (z. B. einem MOSFET und einem Super-Junction-MOSFET mit dreidimensionaler Struktur) und für das Verfahren zur Herstellung desselben.

Claims (11)

  1. Halbleitersubstrat mit einem Substrat, hergestellt aus einem Einkristall-Halbleiter und einer Halbleiterschicht, hergestellt aus Einkristall, gebildet auf der Oberfläche des Substrats, dadurch gekennzeichnet, dass Hohlräume als Ausrichtungsmarke im Substrat in einer Ausrichtungsregion im Substrat oder in einer Ausrichtungsregion in der Halbleiterschicht, die von der Region zur Bildung einer Baueinheit verschieden ist, gebildet sind.
  2. Halbleitersubstrat gemäß Anspruch 1, wobei ein Graben einer Region der Halbleiterschicht zur Bildung einer Baueinheit gebildet ist, und eine epitaktisch gezüchtete Störstellendiffusionsschicht im Graben gebildet ist.
  3. Halbleitersubstrat gemäß Anspruch 1 oder 2, wobei eine Vielzahl von Hohlräumen mit gleichem Intervall angeordnet ist.
  4. Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: einen Schritt der Herstellung eines Substrats, hergestellt aus Einkristall-Halbleiter; einen Schritt des Anordnens eines Maskenmaterials, in welchem eine Öffnung in der Ausrichtungsregion im Substrat, die verschieden ist von der Region zur Bildung der Baueinheit, gebildet ist, auf dem Substrat; einen Schritt des Ätzens des durch das Maskenmaterial bedeckten Substrats, um einen Graben zur Bildung der Ausrichtungsmarke in der Ausrichtungsregion zu bilden; und einen Schritt zur Bildung einer Halbleiterschicht, hergestellt aus Einkristall auf der Oberfläche des Substrats, um so Hohlräume im Graben zur Bildung der Ausrichtungsmarke zu bilden.
  5. Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 4, wobei der Schritt der Bildung eines Grabens zur Bildung einer Ausrichtungsmarke einen Graben zur Bildung der Ausrichtungsmarke mit einer Breite von 1 bis 50 μm bildet.
  6. Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: einen Schritt der Herstellung eines Substrats, hergestellt aus Einkristall-Halbleiter; einen Schritt der Bildung einer Halbleiterschicht, hergestellt aus Einkristall auf der Oberfläche des Substrats; einen Schritt des Anordnens eines ersten Maskenmaterials auf der Halbleiterschicht, wobei eine Öffnung in der Ausrichtungsregion in der Halbleiterschicht gebildet wird, die verschieden ist von einer Region zur Bildung einer Baueinheit; einen Schritt des Ätzens der Halbleiterschicht, bedeckt durch das erste Maskenmaterial, zur Bildung eines Grabens zur Bildung einer Ausrichtungsmarke in der Ausrichtungsregion; einen Schritt des Entfernens des ersten Maskenmaterials zum nachfolgenden Anordnen eines zweiten Maskenmaterials auf der Oberfläche der Halbleiterschicht, wobei eine Öffnung in der Region zur Bildung einer Baueinheit der Halbleiterschicht gebildet wird; einen Schritt des Ätzens der Halbleiterschicht, bedeckt durch das zweite Maskenmaterial zur Bildung eines Baueinheitsgrabens in der Region zur Bildung einer Baueinheit; einen Schritt des Entfernens des zweiten Maskenmaterials zum nachfolgenden Vergraben eines epitaktischen Films im Baueinheitsgraben, um so Hohlräume in dem Graben zur Bildung einer Ausrichtungsmarke zu bilden; und einen Schritt des Unterwerfens eines Teils des epitaktischen Films, der außerhalb des Baueinheitsgrabens gebildet ist, einer Einebnungsbehandlung.
  7. Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: einen Schritt der Herstellung eines Substrats, hergestellt aus Einkristall-Halbleiter; einen Schritt der Bildung einer Halbleiterschicht, hergestellt aus Einkristall, auf der Oberfläche des Substrats; einen Schritt des Anordnens eines ersten Maskenmaterials auf der Oberfläche der Halbleiterschicht, wobei das erste Maskenmaterial eine Öffnung umfasst, gebildet in der Region zur Bildung einer Baueinheit der Halbleiterschicht; einen Schritt des Ätzens der Halbleiterschicht, bedeckt durch das erste Maskenmaterial zur Bildung eines Baueinheitsgrabens in der Region zur Bildung einer Baueinheit; einen Schritt des Entfernens des ersten Maskenmaterials zur nachfolgenden Anordnung eines zweiten Maskenmaterials auf der Halbleiterschicht, einschließlich einer Öffnung in der Ausrichtungsregion in einer Halbleiterschicht, die verschieden von der Region zur Bildung einer Baueinheit ist; einen Schritt des Ätzens der Halbleiterschicht, bedeckt durch das zweite Maskenmaterial zur Bildung eines Grabens zur Bildung einer Ausrichtungsmarke in der Ausrichtungsregion; einen Schritt des Entfernens des zweiten Maskenmaterials zum nachfolgenden Vergraben eines epitaktischen Films in dem Baueinheitsgraben, um so Hohlräume in dem Graben zur Bildung einer Ausrichtungsmarke zu bilden; und einen Schritt des Unterwerfens eines Teils des epitaktischen Films, der außerhalb des Baueinheitsgrabens gebildet ist, einer Einebnungsbehandlung.
  8. Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 6 oder 7, wobei der Schritt der Bildung eines Grabens zur Bildung einer Ausrichtungsmarke den Graben zur Bildung einer Ausrichtungsmarke so bildet, dass er eine Tiefe hat, die tiefer als die Breite des Baueinheitsgrabens ist.
  9. Verfahren zur Herstellung eines Halbleitersubstrats gemäß Anspruch 8, wobei der Schritt zur Bildung eines Grabens zur Bildung einer Ausrichtungsmarke den Graben zur Bildung einer Ausrichtungsmarke so bildet, dass er eine Tiefe hat, bei der das Substrat geätzt werden kann.
  10. Verfahren zur Herstellung eines Halbleitersubstrats, umfassend: einen Schritt der Herstellung eines Substrats, hergestellt aus Einkristall-Halbleiter; einen Schritt der Bildung einer Halbleiterschicht, hergestellt aus Einkristall, auf der Oberfläche des Substrats; einen Schritt des Anordnens eines Maskenmaterials auf der Halbleiterschicht, bei dem sowohl die Region zur Bildung einer Baueinheit als auch die Ausrichtungsregion der Halbleiterschicht Öffnungen umfassen; einen Schritt des Ätzens der durch das Maskenmaterial bedeckten Halbleiterschicht, um gleichzeitig die Bildung eines Grabens zur Bildung einer Ausrichtungsmarke in der Ausrichtungsregion und die Bildung eines Baueinheitsgrabens in der Region zur Bildung einer Baueinheit auszuführen; einen Schritt des Entfernens des Maskenmaterials, um nachfolgend einen epitaktischen Film im Baueinheitsgraben zu vergraben, um so Hohlräume in dem Graben zur Bildung einer Ausrichtungsmarke zu bilden; und einen Schritt des Unterwerfens eines Teils des epitaktischen Films, der außerhalb des Baueinheitsgrabens gebildet ist, einer Einebnungsbehandlung.
  11. Verfahren zur Herstellung eines Halbleitersubstrats gemäß einem der Ansprüche 6 bis 10, wobei der Schritt der Bildung eines Grabens zur Bildung einer Ausrichtungsmarke den Graben zur Bildung einer Ausrichtungsmarke so bildet, dass er eine Breite hat, die kleiner als die des Baueinheitsgrabens ist.
DE112006002626T 2005-10-06 2006-10-05 Halbleitersubstrat und Verfahren zu dessen Herstellung Active DE112006002626B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005293087A JP2007103747A (ja) 2005-10-06 2005-10-06 半導体基板の製造方法
JP2005-293087 2005-10-06
JP2006-214551 2006-08-07
JP2006214551A JP4788519B2 (ja) 2006-08-07 2006-08-07 半導体基板の製造方法
PCT/JP2006/319933 WO2007040255A1 (ja) 2005-10-06 2006-10-05 半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
DE112006002626T5 DE112006002626T5 (de) 2008-08-28
DE112006002626B4 true DE112006002626B4 (de) 2010-08-19

Family

ID=37906297

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112006002626T Active DE112006002626B4 (de) 2005-10-06 2006-10-05 Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112006004215T Active DE112006004215B4 (de) 2005-10-06 2006-10-05 Verfahren zur Herstellung eines Halbleitersubstrats

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112006004215T Active DE112006004215B4 (de) 2005-10-06 2006-10-05 Verfahren zur Herstellung eines Halbleitersubstrats

Country Status (5)

Country Link
US (5) US20090273102A1 (de)
KR (2) KR100997153B1 (de)
CN (1) CN101853786B (de)
DE (2) DE112006002626B4 (de)
WO (1) WO2007040255A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998826B2 (en) * 2007-09-07 2011-08-16 Macronix International Co., Ltd. Method of forming mark in IC-fabricating process
US9593810B2 (en) * 2007-09-20 2017-03-14 Koninklijke Philips N.V. LED package and method for manufacturing the LED package
JP5509543B2 (ja) * 2008-06-02 2014-06-04 富士電機株式会社 半導体装置の製造方法
US20110038564A1 (en) * 2009-08-14 2011-02-17 Cindy Ann Slansky Reusable silicone bag
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
JP5614877B2 (ja) * 2010-05-28 2014-10-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102456575A (zh) * 2010-10-28 2012-05-16 上海华虹Nec电子有限公司 超级结结构的半导体器件的制作方法及器件结构
CN102820212B (zh) * 2011-06-08 2015-08-12 无锡华润上华半导体有限公司 一种深沟槽超级pn结的形成方法
CN103035493B (zh) * 2012-06-15 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件的交替排列的p柱和n柱的形成方法
KR20140017086A (ko) 2012-07-30 2014-02-11 삼성디스플레이 주식회사 집적회로 및 이를 포함하는 표시 장치
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
US9230917B2 (en) * 2013-05-29 2016-01-05 Infineon Technologies Dresden Gmbh Method of processing a carrier with alignment marks
US9355964B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming alignment marks and structure of same
CN104112670B (zh) * 2014-06-27 2017-07-11 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN104124276B (zh) * 2014-08-11 2020-04-24 深圳尚阳通科技有限公司 一种超级结器件及其制作方法
JP6510280B2 (ja) * 2015-03-11 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104979214B (zh) * 2015-05-12 2019-04-05 电子科技大学 一种超结结构的制备方法
CN104934465A (zh) * 2015-05-12 2015-09-23 电子科技大学 一种超结结构的制备方法
SE538783C2 (sv) * 2015-06-16 2016-11-22 Ascatron Ab SiC SUPER-JUNCTIONS
CN106328488B (zh) * 2015-06-25 2020-10-16 北大方正集团有限公司 超结功率器件的制备方法和超结功率器件
DE102015122828A1 (de) * 2015-12-23 2017-06-29 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit epitaktischen Schichten und einer Ausrichtungsmarkierung
DE102016101559A1 (de) * 2016-01-28 2017-08-03 Infineon Technologies Austria Ag Verfahren zum herstellen von halbleitervorrichtungen, einschliesslich einer abscheidung von kristallinem silizium in gräben
KR102526936B1 (ko) * 2016-04-26 2023-04-28 삼성디스플레이 주식회사 표시 패널 및 표시 패널용 모기판
CN106816376A (zh) * 2017-01-12 2017-06-09 中国科学院微电子研究所 一种超结器件耐压层的制备方法
DE102017113864A1 (de) * 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Justiermarke
CN110896027A (zh) * 2019-12-05 2020-03-20 中国科学院微电子研究所 一种半导体器件纳米线及其制备方法
US20230296994A1 (en) * 2022-03-21 2023-09-21 Infineon Technologies Ag Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196573A (ja) 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
JP2001274398A (ja) 1999-10-19 2001-10-05 Denso Corp 半導体装置及びその製造方法
US20020102811A1 (en) * 2001-01-30 2002-08-01 Farrow Reginald Conway Alignment mark fabrication process to limit accumulation of errors in level to level overlay
JP2003124464A (ja) 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
JP2005317905A (ja) 2004-03-31 2005-11-10 Denso Corp 半導体基板の製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
WO1989008926A1 (en) * 1988-03-16 1989-09-21 Plessey Overseas Limited Vernier structure for flip chip bonded devices
US5169485A (en) * 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
JP3131239B2 (ja) * 1991-04-25 2001-01-31 キヤノン株式会社 半導体回路装置用配線および半導体回路装置
EP0543361B1 (de) * 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Verfahren zur Herstellung einer Halbleiteranordnung
JP3363496B2 (ja) 1991-11-20 2003-01-08 キヤノン株式会社 半導体装置及びその製造方法
JPH08139190A (ja) 1994-11-11 1996-05-31 Seiko Epson Corp 半導体装置の製造方法
JP2685028B2 (ja) 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
US5958800A (en) * 1996-10-07 1999-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for post planarization metal photolithography
JP3542491B2 (ja) 1997-03-17 2004-07-14 キヤノン株式会社 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス
US5963816A (en) * 1997-12-01 1999-10-05 Advanced Micro Devices, Inc. Method for making shallow trench marks
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US6194253B1 (en) * 1998-10-07 2001-02-27 International Business Machines Corporation Method for fabrication of silicon on insulator substrates
US6451668B1 (en) * 1998-12-15 2002-09-17 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Method of producing calibration structures in semiconductor substrates
US6100158A (en) * 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region
JP2001093977A (ja) * 1999-09-21 2001-04-06 Toshiba Corp 半導体装置の製造方法
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
KR100643225B1 (ko) * 2000-04-28 2006-11-10 에이에스엠엘 네델란즈 비.브이. 리소그래피 투영장치, 기판정렬 마크의 위치를 결정하는방법, 디바이스 제조방법 및 그 디바이스
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
SE523906C2 (sv) * 2001-09-20 2004-06-01 Micronic Laser Systems Ab Bondningsmetod
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR20030058435A (ko) * 2001-12-31 2003-07-07 동부전자 주식회사 배선 제조 방법
DE10202140A1 (de) 2002-01-21 2003-08-07 Infineon Technologies Ag Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
JP3913564B2 (ja) 2002-01-31 2007-05-09 富士電機ホールディングス株式会社 超接合半導体素子の製造方法
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
TWI265550B (en) * 2002-05-14 2006-11-01 Toshiba Corp Fabrication method, manufacturing method for semiconductor device, and fabrication device
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
US6746890B2 (en) * 2002-07-17 2004-06-08 Tini Alloy Company Three dimensional thin film devices and methods of fabrication
DE10316776B4 (de) * 2003-04-11 2005-03-17 Infineon Technologies Ag Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
JP3915984B2 (ja) 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP4539052B2 (ja) 2003-08-06 2010-09-08 富士電機システムズ株式会社 半導体基板の製造方法
JP3967701B2 (ja) * 2003-09-10 2007-08-29 沖電気工業株式会社 半導体装置
JP2005142335A (ja) 2003-11-06 2005-06-02 Fuji Electric Holdings Co Ltd 半導体素子の製造方法
JP2005181959A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 光ファイバーをプリント配線板の埋め込み型導波路に連結する方法および構造体
JP3961503B2 (ja) * 2004-04-05 2007-08-22 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US7763342B2 (en) * 2005-03-31 2010-07-27 Tini Alloy Company Tear-resistant thin film methods of fabrication
US7684660B2 (en) * 2005-06-24 2010-03-23 Intel Corporation Methods and apparatus to mount a waveguide to a substrate
US7543501B2 (en) * 2005-10-27 2009-06-09 Advanced Research Corporation Self-calibrating pressure sensor
JP2007116190A (ja) 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法
DE102008035055B3 (de) * 2008-07-26 2009-12-17 X-Fab Semiconductor Foundries Ag Verfahren zur Ausrichtung einer elektronischen CMOS-Struktur bezogen auf eine vergrabene Struktur bei gebondeten und rückgedünnten Stapeln von Halbleiterscheiben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274398A (ja) 1999-10-19 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2001196573A (ja) 1999-10-28 2001-07-19 Denso Corp 半導体基板とその製造方法
US20020102811A1 (en) * 2001-01-30 2002-08-01 Farrow Reginald Conway Alignment mark fabrication process to limit accumulation of errors in level to level overlay
JP2003124464A (ja) 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
JP2005317905A (ja) 2004-03-31 2005-11-10 Denso Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
CN101853786B (zh) 2012-06-13
US8956947B2 (en) 2015-02-17
KR20100018073A (ko) 2010-02-16
KR20080059596A (ko) 2008-06-30
KR100950232B1 (ko) 2010-03-29
WO2007040255A1 (ja) 2007-04-12
CN101853786A (zh) 2010-10-06
KR100997153B1 (ko) 2010-11-30
US20110076830A1 (en) 2011-03-31
US9034721B2 (en) 2015-05-19
US20090273102A1 (en) 2009-11-05
US20140342526A1 (en) 2014-11-20
DE112006002626T5 (de) 2008-08-28
US8835276B2 (en) 2014-09-16
US20140342525A1 (en) 2014-11-20
US20140342535A1 (en) 2014-11-20
DE112006004215B4 (de) 2012-05-31

Similar Documents

Publication Publication Date Title
DE112006002626B4 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102006062821B4 (de) Verfahren zur Fertigung einer Halbleitervorrichtung
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE102006045914B4 (de) Halbleitervorrichtung insbesonere vertikaler Super-Junction-MOS-Baustein und Verfahren zu deren Fertigung
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE102004010676B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE102008026516B4 (de) Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
DE3225398C2 (de)
DE10362334B4 (de) Halbleitervorrichtung mit epitaktisch gefülltem Graben und Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben
DE102005028640B4 (de) Verfahren zur Herstellung eines Transistors Fin-FET mit einem Dreifachkanal in einem Speicherbauelement
DE102010063850B4 (de) Verfahren zum Herstellen einer vergrabenen Materialschicht in einem Halbleiterkörper und Halbleiteranordnung mit einer vergrabenen Materialschicht
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
EP0010633A1 (de) Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen
DE102005020410A1 (de) Transistorstruktur und zugehöriges Herstellungsverfahren
DE102006047169A1 (de) Herstellungsverfahren für Halbleitersubstrate
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE60032660T2 (de) Verfahren zur Herstellung einer planaren Heterostruktur
DE10107012A1 (de) Verfahren zur Herstellung eines Polysilicium-Kondensators unter Verwendung von FET- und bipolaren Basis-Polysiliciumschichten
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102012222786B4 (de) Verfahren zur fertigung einer halbleitervorrichtung
DE102018105741B3 (de) Verfahren zum erzeugen komplementär dotierter halbleitergebiete in einem halbleiterkörper und halbleiteranordnung
DE102016112970B3 (de) Verfahren zur Herstellung eines Superjunction-Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 112006004215

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 112006004215

Country of ref document: DE

Kind code of ref document: P

AH Division in

Ref document number: 112006004215

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: SUMCO CORPORATION, JP

Free format text: FORMER OWNERS: DENSO CORPORATION, KARIYA-CITY, AICHI-PREF., JP; SUMCO CORPORATION, TOKYO, JP

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE