JP2005019898A - 半導体基板およびその製造方法 - Google Patents

Abstract

【課題】エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供する。
【解決手段】アライメントマーク形成領域Ａ１にトレンチ溝２１からなるアライメントパターンを形成し、該アライメントパターンを覆う態様で透光性の膜材３ａを成膜する。次いで、拡散層形成領域Ａ２にトレンチ溝２２を形成し、このトレンチ溝２２を埋め込むかたちでエピタキシャル膜４を成膜する。その後、上記膜材３ａによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマークＭ１ａを形成する。こうして形成されたアライメントマークＭ１ａを用い、拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
この発明は、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された構造を有する半導体基板、より詳しくは、その後工程において加工するマスクパターンとのマスク合わせを行う上で必要となるアライメントマークを所定領域に有する半導体基板およびその製造方法に関する。
【０００２】
【従来の技術】
上記構造を有する半導体基板は、半導体基板の深さ方向に高集積化が可能な半導体装置として知られる例えばスーパージャンクション構造ＭＯＳや３次元構造ＭＯＳ等（例えば特許文献１参照）の半導体装置に用いられる基板として極めて有用である。
【０００３】
図１７に、このような半導体基板の概略構造を模式的に示す。なお、同図１７において、図１７（ａ）はこの半導体基板の平面図、図１７（ｂ）はこの半導体基板の一部を拡大した平面図である。
【０００４】
図１７（ａ）に示すように、この半導体基板１００の表面には、フォトリソグラフィ工程における１回の露光で形成されるパターン２００が該露光の回数に対応する数だけ形成されている。また、図１７（ｂ）に示すように、これらパターン２００の中にはさらに、所定の間隔をおいて半導体装置が形成される素子形成領域３００が形成されている。また、これら素子形成領域３００として使用されない領域には、いわゆるマスク合わせを行うためのアライメントマークが形成されるアライメントマーク形成領域Ａ１が設けられている。図１７（ｂ）には一例として、上記パターン２００の端部にアライメントマーク形成領域Ａ１が設けられた例を示す。
【０００５】
次に、図１８を参照して、このような半導体基板の製造に際して一般に採用されている製造方法について、その製造プロセスの概要を説明する。
この半導体基板の製造に際しては、まず、図１８（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコン等を母体とする基板１の上面に、同じく例えばＮ型のシリコン等からなる半導体膜２をエピタキシャル成長により形成する。なお、この半導体膜２は基板１よりも不純物濃度が低くなるように形成される。
【０００６】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３ｊを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィーにより、アライメントマーク形成領域Ａ１および拡散層形成領域Ａ２にそれぞれ複数のトレンチ溝を形成すべく開口部３６を形成する。
【０００７】
そして、このマスク材３ｊをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ（反応性イオンエッチング）等により選択的にエッチングを行い、図１８（ｄ）に示す態様で、上記アライメントマーク形成領域Ａ１および拡散層形成領域Ａ２にトレンチ溝２９および２２を形成する。これらトレンチ溝２９および２２の形成後は、例えばＨＦ水溶液等を用いて、上記マスク材３ｊをエッチング除去する。
【０００８】
その後、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びにジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ（減圧化学気相成長）等により、例えばＰ型のシリコン等からなるエピタキシャル膜４を成長させる。こうして、図１８（ｅ）に示されるように、上記トレンチ溝２９および２２内を含めた基板上にエピタキシャル膜４が形成されるが、このエピタキシャル膜４には上記トレンチ溝２９および２２に対応した段差Ｓが残る。上記拡散層形成領域Ａ２においてこのような段差Ｓが残ることは、先のスーパージャンクション構造ＭＯＳや３次元構造ＭＯＳ等の半導体装置を形成する上で好ましくない。このため、例えばＣＭＰ（ケミカルメカニカルポリッシュ）等により上記エピタキシャル膜４の表面に平坦化処理を施して上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。
こうして、図１８（ｆ）に示されるように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ７が形成される。
【０００９】
【特許文献１】
特開２００１−２７４３９８号公報
【００１０】
【発明が解決しようとする課題】
ところで、アライメントマークはよく知られているように、フォトリソグラフィ等の工程においてマスクの位置合わせに使用されるマークである。このようなマークが半導体基板内に形成されていることで、複数回のフォトリソグラフィ工程を伴う半導体装置の製造においても、このマークが目印となり、各工程で使用するマスクの位置を精度良く合わせることができるようになる。そして、このようなアライメントマークは、上述のスーパージャンクション構造ＭＯＳや３次元構造ＭＯＳ等のような多層構造を有する半導体装置を製造する上で特に重要となる。
【００１１】
一方、アライメントマークの認識は一般に、所要の波長のレーザ光を用いて同マーク部分をスキャン（走査）することにより行われる。すなわち、アライメントマークを形成するパターン（アライメントパターン）は光学的に認識できるものでなければならない。
【００１２】
しかし、上記従来の半導体基板の製造方法では、先の平坦化の工程において、拡散層形成領域Ａ２におけるトレンチ溝２２に対応した段差Ｓとともに、アライメントマーク形成領域Ａ１にアライメントパターンとして形成されたトレンチ溝２９に対応した段差Ｓも除去されてしまう。また、アライメントパターンとなるトレンチ溝２９内に埋設された上記エピタキシャル膜４は上記半導体膜２を下地としてエピタキシャル成長された膜であり、両者の間では、材質および結晶性等の相違も非常に小さくなっている。このように、表面に段差を有さず、しかも結晶性等にも相違がない２種類の膜（トレンチ溝２９内に埋設されたエピタキシャル膜４および半導体膜２）となると、これを上記レーザ光により光学的に識別すること自体が非常に困難となる。
【００１３】
結局のところ、上記従来の半導体基板では、アライメントマークＭ７を光学的に認識することが困難であり、ひいては上述の半導体装置の製造に際しても、マスクの位置合わせ精度の低下が避けられないものとなっている。
【００１４】
この発明は、こうした実情に鑑みてなされたものであり、エピタキシャル膜が埋設されたトレンチ溝を有してその表面が平坦化される領域を有していながら、そのアライメントマーク形成領域に、より認識性の高いアライメントマークを備える半導体基板およびその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
こうした目的を達成するため、請求項１に記載の発明では、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板として、前記アライメントマークを、前記アライメントマーク形成領域にトレンチ溝からなるアライメントパターンを有し、該アライメントパターンの溝中に透光性の膜材が埋設されてなる構造としている。
【００１６】
こうして形成されるアライメントマークは、上記トレンチ溝からなるアライメントパターンの溝中に透光性の膜材が埋設されているため、この透光性の膜材を通じて、同アライメントパターンを光学的に認識することができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００１７】
また、請求項２に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域に選択的にエピタキシャル成長された突起状のアライメントパターンを有し、該アライメントパターン上に透光性の膜材が堆積されてなる構造とした。
【００１８】
こうして形成されるアライメントマークも、上記アライメントパターン上に透光性の膜材が堆積されているため、この透光性の膜を通じて、上記トレンチ溝からなるアライメントパターンを光学的に認識することができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００１９】
なお、請求項３あるいは請求項４に記載のように、当該半導体基板の母体となる基板材料として、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを採用する場合には、前記膜材としても、シリコン酸化膜やシリコン窒化膜を用いることができる。特に、これらシリコン酸化膜やシリコン窒化膜は透光性の膜であることはもとより、通常、前記平坦化の際に上記基板材料からなる下地に成膜されたエピタキシャル膜よりも高い耐性を示す。このため、上記平坦化の後においても、その表面に前記アライメントパターンに対応した段差が残存する可能性が高く、前記アライメントマーク形成領域に形成されたトレンチ溝と併せ、この段差もアライメントパターンとして利用すれば、前記アライメントマークの認識性をさらに高めることもできる。
【００２０】
また、請求項５に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域にトレンチ溝からなるアライメントパターンを有し、前記平坦化された領域も含めて該アライメントパターン上にエピタキシャル膜が形成されてなる構造とした。
【００２１】
こうして形成されるアライメントマークは、上記トレンチ溝からなるアライメントパターン上にエピタキシャル膜が形成されることに起因して、その表面には自ずと上記アライメントパターンに対応した段差が生じるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００２２】
また、請求項６に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域に選択的にエピタキシャル成長された突起状のアライメントパターンを有し、前記平坦化された領域も含めて該アライメントパターン上にさらにエピタキシャル膜が形成されてなる構造とした。
【００２３】
こうして形成されるアライメントマークも、上記突起状のアライメントパターン上にエピタキシャル膜が形成されることに起因して、その表面には自ずとアライメントパターンに対応した段差が生じるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００２４】
また、請求項７に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層の有無に対応して結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
【００２５】
こうして形成されるアライメントマークは、結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されていることにより、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた部分（前記欠陥層）を設けたことで、前記結晶性の異なるエピタキシャル膜がこの欠陥層に対応するかたちで形成されるようになる。そして、こうした結晶性の変化に伴って、上記エピタキシャル膜の成長レートも変化するため、アライメントマーク形成領域中のエピタキシャル膜上には、前記アライメントパターンに対応した凹部または凸部が形成されるようになる。すなわち、前記アライメントマーク形成領域ではアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００２６】
また、請求項８に記載の発明では、請求項７に記載の発明において、前記欠陥層には、トレンチ溝が形成され、該トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
【００２７】
こうした構造のアライメントマークによっても、先の請求項７に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００２８】
また、請求項９に記載の発明では、前記アライメントマークを、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層に対応した突起状のパターンを有する酸化膜が形成されてなる構造とした。
【００２９】
こうして形成されるアライメントマークは、前記酸化膜の下地となる単結晶領域に結晶性を低下させた部分（前記欠陥層）を設けたことで、前記アライメントマーク形成領域に熱酸化処理を施すことにより、前記突起状のパターンを有する酸化膜が前記欠陥層に対応するかたちで形成されるようになる。そして、上記下地の結晶性の変化に伴って、上記酸化膜の酸化レートも変化するため、アライメントマーク形成領域中の酸化膜上には、前記アライメントパターンに対応した突起状のパターンが形成されるようになる。すなわち、前記アライメントマーク形成領域にはアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
【００３０】
また、請求項１０に記載の発明では、請求項９に記載の発明において、前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜を形成されてなる構造とした。
【００３１】
こうした構造のアライメントマークによっても、先の請求項９に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００３２】
そして、請求項１１に記載のように、請求項７〜１０のいずれか一項に記載の発明において、前記欠陥層が、前記単結晶領域に対する選択的な不純物の導入により形成された構造とすることで、イオン注入等の方法を用いて、前記単結晶領域に欠陥層をより容易に形成することができるようになる。
【００３３】
また、請求項１２に記載の発明では、前記アライメントマークを、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる構造とした。
【００３４】
こうして形成されるアライメントマークも、結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されていることにより、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた領域（前記欠陥領域）を設けるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを形成したことで、このトレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されるようになる。そして、こうした結晶性の変化に伴って、先の請求項７に記載の発明と同様、前記アライメントマーク形成領域にアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００３５】
また、請求項１３に記載の発明では、前記アライメントマークを、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜が形成されてなる構造とした。
【００３６】
このアライメントマークにおいても、前記酸化膜の下地となる単結晶領域に結晶性を低下させた領域（前記欠陥領域）を設けるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを形成している。このため、前記アライメントマーク形成領域に熱酸化処理を施すことで、前記突起状のパターンを有する酸化膜が前記トレンチ溝に対応するかたちで形成されるようになる。そして、上記下地の結晶性の変化に伴って、請求項９に記載の発明と同様、前記アライメントマーク形成領域にはアライメントパターンが顕在化することとなる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であっても、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合に、より精度の高いマスクの位置合わせが可能となる。
【００３７】
また、請求項１４に記載のように、請求項１２または１３に記載の発明において、前記欠陥領域が、前記単結晶領域に対する選択的な不純物の導入により形成された構造とすることで、イオン注入等の方法を用いて、前記単結晶領域に前記欠陥領域をより容易に形成することができるようになる。
【００３８】
さらに、請求項１５に記載のように、請求項１２〜１４のいずれか一項に記載の発明において、前記アライメントマーク形成領域に形成されたトレンチ溝と前記エピタキシャル膜が埋設されて平坦化されたトレンチ溝とが同一の深さをもって形成されてなる構造とすることで、これら両トレンチ溝を単一のエッチング工程によって形成することが可能となる。
【００３９】
一方、請求項１６に記載の発明では、半導体基板の製造方法として、
（ａ）半導体基板上のアライメントマーク形成領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成する。
【００４０】
（ｂ）少なくとも前記アライメントパターンを覆う態様で前記アライメントマーク形成領域に透光性の膜材を成膜する。
（ｃ）同半導体基板上の拡散層形成領域に１乃至複数のトレンチ溝を形成する。
【００４１】
（ｄ）前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
（ｅ）前記膜材により前記アライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、前記アライメントマーク形成領域において前記膜材を露出させるとともに、前記拡散層形成領域に拡散層パターンを形成する。
といった各工程を備える。そして、前記膜材で覆われているアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【００４２】
このような製造方法によると、前記透光性の膜材によりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことで、前記平坦化処理の後においても、前記透光性の膜材を通じてアライメントマークを光学的に認識することができるようになる。すなわち、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００４３】
また、請求項１７に記載の発明では、請求項１６に記載の発明の前記（ａ）の工程に代えて、
（ａ’）半導体基板上のアライメントマーク形成領域に１乃至複数の突起状のアライメントパターンを選択的にエピタキシャル成長させる。
といった工程を備えるようにしている。
【００４４】
このような製造方法によっても同様に、前記透光性の膜を通じて、前記平坦化処理の後においても、前記アライメントマークを光学的に認識することができるようになる。すなわちこの場合も、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００４５】
また、請求項１８に記載の発明では、請求項１６または１７に記載の発明の前記（ｂ）の工程の後に、
（ｂ’）前記拡散層形成領域に前記膜材よりも膜厚の薄い膜材を形成する。
といった工程をさらに備え、前記（ｃ）の工程においては、この（ｂ’）の工程により前記拡散層形成領域に形成された膜材をエッチングマスクとして用いるとともに、前記（ｄ）の工程の前に、
（ｄ’）前記拡散層形成領域に形成された膜材を除去する。
といった工程をさらに備える。
【００４６】
このような製造方法によれば、上記（ｄ’）の工程の後においても、前記アライメントマーク形成領域に、同（ｄ’）の工程に際して前記拡散層形成領域に形成された膜材を確実に除去しつつ、その後の工程（前記（ｅ）の工程）に際しては前記透光性の膜材を露出（残存）させることのできる膜材をより容易に確保することができるようになる。なお、上記（ｂ’）の工程において形成される膜材は、前記拡散層形成領域に新たに成膜して形成することはもとより、前記（ｂ）の工程において形成された膜材の前記拡散層形成領域部をエッチング等により選択的に薄くすることより形成してもよい。
【００４７】
さらに、請求項１９に記載の発明では、請求項１６〜１８のいずれか一項に記載の発明において、前記（ｅ）の平坦化処理を施した後に、
（ｆ）前記アライメントマーク形成領域に形成された前記膜材を除去する。
といった工程をさらに備える。
【００４８】
このような製造方法によっても、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、この製造方法によれば、前記アライメントマーク形成領域に形成された膜材を除去して前記アライメントパターンを露出させることで、前記透光性の膜を介さずにアライメントパターンを認識することができるようになるため、アライメントマークの認識性をさらに高めることができるようにもなる。
【００４９】
またこの場合には、請求項２０に記載のように、前記（ｆ）の工程の後に、
（ｇ）少なくとも前記アライメントマーク形成領域に、エピタキシャル膜および絶縁膜のいずれかを成膜する。
といった工程をさらに備えることも有効である。このような製造方法とすることで、半導体装置の製造に際して広く用いられるエピタキシャル膜および絶縁膜のいずれの膜を成膜した場合においても、前記アライメントパターンが前記アライメントマーク形成領域に顕在化して、アライメントマークが光学的に認識可能となる。
【００５０】
また、請求項２１あるいは請求項２２に記載のように、請求項１６〜２０のいずれか一項に記載の発明において、当該半導体基板の母体となる基板材料として、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを採用する場合には、前記膜材としても、シリコン酸化膜やシリコン窒化膜を用いることができる。前述のように、これらシリコン酸化膜やシリコン窒化膜は透光性の膜であることはもとより、通常、上記基板材料からなる下地に成膜されたエピタキシャル膜よりも平坦化処理に対する耐性が高い。このため、その平坦化処理の後においても、その表面に前記アライメントパターンに対応した段差が残存する可能性を高めることができるようになる。そして、前記トレンチ溝と併せ、この段差もアライメントパターンとして利用すれば、前記アライメントマークの認識性をさらに高めることができる。
【００５１】
他方、請求項２３に記載の発明では、半導体基板の製造方法として、
（ａ）半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥層からなるアライメントパターンを形成する。
【００５２】
（ｂ）同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する。
（ｃ）前記エッチングマスクを除去する。
【００５３】
（ｄ）前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
（ｅ）前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
【００５４】
（ｆ）少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【００５５】
この製造方法では、前記アライメントマーク形成領域に選択的に不純物を導入することにより、同領域の少なくとも一部に結晶性を低下させた部分（欠陥層）を設けるようにしている。このような構造とすることにより、上記結晶性の変化に伴って、その上に形成される酸化膜の酸化レートも変化するため、前記熱酸化処理により形成された酸化膜上には前記欠陥層に対応した凹部または凸部が形成され、アライメントパターンが顕在化するようになる。すなわち、上記製造方法によっても、前記拡散層形成領域には表面が平坦化された拡散層パターンが形成され、且つアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００５６】
また、請求項２４に記載の発明では、請求項２３に記載の発明の上記（ｆ）の工程に代えて、
（ｆ’）少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成する欠陥層の有無に応じて結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
【００５７】
この製造方法では、前記欠陥層の形成されたアライメントマーク形成領域にエピタキシャル膜を成長させるようにしている。このエピタキシャル膜は、その下地の結晶性と同様の結晶性を有して成長し、また結晶性の変化に伴って、こうしたエピタキシャル膜の成長レートも変化する。このため、アライメントマーク形成領域中のエピタキシャル膜上には、前記アライメントパターンに対応した凹部または凸部が形成されるようになる。すなわち、このような製造方法によっても、前記アライメントパターンが顕在化することとなり、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。なお、こうして形成されたアライメントマークは、前記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の相違に起因したレーザ光の反射率の変化等をもって、同マークを光学的に識別することができる。
【００５８】
また一方、請求項２５に記載の発明では、半導体基板の製造方法として、
（ａ）半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて１乃至複数のトレンチ溝からなるアライメントパターンを形成する。
【００５９】
（ｂ）前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する。
（ｃ）同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する。
【００６０】
（ｄ）前記エッチングマスクを除去する。
（ｅ）前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
【００６１】
（ｆ）前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
（ｇ）少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【００６２】
このような製造方法によっても、先の請求項２２に記載の発明と同様、前記熱酸化処理により形成された酸化膜上に前記アライメントパターンが顕在化することとなる。このため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００６３】
また、請求項２６に記載の発明では、請求項２５に記載の発明の上記（ｇ）の工程に代えて、
（ｇ’）少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
【００６４】
このような製造方法によっても、先の請求項２３に記載の発明と同様、アライメントマーク形成領域中のエピタキシャル膜上には前記アライメントパターンが顕在化するようになる。このため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００６５】
またさらに、請求項２７に記載の発明では、半導体基板の製造方法として、
（ａ）半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
【００６６】
（ｂ）該欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成する。
（ｃ）同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する。
【００６７】
（ｄ）前記エッチングマスクを除去する。
（ｅ）前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
【００６８】
（ｆ）前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
（ｇ）少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【００６９】
この製造方法では、前記アライメントマーク形成領域に不純物を導入することにより、結晶性を低下させた領域（欠陥領域）を設けるようにしている。そして、この欠陥領域に１乃至複数のトレンチ溝を形成し、このトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜するとともに、このエピタキシャル膜および前記欠陥領域の上に熱酸化膜を形成すれば、これら両者の結晶性の相違に起因して、その上に形成される酸化膜の酸化レートも変化することとなる。こうして、前記熱酸化処理により形成された酸化膜上には、前記欠陥領域に形成されたトレンチ溝に対応して凹部または凸部が形成され、前記アライメントパターンが顕在化するようになる。すなわち、上記製造方法によっても、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【００７０】
また、請求項２８に記載の発明では、請求項２７に記載の発明の上記（ｇ）の工程に代えて、
（ｇ’）少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
【００７１】
この製造方法では、前記アライメントマーク形成領域に不純物を導入することにより、欠陥領域を設けるようにしている。さらに、この欠陥領域に１乃至複数のトレンチ溝を形成し、このトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜するとともに、このエピタキシャル膜および前記欠陥領域の上に、これら両者に対応するかたちで結晶性が異なるエピタキシャル膜をさらに成膜するようにしている。この結晶性の相違に起因して、前記結晶性の異なるエピタキシャル膜の成長レートも変化するため、前記エピタキシャル膜上にアライメントパターンに対応した凹部または凸部が形成される。すなわち、このような製造方法によっても、前記アライメントパターンは前記エピタキシャル膜上に顕在化し、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、こうして形成されたアライメントマークも、先の請求項２３に記載の発明と同様、前記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の相違に起因したレーザ光の反射率の変化等をもって、同マークを光学的に識別することができる。
【００７２】
他方、請求項２９に記載の発明では、同じく半導体基板の製造方法として、
（ａ）半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の少なくとも一部に欠陥領域を形成する。
【００７３】
（ｂ）前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に１乃至複数のトレンチ溝を形成する。
【００７４】
（ｃ）前記エッチングマスクを除去する。
（ｄ）前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する。
【００７５】
（ｅ）前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する。
（ｆ）少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する。
といった工程を備える。そして、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行う。
【００７６】
このような製造方法によっても、前記熱酸化処理により形成された酸化膜上に前記アライメントパターンが顕在化するようになるため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、この製造方法によれば、前記欠陥領域および拡散層形成領域にそれぞれ形成するトレンチ溝を単一のエッチング工程によって形成することができるようにもなる。
【００７７】
また、請求項３０に記載の発明では、請求項２９に記載の発明の上記（ｆ）の工程に代えて、
（ｆ’）少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる。
といった工程を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにしている。
【００７８】
このような製造方法によっても、上述と同様に、前記エピタキシャル膜上にアライメントパターンが顕在化するようになるため、前記拡散層形成領域に表面が平坦化された拡散層パターンが形成されている場合であっても、そのアライメントマーク形成領域には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。さらに、この製造方法によっても、前記欠陥領域および拡散層形成領域にそれぞれ形成するトレンチ溝を単一のエッチング工程によって形成することができるようになる。
【００７９】
そして、請求項３１に記載のように、請求項２３〜３０のいずれか一項に記載の発明において、前記不純物の導入をイオン注入によって行い、前記欠陥層あるいは前記欠陥領域を形成することもできる。
【００８０】
また、請求項２３〜３１のいずれか一項に記載の発明において採用する不純物としては、例えば請求項３２に記載のように、砒素（Ａｓ）およびリン（Ｐ）およびホウ素（Ｂ）およびフッ化ホウ素（ＢＦ２）および希ガスのいずれかが有効である。特に、このような不純物を用いれば、半導体基板として好ましくない重金属等による汚染を伴うことなく、半導体基板上のアライメントマーク形成領域に前記欠陥層あるいは前記欠陥領域をより容易に形成することができるようになる。
【００８１】
そして、請求項２３〜３２のいずれか一項に記載の発明においても、当該半導体基板の母体となる基板材料としては、請求項３３に記載の発明のように、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを用いることが有効である。特にこの場合には、当該半導体基板に熱酸化処理を施すことにより、前記母材となる基板上に、または前記母材となる基板上に形成されたエピタキシャル膜上に、透光性を有するシリコン酸化膜を容易に形成することができるようになる。
【００８２】
【発明の実施の形態】
（第１の実施の形態）
図１および図２に、本発明にかかる半導体基板およびその製造方法についてその第１の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図１８に例示した半導体基板と同様、スーパージャンクション構造ＭＯＳや３次元構造ＭＯＳ等の半導体装置に用いられる基板として極めて有用である。ただし、この実施の形態の半導体基板では、図２（ａ）〜（ｃ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【００８３】
以下、図１および図２を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１８に示した要素と同一の要素には各々同一の符号を付して示している。
【００８４】
この半導体基板の製造に際しては、まず、図１（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコン（Ｓｉ）を母体とする基板１の上面に、例えばＮ型のシリコンからなる例えば厚さ１０μｍ〜５０μｍの半導体膜２をエピタキシャル成長により成膜する。具体的には、同半導体膜２は、下地となる基板１の結晶性と同様の結晶性を有して成長する。そして、この半導体膜２の成膜に際しては、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を、ドーパントガスにフォスフィン（ＰＨ３）等を用いたＣＶＤ等が使用される。より詳しくは、上記ドーパントガスの濃度は、当該半導体膜２が基板１よりも低い不純物濃度をもって形成されるように設定される。
【００８５】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィにより、アライメントマーク形成領域Ａ１に複数のトレンチ溝を形成すべく開口部３１を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第１のフォト工程とする。
【００８６】
次に、このマスク材３をエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ（反応性イオンエッチング）等により選択的にエッチングを行う。こうして、図１（ｄ）に示すように、上記アライメントマーク形成領域Ａ１に複数の例えば深さ１μｍ〜１０μｍ、幅１０μｍ〜２０μｍのトレンチ溝２１が形成される。なお、このトレンチ溝２１の深さは、その後工程の平坦化処理におけるエッチング誤差（オーバーエッチング量）等を考慮して、上記平坦化処理の後においても、上記トレンチ溝２１がアライメントパターンとして光学的に認識可能であるように設定される。
【００８７】
その後、例えばＨＦ水溶液等を用いて上記マスク材３をエッチング除去すると、図１（ｅ）に示すように、上記アライメントマーク形成領域Ａ１にトレンチ溝２１からなるアライメントパターンが形成される。
【００８８】
次に、図１（ｆ）および図１（ｇ）に示す態様で、このアライメントパターンを含めた半導体膜２の上面に、熱酸化等によりシリコン酸化膜からなる例えば膜厚１μｍ程度の透光性の膜材３ａを成膜すると、図１（ｆ）に示すようなアライメントマークＭ１ａが形成される。なお、この膜材３ａは上記トレンチ溝２１を完全に覆う態様にて基板全面に成膜され、その表面にはこのアライメントパターンに対応した段差Ｓが生じている。こうして、アライメントマーク形成領域Ａ１に、膜材３ａに覆われたトレンチ溝２１からなるアライメントパターンを有するアライメントマークＭ１ａが形成される。
【００８９】
そして、上記膜材３ａの上面にレジスト材を塗布した上で、上記アライメントマークＭ１ａを用いて上記第１のフォト工程に対するマスクの位置合わせを行い、フォトリソグラフィにより拡散層形成領域Ａ２に開口部を形成する。なお、上記膜材３ａが透光性を有するシリコン酸化膜からなることで、この膜材３ａを通じて、上記トレンチ溝２１を光学的に認識することができるようになる。また、このトレンチ溝２１と併せ、上記膜材３ａの表面に形成された段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることもできるようになる。ここで、後の説明の便宜上、このフォトリソグラフィ工程を第２のフォト工程とする。
【００９０】
次に、図１（ｈ）に示す態様で、上記拡散層形成領域Ａ２に熱酸化等により例えばシリコン酸化膜からなる膜材３ｂを成膜する。具体的には、この膜材３ｂを上記膜材３ａよりも膜厚が薄くなるように形成して、上記アライメントマーク形成領域Ａ１に形成された膜材３ａと上記拡散層形成領域Ａ２に形成された膜材３ｂとの間に段差Ｄを形成する。なお、この段差Ｄの幅は、拡散層形成領域Ａ２にトレンチ溝を形成した後の膜材３ｂをエッチング除去する工程に際して、上記トレンチ溝２１からなるアライメントパターンを露出させず、且つ膜材３ｂを確実に除去することができるように設定される。また、上記膜材３ｂの膜厚は、拡散層形成領域Ａ２にトレンチ溝をエッチング形成する工程においても同膜材３ｂがエッチング除去されず、同工程のエッチングマスクとして機能するように設定される。より詳しくは、上記段差Ｄの幅および膜材３ｂの膜厚は、上記拡散層形成領域Ａ２にトレンチ溝をエッチング形成する工程におけるエッチング誤差等も含むエッチング条件や形成するトレンチ溝の深さ等により最適な幅および膜厚が変わるため、これらに応じて、より好適な幅および膜厚に設定される。例えば、拡散層形成領域Ａ２に深さ１０μｍのトレンチ溝を形成するためのエッチングマスクとして膜厚３０００Åの膜材３ｂを用い、該膜材３ｂを除去するエッチング液としてＨＦ水溶液を使用した場合、上記段差Ｄとしては、少なくとも３００ｎｍの幅を有することが望ましい。
【００９１】
また、上記膜材３ａはエッチングマスクとしても利用できるため、上記第２のフォト工程において、拡散層形成領域Ａ２中の膜材３ａを完全には除去せずに、この膜材３ａに上記段差Ｄが形成された段階でエッチングを止めてもよい。そして、上記膜材３ｂの代わりに、上記膜材３ａを拡散層形成領域Ａ２にトレンチ溝を形成する際のマスクに用いれば、上記膜材３ｂを成膜する工程は必要なくなり、ひいては製造工程の簡略化を図ることができるようになる。
【００９２】
次に、図１（ｉ）〜（ｋ）に示すように、上記膜材３ｂの上面にレジスト材を塗布した上で、上記アライメントマークＭ１ａを用いて上記第１および第２のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３２を形成する。
【００９３】
次いで、この膜材３ｂをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的なエッチングを行い、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２を形成する。また、上記トレンチ溝２２の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図１（ｋ）に示されるように、例えばＨＦ水溶液等を用いて上記膜材３ｂをエッチング除去する。
【００９４】
なお、上記膜材３ｂをエッチング除去する工程に際して、全ての膜材３ｂが除去されずに一部でも残ると、その後工程において基板上に堆積されるエピタキシャル膜の結晶性の低下等を招き、ひいては半導体装置の特性を悪化させることになる。他方、同工程に際し、膜材３ａがエッチングされて上記アライメントパターンが露出すると、その後工程における平坦化処理においてアライメントパターンがエッチング（研磨）除去され、光学的に認識することが困難となる。これらの点から、上記膜材３ｂをエッチング除去する工程は、膜材３ｂを確実に除去しつつ、前記トレンチ溝からなるアライメントパターンは膜材３ａに覆われて露出しない範囲で行われる。そしてこの際、前述の段差Ｄが存在することによって、同工程の後においても上記アライメントパターンを覆う膜材３ａが容易に確保される。
【００９５】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ（減圧化学気相成長）等により、例えばＰ型のシリコンからなるエピタキシャル膜４を成長させる。なお、エピタキシャル膜４を成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【００９６】
こうして、図１（ｌ）に示すように、上記トレンチ溝２２内を含めた基板上にエピタキシャル膜４が成膜されるが、このエピタキシャル膜４には上記トレンチ溝２１および２２に対応した段差Ｓが残る。上記拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図２（ａ）に示すように、上記アライメントパターンが膜材３ａに覆われた状態で例えばＣＭＰ（ケミカルメカニカルポリッシュ）等により上記エピタキシャル膜４の表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１に膜材３ａが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成される。なお、通常、シリコン酸化膜からなる膜材３ａは、シリコンからなるエピタキシャル膜４よりもＣＭＰ等の平坦化処理に対する耐性が高く、上記平坦化処理に際して、いわゆるエッチストッパとして機能する。このため、上記平坦化処理が膜材３ａに達するとともに基板のエッチング（研磨）量は減少し、このエッチング（研磨）量の変化から同平坦化処理の終点を検出することができるようになる。また、上記膜材３ａがこのような耐性を有することにより、拡散層形成領域Ａ２を平坦化した後においても、図２（ａ）に示すように、前記アライメントマーク形成領域Ａ１に段差Ｓが残存するようにもなる。
【００９７】
こうして、同図２（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ１ａを有する半導体基板が形成される。
【００９８】
ここで、上記アライメントマークＭ１ａは、上記トレンチ溝２１からなるアライメントパターンの溝中に透光性の膜材３ａが埋設されているため、この透光性の膜材３ａを通じて、同アライメントパターンを光学的に認識することができるようになる。また、上記アライメントマーク形成領域Ａ１に形成された膜材３ａには段差Ｓが生じているため、上記トレンチ溝２１と併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができることは前述の通りである。
【００９９】
一方、例えばＨＦ水溶液等を用いて上記アライメントパターンを覆う膜材３ａをエッチング除去すると、図２（ｂ）に示すように、アライメントマーク形成領域Ａ１にアライメントマークＭ１ｂが形成される。
【０１００】
このアライメントマークＭ１ｂは、上記膜材３ａが除去され、上記トレンチ溝２１からなるアライメントパターンが露出している。このため、前記膜材３ａを介さずにアライメントパターンを認識することができるようになり、ひいてはアライメントマークの認識性をさらに高めることができるようになる。
【０１０１】
他方、図２（ｃ）に示す態様で、上記平坦化された拡散層形成領域Ａ２を含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜４ａを成膜すると、アライメントマーク形成領域Ａ１に上記トレンチ溝２１に対応した段差Ｓを有するアライメントマークＭ１ｃが形成される。なお、上記エピタキシャル膜４ａの成膜に際しては、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を用いたＣＶＤ等が使用される。
【０１０２】
こうして形成されたアライメントマークＭ１ｃは、上記トレンチ溝２１からなるアライメントパターン上にエピタキシャル膜４ａが成膜されることに起因して、その表面には自ずと上記アライメントパターンに対応した段差Ｓが生じるようになる。このため、トレンチ溝２１からなるアライメントパターン上にエピタキシャル膜４ａが成膜されてもなお、上記アライメントパターンを認識することができるようになる。
【０１０３】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ１ａ〜Ｍ１ｃのいずれかが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ１ａ〜Ｍ１ｃのいずれかを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０１０４】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によれば、以下のような優れた効果が得られるようになる。
（１）アライメントマークを、アライメントマーク形成領域Ａ１にトレンチ溝２１からなるアライメントパターンを有し、該アライメントパターンの溝中に透光性の膜材３ａが埋設された構造とした。このような構造のアライメントマークＭ１ａを採用することで、透光性の膜材３ａを通じて、上記トレンチ溝２１からなるアライメントパターンを認識することができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された拡散層形成領域Ａ２を有している場合であれ、アライメントマークとしての認識性も確保される。すなわち、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
【０１０５】
（２）アライメントマークを、アライメントマーク形成領域Ａ１にトレンチ溝２１からなるアライメントパターンを有し、表面が平坦化された拡散層形成領域Ａ２も含めて、該アライメントパターン上にエピタキシャル膜４ａが形成された構造とした。このような構造を有するアライメントマークＭ１ｃによっても、アライメントマーク形成領域Ａ１に、表面にトレンチ溝２１からなるアライメントパターンに対応した段差を有するエピタキシャル膜４ａが形成されるため、これを光学的に認識することができるようになる。
【０１０６】
（３）また、当該半導体基板の母体となる基板１にシリコン（Ｓｉ）を採用し、トレンチ溝２１からなるアライメントパターンを覆う透光性の膜材３ａとしてシリコン酸化膜を用いた。一般に、シリコン酸化膜はシリコン（Ｓｉ）よりもＣＭＰ等の平坦化処理に対する耐性が高いため、拡散層形成領域Ａ２を平坦化した後においても膜材３ａに上記トレンチ溝２１からなるアライメントパターンに対応した段差Ｓが残存するようになる。そして、こうして形成された上記アライメントマークＭ１ａは、トレンチ溝２１と併せ、上記段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができる。
【０１０７】
（４）また、その製造に際しては、まず、アライメントマーク形成領域Ａ１に複数のトレンチ溝２１からなるアライメントパターンを形成し、該アライメントパターンを覆う態様でアライメントマーク形成領域Ａ１に透光性の膜材３ａを成膜する。その後、拡散層形成領域Ａ２に複数のトレンチ溝２２を形成し、このトレンチ溝２２を埋め込むかたちでエピタキシャル膜４を成膜する。次いで、上記膜材３ａによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、アライメントマーク形成領域Ａ１において膜材３ａを露出させるとともに、拡散層形成領域Ａ２に拡散層パターンを形成する。こうして、上記膜材３ａで覆われているトレンチ溝２１をアライメントパターンとするアライメントマークＭ１ａを形成した。そして、このアライメントマークＭ１ａを用い、上記拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにした。このような製造方法によると、前記透光性の膜材３ａによりアライメントパターンが覆われた状態で基板表面に平坦化処理を施すことで、前記平坦化処理の後においても、前記透光性の膜材を通じてアライメントマークを光学的に認識することができるようになる。すなわち、上記拡散層形成領域Ａ２に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域Ａ１には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【０１０８】
（５）また、上記透光性の膜材３ａを成膜した後、拡散層形成領域Ａ２に膜材３ａよりも膜厚の薄い膜材３ｂを形成するとともに、上記トレンチ溝２２の形成に際しては、この膜材３ｂをエッチングマスクとして用いた。そして、上記エピタキシャル膜４の成膜に先立って、拡散層形成領域Ａ２に形成した膜材３ｂを除去するようにした。このような製造方法によれば、上記膜材３ｂを除去する工程の後においても、アライメントマーク形成領域Ａ１に、同膜材３ｂを除去する工程に際して膜材３ｂを確実に除去しつつ、その後工程の平坦化処理に際しては膜材３ａを露出（残存）させることができる膜材３ａをより容易に確保することができるようになる。
【０１０９】
（６）また、上記平坦化処理を施した後に、上記アライメントマーク形成領域Ａ１に形成された膜材３ａを除去して、アライメントマークＭ１ｂを形成した。
このような製造方法によれば、アライメントマーク形成領域Ａ１に形成された膜材３ａを除去して上記アライメントパターンを露出させることで、前記透光性の膜を介さずにアライメントパターンを認識することができるようになるため、アライメントマークの認識性をさらに高めることができるようにもなる。
【０１１０】
（７）また、上記膜材３ａを除去する工程の後に、アライメントマーク形成領域Ａ１にエピタキシャル膜４ａを成膜して、アライメントマークＭ１ｃを形成した。このような製造方法によれば、上記トレンチ溝２１からなるアライメントパターン上にエピタキシャル膜４ａを成膜した場合においても、上記アライメントパターンがアライメントマーク形成領域Ａ１上に顕在化するため、光学的に認識することができるようになる。
【０１１１】
（８）また、当該半導体基板の製造に際して、その母体となる基板１にシリコン（Ｓｉ）を採用し、トレンチ溝２１からなるアライメントパターンを覆う透光性の膜材３ａとしてシリコン酸化膜を用いた。上述のように、シリコン酸化膜はシリコン（Ｓｉ）よりもＣＭＰ等の平坦化処理に対する耐性が高いため、このような材料を選択することで、拡散層形成領域Ａ２を平坦化した後においても膜材３ａに上記トレンチ溝２１からなるアライメントパターンに対応した段差Ｓが残存するようになる。そして、こうして形成された上記アライメントマークＭ１ａは、トレンチ溝２１と併せ、上記段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができる。また、膜材３ａが基板１よりも平坦化処理に対する耐性を有することにより、上記膜材３ａをエッチストッパとしても用いることができるようになり、ひいては該平坦化処理の終点を検出することができるようにもなる。
【０１１２】
（第２の実施の形態）
図３〜図５に、本発明にかかる半導体基板およびその製造方法についてその第２の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図２（ａ）〜（ｃ）に示した半導体基板と同様、図５（ａ）〜（ｃ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【０１１３】
以下、図３〜図５を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１および図２に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【０１１４】
この半導体基板の製造に際しては、まず、図３（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコンを母体とする基板１の上面に、半導体膜２をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜２の材料および膜厚、並びに成膜条件等は先の第１の実施の形態と同様である。
【０１１５】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に突起状のアライメントパターンを形成すべく開口部３１を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第１のフォト工程とする。
【０１１６】
次に、このマスク材３をマスクとして、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等の成膜ガスと塩化水素（ＨＣｌ）等のエッチングガスとの混合ガスを原料ガスに用いたＣＶＤ（気相化学成長）等により、上記半導体膜２上に選択的にエピタキシャル成長を行う。こうして、図３（ｄ）に示すように、上記アライメントマーク形成領域Ａ１に複数の突起２ａが形成される。なお、この突起２ａの高さは、その後工程の平坦化処理におけるエッチング誤差（オーバーエッチング量）等を考慮して、上記平坦化処理の後においても、上記突起２ａがアライメントパターンとして光学的に認識可能であるように設定される。
【０１１７】
その後、例えばＨＦ水溶液等を用いて上記マスク材３をエッチング除去すると、図３（ｅ）に示すように、上記アライメントマーク形成領域Ａ１に突起２ａからなる突起状のアライメントパターンが形成される。
【０１１８】
次に、図３（ｆ）および図４（ａ）に示すように、このアライメントパターンを含めた半導体膜２の上面に、熱酸化等によりシリコン酸化膜からなる透光性の膜材３ａを成膜すると、図３（ｆ）に示すようなアライメントマークＭ２ａが形成される。なお、この膜材３ａは、上記突起状のアライメントパターンを完全に覆う態様にて基板全面に成膜され、その表面にはこのアライメントパターンに対応した段差Ｓが生じている。こうして、アライメントマーク形成領域Ａ１に、膜材３ａに覆われた突起２ａからなるアライメントパターンを有するアライメントマークＭ２ａが形成される。
【０１１９】
そして、上記膜材３ａの上面にレジスト材を塗布した上で、上記アライメントマークＭ２ａを用いて上記第１のフォト工程に対するマスクの位置合わせを行い、フォトリソグラフィにより拡散層形成領域Ａ２に開口部を形成する。なお、上記膜材３ａが透光性を有するシリコン酸化膜からなることで、この膜材３ａを通じて、上記突起２ａを光学的に認識することができるようになる。また、この突起２ａと併せ、上記膜材３ａの表面に形成された段差Ｓもアライメントマークとして利用すれば、アライメントマークの認識性をさらに高めることもできるようになる。ここで、後の説明の便宜上、このフォトリソグラフィ工程を第２のフォト工程とする。
【０１２０】
次に、図４（ｂ）に示す態様で、上記拡散層形成領域Ａ２に例えば熱酸化等によりシリコン酸化膜からなる膜材３ｂを形成する。具体的には、この膜材３ｂを上記膜材３ａよりも膜厚が薄くなるように形成して、上記アライメントマーク形成領域Ａ１に形成された膜材３ａと上記拡散層形成領域Ａ２に形成された膜材３ｂとの間に段差Ｄを形成する。なお、膜材３ｂの膜厚および段差Ｄの幅は、先の第１の実施の形態と同様に設定される。また、上記第２のフォト工程において、拡散層形成領域Ａ２中の膜材３ａを完全に除去せずに上記段差Ｄを形成すれば、上記膜材３ｂを成膜する工程を割愛することができることも先の第１の実施の形態と同様である。
【０１２１】
次に、図４（ｃ）〜（ｅ）に示すように、上記膜材３ｂの上面にレジスト材を塗布した上で、上記アライメントマークＭ２ａを用いて上記第１および第２のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３２を形成する。
【０１２２】
次いで、この膜材３ｂをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的なエッチングを行い、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２を形成する。その後、図４（ｅ）に示されるように、例えばＨＦ水溶液等を用いて上記膜材３ｂをエッチング除去する。また、上記トレンチ溝２２の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。
【０１２３】
なお、先の第１の実施の形態と同様に、上記膜材３ｂをエッチング除去する工程は、膜材３ｂを確実に除去しつつ、上記アライメントパターンは膜材３ａに覆われて露出しない範囲で行われる。そしてこの際、前述の段差Ｄが存在することによって、同工程の後においても上記アライメントパターンを覆う膜材３ａが容易に確保される。
【０１２４】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ等により例えばＰ型のシリコンからなるエピタキシャル膜４を成長させる。なお、エピタキシャル膜４を成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【０１２５】
こうして、図４（ｆ）に示すように、上記トレンチ溝２２内を含めた基板上にエピタキシャル膜４が成膜されるが、このエピタキシャル膜４には上記突起２ａおよびトレンチ溝２２に対応した段差Ｓが残る。上記拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図５（ａ）に示すように、上記アライメントパターンが膜材３ａに覆われた状態で例えばＣＭＰ等により上記エピタキシャル膜４の表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１に膜材３ａが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成される。なお、この平坦化処理に際して膜材３ａがいわゆるエッチストッパとして機能し、これにより同平坦化処理の終点を検出することができるようになることも先の第１の実施の形態と同様である。また、膜材３ａがこうした平坦化処理に対する耐性を有することにより、拡散層形成領域Ａ２を平坦化した後においても、図５（ａ）に示す態様で、前記アライメントマーク形成領域Ａ１に段差Ｓが残存するようにもなる。
【０１２６】
こうして、同図５（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ２ａを有する半導体基板が形成される。
【０１２７】
ここで、上記アライメントマークＭ２ａは、上記突起２ａからなるアライメントパターン上に透光性の膜材３ａが堆積されているため、この透光性の膜材３ａを通じて、同アライメントパターンを光学的に認識することができるようになる。また、上記アライメントマーク形成領域Ａ１に形成された膜材３ａには段差Ｓが生じているため、上記突起２ａと併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができることは前述の通りである。
【０１２８】
一方、例えばＨＦ水溶液等を用いて上記アライメントパターンを覆う膜材３ａを除去すると、図５（ｂ）に示すように、上記アライメントマーク形成領域Ａ１にアライメントマークＭ２ｂが形成される。
【０１２９】
このアライメントマークＭ２ｂは、上記膜材３ａが除去され、アライメントマーク形成領域Ａ１に形成された上記突起２ａからなるアライメントパターンが露出している。このため、上記膜材３ａを介さずにアライメントパターンを認識することができるようになり、ひいてはアライメントマークの認識性をさらに高めることができるようになる。
【０１３０】
他方、図５（ｃ）に示す態様で、上記平坦化された拡散層形成領域Ａ２を含めて上記アライメントパターン上にエピタキシャル膜４ａを成膜すると、アライメントマーク形成領域Ａ１に上記突起２ａに対応した段差Ｓを有するアライメントマークＭ２ｃが形成される。なお、上記エピタキシャル膜４ａの成膜条件等は先の第１の実施の形態と同様である。
【０１３１】
こうして形成されたアライメントマークＭ２ｃは、上記突起２ａからなるアライメントパターン上にエピタキシャル膜４ａが成膜されることに起因して、その表面には自ずと上記アライメントパターンに対応した段差Ｓが生じるようになる。このため、突起２ａからなるアライメントパターン上にエピタキシャル膜４ａが成膜されてもなお、上記アライメントパターンを認識することができるようになる。
【０１３２】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ２ａ〜Ｍ２ｃのいずれかが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ２ａ〜Ｍ２ｃのいずれかを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０１３３】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によっても、先の第１の実施の形態の前記（１）〜（８）の効果と同様もしくはそれに準じた効果を得ることができる。
【０１３４】
（第３の実施の形態）
図６および図７に、本発明にかかる半導体基板およびその製造方法についてその第３の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図２（ａ）〜（ｃ）に示した半導体基板と同様、図７（ａ）および図７（ｂ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【０１３５】
以下、図６および図７を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１〜図５に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【０１３６】
この半導体基板の製造に際しては、まず、図６（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコンを母体とする基板１の上面に、半導体膜２をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜２の材料および膜厚、並びに成膜条件等は先の第１の実施の形態と同様である。
【０１３７】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に複数の欠陥層を形成すべく開口部３１を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第１のフォト工程とする。
【０１３８】
次に、このマスク材３をマスクに用い、図６（ｄ）に示す態様で、加速電圧を例えば１００ｋｅＶ以上、ドーズ量を例えば１×１０１４〜５×１０１６として、不純物に例えば砒素（Ａｓ）を用い、イオン注入により上記半導体膜２のアライメントマーク形成領域Ａ１の一部に選択的に不純物を導入する。その後、例えばＨＦ水溶液等を用いて上記マスク材３をエッチング除去する。このように、上記半導体膜２の単結晶領域に選択的に不純物を導入して、その一部の結晶性を低下（多結晶化または非晶質化）させることで、図６（ｅ）に示す態様で、上記アライメントマーク形成領域Ａ１に欠陥層２３からなるアライメントパターンが形成される。なお、この欠陥層２３の深さは、その後工程の平坦化処理におけるエッチング精度（オーバーエッチング量）等を考慮して、上記平坦化処理の後においても、上記欠陥層２３がアライメントパターンとして光学的に認識可能であるように設定される。
【０１３９】
また、基本的に、上記加速電圧あるいはドーズ量を大きくするほど、より高密度の欠陥が形成されて好ましいが、イオン注入に際して一般に用いられる範囲では、加速電圧は１５０ｋｅＶ〜２００ｋｅＶが、ドーズ量は５×１０１５〜１×１０１６がより好ましい範囲となる。また不純物として用いた砒素（Ａｓ）は原子量が大きい（重い）ため、より高密度の欠陥層を形成する上で特に有効である。また、砒素（Ａｓ）はシリコンに対する拡散長が短いことでも知られ、隣り合う欠陥層の間隔が狭いパターンを形成する場合にも好適な不純物である。
【０１４０】
次に、図６（ｆ）〜（ｉ）に示すように、拡散層形成領域Ａ２を含めた半導体膜２の上面に、例えば原料ガスとして酸素（Ｏ２）およびＴＥＯＳ（テトラエチルオルソシリケート）等を用いたＣＶＤ等によりシリコン酸化膜からなるマスク材３ｃを成膜する。こうして、アライメントマーク形成領域Ａ１に、上記マスク材３ｃに覆われた欠陥層２３をアライメントパターンとするアライメントマークＭ３ａが形成される。
【０１４１】
そして、上記マスク材３ｃの上面にレジスト材を塗布した上で、上記アライメントマークＭ３ａを用いて上記第１のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３３を形成する。なお、上記アライメントマークＭ３ａの欠陥層２３からなるアライメントパターンは、上記シリコン酸化膜からなるマスク材３ｃを介して、半導体膜２および欠陥層２３の間の結晶性の相違に起因したレーザ光の反射率の変化等をもって光学的に認識される。
【０１４２】
次いで、このマスク材３ｃをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的なエッチングを行い、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２を形成する。また、上記トレンチ溝２２の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図６（ｉ）に示されるように、例えばＨＦ水溶液等を用いて上記マスク材３ｃをエッチング除去する。
【０１４３】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ等により例えばＰ型のシリコンからなるエピタキシャル膜４および４ｂを成長させる。なお、このエピタキシャル膜４および４ｂを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【０１４４】
こうして、図６（ｊ）に示すように、上記トレンチ溝２２内を含めた基板上にエピタキシャル膜４および４ｂが成膜されるが、該エピタキシャル膜４および４ｂは、下地に形成された上記欠陥層２３に対応して、隣り合うかたちで結晶性の異なる膜となる。具体的には、半導体膜２の単結晶領域に結晶性を低下させた部分（欠陥層２３）が設けられていることにより、この欠陥層２３を下地として成長したエピタキシャル膜４ｂの結晶性も低下（多結晶化または非結晶化）する。他方、半導体膜２の単結晶領域を下地として成長したエピタキシャル膜４は、その下地の結晶性と同様の結晶性を有して成長する。こうして、アライメントマーク形成領域Ａ１に上記アライメントパターンの有無に応じて結晶性の異なるエピタキシャル膜４および４ｂが隣り合うかたちで形成されることとなる。
【０１４５】
また、こうした結晶性の変化に伴って、上記エピタキシャル膜４および４ｂの成長レートも変化する。例えばシリコンでは、単結晶シリコンよりも多結晶シリコンまたは非晶質シリコンのほうが成長レートが大きいため、図６（ｊ）に示すように、アライメントマーク形成領域Ａ１に突出するかたちでアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域Ａ１中のエピタキシャル膜上には、上記欠陥層２３からなるアライメントパターンに対応した段差Ｓが形成される。
【０１４６】
また、上記拡散層形成領域Ａ２にもトレンチ溝２２に対応するかたちで段差Ｓが形成される。拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図６（ｋ）に示す態様で、例えばＣＭＰ等により基板表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１にアライメントパターンが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域Ａ１に形成された段差Ｓも除去されることとなる。
【０１４７】
次に、この基板に対して、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を用いたＣＶＤ等により、図７（ａ）に示す態様で、上記拡散層形成領域Ａ２も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜４ｃおよび４ｄを成膜する。なお、これらエピタキシャル膜４ｃおよび４ｄがアライメントパターンの有無に応じて結晶性の異なる膜となり、隣り合うかたちで形成されることは上述の通りである。また、これら両者の成長レートの相違に起因して、アライメントマーク形成領域Ａ１にアライメントパターンに対応した段差Ｓが生じることも上述した通りである。
【０１４８】
こうして、同図７（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ３ｂを有する半導体基板が形成される。
【０１４９】
ここで、上記アライメントマークＭ３ｂは、上記エピタキシャル膜４ｃおよび４ｄの結晶性の相違に応じてアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Ｓが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
【０１５０】
他方、先の図６（ｋ）に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図７（ｂ）に示す態様で、アライメントマーク形成領域Ａ１を含めた基板上にシリコン酸化膜からなる酸化膜３ｄが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化する。例えばシリコンでは、単結晶シリコンよりも多結晶シリコンまたは非晶質シリコンのほうが酸化レートが大きいため、図７（ｂ）に示すように、アライメントマーク形成領域Ａ１中の酸化膜３ｄ上に突起状のパターンが形成される。こうして、上記アライメントマーク形成領域Ａ１に欠陥層２３からなるアライメントパターンに対応した段差Ｓを有するアライメントマークＭ３ｃが形成される。
【０１５１】
こうして形成されたアライメントマークＭ３ｃは、上記欠陥層２３からなるアライメントパターン上に熱酸化膜３ｄが成膜されることで、上述の酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
【０１５２】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ３ｂあるいはＭ３ｃが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ３ｂあるいはＭ３ｃを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０１５３】
また、この実施の形態にかかる半導体基板の製造方法は、上記第１および第２の実施の形態にかかる半導体基板の製造方法よりもフォトリソグラフィ工程の回数が少なく、またアライメントマークとしてトレンチ溝を形成していない。このように、この実施の形態にかかる半導体基板の製造方法は、コスト面においても優れた製造方法である。
【０１５４】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によれば、以下のような優れた効果が得られるようになる。
（１）アライメントマークを、アライメントマーク形成領域Ａ１中の単結晶領域に欠陥層２３からなるアライメントパターンを有し、該アライメントパターン上に欠陥層２３に対応して結晶性の異なるエピタキシャル膜４ｃおよび４ｄが隣り合うかたちで形成された構造とした。こうして形成されるアライメントマークＭ３ｂは、上記エピタキシャル膜の表面にたとえ明確な凹凸が形成されなかったとしても、上記結晶性の変化に起因したレーザ光の反射率等の変化をもって光学的に識別することができるようになる。また、前記エピタキシャル膜の下地となる単結晶領域に結晶性を低下させた部分（欠陥層２３）を設けたことで、結晶性の異なるエピタキシャル膜４ｃおよび４ｄがこの欠陥層２３に対応するかたちで形成されるようになる。そして、こうした結晶性の変化に伴う上記エピタキシャル膜の成長レートの相違に起因して、前記アライメントマーク形成領域Ａ１にアライメントパターンが顕在化することとなり、ひいては前記アライメントマークの認識性をさらに高めることができるようになる。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
【０１５５】
（２）アライメントマークを、アライメントマーク形成領域Ａ１中の単結晶領域に欠陥層２３からなるアライメントパターンを有し、該アライメントパターン上に欠陥層２３に対応した突起状のパターンを有する酸化膜３ｄが形成された構造とした。このため、半導体基板として、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化された領域を有している場合であれ、アライメントマークとしての認識性も確保され、フォトリソグラフィ等を用いて当該半導体基板上に半導体装置を形成する場合のより精度の高いマスクの位置合わせが可能となる。
【０１５６】
（３）また、その製造に際しては、まず、アライメントマーク形成領域Ａ１に対する選択的な不純物の導入により、このアライメントマーク形成領域Ａ１の一部に欠陥層からなるアライメントパターンを形成する。次いで、拡散層形成領域Ａ２にマスク材３ｃを設け、該マスク材３ｃをエッチングマスクとして、この拡散層形成領域Ａ２に複数のトレンチ溝２２を形成する。その後、上記マスク材３ｃを除去し、上記トレンチ溝２２を埋め込むかたちでエピタキシャル膜４を成膜する。そして、上記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、拡散層形成領域Ａ２に拡散層パターンを形成する。その後、上記アライメントパターン上に結晶性の異なるエピタキシャル膜４ｃおよび４ｄを成膜して上記アライメントパターンを顕在化し、アライメントマークＭ３ｂを形成した。そして、このアライメントマークＭ３ｂを用い、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うようにした。このような製造方法によると、上記結晶性の異なるエピタキシャル膜の結晶性の変化に伴う成長レートの相違に起因して、アライメントマーク形成領域Ａ１中のエピタキシャル膜上にアライメントパターンが顕在化する。ひいては、上記拡散層形成領域Ａ２に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域Ａ１には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【０１５７】
（４）他方、上記結晶性の異なるエピタキシャル膜４ｃおよび４ｄを成膜する工程の代わりに、上記アライメントパターン表面を熱酸化処理してアライメントパターンを顕在化してアライメントマークＭ３ｃを形成するようにした。このような製造方法によっても、上述の下地の結晶性の変化に伴う酸化レートの相違に起因して、上記熱酸化処理により形成された酸化膜上にアライメントパターンが顕在化する。ひいては、上記拡散層形成領域Ａ２に表面が平坦化された拡散層パターンが形成されている場合であれ、そのアライメントマーク形成領域Ａ１には、より認識性の高いアライメントマークを備える半導体基板を製造することができるようになる。
【０１５８】
（５）また、上記選択的な不純物の導入に際して、不純物にＡｓを採用した。
このような不純物を用いることで、半導体基板として好ましくない重金属等による汚染を伴うことなく、半導体基板上のアライメントマーク形成領域Ａ１に欠陥層をより容易に形成することができるようになる。また、砒素（Ａｓ）は原子量が大きい（重い）ため、より高密度の欠陥を形成する上で特に有効である。また、砒素（Ａｓ）はシリコンに対する拡散長が短いことでも知られ、隣り合う欠陥層の間隔が狭いパターンを形成する場合にも好適な不純物である。
【０１５９】
（６）また、当該半導体基板の製造に際して、その母体となる基板１にシリコン（Ｓｉ）を採用した。これにより、当該半導体基板に熱酸化処理を施すことにより、前記母材となる基板上に、または前記母材となる基板上に形成されたエピタキシャル膜上に、透光性を有するシリコン酸化膜を容易に形成することができるようになる。
【０１６０】
（第４の実施の形態）
図８〜図１０に、本発明にかかる半導体基板およびその製造方法についてその第４の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図２（ａ）〜（ｃ）に示した半導体基板と同様、図１０（ａ）および図１０（ｂ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【０１６１】
以下、図８〜図１０を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１〜図７に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【０１６２】
この半導体基板の製造に際しては、まず、図８（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコンを母体とする基板１の上面に、半導体膜２をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜２の材料および膜厚、並びに成膜条件等は第１の実施の形態と同様である。
【０１６３】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３を成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に複数の欠陥層を形成すべく開口部３１を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第１のフォト工程とする。
【０１６４】
次に、このマスク材３をエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的にエッチングを行う。こうして、図８（ｄ）に示すように、上記アライメントマーク形成領域Ａ１に複数の例えば深さ１μｍ〜１０μｍ、幅１０μｍ〜２０μｍのトレンチ溝２４が形成される。なお、このトレンチ溝２４の深さは、その後工程の平坦化処理におけるエッチング誤差（オーバーエッチング量）等を考慮して、上記平坦化処理の後においても、上記トレンチ溝２４がアライメントパターンとして光学的に認識可能であるように設定される。
【０１６５】
次に、同じくこのマスク材３をマスクに用い、図８（ｅ）に示す態様で、加速電圧を例えば１００ｋｅＶ以上、ドーズ量を例えば１×１０１４〜５×１０１６として、不純物に例えば砒素（Ａｓ）を用い、イオン注入により上記トレンチ溝２４の側面および底面に選択的に不純物を導入する。その後、例えばＨＦ水溶液等を用いて上記マスク材３をエッチング除去する。このように、上記半導体膜２の単結晶領域に形成されたトレンチ溝２４に選択的に不純物を導入して、その一部の結晶性を低下（多結晶化または非晶質化）させることで、図８（ｆ）に示す態様で、上記アライメントマーク形成領域Ａ１に側面および底面に欠陥層２５が設けられたトレンチ溝２４からなるアライメントパターンが形成される。
【０１６６】
なお、先の第３の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は１５０ｋｅＶ〜２００ｋｅＶが、ドーズ量は５×１０１５〜１×１０１６がより好ましい範囲となる。また、不純物として用いた砒素（Ａｓ）が、より高密度の欠陥層を形成する上においても、あるいは隣り合う欠陥層の間隔が狭いパターンを形成する場合においても有効な不純物であることも先の第３の実施の形態において説明した。
【０１６７】
次に、図９（ａ）〜（ｄ）に示すように、このアライメントパターンを含めた半導体膜２の上面に、例えば原料ガスとして酸素（Ｏ２）およびＴＥＯＳ等を用いたＣＶＤ等によりシリコン酸化膜からなるマスク材３ｅを成膜する。なお、この成膜されたマスク材３ｅ上には上記トレンチ溝２４に対応した段差Ｓが生じる。こうして、このマスク材３ｅに覆われた上記欠陥層２５の設けられたトレンチ溝２４をアライメントパターンとするアライメントマークＭ４ａが形成される。
【０１６８】
そして、上記マスク材３ｅの上面にレジスト材を塗布した上で、上記アライメントマークＭ４ａを用いて上記第１のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３３を形成する。なお、上記マスク材３ｅが透光性を有するシリコン酸化膜からなることで、このマスク材３ｅを通じて、上記トレンチ溝２４を光学的に認識することができるようになる。ここで、トレンチ溝２４の底面に欠陥層２５を設けたことで、結晶性の相違に起因したレーザ光の反射率の変化等によっても上記トレンチ溝２４は認識されるようになり、上記アライメントマークＭ４ａの認識性はより高められることとなる。また、このトレンチ溝２４と併せ、上記マスク材３ｅの表面に形成された段差Ｓもアライメントマークとして利用することで、上記アライメントマークＭ４ａの認識性をさらに高めることもできるようになる。
【０１６９】
次いで、このマスク材３ｅをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的なエッチングを行い、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２を形成する。また、上記トレンチ溝２２の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図９（ｄ）に示されるように、例えばＨＦ水溶液等を用いて上記マスク材３ｅをエッチング除去する。
【０１７０】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ等により例えばＰ型のシリコンからなるエピタキシャル膜４および４ｅを成長させる。なお、このエピタキシャル膜４および４ｅを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【０１７１】
こうして、図９（ｅ）に示すように、上記トレンチ溝２４および２２内を含めた基板上にはエピタキシャル膜４および４ｅが成膜されるが、該エピタキシャル膜４および４ｅは、上記欠陥層２５の設けられたトレンチ溝２４に対応して、隣り合うかたちで結晶性の異なる膜となる。具体的には、前述したように、半導体膜２の単結晶領域に結晶性を低下させた部分（欠陥層２５）が設けられていることで、アライメントマーク形成領域Ａ１に上記アライメントパターンの有無に応じて結晶性の異なるエピタキシャル膜４および４ｅが隣り合うかたちで形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜４および４ｅの成長レートも変化するため、図９（ｅ）に示す態様で、アライメントマーク形成領域Ａ１にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域Ａ１中のエピタキシャル膜上には、上記欠陥層２５の設けられたトレンチ溝２４からなるアライメントパターンに対応した段差Ｓが形成される。
【０１７２】
また、上記拡散層形成領域Ａ２にもトレンチ溝２２に対応するかたちで段差Ｓが形成される。拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図９（ｆ）に示す態様で、例えばＣＭＰ等により基板表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１にアライメントパターンが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域Ａ１に形成された段差Ｓも除去されることとなる。
【０１７３】
次に、この基板に対して、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を用いたＣＶＤ等により、図１０（ａ）に示す態様で、上記拡散層形成領域Ａ２も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜４ｃおよび４ｆを成膜する。なお、これらエピタキシャル膜４ｃおよび４ｆがアライメントパターンの有無に応じて結晶性の異なる膜となり、隣り合うかたちで形成されることは上述の通りである。また、これら両者の成長レートの相違に起因して、アライメントマーク形成領域Ａ１にアライメントパターンに対応した段差Ｓが生じることも上述した通りである。
【０１７４】
こうして、同図１０（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ４ｂを有する半導体基板が形成される。
【０１７５】
ここで、上記アライメントマークＭ４ｂは、上記エピタキシャル膜４ｃおよび４ｆの結晶性の相違に応じてアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Ｓが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
【０１７６】
他方、先の図９（ｆ）に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図１０（ｂ）に示す態様で、アライメントマーク形成領域Ａ１を含めた基板上にシリコン酸化膜からなる酸化膜３ｄが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図１０（ｂ）に示すように、アライメントマーク形成領域Ａ１中の酸化膜３ｄ上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域Ａ１に欠陥層２５の設けられたトレンチ溝２４からなるアライメントパターンに対応した段差Ｓを有するアライメントマークＭ４ｃが形成される。
【０１７７】
こうして形成されたアライメントマークＭ４ｃは、上記欠陥層２５の設けられたトレンチ溝２４からなるアライメントパターン上に熱酸化膜３ｄが成膜されることで、上述の酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
【０１７８】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ４ｂあるいはＭ４ｃが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ４ｂあるいはＭ４ｃを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０１７９】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によっても、先の第３の実施の形態の前記（１）〜（６）の効果と同様もしくはそれに準じた効果を得ることができる。
【０１８０】
（第５の実施の形態）
図１１〜図１３に、本発明にかかる半導体基板およびその製造方法についてその第５の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図２（ａ）〜（ｃ）に示した半導体基板と同様、図１３（ａ）および図１３（ｂ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【０１８１】
以下、図１１〜図１３を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１〜図１０に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【０１８２】
この半導体基板の製造に際しては、まず、図１１（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコンを母体とする基板１の上面に、半導体膜２をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜２の材料および膜厚、並びに成膜条件等は第１の実施の形態と同様である。
【０１８３】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３ｆを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に対応するかたちで欠陥領域を形成すべく開口部３４を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第１のフォト工程とする。
【０１８４】
次に、このマスク材３ｆをマスクに用い、図１１（ｄ）に示す態様で、加速電圧を例えば１００ｋｅＶ以上、ドーズ量を例えば１×１０１４〜５×１０１６として、不純物に例えば砒素（Ａｓ）を用い、イオン注入によりアライメントマーク形成領域Ａ１に不純物を導入する。その後、例えばＨＦ水溶液等を用いて上記マスク材３ｆをエッチング除去する。このように、上記半導体膜２の単結晶領域に不純物を導入して、その一部の結晶性を低下（多結晶化または非晶質化）させることで、図１１（ｅ）に示す態様で、上記アライメントマーク形成領域Ａ１に対応するかたちで欠陥領域２６が形成される。
【０１８５】
なお、先の第３の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は１５０ｋｅＶ〜２００ｋｅＶが、ドーズ量は５×１０１５〜１×１０１６がより好ましい範囲となる。また、不純物として用いた砒素（Ａｓ）がより高密度の欠陥層を形成する上において有効な不純物であることも先の第３の実施の形態において説明した。
【０１８６】
次に、図１１（ｆ）および図１１（ｇ）に示すように、上記欠陥領域２６も含めた半導体膜２の上面に、例えば原料ガスとして酸素（Ｏ２）およびＴＥＯＳ等を用いたＣＶＤ等により例えばシリコン酸化膜等からなるマスク材３ｇを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に複数のトレンチ溝を形成すべく開口部３１を形成する。なお、後の説明の便宜上、このフォトリソグラフィ工程を第２のフォト工程とする。
【０１８７】
次に、このマスク材３ｇをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的にエッチングを行う。こうして、図１１（ｈ）に示すように、上記アライメントマーク形成領域Ａ１に複数の例えば深さ１μｍ〜１０μｍ、幅１０μｍ〜２０μｍのトレンチ溝２７が形成される。なお、このトレンチ溝２７の深さは、その後工程の平坦化処理におけるエッチング誤差（オーバーエッチング量）等を考慮して、上記平坦化処理の後においても、上記トレンチ溝２７がアライメントパターンとして光学的に認識可能であるように設定される。
【０１８８】
その後、例えばＨＦ水溶液等を用いて上記マスク材３ｇをエッチング除去すると、図１１（ｉ）に示すように、上記アライメントマーク形成領域Ａ１の一部に設けられた欠陥領域２６にトレンチ溝２７からなるアライメントパターンが形成される。
【０１８９】
次に、図１１（ｊ）〜（ｌ）に示すように、このアライメントパターンを含めた半導体膜２の上面に、例えば原料ガスとして酸素（Ｏ２）およびＴＥＯＳ等を用いたＣＶＤ等によりシリコン酸化膜からなるマスク材３ｈを成膜する。なお、この成膜されたマスク材３ｈ上には上記トレンチ溝２７に対応した段差Ｓが生じる。こうして、このマスク材３ｈに覆われた上記欠陥領域２６に形成されたトレンチ溝２７をアライメントパターンとするアライメントマークＭ５ａが形成される。
【０１９０】
そして、上記マスク材３ｈの上面にレジスト材を塗布した上で、上記アライメントマークＭ５ａを用いて上記第２のフォト工程に対してマスクの位置合わせを行い、フォトリソグラフィにより、拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３３を形成する。なお、上記マスク材３ｈが透光性を有するシリコン酸化膜からなることで、このマスク材３ｈを通じて、上記トレンチ溝２７を光学的に認識することができるようになる。また、このトレンチ溝２７と併せ、上記マスク材３ｈの表面に形成された段差Ｓもアライメントマークとして利用することで、上記アライメントマークＭ５ａの認識性をさらに高めることもできるようになる。
【０１９１】
次いで、このマスク材３ｈをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的なエッチングを行い、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２を形成する。また、上記トレンチ溝２２の形成後、その溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。その後、図１２（ａ）に示されるように、例えばＨＦ水溶液等を用いて上記マスク材３ｈをエッチング除去する。
【０１９２】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ等により例えばＰ型のシリコンからなるエピタキシャル膜４および４ｇを成長させる。なお、このエピタキシャル膜４および４ｇを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【０１９３】
こうして、図１２（ｂ）に示すように、上記トレンチ溝２７および２２内を含めた基板上にはエピタキシャル膜４および４ｇが成膜されるが、該エピタキシャル膜４および４ｇは、上記欠陥領域２６に対応して結晶性の異なる膜となる。具体的には、前述したように、半導体膜２の単結晶領域に結晶性を低下させた部分（欠陥領域２６）が設けられていることで、アライメントマーク形成領域Ａ１に上記アライメントマーク形成領域Ａ１に対応するかたちで結晶性の異なるエピタキシャル膜４および４ｇが形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜４および４ｇの成長レートも変化するとともに、欠陥領域２６内においては上記トレンチ溝２７に対応して凹部も形成されるため、図１２（ｂ）に示す態様で、アライメントマーク形成領域Ａ１にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域Ａ１中の欠陥領域２６にトレンチ溝２７からなるアライメントパターンに対応した段差Ｓが形成される。
【０１９４】
また、上記拡散層形成領域Ａ２にもトレンチ溝２２に対応するかたちで段差Ｓが形成される。拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図１２（ｃ）に示す態様で、例えばＣＭＰ等により基板表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１にアライメントパターンが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域Ａ１に形成された段差Ｓも除去されることとなる。
【０１９５】
次に、この基板に対して、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を用いたＣＶＤ等により、図１３（ａ）に示す態様で、上記拡散層形成領域Ａ２も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜４ｃおよび４ｈを成膜する。なお、これらエピタキシャル膜４ｃおよび４ｈがアライメントマーク形成領域Ａ１に対応して結晶性の異なる膜となることは上述の通りである。また、上記欠陥領域２６内において、上記トレンチ溝２７に埋設されたエピタキシャル膜４ｇよりも欠陥領域２６のほうが結晶性の低下が大きいため、これら下地の結晶性の相違に起因して、アライメントマーク形成領域Ａ１にアライメントパターンに対応した段差Ｓが生じることとなる。
【０１９６】
こうして、同図１３（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ５ｂを有する半導体基板が形成される。
【０１９７】
ここで、上記アライメントマークＭ５ｂは、下地となる欠陥領域２６およびエピタキシャル膜４ｇの結晶性の変化に応じて上記エピタキシャル膜４ｈ上にアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Ｓが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
【０１９８】
他方、先の図１２（ｃ）に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図１３（ｂ）に示す態様で、アライメントマーク形成領域Ａ１を含めた基板上にシリコン酸化膜からなる酸化膜３ｄが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図１３（ｂ）に示すように、アライメントマーク形成領域Ａ１中の酸化膜３ｄ上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域Ａ１中の欠陥領域２６にトレンチ溝２７からなるアライメントパターンに対応した段差Ｓを有するアライメントマークＭ５ｃが形成される。
【０１９９】
こうして形成されたアライメントマークＭ５ｃは、上記アライメントパターン上に熱酸化膜３ｄが成膜されることで、上述の下地（欠陥領域２６およびエピタキシャル膜４ｇ）の結晶性の変化に伴う酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
【０２００】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ５ｂあるいはＭ５ｃが形成された半導体基板が製造される。そして、これら半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークが認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ５ｂあるいはＭ５ｃを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０２０１】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によっても、先の第３の実施の形態の前記（１）〜（６）の効果と同様もしくはそれに準じた効果を得ることができる。
【０２０２】
（第６の実施の形態）
図１４〜図１６に、本発明にかかる半導体基板およびその製造方法についてその第６の実施の形態を示す。この実施の形態にかかる半導体基板も、先の図２（ａ）〜（ｃ）に示した半導体基板と同様、図１６（ａ）および図１６（ｂ）に示す構造を有するアライメントマークを採用することによって、前述の半導体装置の製造に際して生じるマスクの位置合わせ精度の低下を抑えている。
【０２０３】
以下、図１４〜図１６を参照して、この実施の形態にかかる半導体基板の製造方法について説明する。なお、これら各図において、先の図１〜図１３に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【０２０４】
この半導体基板の製造に際しては、まず、図１４（ａ）〜（ｃ）に示すように、例えばＮ型の単結晶シリコンを母体とする基板１の上面に、半導体膜２をエピタキシャル成長により成膜する。なお、この成膜に際して、半導体膜２の材料および膜厚、並びに成膜条件等は第１の実施の形態と同様である。
【０２０５】
次に、この半導体膜２の上面に、例えば熱酸化等によりシリコン酸化膜等からなるマスク材３ｆを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１に対応するかたちで欠陥領域を形成すべく開口部３４を形成する。
【０２０６】
次に、このマスク材３ｆをマスクに用い、図１４（ｄ）に示す態様で、加速電圧を例えば１００ｋｅＶ以上、ドーズ量を例えば１×１０１４〜５×１０１６として、不純物に例えば砒素（Ａｓ）を用い、イオン注入によりアライメントマーク形成領域Ａ１に不純物を導入する。その後、例えばＨＦ水溶液等を用いて上記マスク材３ｆをエッチング除去する。このように、上記半導体膜２の単結晶領域に不純物を導入して、その一部の結晶性を低下（多結晶化または非晶質化）させることで、図１５（ａ）に示す態様で、上記アライメントマーク形成領域Ａ１に対応するかたちで欠陥領域２６が形成される。
【０２０７】
なお、先の第３の実施の形態と同様、このイオン注入に際しても、一般に用いられる範囲では、加速電圧は１５０ｋｅＶ〜２００ｋｅＶが、ドーズ量は５×１０１５〜１×１０１６がより好ましい範囲となる。また、不純物として用いた砒素（Ａｓ）がより高密度の欠陥層を形成する上において有効な不純物であることも先の第３の実施の形態において説明した。
【０２０８】
次に、図１５（ｂ）および図１５（ｃ）に示すように、上記欠陥領域２６も含めた半導体膜２の上面に、例えば原料ガスとして酸素（Ｏ２）およびＴＥＯＳ等を用いたＣＶＤ等により例えばシリコン酸化膜等からなるマスク材３ｉを成膜する。さらに、その上面にレジスト材を塗布した上で、フォトリソグラフィによりアライメントマーク形成領域Ａ１および拡散層形成領域Ａ２に複数のトレンチ溝を形成すべく開口部３５を形成する。
【０２０９】
次に、このマスク材３ｉをエッチングマスクとして、例えば反応ガスにＣＦ３およびＳＦ６等を用いたＲＩＥ等により選択的にエッチングを行う。こうして、図１５（ｄ）に示すように、上記アライメントマーク形成領域Ａ１に複数の例えば深さ１μｍ〜５０μｍ、幅１０μｍ〜２０μｍのトレンチ溝２８が、上記拡散層形成領域Ａ２に複数の例えば深さ１μｍ〜５０μｍ、幅０．１μｍ〜５０μｍのトレンチ溝２２がそれぞれ形成される。なお、これらトレンチ溝２８および２２は単一のエッチング工程によって形成されるため、同トレンチ溝２８および２２は略同一の深さをもって形成されることとなる。また、上記トレンチ溝２８および２２の形成後、それら溝内に形成された自然酸化膜や反応生成物を除去するために、ＨＦ水溶液や硫酸と過酸化水素の混合溶液等を用いた洗浄を行ってもよい。
【０２１０】
その後、例えばＨＦ水溶液等を用いて上記マスク材３ｉをエッチング除去すると、図１５（ｅ）に示すように、上記アライメントマーク形成領域Ａ１の一部に設けられた欠陥領域２６にトレンチ溝２８からなるアライメントパターンが形成される。
【０２１１】
次に、例えば温度８００℃〜１２００℃、非酸化性の減圧雰囲気下で、例えばシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等からなる原料ガス、並びに例えばジボラン（Ｂ２Ｈ６）等からなるドーパントガスを導入し、例えばＬＰ−ＣＶＤ等により例えばＰ型のシリコンからなるエピタキシャル膜４および４ｉを成長させる。なお、このエピタキシャル膜４および４ｇを成長させる際、成膜処理とエッチング処理を繰り返して行えば、高アスペクト比の拡散層パターンもより容易に形成することができる。
【０２１２】
こうして、図１５（ｆ）に示すように、上記トレンチ溝２８および２２内を含めた基板上にはエピタキシャル膜４および４ｉが成膜されるが、該エピタキシャル膜４および４ｉは、上記欠陥領域２６に対応して結晶性の異なる膜となる。具体的には、前述したように、半導体膜２の単結晶領域に結晶性を低下させた部分（欠陥領域２６）が設けられていることで、アライメントマーク形成領域Ａ１に上記アライメントマーク形成領域Ａ１に対応するかたちで結晶性の異なるエピタキシャル膜４および４ｉが形成される。また、こうした結晶性の変化に伴って上記エピタキシャル膜４および４ｉの成長レートも変化するとともに、欠陥領域２６内においては上記トレンチ溝２８に対応して凹部も形成されるため、図１５（ｆ）に示す態様で、アライメントマーク形成領域Ａ１にアライメントパターンが顕在化する。こうして、上記アライメントマーク形成領域Ａ１中の欠陥領域２６にトレンチ溝２８からなるアライメントパターンに対応した段差Ｓが形成される。
【０２１３】
また、上記拡散層形成領域Ａ２にもトレンチ溝２２に対応するかたちで段差Ｓが形成される。拡散層形成領域Ａ２においてこのような段差Ｓが残ることはスーパージャンクション構造ＭＯＳ等の半導体装置を製造する上で好ましくないのは前述の通りである。このため、図１５（ｇ）に示す態様で、例えばＣＭＰ等により基板表面に平坦化処理を施し、上記拡散層形成領域Ａ２に形成された段差Ｓを取り除くようにしている。こうして、アライメントマーク形成領域Ａ１にアライメントパターンが露出するとともに、拡散層形成領域Ａ２に拡散層パターンが形成されるが、上記平坦化処理に際して、上記アライメントマーク形成領域Ａ１に形成された段差Ｓも除去されることとなる。
【０２１４】
次に、この基板に対して、例えば原料ガスにシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ２）、ジクロロシラン（ＳｉＣｌ２Ｈ２）およびトリクロロシラン（ＳｉＣｌ３Ｈ）等を用いたＣＶＤ等により、図１６（ａ）に示す態様で、上記拡散層形成領域Ａ２も含めて上記アライメントパターン上に例えばシリコンからなるエピタキシャル膜４ｃおよび４ｊを成膜する。なお、これらエピタキシャル膜４ｃおよび４ｊがアライメントマーク形成領域Ａ１に対応して結晶性の異なる膜となることは上述の通りである。また、上記欠陥領域２６内において、上記トレンチ溝２８に埋設されたエピタキシャル膜４ｉよりも欠陥領域２６のほうが結晶性の低下が大きいため、これら下地の結晶性の相違に起因して、アライメントマーク形成領域Ａ１にアライメントパターンに対応した段差Ｓが生じることとなる。
【０２１５】
こうして、同図１６（ａ）に示すように、上記拡散層形成領域Ａ２には、トレンチ溝２２にエピタキシャル膜４が埋設され、その表面が平坦化された拡散層パターンが形成されるとともに、上記アライメントマーク形成領域Ａ１にはアライメントマークＭ６ａを有する半導体基板が形成される。
【０２１６】
ここで、上記アライメントマークＭ６ａは、下地となる欠陥領域２６およびエピタキシャル膜４ｉの結晶性の変化に応じて上記エピタキシャル膜４ｊ上にアライメントパターンが顕在化することで、上記結晶性の変化に起因したレーザ光の反射率の変化等をもって光学的に識別することができるようになる。また、上述の成長レートの相違に応じてアライメントパターンに対応した段差Ｓが生じるため、上記レーザ光の反射率の変化等と併せ、この段差Ｓもアライメントマークとして利用することで、アライメントマークの認識性をさらに高めることができるようになる。
【０２１７】
他方、先の図１５（ｇ）に示されるようなシリコンからなる基板に対し、適宜の熱酸化処理を施すと、図１６（ｂ）に示す態様で、アライメントマーク形成領域Ａ１を含めた基板上にシリコン酸化膜からなる酸化膜３ｄが形成される。ここで、先の成長レートと同様、下地の結晶性の変化に伴って、その上に形成される熱酸化膜の酸化レートも変化するため、図１６（ｂ）に示すように、アライメントマーク形成領域Ａ１中の酸化膜３ｄ上に突起状のアライメントパターンが形成される。こうして、上記アライメントマーク形成領域Ａ１中の欠陥領域２６にトレンチ溝２８からなるアライメントパターンに対応した段差Ｓを有するアライメントマークＭ６ｂが形成される。
【０２１８】
こうして形成されたアライメントマークＭ６ｂは、上記アライメントパターン上に熱酸化膜３ｄが成膜されることで、上述の下地（欠陥領域２６およびエピタキシャル膜４ｉ）の結晶性の変化に伴う酸化レートの相違に起因して、その表面には自ずと上記アライメントパターンが顕在化するようになる。
【０２１９】
このようにして、エピタキシャル膜４が埋設されたトレンチ溝２２を有してその表面が平坦化された拡散層形成領域Ａ２を有していながら、そのアライメントマーク形成領域Ａ１により認識性の高いアライメントマークＭ６ａあるいはＭ６ｂが形成された半導体基板が製造される。そして、上記アライメントマークＭ６ａあるいはＭ６ｂを有する半導体基板のいずれによっても、例えばＨｅ−Ｎｅレーザ（６３３ｎｍ）等のレーザ光によりアライメントマークは認識可能となり、ひいては上記拡散層パターンと後工程において加工するマスクパターンとのより精度の高いマスク合わせが可能となる。なお、上記アライメントマークＭ６ａあるいはＭ６ｂを有する半導体基板は、上記アライメントパターンをＲＩＥ等により新たに形成し直し続ければ、その上にエピタキシャル膜等を成膜し続けた場合であれ、アライメントパターンを高い精度で維持することができるようになる。
【０２２０】
また、この実施の形態にかかる半導体基板の製造方法は、アライメントパターンとなるトレンチ溝２８および拡散層パターンとなるトレンチ溝２２を単一のエッチング工程で形成することで、製造工程の簡略化を図っている。
【０２２１】
以上説明したように、この実施の形態にかかる半導体基板および半導体基板の製造方法によれば、先の第３の実施の形態の前記（１）〜（６）の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。
【０２２２】
（７）アライメントマーク形成領域Ａ１に形成するトレンチ溝２８と拡散層形成領域Ａ２に形成するトレンチ溝２２とを単一のエッチング工程によって形成することが可能となり、製造工程の簡略化を図ることができるようになる。
【０２２３】
（他の実施の形態）
なお、上記各実施の形態は、以下の形態をもって実施することもできる。
・上記各実施の形態では、アライメントパターンを複数のトレンチ溝あるいは突起あるいは欠陥層として形成したが、それらの数は任意であり、例えば１つからなるアライメントパターンであってもよい。また、これらアライメントパターンの形状についても、先の図１７（ｂ）に示した線形状に限られず、アライメントパターンとして認識可能な範囲で任意である。また、上記アライメントマーク形成領域Ａ１の配置も任意であり、素子形成領域３００（図１７（ｂ））以外の部分であれば、任意の位置に設けることができる。
【０２２４】
・上記各実施の形態における拡散層パターンは、エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化されていれば、その製造方法等は任意である。例えば、トレンチ溝２２の形成に際しては、ＴＭＡＨ溶液あるいはＫＯＨ溶液等を用いたウェットエッチング（異方性エッチング）等も適宜採用することができる。なお、この場合、母材となる基板１にＳｉ（１１０）基板を用いることで、高アスペクト比のトレンチ加工をより容易に行うことができるようになる。また、前記トレンチ溝２２の深さまたは幅または形成する数、あるいは該トレンチ溝２２を埋設するエピタキシャル膜４の材料や導電型等についても、当該半導体基板上に形成する半導体装置に応じてより好適なものを選択することができる。
【０２２５】
・上記各実施の形態では、母体となる基板１の材料としてシリコンを用い、その導電型をＮ型としたが、母体となる基板の材料および導電型は任意であり、例えば、炭化シリコン（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）またはガリウム砒素（ＧａＡｓ）等も上記基板の材料として用いることができる。なお、上記基板１の上にエピタキシャル成長させた半導体膜２およびエピタキシャル膜４および４ａ〜４ｉの材料は、その下地材料に対応したものとなる。また、第３〜６の実施の形態において、基板１の材料として炭化シリコン（ＳｉＣ）またはシリコンゲルマニウム（ＳｉＧｅ）を用いた場合も、例えば第３の実施の形態の前記（６）の効果に準じた効果を得ることができる。
【０２２６】
・上記各実施の形態では、半導体膜２の厚さを１０μｍ〜５０μｍ、導電型をＮ型としたが、これら厚さおよび導電型は当該半導体基板上に形成する半導体装置に応じてより好適なものを選択することができる。また、上記半導体膜２を形成せずに、基板１にアライメントパターンを形成するようにしてもよい。また、上記半導体膜２の上にさらにエピタキシャル膜を成長させて、このエピタキシャル膜にアライメントパターンを形成するようにしてもよい。
【０２２７】
・また、上記第１および第２の実施の形態において、膜材３ａおよび膜材３ｂを熱酸化等により形成したが、その形成方法は任意であり、例えばＣＶＤ、または熱酸化後にＣＶＤを行って形成してもよい。また、膜材３ａにシリコン酸化膜を用いたが、膜材３ａの材料も透光性の膜であれば任意であり、例えばシリコン窒化膜等も用いることができる。そして、基板１の材料としてシリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを採用し、前記膜材３ａとしてシリコン酸化膜やシリコン窒化膜を用いた場合は、例えば第１の実施の形態の前記（３）および（８）の効果と同様もしくはそれに準じた効果が得られる。なお、上記膜材３ａの材料としてシリコン窒化膜を用いる場合、その製造に際しては、原料ガスに例えばアンモニア（ＮＨ３）およびシラン（ＳｉＨ４）等を用いた例えばＬＰ−ＣＶＤ等が使用される。
【０２２８】
・上記第１および第２の実施の形態では、透光性の膜材３ａを基板全面に成膜したが、少なくともアライメントパターンを覆う態様にて成膜すれば足りる。
・上記各実施の形態においては、前記マスク材３あるいはマスク材３ｆの材料としてシリコン酸化膜を用い、その形成方法を熱酸化等としたが、これらの形成方法は任意であり、例えばＣＶＤ、または熱酸化後にＣＶＤを行って形成してもよい。また、上記両マスク材は、その材料についても任意であり、例えばレジスト等を用いてもよい。
【０２２９】
・上記各実施の形態では、ＣＭＰによって平坦化処理を行うこととしたが、エッチバックまたは異方性ウェットエッチング等を用いてもよい。また、これらを組み合わせて用いてもよい。
【０２３０】
・上記各実施の形態においては、当該半導体基板を製造するに際して用いた各フォトリソグラフィー工程についてマスク合わせを行ったが、このようなマスク合わせを行わずとも、本発明にかかる半導体基板を製造することは可能である。
【０２３１】
・上記第１または第４または第５の実施の形態では、それぞれトレンチ溝２１、２４、２７の深さを１μｍ〜１０μｍ、幅を１０μｍ〜２０μｍとしたが、上記トレンチ溝２１、２４、２７の深さや幅は前記平坦化処理の後においてもアライメントパターンとして光学的に認識可能な範囲で任意である。
【０２３２】
・上記第３〜６の実施の形態では、不純物の導入に際して、イオン注入の加速電圧を１５０ｋｅＶ〜２００ｋｅＶ、ドーズ量を５×１０１５〜１×１０１６としたが、これらはそれぞれ欠陥層２３、２５、あるいは欠陥領域２６が形成可能な範囲で任意である。また、上記イオン注入に際して、不純物として砒素（Ａｓ）を用いたが、この不純物も任意であり、例えばリン（Ｐ）およびホウ素（Ｂ）およびフッ化ホウ素（ＢＦ２）および希ガスのいずれか等も用いることができる。そして、こうした不純物によっても、半導体基板として好ましくない重金属等による汚染を伴うことなく、欠陥層２３あるいは欠陥層２５あるいは欠陥領域２６を形成することができるようになる。特に、原子量の大きい（重い）キセノン（Ｘｅ）およびアルゴン（Ａｒ）およびリン（Ｐ）のいずれかを用いれば、高密度の欠陥をより容易に形成することもできるようになる。他方、イオン化の容易なヘリウム（Ｈｅ）を用いた場合は、これによってイオン注入のさらなる効率化が期待できる。また、上記欠陥層２３、２５、あるいは欠陥領域２６の形成方法もイオン注入に限られることなく任意であり、例えばレーザ照射等により形成してもよい。
【０２３３】
・第３〜６の実施の形態では、基板全面に対して熱酸化処理を施したが、少なくともアライメントパターンの表面を熱酸化処理すれば足りる。また、結晶性の異なるエピタキシャル膜４ｂ〜４ｊについても、上記拡散層形成領域Ａ２も含めて上記アライメントパターン上に成膜したが、少なくともアライメントマーク形成領域Ａ１に成膜すれば足りる。
【０２３４】
・上記第３の実施の形態では、トレンチ溝２４の側面および底面に欠陥層２５を形成したが、上記トレンチ溝２４の少なくとも底面に欠陥層２５を形成すれば足りる。
【０２３５】
・第１および第２の実施の形態では、上記拡散層形成領域Ａ２を含めてトレンチ溝２１あるいは突起２ａからなるアライメントパターン上にエピタキシャル膜４ａを成膜したが、少なくともアライメントマーク形成領域Ａ１に成膜すれば足りる。また、このエピタキシャル膜４ａの代わりに、例えば酸化シリコン等からなる絶縁膜を成膜するようにしてもよい。そして、このような製造方法によれば、上記アライメントパターン上に絶縁膜を成膜した場合においても、上記アライメントパターンがアライメントマーク形成領域Ａ１上に顕在化するため、光学的に認識することができるようになる。
【０２３６】
・上記第１および第２の実施の形態では、上記透光性の膜材３ａを成膜した後、拡散層形成領域Ａ２に膜材３ａよりも膜厚の薄い膜材３ｂを形成するとともに、上記トレンチ溝２２の形成に際しては、この膜材３ｂをエッチングマスクとして用いた。そして、上記エピタキシャル膜４の成膜に先立って、拡散層形成領域Ａ２に形成した膜材３ｂを除去するようにした。しかし、これらは必須の工程ではなく、上記拡散層形成領域Ａ２にトレンチ溝２２を形成する際に用いるマスク材の形成方法は任意である。
【図面の簡単な説明】
【図１】（ａ）〜（ｌ）は、この発明にかかる半導体基板の製造方法の第１の実施の形態についてその製造プロセスを示す断面図。
【図２】（ａ）〜（ｃ）は、この発明にかかる半導体基板の第１の実施の形態についてその断面構造を模式的に示す断面図。
【図３】（ａ）〜（ｆ）は、この発明にかかる半導体基板の製造方法の第２の実施の形態についてその製造プロセスを示す断面図。
【図４】（ａ）〜（ｆ）は、この発明にかかる半導体基板の製造方法の第２の実施の形態についてその製造プロセスを示す断面図。
【図５】（ａ）〜（ｃ）は、この発明にかかる半導体基板の第２の実施の形態についてその断面構造を模式的に示す断面図。
【図６】（ａ）〜（ｋ）は、この発明にかかる半導体基板の製造方法の第３の実施の形態についてその製造プロセスを示す断面図。
【図７】（ａ）〜（ｂ）は、この発明にかかる半導体基板の第３の実施の形態についてその断面構造を模式的に示す断面図。
【図８】（ａ）〜（ｆ）は、この発明にかかる半導体基板の製造方法の第４の実施の形態についてその製造プロセスを示す断面図。
【図９】（ａ）〜（ｆ）は、この発明にかかる半導体基板の製造方法の第４の実施の形態についてその製造プロセスを示す断面図。
【図１０】（ａ）〜（ｂ）は、この発明にかかる半導体基板の第４の実施の形態についてその断面構造を模式的に示す断面図。
【図１１】（ａ）〜（ｌ）は、この発明にかかる半導体基板の製造方法の第５の実施の形態についてその製造プロセスを示す断面図。
【図１２】（ａ）〜（ｃ）は、この発明にかかる半導体基板の製造方法の第５の実施の形態についてその製造プロセスを示す断面図。
【図１３】（ａ）〜（ｂ）は、この発明にかかる半導体基板の第５の実施の形態についてその断面構造を模式的に示す断面図。
【図１４】（ａ）〜（ｄ）は、この発明にかかる半導体基板の製造方法の第６の実施の形態についてその製造プロセスを示す断面図。
【図１５】（ａ）〜（ｇ）は、この発明にかかる半導体基板の製造方法の第６の実施の形態についてその製造プロセスを示す断面図。
【図１６】（ａ）〜（ｂ）は、この発明にかかる半導体基板の第６の実施の形態についてその断面構造を模式的に示す断面図。
【図１７】従来の半導体基板の平面構造について、（ａ）は全体の平面構造を示す平面図、（ｂ）は（ａ）の一部の平面構造を示す拡大平面図。
【図１８】（ａ）〜（ｆ）は、従来の半導体基板の製造方法についてその製造プロセスを示す断面図。
【符号の説明】
１…基板、２…半導体膜、２ａ…突起、３ａ、３ｂ…膜材、３ｄ…酸化膜、３、３ｃ、３ｅ〜３ｉ…マスク材、４、４ａ〜４ｊ…エピタキシャル膜、２１、２２、２４、２７、２８…トレンチ溝、２３、２５…欠陥層、２６…欠陥領域、Ｍ１ａ〜Ｍ１ｃ、Ｍ２ａ〜Ｍ２ｃ、Ｍ３ａ〜Ｍ３ｃ、Ｍ４ａ〜Ｍ４ｃ、Ｍ５ａ〜Ｍ５ｃ、Ｍ６ａ、Ｍ６ｂ…アライメントマーク。

Claims (33)

1. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域にトレンチ溝からなるアライメントパターンを有し、該アライメントパターンの溝中に透光性の膜材が埋設されて形成されてなることを特徴とする半導体基板。
2. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域に選択的にエピタキシャル成長された突起状のアライメントパターンを有し、該アライメントパターン上に透光性の膜材が堆積されて形成されてなることを特徴とする半導体基板。
3. 母体となる基板の材料が、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかからなり、前記膜材がシリコン酸化膜からなる請求項１または２に記載の半導体基板。
4. 母体となる基板の材料が、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかからなり、前記膜材がシリコン窒化膜からなる請求項１または２に記載の半導体基板。
5. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域にトレンチ溝からなるアライメントパターンを有し、前記平坦化された領域も含めて該アライメントパターン上にエピタキシャル膜が形成されてなることを特徴とする半導体基板。
6. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域に選択的にエピタキシャル成長された突起状のアライメントパターンを有し、前記平坦化された領域も含めて該アライメントパターン上にさらにエピタキシャル膜が形成されてなることを特徴とする半導体基板。
7. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層の有無に対応して結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなることを特徴とする半導体基板。
8. 前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝を境に前記結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなる請求項７に記載の半導体基板。
9. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
   前記アライメントマークは、前記アライメントマーク形成領域中の単結晶領域に欠陥層からなるアライメントパターンを有し、該アライメントパターン上に、前記欠陥層に対応した突起状のパターンを有する酸化膜が形成されてなることを特徴とする半導体基板。
10. 前記欠陥層には、トレンチ溝が形成されてなり、該トレンチ溝に対応するかたちで前記突起状のパターンを有する酸化膜が形成されてなる請求項９に記載の半導体基板。
11. 前記欠陥層は、前記単結晶領域に対する選択的な不純物の導入により形成されてなる請求項７〜１０のいずれか一項に記載の半導体基板。
12. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
    前記アライメントマークは、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝を境に結晶性の異なるエピタキシャル膜が隣り合うかたちで形成されてなることを特徴とする半導体基板。
13. エピタキシャル膜が埋設されたトレンチ溝を有して表面が平坦化され、所定のアライメントマーク形成領域にアライメントマークが形成されてなる半導体基板であって、
    前記アライメントマークは、単結晶領域に前記アライメントマーク形成領域に対応するかたちで欠陥領域が形成されてなるとともに、該欠陥領域にトレンチ溝からなるアライメントパターンを有し、前記トレンチ溝に対応するかたちで突起状のパターンを有する酸化膜が形成されてなることを特徴とする半導体基板。
14. 前記欠陥領域は、前記単結晶領域に対する選択的な不純物の導入により形成されてなる請求項１２または１３に記載の半導体基板。
15. 前記欠陥領域に形成されたトレンチ溝と前記エピタキシャル膜が埋設されて平坦化されたトレンチ溝とが同一の深さをもって形成されてなる請求項１２〜１４のいずれか一項に記載の半導体基板。
16. 半導体基板上のアライメントマーク形成領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
    少なくとも前記アライメントパターンを覆う態様で前記アライメントマーク形成領域に透光性の膜材を成膜する工程と、
    同半導体基板上の拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    この拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記膜材により前記アライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、前記アライメントマーク形成領域において前記膜材を露出させるとともに、前記拡散層形成領域に拡散層パターンを形成する工程と、
    を備え、前記膜材で覆われているアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
17. 半導体基板上のアライメントマーク形成領域に１乃至複数の突起状のアライメントパターンを選択的にエピタキシャル成長させる工程と、
    少なくとも前記アライメントパターンを覆う態様で前記アライメントマーク形成領域に透光性の膜材を成膜する工程と、
    同半導体基板上の拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    この拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記膜材により前記アライメントパターンが覆われた状態で基板表面に平坦化処理を施すことにより、前記アライメントマーク形成領域において前記膜材を露出させるとともに、前記拡散層形成領域に拡散層パターンを形成する工程と、
    を備え、前記膜材で覆われているアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
18. 請求項１６または１７に記載の半導体基板の製造方法において、
    前記アライメントパターンを覆う態様で前記アライメントマーク形成領域に透光性の膜材を成膜する工程の後に、前記拡散層形成領域に前記膜材よりも膜厚の薄い膜材を形成する工程をさらに備え、前記拡散層形成領域に１乃至複数のトレンチ溝を形成する工程においては、この拡散層形成領域に形成した膜材をエッチングマスクとして用いるとともに、
    前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程の前に、該拡散層形成領域に形成した膜材を除去する工程をさらに備えることを特徴とする半導体基板の製造方法。
19. 請求項１６〜１８のいずれか一項に記載の半導体基板の製造方法において、
    前記平坦化処理を施した後に、前記アライメントマーク形成領域に成膜した前記膜材を除去する工程をさらに備えることを特徴とする半導体基板の製造方法。
20. 請求項１９に記載の半導体基板の製造方法において、
    前記膜材を除去する工程の後に、少なくとも前記アライメントマーク形成領域に、エピタキシャル膜および絶縁膜のいずれかを成膜する工程をさらに備えることを特徴とする半導体基板の製造方法。
21. 母体となる基板の材料として、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを用い、前記アライメントマーク形成領域に成膜する膜材として、シリコン酸化膜を用いる請求項１６〜２０のいずれか一項に記載の半導体基板の製造方法。
22. 母体となる基板の材料として、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを用い、前記アライメントマーク形成領域に成膜する膜材として、シリコン窒化膜を用いる請求項１６〜２０に記載の半導体基板の製造方法。
23. 半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の一部に欠陥層からなるアライメントパターンを形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
    を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
24. 半導体基板上のアライメントマーク形成領域に対する選択的な不純物の導入により、該アライメントマーク形成領域の一部に欠陥層からなるアライメントパターンを形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記拡散層形成領域に形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成する欠陥層の有無に応じて結晶性の異なるエピタキシャル膜を成長させる工程と、
    を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
25. 半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて１乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
    前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
    を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
26. 半導体基板上のアライメントマーク形成領域にマスク材を設け、該マスク材を通じて１乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
    前記マスク材を通じた選択的な不純物の導入により前記トレンチ溝の少なくとも底面に欠陥層を形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記アライメントマーク形成領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
27. 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
    該欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
28. 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
    該欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成する工程と、
    同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じてこの拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
29. 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
    前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントパターンの表面を熱酸化処理して該アライメントパターンを顕在化する工程と、
    を備え、前記顕在化されたアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
30. 半導体基板上のアライメントマーク形成領域に対する不純物の導入により、該アライメントマーク形成領域の一部に欠陥領域を形成する工程と、
    前記欠陥領域および同半導体基板上の拡散層形成領域にエッチングマスクを設け、該エッチングマスクを通じて、前記欠陥領域に１乃至複数のトレンチ溝からなるアライメントパターンを形成するとともに、前記拡散層形成領域に１乃至複数のトレンチ溝を形成する工程と、
    前記エッチングマスクを除去する工程と、
    前記欠陥領域および前記拡散層形成領域にそれぞれ形成されたトレンチ溝を埋め込むかたちでエピタキシャル膜を成膜する工程と、
    前記アライメントパターンが露出する態様で基板表面に平坦化処理を施すことにより、前記拡散層形成領域に拡散層パターンを形成する工程と、
    少なくとも前記アライメントマーク形成領域の表面に前記アライメントパターンを形成するトレンチ溝を境に結晶性の異なるエピタキシャル膜を成長させる工程と、を備え、前記結晶性の相違に応じて顕在化するアライメントパターンをアライメントマークとして、前記形成した拡散層パターンと後工程において加工するマスクパターンとのマスク合わせを行うことを特徴とする半導体基板の製造方法。
31. 前記不純物の導入をイオン注入によって行う
    請求項２３〜３０のいずれか一項に記載の半導体基板の製造方法。
32. 前記不純物として、砒素（Ａｓ）およびリン（Ｐ）およびホウ素（Ｂ）およびフッ化ホウ素（ＢＦ２）および希ガスのいずれかを導入する
    請求項２３〜３１のいずれか一項に記載の半導体基板の製造方法。
33. 母体となる基板の材料として、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）およびシリコンゲルマニウム（ＳｉＧｅ）のいずれかを用いる請求項２３〜３２のいずれか一項に記載の半導体基板の製造方法。

Images