JP2011044692A - エピタキシャルウェーハおよびその製造方法 - Google Patents

エピタキシャルウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2011044692A
JP2011044692A JP2010154603A JP2010154603A JP2011044692A JP 2011044692 A JP2011044692 A JP 2011044692A JP 2010154603 A JP2010154603 A JP 2010154603A JP 2010154603 A JP2010154603 A JP 2010154603A JP 2011044692 A JP2011044692 A JP 2011044692A
Authority
JP
Japan
Prior art keywords
epitaxial
wafer
epitaxial wafer
haze level
trichlorosilane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010154603A
Other languages
English (en)
Other versions
JP5516158B2 (ja
Inventor
Naoyuki Wada
直之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010154603A priority Critical patent/JP5516158B2/ja
Priority to PCT/JP2010/004446 priority patent/WO2011004602A1/ja
Priority to DE112010004362T priority patent/DE112010004362T5/de
Priority to US13/380,982 priority patent/US8753962B2/en
Priority to KR1020127001399A priority patent/KR101408913B1/ko
Publication of JP2011044692A publication Critical patent/JP2011044692A/ja
Application granted granted Critical
Publication of JP5516158B2 publication Critical patent/JP5516158B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ヘイズレベルが低く、平坦度(エッジロールオフ)に優れ、また、さらには、エピタキシャル成長速度の方位依存性が低減された、半導体デバイスの高集積化に対応できるシリコンエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、1000〜1100℃、望ましくは1040〜1080℃の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルを0.050〜0.080ppm(KLA−Tencor社製パーティクルカウンター(SP−1)によるDWNモードでの測定値)とし、エッジロールオフを低い範囲内に維持する。ジクロロシランの使用によるエピタキシャル成長速度の低下を一定範囲内にとどめ、エピタキシャルウェーハの生産効率を比較的良好に維持することができる。
【選択図】図2

Description

本発明は、エピタキシャルウェーハとその製造方法に関し、詳しくは、ヘイズ(Haze)レベルが低く、ウェーハの平坦度(エッジロールオフ)が良好に維持され、また、さらには、エピタキシャル層の成長速度がウェーハの結晶方位によって異なる成長速度方位依存性が低減されたエピタキシャルウェーハおよびその製造方法に関する。
近年、高集積化によるデザインルールの微細化に伴い、レーザー面検装置にて測定保証するパーティクルのサイズも縮小化されてきている。その際に、エピタキシャルウェーハのヘイズレベルが高いとヘイズがパーティクル測定のノイズ成分となり、微小サイズのパーティクルの測定に支障をきたす。そこで、高集積化された半導体デバイスの基板として使用されるシリコンエピタキシャルウェーハのようなエピタキシャルウェーハにおいては、ヘイズレベルの低減が必要となってきている。
また、半導体デバイスの微細化に伴い、ウェーハには高い平坦度が要求されるようになってきている。ウェーハ面上における平坦度の保証領域も拡大する傾向にあり、ウェーハのほぼ全面、すなわちウェーハの中心部から外周の2mm内側の位置までの保証をユーザーサイドから求められる場合が多くなってきた。
ウェーハの平坦度については、特に、ウェーハのエッジ部が垂れ下がり、中心部よりも低くなりやすく、デバイスの製造可能な領域が狭められてデバイス製造歩留りが悪化するという問題がある。この垂れ下がり現象は、エッジロールオフ(Edge Roll−off)と呼ばれている。エピタキシャルウェーハにおいてもこのエッジロールオフの問題はデバイス製造歩留りの観点から重要であり、エッジロールオフを僅少にとどめ、平坦度を良好に維持することが求められている。なお、エッジロールオフはウェーハのエッジ部が垂れ下がる場合だけではなく、条件によってはエッジ部が中心部よりも高くなる場合もある。
さらに、エピタキシャルウェーハの平坦度に関し注目されるのは、ウェーハの結晶方位に依存したエピタキシャル層の成長速度の方位依存性である。これは、ウェーハの中心から外周へ向かう<011>結晶方位を基準にとってこれを0°とした場合、90°、180°、270°および360°(つまり、0°)の方位において成長速度が大きく、エピタキシャル層の膜厚(以下、単に「エピタキシャル膜厚」ともいう)が増大する現象である。これら4方位で(つまり、軸対称に)エピタキシャル膜厚が増大し、これら4方位のそれぞれの間ではくぼみ(谷)が形成される。したがって、この現象は「4−Fold Symmetry」ということもできる。以下、このエピタキシャル成長速度の方位依存性を、単に「成長速度方位依存性」ともいい、また、4−Fold Symmetryを略して「4FS」ともいう。
この場合の成長速度方位依存性(4FS)は、例えば直径300mm以上のエピタキシャルウェーハにおいては、特に半径148mm位置から顕著に現れ、外周側(面取り近傍)に近づくほど強調される。
ところで、シリコン基板上にシリコンをエピタキシャル成長させるエピタキシャルウェーハの製造においては、エピタキシャル成長層の結晶性、量産性、装置の簡便さ等の観点から化学的気相成長(CVD)法が主として用いられている。CVD法では、シリコン(Si)を含んだ原料ガスをキャリアガス(通常はH2)とともに反応炉内に導入し、原料ガスの熱分解または還元により生成されたSiを高温に加熱されたシリコン基板上にエピタキシャル層として析出させる。
Siを含んだ原料ガス(シリコンソース)としては、四塩化シリコン(SiCl4)、トリクロロシラン(SiHCl3)、ジクロロシラン(SiH2Cl2)、モノシラン(SiH4)の4種があげられる。工業的に使用されている原料ガスは主として四塩化シリコンやトリクロロシランであり、一部ジクロロシランや低温成長が可能なモノシランも使用されている。
エピタキシャル成長速度は、原料ガスの種類、温度、圧力等に依存する。エピタキシャル成長が可能な温度領域(以下、単に「成長温度領域」ともいう)は定性的に、反応律速と供給(拡散)律速の2領域に分けられる。反応律速領域は成長温度領域内の低温側にあって、温度が高いほど成長速度が速くなる領域である。一方、供給(拡散)律速領域(以下、「供給律速領域」と記す)は同温度領域内の高温側にあって、温度依存性が小さい領域であり、エピタキシャル成長は通常この供給律速領域で行われる。
現状の直径300mmのエピタキシャルウェーハの製造においては、成長速度が速いという観点から、トリクロロシランを原料ガスとしており、成長温度領域として供給律則領域である1100℃〜1130℃を使用している。その場合のヘイズレベルは、KLA−Tencor社のSP−1のパーティクルカウンターを用い、DWNモードで測定した場合、0.12〜0.18ppm程度であり、次世代保証規格ターゲットである粒径35nm以上のパーティクルを測定しようとする際のノイズ成分となる可能性がある。
また、成長速度方位依存性(4FS)は、<011>方位を基準にとり、この基準方位におけるエピタキシャル膜厚を求めてこれを1とし、一方、基準方位から45°の方向におけるエピタキシャル膜厚を求めて基準方位におけるエピタキシャル膜厚に対する相対的な膜厚に換算すると、0.980程度となる。すなわち、両者の差(この差を、ここでは「ギャップ強度」という)は0.020であり、百分率表示で2%程度であり、エピタキシャルウェーハの平坦度を良好に維持するためには、さらに低減させることが望まれる。このギャップ強度は、エピタキシャル成長速度や成長温度により大きく変わることはない。
ヘイズレベルが低いエピタキシャルウェーハの製造方法についての研究、開発は従来からなされており、例えば、特許文献1では、エピタキシャル成長の際に、成長温度を通例の成長温度よりも50℃から100℃程度低くなるようにした方法が提案されている。具体的にはその実施例に示されるように、原料ガスとしてトリクロロシランを使用した場合、成長温度が950℃以上1050℃以下において、ヘイズレベルがほぼ極小値を示すことが記載されており、これによって、パーティクルカウンターの計測精度が向上し、また、ヘイズが少なく良好な品質のエピタキシャルウェーハを製造することが可能となるとしている。
特許文献1に記載される方法によれば、通常の成長温度(1100〜1130℃)を採用する場合に比べて、ヘイズレベルを大幅に低下させることが可能である。しかしながら、ここで採用している成長温度はエピタキシャル成長速度の温度依存性の大きい反応律速領域内の温度であって、エピタキシャル膜厚の精度よい制御が困難であると考えられる。また、同文献の実施例に記載されるヘイズレベルは、最も小さい場合でも、KLA−Tencor社製のパーティクルカウンター(SP−2)により、DWOモードで測定した結果で0.5ppmであり、必ずしも低レベルであるとはいえない。
エピタキシャルウェーハの平坦度については、例えば特許文献2で、エピタキシャルウェーハの平坦度を悪化させる原因として、エピタキシャル層の膜厚の不均一化によるものが圧倒的に多いという観点から、ウェーハ表面に定めた複数の膜厚測定点においてFT−IR法(フーリエ変換赤外分光光度計を用いる方法)により膜厚を測定し、この膜厚測定値を用いて、サイト(ウェーハ表面を一定形状の単位領域に分割した各分割片)毎に平坦度を算出し、これを基準の平坦度情報と比較して、エピタキシャル層のサイト別の良否判定を行うエピタキシャルウェーハの測定方法が開示されている。その場合、サイト平坦度の評価の指標として、SFQR(基準面から見た最大高さと最低高さの差)の採用が可能であるとしている。
この特許文献2には、前記の成長速度方位依存性(4FS)についての記載はないが、4FSはSFQRで表した平坦度において、その外周側のサイト(外周領域)に影響を及ぼすことは十分に予測される。
特開2000−100737号公報 特開2003−254741号公報
本発明は、ヘイズレベルが低く、平坦度、特にデバイス製造歩留りを悪化させるエッジロールオフが低く維持され、また、さらには、エピタキシャル成長速度の方位依存性(4FS)が低減された、半導体デバイスの高集積化に対応できるシリコンエピタキシャルウェーハおよびその製造方法を提供することを目的としている。
CVD法によるエピタキシャルウェーハの製造においては、従来、原料ガスとしてトリクロロシランが使用される場合が多い。特に、直径300mmのエピタキシャルウェーハの製造においては、トリクロロシランを原料ガスとしている。
本発明者は、CVD法によりシリコン基板上にシリコンをエピタキシャル成長させるシリコンエピタキシャルウェーハの製造において、ジクロロシランを原料ガスとして使用することを試みた。ジクロロシランはトリクロロシランに比べてより低温で分解するので、エピタキシャル成長温度領域を、トリクロロシランを使用する場合よりも低温化することが可能であり、一方、エピタキシャル成長温度を低下させることによりヘイズレベルを低下させることができると考えられたからである。
このような着想の下に、ジクロロシランを原料ガスとして使用し、エピタキシャル成長温度を広範囲で変更して得られたエピタキシャルウェーハのヘイズレベルを測定した結果、ジクロロシランを使用することにより、ヘイズレベルをポリッシュドウェーハ(鏡面研磨したウェーハ)のヘイズレベルよりも悪化させず、良好に維持することが可能であることを確認した。さらに、1050℃を境にして高温側ではヘイズレベルの温度依存性が顕著で、高温になるほどヘイズレベルが高くなり、一方、低温側では温度に関係なくヘイズレベルは低い値を示すことが判明した。
また、エッジロールオフにより評価される平坦度についても、CVD炉内へ供給するジクロロシランの流量を適正に制御することにより、現状(すなわち、従来のトリクロロシランを使用する場合)と同等の低い範囲内に維持できることを確認した。ここでいうエッジロールオフとは、エピタキシャル膜の厚みをフーリエ変換赤外分光法(FTIR法:Fourier Transform Infrared Spectroscopy)により測定した値であって、直径300mmのエピタキシャルウェーハの場合であれば、ウェーハ中心から144mm位置における値と148mm位置における値の差である。
さらに、ジクロロシランを使用することにより、成長速度方位依存性(4FS)が大きく低減することが判明した。ギャップ強度としては、0.5%程度であり、これは、現状(2%程度)の1/4に相当する。
しかし、原料ガスとしてジクロロシランを使用した場合、エピタキシャル成長速度の低下が顕著であることも明らかになった。そこで、エピタキシャル成長速度の低下を緩和するために、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、混合比を変更してシリコン基板上にシリコンをエピタキシャル成長させ、得られたエピタキシャルウェーハのヘイズレベルを測定するとともに、同ウェーハの平坦度、具体的にはエッジロールオフならびに成長速度方位依存性について調査した。
その結果、以下の事実が判明した。
(a)ヘイズレベルは、原料ガスの種類や、それらの混合比によらず、エピタキシャル成長温度が1050℃以上になると急激に高くなる。
(b)エッジロールオフは、エピタキシャル成長の温度領域が供給律速領域でなければ、悪化が顕著になる。
(c)前記(a)と(b)の事実を考慮すると、エピタキシャル成長の際の原料ガスの混合比率としては、1050℃よりも低い温度領域に供給律速領域が存在するような比率を選択することが望ましい。
(d)成長速度方位依存性(4FS)は、原料ガス中のトリクロロシランの比率が高くなるに伴い大きくなり、ギャップ強度が増大する。
本発明はこのような知見に基づきなされたもので、下記(1)のエピタキシャルウェーハの製造方法、およびこの方法により製造することができる下記(2)のエピタキシャルウェーハを要旨とする。
(1)シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、1000〜1100℃の温度範囲内でエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとすることを特徴とするエピタキシャルウェーハの製造方法。
平坦度はエピタキシャル成長速度の方位依存性によっても評価されるが、ここで言う「平坦度」とは、エッジロールオフにより評価される平坦度をいう。前記「平坦度に優れたもの」とは、平坦度をエッジロールオフで評価し、そのエッジロールオフが原料ガスとしてトリクロロシランを使用した現状におけるエッジロールオフと同等程度に維持されていることを意味する。
本発明のエピタキシャルウェーハの製造方法において、さらに、得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることとすれば、ヘイズレベルが低く、平坦度に優れ、さらに成長速度方位依存性(4FS)が低減された、品質特性に優れたエピタキシャルウェーハを製造することができる。ここで、成長速度方位依存性を「低減させる」とは、成長速度方位依存性を現状の成長速度方位依存性よりも低減させることをいう。
本発明のエピタキシャルウェーハの製造方法において、トリクロロシランとジクロロシランの混合比を、体積比で、トリクロロシラン1部に対しジクロロシランを0.066〜0.15部(言い換えると、「トリクロロシラン6部:ジクロロシラン0.4部」〜「トリクロロシラン4部:ジクロロシラン0.6部」の範囲内)とすれば、ヘイズレベルを低く抑え、エッジロールオフにより評価される平坦度を良好に維持することができるので、望ましい。このときの、トリクロロシランは22%〜28%濃度で水素により希釈されたガスであり、ジクロロシランは100%濃度のガスである。
本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域を1040〜1080℃の温度範囲内とし、得られるエピタキシャルウェーハのヘイズレベルを、KLA−Tencor社製パーティクルカウンター(SP−1)によりDWNモードで測定した場合に、0.050〜0.080ppmとし、かつ、平坦度を、エッジロールオフが−20nmから+20nmの範囲内となるように向上させることとすれば、ヘイズレベルが低減され、かつ平坦度に優れたエピタキシャルウェーハを製造できるので望ましい。
前記の「エッジロールオフ」とは、エピタキシャルウェーハのエッジ部の下方または上方への“反り”をいう。例えば、シリコンウェーハのエッジ部は、研磨工程において中心部より多く研磨されること等により中心部よりも低くなりやすいが、このウェーハ上にエピタキシャル成長させたシリコン層を有するエピタキシャルウェーハにおいても同様にエッジ部が低くなりやすい。これは下方への“反り”であるが、ウェーハの研磨あるいはエピタキシャル成長の条件によっては、上方への“反り”が生じる場合もある。
本発明のエピタキシャルウェーハの製造方法において、さらに、前記エピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚を0.985以上とすれば、成長速度方位依存性を低減させたエピタキシャルウェーハを製造することができ、しかも、成長速度方位依存性の低減の度合いを定量的に評価することができるので望ましい。
本発明のエピタキシャルウェーハの製造方法において、シリコン層をエピタキシャル成長させる際の成長速度を1.5μm/minよりも大きくすることとすれば、原料ガスとしてジクロロシランを混合使用することによるエピタキシャル成長速度の低下を一定範囲内にとどめることができるので望ましい。
(2)原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハのヘイズレベルがポリッシュドウェーハのヘイズレベルと同等であり、かつ平坦度に優れていることを特徴とするエピタキシャルウェーハ。
本発明のエピタキシャルウェーハが、さらに、エピタキシャル成長速度の方位依存性が低減されているものであれば、品質特性において一層優れたエピタキシャルウェーハとなることから望ましい。
本発明のエピタキシャルウェーハにおいて、ヘイズレベルが、KLA−Tencor社製パーティクルカウンター(SP−1)によるDWNモードでの測定で、0.050〜0.080ppmであり、平坦度が、エッジロールオフで−20nmから+20nmの範囲内であれば、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、また、エッジロールオフが低く維持されているので、デバイスの製造可能な領域を広くとることができ、望ましい。
本発明のエピタキシャルウェーハにおいて、エピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚が0.985以上であれば、このエピタキシャルウェーハはヘイズレベルが低減され、平坦度が良好に維持されるとともに、成長速度方位依存性が低減されており、しかもその低減の度合いが定量的に評価され得るので望ましい。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)によれば、エピタキシャル成長温度をトリクロロシラン使用の場合よりも低下させ得るので、ヘイズレベルを低くすることができ、エッジロールオフが低く維持され平坦度に優れたエピタキシャルウェーハ、または、さらに成長速度方位依存性が低減されたエピタキシャルウェーハを製造することができる。ジクロロシランを使用することによるエピタキシャル成長速度の低下を一定範囲内にとどめ、エピタキシャルウェーハの生産効率を比較的良好に維持することができる。
本発明のエピタキシャルウェーハ(実施形態を含む)は、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスに対応できる高品質のウェーハとして使用に供することができる。本発明のエピタキシャルウェーハはエッジロールオフが低く維持されており、または、さらに、エピタキシャルウェーハの外周領域で生じやすい成長速度方位依存性(4FS)が大きく低減されているので、ウェーハ面上における平坦度の保証領域を拡大してウェーハのほぼ全面の平坦性を保証して、良好なデバイス製造歩留りを確保することができる。本発明のエピタキシャルウェーハは上記本発明の方法により製造することができる。
CVD法によるエピタキシャル成長速度とエピタキシャル成長温度の関係に及ぼす原料ガスの種類の影響を示す図である。 CVD法によるエピタキシャル成長温度とヘイズレベルの関係を示す図である。
本発明のエピタキシャルウェーハの製造方法は、前記のとおり、シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、1000〜1100℃の温度範囲内でエピタキシャル成長させ、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとすることを特徴とするエピタキシャルウェーハの製造方法である。
シリコンウェーハの表面へのシリコン層のエピタキシャル成長は、従来から使用されているCVD法を適用して行えばよい。
本発明のエピタキシャルウェーハの製造方法において、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用するのは、ジクロロシランを混合することによりエピタキシャル成長温度領域をトリクロロシラン単独使用の場合よりも低温化させ、ヘイズレベルを低下させるとともに、ジクロロシランを単独で使用した場合におけるエピタキシャル成長速度の低下の度合いを緩和して、生産効率を比較的良好に維持するためである。
図1は、CVD法によるエピタキシャル成長速度とエピタキシャル成長温度の関係に及ぼす原料ガスの種類の影響を示す図である。この図は、直径300mmのウェーハについて、原料ガスとして、トリクロロシラン(CVD炉内への原料ガス流量:10slm)、ジクロロシラン(同流量:1slm)、またはトリクロロシランとジクロロシランの混合ガス(同流量:トリクロロシラン5slm、ジクロロシラン0.5slm)を使用し、それぞれエピタキシャル成長温度を所定温度に設定したときのエピタキシャル成長速度を求めて図示したものである。前記原料ガス流量の単位の「slm」は、standard liter/min、すなわち、1気圧、0℃における1分間あたりの流量(リットル)を表す。
図1に示すように、通常エピタキシャル成長で用いられる供給律速領域でのエピタキシャル成長速度を比較すると、原料ガスとしてジクロロシランを単独で使用した場合の成長速度は凡そ0.85μm/minであるが、トリクロロシランとジクロロシランの混合ガスを使用することにより成長速度を1.6μm/min程度まで高めることができ、生産効率を比較的高く維持することが可能となる。また、供給律速領域の下限温度は、原料ガスとしてトリクロロシランを使用した場合は1100℃程度であるが、トリクロロシランとジクロロシランの混合ガスを使用した場合は凡そ1040℃であり、エピタキシャル成長温度領域をトリクロロシラン単独使用の場合よりも低温化させ得ることがわかる。
本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長温度を1000〜1100℃の温度範囲内に規定するのは、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、低いレベルに維持することが可能だからである。エピタキシャル成長温度が1000℃より低い場合は、エピタキシャル成長速度が低下し、また、エッジロールオフが悪化する。一方、当該成長温度が1100℃を超えると、ヘイズレベルが悪化する。
前述のように、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用することにより、トリクロロシランを使用する場合よりもエピタキシャル成長温度領域を低くすることができ、ヘイズレベルを低下させることができる。しかし、前記混合ガスを使用し、所定の温度範囲内でエピタキシャル成長させても、1100℃もしくはそれに近い高温側の領域では上記ヘイズレベルの悪化傾向が見られる。また、1000℃もしくはそれに近い低温側の領域では、反応律速領域にはいるため、エピタキシャル成長速度の温度依存性が大きく、エピタキシャル膜厚制御の精度が低下するとともに、エッジロールオフが悪化し易くなる。したがって、実操業においては、安定してヘイズレベルを低く維持できる温度領域を選定し、エピタキシャル成長を行わせることが望ましい。
本発明のエピタキシャルウェーハの製造方法においては、エピタキシャル成長温度の規定に加え、さらに、得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとする規定をおく。すなわち、得られるエピタキシャルウェーハの品質特性についての規定である。
ヘイズレベルについては、ポリッシュドウェーハのヘイズレベルよりも悪化させないことであり、これは、前述のように、操業面での配慮をしつつエピタキシャル成長を前記所定の温度範囲内で行わせることにより確保できる。一方、優れた平坦度は、エピタキシャル成長を前記所定の温度範囲内で行わせるとともに、原料ガスとして使用するジクロロシランの流量を適正に制御することにより確保することが可能である。
本発明のエピタキシャルウェーハの製造方法においては、さらに、得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることとするのが望ましい。これは、前述のように、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、1000〜1100℃の温度範囲内でエピタキシャル成長させることにより確保できる。
これにより、ヘイズレベルが低く、平坦度に優れ、さらに成長速度方位依存性(4FS)が低減された、品質特性に優れたエピタキシャルウェーハを製造することができる。しかし、原料ガスとして使用するトリクロロシランとジクロロシランの混合ガス中におけるトリクロロシランの比率が高くなると、エピタキシャル成長速度の方位依存性が増大する傾向が見られ、ギャップ強度が増大する。したがって、実操業においては、必要に応じて混合ガス中におけるトリクロロシランの比率に配慮し、適正な比率の混合ガスを使用してエピタキシャル成長を行わせることが望ましい。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)においては、トリクロロシランとジクロロシランの混合比を、体積比で、トリクロロシラン1部に対しジクロロシランを0.066〜0.15部とすることが望ましい。実際的な混合比に即して表記すると、「トリクロロシラン6部:ジクロロシラン0.4部」〜「トリクロロシラン4部:ジクロロシラン0.6部」の範囲内である。トリクロロシランとジクロロシランの混合比を上記範囲内とすることにより、1050℃よりも低い温度領域に供給律速領域を存在させることができるので、ヘイズレベルを低く抑え、エッジロールオフにより評価される平坦度を良好に維持することができる。さらに、成長速度方位依存性(4FS)を小さくしてギャップ強度を低下させることができる。
トリクロロシランとジクロロシランのより望ましい混合比(体積比)は、トリクロロシラン1部に対しジクロロシランを0.10〜0.15部(「トリクロロシラン5部:ジクロロシラン0.5部」〜「トリクロロシラン4部:ジクロロシラン0.6部」の範囲内)である。これにより、ヘイズレベル、エッジロールオフにより評価される平坦度、さらには成長速度方位依存性(4FS)を、より安定して良好に維持することができる。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)において、エピタキシャル成長の温度領域を供給律速領域とすれば、エッジロールオフの悪化傾向を抑制することができる。また、エピタキシャル成長速度の温度依存性が小さくなり、エピタキシャル膜厚の制御を精度よく行うことができるので望ましい。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)において、エピタキシャル成長の温度領域を1040〜1080℃の温度範囲内とし、得られるエピタキシャルウェーハのヘイズレベルを、KLA−Tencor社製パーティクルカウンター(SP−1)によりDWNモードで測定(以下、単に「DWNモードで測定」ともいう)した場合に、0.050〜0.080ppmとし、かつ、平坦度を、エッジロールオフが−20nmから+20nmの範囲内となるように向上させることとすれば、ヘイズレベルが低減され、かつ平坦度に優れたエピタキシャルウェーハを安定して製造することができる。
エピタキシャル成長の望ましい温度領域を1040〜1080℃の温度範囲内とするのは、ヘイズレベルを低下させるとともに、当該成長温度をエピタキシャル成長に好適な供給律則領域内にとどめるためである。エピタキシャル成長温度が1040℃よりも低い場合は、反応律速領域にはいるため、エピタキシャル成長速度の温度依存性が大きく、膜厚制御の精度が低下するとともに、エッジロールオフが悪化し易くなる。一方、当該成長温度が1080℃を超えると、以下に示すようにヘイズレベルが高くなる傾向が見られる。
図2は、CVD法によるエピタキシャル成長温度とヘイズレベルの関係を示す図である。この図は、直径300mmのウェーハについて、原料ガスとしてトリクロロシラン(原料ガス流量:10slm)、ジクロロシラン(同流量:1slm)、またはトリクロロシランとジクロロシランの混合ガス(同流量:トリクロロシラン5slm、ジクロロシラン0.5slm)を使用し、それぞれエピタキシャル成長温度を所定温度に設定して得られたエピタキシャルウェーハのヘイズレベルを求め、図示したものである。なお、ヘイズレベルは、前記のDWNモードで測定した値である。
図2において、2本の二点鎖線で挟まれた温度領域(1100〜1130℃)は、トリクロロシランを原料ガスとして使用した従来のエピタキシャル成長温度領域である。このときのヘイズレベルは、図示するように、一点鎖線で挟まれた範囲(DWNモードでの測定値で、0.12〜0.18ppm程度)内にある。
図2から明らかなように、原料ガスの種類には関係なく、1050℃を境にして高温側、特に1080℃を超えると、ヘイズレベルの温度依存性が顕著であり、高温になるほどヘイズレベルが高くなる。
また、同一温度では原料ガスとしてトリクロロシランを使用した場合の方がヘイズレベルは高い。しかし、エピタキシャル成長温度が1100℃のときのヘイズレベル値から明らかなように、トリクロロシランとジクロロシランの混合ガスを使用することにより、ヘイズレベルがジクロロシランを用いた場合と同程度に低減する。これは、原料ガスとしてトリクロロシランのみを使用する場合には見られない効果である。
この本発明のエピタキシャルウェーハの製造方法の一形態においては、さらに、得られるエピタキシャルウェーハの品質特性の望ましい範囲を具体的に定める。すなわち、ヘイズレベルをDWNモードでの測定値で0.050〜0.080ppmとし、エッジロールオフを−20nmから+20nmの範囲内とする。
図2中に符号Aを付した矢印で示した温度範囲は、前記のエピタキシャル成長の望ましい温度領域(1040〜1080℃)である。本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の温度領域を1040〜1080℃とすることにより、ヘイズレベルを、一点鎖線で挟まれた範囲(DWNモードでの測定値で、0.12〜0.18ppm程度)から、太い白抜き矢印で示すように、符号PWを付した二重線のレベル(DWNモードでの測定値で0.080ppm)以下、より正確には、DWNモードでの測定値で0.050〜0.080ppmの範囲内とすることが可能となる。これは、ポリッシュドウェーハにおけるヘイズレベルに相当する。ヘイズレベルをこの範囲に規定するのは、この範囲を超えて高い場合は、エピタキシャルウェーハ表面の微小サイズのパーティクルの測定に支障をきたすからである。さらに、高集積化された半導体デバイスの基板としての使用に供するためには、ヘイズレベルの低減が必要とされるからである。
また、平坦度を、エッジロールオフが−20nmから+20nmの範囲内となるように向上させることとするのは、エッジロールオフを現状のエッジロールオフと同等の低い範囲内に維持するためである。原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、エピタキシャル成長温度がエピタキシャル成長に好適な供給律則領域内にはいるように制御した現状のエッジロールオフの範囲は概ね−20nmから+20nmの範囲内となるからである。
図2から明らかなように、前記エピタキシャル成長の望ましい温度領域(1040〜1080℃)の中でも、図中に円で囲んだ1050℃またはその近辺の温度領域がより一層望ましい。
上記本発明のエピタキシャルウェーハの製造方法の一形態においては、さらに、前記エピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚を0.985以上とする実施の形態を採ることが望ましい。現状における成長速度方位依存性は、この相対的なエピタキシャル膜厚が0.980程度であるが、この実施形態を採用することにより、ヘイズレベルが低く、平坦度が良好である上に、成長速度方位依存性が低減されたエピタキシャルウェーハを製造することができる。しかも、成長速度方位依存性の低減の度合いを客観的、かつ定量的に評価することができる。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)において、シリコン層をエピタキシャル成長させる際の成長速度を1.5μm/minよりも大きくすることが望ましい。
前記の図1に示されるように、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用することによって、エピタキシャル成長速度は、従来のトリクロロシランを単独使用した場合に比べて低下する。しかし、上記の成長速度の望ましい規定を設けることにより、エピタキシャル成長速度の低下を一定範囲内にとどめ、生産効率を比較的良好に維持できる。
本発明のエピタキシャルウェーハの製造方法(実施形態を含む)においては、エピタキシャル成長の前に、シリコンウェーハにプレアニール(水素ガスベーク)処理を施すことが望ましい。エピタキシャル成長温度の低温化に伴い、例えばLPD(Light Point Defect)としてカウントされる欠陥等が生成し易くなり、また、多結晶化も起こり易くなる。しかし、プレアニール処理を施すことにより、このようなエピタキシャル成長層の結晶性の低下(欠陥等の生成、多結晶化)を回避することが可能だからである。このプレアニール処理は、エピタキシャル成長温度よりも高い温度で行うことが望ましい。
以上説明したように、本発明のエピタキシャルウェーハの製造方法(実施形態を含む)によれば、ヘイズレベルが低く、エッジロールオフが低く維持され平坦度に優れたエピタキシャルウェーハ、または、さらに成長速度方位依存性が低減されたエピタキシャルウェーハを製造することができる。ジクロロシランを使用することによるエピタキシャル成長速度の低下を一定範囲内にとどめ、エピタキシャルウェーハの生産効率を比較的高く維持することができる。
本発明のエピタキシャルウェーハは、前記のとおり、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、当該ウェーハのヘイズレベルがポリッシュドウェーハのヘイズレベルと同等であり、かつ平坦度に優れていることを特徴とするエピタキシャルウェーハである。
本発明のエピタキシャルウェーハが、さらに、エピタキシャル成長速度の方位依存性が低減されているものであれば、品質特性において一層優れたエピタキシャルウェーハとなることから望ましい。
本発明のエピタキシャルウェーハのより望ましい形態は、本発明のエピタキシャルウェーハ(実施形態を含む)において、ヘイズレベルが、前記DWNモードでの測定で、0.050〜0.080ppmであり、平坦度が、エッジロールオフで−20nmから+20nmの範囲のエピタキシャルウェーハである。エピタキシャルウェーハの品質特性の望ましい範囲を具体的に定めたものである。
この本発明のエピタキシャルウェーハの一形態においては、ウェーハのエピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚が0.985以上であるエピタキシャルウェーハであることがより望ましい。
すなわち、本発明のエピタキシャルウェーハ(実施形態を含む)は、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用して得られたエピタキシャル層を有するウェーハであって、本発明のエピタキシャルウェーハの製造方法で規定する、エピタキシャルウェーハが備えるべき品質特性を構成要件として有するエピタキシャルウェーハである。したがって、本発明のエピタキシャルウェーハは、例えば前述の本発明のエピタキシャルウェーハの製造方法を適用することにより得ることができる。
本発明のエピタキシャルウェーハ(実施形態を含む)は、前述のように、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスに対応できる高品質のウェーハとして使用に供することができる。本発明のエピタキシャルウェーハはエッジロールオフが低く維持されており、または、さらに、エピタキシャルウェーハの外周領域で生じやすい成長速度方位依存性(4FS)が大きく低減されているので、ウェーハ面上における平坦度の保証領域を拡大してウェーハのほぼ全面の平坦性を保証して、良好なデバイス製造歩留りを確保することができる。本発明のエピタキシャルウェーハは上記本発明の方法により製造することができる。
原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、CVD法により、直径300mmのシリコンウェーハの表面にシリコン層をエピタキシャル成長させた。その際、エピタキシャル成長温度を1000℃から1100℃の範囲内の種々の温度に設定し、それぞれの成長温度でエピタキシャル成長させて得られたエピタキシャルウェーハについて、ヘイズレベル、エッジロールオフおよび成長速度方位依存性(4FS)、ならびにエピタキシャル成長速度を測定した。なお、比較のために、原料ガスとしてトリクロロシランを使用した場合(トリクロロシランを使用するという意味で、従来例とする)、および原料ガスとしてジクロロシランを使用した場合(比較例)についても同様の測定を行った。
調査結果を整理して表1にまとめて示す。なお、表1の「エッジロールオフ」の欄の数値に付した「−」符号はエピタキシャルウェーハのエッジ部の下方への反りを表す。また、「−」符号が付されていない場合は上方への反りを意味する。
Figure 2011044692
表1に示すように、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用した本発明例1〜11では、ヘイズレベルは、従来例4〜6(原料ガスとしてトリクロロシランを使用し、エピタキシャル成長温度を1100℃〜1130℃とする従来のエピタキシャル成長の条件に相当する)に比べて明らかに低下しており、ポリッシュドウェーハにおけるヘイズレベルに相当する範囲内(0.050〜0.080ppm)、もしくはそれに近い値にまで低減されている。ただし、1080℃を超える高温領域では、トリクロロシランとジクロロシランの混合比によっては悪化傾向が見られた。
本発明例1〜11では、エッジロールオフは、エピタキシャル成長温度が1000℃の反応律速領域においては悪化しているものの、概ね現状のエッジロールオフと同等の低い範囲内(−20nmから+20nm)に維持されている。また、成長速度方位依存性(4FS)も現状に比べて改善された。ただし、トリクロロシランの混合比が高い場合は改善効果が認められなかった。
エピタキシャル成長速度は、原料ガスとしてジクロロシランのみを用いた比較例1〜8では、トリクロロシランを用いる従来例に比べて大きく低下しているが、本発明例1〜11では、その低下の度合いが著しく緩和されている。
本発明のエピタキシャルウェーハの製造方法において、エピタキシャル成長の望ましい温度領域を1040〜1080℃とし、トリクロロシランとジクロロシランの混合比を、トリクロロシラン1部に対しジクロロシランを0.10〜0.15部(「トリクロロシラン5部:ジクロロシラン0.5部」〜「トリクロロシラン4部:ジクロロシラン0.6部」の範囲内)とするより望ましい混合比とし、さらに、エピタキシャル成長の温度領域を供給律速領域とする実施形態を採用すれば(本発明例2〜4、7〜9)、ヘイズレベル、エッジロールオフにより評価される平坦度、さらには成長速度方位依存性(4FS)のいずれについても良好なエピタキシャルウェーハを製造することができる。
表1の結果から、原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、所定の温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させることにより、ヘイズレベルが低く、エッジロールオフが低く維持され、また、さらには成長速度方位依存性(4FS)が低減されたエピタキシャルウェーハを、比較的高いエピタキシャル成長速度を維持しつつ得ることが可能であることを確認できた。
本発明のエピタキシャルウェーハの製造方法によれば、ヘイズレベルが低く、平坦度に優れ、または、さらに成長速度方位依存性が低減されたエピタキシャルウェーハを製造することができる。ジクロロシランを使用することによるエピタキシャル成長速度の低下を一定範囲内にとどめ、エピタキシャルウェーハの生産効率を比較的高く維持することができる。
本発明のエピタキシャルウェーハは上記本発明の方法により製造することができ、ヘイズレベルが低いので、微小サイズのパーティクルの測定に支障をきたすことがなく、高集積化された半導体デバイスの基板用素材として好適に使用することができる。また、エッジロールオフ、さらには成長速度方位依存性が低く維持されているので、デバイスの製造可能な領域が広く、良好なデバイス製造歩留りを確保することができる。
したがって、本発明は、シリコンウェーハならびに半導体デバイスの製造において広く利用することができる。

Claims (11)

  1. シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、
    原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、1000〜1100℃の温度範囲内でエピタキシャル成長させ、
    得られるエピタキシャルウェーハのヘイズレベルをポリッシュドウェーハのヘイズレベルよりも悪化させず、かつ平坦度に優れたものとすることを特徴とするエピタキシャルウェーハの製造方法。
  2. さらに、得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることを特徴とする請求項1に記載のエピタキシャルウェーハの製造方法。
  3. トリクロロシランとジクロロシランの混合比を、体積比で、トリクロロシラン1部に対しジクロロシランを0.066〜0.15部とすることを特徴とする請求項1または2に記載のエピタキシャルウェーハの製造方法。
  4. 前記エピタキシャル成長の温度領域を供給律速領域とすることを特徴とする請求項1〜3のいずれかに記載のエピタキシャルウェーハの製造方法。
  5. 前記エピタキシャル成長の温度領域を1040〜1080℃の温度範囲内とし、
    得られるエピタキシャルウェーハのヘイズレベルを、KLA−Tencor社製パーティクルカウンター(SP−1)によりDWNモードで測定した場合に、0.050〜0.080ppmとし、かつ、平坦度を、エッジロールオフが−20nmから+20nmの範囲内となるように向上させることを特徴とする請求項1〜4のいずれかに記載のエピタキシャルウェーハの製造方法。
  6. さらに、前記エピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚を0.985以上とすることを特徴とする請求項5に記載のエピタキシャルウェーハの製造方法。
  7. 前記シリコン層をエピタキシャル成長させる際の成長速度を1.5μm/minよりも大きくすることを特徴とする請求項1〜6のいずれかに記載のエピタキシャルウェーハの製造方法。
  8. 原料ガスとしてトリクロロシランとジクロロシランの混合ガスを使用し、シリコンウェーハの表面にシリコン層をエピタキシャル成長させたエピタキシャルウェーハであって、
    当該ウェーハのヘイズレベルがポリッシュドウェーハのヘイズレベルと同等であり、かつ平坦度に優れていることを特徴とするエピタキシャルウェーハ。
  9. さらに、当該ウェーハにおけるエピタキシャル成長速度の方位依存性が低減されていることを特徴とする請求項8に記載のエピタキシャルウェーハ。
  10. 前記ヘイズレベルが、KLA−Tencor社製パーティクルカウンター(SP−1)によるDWNモードでの測定で、0.050〜0.080ppmであり、
    前記平坦度が、エッジロールオフで−20nmから+20nmの範囲内であることを特徴とする請求項8または9に記載のエピタキシャルウェーハ。
  11. 前記エピタキシャル成長速度の方位依存性を基準結晶方位から45°の方位におけるエピタキシャル層の膜厚により評価する場合、基準結晶方位におけるエピタキシャル層の膜厚を1としたとき、前記45°の方位におけるエピタキシャル層の膜厚が0.985以上であることを特徴とする請求項10に記載のエピタキシャルウェーハ。
JP2010154603A 2009-07-08 2010-07-07 エピタキシャルウェーハの製造方法 Active JP5516158B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010154603A JP5516158B2 (ja) 2009-07-24 2010-07-07 エピタキシャルウェーハの製造方法
PCT/JP2010/004446 WO2011004602A1 (ja) 2009-07-08 2010-07-08 エピタキシャルウェーハおよびその製造方法
DE112010004362T DE112010004362T5 (de) 2009-07-08 2010-07-08 Epitaxialwafer und verfahren zur herstellung desselben
US13/380,982 US8753962B2 (en) 2009-07-08 2010-07-08 Method for producing epitaxial wafer
KR1020127001399A KR101408913B1 (ko) 2009-07-08 2010-07-08 에피택셜 웨이퍼 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009172633 2009-07-24
JP2009172633 2009-07-24
JP2010154603A JP5516158B2 (ja) 2009-07-24 2010-07-07 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011044692A true JP2011044692A (ja) 2011-03-03
JP5516158B2 JP5516158B2 (ja) 2014-06-11

Family

ID=43831857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010154603A Active JP5516158B2 (ja) 2009-07-08 2010-07-07 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5516158B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243919A (ja) * 2011-05-18 2012-12-10 Shin Etsu Polymer Co Ltd ウェーハ収納容器
JP2015213102A (ja) * 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2016164152A1 (en) * 2015-04-10 2016-10-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036589A1 (en) * 1998-01-13 1999-07-22 Applied Materials, Inc. Method of cleaning a cvd cold-wall chamber and exhaust lines
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
WO2008013032A1 (fr) * 2006-07-25 2008-01-31 Shin-Etsu Handotai Co., Ltd. Procédé de fabrication d'un substrat semi-conducteur
JP2009111296A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036589A1 (en) * 1998-01-13 1999-07-22 Applied Materials, Inc. Method of cleaning a cvd cold-wall chamber and exhaust lines
JP2002050579A (ja) * 2000-05-25 2002-02-15 Wacker Siltronic G Fuer Halbleitermaterialien Ag 半導体基板の製造方法及びその使用
JP2005019898A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
WO2008013032A1 (fr) * 2006-07-25 2008-01-31 Shin-Etsu Handotai Co., Ltd. Procédé de fabrication d'un substrat semi-conducteur
JP2009111296A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハ及びエピタキシャルウェーハの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243919A (ja) * 2011-05-18 2012-12-10 Shin Etsu Polymer Co Ltd ウェーハ収納容器
JP2015213102A (ja) * 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2016164152A1 (en) * 2015-04-10 2016-10-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
KR20170137151A (ko) * 2015-04-10 2017-12-12 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
US9881790B2 (en) 2015-04-10 2018-01-30 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
US10128110B2 (en) 2015-04-10 2018-11-13 Applied Materials, Inc. Method to enhance growth rate for selective epitaxial growth
KR102311055B1 (ko) 2015-04-10 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
KR20210122918A (ko) * 2015-04-10 2021-10-12 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법
KR102534730B1 (ko) 2015-04-10 2023-05-26 어플라이드 머티어리얼스, 인코포레이티드 선택적 에피택셜 성장을 위한 성장률을 증강시키기 위한 방법

Also Published As

Publication number Publication date
JP5516158B2 (ja) 2014-06-11

Similar Documents

Publication Publication Date Title
US7186582B2 (en) Process for deposition of semiconductor films
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
JPWO2005116307A1 (ja) 炭化ケイ素単結晶ウェハの製造方法
TW202102698A (zh) β-Ga2O3系單晶膜的成長方法及結晶積層構造體
WO2018123534A1 (ja) p型SiCエピタキシャルウェハ及びその製造方法
JPWO2006022282A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP5516158B2 (ja) エピタキシャルウェーハの製造方法
WO2011004602A1 (ja) エピタキシャルウェーハおよびその製造方法
WO2023013696A1 (ja) 半導体基板、半導体ウエハ、及び半導体ウエハの製造方法
JP6149931B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
TWI459443B (zh) Semiconductor substrate manufacturing method
JP2003517726A (ja) 緩和シリコンゲルマニウム層の作製方法
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2009278035A (ja) エピタキシャルウエーハの製造方法
JP7285890B2 (ja) SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
JP5453967B2 (ja) エピタキシャルウェーハおよびその製造方法
JP7151664B2 (ja) エピタキシャルウェーハの製造方法
JP5434317B2 (ja) エピタキシャルウェーハの製造方法
JP5316487B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7457486B2 (ja) エピタキシャルウェーハの製造方法
JP2013209273A (ja) 周期表第13族金属窒化物半導体結晶
TW202022174A (zh) 用於製造磊晶塗覆的半導體晶圓的方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5516158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250