TWI459443B - Semiconductor substrate manufacturing method - Google Patents

Semiconductor substrate manufacturing method Download PDF

Info

Publication number
TWI459443B
TWI459443B TW096126833A TW96126833A TWI459443B TW I459443 B TWI459443 B TW I459443B TW 096126833 A TW096126833 A TW 096126833A TW 96126833 A TW96126833 A TW 96126833A TW I459443 B TWI459443 B TW I459443B
Authority
TW
Taiwan
Prior art keywords
layer
ruthenium
temperature
forming
oxide film
Prior art date
Application number
TW096126833A
Other languages
English (en)
Other versions
TW200828413A (en
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200828413A publication Critical patent/TW200828413A/zh
Application granted granted Critical
Publication of TWI459443B publication Critical patent/TWI459443B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Description

半導體基板的製造方法
本發明係關於一種半導體基板的製造方法，特別係關於一種於矽鍺(SiGe)層上形成應變矽(strained silicon)層之半導體基板的製造方法。
在習知的矽基板上形成鍺濃度隨著厚度而增加的矽鍺組成漸變層，於其上形成鍺濃度固定的矽鍺組成固定層(以下泛指矽鍺組成漸變層、矽鍺組成固定層時，統稱為矽鍺層)，再於其上形成矽層(應變矽層)的半導體基板(以下，對於如此構造的半導體基板會稱之為應變矽基板)，係以晶格常數大於矽的矽鍺層，藉由延伸晶格常數而產生拉扯應變，提高電子與電洞的移動度，而已知具有金氧半場效電晶體(Metal Oxide Semiconductor Field Effect Transistor；MOSFET)等電子元件的高性能化的效果。但習用的應變矽基板係有因矽基板與矽鍺層的晶格常數的相異而發生錯位、表面交叉線圖樣凹凸的產生等的問題。即使以如此應變矽層品質不佳的應變矽基板來製作MOSFET，性能亦未能如預期的提高。
日本專利公表公報特表2000－513507號，提案一種藉由化學機械研磨(Chemical Mechanical Polishing；CMP)等使矽鍺層表面的凹凸平坦化，再於平坦化的矽鍺層表面生長應變矽層的方法，作為此問題的改善對策。
但於藉由CMP平坦化的矽鍺層表面，磊晶生長應變矽層時，會產生應變矽層的表面平坦性惡化的問題。
本發明係鑑於上述問題而開發出來，其目的為於平坦化矽鍺層上，一面抑制該矽鍺層表面的平坦化的惡化與錯位密度的增加，一面使應變矽層磊晶生長。
本發明係為解決上述課題而成者，提供一種半導體基板的製造方法，其係於至少包含：形成矽鍺組成漸變層之製程，係於單結晶矽基板上形成鍺濃度隨著厚度而向表面增加者；形成矽鍺組成固定層之製程，係於矽鍺組成漸變層上形成鍺濃度固定者；平坦化矽鍺組成固定層的表面之製程；除去平坦化之矽鍺組成固定層表面上的自然氧化膜之製程；以及形成應變矽層之製程，係形成於已除去表面的自然氧化膜之矽鍺組成固定層上之半導體基板的製造方法中，形成矽鍺組成漸變層之製程與形成矽鍺組成固定層之製程係於高於800℃的溫度T1 進行；除去矽鍺組成固定層表面的自然氧化膜之製程係於還原性氣體環境下，於800℃以上且低於溫度T1 之溫度T2 ，藉由熱處理而進行；以及形成應變矽層之製程係於低於溫度T1 之溫度T3 進行。
製造如此的於矽鍺層上形成應變矽層之應變矽基板的半導體基板製造方法中，如形成矽鍺組成漸變層之製程與形成矽鍺組成固定層之製程是於高於800℃的溫度T1 進行；除去矽鍺組成固定層表面的自然氧化膜之製程於還原性氣體環境下，於800℃以上且低於溫度T1 之溫度T2 ，藉由熱處理而進行；以及形成應變矽層之製程於低於溫度T1 之溫度T3 進行，則藉由除去自然氧化膜時的熱處理與形成應變矽層的熱處理，可抑制伴隨矽鍺組成漸變層與矽鍺組成固定層的錯位之緩和、且可抑制生長應變矽層之矽鍺組成固定層表面(或者與應變矽層的界面)的平坦性惡化。因此，可得到具有形成於如此的矽鍺組成固定層上之表面平坦性良好的應變矽層之應變矽基板。
此時，溫度T1 與溫度T2 的溫差，以及溫度T1 與溫度T3 的溫差，分別為50℃以上為較佳。
如此，如溫度T1 與溫度T2 的溫差，以及溫度T1 與溫度T3 的溫差，分別為50℃以上，則可更確實地防止伴隨矽鍺組成漸變層與矽鍺組成固定層的錯位之緩和、矽鍺組成固定層的表面(界面)平坦性的惡化。
另外，形成矽鍺組成漸變層之製程，與形成矽鍺組成固定層之製程，係使用二氯矽烷與四氯化鍺的混合氣體，或者，三氯矽烷與四氯化鍺的混合氣體來進行為較佳。
如此，如形成矽鍺組成漸變層之製程，與形成矽鍺組成固定層之製程使用二氯矽烷與四氯化鍺的混合氣體，或者，三氯矽烷與四氯化鍺的混合氣體來進行，則即使是超過800℃的高溫，亦可抑制於生長容器內部析出之壁面沉積、生長基板表面的微粒發生，來形成矽鍺組成漸變層與形成矽鍺組成固定層。
另外，除去矽鍺組成固定層表面的自然氧化膜之製程係於減壓之氫環境下進行為較佳。另外，於除去矽鍺組成固定層表面的自然氧化膜之製程之後，更包含形成矽覆蓋層於除去自然氧化膜的矽鍺組成固定層表面之製程為較佳。
如此，如於減壓之氫環境下進行除去矽鍺組成固定層表面的自然氧化膜之製程，可提高除去自然氧化膜的效率。如於除去矽鍺組成固定層表面的自然氧化膜之製程之後，形成矽覆蓋層於除去自然氧化膜的矽鍺組成固定層表面，則可更有效地防止除去自然氧化膜之後的矽鍺組成固定層表面的平坦性惡化。
此時，形成於矽鍺組成固定層表面的矽覆蓋層，係使用單矽烷、二氯矽烷、三氯矽烷、二氯矽烷與氯化氫的混合氣體、以及三氯矽烷與氯化氫的混合氣體中之任一種氣體而形成為較佳。
如此，形成於矽鍺組成固定層表面的矽覆蓋層，如使用單矽烷、二氯矽烷、三氯矽烷、二氯矽烷與氯化氫的混合氣體、以及三氯矽烷與氯化氫的混合氣體中之任一種氣體而形成，則形成於矽鍺組成固定層表面的矽覆蓋層之膜厚可極薄地形成。
如依本發明之半導體基板的製造方法，即可製造出具有表面平坦性等、結晶性良好的應變矽層之應變矽基板。如使用如此的應變矽基板，即可生產良率佳地製作更高品質的MOSFET等的電子元件。
以下詳細說明本發明。
如上所述，於藉由CMP等平坦化之矽鍺組成固定層表面，磊晶生長應變矽層時，有應變矽層表面的平坦性惡化等的問題。
對於此問題，本發明者認為除去自然氧化膜之製程與應變矽層的磊晶生長之製程中的熱處理，係於矽鍺層導入錯位(差排)，使矽鍺層表面(應變矽層開始生長後之該應變矽層的界面)的平坦性惡化的一大要因，因而努力進行實驗與檢討。
其結果，本發明者發現以高溫進行除去自然氧化膜之製程與應變矽層的磊晶生長之製程等的熱處理，係導致上述矽鍺層的結晶性、表面平坦性惡化，如將這些熱處理時的溫度降低，基本上即可解決問題。
但除去自然氧化膜的熱處理如低於800℃，則除去自然氧化膜的時間延長，不僅效率差，亦無法充分除去自然氧化膜，其結果將會產生應變矽層的品質降低之問題，因此，實際上，除去自然氧化膜之製程必須至少於800℃以上進行。
因此，本發明者發現即使於800℃以上進行除去自然氧化膜之製程，亦可防止矽鍺層的結晶性與表面平坦性惡化的方法，並進行實驗與檢討。
其結果，本發明者發現，以高於除去自然氧化膜或其他製程中的熱處理的溫度，預先進行矽鍺層的形成即可，進而完成本發明。
以下，參照圖式具體地說明本發明，但本發明並非限定於此。
第1圖係表示本發明之半導體基板的製造方法的概略之流程圖。
首先，準備單結晶矽基板11(第1圖(a))。單結晶矽基板11以其表面儘可能的平坦化者為較佳。
又，單結晶矽基板11可為任意製造方法所製造者，例如可為以切克勞斯基法(Czochralski Method；CZ法)，或者，浮動區熔法(Floating Zone Melting Method；FZ法)製造者。另外，表面的晶向可為任意者，可配合目的適當地選擇。
接著，於單結晶矽基板11的表面上生長矽鍺組成漸變層12(第1圖(b))，之後，於該矽鍺組成漸變層12的表面上生長矽鍺組成固定層13(第1圖(c))。但此形成矽鍺組成漸變層12的形成與形成矽鍺組成固定層13的形成，係以高於800℃的溫度T1 進行。又，矽鍺組成漸變層12的形成溫度與矽鍺組成固定層13的形成溫度亦可相異。
矽鍺組成漸變層12與矽鍺組成固定層13，可藉由將單結晶矽基板11搬入氣相生長裝置的氣室內，並將製程氣體之矽的化合物氣體與鍺的化合物氣體供給至氣室內，藉由氣相反應進行磊晶生長而形成。另外，矽鍺組成漸變層12中，鍺濃度係隨著厚度向表面增加，如此的矽鍺組成漸變層12，例如可藉由漸漸增加供給至氣室內的鍺的化合物氣體的比例而形成。
又，以超過800℃的溫度進行矽鍺組成漸變層12與矽鍺組成固定層13的形成製程，因下述理由，製程氣體以二氯矽烷(SiH2 Cl2 ；DCS)與四氯化鍺(GeCl4 )的混合氣體為較佳。
通常，形成矽鍺層時，製程氣體係使用單矽烷(SiH4 )與單鍺烷(GeH4 )的組合。這些氣體亦可使用於本發明之半導體基板的製造方法中，但因單矽烷氣體、單鍺烷氣體的分解溫度約於500℃以下，於本發明的條件也就是超過800℃的溫度條件下容易分解析出，容易於生長基板表面成為多量微粒，且容易於生長容器內部析出，亦即發生壁面沉積。
相對於此，因二氯矽烷與四氯化鍺的分解溫度高，即使是超過800℃的高溫，於生長基板表面的矽鍺層的生長亦容易控制，因此使用二氯矽烷與四氯化鍺的混合氣體為較佳。生長溫度如於1000℃以上的高溫時，上述二氯矽烷與四氯化鍺的組合為更佳。
又，用於形成矽鍺層的製程氣體，除了二氯矽烷與四氯化鍺的混合氣體之外，亦可為三氯矽烷(SiHCl3 ；TCS)與四氯化鍺的混合氣體。另外，使用二氯矽烷、三氯矽烷以及四氯化鍺的混合氣體亦可獲得上述的效果。
又，製程(c)的矽鍺組成固定層13的形成結束後，在矽鍺組成固定層13的表面可形成如約數nm至十幾nm以下之極薄的矽層(矽保護層)(未圖示)。例如，可於上述的矽鍺組成固定層13形成之後，停止供給鍺的化合物至氣室內，而只要供給矽的化合物氣體，便可形成如此的矽保護層。另外，保護層除了矽之外，亦可由二氧化矽形成。
矽鍺層，特別是鍺的濃度越高，進行熱處理時，因矽鍺層中的應力緩和，容易於表面發生交叉線(cross hatch)，此交叉線的發生，如上所述地，可藉由於活性的矽鍺表面覆蓋矽或二氧化矽加以抑制，盡量地抑制凹凸，減輕平坦化處理的負擔，可縮短處理時間。
又，在此形成的矽保護層係於下述製程(e)的平坦化處理時除去。另外，此矽保護層係相異於下述的矽覆蓋層。
接著，進行表面平坦化(第1圖(d))，對應必要的情況進行洗淨。
此表面平坦化製程，只要可使表面平坦化良好，可使用任何方法，但如為依CMP的方法，則可藉由容易的方法得到平坦性非常高的矽鍺層表面而較佳。
另外，伴隨此表面平坦化製程以及之後的洗凈製程，形成薄的自然氧化膜14。
又，如上所述，製程(c)的矽鍺組成固定層13形成之後，於該矽鍺組成固定層13上形成矽保護層時，該矽保護層係於此表面平坦化製程中除去。
接著，製程(d)中，將表面平坦化之具有矽鍺層的半導體基板搬送至氣相生長裝置的氣室內。此氣相生長裝置可為用於上述矽鍺層的形成者或相異者。另外，為盡量抑制自然氧化膜的生長，搬送至氣相生長裝置時係盡快地進行。又，之後，至製程(f)之應變矽層的形成結束為止，半導體基板不從此氣室取出。
接著，除去自然氧化膜14(第1圖(e))。此自然氧化膜的除去，具體而言，是於氫等的還原性環境下，以800℃以上，且低於製程(b)、(c)之形成矽鍺組成漸變層、形成矽鍺組成固定層時的溫度T1 之溫度T2 ，藉由熱處理來進行。如此，藉由於還原性環境下加熱，還原、除去自然氧化膜。又，製程(b)之形成矽鍺組成漸變層時的溫度，與製程(c)之形成矽鍺組成固定層時的溫度設定為相異溫度時，製程(d)之溫度T2 係低於製程(b)、(c)任一者的溫度。
如此，以低於形成矽鍺層的溫度T1 之溫度T2 進行除去自然氧化膜的熱處理，可於除去自然氧化膜的製程中緩和矽鍺層，防止表面平坦性的惡化。此時，如溫度T2 低於溫度T1 50℃以上，則可更確實地防止矽鍺層表面的平坦性惡化而較佳。
以800℃以上的溫度作為除去自然氧化膜的熱處理溫度T2 ，係為充分除去自然氧化膜，且如溫度低於此，則除去自然氧化膜的時間過長，效率差。
又，此時，還原性氣體環境係於減壓之氫環境下進行處理為較佳。減壓係為了提高除去自然氧化膜的效率，並確實地除去自然氧化膜。
接著，生長應變矽層，但在此之前，可於矽鍺組成固定層的表面形成約數nm薄的矽覆蓋層(未圖示)。此矽覆蓋層的生長可流通矽化合物的氣體來進行磊晶生長，但為形成薄膜，容易控制生長速度，以使用單矽烷、二氯矽烷、三氯矽烷等來形成為較佳。另外，亦可混合氯化氫而使用二氟矽烷與氯化氫的混合氣體、三氯矽烷與氯化氫的混合氣體來形成。又，形成此矽覆蓋層時的溫度亦低於溫度T1 。
如此，如在矽鍺層的表面形成矽覆蓋層，則除去自然氧化膜的矽鍺層表面，至生長應變矽層為止之間，能夠防止由於暴露於高溫的氫環境下而導致的矽鍺層表面的表面平坦性惡化。
接著，於矽鍺組成固定層13上或上述矽覆蓋層上，形成應變矽層15(第1圖(f))。又，於製程(f)中形成應變矽層15之後，上述矽覆蓋層係與應變矽層15一體化。亦即，此時，矽鍺組成固定層13上亦形成應變矽層15。
此應變矽層15係以供給至氣相生長裝置的氣室內之單矽烷等的矽化合物，於低於矽鍺層的形成溫度T1 之溫度T3 下，藉由磊晶生長而形成。此時，與溫度T2 的情況相同地，如溫度T3 低於溫度T1 50℃以上，則可更確實地防止矽鍺層表面的平坦性惡化而較佳。
此應變矽層15的厚度依其目的可為各種數值，例如可為約數十nm至約數百nm。如此的厚度的應變矽層15的形成，例如於約500℃~700℃之較低的溫度下，使用單矽烷進行時效率佳，但不限於此，只要T3 低於T1 即可，例如，亦可於約800℃以上，使用二氯矽烷等來進行。
此形成應變矽層之製程中，因維持低於T1 的溫度，可防止伴隨矽鍺層錯位的緩和，以及矽層的界面的平坦性惡化。
如上所述，矽鍺組成漸變層12與矽鍺組成固定層13以高於800℃的溫度T1 形成，之後的製程以保持低於T1 的溫度下進行，即可抑制伴隨矽鍺層錯位的緩和，以及表面(界面)平坦性的惡化，使應變矽層15其結晶性良好地形成。
[實施例]
以下例示本發明的實施例與比較例，更具體地說明本發明，但此並非用以限定本發明。
(實施例1)
準備CZ法製造之晶向{100}的單結晶矽基板11(a)。將此單結晶矽基板搬送至單晶圓的化學氣相生長裝置內，製程氣體係使用二氯矽烷與四氯化鍺，於1000℃、80torr(約11kPa)的條件下，如下所述，進行矽鍺層的磊晶生長。亦即，二氯矽烷的供給量固定為200sccm，四氯化鍺的供給量從0g/min增加至0.6 g/min為止，生長2 μm之鍺濃度從0%漸漸增加至21%為止的矽鍺組成漸變層12(b)，於其上，以二氯矽烷、四氯化鍺的供給量分別為200sccm、0.6g/min，生長2 μm之鍺濃度固定為21%的矽鍺組成固定層13(c)。再者，停止四氯化鍺的供給，僅供給二氯矽烷，形成10nm的矽保護層。
此時，半導體基板的表面平坦性，因具有表面交叉線圖樣的凹凸，均方根(Root Mean Square；RMS)粗度係2.5nm(測定領域30 μm×30 μm)。
此半導體基板以CMP進行約200nm的研磨(d)。其結果，矽鍺組成固定層的表面平坦性係RMS粗度為0.13nm。另外，對此半導體基板以微粒測定器測定矽鍺組成固定層的表面全域的霧度結果，確認為良好。又，測定結果與下述比較例1的情況(第2圖)幾乎相同。
將如此地進行CMP後的半導體基板以希氫氟酸(DHF)洗凈，快速地搬送至CVD裝置內。接著，於氫環境下(50torr)加熱至810℃，還原、除去製程(d)中形成的自然氧化膜14(e)。接著，保持810℃，將二氯矽烷與氯化氫的混合氣體流放至氣室內，形成薄矽保護層。接著，降低溫度至650℃為止，供給單矽烷至氣室內，生長70nm的應變矽層15(f)。
對於如此製造之應變矽基板，測定應變矽層15的表面平坦性，RMS粗度係0.13nm之特別良好的數值。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果係如第3圖所示。此結果中未觀察到交叉線。
如此，明確獲得應變矽層的表面平坦性良好之本發明的效果。
(實施例2)
與實施例1相同地，將進行至CMP為止的半導體基板以希氫氟酸洗凈後，搬送至CVD裝置內。接著，於氫環境下(常壓)加熱至900℃，除去自然氧化膜14。接著，不形成矽覆蓋層，於650℃供給單矽烷至氣室內，形成應變矽層。
對於如此製造之應變矽基板，測定應變矽層15的表面平坦性，RMS粗度係0.22nm之較良好的數值。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果係如第3圖所示。此結果中未觀察到交叉線。
如此，除去自然氧化膜14後，即使矽鍺層上不形成矽覆蓋層，應變矽層的表面平坦性亦良好。
(實施例3)
與實施例1相同地，將進行至CMP為止的半導體基板以希氫氟酸洗凈後，搬送至CVD裝置內。接著，於氫環境下(常壓)加熱至900℃，除去自然氧化膜14。接著，不形成矽覆蓋層，於800℃供給單矽烷至氣室內，形成應變矽層。
對於如此製造之應變矽基板，測定應變矽層15的表面平坦性，RMS粗度係0.21nm之較良好的數值。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果係如第3圖所示。此結果中未觀察到交叉線。
如此，即使以800℃之較高的溫度形成應變矽層，亦可獲得應變矽層的表面平坦性良好者。
(比較例1)
準備CZ法製造之晶向{100}的單結晶矽基板11(a)。將此單結晶矽基板搬送至單晶圓的化學氣相生長裝置內，製程氣體係使用二氯矽烷與單鍺烷，於800℃、80torr(約11kPa)的條件下，如下所述，進行矽鍺層的磊晶生長。亦即，二氯矽烷的供給量固定為300sccm，單鍺烷的供給量從0sccm增加至200sccm為止，生長2 μm之鍺濃度從0%漸漸增加至18%為止的矽鍺組成漸變層，於其上，以二氯矽烷、單鍺烷的供給量分別為300sccm、200sccm，生長2 μm之鍺濃度固定為18%的矽鍺組成固定層13。再者，停止單鍺烷的供給，僅供給二氯矽烷，形成10nm的矽保護層。
此時，半導體基板的表面平坦性，因具有表面的交叉線圖樣的凹凸，均方根(Root Mean Square；RMS)粗度係1.73nm(測定領域30 μm×30 μm)。
此半導體基板以CMP進行約200nm的研磨。其結果，矽鍺組成固定層的表面平坦性係RMS粗度為0.13nm。另外，對此半導體基板以微粒測定器測定矽鍺組成固定層的表面全域的霧度結果係如第2圖所示。由此結果確認了表面平坦性良好。
將如此地進行CMP的半導體基板以希氫氟酸(DHF)洗凈，快速地搬送至CVD裝置內。接著，於氫環境下(50torr)加熱至810℃，還原除去CMP製程中形成的自然氧化膜。接著，保持810℃，將二氯矽烷與氯化氫的混合氣體流放至氣室，形成薄矽保護層。接著，降低溫度至650℃為止，供給單矽烷至氣室內，生長70nm的應變矽層。
對於如此製造之應變矽基板，測定應變矽層15的表面平坦性，RMS粗度係0.21nm之較良好的數值，但相較同樣地形成矽覆蓋層的實施例1較為惡化。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果係如第4圖所示。此結果中觀察到遍及應變矽層表面全域的巨大的交叉線。
如上所述可知，與同樣地形成矽覆蓋層的實施例1相較，應變矽層的表面平坦性較惡化。
(比較例2)
與比較例1相同地，將進行至CMP為止的半導體基板以希氫氟酸洗凈後，搬送至CVD裝置內。接著，於氫環境下(50torr)加熱至810℃，除去自然氧化膜。接著，不形成矽覆蓋層，於650℃供給單矽烷至氣室內，形成應變矽層。
對於如此製造之應變矽基板，測定應變矽層的表面平坦性，RMS粗度係0.43nm。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果，與比較例1相同地，觀察到遍及應變矽層表面全域的巨大的交叉線。
由此可知，與同樣未形成矽覆蓋層的實施例2、3相較，應變矽層的表面平坦性係惡化。
(比較例3)
與比較例1相同地，將進行至CMP為止的半導體基板以希氫氟酸洗凈後，搬送至CVD裝置內。接著，於氫環境下(常壓)加熱至900℃，除去自然氧化膜。接著，不形成矽覆蓋層，於650℃供給單矽烷至氣室內，形成應變矽層。
對於如此製造之應變矽基板，測定應變矽層的表面平坦性，RMS粗度係0.39nm。另外，以微粒測定器測定應變矽層表面全域的霧度，其結果，與比較例1相同地，觀察到遍及應變矽層表面全域的巨大的交叉線。
由此可知，與同樣未形成矽覆蓋層的實施例2、3相較，應變矽層的表面平坦性係惡化。
實施例1~3與比較例1~3的半導體基板製造條件、結果，分別彙整於第1表、第2表。
又，第1表中的「DCS」係二氯矽烷
由以上結果可知，如依本發明所示之控制各熱處理製程時的溫度之半導體基板的製造方法，即可獲得應變矽層的表面平坦性良好之應變矽基板。
又，本發明並非限定於上述實施型態。上述實施型態僅為例示，實質上，與本發明的申請專利範圍中記載的技術思想具有相同的構成，產生同樣的作用效果者，皆應包含於本發明的技術範圍內。
11．．．單結晶矽基板
12．．．矽鍺組成漸變層
13．．．矽鍺組成固定層
14．．．自然氧化膜
15．．．應變矽層
第1圖係表示本發明之半導體基板的製造方法之流程圖；第2圖係平坦化處理後的矽鍺層表面的霧度測定影像；第3圖係實施例之應變矽層形成後的應變矽層表面的霧度測定影像；以及第4圖係比較例之應變矽層形成後的應變矽層表面的霧度測定影像。
11．．．單結晶矽基板
12．．．矽鍺組成漸變層
13．．．矽鍺組成固定層
14．．．自然氧化膜
15．．．應變矽層

Claims (9)

  1. 一種半導體基板的製造方法，其係於至少包含：形成矽鍺組成漸變層之製程，係於單結晶矽基板上形成鍺濃度隨著厚度而向表面增加者；形成矽鍺組成固定層之製程，係於該矽鍺組成漸變層上形成鍺濃度固定者；平坦化該矽鍺組成固定層的表面之製程；除去平坦化之該矽鍺組成固定層表面上的自然氧化膜之製程；以及形成應變矽層之製程，係形成於已除去該表面的自然氧化膜之矽鍺組成固定層上之半導體基板的製造方法中，該形成矽鍺組成漸變層之製程與該形成矽鍺組成固定層之製程，係於高於800℃的溫度T1 進行；該除去矽鍺組成固定層表面的自然氧化膜之製程，係於還原性氣體環境下，於800℃以上且低於該溫度T1 之溫度T2 ，藉由熱處理而進行；以及該形成應變矽層之製程係於低於該溫度T1 之溫度T3 進行；並且，於該除去矽鍺組成固定層表面的自然氧化膜之製程之後，更包含形成矽覆蓋層於除去該自然氧化膜的矽鍺組成固定層表面之製程。
  2. 如申請專利範圍第1項所述之半導體基板的製造方法，其中該溫度T1 與該溫度T2 的溫差，以及該溫度T1 與該溫度T3 的溫差，分別為50℃以上。
  3. 如申請專利範圍第1項所述之半導體基板的製造方法，其中該形成矽鍺組成漸變層之製程，與該形成矽鍺組成固定層之製程，係使用二氯矽烷與四氯化鍺的混合氣體，或者三氯矽烷與四氯化鍺的混合氣體來進行。
  4. 如申請專利範圍第2項所述之半導體基板的製造方法，其中該形成矽鍺組成漸變層之製程，與該形成矽鍺組成固定層之製程，係使用二氯矽烷與四氯化鍺的混合氣體，或者三氯矽烷與四氯化鍺的混合氣體來進行。
  5. 如申請專利範圍第1項所述之半導體基板的製造方法，其中該除去矽鍺組成固定層表面的自然氧化膜之製程係於減壓之氫環境下進行。
  6. 如申請專利範圍第2項所述之半導體基板的製造方法，其中該除去矽鍺組成固定層表面的自然氧化膜之製程係於減壓之氫環境下進行。
  7. 如申請專利範圍第3項所述之半導體基板的製造方 法，其中該除去矽鍺組成固定層表面的自然氧化膜之製程係於減壓之氫環境下進行。
  8. 如申請專利範圍第4項所述之半導體基板的製造方法，其中該除去矽鍺組成固定層表面的自然氧化膜之製程係於減壓之氫環境下進行。
  9. 如申請專利範圍第1至8項之任一項所述之半導體基板的製造方法，其中形成於該矽鍺組成固定層表面的矽覆蓋層，係使用單矽烷、二氯矽烷、三氯矽烷、二氯矽烷與氯化氫的混合氣體、以及三氯矽烷與氯化氫的混合氣體中之任一種氣體而形成。
TW096126833A 2006-07-25 2007-07-23 Semiconductor substrate manufacturing method TWI459443B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006201485A JP4894390B2 (ja) 2006-07-25 2006-07-25 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
TW200828413A TW200828413A (en) 2008-07-01
TWI459443B true TWI459443B (zh) 2014-11-01

Family

ID=38981348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096126833A TWI459443B (zh) 2006-07-25 2007-07-23 Semiconductor substrate manufacturing method

Country Status (7)

Country Link
US (1) US8076223B2 (zh)
EP (1) EP2045836B1 (zh)
JP (1) JP4894390B2 (zh)
KR (1) KR101364995B1 (zh)
CN (1) CN101496142B (zh)
TW (1) TWI459443B (zh)
WO (1) WO2008013032A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
DE112010004362T5 (de) 2009-07-08 2012-12-13 Sumco Corporation Epitaxialwafer und verfahren zur herstellung desselben
JP5516158B2 (ja) * 2009-07-24 2014-06-11 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5453967B2 (ja) * 2009-07-08 2014-03-26 株式会社Ｓｕｍｃｏ エピタキシャルウェーハおよびその製造方法
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
CN114038753A (zh) * 2021-10-09 2022-02-11 上海华力集成电路制造有限公司 Mosfet的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US20050139231A1 (en) * 2003-12-31 2005-06-30 Commissariat A L'energie Atomique Method of wet cleaning a surface, especially of a material of the silicon-germanium type

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1016129B2 (en) 1997-06-24 2009-06-10 Massachusetts Institute Of Technology Controlling threading dislocation densities using graded layers and planarization
US6326667B1 (en) * 1999-09-09 2001-12-04 Kabushiki Kaisha Toshiba Semiconductor devices and methods for producing semiconductor devices
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
EP1214735A1 (en) * 1999-09-20 2002-06-19 Amberwave Systems Corporation Method of producing relaxed silicon germanium layers
US7041170B2 (en) * 1999-09-20 2006-05-09 Amberwave Systems Corporation Method of producing high quality relaxed silicon germanium layers
KR20040008193A (ko) * 2001-05-30 2004-01-28 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
JP4325139B2 (ja) * 2001-11-07 2009-09-02 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
JP4158607B2 (ja) * 2003-06-09 2008-10-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4322255B2 (ja) * 2003-08-05 2009-08-26 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6900143B1 (en) * 2003-09-09 2005-05-31 Advanced Micro Devices, Inc. Strained silicon MOSFETs having improved thermal dissipation
US6958286B2 (en) * 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
JP2006080278A (ja) * 2004-09-09 2006-03-23 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
US7682952B2 (en) * 2004-11-30 2010-03-23 Massachusetts Institute Of Technology Method for forming low defect density alloy graded layers and structure containing such layers
JP2006173323A (ja) * 2004-12-15 2006-06-29 Toshiba Ceramics Co Ltd 歪みシリコンウェーハの製造方法
JP2006270000A (ja) * 2005-03-25 2006-10-05 Sumco Corp 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
US7901968B2 (en) * 2006-03-23 2011-03-08 Asm America, Inc. Heteroepitaxial deposition over an oxidized surface
JP4894390B2 (ja) * 2006-07-25 2012-03-14 信越半導体株式会社 半導体基板の製造方法
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
JP5018066B2 (ja) * 2006-12-19 2012-09-05 信越半導体株式会社 歪Ｓｉ基板の製造方法
US7977221B2 (en) * 2007-10-05 2011-07-12 Sumco Corporation Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same
EP2091070A1 (en) * 2008-02-13 2009-08-19 S.O.I. TEC Silicon Semiconductor substrate surface preparation method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US20050139231A1 (en) * 2003-12-31 2005-06-30 Commissariat A L'energie Atomique Method of wet cleaning a surface, especially of a material of the silicon-germanium type

Also Published As

Publication number Publication date
JP2008028277A (ja) 2008-02-07
CN101496142B (zh) 2010-10-27
EP2045836A4 (en) 2010-04-14
JP4894390B2 (ja) 2012-03-14
TW200828413A (en) 2008-07-01
CN101496142A (zh) 2009-07-29
KR20090051733A (ko) 2009-05-22
EP2045836A1 (en) 2009-04-08
US8076223B2 (en) 2011-12-13
WO2008013032A1 (fr) 2008-01-31
KR101364995B1 (ko) 2014-02-20
US20090305485A1 (en) 2009-12-10
EP2045836B1 (en) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP5152435B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
US6630024B2 (en) Method for the production of an epitaxially grown semiconductor wafer
CN103765559B (zh) SiC外延晶片及其制造方法
KR100829879B1 (ko) 에피택셜 코팅된 실리콘 웨이퍼의 제조 방법
US7659207B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
TWI459443B (zh) Semiconductor substrate manufacturing method
JP2012033944A (ja) シリコンゲルマニウムの、平坦化及び欠陥密度を減少させる方法
WO2018216407A1 (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
JP5267361B2 (ja) エピタキシャル成長方法
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JP6624030B2 (ja) エピタキシャルウェーハの製造方法
JP5434317B2 (ja) エピタキシャルウェーハの製造方法
JPH0758692B2 (ja) 半導体装置の製造方法
JPS6153196A (ja) シリコンのエピタキシヤル成長法
JP2000247785A (ja) シリコンウェーハの製造方法及びシリコンウェーハ