CN106169497A - 碳化硅基板以及碳化硅基板的制造方法 - Google Patents

碳化硅基板以及碳化硅基板的制造方法 Download PDF

Info

Publication number
CN106169497A
CN106169497A CN201610319055.8A CN201610319055A CN106169497A CN 106169497 A CN106169497 A CN 106169497A CN 201610319055 A CN201610319055 A CN 201610319055A CN 106169497 A CN106169497 A CN 106169497A
Authority
CN
China
Prior art keywords
silicon carbide
substrate
carbide substrate
counterdie
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610319055.8A
Other languages
English (en)
Other versions
CN106169497B (zh
Inventor
渡边幸宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN106169497A publication Critical patent/CN106169497A/zh
Application granted granted Critical
Publication of CN106169497B publication Critical patent/CN106169497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供高品质的碳化硅基板，以及能够有效地制造高品质的碳化硅基板的制造方法。碳化硅基板(1)具有：Si基板(2)(硅基板)；SiC底膜(3)(碳化硅底膜)，层叠在Si基板(2)上，包含碳化硅；缺陷部(31)(贯通孔)，贯通SiC底膜(3)；空孔(32)，对应缺陷部(31)，位于Si基板(2)和SiC底膜(3)之间；氧化膜(33)，设置在空孔(32)内的Si基板(2)的表面，包含氧化硅。此外，可在SiC底膜(3)上形成SiC成长层(碳化硅成长层)。

Description

碳化硅基板以及碳化硅基板的制造方法
技术领域
本发明涉及碳化硅基板以及碳化硅基板的制造方法。
背景技术
碳化硅(SiC)是与Si相比具有两倍以上的带隙(2.36～3.23eV)的宽禁带半导体(wide band gap semiconductor)，作为耐高压设备用材料而受关注。
然而，SiC与Si不同，由于结晶化温度为高温，从与Si基板相同的液相中难以通过提拉法制作单晶铸锭。因此，提出了通过升华法形成SiC的单晶铸锭的方法，但在相关的升华法中，以大口径形成结晶缺陷少的基板是十分困难的。另一方面，SiC结晶中的立方晶格SiC(3C-SiC)由于能够在相对低温的条件下形成，因此提出了在基板上进行外延成长的方法。
作为使用这种外延成长的SiC基板的制造方法的一种，研究在气相条件下的Si基板上使3C-SiC成长的异质外延技术。在使3C-SiC成长的异质外延技术中，存在将Si基板曝露在1000℃以上的高温下的情况。然而，在这种加热过程中来自Si基板的Si原子升华，产生Si基板的平坦性降低、3C-SiC的成长受到阻碍的问题。
在此，研究通过对Si基板的表面进行碳化而形成SiC膜(碳化膜)，抑制Si原子的升华的方法。然而，在SiC膜中存在缺陷部(pinhole，针孔)的情况下，经由该缺陷部来自Si基板的Si原子升华。其结果，当在SiC膜上通过异质外延技术使3C-SiC成长时，招致3C-SiC的结晶性劣化。
对于这个课题，非专利文献1记载了通过提高碳化处理时使用的处理气体(乙炔)的压力，堵塞缺陷部的要旨。
然而，可知本发明的详细的研究结果：在碳化处理中暂且被堵塞的缺陷部在其后的工序中再次开口。如果像这样缺陷部开口，在SiC膜上使3C-SiC成长时，受到缺陷部的影响导致3C-SiC的结晶性低下。
在先技术文献
非专利文献
非专利文献：Journal of Crystal Growth(晶体成长杂志)115(1991)612-616。
发明内容
本发明的目的之一在于提供高品质的碳化硅基板，以及能够有效地制造高品质的碳化硅基板的碳化硅基板的制造方法。
为了解决上述目的、课题以及问题点的至少一个，本申请发明能够为以下的方式。
本发明的碳化硅基板的特征在于，具有：硅基板；碳化硅底膜，层叠在上述硅基板上；贯通孔，贯通上述碳化硅底膜；空孔，对应上述贯通孔，位于上述硅基板和上述碳化硅底膜之间；以及氧化膜，覆盖上述硅基板的上述空孔的表面。
由此，来自空孔的内表面的Si原子的升华被氧化覆膜抑制，因此，升华的Si原子对碳化硅的结晶成长的影响受到抑制，得到能够成长高品质的碳化硅的单晶的碳化硅基板。
优选本发明的碳化硅基板中，上述碳化硅底膜的厚度为2nm以上100nm以下。
通过这种方式，充分抑制外延成长中来自硅基板的Si原子升华，碳化硅底膜的表面的平坦性不易降低。其结果，得到能够成长高品质的碳化硅单晶的碳化硅基板。
优选本发明的碳化硅基板中，上述氧化覆膜的厚度为3nm以上300nm以下。
由此，即使经过外延成长这样的热履历也能充分地抑制Si原子的升华，能够防止氧化覆膜过厚而干涉碳化硅底膜。
优选在本发明的碳化硅基板中，上述碳化硅底膜还具有碳化硅成长层。
由此，得到具有高品质的碳化硅成长层的碳化硅基板。
本发明的碳化硅基板的制造方法的特征在于，具有：第一工序，在硅基板的一面侧形成碳化硅底膜，形成第一碳化硅基板；第二工序，对上述第一碳化硅基板进行氧化处理，形成第二碳化硅基板，上述第二碳化硅基板是在上述第一碳化硅基板的上述硅基板和上述碳化硅底膜之间的空孔形成了氧化膜的基板。
由此，能够有效地制造可成长高品质的碳化硅的单晶的碳化硅基板。
优选在本发明的碳化硅基板的制造方法中，上述氧化处理是将上述第一碳化硅基板在氧类气体氛中加热的处理。
由此，由于Si原子和氧在空孔的内表面反应，生成氧化硅，因此能够有效地形成氧化覆膜。
优选在本发明的碳化硅基板的制造方法中，还具有对上述第二碳化硅基板使用包含氟酸的溶液进行蚀刻处理，形成第三碳化硅基板的第三工序。
由此，碳化硅底膜的洁净表面露出，能够进一步提高成长于其上的碳化硅的单晶的品质。
优选在本发明的碳化硅基板的制造方法中，上述第一工序包含在碳类气体氛中加热上述硅基板的工序。
由此，通过将硅基板的一部分转化为碳化硅形成碳化硅底膜，因此，能够形成结晶性高表面平坦性良好的碳化硅底膜。
优选在本发明的碳化硅基板的制造方法中，从上述第一工序转换到第二工序时，保持上述第一碳化硅基板的温度在常温以上。
由此，能够实现底膜形成工序和氧化工序的简化以及时间短化。此外，由于能够连续进行两个工序，因此能够保护第一碳化硅基板不受污染或热冲击。
优选本发明的碳化硅基板的制造方法中，还具有在上述第三碳化硅基板上使碳化硅外延成长的第四工序。
由此，能够有效地制造具有高品质的碳化硅的单晶的碳化硅基板。
优选本发明的碳化硅基板的制造方法中，上述第二工序的加热温度是低于上述第一工序的加热温度的温度。
由此，位于硅基板和碳化硅底膜间的空孔难以在氧化处理中扩大。其结果，能够把从空孔的内表面升华的Si原子抑制为少量。
附图说明
图1是示出本发明的碳化硅基板的实施方式的纵断面图。
图2是示出通过本发明的碳化硅基板的制造方法的实施方式制造的碳化硅基板的一例的纵截面图，从垂直Si基板的(011)面的方向观察的图。
图3的(a)、(b)、(c)是用于说明制造图1所示的碳化硅基板的方法的图。
图4的(a)、(b)是用于说明制造图2所示的碳化硅基板的方法的图。
符号说明
1、碳化硅基板 1a、碳化硅基板
2、Si基板 3、SiC底膜
4、SiC成长层 5、氧化覆膜
10、碳化硅基板 31、缺陷部
32、空孔 33、氧化膜。
具体实施方式
下面，根据附图所示的优选实施方式，对本发明的碳化硅基板及碳化硅基板的制造方法进行详细的说明。此外，在以下的说明中，为了说明上的方便，将图1中上方称为“上”，将下方称为“下”。
(第一实施方式)
本实施方式说明在硅基板和层叠在硅基板上的碳化硅底膜之间的空孔形成了氧化膜的碳化硅基板。
图1是本实施方式的碳化硅基板1的纵截面图。
碳化硅基板1具有Si基板2(硅基板)以及层叠在Si基板2上的SiC底膜3(碳化硅底膜)。这种碳化硅基板1将SiC底膜3作为种子层，用作用于使立方晶外延成长的底层。
Si基板2例如通过将由CZ法(直拉单晶制造法)提起的硅单晶铸锭切片、研磨得到。该Si基板2可为具有任何面取向的基板，例如，可使用由其主面(100)面，或(100)面的晶轴倾斜偏移数度的面的基板。
此外，在本实施方式中，说明了Si基板2为硅结晶基板的情况，Si基板2不限定于此，例如可以是在石英、蓝宝石、多晶SiC等的基板上成膜结晶硅膜的复合基板。
此外，Si基板2为硅结晶基板的情况下，优选其全体为单晶，也可为多晶。
Si基板2的厚度适当地设定为具有Si基板2能够支承SiC底膜3程度的机械强度，作为一例，优选100μm以上2mm以下左右。
SiC底膜3层叠在Si基板2的上表面。该SiC底膜3可为对硅单晶基板的表面进行碳化处理形成的碳化膜，也可由在硅单晶基板的表面成膜SiC得到。
SiC底膜3的结晶构造没有特别的限定，例如为立方晶SiC(3C-SiC)。此外，也可为3C-SiC以外的结晶，例如，4H-SiC、6H-SiC。
此外，SiC底膜3的厚度没有特别限制，优选为2nm以上100nm以下，较优选为3nm以上50nm以下，更加优选为4nm以上10nm以下。通过将SiC底膜3的厚度设定在上述范围内，在其后的制造工序中，即便经过外延成长这种热履历也能充分地抑制来自Si基板2的Si原子升华，得到上表面的平坦性不易降低的SiC底膜3。
即，如果SiC底膜3的厚度低于上述下限值，则可能SiC底膜3对Si基板2覆盖不完全，根据外延成长的条件，在外延成长的工序初期招致Si原子的显著升华，有可能使成长的SiC成长层的品质降低。另一方面，若SiC底膜3的厚度超过上述上限值，根据SiC底膜3的成膜条件，可能导致SiC底膜3的上表面的平坦性降低，在其上成长的SiC成长层的品质降低。
此外，SiC底膜3的厚度例如通过使用椭圆对称法(ellipsometricmethod)等的光学手法的测量法测量，或者通过用电子显微镜、光学显微镜等观察碳化硅基板1的截面，在观察图像上测量SiC底膜3的厚度等方法求得。
此外，SiC底膜3优选其全体为单晶，但不一定限定于此，也可为多晶。
SiC底膜3例如产生由硅的晶格常数和碳化硅的晶格常数的不同等产生的多个缺陷部31(贯通孔)，在对应该缺陷部31的Si基板2的表面存在空孔32。在该空孔32的Si基板2的面上形成氧化膜33。
通过形成氧化膜33，即使对碳化硅基板1进行加热，空孔32表面的Si原子也不会升华。由于Si原子不会升华，升华的Si原子不会经由缺陷部31出到SiC底膜3的表面，使用碳化硅基板1的后续制造工序中能够排除Si原子升华所带来的不良影响。
(第二实施方式)
本实施方式在第一实施方式说明的碳化硅基板1的基础上，进一步说明将SiC底膜3作为种子层，使立方晶碳化硅外延成长的碳化硅基板10。
图2是本实施方式的碳化硅基板10的纵截面图，是从垂直于Si基板的(011)面的方向观察的图。碳化硅基板10具有碳化硅基板1和层叠于其上的SiC成长层4。
本实施方式涉及的SiC成长层4是由立方晶碳化硅(3C-SiC)构成的半导体层。立方晶碳化硅由于禁带值宽2.36eV以上、热传导率或绝缘破坏电场高，优选作为例如电源设备用的宽禁带半导体使用。
此外，SiC成长层4不限定于由3C-SiC构成的半导体层，例如，也可为由4H-SiC或6H-SiC构成的半导体层。
在第一实施方式的说明中已记载，碳化硅基板1在后面的加热工序中不会产生来自Si基板2的Si原子升华带来的不良影响。即，不会阻碍SiC成长层4的成长。由此，碳化硅基板10能够具备结晶缺陷少的高品质SiC成长层4。
这种碳化硅基板10例如优选作为以宽禁带为特长的电源设备用的半导体基板使用。作为这种电源设备，举出例如升压转换器用的晶体管、二极管等。具体来说，举出MOSFET(metal-oxide-semiconductor field-effecttransistor：金属-氧化物半导体场效应晶体管)、绝缘栅双极型晶体管(IGBT)、肖特基势垒二极管(SBD)等。
碳化硅基板1的SiC底膜3在SiC底膜3上形成SiC层的情况下，原本具有提高其品质的功能。该功能缓和硅的晶格常数和碳化硅的晶格常数不同导致的结晶缺陷。然而，由于同样的原因，在Si基板2上形成的SiC底膜3也存在缺陷部31。该缺陷部31的Si原子的升华使SiC成长层4的品质降低。然而，碳化硅基板1能够抑制这个问题导致的品质降低。
此外，氧化膜33包含氧化硅。作为氧化硅，例如可举出SiO、SiO2等。
氧化膜33中氧化硅的含有率没有特别地限定，优选50质量％以上，较优选90质量％以上，更加优选通过热处理形成的大致100质量％的氧化硅。这种氧化膜33尤其能够抑制Si原子的升华。
氧化膜33的厚度没有特别限制，优选为3nm以上300nm以下，较优选为5nm以上150nm以下，更加优选为7nm以上30nm以下。通过将氧化膜33的厚度设定在上述范围内，即使经过例如外延成长这样的热履历也能充分地抑制Si基板2的Si原子的升华，能够防止氧化膜33过厚而干涉SiC底膜3。
即，如果氧化膜33的厚度低于上述下限值，则氧化膜33的厚度不充足，氧化膜33容易形成中断的部分，可能不能充分地抑制Si原子的升华。另一方面，如果氧化膜33的厚度超过上述上限值，由于氧化膜33的厚度过厚，氧化膜33从空孔32中挤出而有可能干涉SiC底膜3。此外，在氧化膜33通过热氧化法形成的情况下，如果氧化膜33的厚度超过上述上限值，SiC底膜3有可能被氧化。
此外，氧化膜33的厚度通过例如用电子显微镜或光学显微镜等观察碳化硅基板1的截面，在观察像上测量氧化膜33的厚度而求得。
(第三实施方式)
本实施方式说明制造第一实施方式示出的碳化硅基板1的方法(本发明的碳化硅基板的制造方法的实施方式)。
图3的(a)、(b)、(c)是用于说明制造碳化硅基板1的方法的图。
本实施方式的碳化硅基板1的制造方法具有：[1]在Si基板2的上表面形成SiC底膜3的底膜形成工序(第一工序)；[2]对SiC底膜3实施氧化处理，在Si基板2和SiC底膜3之间形成氧化膜33的氧化工序(第二工序)。下面，将依次说明各工序。
[1]首先，准备图3的(a)所示的Si基板2。此外，可根据需要，利用蚀刻等对Si基板2进行洁净化处理。
接着，如图3的(b)所示，在Si基板2的上表面形成SiC底膜3(底膜形成工序)。
SiC底膜3的形成方法没有特别限定，可为例如通过CVD法、蒸镀法等气相成膜法等在Si基板2上成膜的方法，优选使用对Si基板2的上表面进行碳化的碳化处理。通过这种碳化处理，Si基板2的一部分转化为碳化硅，因此，与其他方法相比，能够形成结晶性高的SiC底膜3。
碳化处理通过在碳类气体氛中加热Si基板2进行。碳类气体氛由包含碳类气体的处理气体构成。作为碳类气体只要是包含碳的气体则没有限定，可举出例如，乙烯(C2H4)之外，乙炔(C2H2)、丙烷(C3H8)、甲烷(CH4)、乙烷(C2H6)、正丁烷(n-C4H10)、异丁烷(i-C4H10)、新戊烷(neo-C5H12)等，能够通过组合这其中一种或两种以上使用。此外，根据需要，处理气体中也可混合运载气体(carrier gas)等任意的气体。
作为运载气体，可举出例如氢、氮、氦、氩等。在使用运载气体的情况下，处理气体中碳类气体的浓度根据碳化处理的速度等适当地设定，作为一例优选0.1体积％以上30体积％以下，较优选0.3体积％以上5体积％以下。
碳化处理中Si基板2的加热温度优选500℃以上1400℃以下，较优选800℃以上1300℃以下，更加优选950℃以上1200℃以下。此外，碳化处理的Si基板2的加热时间是，曝露在上述加热温度的时间优选为0.5分以上，较优选为1分以上60分以下，更加优选为3分以上30分以下。
通过将加热条件设定在上述范围内，能够形成上述那种厚度的SiC底膜3。此外，通过使附加的热能量最适当，转化为碳化硅的速度最适当，因此能够形成缺陷部31少的SiC底膜3。
此外，碳化处理可以在常压气氛、加压气氛以及减压气氛的任意一种气氛下进行，优选将容纳Si基板2的处理室内排气、导入处理气体的状态下进行。作为一例，处理气体中的碳元素气体的导入量在10sccm以上100sccm以下。
这样，得到具有Si基板2以及形成于其上的SiC底膜3的碳化硅基板1a(第一碳化硅基板)。
在SiC底膜3的表面得到具有良好的平坦性的基板。然而，硅的晶格常数和碳化硅的晶格常数的不同等为原因产生多个缺陷部31，通过经由缺陷部31来自Si基板2的Si原子升华，碳化硅基板1a在多个缺陷部31各个对应的位置形成空孔32。
[2]接着，对碳化硅基板1a进行氧化处理。由此，在空孔32的Si基板2的表面形成氧化膜33(氧化工序)。由此，得到碳化硅基板1(第二碳化硅基板)。
氧化处理可以通过任何方法进行，在本实施方式中，通过使用氧气的干式氧化法、或通过水蒸气的湿式氧化法，在氧类气体氛中通过加热碳化硅基板1a进行。由此，经由缺陷部31向空孔32供给氧。其结果，Si原子和氧在空孔32的内表面反应，有效地生成氧化硅。该氧化硅生成为覆盖空孔32的内表面，由此，得到作为空孔32内表面的盖发挥功能的氧化膜33(参照图3的(c))。
此外，氧化膜33的形成可不限定在空孔32的内表面，例如存在也在Si基板2和SiC底膜3的界面的一部分形成氧化膜33的情况。并且，在SiC底膜3的上表面形成比氧化膜33薄的氧化覆膜5。氧化膜33和氧化覆膜5的厚度差异是由Si和SiC的氧化速度之差产生的。由氧化处理温度等条件而不同，氧化覆膜5的厚度为与氧化膜33相比1/3到1/5的厚度。
氧类气体氛由包含氧气的处理气体构成。作为氧类气体只要是包含氧的气体则没有特别限定，可举出例如氧、臭氧等，能够组合这其中的一种或两种以上使用。
优选氧化处理的碳化硅基板1a的加热温度比碳化处理的Si基板2的加热温度低。由此，能够抑制空孔32的进一步扩大。本氧化处理是在空孔32的表面形成氧化膜33的处理，但在形成结束期间可能并行产生空孔32的扩大。因此，通过使氧化处理的加热温度低于碳化处理的加热温度，能够将从空孔32的内表面升华的Si原子的量抑制为少量。其结果，能够抑制空孔32的扩大。
氧化处理的加热温度优选比碳化处理的加热温度低10℃以上300℃以下的幅度，较优选低20℃以上250℃以下的幅度。
另一方面，氧化处理的加热温度可以在Si能够氧化的温度以上，较优选1200℃以下，更加优选1100℃以下。此外，氧化处理的碳化硅基板1a的加热时间是，曝露在上述加热温度的时间优选为0.5分以上，较优选为1分以上300分以下，更加优选为5分以上120分以下。
通过将加热条件设定在上述范围内，限制空孔32的扩大为最低限度，能够形成上述那种厚度的氧化膜33。此外，通过使附加的热能量最适当，转化为碳化硅的速度最适当，因此能够将氧化膜33产生的缺陷部抑制为最低限度。即，氧化膜33产生缺陷部，能够抑制经由其产生Si的升华。
此外，氧化处理可以在常压氛围、加压氛围以及减压氛围的任意一种氛围下进行，优选在将容纳碳化硅基板1a的处理室内排气、导入处理气体的状态下进行。
此外，缺陷部31可能在形成SiC底膜3的过程中被堵塞。然而，被这样堵塞的缺陷部31能够通过以上述加热条件加热而再次开口。由此，经由开口的缺陷部31供给氧，能够在Si基板2和SiC底膜3的界面形成氧化膜33。
存在氧化反应也在SiC底膜3的表面(上表面或缺陷部31的内表面等)产生的情况。此时，如图3的(c)所示，在SiC底膜3的表面形成氧化覆膜5。由于SiC的氧化速度慢于Si的氧化速度，因此氧化覆膜5的厚度比氧化膜33的厚度薄。
在这种形成氧化覆膜5的情况下，可根据需要实施除去氧化覆膜5的处理。
除去氧化覆膜5的处理没有特别限定，可以是物理除去方法，但优选对氧化覆膜5使用能够蚀刻的处理液进行蚀刻处理这种化学除去方法(第三工序)。例如可使用含氟酸的水溶液(以下称为“处理液”)发挥作用。由此，氧化覆膜5被溶解、除去。其结果，SiC底膜3露出洁净的上表面。氧化覆膜5也在缺陷部31上形成，因此蚀刻处理仅在除去氧化覆膜5的充分时间进行即可，无需由此全部除去氧化膜33。
此外，处理液的氟酸浓度优选例如0.1质量％以上50质量％以下的程度。此外，蚀刻处理后，也可根据需要使用纯水等进行洗净。
如上，得到具有Si基板2、SiC底膜3以及氧化膜33的碳化硅基板1(第三碳化硅基板)。
这样形成的碳化硅基板1通过覆盖空孔32的内表面的氧化膜33，能够抑制其后来自空孔32的Si原子升华。因此，即使在SiC底膜3包含缺陷部31的情况下，对于使用碳化硅基板1的后续处理，能够将Si原子升华导致的不良影响抑制在最低限度，因此，例如在碳化硅基板1的上面进一步使SiC的层成长的情况下，能够得到高品质的SiC层。
此外，在底膜形成工序结束后，优选进行将碳化硅基板1a的温度保持在常温以上(优选不下降到常温)的氧化工序。由此，能够连续进行两个工序，能够实现本制造工序的简化及时间缩短。
此外，在处理室内进行碳化处理(进行底膜形成工序)后，仅通过改变处理室内的氛围就能够连续进行本工序，碳化硅基板1a难以接触外部空气，能够保护碳化硅基板1a不受污染或热冲击。
此外，常温是指处理室放置的环境温度，通常为5℃以上35℃以下。
此外，在底膜形成工序中导入处理气体的情况下，在转换为氧化工序时变更处理气体的种类即可。由此，能够非常简单地切换两个工序。
此外，优选构成Si基板2以使构成空孔32的内表面的结晶面为Si的(111)面。由此，空孔32的内表面被供给到氧化处理时，成为氧化反应迅速进行的面。因此，通过短时间的氧化处理就能形成足够厚的氧化膜33，从而能够将在SiC底膜3的上表面形成的氧化覆膜5的厚度保留在最低限。其结果，能够实现蚀刻处理需要的时间的缩短。
(第四实施方式)
本实施方式说明在第二实施方式中说明的碳化硅基板10的制造方法。图4的(a)、(b)是用于说明制造碳化硅基板10的方法的图。
碳化硅基板10在第三实施方式中说明的碳化硅基板1的制造工序后，进一步通过实施使SiC成长层4在SiC底膜3上外延成长的结晶成长工序(第四工序)制造。SiC底膜3作为用于使SiC成长层4外延成长的种子层发挥功能。
首先，准备除去氧化覆膜5的碳化硅基板1。图4的(a)显示该碳化硅基板1。
图4的(a)示出的碳化硅基板1由于在其上面(SiC底膜3的上表面)露出碳化硅，并且在空孔32的内表面形成氧化膜33，因此在进行后续的加热工序中抑制Si原子的升华。因此，缺陷部31的影响随着SiC成长层4的成长逐渐消失，由此能够有效地使高品质的SiC成长层4成长。
SiC成长层4例如在处理室内容纳碳化硅基板1，通过导入原料气体并加热碳化硅基板1，在SiC底膜3上通过堆积立方晶碳化硅而成。图4的(b)示出形成SiC成长层4的状态。
作为原料气体，可举出将含碳的气体和含硅的气体按照规定的比例混合而成的混合气体，以规定的比例包含碳和硅的含碳及硅的气体，将含碳的气体、含硅的气体以及含碳及硅的气体按照规定的比例混合而成的多种混合气体。
其中，作为含碳气体可举出例如，乙烯(C2H4)之外，乙炔(C2H2)、丙烷(C3H8)、甲烷(CH4)、乙烷(C2H6)、正丁烷(n-C4H10)、异丁烷(i-C4H10)、新戊烷(neo-C5H12)等，能够通过组合这其中一种或两种以上使用。
此外，作为含硅气体，可举出例如甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、丁硅烷(Si4H10)、二氯二氢硅(SiH2Cl2)、四氯硅烷(SiCl4)、三氯氢硅(SiHCl3)、六氯乙硅烷(Si2Cl6)等，能够通过组合这其中一种或两种以上使用。
并且，作为含碳及硅的气体，可举出甲基三氢硅(SiH3CH3)、二甲基二氢硅(SiH2(CH3)2)、三甲基氢硅(SiH(CH3)3)等，能够通过组合这其中一种或两种以上使用。
此外，原料气体的组成根据立方晶碳化硅的组成适当地设定。由此，能够使以化学计数组成的立方晶碳化硅构成的SiC成长层4成长。
此外，外延成长的加热温度，即外延成长时的Si基板2的温度优选600℃以上1400℃以下，较优选800℃以上1350℃以下，更加优选950℃以上1100℃以下。此外，外延成长的加热时间根据SiC成长层4的目标厚度适当地设定。
此外，外延成长的处理室内的压力没有特别的限定，优选1×10-4Pa以上大气压(100kPa)以下，较优选1×10-3Pa以上10kPa以下。
通过如上使SiC成长层4在SiC底膜3上外延成长，能够有效地得到具有高品质的SiC成长层4的碳化硅基板10(参照图2)。
具备这种高品质的SiC成长层4的碳化硅基板10优选作为例如能够以高制造效率制造高性能的电源设备的半导体基板使用。
以上，基于图示的实施方式，对本发明的碳化硅基板以及碳化硅基板的制造方法进行了说明，但本发明并不仅限于此。例如，本发明的碳化硅基板以及碳化硅基板的制造方法可分别在上述实施方式中追加任意的工序。本发明在不脱离本发明主旨的范围内能够广泛地适用。

Claims (11)

1.一种碳化硅基板，其特征在于，具有：
硅基板；
碳化硅底膜，层叠在所述硅基板上；
贯通孔，贯通所述碳化硅底膜；
空孔，对应所述贯通孔，位于所述硅基板和所述碳化硅底膜之间；以及
氧化膜，覆盖所述硅基板的所述空孔的表面。
2.根据权利要求1所述的碳化硅基板，其特征在于，
所述碳化硅底膜的厚度为2nm以上100nm以下。
3.根据权利要求1或2所述的碳化硅基板，其特征在于，
所述氧化膜的厚度为3nm以上300nm以下。
4.根据权利要求1至3中任一项所述的碳化硅基板，其特征在于，
所述碳化硅底膜上还具有碳化硅成长层。
5.一种碳化硅基板的制造方法，其特征在于，具有：
第一工序，在硅基板的一面侧形成碳化硅底膜，形成第一碳化硅基板；以及
第二工序，对所述第一碳化硅基板进行氧化处理，形成第二碳化硅基板，
其中，所述第二碳化硅基板是在所述第一碳化硅基板的所述硅基板和所述碳化硅底膜之间的空孔形成了氧化膜的基板。
6.根据权利要求5所述的碳化硅基板的制造方法，其特征在于，
所述氧化处理是将所述第一碳化硅基板在氧类气体氛中加热的处理。
7.根据权利要求5或6所述的碳化硅基板的制造方法，其特征在于，
所述碳化硅基板的制造方法还具有对所述第二碳化硅基板使用含氟酸的溶液进行蚀刻处理，形成第三碳化硅基板的第三工序。
8.根据权利要求5至7中任一项所述的碳化硅基板的制造方法，其特征在于，
所述第一工序包含在碳类气体氛中加热所述硅基板的工序。
9.根据权利要求5至8中任一项所述的碳化硅基板的制造方法，其特征在于，
当从所述第一工序转换到所述第二工序时，将所述第一碳化硅基板的温度保持在常温以上。
10.根据权利要求7至9中任一项所述的碳化硅基板的制造方法，其特征在于，
所述碳化硅基板的制造方法还具有在所述第三碳化硅基板上使碳化硅外延成长的第四工序。
11.根据权利要求5至10中任一项所述的碳化硅基板的制造方法，其特征在于，
所述第二工序的加热温度是比所述第一工序的加热温度低的温度。
CN201610319055.8A 2015-05-19 2016-05-12 碳化硅基板以及碳化硅基板的制造方法 Active CN106169497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-102026 2015-05-19
JP2015102026A JP6592961B2 (ja) 2015-05-19 2015-05-19 炭化ケイ素基板および炭化ケイ素基板の製造方法

Publications (2)

Publication Number Publication Date
CN106169497A true CN106169497A (zh) 2016-11-30
CN106169497B CN106169497B (zh) 2021-03-12

Family

ID=57325651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610319055.8A Active CN106169497B (zh) 2015-05-19 2016-05-12 碳化硅基板以及碳化硅基板的制造方法

Country Status (5)

Country Link
US (1) US9882010B2 (zh)
JP (1) JP6592961B2 (zh)
KR (1) KR20160136245A (zh)
CN (1) CN106169497B (zh)
TW (1) TW201700802A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113290A (zh) * 2021-04-02 2021-07-13 眉山博雅新材料有限公司 一种碳化硅晶体制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
KR102463483B1 (ko) * 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
FR3141281A1 (fr) * 2022-10-25 2024-04-26 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement semiconducteur hautement résistif et empilement associé

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
JP2008290938A (ja) * 2005-06-08 2008-12-04 Cree Inc 低底面転位バルク成長ＳｉＣウェハ
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法
CN102822395A (zh) * 2010-03-29 2012-12-12 爱沃特株式会社 单晶3C-SiC基板的制造方法以及通过该方法获得的单晶3C-SiC基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766193A (ja) * 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置における酸化膜の形成方法
WO1997039476A1 (fr) * 1996-04-18 1997-10-23 Matsushita Electric Industrial Co., Ltd. ELEMENT EN SiC ET SON PROCEDE DE PRODUCTION
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
JP3557457B2 (ja) * 2001-02-01 2004-08-25 東北大学長 ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
US6682627B2 (en) * 2001-09-24 2004-01-27 Applied Materials, Inc. Process chamber having a corrosion-resistant wall and method
US20060157733A1 (en) * 2003-06-13 2006-07-20 Gerald Lucovsky Complex oxides for use in semiconductor devices and related methods
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
JP6248532B2 (ja) 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061262A (zh) * 2004-10-04 2007-10-24 格里公司 低1c螺旋位错3英寸碳化硅晶片
JP2008290938A (ja) * 2005-06-08 2008-12-04 Cree Inc 低底面転位バルク成長ＳｉＣウェハ
CN102822395A (zh) * 2010-03-29 2012-12-12 爱沃特株式会社 单晶3C-SiC基板的制造方法以及通过该方法获得的单晶3C-SiC基板
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113290A (zh) * 2021-04-02 2021-07-13 眉山博雅新材料有限公司 一种碳化硅晶体制备方法
CN113113290B (zh) * 2021-04-02 2021-12-24 眉山博雅新材料股份有限公司 一种碳化硅晶体制备方法

Also Published As

Publication number Publication date
TW201700802A (zh) 2017-01-01
US9882010B2 (en) 2018-01-30
JP6592961B2 (ja) 2019-10-23
JP2016216297A (ja) 2016-12-22
KR20160136245A (ko) 2016-11-29
US20160343570A1 (en) 2016-11-24
CN106169497B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN103765559B (zh) SiC外延晶片及其制造方法
TWI384097B (zh) Surface Reconstruction Method of Silicon Carbide Substrate
US9957638B2 (en) Method for manufacturing silicon carbide semiconductor device
TW202037773A (zh) 碳化矽半導體基板、碳化矽半導體基板的製造方法、碳化矽半導體基板的製造裝置以及降低碳化矽半導體基板之底面差排的方法
JP2005324994A (ja) ＳｉＣ単結晶の成長方法およびそれにより成長したＳｉＣ単結晶
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
JP2006032655A (ja) 炭化珪素基板の製造方法
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP2010228939A (ja) ３Ｃ−ＳｉＣ単結晶の製造方法
JP4733882B2 (ja) 炭化珪素単結晶及びその製造方法並びに炭化珪素単結晶育成用炭化珪素結晶原料
US20160133461A1 (en) Method to grow a semi-conducting sic layer
JP4894390B2 (ja) 半導体基板の製造方法
JP5896470B2 (ja) ＡｌＮ単結晶の製造方法
Agnello et al. Selective growth of silicon‐germanium alloys by atmospheric‐pressure chemical vapor deposition at low temperatures
TWI499698B (zh) 單結晶碳化矽液相磊晶成長用晶種料及單結晶碳化矽之液相磊晶成長方法
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
JP2015078094A (ja) ＳｉＣ層の形成方法、３Ｃ−ＳｉＣエピタキシャル基板の製造方法、および３Ｃ−ＳｉＣエピタキシャル基板
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP6958041B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP5353037B2 (ja) 炭化珪素ウェーハ
Anzalone et al. 3C-SiC Heteroepitaxy on (100),(111) and (110) Si Using Trichlorosilane (TCS) as the Silicon Precursor.
Horita et al. Surface morphologies of 4H-SiC (1120) and (1100) treated by high-temperature gas etching
JP2019014628A (ja) 炭化ケイ素膜付き基板の製造方法、炭化ケイ素膜付き基板および炭化ケイ素単結晶基板
Nishiguchi et al. Reduction of Hollow Defects in 6H-SiC Single Crystals Grown by Sublimation Boule Growth Technique on (1120) 6H-SiC Substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant