JP2016216297A - 炭化ケイ素基板および炭化ケイ素基板の製造方法 - Google Patents

炭化ケイ素基板および炭化ケイ素基板の製造方法 Download PDF

Info

Publication number
JP2016216297A
JP2016216297A JP2015102026A JP2015102026A JP2016216297A JP 2016216297 A JP2016216297 A JP 2016216297A JP 2015102026 A JP2015102026 A JP 2015102026A JP 2015102026 A JP2015102026 A JP 2015102026A JP 2016216297 A JP2016216297 A JP 2016216297A
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
carbide substrate
sic
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015102026A
Other languages
English (en)
Other versions
JP6592961B2 (ja
Inventor
幸宗 渡邉
Yukimune Watanabe
幸宗 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015102026A priority Critical patent/JP6592961B2/ja
Priority to US15/153,319 priority patent/US9882010B2/en
Priority to CN201610319055.8A priority patent/CN106169497B/zh
Priority to TW105115077A priority patent/TW201700802A/zh
Priority to KR1020160060816A priority patent/KR20160136245A/ko
Publication of JP2016216297A publication Critical patent/JP2016216297A/ja
Application granted granted Critical
Publication of JP6592961B2 publication Critical patent/JP6592961B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】高品質な炭化ケイ素基板、および、高品質な炭化ケイ素基板を効率よく製造可能な炭化ケイ素基板の製造方法を提供すること。【解決手段】炭化ケイ素基板１は、Ｓｉ基板２（シリコン基板）と、Ｓｉ基板２上に積層され、炭化ケイ素を含むＳｉＣ下地膜３（炭化ケイ素下地膜）と、ＳｉＣ下地膜３を貫通する欠損部３１（貫通孔）と、欠損部３１に対応してＳｉ基板２とＳｉＣ下地膜３との間に位置する空孔３２と、空孔３２内のＳｉ基板２の表面に設けられ、酸化ケイ素を含む酸化膜３３と、を有する。また、ＳｉＣ下地膜３上には、ＳｉＣ成長層（炭化ケイ素成長層）が形成されてもよい。【選択図】図１

Description

本発明は、炭化ケイ素基板および炭化ケイ素基板の製造方法に関するものである。
炭化ケイ素（ＳｉＣ）は、Ｓｉに比べ２倍以上のバンドギャップ（２．３６〜３．２３ｅＶ）を有するワイドバンドギャップ半導体であり、高耐圧デバイス用材料として注目されている。
ところが、ＳｉＣは、Ｓｉとは異なり、結晶化温度が高温であるため、Ｓｉ基板と同様の液相からの引上げ法による単結晶インゴット作成が困難である。そのため、昇華法によりＳｉＣの単結晶インゴットを形成する方法が提案されているが、かかる昇華法においては、大口径で結晶欠陥の少ない基板を形成することが非常に難しい。一方、ＳｉＣ結晶の中でも立方晶ＳｉＣ（３Ｃ−ＳｉＣ）は、比較的低温で形成可能であるため、基板上にエピタキシャル成長を行う方法が提案されている。
このエピタキシャル成長を用いたＳｉＣ基板の製造方法の１つとして、気相中において、Ｓｉ基板上に３Ｃ−ＳｉＣを成長させるヘテロエピタキシャル技術が検討されている。３Ｃ−ＳｉＣを成長させるヘテロエピタキシャル技術では、Ｓｉ基板を１０００℃以上の高温に曝す場合がある。ところが、このような加熱の過程でＳｉ基板からＳｉ原子が昇華し、Ｓｉ基板の平坦性が低下したり、３Ｃ−ＳｉＣの成長が阻害されたりするという問題が生じる。
そこで、Ｓｉ基板の表面を炭化してＳｉＣ膜（炭化膜）を形成することにより、Ｓｉ原子の昇華を抑制する方法が検討されている。ところが、ＳｉＣ膜中に欠損部（ピンホール）が存在している場合、この欠損部を介してＳｉ基板からＳｉ原子が昇華する。その結果、ＳｉＣ膜上にヘテロエピタキシャル技術で３Ｃ−ＳｉＣを成長させる際、３Ｃ−ＳｉＣの結晶性の劣化を招く。
このような課題に対し、非特許文献１には、炭化処理の際に用いる処理ガス（アセチレン）の圧力を高めることにより、欠損部を塞ぐことができる旨、記載されている。
Journal of Crystal Growth 115 (1991) 612-616.
しかしながら、本発明者の詳細な検討の結果、炭化処理において一旦は塞がれた欠損部が、その後のプロセスにおいて再び開口することがわかってきた。このようにして欠損部が開口すると、ＳｉＣ膜上に３Ｃ−ＳｉＣを成長させたとき、欠損部の影響を受けて３Ｃ−ＳｉＣの結晶性の低下を招く。
本発明の目的の一つは、高品質な炭化ケイ素基板、および、高品質な炭化ケイ素基板を効率よく製造可能な炭化ケイ素基板の製造方法を提供することにある。
上記の目的、課題および問題点の少なくともひとつを解決するために、本願発明は以下の形態をとることができる。
本発明の炭化ケイ素基板は、シリコン基板と、
前記シリコン基板上に積層された炭化ケイ素下地膜と、
前記炭化ケイ素下地膜を貫通する貫通孔と、
前記貫通孔に対応して前記シリコン基板と前記炭化ケイ素下地膜との間に位置する空孔と、
前記空孔の前記シリコン基板面を覆う酸化膜と、
を有することを特徴とする。
これにより、空孔の内面からのＳｉ原子の昇華が酸化被膜によって抑制されるため、昇華したＳｉ原子による炭化ケイ素の結晶成長への影響が抑えられ、高品質な炭化ケイ素の単結晶を成長可能な炭化ケイ素基板が得られる。
本発明の炭化ケイ素基板では、前記炭化ケイ素下地膜の厚さは、２ｎｍ以上１００ｎｍ以下であることが好ましい。
これにより、エピタキシャル成長におけるシリコン基板からのＳｉ原子の昇華を十分に抑制するとともに、炭化ケイ素下地膜の表面の平坦性が低下し難くなる。その結果、高品質な炭化ケイ素の単結晶を成長可能な炭化ケイ素基板が得られる。
本発明の炭化ケイ素基板では、前記酸化被膜の厚さは、３ｎｍ以上３００ｎｍ以下であることが好ましい。
これにより、エピタキシャル成長のような熱履歴を経てもＳｉ原子の昇華を十分に抑制するとともに、酸化被膜が厚くなり過ぎて炭化ケイ素下地膜に干渉してしまうのを防止することができる。
本発明の炭化ケイ素基板では、更に、前記炭化ケイ素下地膜上に炭化ケイ素成長層を有することが好ましい。
これにより、高品質な炭化ケイ素成長層を有する炭化ケイ素基板が得られる。
本発明の炭化ケイ素基板の製造方法は、シリコン基板の一方の面側に炭化ケイ素下地膜を形成し、第１の炭化ケイ素基板を形成する第１の工程と、
前記第１の炭化ケイ素基板に酸化処理を施し、第２の炭化ケイ素基板を形成する第２の工程と、
を有し、
前記第２の炭化ケイ素基板は、前記第１の炭化ケイ素基板における前記シリコン基板と前記炭化ケイ素下地膜との間の空孔に酸化膜が形成された基板であることを特徴とする。
これにより、高品質な炭化ケイ素の単結晶を成長可能な炭化ケイ素基板を効率よく製造することができる。
本発明の炭化ケイ素基板の製造方法では、前記酸化処理は、前記第１の炭化ケイ素基板を、酸素系ガス雰囲気中で加熱する処理であることが好ましい。
これにより、空孔の内面においてＳｉ原子と酸素とが反応し、酸化ケイ素が生成されるため、酸化被膜を効率よく形成することができる。
本発明の炭化ケイ素基板の製造方法では、更に、前記第２の炭化ケイ素基板にフッ酸を含む溶液を用いたエッチング処理を施し、第３の炭化ケイ素基板を形成する第３の工程を有することが好ましい。
これにより、炭化ケイ素下地膜の清浄な表面が露出し、その上に成長される炭化ケイ素の単結晶の品質をより高めることができる。
本発明の炭化ケイ素基板の製造方法では、前記第１の工程は、炭素系ガス雰囲気中で前記シリコン基板を加熱する工程を含むことが好ましい。
これにより、シリコン基板の一部を炭化ケイ素に転化させることによって炭化ケイ素下地膜を形成するため、結晶性が高く表面の平坦性が良好な炭化ケイ素下地膜を形成することができる。
本発明の炭化ケイ素基板の製造方法では、前記第１の工程から前記第２の工程への移行に際し、前記第１の炭化ケイ素基板の温度を常温以上に保つことが好ましい。
これにより、下地膜形成工程および酸化工程の簡素化および短時間化を図ることができる。また、２つの工程を連続して行うことができるので、汚染や熱衝撃から第１の炭化ケイ素基板を保護することができる。
本発明の炭化ケイ素基板の製造方法では、更に、前記第３の炭化ケイ素基板に炭化ケイ素をエピタキシャル成長させる第４の工程を有することが好ましい。
これにより、高品質な炭化ケイ素の単結晶を有する炭化ケイ素基板を効率よく製造することができる。
本発明の炭化ケイ素基板の製造方法では、前記第２の工程における加熱温度は、前記第１の工程における加熱温度より低い温度であることが好ましい。
これにより、シリコン基板と炭化ケイ素下地膜との間に位置する空孔が酸化処理において拡大し難くなる。その結果、空孔の内面から昇華するＳｉ原子の量を少なく抑えることができる。
本発明の炭化ケイ素基板の実施形態を示す縦断面図である。 本発明の炭化ケイ素基板の製造方法の実施形態により製造される炭化ケイ素基板の一例を示す縦断面図であって、Ｓｉ基板の（０１１）面に垂直な方向から見た図である。 図１に示す炭化ケイ素基板を製造する方法を説明するための図である。 図２に示す炭化ケイ素基板を製造する方法を説明するための図である。
以下、炭化ケイ素基板および炭化ケイ素基板の製造方法を添付図面に示す好適実施形態に基づいて詳細に説明する。なお、以下の説明では、説明の便宜上、図１中の上方を「上」、下方を「下」という。
（第１実施形態）
本実施形態は、シリコン基板とシリコン基板上に積層された炭化ケイ素下地膜との間の空孔に酸化膜が形成された炭化ケイ素基板について説明をするものである。
図１は、本実施形態に係る炭化ケイ素基板１の縦断面図である。
炭化ケイ素基板１は、Ｓｉ基板２（シリコン基板）と、Ｓｉ基板２上に積層されたＳｉＣ下地膜３（炭化ケイ素下地膜）と、を有している。このような炭化ケイ素基板１は、ＳｉＣ下地膜３をシード層として立方晶炭化ケイ素をエピタキシャル成長させるための下地として用いられる。
Ｓｉ基板２は、例えば、ＣＺ法（チョコラルスキー法）により引き上げられたシリコン単結晶インゴットをスライスし、研磨することによって得られる。このＳｉ基板２は、いかなる面方位を有する基板であってもよいが、例えば、その主面が（１００）面、あるいは、（１００）面の結晶軸が数度傾いたオフセットされた面になっている基板を用いることでよい。
なお、本実施形態では、Ｓｉ基板２がシリコン結晶基板である場合について説明しているが、Ｓｉ基板２はこれに限定されず、例えば、石英、サファイア、多結晶ＳｉＣ等の基板上に結晶シリコン膜を成膜した複合基板であってもよい。
また、Ｓｉ基板２がシリコン結晶基板である場合、その全体が単結晶であることが好ましいが、多結晶であってもよい。
Ｓｉ基板２の厚さは、Ｓｉ基板２がＳｉＣ下地膜３を支持し得る程度の機械的強度を有するように適宜設定されるが、一例として、１００μｍ以上２ｍｍ以下程度が好ましい。
ＳｉＣ下地膜３は、Ｓｉ基板２の上面に積層されている。このＳｉＣ下地膜３は、シリコン単結晶基板の表面に炭化処理を施して形成された炭化膜であってもよく、シリコン単結晶基板の表面にＳｉＣを成膜して得られたものであってもよい。
ＳｉＣ下地膜３の結晶構造は、特に限定されないが、例えば、立方晶ＳｉＣ（３Ｃ−ＳｉＣ）とされる。なお、３Ｃ−ＳｉＣ以外の結晶、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣであってもよい。
また、ＳｉＣ下地膜３の厚さは、特に限定されないが、２ｎｍ以上１００ｎｍ以下であるのが好ましく、３ｎｍ以上５０ｎｍ以下であるのがより好ましく、４ｎｍ以上１０ｎｍ以下であるのがさらに好ましい。ＳｉＣ下地膜３の厚さを前記範囲内に設定することにより、その後の製造工程において、エピタキシャル成長のような熱履歴を経てもＳｉ基板２からのＳｉ原子の昇華を十分に抑制するとともに、上面の平坦性が低下し難いＳｉＣ下地膜３が得られる。
すなわち、ＳｉＣ下地膜３の厚さが前記下限値を下回ると、ＳｉＣ下地膜３によるＳｉ基板２の被覆が不十分になるおそれがあり、エピタキシャル成長の条件によっては、エピタキシャル成長のプロセス初期においてＳｉ原子の著しい昇華を招き、成長させるＳｉＣ成長層の品質を低下させるおそれがある。一方、ＳｉＣ下地膜３の厚さが前記上限値を上回ると、ＳｉＣ下地膜３の成膜条件によっては、ＳｉＣ下地膜３の上面の平坦性が低下し、その上に成長させるＳｉＣ成長層の品質を低下させるおそれがある。
なお、ＳｉＣ下地膜３の厚さは、例えば、エリプソメトリ法等の光学的手法を用いた測定法により計測する、あるいは炭化ケイ素基板１の断面を電子顕微鏡や光学顕微鏡等で観察し、観察像上においてＳｉＣ下地膜３の厚さを計測すること等の方法によって求められる。
また、ＳｉＣ下地膜３は、その全体が単結晶であることが好ましいが、必ずしもそれに限定されず、多結晶であってもよい。
ＳｉＣ下地膜３は、例えばシリコンの格子定数と炭化ケイ素の格子定数との違い等から生じる複数の欠損部３１（貫通孔）が生じ、当該欠損部３１に対応したＳｉ基板２の表面には空孔３２が存在する。当該空孔３２のＳｉ基板２の面には酸化膜３３が形成されている。
酸化膜３３が形成されていることで、炭化ケイ素基板１に対する加熱を行っても空孔３２の表面からのＳｉ原子の昇華がない。Ｓｉ原子の昇華がないことから、欠損部３１を介してＳｉＣ下地膜３の表面に昇華したＳｉ原子が出ることがなく、炭化ケイ素基板１を用いた後続の製造工程におけるＳｉ原子昇華がもたらす悪影響を排除することができる。
（第２実施形態）
本実施形態は、第１実施形態で説明した炭化ケイ素基板１の上に、更に、ＳｉＣ下地膜３をシード層として立方晶炭化ケイ素をエピタキシャル成長させた炭化ケイ素基板１０について説明をするものである。
図２は、本実施形態における炭化ケイ素基板１０の縦断面図であって、Ｓｉ基板の（０１１）面に垂直な方向から見た図である。炭化ケイ素基板１０は、炭化ケイ素基板１と、その上に積層されたＳｉＣ成長層４と、を有している。
本実施形態に係るＳｉＣ成長層４は、立方晶炭化ケイ素（３Ｃ−ＳｉＣ）で構成された半導体層である。立方晶炭化ケイ素は、バンドギャップ値が２．３６ｅＶ以上と広く、熱伝導率や絶縁破壊電界が高いため、例えばパワーデバイス用のワイドバンドギャップ半導体として好適に用いられる。
なお、ＳｉＣ成長層４は、３Ｃ−ＳｉＣで構成された半導体層に限定されず、例えば、４Ｈ−ＳｉＣや６Ｈ−ＳｉＣで構成された半導体層であってもよい。
第１実施形態の説明で記載したが炭化ケイ素基板１は、後の加熱される工程においてＳｉ基板２からのＳｉ原子の昇華がもたらす悪影響を生じさせない。すなわち、ＳｉＣ成長層４の成長を阻害することがない。これにより、炭化ケイ素基板１０は、結晶欠陥が少ない高品質のＳｉＣ成長層４を備えることができる。
このような炭化ケイ素基板１０は、例えばワイドバンドギャップを特長としたパワーデバイス用の半導体基板として好適に用いられる。かかるパワーデバイスとしては、例えば昇圧コンバーター用のトランジスターやダイオード等が挙げられる。具体的には、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、絶縁ゲート型バイポーラー・トランジスター（ＩＧＢＴ）、ショットキーバリアーダイオード（ＳＢＤ）等が挙げられる。
炭化ケイ素基板１のＳｉＣ下地膜３は、ＳｉＣ下地膜３の上にＳｉＣ層を形成する場合にその品質を向上させる機能がそもそもある。シリコンの格子定数と炭化ケイ素の格子定数との違いからくる結晶欠損を緩和する機能である。しかしながら、同様の理由からＳｉ基板２の上に形成されたＳｉＣ下地膜３にも欠損部３１が存在する。当該欠損部３１からのＳｉ原子の昇華はＳｉＣ成長層４の品質を低下させる。しかしながら、炭化ケイ素基板１は、この問題による品質低下を抑えることができる。
なお、酸化膜３３は、酸化ケイ素を含んでいる。酸化ケイ素としては、例えば、ＳｉＯ、ＳｉＯ２等が挙げられる。
酸化膜３３中の酸化ケイ素の含有率は、特に限定されないが、５０質量％以上であるのが好ましく、９０質量％以上であるのがより好ましく、熱処理により形成されたほぼ１００質量％の酸化ケイ素であるのがさらに好ましい。このような酸化膜３３は、特にＳｉ原子の昇華を抑制し得るものとなる。
酸化膜３３の厚さは、特に限定されないが、３ｎｍ以上３００ｎｍ以下であるのが好ましく、５ｎｍ以上１５０ｎｍ以下であるのがより好ましく、７ｎｍ以上３０ｎｍ以下であるのがさらに好ましい。酸化膜３３の厚さを前記範囲内に設定することにより、例えばエピタキシャル成長のような熱履歴を経てもＳｉ基板２からのＳｉ原子の昇華を十分に抑制するとともに、酸化膜３３が厚くなり過ぎてＳｉＣ下地膜３に干渉してしまうのを防止することができる。
すなわち、酸化膜３３の厚さが前記下限値を下回ると、酸化膜３３の厚さが不十分になり、酸化膜３３が途切れた部分ができ易くなるため、Ｓｉ原子の昇華を十分に抑制することができないおそれがある。一方、酸化膜３３の厚さが前記上限値を上回ると、酸化膜３３の厚さが厚くなり過ぎるため、酸化膜３３が空孔３２からはみ出してＳｉＣ下地膜３に干渉してしまうおそれがある。また、酸化膜３３を熱酸化法により形成する場合、酸化膜３３の厚さが前記上限値を上回ると、ＳｉＣ下地膜３が酸化されてしまうおそれがある。
なお、酸化膜３３の厚さは、例えば、炭化ケイ素基板１の断面を電子顕微鏡や光学顕微鏡等で観察し、観察像上において酸化膜３３の厚さを計測することによって求められる。
（第３実施形態）
本実施形態は、第１実施形態で示した炭化ケイ素基板１を製造する方法（本発明の炭化ケイ素基板の製造方法の実施形態）について説明するものである。
図３は、炭化ケイ素基板１を製造する方法を説明するための図である。
本実施形態に係る炭化ケイ素基板１の製造方法は、［１］Ｓｉ基板２の上面にＳｉＣ下地膜３を形成する下地膜形成工程（第１の工程）と、［２］ＳｉＣ下地膜３に酸化処理を施し、Ｓｉ基板２とＳｉＣ下地膜３との間に酸化膜３３を形成する酸化工程（第２の工程）と、を有する。以下、各工程について順次説明する。
［１］まず、図３（ａ）に示すＳｉ基板２を用意する。なお、Ｓｉ基板２には、必要に応じて、エッチング等を利用した清浄化処理が施されていてもよい。
次いで、図３（ｂ）に示すように、Ｓｉ基板２の上面にＳｉＣ下地膜３を形成する（下地膜形成工程）。
ＳｉＣ下地膜３の形成方法は、特に限定されず、例えばＣＶＤ法、蒸着法のような気相成膜法等によってＳｉ基板２上に成膜する方法であってもよいが、好ましくはＳｉ基板２の上面を炭化させる炭化処理が用いられる。このような炭化処理によれば、Ｓｉ基板２の一部を炭化ケイ素に転化させるため、他の方法と比較して結晶性の高いＳｉＣ下地膜３を形成することができる。
炭化処理は、炭素系ガス雰囲気中でＳｉ基板２を加熱することにより行われる。炭素系ガス雰囲気は、炭素系ガスを含む処理ガスで構成される。炭素系ガスとしては、炭素を含むガスであれば限定されないものの、例えば、エチレン（Ｃ２Ｈ４）の他、アセチレン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、ノルマルブタン（ｎ−Ｃ４Ｈ１０）、イソブタン（ｉ−Ｃ４Ｈ１０）、ネオペンタン（ｎｅｏ−Ｃ５Ｈ１２）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。また、処理ガスには、必要に応じて、キャリアガス等の任意のガスが混合されていてもよい。
キャリアガスとしては、例えば、水素、窒素、ヘリウム、アルゴン等が挙げられる。キャリアガスが用いられる場合、処理ガス中の炭素系ガスの濃度は、炭化処理の速度等に応じて適宜設定されるものの、一例として０．１体積％以上３０体積％以下であるのが好ましく、０．３体積％以上５体積％以下であるのがより好ましい。
炭化処理におけるＳｉ基板２の加熱温度は、５００℃以上１４００℃以下であるのが好ましく、８００℃以上１３００℃以下であるのがより好ましく、９５０℃以上１２００℃以下であるのがさらに好ましい。また、炭化処理におけるＳｉ基板２の加熱時間は、前記加熱温度に曝される時間が０．５分以上であるのが好ましく、１分以上６０分以下であるのがより好ましく、３分以上３０分以下であるのがさらに好ましい。
加熱条件を前記範囲内に設定することにより、前述したような厚さのＳｉＣ下地膜３を形成することができる。また、付加される熱エネルギーを最適化することによって、炭化ケイ素への転化速度が最適化されるため、欠損部３１の少ないＳｉＣ下地膜３を形成することができる。
また、炭化処理は、常圧雰囲気、加圧雰囲気および減圧雰囲気のいずれで行われてもよいが、好ましくはＳｉ基板２を納めた処理室内を排気しつつ、処理ガスを導入した状態で行うようにすればよい。一例として、処理ガス中の炭素系ガスの導入量は、１０ｓｃｃｍ以上１００ｓｃｃｍ以下とされる。
以上のようにして、Ｓｉ基板２と、その上に形成されたＳｉＣ下地膜３と、を有する炭化ケイ素基板１ａ（第１の炭化ケイ素基板）が得られる。
ＳｉＣ下地膜３の表面についても良好な平坦性を有するものが得られる。しかしながら、シリコンの格子定数と炭化ケイ素の格子定数との違いなどが要因となって複数の欠損部３１が発生し、欠損部３１を介してＳｉ基板２からＳｉ原子が昇華することで、炭化ケイ素基板１ａは複数の欠損部３１のそれぞれに対応する位置に空孔３２が形成されている。
［２］次に、炭化ケイ素基板１ａに酸化処理を施す。これにより、空孔３２におけるＳｉ基板２の表面に酸化膜３３を形成する（酸化工程）。これにより、炭化ケイ素基板１（第２の炭化ケイ素基板）が得られる。
酸化処理は、いかなる方法で行われてもよいが、本実施形態では、酸素ガスを用いたドライ酸化法、あるいは水蒸気によるウェット酸化法により、酸素系ガス雰囲気中で炭化ケイ素基板１ａを加熱することにより行う。これにより、欠損部３１を介して空孔３２に酸素が供給される。その結果、空孔３２の内面においてＳｉ原子と酸素とが反応し、酸化ケイ素が効率よく生成される。この酸化ケイ素は、空孔３２の内面を覆うように生じるため、これにより、空孔３２の内面の蓋として機能する酸化膜３３が得られる（図３（ｃ）参照）。
なお、酸化膜３３が形成されるのは、空孔３２の内面に限定されていなくてもよく、例えば、Ｓｉ基板２とＳｉＣ下地膜３との界面の一部にも酸化膜３３が形成される場合がある。さらに、ＳｉＣ下地膜３の上面にも酸化膜３３よりも薄い酸化被膜５が形成される。酸化膜３３と酸化被膜５の厚さの違いは、ＳｉとＳｉＣの酸化速度の差により生じる。酸化処理温度など条件により異なるが、酸化被膜５の厚さは酸化膜３３に比べ１／３から１／５の厚さとなる。
酸素系ガス雰囲気は、酸素系ガスを含む処理ガスで構成される。酸素系ガスとしては、酸素を含むガスであれば特に限定されないものの、例えば、酸素、オゾン等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
酸化処理における炭化ケイ素基板１ａの加熱温度は、炭化処理におけるＳｉ基板２の加熱温度より低いのが好ましい。これにより、空孔３２がより拡大することを抑えることができる。本酸化処理は、空孔３２の表面に酸化膜３３を形成する処理であるが、形成が完了するまでの間は空孔３２の拡大も並行して生じるおそれがある。このため、酸化処理における加熱温度を炭化処理における加熱温度より低くすることによって、空孔３２の内面から昇華するＳｉ原子の量を少なく抑えることができる。その結果、空孔３２の拡大を抑制することができる。
酸化処理における加熱温度は、炭化処理における加熱温度よりも１０℃以上３００℃以下の幅で低いのが好ましく、２０℃以上２５０℃以下の幅で低いのがより好ましい。
一方、酸化処理における加熱温度は、Ｓｉが酸化し得る温度以上であればよいが、１２００℃以下であるのがより好ましく、１１００℃以下であるのがさらに好ましい。また、酸化処理における炭化ケイ素基板１ａの加熱時間は、前記加熱温度に曝される時間が０．５分以上であるのが好ましく、１分以上３００分以下であるのがより好ましく、５分以上１２０分以下であるのがさらに好ましい。
加熱条件を前記範囲内に設定することにより、空孔３２の拡大を最小限に抑えつつ、前述したような厚さの酸化膜３３を形成することができる。また、付加される熱エネルギーを最適化することによって、酸化ケイ素への転化速度が最適化されるため、酸化膜３３に生じる欠損部を最小限に抑えることができる。すなわち、酸化膜３３に欠損部が生じてしまい、それを介してＳｉの昇華が生じるのを抑制することができる。
また、酸化処理は、常圧雰囲気、加圧雰囲気および減圧雰囲気のいずれで行われてもよいが、好ましくは炭化ケイ素基板１ａを納めた処理室内を排気しつつ、処理ガスを導入した状態で行うようにすればよい。
なお、欠損部３１は、ＳｉＣ下地膜３の形成途中で塞がれてしまうものがある。しかしながら、このように塞がれた欠損部３１も、上記のような加熱条件で加熱されることにより、再び開口させることができる。これにより、開口した欠損部３１を介して酸素を供給し、Ｓｉ基板２とＳｉＣ下地膜３との界面に酸化膜３３を形成することができる。
酸化反応は、ＳｉＣ下地膜３の表面（上面や欠損部３１の内面等）にも生じる場合がある。この場合、図３（ｃ）に示すようにＳｉＣ下地膜３の表面にも酸化被膜５が形成される。ＳｉＣの酸化速度は、Ｓｉの酸化速度よりも遅いため、酸化被膜５の厚さは、酸化膜３３の厚さよりも薄い。
このような酸化被膜５が形成された場合には、必要に応じて、酸化被膜５を除去する処理を施すようにすればよい。
酸化被膜５を除去する処理は、特に限定されず、物理的に除去する方法であってもよいが、酸化被膜５をエッチング可能な処理液を用いたエッチング処理のような化学的に除去する方法であるのが好ましい（第３の工程）。例えば、フッ酸を含む水溶液（以下、「処理液」ともいう。）を作用させることでもよい。これにより、酸化被膜５が溶解され、除去される。その結果、ＳｉＣ下地膜３の清浄な上面が露出する。なお、酸化被膜５は、欠損部３１の上にも形成されるため、エッチング処理は酸化被膜５を除去するのに十分な時間だけ行えばよく、これより酸化膜３３がすべて除去されることはない。
なお、処理液におけるフッ酸の濃度は、例えば、０．１質量％以上５０質量％以下程度であるのが好ましい。また、エッチング処理の後、必要に応じて、純水等を用いた洗浄を行うようにしてもよい。
以上のようにして、Ｓｉ基板２と、ＳｉＣ下地膜３と、酸化膜３３と、を有する炭化ケイ素基板１（第３の炭化ケイ素基板）が得られる。
このようにして形成された炭化ケイ素基板１は、空孔３２の内面を覆う酸化膜３３により、それ以降、空孔３２からＳｉ原子が昇華するのを抑制することができる。このため、ＳｉＣ下地膜３に欠損部３１が含まれている場合であっても、炭化ケイ素基板１を用いた後続の処理に対するＳｉ原子昇華による悪影響が最小限に抑えられる。したがって、例えば、炭化ケイ素基板１の上に更にＳｉＣの層を成長させる場合には、高品質なＳｉＣの層を得ることができる。
なお、下地膜形成工程の終了後、炭化ケイ素基板１ａの温度を常温以上に保つ（好ましくは常温まで下げることなく）酸化工程を行うのが好ましい。これにより、２つの工程を連続して行うことができるので、本製造プロセスの簡素化および短時間化を図ることができる。
また、処理室内において炭化処理を施した（下地膜形成工程を行った）後、処理室内の雰囲気を変えるだけで本工程を連続して行うことができるので、炭化ケイ素基板１ａが外気に触れ難くなり、汚染や熱衝撃から炭化ケイ素基板１ａを保護することができる。
なお、常温とは、処理室が置かれた環境の温度のことをいい、一般的には５℃以上３５℃以下とされる。
また、下地膜形成工程において処理ガスを導入している場合、酸化工程に移行する際に処理ガスの種類を変更するようにすればよい。これにより、２つの工程を非常に簡単に切り替えることができる。
なお、空孔３２の内面を構成する結晶面は、Ｓｉの（１１１）面になるようにＳｉ基板２が構成されているのが好ましい。これにより、空孔３２の内面は、酸化処理に供されたときに、酸化反応が速く進む面となる。このため、短時間の酸化処理によって十分な厚さの酸化膜３３を形成することができるので、ＳｉＣ下地膜３の上面に形成される酸化被膜５の厚さを最小限に留めることができる。その結果、エッチング処理に要する時間の短縮化を図ることができる。
（第４実施形態）
本実施形態は、第２実施形態で説明した炭化ケイ素基板１０の製造方法を説明するものである。図４は、炭化ケイ素基板１０を製造する方法を説明するための図である。
炭化ケイ素基板１０は、第３実施形態で説明した炭化ケイ素基板１の製造工程の後に、更にＳｉＣ下地膜３上にＳｉＣ成長層４をエピタキシャル成長させる結晶成長工程（第４の工程）を施すことで製造される。ＳｉＣ下地膜３は、ＳｉＣ成長層４をエピタキシャル成長させるためのシード層として機能する。
まず、酸化被膜５が除去された炭化ケイ素基板１を用意する。当該炭化ケイ素基板１を図４（ａ）に示す。
図４（ａ）に示した炭化ケイ素基板１は、その上面（ＳｉＣ下地膜３の上面）には炭化ケイ素が露出している一方、空孔３２の内面には酸化膜３３が形成されているため、後続の加熱を行う工程においてＳｉ原子の昇華が抑えられるものである。このため、欠損部３１の影響は、ＳｉＣ成長層４が成長するにしたがって徐々になくなり、これによって高品質なＳｉＣ成長層４を効率よく成長させることができる。
ＳｉＣ成長層４は、例えば、処理室内に炭化ケイ素基板１を収納し、原料ガスを導入しつつ炭化ケイ素基板１を加熱することにより、ＳｉＣ下地膜３上に立方晶炭化ケイ素が堆積することで形成される。ＳｉＣ成長層４が形成された状態を図４（ｂ）に示す。
原料ガスとしては、炭素を含むガスとケイ素を含むガスとを所定の割合にて混合してなる混合ガス、炭素とケイ素とを所定の割合で含む炭素およびケイ素を含むガス、炭素を含むガスとケイ素を含むガスと炭素およびケイ素を含むガスとを所定の割合にて混合してなる複数種混合ガスが挙げられる。
このうち、炭素を含むガスとしては、例えば、エチレン（Ｃ２Ｈ４）の他、アセチレン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、ノルマルブタン（ｎ−Ｃ４Ｈ１０）、イソブタン（ｉ−Ｃ４Ｈ１０）、ネオペンタン（ｎｅｏ−Ｃ５Ｈ１２）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
また、ケイ素を含むガスとしては、例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、テトラクロロシラン（ＳｉＣｌ４）、トリクロロシラン（ＳｉＨＣｌ３）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
さらに、炭素およびケイ素を含むガスとしては、メチルシラン（ＳｉＨ３ＣＨ３）、ジメチルシラン（ＳｉＨ２（ＣＨ３）２）、トリメチルシラン（ＳｉＨ（ＣＨ３）３）等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
なお、原料ガスの組成は、立方晶炭化ケイ素の組成に応じて適宜設定される。これにより、化学量論的組成の立方晶炭化ケイ素で構成されたＳｉＣ成長層４を成長させることができる。
また、エピタキシャル成長における加熱温度、すなわち、エピタキシャル成長時のＳｉ基板２の温度は、６００℃以上１４００℃以下であるのが好ましく、８００℃以上１３５０℃以下であるのがより好ましく、９５０℃以上１１００℃以下であるのがさらに好ましい。なお、エピタキシャル成長における加熱時間は、ＳｉＣ成長層４の目的とする厚さに応じて適宜設定される。
また、エピタキシャル成長における処理室内の圧力は、特に限定されないが、１×１０−４Ｐａ以上大気圧（１００ｋＰａ）以下であるのが好ましく、１×１０−３Ｐａ以上１０ｋＰａ以下であるのがより好ましい。
以上のようにしてＳｉＣ下地膜３上にＳｉＣ成長層４をエピタキシャル成長させることにより、高品質なＳｉＣ成長層４を有する炭化ケイ素基板１０（図２参照）を効率よく得ることができる。
このような高品質なＳｉＣ成長層４を備える炭化ケイ素基板１０は、例えば高性能のパワーデバイスを高い製造効率で製造可能な半導体基板として好適に用いられる。
以上、本発明に係る炭化ケイ素基板および炭化ケイ素基板の製造方法を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。例えば、本発明に係る炭化ケイ素基板および炭化ケイ素基板の製造方法は、それぞれ、上述した実施形態に任意の工程を追加したものであってもよい。本発明は、本発明の主旨を逸脱しない範囲において広く適用が可能である。
１ 炭化ケイ素基板
１ａ 炭化ケイ素基板
２ Ｓｉ基板
３ ＳｉＣ下地膜
４ ＳｉＣ成長層
５ 酸化被膜
１０ 炭化ケイ素基板
３１ 欠損部
３２ 空孔
３３ 酸化膜

Claims (11)

  1. シリコン基板と、
    前記シリコン基板上に積層された炭化ケイ素下地膜と、
    前記炭化ケイ素下地膜を貫通する貫通孔と、
    前記貫通孔に対応して前記シリコン基板と前記炭化ケイ素下地膜との間に位置する空孔と、
    前記空孔の前記シリコン基板面を覆う酸化膜と、
    を有することを特徴とする炭化ケイ素基板。
  2. 前記炭化ケイ素下地膜の厚さは、２ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載の炭化ケイ素基板。
  3. 前記酸化膜の厚さは、３ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１または２に記載の炭化ケイ素基板。
  4. 更に、前記炭化ケイ素下地膜上に炭化ケイ素成長層を有することを特徴とする請求項１ないし３のいずれか１項に記載の炭化ケイ素基板。
  5. シリコン基板の一方の面側に炭化ケイ素下地膜を形成し、第１の炭化ケイ素基板を形成する第１の工程と、
    前記第１の炭化ケイ素基板に酸化処理を施し、第２の炭化ケイ素基板を形成する第２の工程と、
    を有し、
    前記第２の炭化ケイ素基板は、前記第１の炭化ケイ素基板における前記シリコン基板と前記炭化ケイ素下地膜との間の空孔に酸化膜が形成された基板であることを特徴とする炭化ケイ素基板の製造方法。
  6. 前記酸化処理は、前記第１の炭化ケイ素基板を、酸素系ガス雰囲気中で加熱する処理であることを特徴とする請求項５に記載の炭化ケイ素基板の製造方法。
  7. 更に、前記第２の炭化ケイ素基板にフッ酸を含む溶液を用いたエッチング処理を施し、第３の炭化ケイ素基板を形成する第３の工程を有することを特徴とする請求項５または６に記載の炭化ケイ素基板の製造方法。
  8. 前記第１の工程は、炭素系ガス雰囲気中で前記シリコン基板を加熱する工程を含むことを特徴とする請求項５ないし７のいずれか１項に記載の炭化ケイ素基板の製造方法。
  9. 前記第１の工程から前記第２の工程への移行に際し、前記第１の炭化ケイ素基板の温度を常温以上に保つことを特徴とする請求項５ないし８のいずれか１項に記載の炭化ケイ素基板の製造方法。
  10. 更に、前記第３の炭化ケイ素基板に炭化ケイ素をエピタキシャル成長させる第４の工程を有することを特徴とする請求項７ないし９のいずれか１項に記載の炭化ケイ素基板の製造方法。
  11. 前記第２の工程における加熱温度は、前記第１の工程における加熱温度より低い温度であることを特徴とする請求項５ないし１０のいずれか１項に記載の炭化ケイ素基板の製造方法。
JP2015102026A 2015-05-19 2015-05-19 炭化ケイ素基板および炭化ケイ素基板の製造方法 Active JP6592961B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015102026A JP6592961B2 (ja) 2015-05-19 2015-05-19 炭化ケイ素基板および炭化ケイ素基板の製造方法
US15/153,319 US9882010B2 (en) 2015-05-19 2016-05-12 Silicon carbide substrate and method for producing silicon carbide substrate
CN201610319055.8A CN106169497B (zh) 2015-05-19 2016-05-12 碳化硅基板以及碳化硅基板的制造方法
TW105115077A TW201700802A (zh) 2015-05-19 2016-05-16 碳化矽基板及碳化矽基板之製造方法
KR1020160060816A KR20160136245A (ko) 2015-05-19 2016-05-18 탄화 규소 기판 및 탄화 규소 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015102026A JP6592961B2 (ja) 2015-05-19 2015-05-19 炭化ケイ素基板および炭化ケイ素基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016216297A true JP2016216297A (ja) 2016-12-22
JP6592961B2 JP6592961B2 (ja) 2019-10-23

Family

ID=57325651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015102026A Active JP6592961B2 (ja) 2015-05-19 2015-05-19 炭化ケイ素基板および炭化ケイ素基板の製造方法

Country Status (5)

Country Link
US (1) US9882010B2 (ja)
JP (1) JP6592961B2 (ja)
KR (1) KR20160136245A (ja)
CN (1) CN106169497B (ja)
TW (1) TW201700802A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法
KR102463483B1 (ko) * 2017-08-29 2022-11-04 마이크론 테크놀로지, 인크 고 밴드 갭 재료를 포함하는 스트링 드라이버들을 갖는 디바이스들 및 시스템들, 및 형성 방법들
CN113113290B (zh) * 2021-04-02 2021-12-24 眉山博雅新材料股份有限公司 一种碳化硅晶体制备方法
FR3141281A1 (fr) * 2022-10-25 2024-04-26 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement semiconducteur hautement résistif et empilement associé

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766193A (ja) * 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置における酸化膜の形成方法
JP2002234799A (ja) * 2001-02-01 2002-08-23 Univ Tohoku ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
EP1531491A2 (en) * 1996-04-18 2005-05-18 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US6682627B2 (en) * 2001-09-24 2004-01-27 Applied Materials, Inc. Process chamber having a corrosion-resistant wall and method
EP1634323A4 (en) * 2003-06-13 2008-06-04 Univ North Carolina State COMPLEX OXIDES FOR USE IN SEMICONDUCTOR DEVICES AND ASSOCIATED METHODS
US20050196974A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Compositions for preparing low dielectric materials containing solvents
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP5693946B2 (ja) * 2010-03-29 2015-04-01 エア・ウォーター株式会社 単結晶３Ｃ−ＳｉＣ基板の製造方法
JP6051524B2 (ja) * 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
US9536954B2 (en) * 2014-10-31 2017-01-03 Seiko Epson Corporation Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766193A (ja) * 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置における酸化膜の形成方法
JP2002234799A (ja) * 2001-02-01 2002-08-23 Univ Tohoku ＳｉＣ膜の製造方法、及びＳｉＣ多層膜構造の製造方法
JP2012171830A (ja) * 2011-02-21 2012-09-10 Seiko Epson Corp 立方晶炭化珪素半導体基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
清水博文: "シリコンウエハー表面のデバイス特性に及ぼす影響", 応用物理, vol. 第66巻 第12号, JPN6018040278, 1997, JP, pages 1320 - 1325, ISSN: 0004002168 *

Also Published As

Publication number Publication date
US20160343570A1 (en) 2016-11-24
CN106169497A (zh) 2016-11-30
JP6592961B2 (ja) 2019-10-23
TW201700802A (zh) 2017-01-01
US9882010B2 (en) 2018-01-30
KR20160136245A (ko) 2016-11-29
CN106169497B (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
US10260166B2 (en) Method of growing high quality, thick SiC epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
US9644288B2 (en) Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP2006032655A (ja) 炭化珪素基板の製造方法
JP4894390B2 (ja) 半導体基板の製造方法
US20160126321A1 (en) Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
JP2006253617A (ja) ＳｉＣ半導体およびその製造方法
Yan et al. Effect of hydrogen flow on growth of 3C-SiC heteroepitaxial layers on Si (111) substrates
JP2018070435A (ja) 半導体基板の製造方法
WO2015097852A1 (ja) 単結晶ＳｉＣエピタキシャル膜の形成方法
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP2015078094A (ja) ＳｉＣ層の形成方法、３Ｃ−ＳｉＣエピタキシャル基板の製造方法、および３Ｃ−ＳｉＣエピタキシャル基板
JP6958041B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP2014237581A (ja) 立方晶炭化珪素半導体基板
JP2019014628A (ja) 炭化ケイ素膜付き基板の製造方法、炭化ケイ素膜付き基板および炭化ケイ素単結晶基板
JP5278094B2 (ja) 半導体基板の製造方法
JP6070736B2 (ja) 半導体基板
JP2016210656A (ja) 炭化ケイ素基板の検査方法および炭化ケイ素基板の製造方法
JP2017122047A (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2007149739A (ja) 半導体基板およびその製造方法
JP2017095305A (ja) 半導体基板の製造方法、半導体基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190909

R150 Certificate of patent or registration of utility model

Ref document number: 6592961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150