JP5267271B2 - 半導体基板の製造方法及び半導体基板 - Google Patents

半導体基板の製造方法及び半導体基板 Download PDF

Info

Publication number
JP5267271B2
JP5267271B2 JP2009077569A JP2009077569A JP5267271B2 JP 5267271 B2 JP5267271 B2 JP 5267271B2 JP 2009077569 A JP2009077569 A JP 2009077569A JP 2009077569 A JP2009077569 A JP 2009077569A JP 5267271 B2 JP5267271 B2 JP 5267271B2
Authority
JP
Japan
Prior art keywords
silicon
buffer layer
film
silicon carbide
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009077569A
Other languages
English (en)
Other versions
JP2010232379A (ja
JP2010232379A5 (ja
Inventor
幸宗 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009077569A priority Critical patent/JP5267271B2/ja
Publication of JP2010232379A publication Critical patent/JP2010232379A/ja
Publication of JP2010232379A5 publication Critical patent/JP2010232379A5/ja
Application granted granted Critical
Publication of JP5267271B2 publication Critical patent/JP5267271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、例えば立方晶の炭化珪素(3C−SiC)膜を有する半導体基板の製造方法及び半導体基板に関するものである。
パワーデバイスに用いられるワイドバンドギャップの半導体として、例えば炭化珪素が知られている。炭化珪素には、六方晶(4H−SiC、6H−SiCなど)、立方晶(3C−SiC)といった結晶形態が存在する。六方晶の炭化珪素は、4H−SiC単結晶基板、6H−SiC単結晶基板が開発されており、半導体装置の開発に使用されている。しかし、立方晶の炭化珪素は、次世代低損失のパワーデバイスに用いられる半導体材料として期待されているものの、立方晶の炭化珪素基板は、高コストでウエハの大口径化が難しいという問題がある。そのため、安価なシリコン単結晶基板の上に3C−SiCをエピタキシャル成長させることが検討されている。
ところが、Siの格子定数が0.543nm、3C−SiCの格子定数が0.436nmであり、両者の格子定数は、20%程度異なる。そのため、シリコン基板上に形成される3C−SiCに結晶欠陥が発生してしまう。そこで、Siの格子定数と3C−SiCの格子定数との間の格子定数を有する二酸化ジルコニウム(ZrO)を主成分とするバッファ層をシリコン基板上に形成し、そのバッファ層上に3C−SiC膜をエピタキシャル成長する方法が提案されている(例えば、特許文献1参照)。この方法では、バッファ層を設けることでシリコン基板と3C−SiCとの間の格子定数の差を緩和し、結晶欠陥を抑制する。
特開2003−1864号公報
しかしながら、上記従来の製造方法においても、以下の課題が残されている。すなわち、ZrOなどの金属酸化物がイオン性結晶であるため、金属酸化物の構成元素である酸素が熱処理などの加熱によって移動しやすくなる。したがって、一般に1000℃以上の成長温度で形成される3C−SiC膜のエピタキシャル成長では、エピタキシャル成長する前に非晶質なシリコン酸化膜が形成されてしまうので、良質なエピタキシャル成長が阻害されるという問題がある。
本発明は、上記従来の問題に鑑みてなされてもので、良好な立方晶の炭化珪素膜を形成可能な半導体基板の製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる半導体基板の製造方法は、シリコン基板上に炭化珪素膜を形成する半導体基板の製造方法であって、前記シリコン基板上にバッファ層を形成する第1の工程と、前記バッファ層上にシリコン膜を形成する第2の工程と、前記シリコン膜を炭化して前記炭化珪素膜を形成する第3の工程と、を含み、前記バッファ層は、シリコンの格子定数と前記炭化珪素膜の格子定数との間の格子定数を有する金属酸化物で構成され、前記第3の工程は、炭化水素系ガスの雰囲気下で行われ、前記バッファ層は、二酸化ハフニウムで形成されていること、を特徴とする。また、本発明にかかる半導体基板は、シリコン基板と、前記シリコン基板の上に配置されたバッファ層と、前記バッファ層の上に配置された炭化珪素膜と、を含み、前記バッファ層は、シリコンの格子定数と前記炭化珪素膜の格子定数との間の格子定数を有する金属酸化物で構成され、前記バッファ層は、二酸化ハフニウムを含むことを特徴とする。
この発明では、シリコン膜の成長及び炭化が低い温度で行われるため、バッファ層中の酸素の移動を規制し、良好な炭化珪素膜を形成できる。
すなわち、バッファ層上に立方晶の炭化珪素膜ではなくシリコン膜を成長させると、シリコン膜を成長させる温度が炭化珪素膜を成長させる温度よりも低いため、シリコン膜を成長させる工程におけるバッファ層中の酸素の移動を制限できる。そして、このシリコン膜を炭化処理によって炭化珪素膜とすると、シリコン膜を炭化処理する温度が炭化珪素膜を成長させる温度よりも低いため、先と同様に、炭化処理中におけるバッファ層中の酸素の移動を制限できる。このように、バッファ層中の酸素の移動に起因する非晶質なシリコン酸化膜が形成されないため、良好な立方晶の炭化珪素膜を形成することができる。
なお、炭化処理によって形成された炭化珪素膜は、低温で形成されることから安定した立方晶構造をとると共に、例えば1000℃以上の高温処理においても安定している。そのため、炭化珪素膜上に従来と同様の方法で立方晶の炭化珪素からなる層を積層欠陥なくエピタキシャル成長することができる。
また、本発明の半導体基板の製造方法は、前記炭化水素ガスの雰囲気は、真空環境の下に前記炭化水素系ガスを導入することで形成されることが好ましい。
この発明では、例えば10−7Pa程度の超高真空環境下で前記炭化水素系ガスを導入することで、より低温で炭化処理が行えるため、バッファ層中の酸素の移動をさらに制限することができる。これにより、欠陥の少ない炭化珪素膜をより確実に形成できる。
また、本発明の半導体基板の製造方法は、前記バッファ層は、二酸化ハフニウムで形成されていることが好ましい。
この発明では、二酸化ハフニウムをバッファ層として用いることで、良好な炭化珪素膜を形成する。
本発明の一実施形態における半導体基板を示す概略斜視図である。 本発明の一実施形態における半導体基板の製造方法を示す工程図である。 加熱温度とシリコン膜の成長レートとの関係を示すグラフである。
以下、本発明における半導体基板の製造方法の一実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
本実施形態における半導体基板1は、図1に示すように、シリコン基板11と、シリコン基板11上に形成されたバッファ層12と、バッファ層12上に形成された炭化珪素膜13と、炭化珪素膜13上に形成されたエピタキシャル層14と、を備える。
シリコン基板11は、例えばCZ法(チョクラルスキー法)により引き上げられたシリコン単結晶インゴットをスライス、研磨して形成されている。
バッファ層12は、例えば立方晶または正方晶の結晶構造をとる二酸化ハフニウム(HfO)で形成されており、エピタキシャル成長によって形成された単結晶層である。HfOの格子定数は、シリコン基板11を構成する珪素(Si)の格子定数0.543nmと炭化珪素膜13を構成する3C−SiCの格子定数0.436nmとの間となっている。
炭化珪素膜13は、エピタキシャル成長によってバッファ層12上に形成された後述するシリコン膜15を炭化することによって形成されている。
エピタキシャル層14は、立方晶の炭化珪素で形成されており、エピタキシャル成長によって炭化珪素膜13上に形成されている。
次に、以上のような構成からなる半導体基板1の製造方法について説明する。
まず、シリコン基板11の表面をフッ酸によりエッチングし、シリコン基板11の表面に付着している酸化膜を除去する(図2(a))。
そして、シリコン基板11上にバッファ層12を形成する。ここでは、HfOをアトミックレイヤエピタキシ(ALE)法やスパッタ法、化学蒸着(CVD)法などを用いてシリコン基板11上にバッファ層12をエピタキシャル成長する。これにより、シリコン基板11上に立方晶または正方晶の構造を有するバッファ層12が形成される(図2(b))。
続いて、バッファ層12上にシリコン膜15を形成する。ここでは、超高真空CVD装置を用いて、Siの原料ガスとして例えばジシラン(Si)を供給し、バッファ層12上にSiをエピタキシャル成長させる。このとき、10−7Pa程度の超高真空環境下で原料ガスを導入することによってシリコン膜15を形成しているため、例えば700℃程度の低温であっても十分な成長レートでシリコン膜15が形成される(図2(c))。
ここで、図3に、Siを原料ガスとして用いた場合のシリコン膜15の成長レートを示す。図3に示すように、700℃で100nm/分程度の成長レートが得られ、500℃程度であっても1nm/分程度の成長レートが得られることが分かる。そのため、超高真空環境下で十分低い温度でシリコン膜15を成長することで、バッファ層12中の酸素の移動をより確実に制限できる。
なお、Siの原料ガスとしては、ジシランに限らず、シラン(SiH)やテトラクロロシラン(SiCl)、トリクロロシラン(SiHCl)、ジクロロシラン(SiHCl)、モノクロロシラン(SiHCl)、ヘキサクロロジシラン(SiCl)など、他の原料ガスを用いてもよい。
そして、シリコン膜15を炭化処理する。ここでは、超高真空環境下で炭化水素系ガスとしてエチレン(C)を供給することにより、シリコン膜15を炭化して炭化珪素膜13を形成する(図2(d))。このとき、10−7Pa程度の超高真空環境下で炭化水素系ガスを供給することによって炭化処理を行っているため、例えば750℃程度の低温であってもシリコン膜15を炭化して炭化珪素膜13とすることができる。なお、超高真空環境下でない高真空環境下であっても、例えば800℃程度の低温でシリコン膜15を炭化して炭化珪素膜13とすることができる。
ここで、炭化水素系ガスとしては、エチレンのほか、例えばプロパン(C)やアセチレン(C)、メタン(CH)、ノルマルブタン(n−C10)、イソブタン(i−C10)、ネオペンタン(neo−C12)などが挙げられる。アセチレンでは、アセチレンを構成する炭素原子が二重結合していることから、炭化処理の温度を低下させることが可能となる。また、ノルマルブタンやイソブタン、ネオペンタンでは、分解温度が低いことから、炭化処理の温度を低下させることが可能となる。
このように、シリコン膜15を炭化して炭化珪素膜13を形成することで、バッファ層12上に炭化珪素膜を直接エピタキシャル成長させるための温度(一般的に例えば1000℃)よりも低い温度で炭化珪素膜13が形成される。このため、バッファ層12を構成するHfO中の酸素の移動が制限され、形成される炭化珪素膜13に酸素が移動して非晶質なシリコン酸化物膜が形成されることが抑制される。
なお、バッファ層12の格子定数がシリコン基板11の格子定数と炭化珪素膜13の格子定数との間であるため、格子定数の差に起因する結晶欠陥密度が低い炭化珪素膜13が形成される。
その後、炭化珪素膜13上にエピタキシャル層14を形成する。ここでは、例えば超高真空環境下でCVD法を用いて炭化珪素膜13上にエピタキシャル層14をエピタキシャル成長する(図2(e))。
このとき、供給される原料ガスとしては、例えばモノメチルシラン(SiHCH)やジメチルシラン((CHSiH)、トリメチルシラン(SiH(CH)、ヘキサメチルジシラン(Si(CH))、テトラエチルシラン(Si(C))などのSi−C原料ガスが挙げられる。なお、供給される原料ガスとしては、シランやジシラン、テトラクロロシラン、トリクロロシラン、ジクロロシラン、モノクロロシラン、ヘキサクロロジシランなどのSi原料ガスと、メタン(CH)やアセチレン、エチレン、エタン(C)、プロパン(C)、ノルマルブタン、イソブタン、ネオペンタンなどのC原料ガスとの混合ガスであってもよく、上記Si−C原料ガスとSi原料ガスとの混合ガスや上記Si−C原料ガスとC原料ガスとの混合ガス、上記Si−C原料ガスとSi原料ガスとC原料ガスとの混合ガスであってもよい。ここで上げられた原料ガスを用いた場合には、800℃以下の低温でエピタキシャル層14をエピタキシャル成長させることができる。
なお、3C−SiCからなるエピタキシャル層14は、上述したように1000℃程度の高温でエピタキシャル成長される。しかし、バッファ層12上に炭化珪素膜13が形成されており、この炭化珪素膜13が安定した立方晶構造をとるため、例えば1000℃以上の高温環境下で3C−SiCをエピタキシャル成長させても、バッファ層12中の酸素がバッファ層12から抜けない。このため、エピタキシャル層14は、炭化珪素膜13上に積層欠陥が低減されて形成される。
以上のようにして、半導体基板1を製造する。
以上のように、本発明にかかる半導体基板1の製造方法では、立方晶の炭化珪素膜をバッファ層12上に直接成長させるよりも低温でシリコン膜15の成長及び炭化処理が行われ、バッファ層12中の酸素の移動が制限されるので、良好な炭化珪素膜13を形成できる。そして、この炭化珪素膜13が1000℃以上の高温に対しても安定しているため、炭化珪素膜13上に従来と同様の方法でエピタキシャル層14を少ない積層欠陥で形成できる。
また、超高真空環境下でより低温でシリコン膜15の炭化処理を行うことで、バッファ層12中の酸素の移動をさらに制限することができる。これにより、さらに良好な炭化珪素膜13を形成できる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、バッファ層は、HfOに限らず、ZrOなど格子定数がSiの格子定数と3C−SiCの格子定数との間であって立方晶または正方晶の結晶構造をとる他の金属酸化物を用いてもよい。
また、超高真空環境下でシリコン膜の形成や炭化処理を行っているが、超高真空環境下に限らず、従来の高真空環境下で行ってもよい。
そして、炭化結晶膜上にエピタキシャル層が形成されているが、エピタキシャル層が形成されていなくてもよい。
1 半導体基板、11 シリコン基板、12 バッファ層、13 炭化珪素膜、15 シリコン膜

Claims (3)

  1. シリコン基板上に炭化珪素膜を形成する半導体基板の製造方法であって、
    前記シリコン基板上にバッファ層を形成する第1の工程と、
    前記バッファ層上にシリコン膜を形成する第2の工程と、
    前記シリコン膜を炭化して前記炭化珪素膜を形成する第3の工程と、
    を含み、
    前記バッファ層は、シリコンの格子定数と前記炭化珪素膜の格子定数との間の格子定数を有する金属酸化物で構成され、
    前記第3の工程は、炭化水素系ガスの雰囲気下で行われ
    前記バッファ層は、二酸化ハフニウムで形成されていること、
    を特徴とする半導体基板の製造方法。
  2. 前記炭化水素ガスの雰囲気は、真空環境の下に前記炭化水素系ガスを導入することで形成されることを特徴とする請求項1に記載の半導体基板の製造方法。
  3. シリコン基板と、
    前記シリコン基板の上に配置されたバッファ層と、
    前記バッファ層の上に配置された炭化珪素膜と、
    を含み、
    前記バッファ層は、シリコンの格子定数と前記炭化珪素膜の格子定数との間の格子定数を有する金属酸化物で構成され
    前記バッファ層は、二酸化ハフニウムを含むことを特徴とする半導体基板。
JP2009077569A 2009-03-26 2009-03-26 半導体基板の製造方法及び半導体基板 Expired - Fee Related JP5267271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009077569A JP5267271B2 (ja) 2009-03-26 2009-03-26 半導体基板の製造方法及び半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077569A JP5267271B2 (ja) 2009-03-26 2009-03-26 半導体基板の製造方法及び半導体基板

Publications (3)

Publication Number Publication Date
JP2010232379A JP2010232379A (ja) 2010-10-14
JP2010232379A5 JP2010232379A5 (ja) 2012-04-12
JP5267271B2 true JP5267271B2 (ja) 2013-08-21

Family

ID=43047939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009077569A Expired - Fee Related JP5267271B2 (ja) 2009-03-26 2009-03-26 半導体基板の製造方法及び半導体基板

Country Status (1)

Country Link
JP (1) JP5267271B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692801B2 (ja) * 2011-03-30 2015-04-01 独立行政法人産業技術総合研究所 半導体の製造方法及び半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160757A (ja) * 1986-01-08 1987-07-16 Sharp Corp 半導体基板
JPH06216043A (ja) * 1993-01-19 1994-08-05 Canon Inc 半導体薄膜の作成方法
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Tdk株式会社 電子デバイス用基板
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate

Also Published As

Publication number Publication date
JP2010232379A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
US9758902B2 (en) Method for producing 3C-SiC epitaxial layer, 3C-SiC epitaxial substrate, and semiconductor device
US9882010B2 (en) Silicon carbide substrate and method for producing silicon carbide substrate
US9362368B2 (en) Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
JP5573725B2 (ja) 立方晶炭化珪素半導体基板の製造方法
Hens et al. Epitaxial growth of cubic silicon carbide on silicon using hot filament chemical vapor deposition
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
US9536954B2 (en) Substrate with silicon carbide film, semiconductor device, and method for producing substrate with silicon carbide film
JP5720140B2 (ja) 立方晶炭化ケイ素膜の製造方法及び立方晶炭化ケイ素膜付き基板の製造方法
JP4311217B2 (ja) 3C−SiC結晶の成長方法
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
JP2015078094A (ja) SiC層の形成方法、3C−SiCエピタキシャル基板の製造方法、および3C−SiCエピタキシャル基板
JP5353037B2 (ja) 炭化珪素ウェーハ
JP5278094B2 (ja) 半導体基板の製造方法
US11142821B2 (en) Method for producing single crystal substrate having a plurality of grooves using a pair of masks
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP6573514B2 (ja) SiC単結晶基板の前処理方法及びエピタキシャルSiCウェハの製造方法
JP2019014628A (ja) 炭化ケイ素膜付き基板の製造方法、炭化ケイ素膜付き基板および炭化ケイ素単結晶基板
JP2015120610A (ja) ダイヤモンド基板及びその製造方法
JP2014237581A (ja) 立方晶炭化珪素半導体基板
JP2016210656A (ja) 炭化ケイ素基板の検査方法および炭化ケイ素基板の製造方法
JP2018070435A (ja) 半導体基板の製造方法
JP2016023117A (ja) 立方晶炭化珪素半導体基板、および立方晶炭化珪素半導体基板の製造方法
JP2016088836A (ja) 炭化ケイ素膜付き基板、半導体装置および炭化ケイ素膜付き基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5267271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees