CN103765559B - SiC外延晶片及其制造方法 - Google Patents

SiC外延晶片及其制造方法 Download PDF

Info

Publication number
CN103765559B
CN103765559B CN201280042735.XA CN201280042735A CN103765559B CN 103765559 B CN103765559 B CN 103765559B CN 201280042735 A CN201280042735 A CN 201280042735A CN 103765559 B CN103765559 B CN 103765559B
Authority
CN
China
Prior art keywords
sic
single crystal
crystal substrate
sic single
bpd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280042735.XA
Other languages
English (en)
Other versions
CN103765559A (zh
Inventor
百濑贤治
小田原道哉
武藤大祐
影岛庆明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN103765559A publication Critical patent/CN103765559A/zh
Application granted granted Critical
Publication of CN103765559B publication Critical patent/CN103765559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

本发明提供层积缺陷的面密度被减小的SiC外延晶片及其制造方法。那样的SiC外延晶片的制造方法，其特征在于，具有：确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序；基于比率，确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序；以及使用上限以下的SiC单晶基板，以与在确定比率的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜的工序。

Description

SiC外延晶片及其制造方法
技术领域
本发明涉及SiC外延晶片及其制造方法。
本申请基于2011年9月9日在日本提出的专利申请2011-197626号要求优先权，将其内容援引于本申请中。
背景技术
碳化硅（SiC）具有与硅（Si）相比绝缘破坏电场约大10倍、带隙也约大3倍等优异的特性，所以向功率器件、高温工作器件等的应用受到期待。
该SiC器件一般使用SiC外延晶片制作，该SiC外延晶片是在由采用升华再结晶法等生长的SiC的块状单晶加工而得到的SiC单晶基板上，通过化学气相生长法（Chemical Vapor Deposition：CVD）等生长成为器件的活性区域的SiC外延膜而成的。
已知在SiC单晶基板中存在很多晶体缺陷，该晶体缺陷向外延膜传播。由此，考虑了该传播的用于提高外延膜的品质的技术开发正在推进。
作为非破坏地检测SiC单晶基板和/或在其上形成了外延膜的SiC外延晶片内所包含的位错、层积缺陷等晶体缺陷的方法，已知X射线形貌法（非专利文献1、2）和光致发光法（专利文献1）。
已知在SiC单晶中，作为线状的晶体缺陷存在3种位错（贯通螺旋位错、贯通刃状位错、基底面位错）。贯通螺旋位错（Threading ScrewDislocation：TSD）是沿c轴方向传播的伯格斯矢量为<0001>或者其2倍的位错。另外，贯通刃状位错（Threading Edge Dislocation：TED）是沿c轴方向传播的伯格斯矢量为1/3<11-20>的位错。此外，基底面位错（BasalPlane Dislocation：BPD）是存在于c面的伯格斯矢量为1/3<11-20>的位错。
SiC外延膜一般是使SiC单晶基板从（0001）面（c面）向<11-20>方向以10°以内的偏离角倾斜而有意地提高了台阶密度的面为生长面，通过向台阶的横向的晶体生长（阶流生长）来形成的。
这样，因为将相对于c面具有偏离角的面设为生长面，所以存在于c面的基底面位错（BPD）也会在生长面露出。另外，沿c轴方向延伸的贯通螺旋位错（TSD）以及贯通刃状位错（TED）也在生长面露出。
传播到外延膜的基底面位错（BPD）在外延膜中不稳定，容易分解为能量上有利的两个肖克利不全位错，在这两个肖克利不全位错之间产生层积缺陷。因为层积缺陷作为载流子的寿命抑制因数发挥作用，所以电流集中于层积缺陷不存在的区域从而电流流动的面积变小，其结果，使导通电阻增大。进而，在pn二极管等双极性器件中，上述两个不全位错的一方具有Si作为晶核，另一方具有C作为晶核，只有具有Si晶核的不全位错因电子与空穴的再结合能量而移动，从而层积缺陷的面积扩大（非专利文献3）。
另外，已知外延膜中的胡萝卜缺陷（carrot defects）通过SiC单晶基板的基底面位错（BPD）与贯通螺旋位错（TSD）的相互作用而形成。
现有技术文献
专利文献
专利文献1：日本特开2004-289023号公报
非专利文献
非专利文献1：J.Crystal Growth,271（2004）1
非专利文献2：Mat.Sci.Forum527-529（2006）231
非专利文献3：H.Jacobson et al.,J.Appl.Phys.95（2004）1485
发明内容
如上所述，已知存在于SiC单晶基板的生长面的基底面位错（BPD）的一部分在SiC外延膜中成为层积缺陷。另外，已知胡萝卜缺陷通过SiC单晶基板的基底面位错（BPD）与贯通螺旋位错（TSD）的相互作用而形成。
但是，虽然在存在于SiC单晶基板的生长面的基底面位错之中，在SiC单晶基板上形成的SiC外延膜中成为层积缺陷的比率依赖于种种因素已为本领域专业人员所知，但是并不明确地知道该因素是什么样的因素、主要的因素是什么等。由此，实际上，使用何种程度的基底面位错（BPD）的面密度的SiC单晶基板，在SiC外延膜形成何种程度的面密度的基底面位错（BPD）所引起的层积缺陷，即使是本领域技术人员也不能推测。对于胡萝卜缺陷也是同样的状况。
本发明者们，发现了具有如下规则性：在以规定的外延膜的生长条件在规定的偏离角的SiC单晶基板上形成了规定膜厚的SiC外延膜的情况下，在该SiC外延膜中形成的基板的基底面位错（BPD）所引起的层积缺陷的面密度，与SiC单晶基板中的基底面位错（BPD）的面密度大致成比例。由此，在以规定的外延膜的生长条件使用规定的偏离角的SiC单晶基板形成规定膜厚的SiC外延膜的情况下，若在该SiC单晶基板的生长面的基底面位错（BPD）的面密度是已知的，则能够预测所形成的SiC外延膜中的基底面位错（BPD）所引起的层积缺陷的面密度，从而想到了本发明。
另外，对于胡萝卜缺陷，也发现了在基底面位错（BPD）以及贯通螺旋位错（TSD）的密度高的情况下，SiC外延膜中的胡萝卜缺陷的面密度与SiC单晶基板中的基底面位错（BPD）的面密度相关。由此，在以规定的外延膜的生长条件使用规定的偏离角的SiC单晶基板形成规定膜厚的SiC外延膜的情况下，若在该SiC单晶基板的生长面的基底面位错（BPD）以及贯通螺旋位错（TSD）的面密度是已知的，则能够预测所形成的SiC外延膜中的胡萝卜缺陷的面密度，从而想到了本发明。
本发明的目的，在于提供SiC外延膜中以SiC单晶基板的生长面的基底面位错为起源的层积缺陷的面密度被降低了的SiC外延晶片及其制造方法。
另外，本发明的目的在于提供SiC外延膜中胡萝卜缺陷的面密度被降低了的SiC外延晶片及其制造方法。
为了达成上述目的，本发明采用了以下的结构。
（1）一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有：确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比例的工序；基于所述比率，确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序；以及使用所述上限以下的SiC单晶基板，以与在确定所述比例的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
（2）根据权利要求1所述的SiC外延晶片的制造方法，其特征在于，在确定所述比率时，通过X射线形貌或者光致发光中的任一种方法测定所述生长面的BPD的面密度、以及所述生长面的BPD所引起的所述SiC外延膜中的层积缺陷的面密度。
（3）根据权利要求1或者2中的任一项所述的SiC外延晶片的制造方法，其特征在于，所述上限为1.0×103个/cm2以下。
（4）一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有：确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）以及贯通螺旋位错（TSD）之中，在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为胡萝卜缺陷的比率的工序；基于所述比率，确定使用的SiC单晶基板的生长面中BPD和TSD的面密度的上限的工序；以及使用所述上限以下的SiC单晶基板，以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序。
（5）一种SiC外延晶片，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，其特征在于，SiC外延膜中SiC单晶基板的BPD所引起的层积缺陷的面密度为0.1个/cm2以下。
根据上述结构，能够提供层积缺陷的面密度被降低了的SiC外延晶片。另外，能够提供胡萝卜缺陷的面密度被降低了的SiC外延晶片。
附图说明
图1是SiC单晶基板的形貌图像，（a）是基底面位错（BPD）密度为6.5×104个/cm2的像，（b）是基底面位错（BPD）密度为5.5×103个/cm2的像。
图2是使用了图1所示的SiC单晶基板的SiC外延晶片的PL（Photoluminescence）像，（a）是层积缺陷（SF）密度为2.5×102个/cm2的像，（b）是9.2个/cm2的像。
图3是对于表1所示的数据，示出SiC单晶基板的基底面位错（BPD）密度与外延膜中的层积缺陷（SF）密度的相关性的图。
图4是SiC单晶基板的形貌图像，（a）是基底面位错（BPD）密度为5.0×104个/cm2且贯通螺旋位错（TSD）密度为2.8×104个/cm2的像，（b）是基底面位错（BPD）密度为2.0×104个/cm2且贯通螺旋位错（TSD）密度为5.4×103个/cm2的像。
图5是使用了图4所示的SiC单晶基板的SiC外延晶片的坎德拉像，（a）是使用了图4（a）所示的SiC单晶基板的像，（b）是使用了图4（b）所示的SiC单晶基板的像。
图6是通过使用激光的光学式表面检查装置测定了4°偏离角的SiC外延晶片的Si面的像，（a）是示出本发明的SiC外延晶片的像，（b）是示出以往的SiC外延晶片的像。
具体实施方式
以下，对应用了本发明的SiC外延晶片及其制造方法，使用附图详细地说明。
[SiC外延晶片]
图1（a）以及（b）示出通过X射线形貌法得到的SiC单晶基板的形貌图像。图1（a）以及（b）分别是基底面位错（BPD）的面密度为6.5×104个/cm2、5.5×103个/cm2的像。
像中的箭头示出基底面位错（BPD）的一部分。
<X射线形貌测定>
在本发明中，通过使用反射X射线形貌对来自碳化硅单晶晶片的X射线衍射光进行测定，能够检测晶片面内的晶体缺陷。通过使用反射X射线形貌，存在能够不并用蚀刻等破坏性手法而非破坏性地进行晶体缺陷的位置的检测这一优点。
作为本发明中所使用的X射线源，为了对晶体中的基底面位错、贯通刃状位错、贯通螺旋位错分离进行检测，使用了同步加速器放射光。本说明书所示的数据是使用了Spring-8的同步加速器放射光而得到的数据。
使用单色器将波长为的X射线作为入射光进行了反射X射线形貌的测定。作为使X射线衍射时的衍射矢量（g-vector），只要能够实现本发明的目的就不特别地限制，但通常对于4H-SiC晶体使用11-28或者1-108。在本说明书中，示出使用了11-28的形貌图像。
通过将X射线照射到样本上，并对从该样本反射而来的衍射光进行检测，能够得到形貌图像。对于该形貌图像的取得，为了获得为了判定缺陷种类足够的分辨率，使用高分辨率的X射线片、原子核照相板等记录介质。本次使用了原子核照相板。从该图像中，计数了基底面位错、贯通刃状位错以及贯通螺旋位错的数量。
图2（a）以及（b）示出对于在图1（a）以及（b）所示的SiC单晶基板形成了厚度10μm的SiC外延膜的SiC外延晶片，通过光致发光（PL）图像法得到的PL像。此外，图2（a）以及（b）的SiC外延晶片是在相同制造批次中同时进行了成膜的外延晶片。
图2（a）以及（b）分别是外延膜中的层积缺陷（SF）的面密度为2.5×102个/cm2、9.2个/cm2的图。
图像中的箭头示出基底面位错（BPD）的一部分或者层积缺陷（SF）的一部分。
在表1中，对于SiC单晶基板示出4个基底面位错（BPD）的面密度、和在该BPD面密度的SiC单晶基板形成了厚度10μm的SiC外延膜的SiC外延晶片中外延膜中的层积缺陷的面密度。4个基底面位错（BPD）的面密度，除了图1所示的SiC单晶基板的样本的情况之外，还是3.2×104个/cm2以及3.0×102个/cm2的情况。
[表1]
图3示出对于表1所示的数据，将横轴设为SiC单晶基板的基底面位错（BPD）的面密度，将纵轴设为外延膜中的层积缺陷（SF）的面密度的图。
可知，BPD面密度与SF面密度具有大致的比例关系。因为具有所述关系，所以能够确定为了制作具有期望的SF面密度的SiC外延晶片所需要的SiC单晶基板的BPD面密度的上限。
图4（a）以及（b）示出通过放射光形貌法得到的SiC单晶基板的形貌图像。
图4（a）以及（b）分别是基底面位错（BPD）的面密度为5.0×104个/cm2且贯通螺旋位错（TSD）的面密度为2.8×104个/cm2、和基底面位错（BPD）的面密度为2.0×104个/cm2且贯通螺旋位错（TSD）的面密度为5.4×103个/cm2的像。
在图4（a）的像中，示出了典型的基底面位错（BPD）以及贯通螺旋位错（TSD）。
图5（a）以及（b）示出对于在图4（a）以及（b）所示的SiC单晶基板形成了厚度10μm的SiC外延膜的SiC外延晶片，通过光学式表面检查装置（Candela）得到的坎德拉像。此外，图5（a）以及（b）的SiC外延晶片是在相同制造批次中同时进行了成膜的外延晶片。
在图5（a）以及（b）的各个中，左侧的像是示出缺陷图的像，右侧的像是左侧的缺陷图的以箭头示出的坎德拉像。
图5（a）以及（b）分别是外延膜中的胡萝卜缺陷密度为20.2个/cm2、0.2个/cm2的像。
[SiC外延晶片的制造方法]
以下，对作为本发明的实施方式的SiC外延晶片的制造方法详细地说明。
（第1实施方式）
作为本发明的第1实施方式的SiC外延晶片的制造方法，是在具有偏离角的SiC单晶基板上具备SiC外延层的SiC外延晶片的制造方法，其特征在于，包括：确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在SiC单晶基板上形成的、规定膜厚的SiC外延膜中成为层积缺陷的比率的工序；基于比率，确定使用的SiC单晶基板的生长面中BPD面密度的上限的工序；以及使用上限以下的SiC单晶基板，以与在确定比率的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜的工序。
<SiC单晶基板>
作为SiC单晶基板可以使用任意多型的基板，可以使用为了制作实用的SiC器件而主要使用的4H-SiC。作为SiC器件的基板，使用由通过升华法等制作出的块状晶体加工而得到的SiC单晶基板，通常，在其上通过化学气相生长法（CVD）形成成为SiC器件的活性区域的SiC外延膜。
另外，作为SiC单晶基板的偏离角可以使用任意偏离角，虽没有限定，但从削减成本的观点出发，优选偏离角小的SiC单晶基板，例如0.4°～5°的SiC单晶基板。作为能够使其阶流生长的偏离角，0.4°可以说是下限。
在SiC单晶基板为直到2英寸左右的尺寸的情况下，SiC单晶基板的偏离角主要使用8°。在该偏离角下，晶片表面的台阶（terrace）宽度小，可容易地得到阶流生长，但是偏离角越大，从SiC晶锭得到的晶片枚数就越少，所以在3英寸以上的SiC基板中，主要使用4°左右的偏离角的基板。
偏离角越低，SiC单晶基板的表面的台阶宽度就越大，所以进入台阶端的迁移原子的进入速度，即台阶端的生长速度容易产生偏差，其结果，快的生长速度的台阶追赶慢的生长速度的台阶而合体，容易产生台阶束。另外，例如，在0.4°的偏离角的基板中，与4°的偏离角的基板相比台阶宽度变为10倍，阶流生长的长度变长一个数量级，所以需要注意如下方面：需要对以往4°的偏离角的基板所使用的阶流生长的条件进行调整。
作为SiC单晶基板，可以使用SiC外延层的生长面被加工为凸状的基板。
在SiC外延晶片的制造（SiC外延层的形成（生长））时，SiC单晶基板的背面由被加热了的基座（susceptor）直接加热，但是表面（SiC外延层的形成面）处于在露出于真空空间的状态，不被直接加热。进而，作为载气的氢在表面上流动，所以热被带走。由于这些状况，外延生长时的表面相对于背面成为低的温度。起因于该温度差的热膨胀的大小是表面比背面小，在外延生长时SiC单晶基板变形为表面发生凹陷。从而，通过作为SiC单晶基板，使用SiC外延层的生长面被加工为凸状的基板，变得能够作为SiC单晶基板以消除了外延生长时的基板的凹陷（翘曲）的状态进行外延生长。
SiC外延层的厚度不特别地限定，例如，若以典型的生长速度4μm/小时进行2.5小时成膜，则成为10μm的厚度。
<研磨工序>
在SiC单晶基板上形成SiC外延层之前，首先，对SiC单晶基板进行研磨。
在该研磨工序中，以日本特开2011-49496号公报所记述的、其表面的晶格无序层成为3nm以下的程度为基准进行研磨。
所谓“晶格无序层”，是指如日本特开2011-49496号公报的图7以及图8所示那样，在TEM的晶格像（能够确认晶格的像）中，与SiC单晶的原子层（晶格）对应的条纹状构造或者其条纹的一部分变得不明了的层。
此处，SiC单晶基板的存在于生长面的基底面位错（BPD）的面密度主要由该<研磨工序>的加工程度来确定。
为了得到期望的层积缺陷（SF）的面密度的SiC外延晶片，使用以下记述的研磨方法进行研磨，直到使SiC单晶基板的存在于生长面的基底面位错（BPD）的面密度达到在<上限确定工序>中确定的上限的面密度以下。
例如，为了制造使层积缺陷面密度为0.1个/cm2以下的SiC外延晶片所需要的<研磨工序>的加工程度，与上述晶格无序层成为3nm以下的程度相当。
以下，对本工序的实施方式进行说明。
研磨工序包括通常被称为磨光（lap）的粗研磨、被称为抛光的精密研磨以及作为超精密研磨的化学机械研磨（以下，称为CMP）等多个研磨工序。研磨工序利用湿式进行的情况较多，但在该工序中共同的是一边向贴附了研磨布的旋转的平台供给研磨浆液，一边挤压粘结了碳化硅基板的研磨头来进行。在本发明中使用的研磨浆液基本上以它们的形态使用，但若为使用研磨浆液的湿式研磨则不管形态。
作为磨粒使用的粒子，只要是在该pH区域中不溶解而分散的粒子即可。在本发明中优选研磨液的pH低于2，该情况下，作为研磨粒子可以使用金刚石、碳化硅、氧化铝、氧化钛、氧化硅等。在本发明中，作为磨粒使用的是平均粒径为1～400nm、优选为10～200nm、进一步优选为10～150nm的研磨粒子。为了得到良好的最终加工面，从粒径小的粒子被廉价地市售的方面考虑，优选二氧化硅。进一步优选为胶体二氧化硅。胶体二氧化硅等的研磨剂的粒径可以根据加工速度、表面粗糙度等加工特性适当选择。在要求更高的研磨速度的情况下可以使用粒径大的研磨材料。在需要表面粗糙度小、即高度平滑的面时，可以使用小的粒径的研磨材料。平均粒径超过400nm的粒子价格高昂但是研磨速度不高，并不经济。粒径低于1nm那样的极端小的粒子，研磨速度显著地降低。
作为研磨材料粒子的添加量，为1质量%～30质量%，优选为1.5质量%～15质量%。若超过30质量%，则研磨材料粒子的干燥速度变快，成为擦痕的原因的可能性变高，且不经济。另外，研磨材料粒子低于1质量%时，加工速度变得过低，因此不优选。
本发明中的研磨浆液是水系研磨浆液，在20℃下的pH低于2.0，优选低于1.5，进一步优选低于1.2。在pH为2.0以上的区域得不到充分的研磨速度。另一方面，通过将浆液设为pH低于2，即使在通常的室内环境下，相对于碳化硅的化学反应性也显著增加，能够进行超精密研磨。认为是下述机理：碳化硅并不是通过研磨浆液中的氧化物粒子的机械作用而被直接除去，而是研磨液使碳化硅单晶表面化学反应成为氧化硅，磨粒将该氧化硅机械作用地除去。因此，为了得到没有擦伤和加工改性层的平滑的面，将研磨液组成设为碳化硅容易反应的液性，即将pH设为低于2，以及作为磨粒选定具有适度的硬度的氧化物粒子是非常重要的。
研磨浆液使用包含盐酸、硝酸、磷酸、硫酸的酸之中的至少1种以上，优选2种以上的酸来进行调整，使得pH低于2。使用多种酸较有效的原因并不清楚，但已通过实验确认，多种酸相互作用，有提高效果的可能性。作为酸的添加量，例如，在硫酸0.5～5质量%、磷酸0.5～5质量%、硝酸0.5～5质量%、盐酸0.5～5质量%的范围，适当选定种类和量，使得pH低于2即可。
无机酸较有效是因为与有机酸相比为强酸，对调整为规定的强酸性研磨液极其合适。当使用有机酸时，在强酸性研磨液的调整上伴有困难。
碳化硅的研磨通过下述操作来进行：通过对于因强酸性研磨液而在碳化硅的表面生成的氧化膜的反应性，利用氧化物粒子除去氧化层，但是如果为了加速其表面氧化而向研磨浆液中添加氧化剂则可确认出更加优异的效果。作为氧化剂，可举出过氧化氢、高氯酸、重铬酸钾、过硫酸铵硫酸盐等。例如，若为过氧化氢水，则加入0.5～5质量%，优选加入1.5～4质量%，由此研磨速度提高，但是氧化剂并不限定于过氧化氢水。
研磨浆液，为了抑制研磨材料的凝胶化可以添加凝胶化防止剂。作为凝胶化防止剂的种类，可优选使用1-羟基乙叉基-1、1-二膦酸（1-HydroxyEthylidene-1,1-Diphosphonic Acid）、氨基三亚乙基膦酸等的磷酸酯系的螯合剂。凝胶化防止剂以0.01～6质量%的范围添加，优选以0.05～2质量%添加。
在本发明的研磨工序中，为了使表面的晶格无序层为3nm以下，优选，在CMP前的机械研磨中，将加工压力设为350g/cm2以下，使用直径为5μm以下的磨粒，由此将损伤层抑制为50nm，进而，优选在CMP中，作为研磨浆液含有平均粒径为10nm～150nm的研磨材料粒子和无机酸，在20℃下的pH低于2，进一步优选，研磨材料粒子为二氧化硅，含有1质量%～30质量%，更优选无机酸为盐酸、硝酸、磷酸、硫酸之中的至少1种。
图6（a）示出对于在以晶格无序层剩余10nm以上的程度的加工进行了研磨而得到的SiC单晶基板形成了10μm的SiC外延膜的SiC外延晶片，通过光致发光（PL）图像法得到的PL像。图中上方的PL像是检测波长为750nm以上的红外波长的像，像中观察为比周围暗的部分示出成为载流子陷阱的层积缺陷（箭头示出其一部分）。另外，下方的PL像是使用带通滤波器检测到的检测波长为450±10nm的像，像中观察为比周围白的部分表示具有8H构造的层积缺陷（箭头示出其一部分）。
图6（b）示出对于在将图6（a）所示的样本再次重新研磨直到晶格无序层达到3nm以下而得到的SiC单晶基板上，同样地形成了10μm的SiC外延膜的SiC外延晶片而得到的PL像。
在图6（b）的PL像中，几乎观察不到层积缺陷，可知，通过研磨能够减少变换为层积缺陷的基底面位错（BPD）。特别地，可知，通过将晶格无序层进行研磨直到变为3nm以下，能够有效地减小基底面位错（BPD）。
<基底面位错密度测定工序>
对于研磨后的SiC单晶基板的生长面，使用反射X射线形貌对其基底面位错的密度进行测定。
<清洁化（气体蚀刻）工序>
在清洁化工序中，在氢气氛下，使上述研磨（在凸状加工情况下，为研磨以及凸状加工）后的基板为1400～1800℃，将其表面清洁化（气体蚀刻）。
以下，对本工序的实施方式进行说明。
气体蚀刻是将SiC单晶基板保持在1400～1800℃，将氢气的流量设为40～120slm，将压力设为100～250mbar，进行5～30分钟。
将研磨后的SiC单晶基板洗涤后，将基板安置在外延生长装置，例如量产型的多枚行星型CVD装置内。向装置内导入氢气后，将压力调整为100～250mbar。其后，提高装置的温度，将基板温度设为1400～1600℃，优选设为1480℃以上，利用氢气进行1～30分钟的基板表面的气体蚀刻。在该条件下进行了氢气的气体蚀刻的情况下，蚀刻量为0.05～0.4μm左右。
基板表面因研磨工序受到损伤，认为不仅存在在TEM中作为“晶格无序层”能够检测的损伤，还直到更深处地存在不能由TEM检测的晶格的畸变等。气体蚀刻以除去这样受到损伤的层（以下，也称为“损伤层”）为目的，但是若气体蚀刻不充分，损伤层残留，则在外延生长层中会导入异种多型、位错和层积缺陷等，另外，若过度实施蚀刻，则在基板表面产生表面再构成，在外延生长开始前产生台阶束。因此，将损伤层和气体蚀刻量最佳化是重要的，本发明者们专心研究的结果，作为无台阶束的SiC外延晶片的制造中的充分条件，发现了将基板表面的晶格无序层减薄到3nm以下时的损伤层和上述的气体蚀刻条件的组合。
对于清洁化（气体蚀刻）工序后的基板的表面，使用光学式表面检查装置可以确认分析了晶片整个面的35%以上的区域的外延层最表面的平方平均粗糙度Rq为1.3nm以下。另外，在使用原子力显微镜测定的情况下，可以确认在10μm□时为1.0nm以下，另外，在200μm□时为1.0nm以下，并且在200μm□观察到的长度为100～500μm的台阶束（短的台阶束）中的最大高低差Ry为3.0nm以下。另外，可以确认该台阶的线密度为5mm-1以下。
在此后的成膜工序和降温工序中，维持该基板表面的平坦性变得重要。
也可以向氢气中添加SiH4气体和/或C3H8气体。有时短的台阶束附随起因于螺旋位错的浅坑产生，为了使反应器内的环境成为富Si，向氢气中添加低于0.009摩尔%的浓度的SiH4气体进行气体蚀刻，由此，能够使浅坑的深度较浅，能够抑制附随浅坑的短的台阶束的产生。
在添加了SiH4气体和/或C3H8气体的情况下，优选在成膜（外延生长）工序前，先进行排气以形成为氢气气氛。
<成膜（外延生长）工序>
在成膜（外延生长）工序中，（在外延膜的生长温度比清洁化（气体蚀刻）温度高的情况下在升温后）向上述清洁化后的基板的表面，以浓度比C/Si为0.7～1.2同时地供给碳化硅的外延生长所需要的量的SiH4气体和C3H8气体，来外延生长碳化硅。
另外，所谓“同时地供给”，意味着不需要达到完全相同时刻，而是以数秒以内的差供给。在使用后述的实施例中示出的アイクストロン公司制的Hot Wall SiC CVD（VP2400HW）的情况下，若SiH4气体和C3H8气体的供给时间差为5秒以内，则能够制造无台阶束的SiC外延晶片。
SiH4气体和C3H8气体的各流量、压力、基板温度、生长温度分别为15～150sccm、3.5～60sccm、80～250mbar、高于1600℃且为1800℃以下，生长速度在每小时1～20μm的范围内，一边控制偏离角、膜厚、载流子浓度的均一性、生长速度一边确定。通过与成膜开始同时地导入氮气作为掺杂气体，可以控制外延层中的载流子浓度。作为抑制生长中的台阶束的方法，已知为了增加在生长表面的Si原子的迁移，降低供给的原料气体的浓度比C/Si的方法，在本发明中C/Si为0.7～1.2。另外，进行生长的外延层，通常，膜厚为5～20μm左右，载流子浓度为2～15×1015cm-3左右。
生长温度和生长速度，根据SiC单晶基板的偏离角，
（1）在使用偏离角为0.4°～2°的4H-SiC单晶基板的情况下，在将外延生长碳化硅膜的生长温度设为1600～1640℃时，将生长速度设为1～3μm/小时来进行，在将生长温度设为1640～1700℃时，将生长速度设为3～4μm/小时来进行，在将生长温度设为1700～1800℃时，将生长速度设为4～10μm/小时来进行，
（2）在使用偏离角为2°～5°的4H-SiC单晶基板的情况下，在将外延生长碳化硅膜的生长温度设为1600～1640℃时，将生长速度设为2～4μm/小时来进行，在将生长温度设为1640～1700℃时，将生长速度设为4～10μm/小时来进行，在将生长温度设为1700～1800℃时，将生长速度设为10～20μm/小时来进行。
<降温工序>
在降温工序中，优选同时地停止SiH4气体和C3H8气体的供给，保持基板温度直到排出SiH4气体和C3H8气体，其后进行降温。
成膜后，停止SiH4气体和C3H8气体的供给以及作为掺杂气体的氮气的导入，进行降温，此时也可能在SiC外延膜表面产生气体蚀刻，使表面的形态恶化。为了抑制该表面形态的恶化，停止SiH4气体和C3H8气体的供给的定时（时机；timing）、和降温的定时是重要的。可知，同时地停止SiH4气体和C3H8气体的供给后，保持生长温度直到供给的这些气体从基板表面变得没有，其后以平均每分50℃左右的速度降温到室温，由此可抑制形态的恶化。
<变换比率确定工序>
在该工序中，确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率。
首先，对通过以上的工序制作的SiC外延晶片，使用光致发光（PL）图像法，对SiC外延膜中的层积缺陷（SF）的面密度进行测定。
接着，由预先测定得到的SiC单晶基板的存在于生长面的基底面位错（BPD）的面密度和此处得到的层积缺陷（SF）的面密度，来确定SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率。
具体而言，例如，可以由图3所示的图确定其比率。
优选确定变换比率的样本使用同时成膜的外延晶片。这是因为若制造批次不同，则生长条件容易产生偏差。
<BPD面密度的上限确定工序>
在该工序中，基于确定的比率，确定使用的SiC单晶基板的生长面中BPD的面密度的上限。
即，由确定的比率，确定为了得到期望的层积缺陷面密度以下的SiC外延晶片而可以使用的SiC单晶基板的生长面的BPD的面密度的上限。
<SiC外延膜形成工序>
在该工序中，使用确定了的上限以下的SiC单晶基板，以与在确定比率的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜。
（第2实施方式）
作为本发明的第2实施方式的SiC外延晶片的制造方法，是在具有偏离角的SiC单晶基板上具备SiC外延层的SiC外延晶片的制造方法，其特征在于，具有：确定具有偏离角的SiC单晶基板的存在于生长面的基底面位错（BPD）以及贯通螺旋位错（TSD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为胡萝卜缺陷的比率的工序；基于比例确定使用的SiC单晶基板的生长面的BPD的面密度的上限的工序；以及使用上限以下的SiC单晶基板，以与在确定比例的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜的工序。
对于本实施方式的SiC外延晶片的制造方法，以下对与第1实施方式不同的方面进行说明。
<基底面位错密度以及贯通螺旋位错密度的测定工序>
对于研磨后的SiC单晶基板的生长面，使用反射X射线形貌对其基底面位错的密度以及贯通螺旋位错的密度进行测定。
<变换比率确定工序>
在该工序中，确定具有偏离角的SiC单晶基板的存在于生长面中的基底面位错（BPD）以及贯通螺旋位错（TSD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为胡萝卜缺陷的比率。
此外，因为胡萝卜缺陷通过基底面位错（BPD）与贯通螺旋位错（TSD）的相互作用形成，所以胡萝卜缺陷的变换比率依赖于这两个变量（2种位错密度）。即，例如，即使基底面位错的面密度相同，在贯通螺旋位错的面密度不同的情况下，胡萝卜缺陷的变换比率也不同。
但是，在贯通螺旋位错的面密度足够高的情况（例如，基底面位错的面密度为104个/cm2以上，与此相对，贯通螺旋位错的面密度为103个/cm2以上的情况）下，胡萝卜缺陷的变换比率成为基底面位错的面密度的1/10000～1/100000左右。
因此，在从与基底面位错的面密度的关系来看，贯通螺旋位错的面密度足够高的情况下，可以使用相对于基底面位错的面密度的胡萝卜缺陷的变换比率作为该比率。
首先，对于制作出的SiC外延晶片，使用光致发光（PL）图像法，对SiC外延膜中的胡萝卜缺陷的面密度进行测定。
接着，由预先测定得到的SiC单晶基板的存在于生长面的基底面位错（BPD）以及贯通螺旋位错（TSD）、和此处得到的胡萝卜缺陷的面密度，确定SiC单晶基板的存在于生长面的基底面位错（BPD）之中，在SiC单晶基板上形成的规定膜厚的SiC外延膜中成为胡萝卜缺陷的比率。
优选，确定变换比率的样本使用同时成膜的外延晶片。这是因为，若制造批次不同，则生长条件容易产生偏差。
<BPD以及TSD面密度的上限确定工序>
在该工序中，基于确定了的比率，确定使用的SiC单晶基板的生长面中BPD以及TSD的面密度的上限。
即，由确定的比率，确定为了得到期望的胡萝卜缺陷面密度以下的SiC外延晶片可以使用的SiC单晶基板的生长面中BPD以及TSD的面密度的上限。
<SiC外延膜形成工序>
在该工序中，使用确定了的上限以下的SiC单晶基板，以与在确定比率的工序中使用的外延膜的生长条件相同的条件，在SiC单晶基板上形成SiC外延膜。
实施例
以下，通过实施例对本发明进一步详细说明，但是本发明不限定于这些实施例。
在本实施例中，作为含硅气体使用SiH4气体，作为含碳气体使用C3H8气体，作为掺杂气体使用N2气体，作为载气以及蚀刻气体使用H2气体，利用作为量产型的多枚行星（自公转）型CVD装置的アイクストロン公司制Hot Wall SiC CVD（VP2400HW），使SiC外延膜在相对于4H-SiC单晶的（0001）面向<11-20>轴方向微倾斜的Si面或者C面生长。
（实施例1）
制造在以4°的偏离角倾斜的4H-SiC单晶基板的Si面上形成了SiC外延层的SiC外延晶片。
在本实施例中，对于4H-SiC单晶基板，不实施凸状加工。
首先，为了确定向层积缺陷（SF）的变换效率，对于4枚SiC单晶基板以4种研磨条件进行了研磨。表1中所示的4个基底面位错（BPD）的面密度与以这些研磨条件进行了研磨而得到的SiC单晶基板的基底面位错（BPD）的面密度相当。
此外，BPD密度最低的一方在以下的研磨条件下进行。即，CMP前的机械研磨使用直径5μm以下的磨粒，以加工压力为350g/cm2来进行。另外，CMP作为研磨材粒子使用平均粒径为10～150nm的二氧化硅粒子，使用包括硫酸作为无机酸、在20℃下的pH为1.9的研磨浆液，进行了30分钟。由此，使表面的晶格无序层为3nm以下。
对研磨后的基板进行RCA洗涤后，将其导入到生长装置内。此外，所谓RCA洗涤，是指对于Si晶片一般使用的湿式洗涤方法，使用混合了硫酸/氨/盐酸与过氧化氢水的溶液以及氢氟酸水溶液，能够除去基板表面的有机物和/或重金属、颗粒（partical）。
清洁化（气体蚀刻）工序，将氢气的流量设为100slm，将反应器内压力设为200mbar，将基板温度设为1500℃，进行了20分钟。
在SiC外延生长工序中，将基板温度设为1650℃，以SiH4气体以及C3H8气体同时供给到基板主面的方式，开始同时供给C3H8气体24sccm以及SiH4气体8sccm而进行。C/Si选择了1.0。将反应器内压力设为200mbar，以生长速度5μm/小时实施2小时生长工序，将厚度10μm的SiC外延层成膜。
接着，对于所得到的SiC外延晶片，使用光致发光（PL）图像法，对SiC外延膜中的层积缺陷（SF）的面密度进行了测定。表1中所示的4个层积缺陷（SF）的面密度是所得到的值。
接着，为了得到层积缺陷的面密度为0.1个/cm2以下的SiC外延晶片，基于图3中所示的图，作为使用的SiC单晶基板的生长面中BPD的面密度的上限，确定为1.0×103个/cm2。
为了得到该上限的BPD面密度的SiC单晶基板，对研磨条件进行调整而使表面的晶格无序层为2.5nm以下。
对于研磨后的SiC单晶基板的生长面，使用反射X射线形貌对其基底面位错的密度进行测定之后，为0.9×103个/cm2。
使用该SiC单晶基板，通过以与上述条件相同的条件进行基板的处理以及SiC外延层的形成，制作了SiC外延晶片。
对于所得到的SiC外延晶片，使用光致发光（PL）图像法对层积缺陷的面密度进行测定之后，为0.09个/cm2。
产业上的可利用性
本发明能够应用于SiC外延晶片及其制造方法。

Claims (3)

1.一种SiC外延晶片的制造方法，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，所述制造方法的特征在于，具有：
确定所述具有偏离角的SiC单晶基板的存在于生长面的基底面位错即BPD之中，在所述SiC单晶基板上形成的规定膜厚的SiC外延膜中成为层积缺陷的比率的工序；
基于所述比率，确定使用的SiC单晶基板的生长面中BPD的面密度的上限的工序；以及
使用所述上限以下的SiC单晶基板，以与在确定所述比率的工序中使用的外延膜的生长条件相同的条件，在所述SiC单晶基板上形成SiC外延膜的工序，
所述上限为1.0×103个/cm2。
2.根据权利要求1所述的SiC外延晶片的制造方法，其特征在于，在确定所述比率时，通过X射线形貌或者光致发光中的任一种方法测定所述生长面中BPD的面密度、以及所述生长面的BPD所引起的所述SiC外延膜中的层积缺陷的面密度。
3.一种SiC外延晶片，是采用权利要求1或2所述的制造方法制造的，所述SiC外延晶片在具有偏离角的SiC单晶基板上具备SiC外延层，其特征在于，SiC外延膜中SiC单晶基板的BPD所引起的层积缺陷的面密度为0.1个/cm2以下。
CN201280042735.XA 2011-09-09 2012-09-04 SiC外延晶片及其制造方法 Active CN103765559B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011197626A JP5961357B2 (ja) 2011-09-09 2011-09-09 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2011-197626 2011-09-09
PCT/JP2012/072454 WO2013035691A1 (ja) 2011-09-09 2012-09-04 ＳｉＣエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
CN103765559A CN103765559A (zh) 2014-04-30
CN103765559B true CN103765559B (zh) 2016-11-16

Family

ID=47832136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280042735.XA Active CN103765559B (zh) 2011-09-09 2012-09-04 SiC外延晶片及其制造方法

Country Status (6)

Country Link
US (1) US9287121B2 (zh)
EP (1) EP2755228A4 (zh)
JP (1) JP5961357B2 (zh)
KR (1) KR101654440B1 (zh)
CN (1) CN103765559B (zh)
WO (1) WO2013035691A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP6112712B2 (ja) * 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
JP6048581B2 (ja) * 2013-06-04 2016-12-21 新日鐵住金株式会社 エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2015093806A (ja) * 2013-11-12 2015-05-18 住友電気工業株式会社 炭化珪素基板の製造装置および製造方法
KR102140789B1 (ko) * 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
WO2015170500A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよび炭化珪素半導体装置の製造方法
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6542347B2 (ja) * 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
WO2016140051A1 (ja) 2015-03-03 2016-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
DE112016000120T5 (de) * 2015-04-17 2017-07-06 Fuji Electric Co., Ltd. Halbleiterherstellungsverfahren und SiC-Substrat
CN107709635B (zh) * 2015-07-29 2021-02-26 昭和电工株式会社 外延碳化硅单晶晶片的制造方法
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
WO2017053518A1 (en) * 2015-09-25 2017-03-30 The Government Of The Usa, As Represented By The Secretary Of The Navy Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6824088B2 (ja) * 2017-03-24 2021-02-03 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
JP7133910B2 (ja) * 2017-06-28 2022-09-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP6585799B1 (ja) 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 ＳｉＣ基板、ＳｉＣエピタキシャルウェハ及びその製造方法
JP7129889B2 (ja) * 2018-11-09 2022-09-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN110281142A (zh) * 2019-06-20 2019-09-27 山东大学 金刚石籽晶制备方法、金刚石籽晶及单晶
CN113122147B (zh) * 2019-12-31 2024-03-12 安集微电子科技（上海）股份有限公司 一种化学机械抛光液及其使用方法
CN113981537A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及其制造方法、碳化硅晶体的制造方法
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
WO2023149166A1 (ja) * 2022-02-02 2023-08-10 住友電気工業株式会社 炭化珪素エピタキシャル基板
WO2023176676A1 (ja) * 2022-03-17 2023-09-21 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877877A (zh) * 2005-06-06 2006-12-13 住友电气工业株式会社 氮化物半导体基板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60134581D1 (de) * 2000-04-07 2008-08-07 Hoya Corp Verfahren zur Herstellung von Siliziumkarbideinkristall
JP4338178B2 (ja) 2003-03-24 2009-10-07 財団法人電力中央研究所 炭化珪素半導体装置の検査方法および検査装置、並びに炭化珪素半導体装置の製造方法
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7230274B2 (en) 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
KR100853991B1 (ko) * 2004-03-26 2008-08-25 간사이 덴료쿠 가부시키가이샤 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
US8871025B2 (en) * 2006-09-27 2014-10-28 Ii-Vi Incorporated SiC single crystals with reduced dislocation density grown by step-wise periodic perturbation technique
JP2008311541A (ja) * 2007-06-18 2008-12-25 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板の製造方法
US8293623B2 (en) * 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US9464366B2 (en) * 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
WO2013078219A1 (en) * 2011-11-23 2013-05-30 University Of South Carolina Method of growing high quality, thick sic epitaxial films by eliminating silicon gas phase nucleation and suppressing parasitic deposition

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877877A (zh) * 2005-06-06 2006-12-13 住友电气工业株式会社 氮化物半导体基板及其制造方法

Also Published As

Publication number Publication date
KR101654440B1 (ko) 2016-09-05
JP2013058709A (ja) 2013-03-28
JP5961357B2 (ja) 2016-08-02
WO2013035691A1 (ja) 2013-03-14
KR20140057645A (ko) 2014-05-13
EP2755228A1 (en) 2014-07-16
US9287121B2 (en) 2016-03-15
EP2755228A4 (en) 2015-04-15
US20140175461A1 (en) 2014-06-26
CN103765559A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN103765559B (zh) SiC外延晶片及其制造方法
CN102656297B (zh) SiC外延晶片及其制造方法
CN102576666B (zh) SiC外延晶片及其制造方法
RU2272090C2 (ru) Буля нитрида элемента iii-v групп для подложек и способ ее изготовления и применения
US7329593B2 (en) Germanium deposition
KR102106722B1 (ko) 에피택셜 탄화규소 단결정 웨이퍼의 제조 방법
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
CN104952708B (zh) 外延晶圆、半导体装置以及碳化硅半导体装置的制造方法
US8221549B2 (en) Silicon carbide single crystal wafer and producing method thereof
EP1895573A1 (en) Silicon carbide single-crystal wafer and process for producing the same
US9988738B2 (en) Method for manufacturing SiC epitaxial wafer
TWI430352B (zh) 製造經磊晶塗覆的半導體晶圓的方法
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP6304699B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
EP3434816A1 (en) Manufacturing method for aluminum nitride single-crystal substrate
JP2006032655A (ja) 炭化珪素基板の製造方法
KR102071161B1 (ko) SiC 에피택셜 웨이퍼의 제조 방법
KR101885975B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
CN106169497A (zh) 碳化硅基板以及碳化硅基板的制造方法
JP7415831B2 (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Showa electrical materials Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230506

Address after: Tokyo, Japan

Patentee after: Showa electrical materials Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: SHOWA DENKO Kabushiki Kaisha