WO2023176676A1 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2023176676A1
WO2023176676A1 PCT/JP2023/009018 JP2023009018W WO2023176676A1 WO 2023176676 A1 WO2023176676 A1 WO 2023176676A1 JP 2023009018 W JP2023009018 W JP 2023009018W WO 2023176676 A1 WO2023176676 A1 WO 2023176676A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide epitaxial
main surface
epitaxial substrate
less
Prior art date
Application number
PCT/JP2023/009018
Other languages
English (en)
French (fr)
Inventor
秀幸 久鍋
太郎 榎薗
直樹 岡山
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2023176676A1 publication Critical patent/WO2023176676A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Definitions

  • the present disclosure relates to a method for manufacturing a silicon carbide epitaxial substrate and a silicon carbide semiconductor device.
  • This application claims priority based on Japanese Patent Application No. 2022-042485, which is a Japanese patent application filed on March 17, 2022. All contents described in the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2018-113303 (Patent Document 1) describes a silicon carbide epitaxial wafer in which the density of inherent 3C triangular defects is 0.1 pieces/cm 2 or less.
  • a silicon carbide epitaxial substrate includes a silicon carbide substrate, a silicon carbide epitaxial layer, an inherent linear stacking fault, and a carrot defect.
  • the silicon carbide epitaxial layer is located on the silicon carbide substrate and has a main surface.
  • the intrinsic linear stacking fault is located inside the silicon carbide epitaxial layer and is spaced apart from the main surface. Carrot defects are exposed on the main surface.
  • the main surface is a surface inclined with respect to the ⁇ 0001 ⁇ plane.
  • the length of the carrot defect in the ⁇ 1-100> direction is defined as the first length
  • the width of the carrot defect in the ⁇ 11-20> direction is defined as the first width
  • the length of the carrot defect in the ⁇ 1-100> direction is defined as the first width.
  • the length of the inherent linear stacking fault in the ⁇ 100> direction is defined as a second length
  • the width of the inherent linear stacking fault in the ⁇ 11-20> direction is defined as a second width.
  • the value obtained by dividing the first length by the first width is greater than 0.5.
  • the value obtained by dividing the second length by the second width is 0.5 or less.
  • the number of intrinsic linear stacking faults is smaller than the number of carrot defects.
  • FIG. 1 is a schematic plan view showing the structure of a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • FIG. 3 is an enlarged schematic plan view of region III in FIG.
  • FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. 3.
  • FIG. 5 is an enlarged schematic plan view of region V in FIG.
  • FIG. 6 is a schematic cross-sectional view taken along line VI-VI in FIG.
  • FIG. 7 is a schematic diagram showing the configuration of a color photoluminescence imaging device.
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 9 is a schematic diagram showing the relationship between propane flow rate and time with respect to temperature.
  • FIG. 10 is a schematic diagram showing the relationship between the propane flow rate and time with respect to the hydrogen flow rate.
  • FIG. 11 is a flowchart schematically showing a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • FIG. 12 is a schematic cross-sectional view showing the process of forming the body region.
  • FIG. 13 is a schematic cross-sectional view showing the process of forming a source region.
  • FIG. 14 is a schematic cross-sectional view showing a step of forming a trench on the first main surface of a silicon carbide epitaxial layer.
  • FIG. 15 is a schematic cross-sectional view showing the process of forming a gate insulating film.
  • FIG. 12 is a schematic cross-sectional view showing the process of forming the body region.
  • FIG. 13 is a schematic cross-sectional view showing the process of forming a source region.
  • FIG. 14 is
  • FIG. 16 is a schematic cross-sectional view showing the process of forming a gate electrode and an interlayer insulating film.
  • FIG. 17 is a schematic cross-sectional view showing the configuration of a silicon carbide semiconductor device according to this embodiment.
  • FIG. 18 is a transmission electron microscope (TEM) image of the silicon carbide epitaxial substrate according to the example.
  • TEM transmission electron microscope
  • An object of the present disclosure is to provide a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device that can improve the reliability of a silicon carbide semiconductor device.
  • defects of this disclosure According to the present disclosure, it is possible to provide a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device that can improve the reliability of a silicon carbide semiconductor device.
  • Silicon carbide epitaxial substrate 100 includes silicon carbide substrate 30, silicon carbide epitaxial layer 40, inherent linear stacking fault 10, and carrot defect 20.
  • Silicon carbide epitaxial layer 40 is located on silicon carbide substrate 30 and has main surface 1 .
  • Intrinsic linear stacking fault 10 is located inside silicon carbide epitaxial layer 40 and is spaced apart from main surface 1 .
  • the carrot defect 20 is exposed on the main surface 1.
  • the main surface 1 is a surface inclined with respect to the ⁇ 0001 ⁇ plane. When viewed in the direction perpendicular to the main surface 1, the length of the carrot defect 20 in the ⁇ 1-100> direction is a first length B1, and the width of the carrot defect 20 in the ⁇ 11-20> direction is a first width.
  • the length of the internal linear stacking fault 10 in the ⁇ 1-100> direction is a second length B2
  • the width of the internal linear stacking fault 10 in the ⁇ 11-20> direction is a second width A2.
  • the value obtained by dividing the first length B1 by the first width A1 is greater than 0.5.
  • the value obtained by dividing the second length B2 by the second width A2 is 0.5 or less.
  • the number of intrinsic linear stacking faults 10 is smaller than the number of carrot defects 20.
  • H may be 150° or more and 220° or less
  • S may be 30 or more and 100 or less
  • V may be 205 or more and 255 or less.
  • H may be 80° or more and 235° or less
  • S may be 25 or more and 90 or less
  • V may be 180 or more and 255 or less.
  • the value obtained by dividing the number of intrinsic linear stacking defects 10 by the number of carrot defects 20 is 0.55 or less. There may be.
  • main surface 1 may be a surface inclined with respect to the (000-1) plane.
  • the off-angle with respect to the (000-1) plane may be greater than 0° and less than or equal to 8°.
  • the intrinsic linear stacking fault 10 is located at the first end when viewed in the direction perpendicular to the main surface 1.
  • 11 may extend linearly toward a second end 12 on the opposite side of the first end 11.
  • the length of the first end 11 in the ⁇ 1-100> direction may be 0.8 times or more and 1.2 times or less the length of the second end 12 in the ⁇ 1-100> direction.
  • the step difference in the portion of the main surface where the intrinsic linear stacking faults 10 are opposed is: It may be 9 nm or less.
  • the intrinsic linear stacking fault 10 may have the upper end surface 15 facing the main surface 1. In the direction perpendicular to the main surface 1, the distance between the main surface 1 and the upper end surface 15 may be 0.1 ⁇ m or more.
  • the region between main surface 1 and upper end surface 15 may be a region with a polytype of 4H.
  • the intrinsic linear stacking faults 10 may include flank-type defects.
  • the polytype of the silicon carbide epitaxial layer 40 may be 4H.
  • a method for manufacturing a silicon carbide semiconductor device includes the following steps. Silicon carbide epitaxial substrate 100 according to any one of (1) to (12) above is prepared. Silicon carbide epitaxial substrate 100 is processed.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide epitaxial substrate 100 according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • silicon carbide epitaxial substrate 100 according to this embodiment includes a silicon carbide substrate 30 and a silicon carbide epitaxial layer 40.
  • Silicon carbide epitaxial layer 40 is on silicon carbide substrate 30 .
  • Silicon carbide epitaxial layer 40 is in contact with silicon carbide substrate 30 .
  • Silicon carbide epitaxial layer 40 has first main surface 1 .
  • Silicon carbide epitaxial layer 40 constitutes the surface (first main surface 1) of silicon carbide epitaxial substrate 100.
  • Silicon carbide substrate 30 constitutes the back surface (second main surface 2) of silicon carbide epitaxial substrate 100.
  • silicon carbide epitaxial substrate 100 has an outer peripheral edge 5.
  • the outer peripheral edge 5 has, for example, an orientation flat 3 and an arcuate portion 4.
  • the orientation flat 3 extends along a first direction 101.
  • the orientation flat 3 is linear when viewed in a direction perpendicular to the first main surface 1.
  • the arcuate portion 4 is continuous with the orientation flat 3.
  • the arcuate portion 4 has an arcuate shape when viewed in a direction perpendicular to the first main surface 1.
  • the first main surface 1 when viewed in a direction perpendicular to the first main surface 1, the first main surface 1 extends along each of a first direction 101 and a second direction 102.
  • the first direction 101 is a direction perpendicular to the second direction 102.
  • the first direction 101 is, for example, the ⁇ 11-20> direction.
  • the first direction 101 may be, for example, the [11-20] direction.
  • the first direction 101 may be a direction in which the ⁇ 11-20> direction is projected onto the first principal surface 1. From another perspective, the first direction 101 may be a direction including a ⁇ 11-20> direction component, for example.
  • the second direction 102 is, for example, the ⁇ 1-100> direction.
  • the second direction 102 may be, for example, the [1-100] direction.
  • the second direction 102 may be, for example, a direction in which the ⁇ 1-100> direction is projected onto the first principal surface 1. From another perspective, the second direction 102 may be a direction including a ⁇ 1-100> direction component, for example.
  • the first main surface 1 is a surface inclined with respect to the ⁇ 0001 ⁇ plane.
  • the inclination angle (off angle ⁇ ) with respect to the ⁇ 0001 ⁇ plane is, for example, 8° or less than 0°.
  • the off-angle ⁇ is not particularly limited, but may be, for example, 1° or more, or 2° or more.
  • the off-angle ⁇ is not particularly limited, but may be, for example, 7° or less, or 6° or less.
  • the first principal surface 1 may be a surface inclined by an off angle ⁇ with respect to the (000-1) plane, or may be a surface inclined by an off angle ⁇ with respect to the (0001) plane.
  • the inclination direction (off direction) of the first main surface 1 is, for example, the ⁇ 11-20> direction. From another point of view, the first direction 101 may be the off direction of the first main surface 1.
  • the maximum diameter W1 (diameter) of the first main surface 1 is, for example, 100 mm (4 inches), although it is not particularly limited.
  • the maximum diameter W1 may be 125 mm (5 inches) or more, or 150 mm (6 inches) or more.
  • the maximum diameter W1 is not particularly limited.
  • the maximum diameter W1 may be, for example, 200 mm (8 inches) or less.
  • the maximum diameter W1 is the maximum distance between any two points on the outer peripheral edge 5.
  • 4 inches refers to 100 mm or 101.6 mm (4 inches x 25.4 mm/inch). 6 inches means 150 mm or 152.4 mm (6 inches x 25.4 mm/inch). 8 inches means 200 mm or 203.2 mm (8 inches x 25.4 mm/inch).
  • silicon carbide substrate 30 includes a plurality of threading screw dislocations 110.
  • the plural threading screw dislocations 110 include a plurality of first threading screw dislocations 111 and a plurality of second threading screw dislocations 112.
  • Silicon carbide substrate 30 has second main surface 2 and third main surface 9. The third main surface 9 is on the opposite side of the second main surface 2.
  • Second main surface 2 is the back surface of silicon carbide epitaxial substrate 100 .
  • Second main surface 2 is spaced apart from silicon carbide epitaxial layer 40 .
  • Third main surface 9 is in contact with silicon carbide epitaxial layer 40 .
  • the polytype of silicon carbide substrate 30 is, for example, 4H.
  • the polytype of silicon carbide epitaxial layer 40 is, for example, 4H.
  • silicon carbide epitaxial layer 40 has fourth main surface 6. Fourth main surface 6 is in contact with silicon carbide substrate 30 .
  • Silicon carbide epitaxial layer 40 includes a buffer layer 41 , a transition layer 43 , and a drift layer 42 .
  • the drift layer 42 may be one layer, or may be two or more layers.
  • Buffer layer 41 is on silicon carbide substrate 30 . Buffer layer 41 is in contact with silicon carbide substrate 30 .
  • Transition layer 43 overlies buffer layer 41 . Transition layer 43 is in contact with buffer layer 41 .
  • Drift layer 42 overlies transition layer 43 .
  • Drift layer 42 is in contact with transition layer 43 .
  • the drift layer constitutes the first main surface 1.
  • the buffer layer constitutes the fourth main surface 6.
  • Silicon carbide substrate 30 contains an n-type impurity such as nitrogen (N), for example.
  • the conductivity type of silicon carbide substrate 30 is, for example, n-type.
  • the thickness of silicon carbide substrate 30 is, for example, 200 ⁇ m or more and 600 ⁇ m or less.
  • Silicon carbide epitaxial layer 40 contains n-type impurities such as nitrogen.
  • the conductivity type of silicon carbide epitaxial layer 40 is, for example, n-type.
  • the concentration of n-type impurities contained in buffer layer 41 may be lower than the concentration of n-type impurities contained in silicon carbide substrate 30.
  • the concentration of n-type impurities contained in the drift layer 42 may be lower than the concentration of n-type impurities contained in the buffer layer 41.
  • the concentration of n-type impurities contained in the transition layer 43 may be lower than the concentration of n-type impurities contained in the buffer layer 41 and higher than the concentration of n-type impurities contained in the drift layer 42.
  • the concentration of n-type impurities contained in the transition layer 43 may decrease monotonically from the buffer layer 41 toward the drift layer 42.
  • the concentration of n-type impurities contained in the drift layer 42 is, for example, about 1 ⁇ 10 14 cm ⁇ 3 or more and 1 ⁇ 10 17 cm ⁇ 3 or less.
  • the concentration of n-type impurities contained in the buffer layer 41 is, for example, about 1 ⁇ 10 18 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • FIG. 3 is an enlarged schematic plan view of region III in FIG. 1.
  • the enlarged schematic plan view shown in FIG. 3 shows the state observed by a color photoluminescence imaging device.
  • silicon carbide epitaxial substrate 100 according to this embodiment has carrot defects 20.
  • the carrot defect 20 has, for example, a triangular shape when viewed in a direction perpendicular to the first main surface 1.
  • the carrot defect 20 is, for example, a stacking fault.
  • the width of the carrot defect 20 in the ⁇ 11-20> direction (first direction 101) when viewed in the direction perpendicular to the first principal surface 1 is defined as a first width A1.
  • the length of the carrot defect 20 in the ⁇ 1-100> direction (second direction 102) when viewed in a direction perpendicular to the first principal surface 1 is defined as a first length B1.
  • the value obtained by dividing the first length B1 by the first width A1 is greater than 0.5.
  • the value obtained by dividing the first length B1 by the first width A1 is not particularly limited, but may be larger than 0.75 or larger than 1, for example.
  • the value obtained by dividing the first length B1 by the first width A1 is not particularly limited, but may be, for example, 2 or less, or 1.5 or less.
  • the carrot defect 20 has a vertex 21, a first side 23, a second side 24, and a bottom 22.
  • Each of the first side portion 23 and the second side portion 24 is continuous with the vertex portion 21 .
  • the first side portion 23 and the second side portion 24 are branched into two from the apex portion 21 .
  • the bottom side portion 22 is continuous with each of the first side portion 23 and the second side portion 24 .
  • the first side portion 23 is continuous with one end of the bottom side portion 22
  • the second side portion 24 is continuous with the other end of the bottom side portion 22 .
  • the first side portion 23 When viewed in a direction perpendicular to the first main surface 1, the first side portion 23 is inclined with respect to each of the first direction 101 and the second direction 102.
  • the first side portion 23 may be inclined in the second direction 102 from a straight line parallel to the first direction 101.
  • the second side portion 24 may be inclined from a straight line parallel to the first direction 101 to the side opposite to the second direction 102 .
  • the bottom portion 22 extends along the second direction 102 when viewed in a direction perpendicular to the first main surface 1 .
  • the second length B2 may be equal to the length of the base portion 22.
  • the length of the carrot defect 20 in the second direction 102 when viewed in a direction perpendicular to the first principal surface 1 may increase from the top portion 21 toward the bottom portion 22.
  • FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG. 3.
  • the cross section shown in FIG. 4 is a cross section perpendicular to the first main surface 1.
  • the carrot defect 20 may be caused by the first threading screw dislocation 111.
  • the carrot defect 20 may be connected to the first threading screw dislocation 111.
  • Carrot defect 20 may have a bottom portion 25 .
  • the bottom surface portion 25 is connected to the first threading screw dislocation 111.
  • the bottom portion 25 extends along the fourth direction 104.
  • the surface extending along the fourth direction 104 is the base surface.
  • the bottom portion 25 penetrates each of the buffer layer 41, transition layer 43, and drift layer 42.
  • the bottom surface portion 25 extends from the fourth main surface 6 to the first main surface 1.
  • the bottom portion 25 may be continuous with the bottom portion 22 on the first main surface 1 .
  • the third direction 103 is a direction perpendicular to each of the first direction 101 and the second direction 102.
  • the fourth direction 104 is inclined with respect to each of the first direction 101 and the third direction 103.
  • the carrot defect 20 may have a side surface 26.
  • the side surface portion 26 is connected to the first threading screw dislocation 111.
  • the side surface portion 26 extends along the first threading screw dislocation 111.
  • the bottom portion 25 penetrates each of the buffer layer 41, transition layer 43, and drift layer 42.
  • the bottom portion 25 is continuous with the apex portion 21 .
  • carrot defect 20 is exposed on the first main surface 1.
  • the carrot defect 20 is protruding. Therefore, carrot defect 20 can be identified by observing first principal surface 1 of silicon carbide epitaxial substrate 100 using, for example, a defect inspection device having a confocal differential interference microscope.
  • First main surface 1 of silicon carbide epitaxial substrate 100 is irradiated with light with a wavelength of 546 nm from a light source such as a mercury xenon lamp, and reflected light of the light is observed by a light receiving element.
  • a threshold value that is an index of measurement sensitivity of SICA is, for example, ThreshS40.
  • FIG. 5 is an enlarged schematic plan view of region V in FIG. 1.
  • the enlarged schematic plan view shown in FIG. 5 shows the state observed by a color photoluminescence imaging device.
  • silicon carbide epitaxial substrate 100 according to this embodiment has intrinsic linear stacking faults 10.
  • the intrinsic linear stacking fault 10 has, for example, an elongated rectangular shape when viewed in a direction perpendicular to the first main surface 1. When viewed in the direction perpendicular to the first main surface 1, the intrinsic linear defect extends along the first direction 101.
  • the width of the intrinsic linear stacking fault 10 in the ⁇ 11-20> direction (first direction 101) when viewed in the direction perpendicular to the first principal surface 1 is a second width A2.
  • the length of the inherent linear stacking fault 10 in the ⁇ 1-100> direction (second direction 102) when viewed in the direction perpendicular to the first principal surface 1 is a second length B2.
  • the value obtained by dividing the second length B2 by the second width A2 is 0.5 or less.
  • the value obtained by dividing the second length B2 by the second width A2 is not particularly limited, but may be, for example, 0.05 or more, or 0.1 or more.
  • the value obtained by dividing the second length B2 by the second width A2 is not particularly limited, but may be, for example, 0.35 or less or 0.25 or less.
  • the intrinsic linear stacking fault 10 has a first end 11 , a second end 12 , a third end 13 , and a fourth end 14 .
  • the second end 12 is opposite the first end 11. When viewed in a direction perpendicular to the first main surface 1, each of the first end portion 11 and the second end portion 12 extends along the ⁇ 1-100> direction.
  • the fourth end 14 is opposite the third end 13. When viewed in a direction perpendicular to the first main surface 1, each of the third end 13 and the fourth end 14 extends along the ⁇ 11-20> direction.
  • the first end 11 is continuous with each of the third end 13 and the fourth end 14.
  • the second end 12 is continuous with each of the third end 13 and the fourth end 14.
  • the intrinsic linear stacking fault 10 extends linearly from the first end 11 toward the second end 12.
  • the length of the first end 11 in the ⁇ 1-100> direction (third length B3) is the same as that of the second end in the ⁇ 1-100> direction.
  • the length may be greater than or equal to 0.8 times and less than or equal to 1.2 times the length of 12 (second length B2).
  • the length of the first end 11 in the ⁇ 1-100> direction is 0.00 times the length of the second end 12 in the ⁇ 1-100> direction. It may be 85 times or more, or it may be 0.9 times or more.
  • the length of the first end 11 in the ⁇ 1-100> direction is 1.0 times the length of the second end 12 in the ⁇ 1-100> direction. It may be 15 times or less, or it may be 1.1 times or less.
  • FIG. 6 is a schematic cross-sectional view taken along line VI-VI in FIG. 5.
  • the cross section shown in FIG. 6 is a cross section perpendicular to the first main surface 1.
  • the internal linear stacking fault 10 may be caused by a second threading screw dislocation 112 among the plurality of threading screw dislocations 110.
  • the internal linear stacking fault 10 may be connected to the second threading screw dislocation 112.
  • the intrinsic linear stacking faults 10 include, for example, flank-type defects.
  • the intrinsic linear stacking fault 10 includes a Frank-type defect can be determined using a transmission electron microscope. Specifically, a high-resolution cross-sectional image of partial dislocations attached to the edge of the intrinsic linear stacking fault 10 is observed using a transmission electron microscope. The measurement conditions for the cross-sectional high-resolution image are as follows. The electron beam acceleration voltage was 200 keV. The thickness of the observed sample was 100 nm. It is determined whether the number of (0004) planes in the stacking fault part and the perfect crystal part is increased, missing, or the same number. If the number of (0004) planes is increased or missing in the stacking fault part and the perfect crystal part, it is determined that the intrinsic linear stacking fault 10 includes a Frank-type defect. On the other hand, if the number of (0004) planes is the same in the stacking fault part and the perfect crystal part, it is determined that the intrinsic linear stacking fault 10 does not include a Frank-type defect.
  • Intrinsic linear stacking fault 10 is located inside silicon carbide epitaxial layer 40 .
  • the intrinsic linear stacking fault 10 is spaced apart from the first main surface 1 .
  • the intrinsic linear stacking fault 10 has an upper end surface 15 facing the first main surface 1 .
  • the upper end surface 15 is located between the first end 11 and the second end 12.
  • the upper end surface 15 may extend along the first direction 101.
  • the region between the first main surface 1 and the upper end surface 15 is a region 44 with a polytype of 4H.
  • the intrinsic linear stacking fault 10 is surrounded by a region 44 of polytype 4H.
  • the intrinsic linear stacking fault 10 may be located inside the buffer layer 41, the transition layer 43, or the drift layer 42.
  • the distance E2 between the first main surface 1 and the upper end surface 15 is, for example, 0.1 ⁇ m or more.
  • the distance E2 between the first main surface 1 and the upper end surface 15 is not particularly limited, but may be, for example, 0.2 ⁇ m or more, or 0.3 ⁇ m or more.
  • the distance E2 between the first main surface 1 and the upper end surface 15 is not particularly limited, but may be, for example, 10 ⁇ m or less, or 5 ⁇ m or less.
  • the intrinsic linear stacking faults 10 are not exposed on the first main surface 1.
  • the portion of the first main surface 1 that faces the upper end surface 15 of the intrinsic linear stacking fault 10 does not protrude.
  • the step difference in the portion of the first principal surface 1 where the intrinsic linear stacking faults 10 are opposed is, for example, 9 nm or less.
  • the step difference in the portion of the first main surface 1 facing the intrinsic linear stacking fault 10 may be, for example, 7 nm or less, 5 nm or less, 3 nm or less, or 1 nm or less.
  • a white interference microscope manufactured by Nikon Corporation (model number: Nikon BW-503D) may be used.
  • the internal linear stacking fault 10 cannot be substantially identified using a white interference microscope.
  • the intrinsic linear stacking fault 10 can be identified using a color photoluminescence imaging device.
  • FIG. 7 is a schematic diagram showing the configuration of a color photoluminescence imaging device.
  • a color photoluminescence imaging device for example, a PL imaging device (SemiScope PLI-200) manufactured by Photon Design Co., Ltd. can be used.
  • the color photoluminescence imaging apparatus 200 mainly includes an excitation light generation unit 220 and an imaging unit 230.
  • the excitation light generation unit 220 includes a light source section 221, a light guide section 222, and a filter section 223.
  • Light source section 221 can generate excitation light LE having energy higher than the bandgap of hexagonal silicon carbide.
  • the light source section 221 is, for example, a mercury xenon lamp.
  • Light guide section 222 can guide light such that the light emitted from light source section 221 is irradiated onto first main surface 1 of silicon carbide epitaxial substrate 100 .
  • the light guide section 222 includes, for example, an optical fiber. As shown in FIG. 7, the excitation light generation unit 220 may be arranged on both sides of the near-infrared objective lens 333.
  • the filter section 223 selectively transmits light having a specific wavelength corresponding to energy higher than the bandgap of hexagonal silicon carbide.
  • the wavelength corresponding to the bandgap of hexagonal silicon carbide is typically about 390 nm. Therefore, for example, a bandpass filter that specifically transmits light having a wavelength of about 313 nm is used as the filter section 223.
  • the transmission wavelength range of the filter section 223 may be, for example, 290 nm or more and 370 nm or less, 300 nm or more and 330 nm or less, or 300 nm or more and 320 nm or less.
  • the imaging unit 230 mainly includes a control section 331, a stage 332, a near-infrared objective lens 333, and a color image sensor 335.
  • the control unit 331 controls the displacement operation of the stage 332 and the photographing operation by the color image sensor 335, and is, for example, a personal computer.
  • Stage 332 supports silicon carbide epitaxial substrate 100 so that first main surface 1 is exposed.
  • the stage 332 is, for example, an XY stage that displaces the position of the first main surface 1.
  • the near-infrared objective lens 333 is arranged above the first main surface 1.
  • the magnification of the near-infrared objective lens 333 is, for example, 4.5 times.
  • Color image sensor 335 receives photoluminescence light emitted from silicon carbide epitaxial substrate 100 .
  • excitation light generation unit 220 is used to irradiate first main surface 1 of silicon carbide epitaxial substrate 100 with excitation light LE.
  • photoluminescence light LL is generated from silicon carbide epitaxial substrate 100.
  • the wavelength of the excitation light LE is, for example, 313 nm.
  • the intensity of the excitation light LE is, for example, 1 mW/cm 2 or more and 2 W/cm 2 or less.
  • the exposure time of the irradiation light is, for example, 0.5 seconds or more and 120 seconds or less.
  • the measurement temperature is, for example, room temperature (24° C.).
  • the color image sensor 335 is, for example, a CCD (charge coupled device) image sensor.
  • the type of CCD element is, for example, a back-illuminated deep depletion type.
  • the CCD image sensor is, for example, eXcelon (trademark) manufactured by Teledyne.
  • the imaging wavelength range is, for example, 310 nm or more and 1024 nm or less.
  • the element format is, for example, 1024ch ⁇ 1024ch.
  • the image area is, for example, 13.3 mm x 13.3 mm.
  • the element size is, for example, 13 ⁇ m ⁇ 13 ⁇ m.
  • the number of pixels is, for example, 480 pixels ⁇ 640 pixels.
  • the image size is, for example, 1.9 mm x 2.6 mm.
  • the optical characteristics of each of the carrot defect 20 and the inherent linear stacking fault 10 are specified.
  • the color of the image of the carrot defect 20 obtained from the color image sensor is, for example, blue.
  • H is 80° or more and 235° or less
  • S is 25°. 90 or less
  • V is 180 or more and 255 or less.
  • the color of the image of the inherent linear stacking fault 10 obtained from the color image sensor is, for example, blue.
  • H 150° or more and 220° or less.
  • S is 30 or more and 100 or less
  • V is 205 or more and 255 or less.
  • the HSV color space is one of the color expression methods that expresses a color using hue, saturation, and value.
  • the range of H is from 0° to 360°.
  • the range of S is 0 or more and 255 or less.
  • the range of V is 0 or more and 255 or less.
  • Each of S and V is displayed in 256 gradations.
  • the model of the HSV color space is a cylindrical model.
  • the number of intrinsic linear stacking defects 10 and the number of carrot defects 20 are determined over the entire first principal surface 1. According to silicon carbide epitaxial substrate 100 according to this embodiment, the number of intrinsic linear stacking defects 10 is smaller than the number of carrot defects 20.
  • the value obtained by dividing the number of inherent linear stacking defects 10 by the number of carrot defects 20 may be, for example, 0.55 or less.
  • the value obtained by dividing the number of intrinsic linear stacking defects 10 by the number of carrot defects 20 is not particularly limited, and may be, for example, 0.05 or more, or 0.1 or more.
  • the value obtained by dividing the number of intrinsic linear stacking defects 10 by the number of carrot defects 20 is not particularly limited, and may be, for example, 0.4 or less, or 0.3 or less.
  • FIG. 8 is a schematic partial cross-sectional view showing the configuration of a manufacturing apparatus for silicon carbide epitaxial substrate 100.
  • the manufacturing apparatus 300 for the silicon carbide epitaxial substrate 100 is, for example, a hot-wall horizontal CVD (Chemical Vapor Deposition) apparatus.
  • the manufacturing apparatus 300 for the silicon carbide epitaxial substrate 100 includes a reaction chamber 201, a gas supply section 235, a control section 245, a heating element 203, a quartz tube 204, and a heat insulating material (not shown). , and an induction heating coil (not shown).
  • the heating element 203 has, for example, a cylindrical shape, and forms a reaction chamber 201 inside.
  • the heating element 203 is made of graphite, for example.
  • the heating element 203 is provided inside the quartz tube 204.
  • the heat insulating material surrounds the outer periphery of the heating element 203.
  • the induction heating coil is wound along the outer peripheral surface of the quartz tube 204, for example.
  • the induction heating coil is configured to be able to be supplied with alternating current from an external power source (not shown). Thereby, the heating element 203 is heated by induction. As a result, reaction chamber 201 is heated by heating element 203 .
  • the reaction chamber 201 is a space surrounded by the inner wall surface 205 of the heating element 203.
  • Reaction chamber 201 is provided with susceptor 210 that holds silicon carbide substrate 30 .
  • Susceptor 210 is made of silicon carbide. Silicon carbide substrate 30 is placed on susceptor 210 .
  • Susceptor 210 is placed on stage 202.
  • the stage 202 is rotatably supported by a rotating shaft 209. As the stage 202 rotates, the susceptor 210 rotates.
  • the manufacturing apparatus 300 for silicon carbide epitaxial substrate 100 further includes a gas inlet 207 and a gas exhaust port 208.
  • the gas exhaust port 208 is connected to an exhaust pump (not shown). Arrows in FIG. 8 indicate gas flows. Gas is introduced into the reaction chamber 201 through the gas inlet 207 and exhausted through the gas exhaust port 208 . The pressure within the reaction chamber 201 is adjusted by balancing the amount of gas supplied and the amount of gas exhausted.
  • the gas supply unit 235 is configured to be able to supply a mixed gas containing a raw material gas, a dopant gas, and a carrier gas to the reaction chamber 201.
  • the gas supply section 235 includes, for example, a first gas supply section 231, a second gas supply section 232, a third gas supply section 233, and a fourth gas supply section 234.
  • the first gas supply section 231 is configured to be able to supply, for example, a first gas containing carbon atoms.
  • the first gas supply unit 231 is, for example, a gas cylinder filled with a first gas.
  • the first gas is, for example, propane (C 3 H 8 ) gas.
  • the first gas may be, for example, methane (CH 4 ) gas, ethane (C 2 H 6 ) gas, acetylene (C 2 H 2 ) gas, or the like.
  • the second gas supply unit 232 is configured to be able to supply a second gas containing, for example, silane gas.
  • the second gas supply section 232 is, for example, a gas cylinder filled with a second gas.
  • the second gas is, for example, silane (SiH 4 ) gas.
  • the second gas may be a mixed gas of silane gas and another gas other than silane.
  • the third gas supply section 233 is configured to be able to supply, for example, a third gas containing nitrogen atoms.
  • the third gas supply unit 233 is, for example, a gas cylinder filled with a third gas.
  • the third gas is a doping gas.
  • the third gas is, for example, ammonia gas. Ammonia gas is more easily thermally decomposed than nitrogen gas, which has triple bonds.
  • the fourth gas supply unit 234 is configured to be able to supply a fourth gas (carrier gas) such as hydrogen, for example.
  • a fourth gas carrier gas
  • the fourth gas supply unit 234 is, for example, a gas cylinder filled with hydrogen.
  • the fourth gas may be argon gas.
  • the control unit 245 is configured to be able to control the flow rate of the mixed gas supplied from the gas supply unit 235 to the reaction chamber 201.
  • the control unit 245 may include a first gas flow rate control unit 241, a second gas flow rate control unit 242, a third gas flow rate control unit 243, and a fourth gas flow rate control unit 244. good.
  • Each control unit may be, for example, an MFC (Mass Flow Controller).
  • the control section 245 is arranged between the gas supply section 235 and the gas introduction port 207.
  • silicon carbide substrate 30 is prepared.
  • a silicon carbide single crystal of polytype 4H is produced by a sublimation method.
  • silicon carbide substrate 30 is prepared by slicing the silicon carbide single crystal using, for example, a wire saw.
  • Silicon carbide substrate 30 contains, for example, n-type impurities such as nitrogen.
  • the conductivity type of silicon carbide substrate 30 is, for example, n-type.
  • mechanical polishing is performed on silicon carbide substrate 30.
  • chemical mechanical polishing is performed on silicon carbide substrate 30.
  • silicon carbide epitaxial layer 40 is formed on silicon carbide substrate 30.
  • silicon carbide epitaxial layer 40 is formed by epitaxial growth on third main surface 9 of silicon carbide substrate 30 using a hot wall type horizontal CVD apparatus shown in FIG.
  • silane (SiH 4 ) and propane (C 3 H 8 ) are used as source gases, and hydrogen (H 2 ) is used as a carrier gas.
  • the temperature for epitaxial growth is, for example, about 1400° C. or more and 1700° C. or less.
  • an n-type impurity, such as nitrogen, is introduced into silicon carbide epitaxial layer 40.
  • FIG. 9 is a schematic diagram showing the relationship between propane flow rate and time with respect to temperature.
  • Propane flow rate versus temperature is 3 x propane flow rate (sccm) divided by temperature (°C).
  • propane flow rate relative to the temperature is a first ratio C1.
  • propane flow rate relative to the temperature is maintained at the first ratio C1.
  • Buffer layer 41 is formed on silicon carbide substrate 30 between first time point P1 and second time point P2.
  • the propane flow rate with respect to temperature increases monotonically. From the second time point P2 to the third time point P3, the propane flow rate relative to the temperature increases from the first ratio C1 to the second ratio C2.
  • a transition layer 43 is formed on the buffer layer 41 between the second time point P2 and the third time point P3. From the third time point P3 to the fourth time point P4, the propane flow rate relative to the temperature is maintained at the second ratio C2.
  • a drift layer 42 is formed on the transition layer 43 between the third time point P3 and the fourth time point P4.
  • the propane flow rate relative to the temperature is adjusted while changing the propane flow rate and temperature.
  • the first ratio C1 is, for example, 0.034 (sccm/°C).
  • the second ratio C2 is, for example, 0.074 (sccm/°C).
  • the temperature at which the drift layer 42 is formed may be higher than the temperature at which the buffer layer 41 is formed. In the step of forming the transition layer 43, the temperature may be increased. From the second time point P2 to the third time point P3, the propane flow rate relative to the temperature may increase at a rate of 0.0079 sccm/°C.
  • FIG. 10 is a schematic diagram showing the relationship between the propane flow rate and time with respect to the hydrogen flow rate.
  • the propane flow rate relative to the hydrogen flow rate is a value (dimensionless) obtained by dividing the propane flow rate by the hydrogen flow rate.
  • the propane flow rate relative to the hydrogen flow rate is set to a third ratio D1.
  • the propane flow rate relative to the hydrogen flow rate is maintained at the third ratio D1.
  • Buffer layer 41 is formed on silicon carbide substrate 30 between first time point P1 and second time point P2.
  • the propane flow rate relative to the hydrogen flow rate increases monotonically. From the second time point P2 to the third time point P3, the propane flow rate relative to the hydrogen flow rate increases from the third ratio D1 to the fourth ratio D2.
  • a transition layer 43 is formed on the buffer layer 41 between the second time point P2 and the third time point P3. From the third time point P3 to the fourth time point P4, the propane flow rate relative to the hydrogen flow rate is maintained at the fourth ratio D2.
  • a drift layer 42 is formed on the transition layer 43 between the third time point P3 and the fourth time point P4.
  • the flow rate of hydrogen is, for example, 134 slm.
  • the propane flow rate relative to the hydrogen flow rate is adjusted, for example, by changing the propane flow rate while keeping the hydrogen flow constant.
  • the third ratio D1 is, for example, 0.000134.
  • the fourth ratio D2 is, for example, 0.000310.
  • the propane flow rate relative to the hydrogen flow rate may increase at a rate of 3.51 ⁇ 10 ⁇ 5 per minute.
  • silane gas and propane gas are used.
  • propane gas has the property of being more difficult to decompose than silane gas.
  • each of the carrot defect 20 and the intrinsic linear stacking fault 10 occurs due to threading screw dislocation.
  • threading screw dislocations are converted into carrot defects 20 instead of intrinsic linear stacking faults 10, and the number of intrinsic linear stacking defects 10 relative to the number of carrot defects 20 is It is considered possible to reduce the ratio of
  • FIG. 11 is a flowchart schematically showing a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • the method for manufacturing silicon carbide semiconductor device 400 according to the present embodiment includes a step of preparing silicon carbide epitaxial substrate 100 (S1), and a step of processing silicon carbide epitaxial substrate 100 (S2). It mainly has
  • a step (S1) of preparing silicon carbide epitaxial substrate 100 is performed.
  • silicon carbide epitaxial substrate 100 according to this embodiment is prepared (see FIG. 1).
  • a step (S2) of processing silicon carbide epitaxial substrate 100 is performed. Specifically, the following processing is performed on silicon carbide epitaxial substrate 100. First, ion implantation is performed into silicon carbide epitaxial substrate 100.
  • FIG. 12 is a schematic cross-sectional view showing the process of forming the body region. Specifically, p-type impurities such as aluminum are ion-implanted into first main surface 1 of silicon carbide epitaxial layer 40 . As a result, body region 113 having p-type conductivity is formed. The portion where the body region 113 is not formed becomes the drift layer 42.
  • the thickness of the body region 113 is, for example, 0.9 ⁇ m.
  • FIG. 13 is a schematic cross-sectional view showing the process of forming a source region.
  • an n-type impurity such as phosphorus is ion-implanted into body region 113, for example.
  • a source region 114 having an n-type conductivity type is formed.
  • the thickness of the source region 114 is, for example, 0.4 ⁇ m.
  • the concentration of n-type impurities contained in source region 114 is higher than the concentration of p-type impurities contained in body region 113.
  • a contact region 118 is formed by ion-implanting a p-type impurity such as aluminum into the source region 114.
  • Contact region 118 is formed to penetrate source region 114 and body region 113 and be in contact with drift layer 42 .
  • the concentration of p-type impurities contained in contact region 118 is higher than the concentration of n-type impurities contained in source region 114.
  • activation annealing is performed to activate the ion-implanted impurities.
  • the activation annealing temperature is, for example, 1500° C. or more and 1900° C. or less.
  • the activation annealing time is, for example, about 30 minutes.
  • the activation annealing atmosphere is, for example, an argon atmosphere.
  • FIG. 14 is a schematic cross-sectional view showing a step of forming a trench in first main surface 1 of silicon carbide epitaxial layer 40.
  • a mask 117 having an opening is formed on first main surface 1 composed of source region 114 and contact region 118 .
  • source region 114, body region 113, and a portion of drift layer 42 are removed by etching.
  • the etching method for example, inductively coupled plasma reactive ion etching can be used.
  • inductively coupled plasma reactive ion etching using SF 6 or a mixed gas of SF 6 and O 2 as a reactive gas is used.
  • a recess is formed in the first main surface 1 by etching.
  • thermal etching is performed in the recesses.
  • Thermal etching can be performed, for example, by heating in an atmosphere containing a reactive gas containing at least one type of halogen atom, with the mask 117 formed on the first main surface 1 .
  • At least one type of halogen atom includes at least one of a chlorine (Cl) atom and a fluorine (F) atom.
  • the atmosphere includes, for example, Cl2 , BCl3 , SF6 or CF4 .
  • thermal etching is performed using a mixed gas of chlorine gas and oxygen gas as a reaction gas, and at a heat treatment temperature of, for example, 700° C. or higher and 1000° C. or lower.
  • the reaction gas may contain a carrier gas in addition to the above-mentioned chlorine gas and oxygen gas.
  • the carrier gas for example, nitrogen gas, argon gas, or helium gas can be used.
  • trenches 56 are formed in the first main surface 1 by thermal etching.
  • Trench 56 is defined by side wall surface 53 and bottom wall surface 54 .
  • Sidewall surface 53 is composed of source region 114, body region 113, and drift layer 42.
  • the bottom wall surface 54 is composed of the drift layer 42.
  • the mask 117 is removed from the first major surface 1.
  • FIG. 15 is a schematic cross-sectional view showing the process of forming a gate insulating film.
  • silicon carbide epitaxial substrate 100 with trenches 56 formed in first main surface 1 is heated at a temperature of, for example, 1300° C. or more and 1400° C. or less in an atmosphere containing oxygen.
  • the bottom wall surface 54 is in contact with the drift layer 42
  • the side wall surface 53 is in contact with each of the drift layer 42 , the body region 113 , and the source region 114
  • the first main surface 1 is in contact with each of the source region 114 and the contact region 118 .
  • a contacting gate insulating film 115 is formed.
  • FIG. 16 is a schematic cross-sectional view showing the process of forming a gate electrode and an interlayer insulating film.
  • Gate electrode 127 is formed inside trench 56 so as to be in contact with gate insulating film 115 .
  • Gate electrode 127 is disposed inside trench 56 and formed on gate insulating film 115 so as to face each of side wall surface 53 and bottom wall surface 54 of trench 56 .
  • the gate electrode 127 is formed, for example, by LPCVD (Low Pressure Chemical Vapor Deposition) method.
  • Interlayer insulating film 126 is formed. Interlayer insulating film 126 is formed to cover gate electrode 127 and to be in contact with gate insulating film 115 .
  • the interlayer insulating film 126 is formed, for example, by chemical vapor deposition.
  • the interlayer insulating film 126 is made of, for example, a material containing silicon dioxide.
  • interlayer insulating film 126 and a portion of gate insulating film 115 are etched so that openings are formed over source region 114 and contact region 118. As a result, contact region 118 and source region 114 are exposed from gate insulating film 115.
  • Source electrode 116 is formed so as to be in contact with each of source region 114 and contact region 118.
  • Source electrode 116 is formed by, for example, a sputtering method.
  • the source electrode 116 is made of a material containing, for example, Ti (titanium), Al (aluminum), and Si (silicon).
  • alloying annealing is performed. Specifically, the source electrode 116 in contact with each of the source region 114 and the contact region 118 is maintained at a temperature of, for example, 900° C. or more and 1100° C. or less for about 5 minutes. As a result, at least a portion of the source electrode 116 is silicided. As a result, a source electrode 116 that is in ohmic contact with the source region 114 is formed. Source electrode 116 may be in ohmic contact with contact region 118.
  • Source wiring 119 is formed.
  • Source wiring 119 is electrically connected to source electrode 116.
  • Source wiring 119 is formed to cover source electrode 116 and interlayer insulating film 126 .
  • a step of forming a drain electrode is performed. First, silicon carbide substrate 30 is polished on second main surface 2 . This reduces the thickness of silicon carbide substrate 30. Next, drain electrode 123 is formed. Drain electrode 123 is formed so as to be in contact with second main surface 2 . Through the above steps, silicon carbide semiconductor device 400 according to this embodiment is manufactured.
  • FIG. 17 is a schematic cross-sectional view showing the configuration of a silicon carbide semiconductor device according to this embodiment.
  • Silicon carbide semiconductor device 400 is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • Silicon carbide semiconductor device 400 mainly includes silicon carbide epitaxial substrate 100, gate electrode 127, gate insulating film 115, source electrode 116, drain electrode 123, source wiring 119, and interlayer insulating film 126. ing.
  • Silicon carbide epitaxial substrate 100 has a drift layer 42 , a body region 113 , a source region 114 , and a contact region 118 .
  • Silicon carbide semiconductor device 400 may be, for example, an IGBT (Insulated Gate Bipolar Transistor).
  • a carrot defect 20 exists in silicon carbide epitaxial substrate 100, a convex portion is formed in the carrot defect 20, so that it can be easily detected as a surface defect. Furthermore, the coverage of the gate oxide film formed on the carrot defect 20 is deteriorated. As a result, gate leakage current occurs in the semiconductor element formed in the region where the carrot defect 20 exists.
  • a semiconductor element formed in a region where the carrot defect 20 exists is determined to have a breakdown voltage defect or the like in an initial characteristic inspection at the wafer stage. Semiconductor elements determined to have a breakdown voltage defect are classified as defective products and are therefore not normally shipped.
  • a semiconductor element formed in a region having an inherent linear stacking fault 10 may pass the initial characteristic test.
  • a semiconductor element that passes the initial characteristic test may be shipped as a semiconductor device through various post-processes such as a wafer dicing process.
  • semiconductor devices containing intrinsic linear stacking faults 10 may cause characteristic deterioration (reliability failure) during operation. Therefore, it is desirable to reduce the intrinsic linear stacking faults 10.
  • the number of intrinsic linear stacking defects 10 is smaller than the number of carrot defects 20. Thereby, it is possible to suppress the occurrence of a silicon carbide semiconductor device having poor reliability after shipment. Carrot defects can be easily inspected from the surface and have poor initial characteristics. Therefore, all devices containing carrot defects can be determined to be defective products at the time of shipment.
  • the intrinsic linear stacking fault 10 has a small influence on the initial characteristics and does not appear on the surface, so it is not easy to detect. Therefore, there is a possibility that a device including the intrinsic linear stacking fault 10 will be determined to be a non-defective product at the time of shipment.
  • silicon carbide epitaxial substrates 100 according to samples 1 to 5 were prepared. Silicon carbide epitaxial substrates 100 according to Samples 1 and 2 are comparative examples. Silicon carbide epitaxial substrates 100 according to samples 3 to 5 are examples. The diameter of silicon carbide epitaxial substrate 100 according to Samples 1 to 5 was 150 mm.
  • Silicon carbide epitaxial substrates 100 according to samples 1 to 5 were manufactured according to the method shown in FIGS. 9 and 10. Specifically, silicon carbide epitaxial substrate 100 was manufactured using the conditions shown in Table 1.
  • Silicon carbide epitaxial substrates 100 according to Samples 1 and 2 were manufactured as follows.
  • the temperature of the reaction chamber 201 was 1605°C. From the second time point P2 to the third time point P3, the temperature rose from 1605°C to 1720°C. The temperature was 1720° C. from the third time point P3 to the fourth time point P4. Between the first time point P1 and the fourth time point P4, the H 2 flow rate was 134 slm.
  • the SiH 4 flow rate was 57.5 sccm. Between the second time point P2 and the third time point P3, the SiH 4 flow rate increased from 57.5 sccm to 96 sccm. Between the third time point P3 and the fourth time point P4, the SiH 4 flow rate was 96 sccm.
  • the C 3 H 8 flow rate was 18 sccm. Between the second time point P2 and the third time point P3, the C 3 H 8 flow rate increased from 18 sccm to 54.5 sccm. Between the third time point P3 and the fourth time point P4, the C 3 H 8 flow rate was 54.5 sccm.
  • the time from the first time point P1 to the second time point P2 was 20 minutes.
  • the time from the second time point P2 to the third time point P3 was 8 minutes.
  • the time from the third time point P3 to the fourth time point P4 was 60 minutes.
  • the C 3 H 8 flow rate/H 2 flow rate was set to 0.000134.
  • the C 3 H 8 flow rate/H 2 flow rate increased at a rate of 3.40 ⁇ 10 ⁇ 5 per minute.
  • the C 3 H 8 flow rate/H 2 flow rate was set to 0.000407.
  • the 3 ⁇ C 3 H 8 flow rate/temperature (sccm/° C.) was set to 0.034.
  • the 3 ⁇ C 3 H 8 flow rate/temperature (sccm/° C.) increased at a rate of 0.0077 per minute.
  • the 3 ⁇ C 3 H 8 flow rate/temperature (sccm/° C.) was set to 0.095.
  • Silicon carbide epitaxial substrates 100 according to samples 3 to 5 were manufactured as follows.
  • the temperature was 1575° C. from the first time point P1 to the second time point P2. From the second time point P2 to the third time point P3, the temperature rose from 1575°C to 1692°C. The temperature was 1692° C. from the third time point P3 to the fourth time point P4. Between the first time point P1 and the fourth time point P4, the H 2 flow rate was 134 slm.
  • the SiH 4 flow rate was 57.5 sccm. Between the second time point P2 and the third time point P3, the SiH 4 flow rate increased from 57.5 sccm to 80 sccm. Between the third time point P3 and the fourth time point P4, the SiH 4 flow rate was 80 sccm.
  • the C 3 H 8 flow rate was 18 sccm. Between the second time point P2 and the third time point P3, the C 3 H 8 flow rate increased from 18 sccm to 41.5 sccm. Between the third time point P3 and the fourth time point P4, the C 3 H 8 flow rate was 41.5 sccm.
  • the time from the first time point P1 to the second time point P2 was 20 minutes.
  • the time from the second time point P2 to the third time point P3 was 5 minutes.
  • the time from the third time point P3 to the fourth time point P4 was 60 minutes.
  • the C 3 H 8 flow rate/H 2 flow rate was set to 0.000134.
  • the C 3 H 8 flow rate/H 2 flow rate increased at a rate of 3.51 ⁇ 10 ⁇ 5 per minute.
  • the C 3 H 8 flow rate/H 2 flow rate was set to 0.000310.
  • the 3 ⁇ C 3 H 8 flow rate/temperature (sccm/° C.) was set to 0.034.
  • the 3 ⁇ C 3 H 8 flow rate/temperature increased at a rate of 0.0079 per minute.
  • the 3 ⁇ C 3 H 8 flow rate/temperature was set to 0.074.
  • the color image sensor 335 was a CCD (charge coupled device) image sensor.
  • the type of CCD element was a back-illuminated deep depletion type.
  • the CCD image sensor was, for example, eXcelon (trademark) manufactured by Teledyne.
  • the imaging wavelength range is from 310 nm to 1024 nm.
  • the element format is 1024ch ⁇ 1024ch.
  • the image area is 13.3 mm x 13.3 mm.
  • the element size is 13 ⁇ m ⁇ 13 ⁇ m.
  • Table 2 shows the number of intrinsic linear stacking defects 10, the number of carrot defects 20, and the value obtained by dividing the number of intrinsic linear stacking defects 10 by the number of carrot defects 20 in silicon carbide epitaxial substrate 100. .
  • the number of intrinsic linear stacking defects 10 and the number of carrot defects 20 in silicon carbide epitaxial substrate 100 of sample 3 are the same as the number of intrinsic linear stacking defects 10 of silicon carbide epitaxial substrate 100 of sample 5, respectively.
  • number and the number of carrot defects 20 are the same as the number of intrinsic linear stacking defects 10 of silicon carbide epitaxial substrate 100 of sample 5, respectively.
  • number and the number of carrot defects 20 are the same as the number of intrinsic linear stacking defects 10 of silicon carbide epitaxial substrate 100 of sample 5, respectively.
  • number and the number of carrot defects 20 are the same as the number of intrinsic linear stacking defects 10 of silicon carbide epitaxial substrate 100 of sample 5, respectively.
  • number and the number of carrot defects 20 increase as the number of threading screw dislocations in silicon carbide substrate 30 increases. Therefore, even when the same manufacturing method is used, the number of intrinsic linear stacking defects 10 and the number of carrot defects 20 are significantly different.
  • the number of intrinsic linear stacking defects 10 was greater than the number of carrot defects 20.
  • the number of inherent linear stacking defects 10 was smaller than the number of carrot defects 20. From the above results, regardless of the number of intrinsic linear stacking defects 10 and the number of carrot defects 20, in the silicon carbide epitaxial substrate 100 of the example, the number of intrinsic linear stacking defects 10 is greater than the number of carrot defects 20. I was able to reduce it.
  • FIG. 18 is a transmission electron microscope (TEM) image of the silicon carbide epitaxial substrate according to the example.
  • the portion shown along the black circle in FIG. 18 is arranged along the atoms constituting the intrinsic linear stacking fault 10.
  • the intrinsic linear stacking fault 10 extends along the first direction 101.
  • the portion shown along the white circle in FIG. 18 is arranged along the atoms constituting the region whose polytype is 4H.
  • the intrinsic linear stacking fault 10 is sandwiched between regions 44 having a polytype of 4H.
  • the intrinsic linear stacking fault 10 may be a diatomic layer.

Abstract

炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル層と、内在線状積層欠陥と、キャロット欠陥と、を有している。炭化珪素エピタキシャル層は、炭化珪素基板上に位置し、かつ主面を有している。内在線状積層欠陥は、炭化珪素エピタキシャル層の内部に位置し、かつ主面から離間している。キャロット欠陥は、主面に露出している。内在線状積層欠陥の長さを内在線状積層欠陥の幅で割った値は０．５以下である。キャロット欠陥の長さをキャロット欠陥の幅で割った値は０．５よりも大きい。内在線状積層欠陥の数は、キャロット欠陥の数よりも少ない。

Description

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
　本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０２２年３月１７日に出願した日本特許出願である特願２０２２－０４２４８５号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　特開２０１８－１１３３０３公報（特許文献１）には、内在３Ｃ三角欠陥の密度が０．１個／ｃｍ2以下である炭化珪素エピタキシャルウェハが記載されている。
特開２０１８－１１３３０３公報
　本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素エピタキシャル層と、内在線状積層欠陥と、キャロット欠陥と、を備えている。炭化珪素エピタキシャル層は、炭化珪素基板上に位置し、かつ主面を有している。内在線状積層欠陥は、炭化珪素エピタキシャル層の内部に位置し、かつ主面から離間している。キャロット欠陥は、主面に露出している。主面は、｛０００１｝面に対して傾斜した面である。主面に対して垂直な方向に見て、＜１－１００＞方向におけるキャロット欠陥の長さを第１長さとし、＜１１－２０＞方向におけるキャロット欠陥の幅を第１幅とし、＜１－１００＞方向における内在線状積層欠陥の長さを第２長さとし、＜１１－２０＞方向における内在線状積層欠陥の幅を第２幅とする。第１長さを第１幅で割った値は０．５よりも大きい。第２長さを第２幅で割った値は０．５以下である。内在線状積層欠陥の数は、キャロット欠陥の数よりも少ない。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、図１の領域ＩＩＩの拡大平面模式図である。 図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、図１の領域Ｖの拡大平面模式図である。 図６は、図５のＶＩ－ＶＩ線に沿った断面模式図である。 図７は、カラーフォトルミネッセンスイメージング装置の構成を示す模式図である。 図８は、炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図９は、温度に対するプロパン流量と時間との関係を示す模式図である。 図１０は、水素流量に対するプロパン流量と時間との関係を示す模式図である。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 図１２は、ボディ領域を形成する工程を示す断面模式図である。 図１３は、ソース領域を形成する工程を示す断面模式図である。 図１４は、炭化珪素エピタキシャル層の第１主面にトレンチを形成する工程を示す断面模式図である。 図１５は、ゲート絶縁膜を形成する工程を示す断面模式図である。 図１６は、ゲート電極および層間絶縁膜を形成する工程を示す断面模式図である。 図１７は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図１８は、実施例に係る炭化珪素エピタキシャル基板の透過電子顕微鏡（ＴＥＭ）画像である。
[本開示が解決しようとする課題]
　本開示の目的は、炭化珪素半導体装置の信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することである。
[本開示の効果]
　本開示によれば、炭化珪素半導体装置の信頼性を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することができる。
　［本開示の実施形態の概要］
　まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
　（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板３０と、炭化珪素エピタキシャル層４０と、内在線状積層欠陥１０と、キャロット欠陥２０と、を備えている。炭化珪素エピタキシャル層４０は、炭化珪素基板３０上に位置し、かつ主面１を有している。内在線状積層欠陥１０は、炭化珪素エピタキシャル層４０の内部に位置し、かつ主面１から離間している。キャロット欠陥２０は、主面１に露出している。主面１は、｛０００１｝面に対して傾斜した面である。主面１に対して垂直な方向に見て、＜１－１００＞方向におけるキャロット欠陥２０の長さを第１長さＢ１とし、＜１１－２０＞方向におけるキャロット欠陥２０の幅を第１幅Ａ１とし、＜１－１００＞方向における内在線状積層欠陥１０の長さを第２長さＢ２とし、＜１１－２０＞方向における内在線状積層欠陥１０の幅を第２幅Ａ２とする。第１長さＢ１を第１幅Ａ１で割った値は０．５よりも大きい。第２長さＢ２を第２幅Ａ２で割った値は０．５以下である。内在線状積層欠陥１０の数は、キャロット欠陥２０の数よりも少ない。
　（２）上記（１）に係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０に対して励起光を照射することによって内在線状積層欠陥１０から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが１５０°以上２２０°以下であり、Ｓが３０以上１００以下であり、かつＶが２０５以上２５５以下であってもよい。
　（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００によれば、キャロット欠陥２０に対して励起光を照射することによってキャロット欠陥２０から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが８０°以上２３５°以下であり、Ｓが２５以上９０以下であり、かつＶが１８０以上２５５以下であってもよい。
　（４）上記（１）から（３）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０の数をキャロット欠陥２０の数で割った値は、０．５５以下であってもよい。
　（５）上記（１）から（４）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、主面１は、（０００－１）面に対して傾斜した面であってもよい。
　（６）上記（５）に係る炭化珪素エピタキシャル基板１００によれば、（０００－１）面に対するオフ角は、０°より大きく８°以下であってもよい。
　（７）上記（１）から（６）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、主面１に対して垂直な方向に見て、内在線状積層欠陥１０は、第１端部１１から第１端部１１の反対側にある第２端部１２に向かって線状に伸びていてもよい。＜１－１００＞方向における第１端部１１の長さは、＜１－１００＞方向における第２端部１２の長さの０．８倍以上１．２倍以下であってもよい。
　（８）上記（１）から（７）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、白色顕微鏡で測定した場合、内在線状積層欠陥１０が対向する前記主面の部分の段差は、９ｎｍ以下であってもよい。
　（９）上記（１）から（８）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０は、主面１に対向する上端面１５を有していてもよい。主面１に対して垂直な方向において、主面１と上端面１５との距離は０．１μｍ以上であってもよい。
　（１０）上記（９）に係る炭化珪素エピタキシャル基板１００によれば、主面１と上端面１５との間の領域は、ポリタイプが４Ｈの領域であってもよい。
　（１１）上記（１）から（１０）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０は、フランク型欠陥を含んでいてもよい。
　（１２）上記（１）から（１１）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、炭化珪素エピタキシャル層４０のポリタイプは４Ｈであってもよい。
　（１３）本開示に係る炭化珪素半導体装置の製造方法は以下の工程を有している。上記（１）から（１２）のいずれかに係る炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
　（炭化珪素エピタキシャル基板）
　図１は、本実施形態に係る炭化珪素エピタキシャル基板１００の構成を示す平面模式図である。図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板３０と、炭化珪素エピタキシャル層４０とを有している。炭化珪素エピタキシャル層４０は、炭化珪素基板３０上にある。炭化珪素エピタキシャル層４０は、炭化珪素基板３０に接している。炭化珪素エピタキシャル層４０は、第１主面１を有している。
　炭化珪素エピタキシャル層４０は、炭化珪素エピタキシャル基板１００の表面（第１主面１）を構成する。炭化珪素基板３０は、炭化珪素エピタキシャル基板１００の裏面（第２主面２）を構成する。図１に示されるように、炭化珪素エピタキシャル基板１００は、外周縁５を有している。外周縁５は、たとえばオリエンテーションフラット３と、円弧状部４とを有している。オリエンテーションフラット３は、第１方向１０１に沿って延在している。図１に示されるように、オリエンテーションフラット３は、第１主面１に対して垂直な方向に見て、直線状である。円弧状部４は、オリエンテーションフラット３に連なっている。円弧状部４は、第１主面１に対して垂直な方向に見て、円弧状である。
　図１に示されるように、第１主面１に対して垂直な方向に見て、第１主面１は、第１方向１０１および第２方向１０２の各々に沿って拡がっている。第１主面１に対して垂直な方向に見て、第１方向１０１は、第２方向１０２に対して垂直な方向である。
　第１方向１０１は、たとえば＜１１－２０＞方向である。第１方向１０１は、たとえば［１１－２０］方向であってもよい。第１方向１０１は、＜１１－２０＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向であってもよい。
　第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００］方向であってもよい。第２方向１０２は、たとえば＜１－１００＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第２方向１０２は、たとえば＜１－１００＞方向成分を含む方向であってもよい。
　第１主面１は、｛０００１｝面に対して傾斜した面である。｛０００１｝面に対する傾斜角（オフ角θ）は、たとえば０°よりも８°以下である。オフ角θは、特に限定されないが、たとえば１°以上であってもよいし、２°以上であってもよい。オフ角θは、特に限定されないが、たとえば７°以下であってもよいし、６°以下であってもよい。第１主面１は、（０００－１）面に対してオフ角θだけ傾斜した面であってもよいし、（０００１）面に対してオフ角θだけ傾斜した面であってもよい。第１主面１の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。別の観点から言えば、第１方向１０１が、第１主面１のオフ方向であってもよい。
　図１に示されるように、第１主面１の最大径Ｗ１（直径）は、特に限定されないが、たとえば１００ｍｍ（４インチ）である。最大径Ｗ１は、１２５ｍｍ（５インチ）以上でもよいし、１５０ｍｍ（６インチ）以上でもよい。最大径Ｗ１は、特に限定されない。最大径Ｗ１は、たとえば２００ｍｍ（８インチ）以下であってもよい。最大径Ｗ１は、外周縁５上の任意の２点間の最大距離である。
　なお本明細書において、４インチは、１００ｍｍ又は１０１．６ｍｍ（４インチ×２５．４ｍｍ／インチ）のことである。６インチは、１５０ｍｍ又は１５２．４ｍｍ（６インチ×２５．４ｍｍ／インチ）のことである。８インチは、２００ｍｍ又は２０３．２ｍｍ（８インチ×２５．４ｍｍ／インチ）のことである。
　図２に示されるように、炭化珪素基板３０は、複数の貫通螺旋転位１１０を含んでいる。複数の貫通螺旋転位１１０は、複数の第１貫通螺旋転位１１１と、複数の第２貫通螺旋転位１１２とを有している。炭化珪素基板３０は、第２主面２と、第３主面９とを有している。第３主面９は、第２主面２の反対側にある。第２主面２は、炭化珪素エピタキシャル基板１００の裏面である。第２主面２は、炭化珪素エピタキシャル層４０から離間している。第３主面９は、炭化珪素エピタキシャル層４０に接している。炭化珪素基板３０のポリタイプは、たとえば４Ｈである。同様に、炭化珪素エピタキシャル層４０のポリタイプは、たとえば４Ｈである。
　図２に示されるように、炭化珪素エピタキシャル層４０は、第４主面６を有している。第４主面６は、炭化珪素基板３０に接している。炭化珪素エピタキシャル層４０は、バッファ層４１と、遷移層４３と、ドリフト層４２とを含んでいる。ドリフト層４２は、１層であってもよいし、２層以上であってもよい。バッファ層４１は、炭化珪素基板３０上にある。バッファ層４１は、炭化珪素基板３０に接している。遷移層４３は、バッファ層４１上にある。遷移層４３は、バッファ層４１に接している。ドリフト層４２は、遷移層４３上にある。ドリフト層４２は、遷移層４３に接している。ドリフト層は、第１主面１を構成する。バッファ層は、第４主面６を構成する。
　炭化珪素基板３０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板３０の導電型は、たとえばｎ型である。炭化珪素基板３０の厚みは、たとえば２００μｍ以上６００μｍ以下である。炭化珪素エピタキシャル層４０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素エピタキシャル層４０の導電型は、たとえばｎ型である。
　バッファ層４１が含むｎ型不純物の濃度は、炭化珪素基板３０が含むｎ型不純物の濃度より低くてもよい。ドリフト層４２が含むｎ型不純物の濃度は、バッファ層４１が含むｎ型不純物の濃度より低くてもよい。遷移層４３が含むｎ型不純物の濃度は、バッファ層４１が含むｎ型不純物の濃度よりも低く、かつドリフト層４２が含むｎ型不純物の濃度よりも高くてもよい。
　遷移層４３が含むｎ型不純物の濃度は、バッファ層４１からドリフト層４２に向かうにつれて、単調に低くなっていてもよい。ドリフト層４２が含むｎ型不純物の濃度は、たとえば１×１０14ｃｍ-3以上１×１０17ｃｍ-3以下程度である。バッファ層４１が含むｎ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０19ｃｍ-3以下程度である。
　図３は、図１の領域ＩＩＩの拡大平面模式図である。図３に示される拡大平面模式図は、カラーフォトルミネッセンスイメージング装置により観測された状態を示している。図３に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、キャロット欠陥２０を有している。図３に示されるように、第１主面１に垂直な方向に見て、キャロット欠陥２０は、たとえば三角形の形状を有している。キャロット欠陥２０は、たとえば積層欠陥である。
　図３に示されるように、第１主面１に垂直な方向に見て、＜１１－２０＞方向（第１方向１０１）におけるキャロット欠陥２０の幅を第１幅Ａ１とする。第１主面１に垂直な方向に見て、＜１－１００＞方向（第２方向１０２）におけるキャロット欠陥２０の長さを第１長さＢ１とする。第１長さＢ１を第１幅Ａ１で割った値は０．５よりも大きい。
　第１長さＢ１を第１幅Ａ１で割った値は、特に限定されないが、たとえば０．７５よりも大きくもよいし、１より大きくてもよい。第１長さＢ１を第１幅Ａ１で割った値は、特に限定されないが、たとえば２以下であってもよいし、１．５以下であってもよい。
　図３に示されるように、キャロット欠陥２０は、頂点部２１と、第１辺部２３と、第２辺部２４と、底辺部２２とを有している。第１辺部２３および第２辺部２４の各々は、頂点部２１に連なっている。第１辺部２３および第２辺部２４は、頂点部２１から２つに分岐している。底辺部２２は、第１辺部２３および第２辺部２４の各々に連なっている。第１辺部２３は、底辺部２２の一端に連なっており、かつ、第２辺部２４は、底辺部２２の他端に連なっている。
　第１主面１に対して垂直な方向に見て、第１辺部２３は、第１方向１０１および第２方向１０２の各々に対して傾斜している。第１辺部２３は、第１方向１０１に平行な直線から第２方向１０２に傾斜していてもよい。第２辺部２４は、第１方向１０１に平行な直線から第２方向１０２と反対側に傾斜していてもよい。第１主面１に対して垂直な方向に見て、底辺部２２は、第２方向１０２に沿って延びている。第２長さＢ２は、底辺部２２の長さと等しくてもよい。第１主面１に対して垂直な方向に見て、第２方向１０２におけるキャロット欠陥２０の長さは、頂点部２１から底辺部２２に向かうにつれて大きくなっていてもよい。
　図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。図４に示される断面は、第１主面１に対して垂直な断面である。図４に示されるように、キャロット欠陥２０は、第１貫通螺旋転位１１１に起因していてもよい。具体的には、キャロット欠陥２０は、第１貫通螺旋転位１１１に連なっていてもよい。キャロット欠陥２０は、底面部２５を有していてもよい。
　底面部２５は、第１貫通螺旋転位１１１に連なっている。底面部２５は、第４方向１０４に沿って延びている。第４方向１０４に沿って延びる面は、基底面である。底面部２５は、バッファ層４１、遷移層４３およびドリフト層４２の各々を貫通している。底面部２５は、第４主面６から第１主面１まで延びている。底面部２５は、第１主面１において底辺部２２に連なっていてもよい。第３方向１０３は、第１方向１０１および第２方向１０２の各々に対して垂直な方向である。第４方向１０４は、第１方向１０１および第３方向１０３の各々に対して傾斜している。
　キャロット欠陥２０は、側面部２６を有していてもよい。側面部２６は、第１貫通螺旋転位１１１に連なっている。側面部２６は、第１貫通螺旋転位１１１に沿って延びている。底面部２５は、バッファ層４１、遷移層４３およびドリフト層４２の各々を貫通している。底面部２５は、頂点部２１に連なっている。
　図４に示されるように、キャロット欠陥２０は、第１主面１に露出している。キャロット欠陥２０は、突出している。そのため、キャロット欠陥２０は、たとえば共焦点微分干渉顕微鏡を有する欠陥検査装置を用いて、炭化珪素エピタキシャル基板１００の第１主面１を観察することにより特定することができる。
　共焦点微分干渉顕微鏡を有する欠陥検査装置として、たとえばレーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を使用することができる。対物レンズの倍率は、たとえば１０倍である。炭化珪素エピタキシャル基板１００の第１主面１に対して水銀キセノンランプなどの光源から波長５４６ｎｍの光が照射され、当該光の反射光が受光素子により観察される。ＳＩＣＡの測定感度の指標である閾値は、たとえばＴｈｒｅｓｈＳ４０とされる。
　図５は、図１の領域Ｖの拡大平面模式図である。図５に示される拡大平面模式図は、カラーフォトルミネッセンスイメージング装置により観測された状態を示している。図５に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、内在線状積層欠陥１０を有している。図５に示されるように、第１主面１に垂直な方向に見て、内在線状積層欠陥１０は、たとえば細長い長方形の形状を有している。第１主面１に垂直な方向に見て、内在線状欠陥は、第１方向１０１に沿って延びている。
　図５に示されるように、第１主面１に垂直な方向に見て、＜１１－２０＞方向（第１方向１０１）における内在線状積層欠陥１０の幅は、第２幅Ａ２とする。第１主面１に垂直な方向に見て、＜１－１００＞方向（第２方向１０２）における内在線状積層欠陥１０の長さは、第２長さＢ２とする。第２長さＢ２を第２幅Ａ２で割った値は、０．５以下である。第２長さＢ２を第２幅Ａ２で割った値は、特に限定されないが、たとえば０．０５以上であってもよいし、０．１以上であってもよい。第２長さＢ２を第２幅Ａ２で割った値は、特に限定されないが、たとえば０．３５以下であってもよいし、０．２５以下であってもよい。
　内在線状積層欠陥１０は、第１端部１１と、第２端部１２と、第３端部１３と、第４端部１４とを有している。第２端部１２は、第１端部１１の反対側にある。第１主面１に対して垂直な方向に見て、第１端部１１および第２端部１２の各々は、＜１－１００＞方向に沿って延びている。第４端部１４は、第３端部１３の反対側にある。第１主面１に対して垂直な方向に見て、第３端部１３および第４端部１４の各々は、＜１１－２０＞方向に沿って延びている。
　第１端部１１は、第３端部１３および第４端部１４の各々に連なっている。同様に、第２端部１２は、第３端部１３および第４端部１４の各々に連なっている。第１主面１に対して垂直な方向に見て、内在線状積層欠陥１０は、第１端部１１から第２端部１２に向かって線状に伸びている。第１主面１に対して垂直な方向に見て、＜１－１００＞方向における第１端部１１の長さ（第３長さＢ３）は、＜１－１００＞方向における第２端部１２の長さ（第２長さＢ２）の０．８倍以上１．２倍以下であってもよい。
　第１主面１に対して垂直な方向に見て、＜１－１００＞方向における第１端部１１の長さは、＜１－１００＞方向における第２端部１２の長さの０．８５倍以上であってもよいし、０．９倍以上であってもよい。第１主面１に対して垂直な方向に見て、＜１－１００＞方向における第１端部１１の長さは、＜１－１００＞方向における第２端部１２の長さの１．１５倍以下であってもよいし、１．１倍以下であってもよい。
　図６は、図５のＶＩ－ＶＩ線に沿った断面模式図である。図６に示される断面は、第１主面１に対して垂直な断面である。図６に示されるように、内在線状積層欠陥１０は、複数の貫通螺旋転位１１０の内の第２貫通螺旋転位１１２に起因していてもよい。具体的には、内在線状積層欠陥１０は、第２貫通螺旋転位１１２に連なっていてもよい。内在線状積層欠陥１０は、たとえばフランク型欠陥を含んでいる。
　内在線状積層欠陥１０がフランク型欠陥を含んでいるか否かは、透過型電子顕微鏡を用いて判別することができる。具体的には、透過型電子顕微鏡を用いて、内在線状積層欠陥１０の縁に付属している部分転位の断面高分解能像が観察される。断面高分解能像の測定条件は以下の通りである。電子線加速電圧は、２００ｋｅＶである。観察試料厚さは、１００ｎｍである。積層欠陥部と完全結晶部とにおいて（０００４）面の枚数が増えているか、欠損しているかもしくは同数であるかが特定される。積層欠陥部と完全結晶部とにおいて（０００４）面の枚数が、増えているかもしくは欠損している場合には、内在線状積層欠陥１０はフランク型欠陥を含んでいると判断される。反対に、積層欠陥部と完全結晶部とにおいて（０００４）面の枚数が、同数である場合には、内在線状積層欠陥１０はフランク型欠陥を含んでいないと判断される。
　内在線状積層欠陥１０は、炭化珪素エピタキシャル層４０の内部に位置している。内在線状積層欠陥１０は、第１主面１から離間している。内在線状積層欠陥１０は、第１主面１に対向する上端面１５を有している。上端面１５は、第１端部１１および第２端部１２の間に位置している。上端面１５は、第１方向１０１に沿って延びていてもよい。第１主面１と上端面１５との間の領域は、ポリタイプが４Ｈの領域４４である。内在線状積層欠陥１０は、ポリタイプが４Ｈである領域４４に取り囲まれている。内在線状積層欠陥１０は、バッファ層４１の内部に位置していてもよいし、遷移層４３の内部に位置していてもよいし、ドリフト層４２の内部に位置していてもよい。
　第１主面１に対して垂直な方向において、第１主面１と上端面１５との距離Ｅ２は、たとえば０．１μｍ以上である。第１主面１と上端面１５との距離Ｅ２は、特に限定されないが、たとえば０．２μｍ以上であってもよいし、０．３μｍ以上であってもよい。第１主面１と上端面１５との距離Ｅ２は、特に限定されないが、たとえば１０μｍ以下であってもよいし、５μｍ以下であってもよい。
　図６に示されるように、内在線状積層欠陥１０は、第１主面１に露出していない。内在線状積層欠陥１０の上端面１５に対向する第１主面１の部分は、突出していない。具体的には、白色顕微鏡で測定した場合、内在線状積層欠陥１０が対向する第１主面１の部分の段差は、たとえば９ｎｍ以下である。内在線状積層欠陥１０が対向する第１主面１の部分の段差は、たとえば７ｎｍ以下、５ｎｍ以下、３ｎｍ以下または１ｎｍ以下であってもよい。白色顕微鏡としては、株式会社ニコン製の白色干渉顕微鏡（型番：Ｎｉｋｏｎ　ＢＷ－５０３Ｄ）が利用されてもよい。内在線状積層欠陥１０が対向する第１主面１の部分には段差がほとんど形成されていないため、内在線状積層欠陥１０は、白色干渉顕微鏡を用いて特定することが実質的にできない。一方、上述のように、内在線状積層欠陥１０は、カラーフォトルミネッセンスイメージング装置により特定することができる。
　図７は、カラーフォトルミネッセンスイメージング装置の構成を示す模式図である。カラーフォトルミネッセンスイメージング装置として、たとえばフォトンデザイン社製のＰＬイメージング装置（ＳｅｍｉＳｃｏｐｅ　ＰＬＩ－２００）を使用することができる。図７に示されるように、カラーフォトルミネッセンスイメージング装置２００は、励起光生成ユニット２２０と、イメージングユニット２３０とを主に有している。
　励起光生成ユニット２２０は、光源部２２１と、導光部２２２と、フィルタ部２２３とを有する。光源部２２１は、六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光ＬＥを発生することができる。光源部２２１は、たとえば水銀キセノンランプである。導光部２２２は、光源部２２１から出射した光が、炭化珪素エピタキシャル基板１００の第１主面１に照射されるように、光を導くことができる。導光部２２２は、たとえば光ファイバーを有している。図７に示されるように、励起光生成ユニット２２０は、近赤外対物レンズ３３３の両側に配置されていてもよい。
　フィルタ部２２３は、六方晶炭化珪素のバンドギャップよりも高いエネルギーに対応する特定の波長を有する光を選択的に透過するものである。六方晶炭化珪素のバンドギャップに対応する波長は典型的には３９０ｎｍ程度である。そのため、たとえば約３１３ｎｍの波長を有する光を特に透過するバンドパスフィルタがフィルタ部２２３として用いられる。フィルタ部２２３の透過波長域は、たとえば２９０ｎｍ以上３７０ｎｍ以下であってもよいし、３００ｎｍ以上３３０ｎｍ以下であってもよいし、３００ｎｍ以上３２０ｎｍ以下であってもよい。
　イメージングユニット２３０は、制御部３３１と、ステージ３３２と、近赤外対物レンズ３３３と、カラーイメージセンサ３３５とを主に有する。制御部３３１は、ステージ３３２の変位動作の制御と、カラーイメージセンサ３３５による撮影動作の制御とを行なうものであり、たとえばパーソナルコンピュータである。ステージ３３２は、第１主面１が露出するように炭化珪素エピタキシャル基板１００を支持する。ステージ３３２は、たとえば第１主面１の位置を変位させるＸＹステージである。近赤外対物レンズ３３３は、第１主面１の上方に配置されている。近赤外対物レンズ３３３の倍率は、たとえば４．５倍である。カラーイメージセンサ３３５は、炭化珪素エピタキシャル基板１００から放射されるフォトルミネッセンス光を受光する。
　次に、キャロット欠陥２０および内在線状積層欠陥１０の特定方法について説明する。
　まず、励起光生成ユニット２２０を使用して、炭化珪素エピタキシャル基板１００の第１主面１に対して励起光ＬＥを照射する。これにより、炭化珪素エピタキシャル基板１００からフォトルミネッセンス光ＬＬが発生する。励起光ＬＥの波長は、たとえば３１３ｎｍである。励起光ＬＥの強度は、たとえば１ｍＷ／ｃｍ２以上２Ｗ／ｃｍ２以下である。照射光の露光時間は、たとえば０．５秒以上１２０秒以下である。測定温度は、たとえば室温（２４℃）である。
　次に、フォトルミネッセンス光がカラーイメージセンサによって検出される。具体的には、炭化珪素エピタキシャル基板１００で発生したフォトルミネッセンス光ＬＬがカラーイメージセンサ３３５によって検出される。カラーイメージセンサ３３５は、たとえばＣＣＤ（電荷結合素子）イメージセンサである。ＣＣＤ素子のタイプは、たとえば裏面照射型ディープディプレッション（back-illuminated　deep　depletion）タイプである。ＣＣＤイメージセンサは、たとえばテレダイン社製のｅＸｃｅｌｏｎ（商標）である。撮像波長範囲は、たとえば３１０ｎｍ以上１０２４ｎｍ以下である。素子フォーマットは、たとえば１０２４ｃｈ×１０２４ｃｈである。イメージエリアは、たとえば１３．３ｍｍ×１３．３ｍｍである。素子サイズは、たとえば１３μｍ×１３μｍである。ピクセル数は、たとえば４８０ｐｉｘｅｌ×６４０ｐｉｘｅｌである。画像サイズは、たとえば１．９ｍｍ×２．６ｍｍである。
　カラーイメージセンサから得られたカラー画像に基づいて、キャロット欠陥２０および内在線状積層欠陥１０の各々の光学特性が特定される。カラーイメージセンサから得られたキャロット欠陥２０の画像の色は、たとえば青色である。具体的には、キャロット欠陥２０に対して励起光を照射することによってキャロット欠陥２０から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが８０°以上２３５°以下であり、Ｓが２５以上９０以下であり、かつＶが１８０以上２５５以下である。
　カラーイメージセンサから得られた内在線状積層欠陥１０の画像の色は、たとえば青色である。具体的には、内在線状積層欠陥１０に対して励起光を照射することによって内在線状積層欠陥１０から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが１５０°以上２２０°以下であり、Ｓが３０以上１００以下であり、かつＶが２０５以上２５５以下である。
　なお、ＨＳＶ色空間は、色相（Ｈｕｅ）と、彩度（Ｓａｔｕｒａｔｉｏｎ）と、明度（Ｖａｌｕｅ）とにより色を表現する色の表現法の一つである。ＨＳＶ色空間において、Ｈの範囲は０°以上３６０°以下である。Ｓの範囲は０以上２５５以下である。Ｖの範囲は０以上２５５以下である。ＳおよびＶの各々は２５６階調で表示される。ＨＳＶ色空間のモデルは、円柱モデルである。
　第１主面１の全面において、内在線状積層欠陥１０の数と、キャロット欠陥２０の数とが求められる。本実施形態に係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０の数は、キャロット欠陥２０の数よりも少ない。
　内在線状積層欠陥１０の数をキャロット欠陥２０の数で割った値は、たとえば０．５５以下であってもよい。内在線状積層欠陥１０の数をキャロット欠陥２０の数で割った値は、特に限定されないが、たとえば０．０５以上であってもよいし、０．１以上であってもよい。内在線状積層欠陥１０の数をキャロット欠陥２０の数で割った値は、特に限定されないが、たとえば０．４以下であってもよいし、０．３以下であってもよい。
　次に、炭化珪素エピタキシャル基板１００の製造装置の構成について説明する。図８は、炭化珪素エピタキシャル基板１００の製造装置の構成を示す一部断面模式図である。炭化珪素エピタキシャル基板１００の製造装置３００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置である。図８に示されるように、炭化珪素エピタキシャル基板１００の製造装置３００は、反応室２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、断熱材（図示せず）、誘導加熱コイル（図示せず）とを主に有している。
　発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。発熱体２０３は、石英管２０４の内部に設けられている。断熱材は、発熱体２０３の外周を取り囲んでいる。誘導加熱コイルは、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイルは、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
　反応室２０１は、発熱体２０３の内壁面２０５に取り囲まれて形成された空間である。反応室２０１には、炭化珪素基板３０を保持するサセプタ２１０が設けられる。サセプタ２１０は、炭化珪素により構成されている。炭化珪素基板３０は、サセプタ２１０に載置される。サセプタ２１０は、ステージ２０２上に配置される。ステージ２０２は、回転軸２０９によって自転可能に支持されている。ステージ２０２が回転することで、サセプタ２１０が回転する。
　炭化珪素エピタキシャル基板１００の製造装置３００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図８中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
　ガス供給部２３５は、反応室２０１に、原料ガスとドーパントガスとキャリアガスとを含む混合ガスを供給可能に構成されている。具体的には、ガス供給部２３５は、たとえば第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、第４ガス供給部２３４とを含んでいる。
　第１ガス供給部２３１は、たとえば炭素原子を含む第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第１ガスは、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、アセチレン（Ｃ2Ｈ2）ガス等であってもよい。
　第２ガス供給部２３２は、たとえばシランガスを含む第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。第２ガスは、シランガスと、シラン以外の他のガスとの混合ガスでもよい。
　第３ガス供給部２３３は、たとえば窒素原子を含む第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、ドーピングガスである。第３ガスは、たとえばアンモニアガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。
　第４ガス供給部２３４は、たとえば水素などの第４ガス（キャリアガス）を供給可能に構成されている。第４ガス供給部２３４は、たとえば水素が充填されたガスボンベである。第４ガスは、アルゴンガスであってもよい。
　制御部２４５は、ガス供給部２３５から反応室２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、第４ガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ　Ｆｌｏｗ　Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。
　（炭化珪素エピタキシャル基板の製造方法）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
　まず、炭化珪素基板３０が準備される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板３０が準備される。炭化珪素基板３０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素基板３０の導電型は、たとえばｎ型である。次に、炭化珪素基板３０に対して機械研磨が行われる。次に、炭化珪素基板３０に対して化学的機械研磨が実施される。
　次に、炭化珪素基板３０上に炭化珪素エピタキシャル層４０が形成される。具体的には、図８に示されるホットウォール方式の横型ＣＶＤ装置を用いて、炭化珪素基板３０の第３主面９上に炭化珪素エピタキシャル層４０がエピタキシャル成長により形成される。エピタキシャル成長においては、原料ガスとしてたとえばシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）が用いられ、キャリアガスとして水素（Ｈ2）が用いられる。エピタキシャル成長の温度は、たとえば１４００℃以上１７００℃以下程度である。エピタキシャル成長において、たとえば窒素などのｎ型不純物が、炭化珪素エピタキシャル層４０に導入される。
　図９は、温度に対するプロパン流量と時間との関係を示す模式図である。温度に対するプロパン流量とは、３×プロパンの流量（ｓｃｃｍ）を温度（℃）で割った値である。図９に示されるように、第１時点Ｐ１においては、温度に対するプロパン流量は、第１比率Ｃ１とされる。第１時点Ｐ１から第２時点Ｐ２までの間、温度に対するプロパン流量は、第１比率Ｃ１で維持される。第１時点Ｐ１から第２時点Ｐ２までの間に、炭化珪素基板３０上にバッファ層４１が形成される。
　第２時点Ｐ２から第３時点Ｐ３にかけて、温度に対するプロパン流量は単調に増加する。第２時点Ｐ２から第３時点Ｐ３にかけて、温度に対するプロパン流量は、第１比率Ｃ１から第２比率Ｃ２まで増加する。第２時点Ｐ２から第３時点Ｐ３までの間において、バッファ層４１上に遷移層４３が形成される。第３時点Ｐ３から第４時点Ｐ４までの間、温度に対するプロパン流量は、第２比率Ｃ２で維持される。第３時点Ｐ３から第４時点Ｐ４までの間において、遷移層４３上にドリフト層４２が形成される。
　温度に対するプロパン流量は、プロパンの流量および温度の各々を変化させながら調整される。第１比率Ｃ１は、たとえば０．０３４（ｓｃｃｍ／℃）である。第２比率Ｃ２は、たとえば０．０７４（ｓｃｃｍ／℃）である。ドリフト層４２を形成する温度は、バッファ層４１を形成する温度よりも高くてもよい。遷移層４３を形成する工程においては、温度が上昇していてもよい。第２時点Ｐ２から第３時点Ｐ３にかけて、温度に対するプロパン流量は、毎分０．００７９（ｓｃｃｍ／℃）の割合で増加してもよい。
　図１０は、水素流量に対するプロパン流量と時間との関係を示す模式図である。水素流量に対するプロパン流量とは、プロパンの流量を水素の流量で除した値（無次元）である。図１０に示されるように、第１時点Ｐ１においては、水素流量に対するプロパン流量は、第３比率Ｄ１とされる。第１時点Ｐ１から第２時点Ｐ２までの間、水素流量に対するプロパン流量は、第３比率Ｄ１で維持される。第１時点Ｐ１から第２時点Ｐ２までの間に、炭化珪素基板３０上にバッファ層４１が形成される。
　第２時点Ｐ２から第３時点Ｐ３にかけて、水素流量に対するプロパン流量は単調に増加する。第２時点Ｐ２から第３時点Ｐ３にかけて、水素流量に対するプロパン流量は、第３比率Ｄ１から第４比率Ｄ２まで増加する。第２時点Ｐ２から第３時点Ｐ３までの間において、バッファ層４１上に遷移層４３が形成される。第３時点Ｐ３から第４時点Ｐ４までの間、水素流量に対するプロパン流量は、第４比率Ｄ２で維持される。第３時点Ｐ３から第４時点Ｐ４までの間において、遷移層４３上にドリフト層４２が形成される。
　第１時点Ｐ１から第４時点Ｐ４までの間において、水素の流量は、たとえば１３４ｓｌｍである。水素流量に対するプロパン流量は、たとえば水素の流量を一定に維持しながら、プロパンの流量を変化させることで調整される。第３比率Ｄ１は、たとえば０．０００１３４である。第４比率Ｄ２は、たとえば０．０００３１０である。第２時点Ｐ２から第３時点Ｐ３にかけて、水素流量に対するプロパン流量は、毎分３．５１×１０-5の割合で増加してもよい。以上により、炭化珪素基板３０と、炭化珪素エピタキシャル層４０とを有する炭化珪素エピタキシャル基板１００が準備される（図２参照）。
　炭化珪素エピタキシャル層４０を形成する際、シランガスと、プロパンガスとが用いられる。同じ温度で比較した場合、プロパンガスは、シランガスよりも分解しづらい性質を有している。発明者は、鋭意検討の結果、温度に対するプロパンガス流量を制御することにより、内在線状積層欠陥１０を効果的に低減可能であることを見出した。
　キャロット欠陥２０および内在線状積層欠陥１０の各々は、貫通螺旋転位に起因して発生すると考えられる。本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法によれば、貫通螺旋転位を内在線状積層欠陥１０ではなくキャロット欠陥２０に転換し、キャロット欠陥２０の数に対する内在線状積層欠陥１０の数の比率を低減することができると考えられる。
　（炭化珪素半導体装置の製造方法）
　次に、本実施形態に係る炭化珪素半導体装置４００の製造方法について説明する。図１１は、本実施形態に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。図１１に示されるように、本実施形態に係る炭化珪素半導体装置４００の製造方法は、炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）と、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）とを主に有している。
　まず、炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）が実施される。炭化珪素エピタキシャル基板１００を準備する工程（Ｓ１）においては、本実施形態に係る炭化珪素エピタキシャル基板１００が準備される（図１参照）。
　次に、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）が実施される。具体的には、炭化珪素エピタキシャル基板１００に対して以下のような加工が行われる。まず、炭化珪素エピタキシャル基板１００に対してイオン注入が行われる。
　図１２は、ボディ領域を形成する工程を示す断面模式図である。具体的には、炭化珪素エピタキシャル層４０の第１主面１に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入される。これにより、ｐ型の導電型を有するボディ領域１１３が形成される。ボディ領域１１３が形成されなかった部分は、ドリフト層４２となる。ボディ領域１１３の厚みは、たとえば０．９μｍである。
　次に、ソース領域を形成する工程が実施される。図１３は、ソース領域を形成する工程を示す断面模式図である。具体的には、ボディ領域１１３に対して、たとえばリンなどのｎ型不純物がイオン注入される。これにより、ｎ型の導電型を有するソース領域１１４が形成される。ソース領域１１４の厚みは、たとえば０．４μｍである。ソース領域１１４が含むｎ型不純物の濃度は、ボディ領域１１３が含むｐ型不純物の濃度よりも高い。
　次に、ソース領域１１４に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、コンタクト領域１１８が形成される。コンタクト領域１１８は、ソース領域１１４およびボディ領域１１３を貫通し、ドリフト層４２に接するように形成される。コンタクト領域１１８が含むｐ型不純物の濃度は、ソース領域１１４が含むｎ型不純物の濃度よりも高い。
　次に、イオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、たとえば１５００℃以上１９００℃以下である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、たとえばアルゴン雰囲気である。
　次に、炭化珪素エピタキシャル層４０の第１主面１にトレンチを形成する工程が実施される。図１４は、炭化珪素エピタキシャル層４０の第１主面１にトレンチを形成する工程を示す断面模式図である。ソース領域１１４およびコンタクト領域１１８から構成される第１主面１上に、開口を有するマスク１１７が形成される。マスク１１７を用いて、ソース領域１１４と、ボディ領域１１３と、ドリフト層４２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングが用いられる。エッチングにより、第１主面１に凹部が形成される。
　次に、凹部において熱エッチングが行われる。熱エッチングは、第１主面１上にマスク１１７が形成された状態で、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6またはＣＦ4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。
　図１４に示されるように、熱エッチングにより、第１主面１にトレンチ５６が形成される。トレンチ５６は、側壁面５３と、底壁面５４とにより規定される。側壁面５３は、ソース領域１１４と、ボディ領域１１３と、ドリフト層４２とにより構成される。底壁面５４は、ドリフト層４２により構成される。次に、マスク１１７が第１主面１から除去される。
　次に、ゲート絶縁膜を形成する工程が実施される。図１５は、ゲート絶縁膜を形成する工程を示す断面模式図である。具体的には、第１主面１にトレンチ５６が形成された炭化珪素エピタキシャル基板１００が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、底壁面５４においてドリフト層４２と接し、側壁面５３においてドリフト層４２、ボディ領域１１３およびソース領域１１４の各々に接し、かつ第１主面１においてソース領域１１４およびコンタクト領域１１８の各々と接するゲート絶縁膜１１５が形成される。
　次に、ゲート電極を形成する工程が実施される。図１６は、ゲート電極および層間絶縁膜を形成する工程を示す断面模式図である。ゲート電極１２７は、トレンチ５６の内部においてゲート絶縁膜１１５に接するように形成される。ゲート電極１２７は、トレンチ５６の内部に配置され、ゲート絶縁膜１１５上においてトレンチ５６の側壁面５３および底壁面５４の各々と対面するように形成される。ゲート電極１２７は、たとえばＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
　次に、層間絶縁膜１２６が形成される。層間絶縁膜１２６は、ゲート電極１２７を覆い、かつゲート絶縁膜１１５と接するように形成される。層間絶縁膜１２６は、たとえば化学気相成長法により形成される。層間絶縁膜１２６は、たとえば二酸化珪素を含む材料により構成される。次に、ソース領域１１４およびコンタクト領域１１８上に開口部が形成されるように、層間絶縁膜１２６およびゲート絶縁膜１１５の一部がエッチングされる。これにより、コンタクト領域１１８およびソース領域１１４がゲート絶縁膜１１５から露出する。
　次に、ソース電極を形成する工程が実施される。ソース電極１１６は、ソース領域１１４およびコンタクト領域１１８の各々に接するように形成される。ソース電極１１６は、たとえばスパッタリング法により形成される。ソース電極１１６は、たとえばＴｉ（チタン）、Ａｌ（アルミニウム）およびＳｉ（シリコン）を含む材料から構成されている。
　次に、合金化アニールが実施される。具体的には、ソース領域１１４およびコンタクト領域１１８の各々と接するソース電極１１６が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、ソース電極１１６の少なくとも一部がシリサイド化する。これにより、ソース領域１１４とオーミック接合するソース電極１１６が形成される。ソース電極１１６は、コンタクト領域１１８とオーミック接合してもよい。
　次に、ソース配線１１９が形成される。ソース配線１１９は、ソース電極１１６と電気的に接続される。ソース配線１１９は、ソース電極１１６および層間絶縁膜１２６を覆うように形成される。
　次に、ドレイン電極を形成する工程が実施される。まず、第２主面２において、炭化珪素基板３０が研磨される。これにより、炭化珪素基板３０の厚みが薄くなる。次に、ドレイン電極１２３が形成される。ドレイン電極１２３は、第２主面２と接するように形成される。以上により、本実施形態に係る炭化珪素半導体装置４００が製造される。
　図１７は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。炭化珪素半導体装置４００は、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。炭化珪素半導体装置４００は、炭化珪素エピタキシャル基板１００と、ゲート電極１２７と、ゲート絶縁膜１１５と、ソース電極１１６と、ドレイン電極１２３と、ソース配線１１９と、層間絶縁膜１２６とを主に有している。炭化珪素エピタキシャル基板１００は、ドリフト層４２と、ボディ領域１１３と、ソース領域１１４と、コンタクト領域１１８とを有している。炭化珪素半導体装置４００は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等であってもよい。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置の作用効果について説明する。
　炭化珪素エピタキシャル基板１００にキャロット欠陥２０が存在する場合、キャロット欠陥２０において凸部が形成されるため、表面欠陥として容易に検出可能である。また、キャロット欠陥２０上に形成されたゲート酸化膜のカバレッジが悪化する。その結果、キャロット欠陥２０が存在している領域に形成された半導体素子においては、ゲートリーク電流が発生する。キャロット欠陥２０が存在している領域に形成された半導体素子は、多くの場合、ウェハ段階の初期特性検査において耐圧不良等と判断される。耐圧不良と判断された半導体素子は、不良品に分類されるため、通常は出荷されない。
　一方、炭化珪素エピタキシャル基板１００に内在線状積層欠陥１０が存在する場合には、内在線状積層欠陥１０の上方には凸部が形成されないため、表面欠陥として検出が困難である。また、内在線状積層欠陥１０を内部に含む炭化珪素エピタキシャル層４０上に形成されたゲート酸化膜のカバレッジはそれほど悪化しない。そのため、内在線状積層欠陥１０を有する領域に形成された半導体素子が、初期特性検査で合格となる場合がある。初期特性検査で合格となった半導体素子は、ウェハダイシング工程等の各種後工程を経て、半導体デバイスとして出荷される可能性がある。
　しかしながら、内在線状積層欠陥１０を含んでいる半導体デバイスは、動作中に特性劣化(信頼性不良)を引き起こす場合がある。そのため、内在線状積層欠陥１０を低減することが望ましい。
　本開示に係る炭化珪素エピタキシャル基板１００によれば、内在線状積層欠陥１０の数は、キャロット欠陥２０の数よりも少ない。これにより、出荷後に信頼性不良となる炭化珪素半導体装置が発生することを抑制することができる。キャロット欠陥については、表面から欠陥が容易に検査可能であり、また、初期特性が悪い。そのため、キャロット欠陥を含むデバイスは、出荷時において、すべて不良品と判断できる。一方、内在線状積層欠陥１０は、初期特性への影響が小さく、また、表面に現れないため、検出が容易ではない。そのため、内在線状積層欠陥１０を含むデバイスが出荷時において、良品と判断されるおそれがある。
　（サンプル準備）
　まず、サンプル１からサンプル５に係る炭化珪素エピタキシャル基板１００を準備した。サンプル１および２に係る炭化珪素エピタキシャル基板１００は、比較例である。サンプル３から５に係る炭化珪素エピタキシャル基板１００は、実施例である。サンプル１から５に係る炭化珪素エピタキシャル基板１００の直径は、１５０ｍｍとした。
　サンプル１から５に係る炭化珪素エピタキシャル基板１００は、図９および図１０に記載の方法に沿って製造した。具体的には、表１の条件を用いて炭化珪素エピタキシャル基板１００を製造した。
Figure JPOXMLDOC01-appb-T000001
　サンプル１および２に係る炭化珪素エピタキシャル基板１００は、以下のように製造した。
　第１時点Ｐ１から第２時点Ｐ２までの間において、反応室２０１の温度は１６０５℃とした。第２時点Ｐ２から第３時点Ｐ３までの間において、温度は１６０５℃から１７２０℃に上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、温度は１７２０℃とした。第１時点Ｐ１から第４時点Ｐ４までの間において、Ｈ2流量は、１３４ｓｌｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、ＳｉＨ4流量は５７．５ｓｃｃｍとした。第２時点Ｐ２から第３時点Ｐ３までの間において、ＳｉＨ4流量は５７．５ｓｃｃｍから９６ｓｃｃｍに上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、ＳｉＨ4流量は９６ｓｃｃｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、Ｃ3Ｈ8流量は１８ｓｃｃｍとした。第２時点Ｐ２から第３時点Ｐ３までの間において、Ｃ3Ｈ8流量は１８ｓｃｃｍから５４．５ｓｃｃｍに上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、Ｃ3Ｈ8流量は５４．５ｓｃｃｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの時間は２０分とした。第２時点Ｐ２から第３時点Ｐ３までの時間は８分とした。第３時点Ｐ３から第４時点Ｐ４までの時間は６０分とした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、０．０００１３４とした。第２時点Ｐ２から第３時点Ｐ３までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、毎分３．４０×１０-5の割合で増加した。第３時点Ｐ３から第４時点Ｐ４までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、０．０００４０７とした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、０．０３４とした。第２時点Ｐ２から第３時点Ｐ３までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、毎分０．００７７の割合で増加した。第３時点Ｐ３から第４時点Ｐ４までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、０．０９５とした。
　サンプル３から５に係る炭化珪素エピタキシャル基板１００は、以下のように製造した。
　第１時点Ｐ１から第２時点Ｐ２までの間において、温度は１５７５℃とした。第２時点Ｐ２から第３時点Ｐ３までの間において、温度は１５７５℃から１６９２℃に上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、温度は１６９２℃とした。第１時点Ｐ１から第４時点Ｐ４までの間において、Ｈ2流量は、１３４ｓｌｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、ＳｉＨ4流量は５７．５ｓｃｃｍとした。第２時点Ｐ２から第３時点Ｐ３までの間において、ＳｉＨ4流量は５７．５ｓｃｃｍから８０ｓｃｃｍに上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、ＳｉＨ4流量は８０ｓｃｃｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、Ｃ3Ｈ8流量は１８ｓｃｃｍとした。第２時点Ｐ２から第３時点Ｐ３までの間において、Ｃ3Ｈ8流量は１８ｓｃｃｍから４１．５ｓｃｃｍに上昇した。第３時点Ｐ３から第４時点Ｐ４までの間において、Ｃ3Ｈ8流量は４１．５ｓｃｃｍとした。
　第１時点Ｐ１から第２時点Ｐ２までの時間は２０分とした。第２時点Ｐ２から第３時点Ｐ３までの時間は５分とした。第３時点Ｐ３から第４時点Ｐ４までの時間は６０分とした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、０．０００１３４とした。第２時点Ｐ２から第３時点Ｐ３までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、毎分３．５１×１０-5の割合で増加した。第３時点Ｐ３から第４時点Ｐ４までの間において、Ｃ3Ｈ8流量／Ｈ2流量は、０．０００３１０とした。
　第１時点Ｐ１から第２時点Ｐ２までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、０．０３４とした。第２時点Ｐ２から第３時点Ｐ３までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、毎分０．００７９の割合で増加した。第３時点Ｐ３から第４時点Ｐ４までの間において、３×Ｃ3Ｈ8流量／温度（ｓｃｃｍ／℃）は、０．０７４とした。
　（実験方法）
　フォトンデザイン社製のＰＬイメージング装置（ＳｅｍｉＳｃｏｐｅ　ＰＬＩ－２００）を使用して、サンプル１から５に係る炭化珪素エピタキシャル基板１００の第１主面１の撮像を行った。第１主面１における内在線状積層欠陥１０の数とキャロット欠陥２０の数とを求めた。光源部２２１は、水銀キセノンランプとした。励起光ＬＥの波長は、３１３ｎｍである。近赤外対物レンズ３３３の倍率は、４．５倍とした。測定温度は、室温（２７℃）とした。
　カラーイメージセンサ３３５は、ＣＣＤ（電荷結合素子）イメージセンサとした。ＣＣＤ素子のタイプは、裏面照射型ディープディプレッション（back-illuminated　deep　depletion）タイプとした。ＣＣＤイメージセンサは、たとえばテレダイン社製のｅＸｃｅｌｏｎ（商標）とした。撮像波長範囲は、３１０ｎｍ以上１０２４ｎｍ以下である。素子フォーマットは、１０２４ｃｈ×１０２４ｃｈである。イメージエリアは、１３．３ｍｍ×１３．３ｍｍである。素子サイズは、１３μｍ×１３μｍである。
　（実験結果）
Figure JPOXMLDOC01-appb-T000002
　表２は、炭化珪素エピタキシャル基板１００における内在線状積層欠陥１０の数と、キャロット欠陥２０の数と、内在線状積層欠陥１０の数をキャロット欠陥２０の数で割った値とを示している。
　表２に示されるように、サンプル３の炭化珪素エピタキシャル基板１００の内在線状積層欠陥１０の数およびキャロット欠陥２０の数は、それぞれサンプル５の炭化珪素エピタキシャル基板１００の内在線状積層欠陥１０の数およびキャロット欠陥２０の数よりも多い。内在線状積層欠陥１０の数およびキャロット欠陥２０の数は、炭化珪素基板３０にある貫通螺旋転位の数が多くなるほど多くなる。そのため、同じ製造方法を用いた場合であっても、内在線状積層欠陥１０の数およびキャロット欠陥２０の数は大きく異なっている。
　表２に示されるように、比較例の炭化珪素エピタキシャル基板１００においては、内在線状積層欠陥１０の数は、キャロット欠陥２０の数よりも多かった。一方、実施例の炭化珪素エピタキシャル基板１００においては、内在線状積層欠陥１０の数は、キャロット欠陥２０の数よりも少なかった。以上の結果より、内在線状積層欠陥１０の数およびキャロット欠陥２０の数に関わらず、実施例の炭化珪素エピタキシャル基板１００においては、内在線状積層欠陥１０の数をキャロット欠陥２０の数よりも少なくすることができた。
　図１８は、実施例に係る炭化珪素エピタキシャル基板の透過電子顕微鏡（ＴＥＭ）画像である。図１８において黒丸に沿って示される部分は、内在線状積層欠陥１０を構成する原子に沿って配置されている。内在線状積層欠陥１０は、第１方向１０１に沿って延在している。図１８において白丸に沿って示される部分は、ポリタイプが４Ｈの領域を構成する原子に沿って配置されている。図１８に示されるように、第３方向１０３において、内在線状積層欠陥１０は、ポリタイプが４Ｈの領域４４に挟まれている。図１８に示されるように、内在線状積層欠陥１０は、２原子層であってもよい。
　今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　主面（第１主面）、２　第２主面、３　オリエンテーションフラット、４　円弧状部、５　外周縁、６　第４主面、９　第３主面、１０　内在線状積層欠陥、１１　第１端部、１２　第２端部、１３　第３端部、１４　第４端部、１５　上端面、２０　キャロット欠陥、２１　頂点部、２２　底辺部、２３　第１辺部、２４　第２辺部、２５　底面部、２６　側面部、３０　炭化珪素基板、４０　炭化珪素エピタキシャル層、４１　バッファ層、４２　ドリフト層、４３　遷移層、４４　領域、５３　側壁面、５４　底壁面、５６　トレンチ、１００　炭化珪素エピタキシャル基板、１０１　第１方向、１０２　第２方向、１０３　第３方向、１０４　第４方向、１１０　貫通螺旋転位、１１１　第１貫通螺旋転位、１１２　第２貫通螺旋転位、１１３　ボディ領域、１１４　ソース領域、１１５　ゲート絶縁膜、１１６　ソース電極、１１７　マスク、１１８　コンタクト領域、１１９　ソース配線、１２３　ドレイン電極、１２６　層間絶縁膜、１２７　ゲート電極、２００　カラーフォトルミネッセンスイメージング装置、２０１　反応室、２０２，３３２　ステージ、２０３　発熱体、２０４　石英管、２０５　内壁面、２０７　ガス導入口、２０８　ガス排気口、２０９　回転軸、２１０　サセプタ、２２０　励起光生成ユニット、２２１　光源部、２２２　導光部、２２３　フィルタ部、２３０　イメージングユニット、２３１　第１ガス供給部、２３２　第２ガス供給部、２３３　第３ガス供給部、２３４　第４ガス供給部、２３５　ガス供給部、２４１　第１ガス流量制御部、２４２　第２ガス流量制御部、２４３　第３ガス流量制御部、２４４　第４ガス流量制御部、２４５，３３１　制御部、３００　製造装置、３３３　近赤外対物レンズ、３３５　カラーイメージセンサ、４００　炭化珪素半導体装置、Ａ１　第１幅、Ａ２　第２幅、Ｂ１　第１長さ、Ｂ２　第２長さ、Ｂ３　第３長さ、Ｃ１　第１比率、Ｃ２　第２比率、Ｄ１　第３比率、Ｄ２　第４比率、Ｅ２　距離、ＬＥ　励起光、ＬＬ　フォトルミネッセンス光、Ｐ１　第１時点、Ｐ２　第２時点、Ｐ３　第３時点、Ｐ４　第４時点、Ｗ１　最大径、θ　オフ角。

Claims (13)

  1. 　炭化珪素基板と、
    　前記炭化珪素基板上に位置し、かつ主面を有する炭化珪素エピタキシャル層と、
    　前記炭化珪素エピタキシャル層の内部に位置し、かつ前記主面から離間している内在線状積層欠陥と、
    　前記主面に露出するキャロット欠陥と、を備え、
    　前記主面は、｛０００１｝面に対して傾斜した面であり、
    　前記主面に対して垂直な方向に見て、＜１－１００＞方向における前記キャロット欠陥の長さを第１長さとし、＜１１－２０＞方向における前記キャロット欠陥の幅を第１幅とし、＜１－１００＞方向における前記内在線状積層欠陥の長さを第２長さとし、＜１１－２０＞方向における前記内在線状積層欠陥の幅を第２幅とした場合、
    　前記第１長さを前記第１幅で割った値は０．５よりも大きく、
    　前記第２長さを前記第２幅で割った値は０．５以下であり、
    　前記内在線状積層欠陥の数は、前記キャロット欠陥の数よりも少ない、炭化珪素エピタキシャル基板。
  2. 　前記内在線状積層欠陥に対して励起光を照射することによって前記内在線状積層欠陥から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが１５０°以上２２０°以下であり、Ｓが３０以上１００以下であり、かつＶが２０５以上２５５以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 　前記キャロット欠陥に対して励起光を照射することによって前記キャロット欠陥から発生するフォトルミネッセンス光をＨＳＶ色空間で表現した場合、Ｈが８０°以上２３５°以下であり、Ｓが２５以上９０以下であり、かつＶが１８０以上２５５以下である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 　前記内在線状積層欠陥の数を前記キャロット欠陥の数で割った値は、０．５５以下である、請求項１から請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 　前記主面は、（０００－１）面に対して傾斜した面である、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 　（０００－１）面に対するオフ角は、０°より大きく８°以下である、請求項５に記載の炭化珪素エピタキシャル基板。
  7. 　前記主面に対して垂直な方向に見て、前記内在線状積層欠陥は、第１端部から前記第１端部の反対側にある第２端部に向かって線状に伸びており、
    　＜１－１００＞方向における前記第１端部の長さは、＜１－１００＞方向における前記第２端部の長さの０．８倍以上１．２倍以下である、請求項１から請求項６のいずれか１項に記載の炭化珪素エピタキシャル基板。
  8. 　白色顕微鏡で測定した場合、前記内在線状積層欠陥が対向する前記主面の部分の段差は、９ｎｍ以下である、請求項１から請求項７のいずれか１項に記載の炭化珪素エピタキシャル基板。
  9. 　前記内在線状積層欠陥は、前記主面に対向する上端面を有しており、
    　前記主面に対して垂直な方向において、前記主面と前記上端面との距離は０．１μｍ以上である、請求項１から請求項８のいずれか１項に記載の炭化珪素エピタキシャル基板。
  10. 　前記主面と前記上端面との間の領域は、ポリタイプが４Ｈの領域である、請求項９に記載の炭化珪素エピタキシャル基板。
  11. 　前記内在線状積層欠陥は、フランク型欠陥を含む、請求項１から請求項１０のいずれか１項に記載の炭化珪素エピタキシャル基板。
  12. 　前記炭化珪素エピタキシャル層のポリタイプは４Ｈである、請求項１から請求項１１のいずれか１項に記載の炭化珪素エピタキシャル基板。
  13. 　請求項１から請求項１２のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    　前記炭化珪素エピタキシャル基板を加工する工程と、を備えた、炭化珪素半導体装置の製造方法。
PCT/JP2023/009018 2022-03-17 2023-03-09 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 WO2023176676A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022042485 2022-03-17
JP2022-042485 2022-03-17

Publications (1)

Publication Number Publication Date
WO2023176676A1 true WO2023176676A1 (ja) 2023-09-21

Family

ID=88023273

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/009018 WO2023176676A1 (ja) 2022-03-17 2023-03-09 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023176676A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2015097852A1 (ja) * 2013-12-27 2015-07-02 日新電機株式会社 単結晶ＳｉＣエピタキシャル膜の形成方法
JP2021118352A (ja) * 2020-01-24 2021-08-10 住友電気工業株式会社 炭化珪素基板の欠陥評価方法および炭化珪素基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk ＳｉＣエピタキシャルウェハ及びその製造方法
WO2015097852A1 (ja) * 2013-12-27 2015-07-02 日新電機株式会社 単結晶ＳｉＣエピタキシャル膜の形成方法
JP2021118352A (ja) * 2020-01-24 2021-08-10 住友電気工業株式会社 炭化珪素基板の欠陥評価方法および炭化珪素基板の製造方法

Similar Documents

Publication Publication Date Title
US11530491B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
US11004941B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2023176676A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024018924A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018123148A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023157658A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7388365B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2022137673A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20230261057A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide epitaxial substrate
WO2019216024A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024058044A1 (ja) 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
US20240026569A1 (en) Silicon carbide epitaxial substrate
US20220310795A1 (en) Silicon carbide epitaxial substrate and method for manufacturing same
Melnik et al. First AlGaN free-standing wafers
Oleynik MOVPE growth and characterisation of ZnO properties for optoelectronic applications

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23770632

Country of ref document: EP

Kind code of ref document: A1