WO2023157658A1 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2023157658A1
WO2023157658A1 PCT/JP2023/003377 JP2023003377W WO2023157658A1 WO 2023157658 A1 WO2023157658 A1 WO 2023157658A1 JP 2023003377 W JP2023003377 W JP 2023003377W WO 2023157658 A1 WO2023157658 A1 WO 2023157658A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
region
substrate
epitaxial substrate
gas
Prior art date
Application number
PCT/JP2023/003377
Other languages
English (en)
French (fr)
Inventor
貴也 宮瀬
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Publication of WO2023157658A1 publication Critical patent/WO2023157658A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present disclosure relates to a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device.
  • This application claims priority from Japanese Patent Application No. 2022-021442 filed on February 15, 2022. All the contents described in the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 describes a method for suppressing a gate leak current in a gate insulating film.
  • a silicon carbide epitaxial substrate includes a silicon carbide substrate and a silicon carbide layer on the silicon carbide substrate.
  • the silicon carbide layer includes a first region and a second region surrounded by the first region in plan view.
  • the second area has a third area that expands in the ⁇ 11-20> direction.
  • the first region is made of silicon carbide with a polytype of 4H.
  • the third region is made of silicon carbide having a polytype of 3C.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II of FIG. 3 is an enlarged plan view of area III of FIG. 1.
  • FIG. 4 is a schematic cross-sectional view taken along line IV-IV of FIG.
  • FIG. 5 is an enlarged plan view of region V in FIG.
  • FIG. 6 is a schematic cross-sectional view taken along line VI-VI of FIG.
  • FIG. 7 is an enlarged plan view of area VII of FIG.
  • FIG. 8 is a schematic cross-sectional view taken along line VIII-VIII of FIG.
  • FIG. 9 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 9 is a schematic partial cross-sectional view showing the configuration of a silicon carbide epitaxial substrate manufacturing apparatus.
  • FIG. 10 is a flow chart schematically showing a method for manufacturing a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 11 is a schematic cross-sectional view showing a step of preparing a silicon carbide substrate.
  • FIG. 12 is a schematic cross-sectional view showing a step of forming a silicon carbide layer on a silicon carbide substrate.
  • FIG. 13 is a schematic cross-sectional view showing a step of performing chemical mechanical polishing on the silicon carbide layer.
  • FIG. 14 is a flow chart showing an outline of a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • FIG. 15 is a flow chart schematically showing steps of processing a silicon carbide epitaxial substrate.
  • FIG. 11 is a schematic cross-sectional view showing a step of preparing a silicon carbide substrate.
  • FIG. 12 is a schematic cross-sectional view showing a step of forming a silicon carbide layer on a silicon carbide substrate.
  • FIG. 13 is a schematic cross
  • FIG. 16 is a schematic cross-sectional view showing a step of preparing a silicon carbide epitaxial substrate according to this embodiment.
  • FIG. 17 is a schematic cross-sectional view showing the ion implantation process.
  • FIG. 18 is a schematic cross-sectional view showing the oxide film forming process.
  • FIG. 19 is a schematic cross-sectional view showing the configuration of the silicon carbide semiconductor device according to this embodiment.
  • FIG. 20 is a first SICA image showing the first main surface of the silicon carbide epitaxial substrate before CMP and after CMP.
  • FIG. 21 is a second SICA image showing the first main surface of the silicon carbide epitaxial substrate before and after CMP.
  • FIG. 22 is a third SICA image showing the first main surface of the silicon carbide epitaxial substrate before CMP and after CMP.
  • FIG. 23 is a fourth SICA image showing the first main surface of the silicon carbide epitaxial substrate before CMP and after CMP.
  • An object of the present disclosure is to provide a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device that can improve the accuracy of defective screening inspection.
  • defects of the present disclosure According to the present disclosure, it is possible to provide a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide semiconductor device that can improve the accuracy of defective product sorting inspection.
  • Silicon carbide epitaxial substrate 100 includes silicon carbide substrate 50 and silicon carbide layer 40 on silicon carbide substrate 50 .
  • Silicon carbide layer 40 includes first region 10 and second region 20 surrounded by first region 10 in plan view.
  • the second region 20 has a third region 53 that widens in the ⁇ 11-20> direction.
  • First region 10 is made of silicon carbide having a polytype of 4H.
  • Third region 53 is made of silicon carbide having a polytype of 3C. When the surface of first region 10 is defined as first surface 13 and the surface of third region 53 is defined as second surface 23 , at least part of second surface 23 is carbonized from silicon carbide substrate 50 rather than first surface 13 . It protrudes in the direction toward silicon layer 40 .
  • silicon carbide layer 40 is located on the opposite side of the interface between silicon carbide substrate 50 and silicon carbide layer 40 , and first surface 13 . and the second surface 23 .
  • the surface density of the second regions 20 may be greater than 0 and 2.0/cm 2 or less.
  • first surface 13 and second surface 23 may be 5 nm or more and 100 nm or less.
  • second region 20 when viewed in the direction from silicon carbide layer 40 toward silicon carbide substrate 50, second region 20 is ⁇ 11 ⁇ It may have a base extending in a direction perpendicular to the 20> direction.
  • the entire second surface 23 faces toward silicon carbide layer 40 from silicon carbide substrate 50 rather than first surface 13 . You may protrude in a direction.
  • a fourth region 54 may have a third surface 52 .
  • First surface 13 is located between second surface 23 and third surface 52 in the direction from silicon carbide substrate 50 toward silicon carbide layer 40, and the width of second surface 23 is in the ⁇ 11-20> direction. may be 10 ⁇ m or more.
  • Silicon carbide epitaxial substrate 100 may further include a downfall that continues to second region 20 .
  • Silicon carbide epitaxial substrate 100 includes silicon carbide substrate 50 and silicon carbide layer 40 on silicon carbide substrate 50 .
  • Silicon carbide layer 40 includes first region 10 and second region 20 surrounded by first region 10 in plan view.
  • the second region 20 has a third region 53 that widens in the ⁇ 11-20> direction.
  • the first region 10 and the third region 53 are observed using a confocal differential interference contrast microscope with the light source arranged in the ⁇ 1-100> direction and opposite to the ⁇ 11-20> direction with respect to the third region in plan view.
  • the edge is darker than each of the surface of the third region 53 and the surface of the first region 10 .
  • first region 10 may be made of silicon carbide having a polytype of 4H.
  • Third region 53 may be made of silicon carbide having a polytype of 3C.
  • a method for manufacturing silicon carbide semiconductor device 400 according to the present disclosure includes the following steps. Silicon carbide epitaxial substrate 100 according to any one of (1) to (9) above is prepared. A silicon carbide epitaxial substrate 100 is processed.
  • FIG. 1 is a schematic plan view showing the configuration of a silicon carbide epitaxial substrate 100 according to this embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II of FIG.
  • silicon carbide epitaxial substrate 100 according to the present embodiment has silicon carbide substrate 50 and silicon carbide layer 40 .
  • Silicon carbide layer 40 is on silicon carbide substrate 50 .
  • Silicon carbide layer 40 is in contact with silicon carbide substrate 50 .
  • Silicon carbide layer 40 has a first main surface 1 .
  • First main surface 1 constitutes the surface of silicon carbide epitaxial substrate 100 .
  • Silicon carbide substrate 50 has a second main surface 2 .
  • Second main surface 2 constitutes the back surface of silicon carbide epitaxial substrate 100 .
  • the first main surface 1 extends along each of the first direction 101 and the second direction 102 when viewed in a direction perpendicular to the first main surface 1 .
  • the first direction 101 is a direction perpendicular to the second direction 102 when viewed in a direction perpendicular to the first major surface 1 .
  • the first direction 101 is, for example, the ⁇ 11-20> direction.
  • the first direction 101 may be the [11-20] direction, for example.
  • the first direction 101 may be a direction obtained by projecting the ⁇ 11-20> direction onto the first main surface 1 . From another point of view, the first direction 101 may be a direction including a ⁇ 11-20> direction component, for example.
  • the second direction 102 is, for example, the ⁇ 1-100> direction.
  • the second direction 102 may be, for example, the [1-100] direction.
  • the second direction 102 may be a direction obtained by projecting the ⁇ 1-100> direction onto the first main surface 1, for example. From another point of view, the second direction 102 may be a direction including a ⁇ 1-100> direction component, for example.
  • silicon carbide epitaxial substrate 100 has an outer peripheral edge 9 .
  • the peripheral edge 9 has, for example, an orientation flat 7 and an arcuate portion 8 .
  • the orientation flat 7 extends along the first direction 101 .
  • orientation flat 7 is linear when viewed in a direction perpendicular to first major surface 1 .
  • the arcuate portion 8 continues to the orientation flat 7 .
  • the arcuate portion 8 has an arcuate shape when viewed in a direction perpendicular to the first main surface 1 .
  • the first main surface 1 may be a surface inclined with respect to the ⁇ 0001 ⁇ plane.
  • the inclination angle (off angle) with respect to the ⁇ 0001 ⁇ plane is, for example, 2° or more and 6° or less.
  • the inclination direction (off direction) of first main surface 1 is, for example, the ⁇ 11-20> direction. From another point of view, the first direction 101 may be the off direction of the first main surface 1 .
  • the maximum diameter W1 (diameter) of the first main surface 1 is not particularly limited, but is, for example, 100 mm (4 inches).
  • the maximum diameter W1 may be 125 mm (5 inches) or more, or may be 150 mm (6 inches) or more.
  • the maximum diameter W1 is not particularly limited.
  • the maximum diameter W1 may be, for example, 200 mm (8 inches) or less.
  • a maximum diameter W1 is the maximum distance between any two points on the outer peripheral edge 9 .
  • 2 inches means 50 mm or 50.8 mm (2 inches x 25.4 mm/inch). 4 inches is 100 mm or 101.6 mm (4 inches by 25.4 mm/inch). 5 inches is 125 mm or 127.0 mm (5 inches by 25.4 mm/inch). Six inches is 150 mm or 152.4 mm (6 inches by 25.4 mm/inch). 8 inches is 200 mm or 203.2 mm (8 inches by 25.4 mm/inch).
  • silicon carbide layer 40 has fourth main surface 4 .
  • the fourth principal surface 4 is located opposite the first principal surface 1 .
  • Fourth main surface 4 is in contact with silicon carbide substrate 50 .
  • Silicon carbide layer 40 has a thickness (first thickness T1) of, for example, 1 ⁇ m or more and 100 ⁇ m or less.
  • Silicon carbide substrate 50 has a third main surface 3 .
  • the third principal surface 3 is located opposite the second principal surface 2 .
  • Third main surface 3 is in contact with silicon carbide layer 40 .
  • Silicon carbide substrate 50 has a thickness (second thickness T2) of, for example, 200 ⁇ m or more and 500 ⁇ m or less.
  • Silicon carbide substrate 50 contains n-type impurities such as nitrogen (N).
  • the conductivity type of silicon carbide substrate 50 is, for example, the n type.
  • Silicon carbide layer 40 contains an n-type impurity such as nitrogen.
  • the conductivity type of silicon carbide layer 40 is, for example, the n type.
  • the concentration of n-type impurities contained in silicon carbide layer 40 may be lower than the concentration of n-type impurities contained in silicon carbide substrate 50 .
  • FIG. 3 is an enlarged plan view of region III in FIG.
  • FIG. 4 is a schematic cross-sectional view taken along line IV-IV of FIG.
  • the cross section shown in FIG. 4 is a cross section perpendicular to the second main surface 2 .
  • silicon carbide layer 40 has first region 10 and second region 20 .
  • the second region 20 is surrounded by the first region 10 in plan view.
  • First region 10 is made of silicon carbide having a polytype of 4H.
  • Second region 20 may be made of silicon carbide having a polytype of 3C.
  • second region 20 when viewed in a direction from silicon carbide layer 40 toward silicon carbide substrate 50 (hereinafter also referred to as planar view), second region 20 expands in first direction 101 toward third region 53 .
  • the second region 20 has a first side portion 26 , a second side portion 27 , a vertex 24 and a base 25 .
  • the distance between the first side portion 26 and the second side portion 27 in the second direction 102 increases toward the first direction 101 .
  • a first direction 101 is the same as the direction from the vertex 24 to the base 25 .
  • the second region 20 is substantially triangular.
  • the base 25 of the second region 20 extends in the second direction 102 in plan view.
  • the second direction 102 is a direction perpendicular to the ⁇ 11-20> direction.
  • the first side portion 26 is inclined toward the second direction 102 with respect to the first direction 101 .
  • the second side portion 27 is inclined in the first direction 101 on the side opposite to the second direction 102 .
  • the second region 20 is surrounded by the first region 10 in plan view.
  • silicon carbide epitaxial substrate 100 may contain foreign matter 30 .
  • Foreign matter 30 is, for example, carbon particles.
  • Foreign matter 30 may be, for example, silicon carbide particles or downfall.
  • the second region 20 grows from the foreign matter 30 as a starting point. From another point of view, the second region 20 continues to the foreign matter 30 .
  • Foreign matter 30 is located, for example, on third main surface 3 of silicon carbide substrate 50 .
  • the second area 20 may be composed of a third area 53 and a fourth area 54 .
  • the third area 53 continues to the fourth area 54 .
  • the third area 53 is positioned on the fourth area 54 .
  • the first area 10 has a fifth area 11 and a sixth area 12 .
  • the sixth area 12 is located on the fifth area 11 .
  • Third region 53 is made of silicon carbide having a polytype of 3C.
  • Fourth region 54 may be made of silicon carbide having a polytype of 3C.
  • the first region 10 has a first surface 13 and a fourth main surface 4. As shown in FIG. The first surface 13 is located opposite the fourth major surface 4 . The first surface 13 may be parallel to the fourth major surface 4 . First surface 13 may extend along each of first direction 101 and second direction 102 . The first surface 13 is composed of the fifth region 11 .
  • the first region 10 has a first side surface 14 .
  • the first side surface 14 continues to the first surface 13 .
  • the first side 14 may be perpendicular to the first surface 13 .
  • the first side surface 14 extends along the third direction 103 .
  • the first side surface 14 is configured by the sixth region 12 .
  • the second region 20 has a second surface 23.
  • the second surface 23 is made up of a third region 53 .
  • the second surface 23 extends along the first direction 101 .
  • the second surface 23 may extend along the second direction 102 .
  • the second surface 23 may be continuous with the first side surface 14 .
  • the second region 20 has a second side surface 28 .
  • the second side surface 28 continues to the second surface 23 .
  • the second side surface 28 may be continuous with the first surface 13 .
  • Second side 28 may be perpendicular to second surface 23 .
  • the second side surface 28 extends along the third direction 103 .
  • the second side surface 28 is configured with a third region 53 .
  • the second side 28 is located opposite the first side 14 .
  • the second region 20 may have a bottom surface 31.
  • the bottom surface 31 continues to the first region 10 .
  • the bottom surface 31 is located opposite the second surface 23 .
  • the bottom surface 31 is located on the base surface.
  • Bottom surface 31 extends along fourth direction 104 .
  • a fourth direction 104 is inclined with respect to each of the first direction 101 and the third direction 103 .
  • a plane perpendicular to the fourth direction 104 is the base plane.
  • Bottom surface 31 extends from fourth major surface 4 to second surface 23 .
  • At least part of second surface 23 protrudes from silicon carbide substrate 50 toward silicon carbide layer 40 more than first surface 13 . At least part of the second surface 23 is located outside the first surface 13 in the third direction 103 . From another point of view, the first surface 13 is located between at least part of the second surface 23 and the fourth major surface 4 in the third direction 103 . As shown in FIG. 4 , the entire surface of second surface 23 may protrude in a direction from silicon carbide substrate 50 toward silicon carbide layer 40 more than first surface 13 .
  • distance H between first surface 13 and the most protruding portion of second surface 23 may be, for example, 5 nm or more and 100 nm or less. good.
  • the distance between first surface 13 and the most protruding portion of second surface 23 is not particularly limited, but may be, for example, 10 nm or more, or 30 nm or more.
  • the distance between first surface 13 and the most protruding portion of second surface 23 is not particularly limited, but may be, for example, 90 nm or less, or 50 nm or less.
  • the distance H between the first surface 13 and the most protruding portion of the second surface 23 can be measured using, for example, a white light interference microscope (product name "BW-D507") manufactured by Nikon Corporation. A mercury lamp is used as the light source. The field of view for measurement is 256 ⁇ m ⁇ 256 ⁇ m. Light emitted from the light source is split into two by a beam splitter. One light illuminates the reference surface. The other light irradiates the first surface 13 and the second surface 23 . Light reflected from both sides is imaged at the camera. The distance H between the first surface 13 and the highest protruding portion of the second surface 23 is measured based on the information of the interference fringes obtained from the optical path difference caused by the unevenness formed on the first surface 13 and the second surface 23. .
  • the direction from the silicon carbide substrate 50 toward the silicon carbide layer 40 is defined as the upper side. Conversely, the direction from silicon carbide layer 40 toward silicon carbide substrate 50 is the bottom side.
  • the second surface 23 is positioned above the first surface 13 .
  • a boundary between the third region 53 and the fourth region 54 may be a plane along the first surface 13 .
  • the third region 53 may be a region above the first surface 13 .
  • the boundary between fifth region 11 and sixth region 12 may be a plane along first surface 13 .
  • the sixth region 12 may be a region above the first surface 13 .
  • FIG. 5 is an enlarged plan view of region V in FIG.
  • FIG. 6 is a schematic cross-sectional view taken along line VI-VI of FIG.
  • the cross section shown in FIG. 6 is a cross section perpendicular to the second main surface 2 .
  • the fourth region 54 may have a third surface 52, as shown in FIG.
  • the third surface 52 is a portion different from the second surface 23 .
  • the second surface 23 is substantially trapezoidal in shape and the third surface 52 is substantially triangular in shape.
  • Each of the second surface 23 and the third surface 52 may widen in the first direction 101 .
  • the second surface 23 is continuous with the base 25 .
  • the third surface 52 continues to the vertex 24 .
  • the width (first width A1) of the second surface 23 in the first direction 101 is, for example, 10 ⁇ m or more.
  • the first width A1 is not particularly limited, but may be, for example, 50 ⁇ m or more, or may be 100 ⁇ m or more.
  • the first width A1 is not particularly limited, but may be, for example, 1400 ⁇ m or less or 1000 ⁇ m or less.
  • the width (second width A2) of the third surface 52 may be greater than the first width A1.
  • the fourth region 54 is recessed from the first surface 13.
  • the second region 20 may have a third side 55 .
  • a third side surface 55 is located between the second surface 23 and the third surface 52 .
  • the third side surface 55 continues to each of the second surface 23 and the third surface 52 .
  • the third surface 52 is spaced apart from the second surface 23 .
  • the second surface 23 is made up of a third region 53 .
  • the third surface 52 is configured with a fourth region 54 .
  • the third side surface 55 is configured by the third region 53 .
  • the bottom side 25 is configured by the third region 53 .
  • the third region 53 may intersect a plane along the first surface 13 .
  • each of the second surface 23 and the third surface 52 extends along the first direction 101 .
  • Each of second surface 23 and third surface 52 may be parallel to first surface 13 .
  • the third side surface 55 extends along the third direction 103 .
  • Third side 55 may be perpendicular to each of second surface 23 and third surface 52 .
  • the first region 10 may have a fourth side 15 .
  • the fourth side surface 15 faces the third side surface 55 .
  • the fourth side surface 15 continues to the first surface 13 .
  • the fourth side surface 15 extends along the third direction 103 .
  • the fourth side 15 may be perpendicular to the first surface 13 .
  • first surface 13 may be positioned between second surface 23 and third surface 52 in the direction from silicon carbide substrate 50 toward silicon carbide layer 40 .
  • the second surface 23 is located above the first surface 13 .
  • the third surface 52 is positioned below the first surface 13 .
  • the third surface 52 is located between the first surface 13 and the fourth major surface 4 in the third direction 103 .
  • the first surface 13 lies between the second surface 23 and the fourth major surface 4 .
  • FIG. 7 is an enlarged plan view of region VII in FIG.
  • FIG. 8 is a schematic cross-sectional view taken along line VIII-VIII of FIG.
  • the cross section shown in FIG. 8 is a cross section perpendicular to the second main surface 2 .
  • silicon carbide epitaxial substrate 100 may have downfall 33 .
  • the downfall 33 is, for example, deposits or the like adhering to the inner wall of the film forming apparatus falling onto the silicon carbide substrate 50 .
  • Downfall 33 is, for example, particles of polycrystalline silicon carbide.
  • Downfall 33 may be, for example, carbon particles or tantalum carbide particles.
  • the downfall 33 continues to the second area 20.
  • the downfall 33 may be provided so as to overlap each of the first side portion 26 and the second side portion 27 .
  • the downfall 33 is located on the side opposite to the first direction 101 with respect to the base 25 .
  • downfall 33 may be on silicon carbide substrate 50 .
  • the downfall 33 may be located between the first surface 13 and the third major surface 3 .
  • the downfall 33 may lie between the second surface 23 and the third major surface 3 .
  • first main surface 1 of silicon carbide layer 40 is composed of first surface 13 and second surface 23 .
  • the surface density of the second regions 20 is, for example, greater than 0 and 2.0/cm 2 or less.
  • the surface density of the second regions 20 is not particularly limited, but may be, for example, 0.01 pieces/cm 2 or more, or may be 0.1 pieces/cm 2 or more.
  • the surface density of the second regions 20 is not particularly limited, but may be, for example, 1.0 pieces/cm 2 or less, or 0.5 pieces/cm 2 or less.
  • Surface density of second region 20 is specified by observing first main surface 1 of silicon carbide epitaxial substrate 100 using a defect inspection apparatus having a confocal differential interference contrast microscope.
  • a defect inspection device having a confocal differential interference contrast microscope for example, WASAVI series "SICA 6X” manufactured by Lasertec Co., Ltd. can be used.
  • the magnification of the objective lens is, for example, 10 times.
  • First main surface 1 of silicon carbide epitaxial substrate 100 is irradiated with light having a wavelength of 546 nm from a light source such as a mercury xenon lamp, and reflected light of the light is observed by a light receiving element such as a CCD (Charge-Coupled Device). .
  • the second area 20 is defined in consideration of the planar shape of the second area 20 .
  • a second region 20 is identified based on the observed image. “Thresh S”, which is an index of measurement sensitivity of SICA, is set to 40, for example.
  • a confocal differential interference contrast microscope image of the entire first main surface 1 is taken while moving silicon carbide epitaxial substrate 100 in a direction parallel to first main surface 1 .
  • the surface density of the second region 20 is obtained in the acquired confocal differential interference contrast microscope image (hereinafter also referred to as SICA image). Specifically, the surface density of the second regions 20 is obtained by dividing the number of the second regions 20 by the observed area of the first main surface 1 .
  • the polytype of each of the first region 10 and the second region 20 can be identified using, for example, a photoluminescence imaging device (model number: PLI-200-SMH5) manufactured by Photon Design Co., Ltd. Specifically, when a region under measurement on first main surface 1 of silicon carbide epitaxial substrate 100 is irradiated with excitation light, photoluminescence light is generated from the region under measurement. Photoluminescence light generated from the area to be measured is detected by a color image sensor.
  • a color image sensor is, for example, a CCD image sensor.
  • the type of CCD element is, for example, a back-illuminated deep depletion type.
  • the CCD image sensor is, for example, eXcelon (trademark) manufactured by Cypress Semiconductor.
  • the imaging wavelength range is, for example, 310 nm or more and 1024 nm or less.
  • the element format is, for example, 1024ch ⁇ 1024ch.
  • the image area is, for example, 13.3 mm x 13.3 mm.
  • the element size is, for example, 13 ⁇ m ⁇ 13 ⁇ m.
  • the number of pixels is, for example, 480 pixels ⁇ 640 pixels.
  • the image size is, for example, 1.9 mm ⁇ 2.6 mm.
  • the energy of the excitation light is higher than the energy of the bandgap of hexagonal silicon carbide.
  • a mercury-xenon lamp for example, is used as the excitation light source.
  • the wavelength of the excitation light is, for example, 313 nm.
  • the intensity of the excitation light is, for example, 0.1 mW/cm 2 or more and 2 W/cm 2 or less.
  • the exposure time of the irradiation light is, for example, 0.5 seconds or more and 120 seconds or less.
  • the area of the measurement field of view is, for example, 2.6 mm ⁇ 2.6 mm.
  • the color of the first area 10 can be expressed using the RGB color space. Specifically, when the photoluminescence light generated from the first region 10 by irradiating the first region 10 with the excitation light is expressed in the RGB color space, R is 130 or more and 190 or less, and G is 130. 190 or less, and B may be 120 or more and 180 or less. In this case, first region 10 is determined to be made of silicon carbide having a polytype of 4H.
  • the color of the second area 20 can be expressed using the RGB color space. Specifically, when the photoluminescence light generated from the second region 20 by irradiating the second region 20 with the excitation light is expressed in the RGB color space, R is 56 or more and 115 or less, and G is 71. 128 or less, and B may be 56 or more and 123 or less. In this case, second region 20 is determined to be made of silicon carbide having a polytype of 3C.
  • the RGB color space is one of color expression methods that express colors using red, green, and blue.
  • R ranges from 0 to 255
  • G ranges from 0 to 255
  • B ranges from 0 to 255.
  • R, G and B are represented by 256 gradations.
  • FIG. 9 is a schematic partial cross-sectional view showing the configuration of an apparatus for manufacturing silicon carbide epitaxial substrate 100.
  • Manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 is, for example, a hot wall type horizontal CVD (Chemical Vapor Deposition) apparatus.
  • manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 includes reaction chamber 201, gas supply section 235, control section 245, heating element 203, quartz tube 204, heat insulating material (not shown). , an induction heating coil (not shown).
  • the heating element 203 has, for example, a cylindrical shape and forms a reaction chamber 201 inside.
  • the heating element 203 is made of graphite, for example.
  • the heating element 203 is provided inside the quartz tube 204 .
  • the heat insulating material surrounds the outer circumference of the heating element 203 .
  • the induction heating coil is wound along the outer peripheral surface of the quartz tube 204, for example.
  • the induction heating coil is configured such that an alternating current can be supplied from an external power supply (not shown). Thereby, the heating element 203 is induction-heated. As a result, reaction chamber 201 is heated by heating element 203 .
  • the reaction chamber 201 is a space surrounded by the inner wall surface 205 of the heating element 203 .
  • Reaction chamber 201 is provided with a susceptor 210 that holds a silicon carbide substrate.
  • Susceptor 210 is made of silicon carbide.
  • a silicon carbide substrate is placed on a susceptor 210 .
  • a susceptor 210 is placed on the stage 202 .
  • the stage 202 is rotatably supported by a rotating shaft 209 . Rotation of the stage 202 causes the susceptor 210 to rotate.
  • Manufacturing apparatus 200 for silicon carbide epitaxial substrate 100 further has gas introduction port 207 and gas exhaust port 208 .
  • the gas exhaust port 208 is connected to an exhaust pump (not shown). Arrows in FIG. 9 indicate gas flows.
  • a gas is introduced into the reaction chamber 201 through a gas inlet 207 and exhausted through a gas exhaust port 208 .
  • the pressure inside the reaction chamber 201 is adjusted by the balance between the amount of gas supplied and the amount of gas exhausted.
  • the gas supply unit 235 is configured to be able to supply a mixed gas containing a raw material gas, a dopant gas, and a carrier gas to the reaction chamber 201 .
  • the gas supply section 235 includes a first gas supply section 231, a second gas supply section 232, a third gas supply section 233, and a fourth gas supply section 234, for example.
  • the first gas supply unit 231 is configured to be able to supply a first gas containing carbon atoms, for example.
  • the first gas supply unit 231 is, for example, a gas cylinder filled with the first gas.
  • the first gas is, for example, propane (C 3 H 8 ) gas.
  • the first gas may be, for example, methane (CH 4 ) gas, ethane (C 2 H 6 ) gas, acetylene (C 2 H 2 ) gas, or the like.
  • the second gas supply unit 232 is configured to be able to supply a second gas containing, for example, silane gas.
  • the second gas supply unit 232 is, for example, a gas cylinder filled with the second gas.
  • the second gas is, for example, silane (SiH 4 ) gas.
  • the second gas may be a mixed gas of silane gas and a gas other than silane.
  • the third gas supply unit 233 is configured to be able to supply a third gas containing nitrogen atoms, for example.
  • the third gas supply unit 233 is, for example, a gas cylinder filled with the third gas.
  • a third gas is a doping gas.
  • the third gas is ammonia gas, for example. Ammonia gas is more likely to be thermally decomposed than nitrogen gas having triple bonds.
  • the fourth gas supply unit 234 is configured to be able to supply a fourth gas (carrier gas) such as hydrogen.
  • the fourth gas supply unit 234 is, for example, a gas cylinder filled with hydrogen.
  • the fourth gas may be argon gas.
  • the control section 245 is configured to be able to control the flow rate of the mixed gas supplied from the gas supply section 235 to the reaction chamber 201 .
  • the control unit 245 may include a first gas flow control unit 241, a second gas flow control unit 242, a third gas flow control unit 243, and a fourth gas flow control unit 244. good.
  • Each control unit may be, for example, an MFC (Mass Flow Controller).
  • the control section 245 is arranged between the gas supply section 235 and the gas introduction port 207 .
  • FIG. 10 is a flow chart schematically showing a method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment.
  • the method for manufacturing silicon carbide epitaxial substrate 100 according to the present embodiment includes a step of forming a silicon carbide layer on the silicon carbide substrate (S10), and subjecting the silicon carbide layer to chemical mechanical polishing. (S20).
  • FIG. 11 is a schematic cross-sectional view showing a step of preparing silicon carbide substrate 50 .
  • silicon carbide substrate 50 is prepared by slicing an ingot made of a silicon carbide single crystal manufactured by, for example, a sublimation method with a wire saw.
  • Silicon carbide substrate 50 is made of silicon carbide of polytype 4H, for example.
  • Silicon carbide substrate 50 has a diameter of, for example, 100 mm or more.
  • Silicon carbide substrate 50 contains n-type impurities such as nitrogen. The n-type impurity concentration is, for example, 1 ⁇ 10 17 cm ⁇ 3 or more and 1 ⁇ 10 19 cm ⁇ 3 or less.
  • Silicon carbide substrate 50 has second main surface 2 and third main surface 3 .
  • the third principal surface 3 is located opposite the second principal surface 2 .
  • a foreign substance 30 may be present on the third main surface 3 .
  • Foreign matter 30 is, for example, carbon particles.
  • Foreign matter 30 may be, for example, silicon carbide particles or downfall 33 .
  • FIG. 12 is a schematic cross-sectional view showing a step of forming silicon carbide layer 40 on silicon carbide substrate 50 .
  • silicon carbide substrate 50 is placed on susceptor 210 .
  • the reaction chamber 201 is then depressurized. Specifically, the pressure in the reaction chamber 201 is reduced from the atmospheric pressure to about 1 ⁇ 10 ⁇ 6 Pa, for example.
  • temperature rise of silicon carbide substrate 50 is started. During the temperature rise, hydrogen (H 2 ) gas, which is a carrier gas, is introduced into the reaction chamber 201 from the fourth gas supply section 234 .
  • H 2 hydrogen
  • source gas, dopant gas and carrier gas are supplied to reaction chamber 201 .
  • a mixed gas containing, for example, silane, propane, ammonia, and hydrogen is introduced into reaction chamber 201 .
  • Each gas is thermally decomposed in the reaction chamber 201 .
  • the growth temperature is, for example, 1500° C. or higher and 1750° C. or lower.
  • the mixed gas may contain argon instead of hydrogen.
  • the flow rate of the first gas is, for example, 29 sccm.
  • the flow rate of the second gas is, for example, 46 sccm.
  • the flow rate of the third gas is, for example, 1.5 sccm.
  • the flow rate of the fourth gas is 100 slm, for example.
  • the reaction chamber 201 is maintained at a pressure of, for example, 2 kPa or more and 6 kPa or less.
  • silicon carbide layer 40 is formed on silicon carbide substrate 50 by epitaxial growth.
  • Silicon carbide layer 40 includes first region 10 and second region 20 .
  • First region 10 is made of silicon carbide having a polytype of 4H.
  • Second region 20 is made of silicon carbide having a polytype of 3C. The second region 20 grows from the foreign matter 30 as a starting point.
  • FIG. 13 is a schematic cross-sectional view showing a step of performing chemical mechanical polishing on the silicon carbide layer. As shown in FIG. 13, silicon carbide layer 40 is partially removed by performing CMP (Chemical Mechanical Polishing) on silicon carbide layer 40 .
  • CMP Chemical Mechanical Polishing
  • the removal amount of silicon carbide layer 40 is, for example, 0.05 ⁇ m or more and 0.4 ⁇ m or less.
  • the removal amount of silicon carbide layer 40 is not particularly limited, but may be, for example, 0.35 ⁇ m or less, or may be 0.3 ⁇ m or less.
  • the removal amount of silicon carbide layer 40 is not particularly limited, but may be, for example, 0.10 ⁇ m or more, or may be 0.15 ⁇ m or more.
  • a chemical mechanical polishing apparatus 300 has a polishing cloth 301, a polishing head 302, and a vacuum pump 304.
  • Polishing cloth 301 is, for example, suede.
  • the polishing liquid 310 contains abrasive grains 312 and an oxidizing agent 311, for example.
  • Abrasive grains 312 are colloidal silica.
  • Abrasive grain 312 should not be, for example, fumed silica or alumina.
  • the oxidizing agent 311 is, for example, hydrogen peroxide water.
  • polishing pad 301 is vacuum-adsorbed to the polishing head 302 by using the vacuum pump 304 .
  • Polishing head 302 is, for example, ceramics or stainless steel.
  • first main surface 1 of silicon carbide epitaxial substrate 100 Chemical mechanical polishing is performed on first main surface 1 of silicon carbide epitaxial substrate 100 to polish each of first region 10 and second region 20 .
  • the polishing rate of the first region 10 is approximately the same as the polishing speed of the second region 20 . Therefore, the second region 20 normally does not protrude from the first region 10 .
  • the polishing rate of second region 20 is lower than the polishing rate of first region 10 , and polishing of first region 10 is performed on first main surface 1 . and second regions 20 are each polished. From another point of view, the thickness of the second region 20 removed by polishing is smaller than the thickness of the first region 10 removed by polishing. and second regions 20 are each polished. Therefore, the second region 20 is formed so as to protrude from the first region 10 (see FIG. 4).
  • first main surface 1 of silicon carbide epitaxial substrate 100 is arranged to face polishing pad 301 .
  • a polishing liquid 310 containing abrasive grains 312 is supplied between the first main surface 1 and the polishing cloth 301 .
  • the rotation speed of the polishing head 302 is, for example, 60 rpm.
  • the rotation speed of the surface plate provided with the polishing cloth 301 is, for example, 60 rpm.
  • a processing pressure F is, for example, 500 g/cm 2 .
  • polishing liquid In order to increase the distance H (see FIG. 4) between the first surface 13 and the most protruding portion of the second surface 23, it is desirable to use the following polishing liquid. Normally, abrasive grains with an average particle diameter of about 20 nm or more and 30 nm or less are often used, but in the step of polishing the silicon carbide epitaxial substrate according to the present embodiment, abrasive grains with an average particle diameter of about 5 nm are used. . Furthermore, nitric acid is used as oxidizing agent. As described above, silicon carbide epitaxial substrate 100 according to the present embodiment is manufactured (see FIG. 1).
  • FIG. 14 is a flow chart showing an outline of a method for manufacturing a silicon carbide semiconductor device according to this embodiment.
  • the method for manufacturing a silicon carbide semiconductor device according to the present embodiment mainly includes a step of preparing a silicon carbide epitaxial substrate (S1) and a step of processing the silicon carbide epitaxial substrate (S2). have.
  • FIG. 15 is a flow diagram schematically showing steps for processing silicon carbide epitaxial substrate 100 .
  • the step (S2) of processing silicon carbide epitaxial substrate 100 includes, for example, an ion implantation step (S21), an oxide film forming step (S22), an electrode forming step (S23) and a dicing step (S24). including.
  • FIG. 16 is a schematic cross-sectional view showing a step of preparing silicon carbide epitaxial substrate 100 according to the present embodiment.
  • silicon carbide epitaxial substrate 100 has a first substrate region R1 and a second substrate region R2.
  • the first substrate region R1 has a first region 10 and a second region 20.
  • the second region 20 projects from the first region 10 .
  • the second substrate region R2 has a first region 10.
  • the second substrate region R2 does not have the second region 20.
  • the first substrate region R1 in FIG. 16 corresponds to FIG.
  • the step (S2) of processing silicon carbide epitaxial substrate 100 is performed.
  • a silicon carbide semiconductor device is manufactured by processing silicon carbide epitaxial substrate 100 .
  • "Processing" includes various processes such as ion implantation, heat treatment, etching, oxide film formation, electrode formation, and dicing. That is, the substrate processing step may include at least one of ion implantation, heat treatment, etching, oxide film formation, electrode formation and dicing.
  • FIG. 17 is a schematic cross-sectional view showing the ion implantation process.
  • a p-type impurity such as aluminum (Al) is implanted into first main surface 1 formed with a mask (not shown) having an opening.
  • body region 132 having p-type conductivity is formed.
  • a p-type impurity is implanted into the first region 10 .
  • a p-type impurity may be implanted into the second region 20 .
  • a body region 132 is formed in the first region 10 .
  • a body region 132 may be formed in a portion of the second region 20 .
  • an n-type impurity such as phosphorus (P) is implanted into a predetermined position in body region 132 .
  • source region 133 having n-type conductivity is formed.
  • An n-type impurity is implanted into the first region 10 .
  • An n-type impurity region may be implanted into the second region 20 .
  • a source region 133 is formed in the first region 10 .
  • a source region 133 may be formed in a portion of the second region 20 .
  • a p-type impurity such as aluminum is implanted at predetermined positions within the source region 133 .
  • contact region 134 having p-type conductivity is formed.
  • a p-type impurity is implanted into the first region 10 .
  • a p-type impurity region may be implanted into the second region 20 .
  • a contact region 134 is formed in the first region 10 .
  • a contact region 134 may be formed in a portion of the second region 20 .
  • a portion of silicon carbide layer 40 other than body region 132 , source region 133 and contact region 134 serves as drift region 131 .
  • Source region 133 is separated from drift region 131 by body region 132 .
  • the ion implantation may be performed by heating silicon carbide epitaxial substrate 100 to approximately 300° C. or more and 600° C. or less.
  • activation annealing is performed on silicon carbide epitaxial substrate 100 .
  • the activation annealing activates the impurities implanted into silicon carbide layer 40 to generate carriers in each region.
  • the atmosphere for activation annealing is, for example, an argon (Ar) atmosphere.
  • the activation annealing temperature is, for example, about 1800.degree.
  • the activation annealing time is, for example, about 30 minutes.
  • FIG. 18 is a schematic cross-sectional view showing the oxide film forming process.
  • silicon carbide epitaxial substrate 100 is heated in an atmosphere containing oxygen to form gate oxide film 136 on first main surface 1 .
  • Gate oxide film 136 is made of, for example, silicon dioxide.
  • the gate oxide film 136 functions as a gate insulating film.
  • the temperature of the thermal oxidation treatment is, for example, about 1300.degree.
  • the thermal oxidation treatment time is, for example, about 30 minutes.
  • the gate oxide film 136 is formed in contact with each of the first region 10 and the second region 20 . As shown in FIG. 18, the second region 20 protrudes from the first region 10. As shown in FIG. Therefore, a step is formed in the gate oxide film 136 at the boundary between the first region 10 and the second region 20 . A gate leak current is likely to occur in a portion where a step is formed.
  • the electrode forming step (S23) is performed.
  • the gate electrode 141 is formed on the gate oxide film 136 .
  • Gate electrode 141 is formed by, for example, a CVD (Chemical Vapor Deposition) method.
  • Gate electrode 141 is made of, for example, conductive polysilicon.
  • Gate electrode 141 is formed at a position facing source region 133 and body region 132 .
  • a portion of the gate electrode 141 may be formed on a step formed in the gate oxide film 136 .
  • Interlayer insulating film 137 covering the gate electrode 141 is formed.
  • Interlayer insulating film 137 is formed by, for example, the CVD method.
  • Interlayer insulating film 137 is made of, for example, silicon dioxide.
  • Interlayer insulating film 137 is formed in contact with gate electrode 141 and gate oxide film 136 .
  • part of gate oxide film 136 and interlayer insulating film 137 are removed by etching. As a result, source region 133 and contact region 134 are exposed from gate oxide film 136 .
  • Source electrode 142 is formed on the exposed portion by sputtering, for example.
  • Source electrode 142 is made of, for example, titanium, aluminum, silicon, or the like.
  • source electrode 142 and silicon carbide epitaxial substrate 100 are heated, for example, at a temperature of about 900° C. or higher and 1100° C. or lower. This brings ohmic contact between source electrode 142 and silicon carbide epitaxial substrate 100 .
  • a wiring layer 138 is formed in contact with the source electrode 142 .
  • Wiring layer 138 is made of a material containing aluminum, for example.
  • a drain electrode 143 is formed on the second main surface 2 . Drain electrode 143 is made of, for example, an alloy containing nickel and silicon (for example, NiSi or the like). As described above, silicon carbide semiconductor device 400 is manufactured.
  • FIG. 19 is a schematic cross-sectional view showing the configuration of the silicon carbide semiconductor device according to this embodiment.
  • silicon carbide semiconductor device 400 includes silicon carbide epitaxial substrate 100, gate oxide film 136, interlayer insulating film 137, gate electrode 141, source electrode 142, drain electrode 143, and wiring. It mainly has a layer 138 .
  • Silicon carbide semiconductor device 400 has a first semiconductor device portion 401 and a second semiconductor device portion 402 .
  • the first semiconductor device portion 401 is formed in the first substrate region R1.
  • the second semiconductor device portion 402 is formed in the second substrate region R2.
  • a step is formed in the gate oxide film 136 of the first semiconductor device portion 401 . Therefore, in the first semiconductor device portion 401, gate leak current is likely to occur.
  • the first semiconductor device portion 401 has a low withstand voltage measured in the initial characteristic inspection. As a result, the first semiconductor device section 401 is highly likely to be determined to be defective in withstand voltage.
  • no steps are formed in the gate oxide film 136 of the second semiconductor device portion 402 . Therefore, gate leakage current is less likely to occur in the second semiconductor device portion 402 .
  • the second semiconductor device portion 402 has a high withstand voltage measured in the initial characteristic inspection. As a result, the first semiconductor device portion 401 is highly likely to be determined as a non-defective product.
  • the manufacturing method according to the present disclosure is not limited to this.
  • the manufacturing method according to the present disclosure is applicable to silicon carbide semiconductor devices 400 such as trench MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), SBDs (Schottky Barrier Diodes), thyristors, GTOs (Gate Turn Off thyristors), and PN diodes. is.
  • FIG. 20 is a first SICA image showing first main surface 1 of silicon carbide epitaxial substrate 100 before and after CMP.
  • the area shown in FIG. 20 corresponds to the area shown in FIG.
  • the first main surface 1 of the silicon carbide layer 40 is observed with the light source of a confocal differential interference contrast microscope placed on the upper left.
  • the light source is arranged in the ⁇ 1-100> direction and opposite to the ⁇ 11-20> direction with respect to the third region 53 .
  • the convex portion is formed on the first main surface 1, the surface of the convex portion facing the light source becomes bright, and the surface of the convex portion opposite to the light source becomes dark. From another point of view, the surface of the projection located closer to the light source becomes brighter, and the surface of the projection located farther from the light source becomes darker.
  • the second region 20 is recessed with respect to the first region 10 before CMP.
  • the second region 20 protrudes with respect to the first region 10 after CMP.
  • the second region 20 has a first side portion 26 , a second side portion 27 , a base 25 , a vertex 24 and a third region 53 .
  • the first side portion 26 is brighter than the surface of the first region 10 after CMP.
  • the bottom side 25 is darker than the second side portion 27 .
  • the first side 26 is brighter than the second side 27 .
  • Base 25 may be the darkest. That is, the first side portion 26 located closer to the light source in the third region 53 is brighter than each of the surface of the third region 53 and the surface of the first region 10 .
  • the base 25 located farther from the light source in the third region 53 is darker than each of the surface of the third region 53 and the surface of the first region 10 .
  • the brightness of the surface of the first region 10 and that of the surface of the third region 53 may be approximately the same.
  • Vertex 24 may be darker than each of the surface of third region 53 and the surface of first region 10 .
  • FIG. 21 is a second SICA image showing first main surface 1 of silicon carbide epitaxial substrate 100 before and after CMP.
  • the areas shown in FIG. 21 correspond to the areas shown in FIG.
  • the second area 20 may have a third area 53 and a fourth area 54 .
  • each of the third region 53 and the fourth region 54 is recessed with respect to the first region 10 before CMP.
  • the third region 53 protrudes with respect to the first region 10 after CMP.
  • the fourth area 54 is recessed with respect to the first area 10 .
  • the third side surface 55 located at the boundary between the third region 53 and the fourth region 54 is brighter than the surface of the first region 10.
  • the first side portion 26 formed by the third area 53 is brighter than the surface of the first area 10 .
  • the first side portion 26 formed by the fourth area 54 is darker than the surface of the first area 10 .
  • the bottom 25 formed by the third area 53 is darker than the surface of the first area 10 .
  • the brightness of the surface of the third region 53 and that of the surface of the first region 10 may be approximately the same.
  • FIG. 22 is a third SICA image showing first main surface 1 of silicon carbide epitaxial substrate 100 before and after CMP. The areas shown in FIG. 22 correspond to the areas shown in FIG.
  • the third region 53 looks like a rod extending vertically. However, when the third region 53 is enlarged and observed, the third region 53 expands toward the ⁇ 11-20> direction. In other words, the third region 53 is trapezoidal in plan view.
  • the third side surface 55 positioned at the boundary between the third region 53 and the fourth region 54 is brighter than the surface of the first region 10 .
  • the bottom 25 formed by the third area 53 is darker than the surface of the first area 10 .
  • FIG. 23 is a fourth SICA image showing first main surface 1 of silicon carbide epitaxial substrate 100 before and after CMP.
  • the areas shown in FIG. 23 correspond to the areas shown in FIG.
  • downfall 33 may exist in silicon carbide epitaxial substrate 100 .
  • the downfall 33 continues to the second area 20 .
  • the third region 53 is located between the downfall 33 and the base 25 .
  • the upper left surface of the downfall 33 appears dark after CMP.
  • the lower right face of the downfall 33 is displayed brightly.
  • the first side portion 26 located closer to the light source in the third area 53 is brighter than each of the surface of the third area 53 and the surface of the first area 10 .
  • the base 25 located farther from the light source in the third region 53 is darker than each of the surface of the third region 53 and the surface of the first region 10 .
  • the confocal differential interference contrast microscope is, for example, the WASAVI series "SICA 6X", a defect inspection device manufactured by Lasertec Corporation.
  • the luminance (brightness) of the measurement object is set in a calibration process called light calibration.
  • the brightness setting value is called Target brightness.
  • the brightness setting value is set to 2000.
  • the observed SICA image is scaled down to 256 gradations.
  • the SICA image is represented by a gray scale of 256 gradations.
  • the luminance (brightness) value ranges from 0 to 255.
  • the luminance value is 0, the SICA image is displayed darkest. In other words, the color when the luminance value is 0 is black.
  • the luminance value is 255, the SICA image is displayed brightest. In other words, the color for a luminance value of 255 is white.
  • a triangular defect or a killer defect with a downfall usually has a region composed of silicon carbide whose polytype is 3C. If killer defects are present in silicon carbide epitaxial substrate 100, the coverage of the gate oxide film formed on the killer defects is deteriorated. As a result, a gate leak current occurs in a semiconductor device formed in a region where killer defects exist. A semiconductor element formed in a region where killer defects are present is often judged to have a breakdown voltage defect or the like in an initial characteristic inspection at the wafer stage. A semiconductor device determined to have a defective withstand voltage is classified as a defective product and is not normally shipped.
  • a semiconductor device formed in a region containing killer defects may pass the initial characteristic inspection.
  • a semiconductor element that has passed the initial characteristic inspection undergoes various post-processes such as a wafer dicing process and is shipped as a semiconductor device.
  • Semiconductor devices that contain killer defects may cause characteristic deterioration (reliability defects) during operation. Therefore, it is desirable to determine that all semiconductor elements containing killer defects are defective at the initial characteristic inspection stage and remove them.
  • Silicon carbide layer 40 of silicon carbide epitaxial substrate 100 includes first region 10 and second region 20 .
  • First region 10 is made of silicon carbide having a polytype of 4H.
  • Second region 20 is made of silicon carbide having a polytype of 3C.
  • first surface 13 When the surface of first region 10 is defined as first surface 13 and the surface of second region 20 is defined as second surface 23 , at least part of second surface 23 is carbonized from silicon carbide substrate 50 rather than first surface 13 . It protrudes in the direction toward silicon layer 40 .
  • silicon carbide epitaxial substrate 100 when a gate oxide film is formed to cover first surface 13 and second surface 23, a step occurs in the gate oxide film. That is, the coverage of the gate oxide film deteriorates. As a result, the step portion becomes a leak path, increasing the gate leak current. As described above, the gate leakage defect is positively caused in the semiconductor element formed in the region including the killer defect. Thereby, in the initial characteristic inspection, it is possible to effectively detect a semiconductor element formed in a region made of silicon carbide having a polytype of 3C.
  • silicon carbide semiconductor device 400 including a semiconductor element formed in a region made of silicon carbide having a polytype of 3C may cause characteristic deterioration (reliability failure) during operation.
  • the semiconductor elements formed in the region composed of silicon carbide having a polytype of 3C can be selected with high accuracy. As a result, it is possible to suppress shipment of silicon carbide semiconductor device 400 that may cause characteristic deterioration (poor reliability) during operation.
  • Second main surface 1 First main surface, 2 Second main surface, 3 Third main surface, 4 Fourth main surface, 7 Orientation flat, 8 Arc-shaped portion, 9 Outer peripheral edge, 10 First region, 11 Fifth region, 12 Sixth Region 13 First surface 14 First side 15 Fourth side 20 Second region 23 Second surface 24 Vertex 25 Base 26 First side 27 Second side 28 Second side 30 foreign matter, 31 bottom surface, 33 downfall, 40 silicon carbide layer, 50 silicon carbide substrate, 52 third surface, 53 third region, 54 fourth region, 55 third side surface, 100 silicon carbide epitaxial substrate, 101 first direction , 102 second direction, 103 third direction, 104 fourth direction, 131 drift region, 132 body region, 133 source region, 134 contact region, 136 gate oxide film, 137 interlayer insulating film, 138 wiring layer, 141 gate electrode, 142 source electrode, 143 drain electrode, 200 manufacturing apparatus, 201 reaction chamber, 202 stage, 203 heating element, 204 quartz tube, 205 inner wall surface, 207 gas inlet, 208 gas exhaust port, 209 rotating shaft,

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素基板上にある炭化珪素層とを有している。炭化珪素層は、第１領域と、平面視において第１領域に囲まれた第２領域とを含んでいる。第２領域は、＜１１－２０＞方向に向かうにつれて拡がる第３領域を有している。第１領域は、ポリタイプが４Ｈである炭化珪素により構成されている。第３領域は、ポリタイプが３Ｃである炭化珪素により構成されている。第１領域の表面を第１表面とし且つ第３領域の表面を第２表面とした場合、第２表面の少なくとも一部は、第１表面よりも炭化珪素基板から炭化珪素層に向かう方向に突出している。

Description

炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
　本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法に関する。本出願は、２０２２年２月１５日に出願した日本特許出願である特願２０２２－０２１４４２号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　特開２００９－１２４０５０号公報（特許文献１）には、ゲート絶縁膜におけるゲートリーク電流を抑制するための方法が記載されている。
特開２００９－１２４０５０号公報
　本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、炭化珪素基板上にある炭化珪素層とを備えている。炭化珪素層は、第１領域と、平面視において第１領域に囲まれた第２領域とを含んでいる。第２領域は、＜１１－２０＞方向に向かうにつれて拡がる第３領域を有している。第１領域は、ポリタイプが４Ｈである炭化珪素により構成されている。第３領域は、ポリタイプが３Ｃである炭化珪素により構成されている。第１領域の表面を第１表面とし且つ第３領域の表面を第２表面とした場合、第２表面の少なくとも一部は、第１表面よりも炭化珪素基板から炭化珪素層に向かう方向に突出している。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、図１の領域ＩＩＩの拡大平面図である。 図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、図１の領域Ｖの拡大平面図である。 図６は、図５のＶＩ－ＶＩ線に沿った断面模式図である。 図７は、図１の領域ＶＩＩの拡大平面図である。 図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面模式図である。 図９は、炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図１０は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法を概略的に示すフローチャートである。 図１１は、炭化珪素基板を準備する工程を示す断面模式図である。 図１２は、炭化珪素基板上に炭化珪素層を形成する工程を示す断面模式図である。 図１３は、炭化珪素層に対して化学機械研磨を行う工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。 図１５は、炭化珪素エピタキシャル基板を加工する工程を概略的に示すフロー図である。 図１６は、本実施形態に係る炭化珪素エピタキシャル基板を準備する工程を示す断面模式図である。 図１７は、イオン注入工程を示す断面模式図である。 図１８は、酸化膜形成工程を示す断面模式図である。 図１９は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図２０は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板の第１主面を示す第１のＳＩＣＡ画像である。 図２１は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板の第１主面を示す第２のＳＩＣＡ画像である。 図２２は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板の第１主面を示す第３のＳＩＣＡ画像である。 図２３は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板の第１主面を示す第４のＳＩＣＡ画像である。
[本開示が解決しようとする課題]
　本開示の目的は、不良品選別検査の精度を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することである。
[本開示の効果]
　本開示によれば、不良品選別検査の精度を向上可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法を提供することができる。
　［本開示の実施形態の概要］
　まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
　（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板５０と、炭化珪素基板５０上にある炭化珪素層４０とを備えている。炭化珪素層４０は、第１領域１０と、平面視において第１領域１０に囲まれた第２領域２０とを含んでいる。第２領域２０は、＜１１－２０＞方向に向かうにつれて拡がる第３領域５３を有している。第１領域１０は、ポリタイプが４Ｈである炭化珪素により構成されている。第３領域５３は、ポリタイプが３Ｃである炭化珪素により構成されている。第１領域１０の表面を第１表面１３とし且つ第３領域５３の表面を第２表面２３とした場合、第２表面２３の少なくとも一部は、第１表面１３よりも炭化珪素基板５０から炭化珪素層４０に向かう方向に突出している。
　（２）上記（１）に係る炭化珪素エピタキシャル基板１００によれば、炭化珪素層４０は、炭化珪素基板５０と炭化珪素層４０との境界面の反対側に位置し、かつ、第１表面１３および第２表面２３により構成される主面を含んでいてもよい。主面において、第２領域２０の面密度は、０より大きく２．０個／ｃｍ2以下であってもよい。
　（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００によれば、炭化珪素基板５０から炭化珪素層４０に向かう方向において、第１表面１３と第２表面２３の最突出部との距離は、５ｎｍ以上１００ｎｍ以下であってもよい。
　（４）上記（１）から（３）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、炭化珪素層４０から炭化珪素基板５０に向かう方向に見て、第２領域２０は、＜１１－２０＞方向に対して垂直な方向に延びる底辺を有していてもよい。
　（５）上記（１）から（４）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、第２表面２３の全面は、第１表面１３よりも炭化珪素基板５０から炭化珪素層４０に向かう方向に突出していてもよい。
　（６）上記（１）から（４）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、第２領域２０は、第１表面１３よりも凹んでいる第４領域５４を有していてもよい。第４領域５４は、第３表面５２を有していてもよい。炭化珪素基板５０から炭化珪素層４０に向かう方向において、第１表面１３は、第２表面２３と第３表面５２との間に位置し、＜１１－２０＞方向において、第２表面２３の幅は、１０μｍ以上であってもよい。
　（７）上記（１）から（４）のいずれかに係る炭化珪素エピタキシャル基板１００によれば、第２領域２０に連なるダウンフォールをさらに備えていてもよい。
　（８）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板５０と、炭化珪素基板５０上にある炭化珪素層４０と、を備えている。炭化珪素層４０は、第１領域１０と、平面視において第１領域１０に囲まれた第２領域２０とを含んでいる。第２領域２０は、＜１１－２０＞方向に向かうにつれて拡がる第３領域５３を有している。平面視において光源を前記第３領域に対して＜１１－２０＞方向の反対で且つ＜１－１００＞方向に配置した状態で共焦点微分干渉顕微鏡を用いて第１領域１０および第３領域５３を観察した場合、第３領域５３において光源に近い側に位置する辺は、第３領域５３の表面および第１領域１０の表面の各々よりも明るく、第３領域５３において光源から遠い側に位置する辺は、第３領域５３の表面および第１領域１０の表面の各々よりも暗い。
　（９）上記（８）に係る炭化珪素エピタキシャル基板１００によれば、第１領域１０は、ポリタイプが４Ｈである炭化珪素により構成されていてもよい。第３領域５３は、ポリタイプが３Ｃである炭化珪素により構成されていてもよい。
　（１０）本開示に係る炭化珪素半導体装置４００の製造方法は以下の工程を備えている。上記（１）から（９）のいずれかに記載の炭化珪素エピタキシャル基板１００が準備される。炭化珪素エピタキシャル基板１００が加工される。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
　（炭化珪素エピタキシャル基板）
　図１は、本実施形態に係る炭化珪素エピタキシャル基板１００の構成を示す平面模式図である。図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板５０と、炭化珪素層４０とを有している。炭化珪素層４０は、炭化珪素基板５０上にある。炭化珪素層４０は、炭化珪素基板５０に接している。炭化珪素層４０は、第１主面１を有している。第１主面１は、炭化珪素エピタキシャル基板１００の表面を構成する。炭化珪素基板５０は、第２主面２を有している。第２主面２は、炭化珪素エピタキシャル基板１００の裏面を構成する。
　図１に示されるように、第１主面１に対して垂直な方向に見て、第１主面１は、第１方向１０１および第２方向１０２の各々に沿って拡がっている。第１主面１に対して垂直な方向に見て、第１方向１０１は、第２方向１０２に対して垂直な方向である。
　第１方向１０１は、たとえば＜１１－２０＞方向である。第１方向１０１は、たとえば[１１－２０]方向であってもよい。第１方向１０１は、＜１１－２０＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向であってもよい。
　第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００]方向であってもよい。第２方向１０２は、たとえば＜１－１００＞方向を第１主面１に射影した方向であってもよい。別の観点から言えば、第２方向１０２は、たとえば＜１－１００＞方向成分を含む方向であってもよい。
　図１に示されるように、炭化珪素エピタキシャル基板１００は、外周縁９を有している。外周縁９は、たとえばオリエンテーションフラット７と、円弧状部８とを有している。オリエンテーションフラット７は、第１方向１０１に沿って延在している。図１に示されるように、オリエンテーションフラット７は、第１主面１に対して垂直な方向に見て、直線状である。円弧状部８は、オリエンテーションフラット７に連なっている。円弧状部８は、第１主面１に対して垂直な方向に見て、円弧状である。
　第１主面１は、｛０００１｝面に対して傾斜した面であってもよい。第１主面１は、｛０００１｝面に対して傾斜している場合、｛０００１｝面に対する傾斜角（オフ角）は、たとえば２°以上６°以下である。第１主面１が｛０００１｝面に対して傾斜している場合、第１主面１の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。別の観点から言えば、第１方向１０１が、第１主面１のオフ方向であってもよい。
　図１に示されるように、第１主面１の最大径Ｗ１（直径）は、特に限定されないが、たとえば１００ｍｍ（４インチ）である。最大径Ｗ１は、１２５ｍｍ（５インチ）以上でもよいし、１５０ｍｍ（６インチ）以上でもよい。最大径Ｗ１は、特に限定されない。最大径Ｗ１は、たとえば２００ｍｍ（８インチ）以下であってもよい。最大径Ｗ１は、外周縁９上の任意の２点間の最大距離である。
　なお本明細書において、２インチは、５０ｍｍ又は５０．８ｍｍ（２インチ×２５．４ｍｍ／インチ）のことである。４インチは、１００ｍｍ又は１０１．６ｍｍ（４インチ×２５．４ｍｍ／インチ）のことである。５インチは、１２５ｍｍ又は１２７．０ｍｍ（５インチ×２５．４ｍｍ／インチ）のことである。６インチは、１５０ｍｍ又は１５２．４ｍｍ（６インチ×２５．４ｍｍ／インチ）のことである。８インチは、２００ｍｍ又は２０３．２ｍｍ（８インチ×２５．４ｍｍ／インチ）のことである。
　図２に示されるように、炭化珪素層４０は、第４主面４を有している。第４主面４は、第１主面１の反対側に位置している。第４主面４は、炭化珪素基板５０に接している。炭化珪素層４０の厚み（第１厚みＴ１）は、たとえば１μｍ以上１００μｍ以下である。炭化珪素基板５０は、第３主面３を有している。第３主面３は、第２主面２の反対側に位置している。第３主面３は、炭化珪素層４０に接している。炭化珪素基板５０の厚み（第２厚みＴ２）は、たとえば２００μｍ以上５００μｍ以下である。
　炭化珪素基板５０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板５０の導電型は、たとえばｎ型である。炭化珪素層４０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素層４０の導電型は、たとえばｎ型である。炭化珪素層４０が含むｎ型不純物の濃度は、炭化珪素基板５０が含むｎ型不純物の濃度より低くてもよい。
　図３は、図１の領域ＩＩＩの拡大平面図である。図４は、図３のＩＶ－ＩＶ線に沿った断面模式図である。図４に示される断面は、第２主面２に対して垂直な断面である。図３および図４に示されるように、炭化珪素層４０は、第１領域１０と、第２領域２０とを有している。平面視において、第２領域２０は、第１領域１０に囲まれている。第１領域１０は、ポリタイプが４Ｈである炭化珪素により構成されている。第２領域２０は、ポリタイプが３Ｃである炭化珪素により構成されていてもよい。
　図３に示されるように、炭化珪素層４０から炭化珪素基板５０に向かう方向に見て（以下、平面視とも称する）、第２領域２０は、第１方向１０１に向かうにつれて拡がる第３領域５３を有している。具体的には、第２領域２０は、第１辺部２６と、第２辺部２７と、頂点２４と、底辺２５とを有している。第２方向１０２における第１辺部２６と第２辺部２７との距離は、第１方向１０１に向かうにつれて大きくなる。第１方向１０１は、頂点２４から底辺２５に向かう方向と同じである。平面視において、第２領域２０は、実質的に三角形である。
　図３に示されるように、平面視において、第２領域２０の底辺２５は、第２方向１０２に延びている。平面視において、第２方向１０２は、＜１１－２０＞方向に対して垂直な方向である。平面視において、第１辺部２６は、第１方向１０１に対して第２方向１０２側に傾斜している。平面視において、第２辺部２７は、第１方向１０１に対して第２方向１０２とは反対側に傾斜している。平面視において、第２領域２０は、第１領域１０に取り囲まれている。
　図４に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は異物３０を含んでいてもよい。異物３０は、たとえば炭素粒子である。異物３０は、たとえば炭化珪素粒子であってもよいし、ダウンフォールであってもよい。第２領域２０は、異物３０を起点として成長している。別の観点から言えば、第２領域２０は、異物３０に連なっている。異物３０は、たとえば炭化珪素基板５０の第３主面３上に位置している。
　第２領域２０は、第３領域５３と、第４領域５４とにより構成されていてもよい。第３領域５３は、第４領域５４に連なっている。第３領域５３は、第４領域５４上に位置している。第１領域１０は、第５領域１１と、第６領域１２とを有している。第６領域１２は、第５領域１１上に位置している。第３領域５３は、ポリタイプが３Ｃである炭化珪素により構成されている。第４領域５４は、ポリタイプが３Ｃである炭化珪素により構成されていてもよい。
　図４に示されるように、第１領域１０は、第１表面１３と、第４主面４とを有している。第１表面１３は、第４主面４の反対側に位置している。第１表面１３は、第４主面４と平行であってもよい。第１表面１３は、第１方向１０１および第２方向１０２の各々に沿って延びていてもよい。第１表面１３は、第５領域１１により構成されている。
　第１領域１０は、第１側面１４を有している。第１側面１４は、第１表面１３に連なっている。第１側面１４は、第１表面１３に対して垂直であってもよい。第１側面１４は、第３方向１０３に沿って延びている。第１側面１４は、第６領域１２により構成されている。
　第２領域２０は、第２表面２３を有している。第２表面２３は、第３領域５３により構成されている。第２表面２３は、第１方向１０１に沿って延びている。第２表面２３は、第２方向１０２に沿って延びていてもよい。第２表面２３は、第１側面１４に連なっていてもよい。
　第２領域２０は、第２側面２８を有している。第２側面２８は、第２表面２３に連なっている。第２側面２８は、第１表面１３に連なっていてもよい。第２側面２８は、第２表面２３に対して垂直であってもよい。第２側面２８は、第３方向１０３に沿って延びている。第２側面２８は、第３領域５３により構成されている。第２側面２８は、第１側面１４の反対側に位置している。
　第２領域２０は、底面３１を有していてもよい。底面３１は、第１領域１０に連なっている。底面３１は、第２表面２３の反対側に位置している。底面３１は、基底面に位置している。底面３１は、第４方向１０４に沿って延びている。第４方向１０４は、第１方向１０１および第３方向１０３の各々に対して傾斜している。第４方向１０４に対して垂直な面は、基底面である。底面３１は、第４主面４から第２表面２３まで延在している。
　第２表面２３の少なくとも一部は、第１表面１３よりも炭化珪素基板５０から炭化珪素層４０に向かう方向に突出している。第３方向１０３において、第２表面２３の少なくとも一部は、第１表面１３よりも外側に位置している。別の観点から言えば、第３方向１０３において、第１表面１３は、第２表面２３の少なくとも一部と、第４主面４との間に位置している。図４に示されるように、第２表面２３の全面は、第１表面１３よりも炭化珪素基板５０から炭化珪素層４０に向かう方向に突出していてもよい。
　図４に示されるように、炭化珪素基板５０から炭化珪素層４０に向かう方向において、第１表面１３と第２表面２３の最突出部との距離Ｈは、たとえば５ｎｍ以上１００ｎｍ以下であってもよい。第１表面１３と第２表面２３の最突出部との距離は、特に限定されないが、たとえば１０ｎｍ以上であってもよいし、３０ｎｍ以上であってもよい。第１表面１３と第２表面２３の最突出部との距離は、特に限定されないが、たとえば９０ｎｍ以下であってもよいし、５０ｎｍ以下であってもよい。
　第１表面１３と第２表面２３の最突出部との距離Ｈは、たとえばニコン社製の白色干渉顕微鏡（製品名「ＢＷ－Ｄ５０７」）を用いて測定することができる。光源には水銀ランプを用いる。測定視野は２５６μｍ×２５６μｍとする。光源から照射された光は、ビームスプリッターで２つに分けられる。一方の光は、参照面に照射される。他方の光は、第１表面１３および第２表面２３に照射される。双方から反射された光は、カメラにおいて結像する。第１表面１３および第２表面２３において形成された凹凸によって生じる光路差から得られる干渉縞の情報に基づいて、第１表面１３と第２表面２３の最突出部との距離Ｈが測定される。
　本明細書において、炭化珪素基板５０から炭化珪素層４０に向かう方向を上側とする。反対に、炭化珪素層４０から炭化珪素基板５０に向かう方向を下側とする。第２表面２３は、第１表面１３よりも上側に位置している。第３領域５３と第４領域５４との境界は、第１表面１３に沿った平面であってもよい。第３領域５３は、第１表面１３よりも上側の領域であってもよい。同様に、第５領域１１と第６領域１２との境界は、第１表面１３に沿った平面であってもよい。第６領域１２は、第１表面１３よりも上側の領域であってもよい。
　図５は、図１の領域Ｖの拡大平面図である。図６は、図５のＶＩ－ＶＩ線に沿った断面模式図である。図６に示される断面は、第２主面２に対して垂直な断面である。図５に示されるように、第４領域５４は、第３表面５２を有していてもよい。第３表面５２は、第２表面２３とは異なる部分である。平面視において、第２表面２３は実質的に台形形状であり、かつ、第３表面５２は実質的に三角形状である。第２表面２３および第３表面５２の各々は、第１方向１０１に向かうにつれて拡がっていてもよい。第２表面２３は、底辺２５に連なっている。第３表面５２は、頂点２４に連なっている。
　図５に示されるように、第１方向１０１において、第２表面２３の幅（第１幅Ａ１）は、たとえば１０μｍ以上である。第１幅Ａ１は、特に限定されないが、たとえば５０μｍ以上であってもよいし、１００μｍ以上であってもよい。第１幅Ａ１は、特に限定されないが、たとえば１４００μｍ以下であってもよいし、１０００μｍ以下であってもよい。第１方向１０１において、第３表面５２の幅（第２幅Ａ２）は、第１幅Ａ１よりも大きくてもよい。
　図６に示されるように、第４領域５４は、第１表面１３よりも凹んでいる。第２領域２０は、第３側面５５を有していてもよい。第３側面５５は、第２表面２３および第３表面５２の間に位置している。第３側面５５は、第２表面２３および第３表面５２の各々に連なっている。第３表面５２は、第２表面２３から離間している。第２表面２３は、第３領域５３により構成されている。第３表面５２は、第４領域５４により構成されている。第３側面５５は、第３領域５３により構成されている。底辺２５は、第３領域５３により構成されている。第３領域５３は、第１表面１３に沿った平面と交差していてもよい。
　図６に示されるように、第２表面２３および第３表面５２の各々は、第１方向１０１に沿って延びている。第２表面２３および第３表面５２の各々は、第１表面１３と平行であってもよい。第３側面５５は、第３方向１０３に沿って延びている。第３側面５５は、第２表面２３および第３表面５２の各々に対して垂直であってもよい。第１領域１０は、第４側面１５を有していてもよい。第４側面１５は、第３側面５５に対向している。第４側面１５は、第１表面１３に連なっている。第４側面１５は、第３方向１０３に沿って延びている。第４側面１５は、第１表面１３に対して垂直であってもよい。
　図６に示されるように、炭化珪素基板５０から炭化珪素層４０に向かう方向において、第１表面１３は、第２表面２３と第３表面５２との間に位置していてもよい。別の観点から言えば、第２表面２３は、第１表面１３より上側に位置している。第３表面５２は、第１表面１３よりも下側に位置している。第３方向１０３において、第３表面５２は、第１表面１３と第４主面４との間に位置している。第３方向１０３において、第１表面１３は、第２表面２３と第４主面４との間に位置している。
　図７は、図１の領域ＶＩＩの拡大平面図である。図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面模式図である。図８に示される断面は、第２主面２に対して垂直な断面である。図７に示されるように、炭化珪素エピタキシャル基板１００は、ダウンフォール３３を有していてもよい。
　ダウンフォール３３は、たとえば成膜装置の内壁に付着していた付着物等が炭化珪素基板５０上に落下してきたものである。ダウンフォール３３は、たとえば多結晶炭化珪素の粒子である。ダウンフォール３３は、たとえば炭素粒子であってもよいし、炭化タンタル粒子であってもよい。
　図７に示されるように、ダウンフォール３３は、第２領域２０に連なっている。平面視において、ダウンフォール３３は、第１辺部２６および第２辺部２７の各々と重なるように設けられていてもよい。平面視において、ダウンフォール３３は、底辺２５に対して第１方向１０１の反対側に位置している。
　図８に示されるように、ダウンフォール３３は、炭化珪素基板５０上にあってもよい。第３方向１０３において、ダウンフォール３３は、第１表面１３と第３主面３との間に位置していてもよい。同様に、第３方向１０３において、ダウンフォール３３は、第２表面２３と第３主面３との間に位置していてもよい。
　図３、図５および図７に示されるように、炭化珪素層４０の第１主面１は、第１表面１３および第２表面２３により構成される。第１主面１において、第２領域２０の面密度は、たとえば０より大きく２．０個／ｃｍ2以下である。第２領域２０の面密度は、特に限定されないが、たとえば０．０１個／ｃｍ2以上であってもよいし、０．１個／ｃｍ2以上であってもよい。第２領域２０の面密度は、特に限定されないが、たとえば１．０個／ｃｍ2以下であってもよいし、０．５個／ｃｍ2以下であってもよい。
　次に、第２領域２０の面密度の測定方法について説明する。
　第２領域２０の面密度は、共焦点微分干渉顕微鏡を有する欠陥検査装置を用いて、炭化珪素エピタキシャル基板１００の第１主面１を観察することにより特定される。共焦点微分干渉顕微鏡を有する欠陥検査装置として、たとえばレーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を使用することができる。対物レンズの倍率は、たとえば１０倍である。炭化珪素エピタキシャル基板１００の第１主面１に対して水銀キセノンランプなどの光源から波長５４６ｎｍの光が照射され、当該光の反射光がたとえばＣＣＤ（Ｃｈａｒｇｅ－Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）等受光素子により観察される。第２領域２０の平面形状を考慮して第２領域２０が定義される。観察された画像に基づいて、第２領域２０が特定される。ＳＩＣＡの測定感度の指標である「Thresh　S」は、たとえば４０とされる。
　第１主面１と平行な方向に炭化珪素エピタキシャル基板１００を移動させながら、第１主面１の全体の共焦点微分干渉顕微鏡画像が撮影される。取得された共焦点微分干渉顕微鏡画像（以降、ＳＩＣＡ画像とも称する）において、第２領域２０の面密度が求められる。具体的には、第２領域２０の数を第１主面１の観察面積で除した値が、第２領域２０の面密度とされる。
　次に、第１領域１０および第２領域２０の各々のポリタイプの測定方法について説明する。
　第１領域１０および第２領域２０の各々のポリタイプは、たとえば株式会社フォトンデザイン社製のフォトルミネッセンスイメージング装置（型番：ＰＬＩ－２００－ＳＭＨ５）を利用して特定することができる。具体的には、炭化珪素エピタキシャル基板１００の第１主面１における被測定領域に対して励起光が照射されると、被測定領域からフォトルミネッセンス光が発生する。被測定領域から発生したフォトルミネッセンス光は、カラーイメージセンサによって検出される。
　カラーイメージセンサは、たとえばＣＣＤイメージセンサである。ＣＣＤ素子のタイプは、たとえば裏面照射型ディープディプレッション（back-illuminated　deep　depletion）タイプである。ＣＣＤイメージセンサは、たとえばサイプレスセミコンダクタ社製のｅＸｃｅｌｏｎ（商標）である。撮像波長範囲は、たとえば３１０ｎｍ以上１０２４ｎｍ以下である。素子フォーマットは、たとえば１０２４ｃｈ×１０２４ｃｈである。イメージエリアは、たとえば１３．３ｍｍ×１３．３ｍｍである。素子サイズは、たとえば１３μｍ×１３μｍである。ピクセル数は、たとえば４８０ｐｉｘｅｌ×６４０ｐｉｘｅｌである。画像サイズは、たとえば１．９ｍｍ×２．６ｍｍである。
　励起光のエネルギーは、六方晶炭化珪素のバンドギャップのエネルギーよりも高い。励起光源としては、たとえば水銀キセノンランプが使用される。励起光の波長は、たとえば３１３ｎｍである。励起光の強度は、たとえば０．１ｍＷ／ｃｍ２以上２Ｗ／ｃｍ２以下である。照射光の露光時間は、たとえば０．５秒以上１２０秒以下である。測定視野の面積は、たとえば２．６ｍｍ×２．６ｍｍである。
　第１領域１０の色は、ＲＧＢ色空間によって表現することができる。具体的には、第１領域１０に対して励起光を照射することによって第１領域１０から発生するフォトルミネッセンス光をＲＧＢ色空間で表現した場合、Ｒは１３０以上１９０以下であり、Ｇは１３０以上１９０以下であり、かつＢは１２０以上１８０以下であってもよい。この場合、第１領域１０は、ポリタイプが４Ｈの炭化珪素から構成されていると判断される。
　第２領域２０の色は、ＲＧＢ色空間によって表現することができる。具体的には、第２領域２０に対して励起光を照射することによって第２領域２０から発生するフォトルミネッセンス光をＲＧＢ色空間で表現した場合、Ｒは５６以上１１５以下であり、Ｇは７１以上１２８以下であり、かつＢは５６以上１２３以下であってもよい。この場合、第２領域２０は、ポリタイプが３Ｃの炭化珪素から構成されていると判断される。
　なお、ＲＧＢ色空間は、赤（Red）と、緑（Green）と、青（Blue）とにより色を表現する色の表現法の一つである。ＲＧＢ色空間において、Ｒの範囲は０以上２５５以下であり、Ｇの範囲は０以上２５５以下であり、かつＢの範囲は０以上２５５以下である。Ｒ、ＧおよびＢは、２５６諧調で表わされる。
　（炭化珪素エピタキシャル基板の製造装置）
　次に、炭化珪素エピタキシャル基板１００の製造装置の構成について説明する。図９は、炭化珪素エピタキシャル基板１００の製造装置の構成を示す一部断面模式図である。炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置である。図９に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、反応室２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、断熱材（図示せず）、誘導加熱コイル（図示せず）とを主に有している。
　発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。発熱体２０３は、石英管２０４の内部に設けられている。断熱材は、発熱体２０３の外周を取り囲んでいる。誘導加熱コイルは、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイルは、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
　反応室２０１は、発熱体２０３の内壁面２０５に取り囲まれて形成された空間である。反応室２０１には、炭化珪素基板を保持するサセプタ２１０が設けられる。サセプタ２１０は、炭化珪素により構成されている。炭化珪素基板は、サセプタ２１０に載置される。サセプタ２１０は、ステージ２０２上に配置される。ステージ２０２は、回転軸２０９によって自転可能に支持されている。ステージ２０２が回転することで、サセプタ２１０が回転する。
　炭化珪素エピタキシャル基板１００の製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図９中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
　ガス供給部２３５は、反応室２０１に、原料ガスとドーパントガスとキャリアガスとを含む混合ガスを供給可能に構成されている。具体的には、ガス供給部２３５は、たとえば第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、第４ガス供給部２３４とを含んでいる。
　第１ガス供給部２３１は、たとえば炭素原子を含む第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第１ガスは、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、アセチレン（Ｃ2Ｈ2）ガス等であってもよい。
　第２ガス供給部２３２は、たとえばシランガスを含む第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。第２ガスは、シランガスと、シラン以外の他のガスとの混合ガスでもよい。
　第３ガス供給部２３３は、たとえば窒素原子を含む第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、ドーピングガスである。第３ガスは、たとえばアンモニアガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。
　第４ガス供給部２３４は、たとえば水素などの第４ガス（キャリアガス）を供給可能に構成されている。第４ガス供給部２３４は、たとえば水素が充填されたガスボンベである。第４ガスは、アルゴンガスであってもよい。
　制御部２４５は、ガス供給部２３５から反応室２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、第４ガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ　Ｆｌｏｗ　Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。
　（炭化珪素エピタキシャル基板の製造方法）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。図１０は、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法を概略的に示すフローチャートである。図１０に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法は、炭化珪素基板上に炭化珪素層を形成する工程（Ｓ１０）と、炭化珪素層に対して化学機械研磨を行う工程（Ｓ２０）とを主に有している。
　図１１は、炭化珪素基板５０を準備する工程を示す断面模式図である。まず、たとえば昇華法により製造された炭化珪素単結晶からなるインゴットがワイヤーソーによりスライスされることにより、炭化珪素基板５０が準備される。炭化珪素基板５０は、たとえばポリタイプ４Ｈの炭化珪素から構成されている。炭化珪素基板５０の直径は、たとえば１００ｍｍ以上である。炭化珪素基板５０は、窒素などのｎ型不純物を含んでいる。ｎ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である。
　炭化珪素基板５０は、第２主面２と、第３主面３とを有している。第３主面３は、第２主面２の反対側に位置している。第３主面３上には異物３０があってもよい。異物３０は、たとえば炭素粒子である。異物３０は、たとえば炭化珪素粒子であってもよいし、ダウンフォール３３であってもよい。
　次に、炭化珪素基板上に炭化珪素層を形成する工程（Ｓ１０）が実施される。図１２は、炭化珪素基板５０上に炭化珪素層４０を形成する工程を示す断面模式図である。まず、炭化珪素基板５０がサセプタ２１０に配置される。次に、反応室２０１が減圧される。具体的には、反応室２０１の圧力が大気圧からたとえば１×１０-6Ｐａ程度に低減される。次に、炭化珪素基板５０の昇温が開始される。昇温の途中において、第４ガス供給部２３４からキャリアガスである水素（Ｈ2）ガスが反応室２０１に導入される。
　次に、原料ガス、ドーパントガスおよびキャリアガスが、反応室２０１に供給される。具体的には、たとえばシランとプロパンとアンモニアと水素とを含む混合ガスが、反応室２０１に導入される。反応室２０１において、それぞれのガスが熱分解される。成長温度は、たとえば１５００℃以上１７５０℃以下である。混合ガスは、水素の代わりにアルゴンを含んでいてもよい。
　第１ガス（プロパンガス）の流量は、たとえば２９ｓｃｃｍである。第２ガス（シランガス）の流量は、たとえば４６ｓｃｃｍである。第３ガス（アンモニアガス）の流量は、たとえば１．５ｓｃｃｍである。第４ガス（水素ガスまたはアルゴンガス）の流量は、たとえば１００ｓｌｍである。反応室２０１は、たとえば２ｋＰａ以上６ｋＰａ以下の圧力で維持される。以上により、炭化珪素基板５０上に炭化珪素層４０がエピタキシャル成長により形成される。
　炭化珪素層４０は、第１領域１０と、第２領域２０とを含んでいる。第１領域１０は、ポリタイプが４Ｈである炭化珪素により構成されている。第２領域２０は、ポリタイプが３Ｃである炭化珪素により構成されている。第２領域２０は、異物３０を起点として成長する。
　次に、炭化珪素層に対して化学機械研磨を行う工程（Ｓ２０）が実施される。図１３は、炭化珪素層に対して化学機械研磨を行う工程を示す断面模式図である。図１３に示されるように、炭化珪素層４０に対してＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）を行うことにより、炭化珪素層４０の一部が除去される。
　炭化珪素層４０の除去量は、たとえば０．０５μｍ以上０．４μｍ以下である。炭化珪素層４０の除去量は、特に限定されないが、たとえば０．３５μｍ以下であってもよいし、０．３μｍ以下であってもよい。炭化珪素層４０の除去量は、特に限定されないが、たとえば０．１０μｍ以上であってもよいし、０．１５μｍ以上であってもよい。
　図１３に示されるように、化学機械研磨装置３００は、研磨布３０１と、研磨ヘッド３０２と、真空ポンプ３０４とを有している。研磨布３０１は、たとえばスエードである。研磨液３１０は、たとえば砥粒３１２と、酸化剤３１１とを有している。砥粒３１２は、コロイダルシリカである。砥粒３１２は、たとえばフュームドシリカまたはアルミナなどではいけない。酸化剤３１１は、たとえば過酸化水素水である。
　図１３に示されるように、真空ポンプ３０４を用いることにより、研磨布３０１は研磨ヘッド３０２に真空吸着されている。研磨ヘッド３０２は、たとえばセラミックスまたはステンレスなどである。
　炭化珪素エピタキシャル基板１００の第１主面１において、化学機械研磨を施すことで、第１領域１０および第２領域２０の各々が研磨される。通常の研磨条件では、第１領域１０の研磨速度は、第２領域２０の研磨速度とほぼ同じである。そのため、通常は、第２領域２０は、第１領域１０から突出しない。
　本実施形態に係る炭化珪素エピタキシャル基板の製造方法によれば、第２領域２０の研磨速度が第１領域１０の研磨速度よりも低くなる条件を用いて、第１主面１において第１領域１０および第２領域２０の各々が研磨される。別の観点から言えば、研磨によって除去される第２領域２０の厚みは、研磨によって除去される第１領域１０の厚みよりも小さくなる条件を用いて、第１主面１において第１領域１０および第２領域２０の各々が研磨される。そのため、第２領域２０が第１領域１０から突出するように第２領域２０が形成される（図４参照）。
　具体的には、まず、炭化珪素エピタキシャル基板１００の第１主面１は、研磨布３０１に対向するように配置される。第１主面１と研磨布３０１との間に、砥粒３１２を含む研磨液３１０が供給される。研磨ヘッド３０２の回転数は、たとえば６０ｒｐｍである。研磨布３０１が設けられた定盤の回転数は、たとえば６０ｒｐｍである。加工圧力Ｆは、たとえば５００ｇ／ｃｍ２である。
　第１表面１３と第２表面２３の最突出部との距離Ｈ（図４参照）を大きくするためには、以下の研磨液を用いることが望ましい。通常、平均粒子径が２０ｎｍ以上３０ｎｍ以下程度の砥粒を使用することが多いが、本実施形態に係る炭化珪素エピタキシャル基板の研磨工程においては、平均粒子径が５ｎｍ程度の砥粒が使用される。さらに酸化剤として硝酸が使用される。以上により、本実施形態に係る炭化珪素エピタキシャル基板１００が製造される（図１参照）。
　（炭化珪素半導体装置の製造方法）
　次に、本実施形態に係る炭化珪素半導体装置４００の製造方法について説明する。
　図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図１４に示されるように、本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素エピタキシャル基板を準備する工程（Ｓ１）と、炭化珪素エピタキシャル基板を加工する工程（Ｓ２）とを主に有する。
　炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）の製造方法について説明する。図１５は、炭化珪素エピタキシャル基板１００を加工する工程を概略的に示すフロー図である。図１５に示されるように、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）は、たとえばイオン注入工程（Ｓ２１）、酸化膜形成工程（Ｓ２２）、電極形成工程（Ｓ２３）およびダイシング工程（Ｓ２４）を含む。
　まず、炭化珪素エピタキシャル基板を準備する工程（Ｓ１）が実施される。具体的には、前述した炭化珪素エピタキシャル基板１００の製造方法によって、炭化珪素エピタキシャル基板１００が準備される。図１６は、本実施形態に係る炭化珪素エピタキシャル基板１００を準備する工程を示す断面模式図である。図１６に示されるように、炭化珪素エピタキシャル基板１００は、第１基板領域Ｒ１と、第２基板領域Ｒ２とを有している。第１基板領域Ｒ１は、第１領域１０と、第２領域２０とを有している。第２領域２０は、第１領域１０から突出している。第２基板領域Ｒ２は、第１領域１０を有している。第２基板領域Ｒ２は、第２領域２０を有していない。図１６における第１基板領域Ｒ１は、図４に対応する。
　次に、炭化珪素エピタキシャル基板１００を加工する工程（Ｓ２）が実施される。具体的には、炭化珪素エピタキシャル基板１００を加工することにより、炭化珪素半導体装置が製造される。「加工」には、たとえば、イオン注入、熱処理、エッチング、酸化膜形成、電極形成、ダイシング等の各種加工が含まれる。すなわち基板加工工程は、イオン注入、熱処理、エッチング、酸化膜形成、電極形成およびダイシングのうち、少なくともいずれかの加工を含むものであってもよい。
　まず、イオン注入工程（Ｓ２１）が実施される。図１７は、イオン注入工程を示す断面模式図である。まず、開口部を有するマスク（図示せず）が形成された第１主面１に対して、たとえばアルミニウム（Ａｌ）等のｐ型不純物が注入される。これにより、ｐ型の導電型を有するボディ領域１３２が形成される。ｐ型不純物は、第１領域１０に注入される。ｐ型不純物は、第２領域２０に注入されてもよい。第１領域１０において、ボディ領域１３２が形成される。第２領域２０の一部において、ボディ領域１３２が形成されもよい。
　次に、ボディ領域１３２内の所定位置に、たとえばリン（Ｐ）等のｎ型不純物が注入される。これにより、ｎ型の導電型を有するソース領域１３３が形成される。ｎ型不純物は、第１領域１０に注入される。ｎ型不純物領域は、第２領域２０に注入されてもよい。第１領域１０において、ソース領域１３３が形成される。第２領域２０の一部において、ソース領域１３３が形成されもよい。
　次に、アルミニウム等のｐ型不純物がソース領域１３３内の所定位置に注入される。これにより、ｐ型の導電型を有するコンタクト領域１３４が形成される。ｐ型不純物は、第１領域１０に注入される。ｐ型不純物領域は、第２領域２０に注入されてもよい。第１領域１０において、コンタクト領域１３４が形成される。第２領域２０の一部において、コンタクト領域１３４が形成されもよい。
　炭化珪素層４０において、ボディ領域１３２、ソース領域１３３およびコンタクト領域１３４以外の部分は、ドリフト領域１３１となる。ソース領域１３３は、ボディ領域１３２によってドリフト領域１３１から隔てられている。イオン注入は、炭化珪素エピタキシャル基板１００を３００℃以上６００℃以下程度に加熱して行われてもよい。イオン注入の後、炭化珪素エピタキシャル基板１００に対して活性化アニールが行われる。活性化アニールにより、炭化珪素層４０に注入された不純物が活性化し、各領域においてキャリアが生成される。活性化アニールの雰囲気は、たとえばアルゴン（Ａｒ）雰囲気である。活性化アニールの温度は、たとえば１８００℃程度である。活性化アニールの時間は、たとえば３０分程度である。
　次に、酸化膜形成工程（Ｓ２２）が実施される。図１８は、酸化膜形成工程を示す断面模式図である。たとえば炭化珪素エピタキシャル基板１００が酸素を含む雰囲気中において加熱されることにより、第１主面１においてゲート酸化膜１３６が形成される。ゲート酸化膜１３６は、たとえば二酸化珪素等から構成される。ゲート酸化膜１３６は、ゲート絶縁膜として機能する。熱酸化処理の温度は、たとえば１３００℃程度である。熱酸化処理の時間は、たとえば３０分程度である。
　ゲート酸化膜１３６は、第１領域１０および第２領域２０の各々に接するように形成される。図１８に示されるように、第２領域２０は、第１領域１０から突出している。そのため、第１領域１０と第２領域２０との境界においてゲート酸化膜１３６に段差が形成される。段差が形成されている部分においてゲートリーク電流が発生しやすくなる。
　次に、電極形成工程（Ｓ２３）が実施される。具体的には、ゲート電極１４１は、ゲート酸化膜１３６上に形成される。ゲート電極１４１は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極１４１は、たとえば導電性を有するポリシリコン等から構成される。ゲート電極１４１は、ソース領域１３３およびボディ領域１３２に対面する位置に形成される。ゲート電極１４１の一部は、ゲート酸化膜１３６に形成された段差上に形成されてもよい。
　次に、ゲート電極１４１を覆う層間絶縁膜１３７が形成される。層間絶縁膜１３７は、たとえばＣＶＤ法により形成される。層間絶縁膜１３７は、たとえば二酸化珪素等から構成される。層間絶縁膜１３７は、ゲート電極１４１とゲート酸化膜１３６とに接するように形成される。次に、ゲート酸化膜１３６および層間絶縁膜１３７の一部がエッチングによって除去される。これにより、ソース領域１３３およびコンタクト領域１３４が、ゲート酸化膜１３６から露出する。
　次に、たとえばスパッタリング法により当該露出部にソース電極１４２が形成される。ソース電極１４２は、たとえばチタン、アルミニウムおよびシリコン等から構成される。ソース電極１４２が形成された後、ソース電極１４２と炭化珪素エピタキシャル基板１００が、たとえば９００℃以上１１００℃以下程度の温度で加熱される。これにより、ソース電極１４２と炭化珪素エピタキシャル基板１００とがオーミック接触するようになる。次に、ソース電極１４２に接するように、配線層１３８が形成される。配線層１３８は、たとえばアルミニウムを含む材料から構成される。次に、第２主面２にドレイン電極１４３が形成される。ドレイン電極１４３は、たとえばニッケルおよびシリコンを含む合金（たとえばＮｉＳｉ等）から構成される。以上より、炭化珪素半導体装置４００が製造される。
　図１９は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。図１９に示されるように、炭化珪素半導体装置４００は、炭化珪素エピタキシャル基板１００と、ゲート酸化膜１３６と、層間絶縁膜１３７と、ゲート電極１４１と、ソース電極１４２と、ドレイン電極１４３と、配線層１３８とを主に有している。炭化珪素半導体装置４００は、第１半導体装置部４０１と、第２半導体装置部４０２とを有している。第１半導体装置部４０１は、第１基板領域Ｒ１に形成されている。第２半導体装置部４０２は、第２基板領域Ｒ２に形成されている。
　第１半導体装置部４０１のゲート酸化膜１３６には段差が形成されている。そのため、第１半導体装置部４０１においては、ゲートリーク電流が発生しやすくなる。第１半導体装置部４０１は、初期特性検査において測定される耐圧が低くなる。結果として、第１半導体装置部４０１は、耐圧不良品と判断される可能性が高い。一方、第２半導体装置部４０２のゲート酸化膜１３６には段差が形成されていない。そのため、第２半導体装置部４０２においては、ゲートリーク電流が発生しにくい。第２半導体装置部４０２は、初期特性検査において測定される耐圧が高くなる。結果として、第１半導体装置部４０１は、良品と判断される可能性が高い。
　なお上記において、平面型ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置４００の製造方法を説明したが、本開示に係る製造方法はこれに限定されない。本開示に係る製造方法は、たとえばトレンチ型ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ　Ｔｕｒｎ　Ｏｆｆ　ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオード等の炭化珪素半導体装置４００に適用可能である。
　（ＳＩＣＡ画像）
　図２０は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板１００の第１主面１を示す第１のＳＩＣＡ画像である。図２０に示される領域は、図３に示される領域に対応している。
　炭化珪素層４０の第１主面１は、共焦点微分干渉顕微鏡の光源を左上に配置した状態で観察される。平面視において、光源は、第３領域５３に対して＜１１－２０＞方向の反対で且つ＜１－１００＞方向に配置される。第１主面１に凸部が形成されている場合、凸部において光源に向いている面は明るくなり、凸部において光源の反対側にある面は暗くなる。別の観点から言えば、凸部において光源に近い側に位置する面は明るくなり、凸部において光源から遠い側に位置する面は暗くなる。
　図２０の左側の画像に示されるように、ＣＭＰ前においては、第２領域２０は、第１領域１０に対して凹んでいる。一方、図２０の右側の画像に示されるように、ＣＭＰ後においては、第２領域２０は、第１領域１０に対して突出している。第２領域２０は、第１辺部２６と、第２辺部２７と、底辺２５と、頂点２４と、第３領域５３とを有している。
　ＣＭＰ後においては、第１辺部２６は、第１領域１０の表面よりも明るい。底辺２５は、第２辺部２７よりも暗い。第１辺部２６は、第２辺部２７よりも明るい。底辺２５は、最も暗くてもよい。つまり、第３領域５３において光源に近い側に位置する第１辺部２６は、第３領域５３の表面および第１領域１０の表面の各々よりも明るい。第３領域５３において光源から遠い側に位置する底辺２５は、第３領域５３の表面および第１領域１０の表面の各々よりも暗い。第１領域１０の表面と第３領域５３の表面の明るさは、同程度であってもよい。頂点２４は、第３領域５３の表面および第１領域１０の表面の各々よりも暗くてもよい。
　図２１は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板１００の第１主面１を示す第２のＳＩＣＡ画像である。図２１に示される領域は、図５に示される領域に対応している。
　第２領域２０は、第３領域５３と、第４領域５４とを有していてもよい。図２１の左側の画像に示されるように、ＣＭＰ前においては、第３領域５３および第４領域５４の各々は、第１領域１０に対して凹んでいる。一方、図２１の右側の画像に示されるように、ＣＭＰ後においては、第３領域５３は、第１領域１０に対して突出している。第４領域５４は、第１領域１０に対して凹んでいる。
　ＣＭＰ後においては、第３領域５３と第４領域５４との境界に位置している第３側面５５は、第１領域１０の表面よりも明るい。第３領域５３によって構成される第１辺部２６は、第１領域１０の表面よりも明るい。第４領域５４によって構成される第１辺部２６は、第１領域１０の表面よりも暗い。第３領域５３によって構成される底辺２５は、第１領域１０の表面よりも暗い。第３領域５３の表面と第１領域１０の表面の明るさは、同程度であってもよい。
　図２２は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板１００の第１主面１を示す第３のＳＩＣＡ画像である。図２２に示される領域は、図５に示される領域に対応している。
　図２２に示されるように、ＳＩＣＡ画像の左右方向における第３表面５２の幅が小さい場合、第３領域５３は上下方向に延びる棒状に見える。しかしながら、第３領域５３を拡大して観察すると、第３領域５３は、＜１１－２０＞方向に向かうにつれて拡がっている。言い換えれば、平面視において、第３領域５３は、台形状である。ＣＭＰ後においては、第３領域５３と第４領域５４との境界に位置している第３側面５５は、第１領域１０の表面よりも明るい。第３領域５３によって構成される底辺２５は、第１領域１０の表面よりも暗い。
　図２３は、ＣＭＰ前およびＣＭＰ後の各々における炭化珪素エピタキシャル基板１００の第１主面１を示す第４のＳＩＣＡ画像である。図２３に示される領域は、図７に示される領域に対応している。
　図２３に示されるように、炭化珪素エピタキシャル基板１００において、ダウンフォール３３が存在していてもよい。ダウンフォール３３は、第２領域２０に連なっている。平面視において、第３領域５３は、ダウンフォール３３と底辺２５との間に位置している。図２１の右側の画像に示されるように、ＣＭＰ後においては、ダウンフォール３３の左上の面は、暗く表示される。ダウンフォール３３の右下の面は、明るく表示される。第３領域５３において光源に近い側に位置する第１辺部２６は、第３領域５３の表面および第１領域１０の表面の各々よりも明るい。第３領域５３において光源から遠い側に位置する底辺２５は、第３領域５３の表面および第１領域１０の表面の各々よりも暗い。
　以上の通り、光源を左上に配置した状態で共焦点微分干渉顕微鏡を用いて第１領域１０および第３領域５３を観察した場合、第３領域５３において光源に近い側に位置する辺は、第３領域５３の表面および第１領域１０の表面の各々よりも明るく、第３領域５３において光源から遠い側に位置する辺は、第３領域５３の表面および第１領域１０の表面の各々よりも暗い。
　共焦点微分干渉顕微鏡は、たとえばレーザーテック株式会社製の欠陥検査装置であるＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」である。まず、ライトキャリブレーションと呼ばれるキャリブレーション工程にて、測定対象物の輝度(明るさ)が設定される。輝度の設定値はTarget　brightnessと呼ばれる。炭化珪素エピタキシャル基板１００の第１主面１を観察する前に、測定対象物を表示する輝度が設定値通りになるように光源の出力等が調整される。輝度の設定値（Target　brightness）は２０００とする。
　観察されるＳＩＣＡ画像は、２５６階調にスケールダウンされる。具体的には、ＳＩＣＡ画像は、２５６階調のグレースケールで表現される。輝度（明るさ）の値の範囲は、０以上２５５以下である。輝度の値が０の場合、ＳＩＣＡ画像は最も暗く表示される。言い換えれば、輝度の値が０の場合の色は、黒である。輝度の値が２５５の場合、ＳＩＣＡ画像は最も明るく表示される。言い換えれば、輝度の値が２５５の場合の色は、白である。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置４００の製造方法の作用効果について説明する。
　三角欠陥またはダウンフォールなどを伴うキラー欠陥は、通常ポリタイプが３Ｃである炭化珪素により構成された領域を有している。炭化珪素エピタキシャル基板１００にキラー欠陥が存在すると、キラー欠陥上に形成されたゲート酸化膜のカバレッジが悪化する。その結果、キラー欠陥が存在している領域に形成された半導体素子においては、ゲートリーク電流が発生する。キラー欠陥が存在している領域に形成された半導体素子は、多くの場合、ウェハ段階の初期特性検査において耐圧不良等と判断される。耐圧不良と判断された半導体素子は、不良品に分類され通常は出荷されない。
　しかしながら、キラー欠陥のサイズが小さい場合などにおいては、キラー欠陥上に形成されたゲート酸化膜のカバレッジはそれほど悪化しない。そのため、キラー欠陥を含む領域に形成された半導体素子が、初期特性検査で合格となる場合がある。初期特性検査で合格となった半導体素子は、ウェハダイシング工程等の各種後工程を経て、半導体デバイスとして出荷される。
　キラー欠陥を含んでいる半導体デバイスは、動作中に特性劣化(信頼性不良)を引き起こす場合がある。そのため、キラー欠陥を含んだ全ての半導体素子は、初期特性検査の段階で不良と判断し、取り除くことが望ましい。
　本開示に係る炭化珪素エピタキシャル基板１００の炭化珪素層４０は、第１領域１０と、第２領域２０とを含んでいる。第１領域１０は、ポリタイプが４Ｈである炭化珪素により構成されている。第２領域２０は、ポリタイプが３Ｃである炭化珪素により構成されている。第１領域１０の表面を第１表面１３とし且つ第２領域２０の表面を第２表面２３とした場合、第２表面２３の少なくとも一部は、第１表面１３よりも炭化珪素基板５０から炭化珪素層４０に向かう方向に突出している。
　上記炭化珪素エピタキシャル基板１００において、第１表面１３および第２表面２３を覆うようにゲート酸化膜を形成すると、ゲート酸化膜に段差が生じる。つまり、ゲート酸化膜のカバレッジが悪化する。その結果、段差部分がリークパスとなり、ゲートリーク電流が増大する。以上のように、キラー欠陥を含む領域に形成された半導体素子において、積極的にゲートリーク不良を発生させることにした。これにより、初期特性検査において、ホリタイプが３Ｃである炭化珪素により構成されている領域に形成された半導体素子を効果的に検出することができる。
　上述の通り、ホリタイプが３Ｃである炭化珪素により構成されている領域に形成されている半導体素子を含む炭化珪素半導体装置４００は、動作中に特性劣化（信頼性不良）を引き起こす場合がある。初期特性検査の段階で、ホリタイプが３Ｃである炭化珪素により構成されている領域に形成された半導体素子を検出することにより、当該半導体素子を精度良く選別することができる。結果として、動作中に特性劣化（信頼性不良）を引き起こすおそれがある炭化珪素半導体装置４００が出荷されることを抑制することができる。
　今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　第１主面、２　第２主面、３　第３主面、４　第４主面、７　オリエンテーションフラット、８　円弧状部、９　外周縁、１０　第１領域、１１　第５領域、１２　第６領域、１３　第１表面、１４　第１側面、１５　第４側面、２０　第２領域、２３　第２表面、２４　頂点、２５　底辺、２６　第１辺部、２７　第２辺部、２８　第２側面、３０　異物、３１　底面、３３　ダウンフォール、４０　炭化珪素層、５０　炭化珪素基板、５２　第３表面、５３　第３領域、５４　第４領域、５５　第３側面、１００　炭化珪素エピタキシャル基板、１０１　第１方向、１０２　第２方向、１０３　第３方向、１０４　第４方向、１３１　ドリフト領域、１３２　ボディ領域、１３３　ソース領域、１３４　コンタクト領域、１３６　ゲート酸化膜、１３７　層間絶縁膜、１３８　配線層、１４１　ゲート電極、１４２　ソース電極、１４３　ドレイン電極、２００　製造装置、２０１　反応室、２０２　ステージ、２０３　発熱体、２０４　石英管、２０５　内壁面、２０７　ガス導入口、２０８　ガス排気口、２０９　回転軸、２１０　サセプタ、２３１　第１ガス供給部、２３２　第２ガス供給部、２３３　第３ガス供給部、２３４　第４ガス供給部、２３５　ガス供給部、２４１　第１ガス流量制御部、２４２　第２ガス流量制御部、２４３　第３ガス流量制御部、２４４　第４ガス流量制御部、２４５　制御部、３００　化学機械研磨装置、３０１　研磨布、３０２　研磨ヘッド、３０４　真空ポンプ、３１０　研磨液、３１１　酸化剤、３１２　砥粒、４００　炭化珪素半導体装置、４０１　第１半導体装置部、４０２　第２半導体装置部、Ａ１　第１幅、Ａ２　第２幅、Ｆ　加工圧力、Ｈ　距離、Ｒ１　第１基板領域、Ｒ２　第２基板領域、Ｔ１　第１厚み、Ｔ２　第２厚み、Ｗ１　最大径。

Claims (10)

  1. 　炭化珪素基板と、
    　前記炭化珪素基板上にある炭化珪素層と、を備え、
    　前記炭化珪素層は、第１領域と、平面視において前記第１領域に囲まれた第２領域とを含み、
    　前記第２領域は、＜１１－２０＞方向に向かうにつれて拡がる第３領域を有し、
    　前記第１領域は、ポリタイプが４Ｈである炭化珪素により構成されており、
    　前記第３領域は、ポリタイプが３Ｃである炭化珪素により構成されており、
    　前記第１領域の表面を第１表面とし且つ前記第３領域の表面を第２表面とした場合、前記第２表面の少なくとも一部は、前記第１表面よりも前記炭化珪素基板から前記炭化珪素層に向かう方向に突出している、炭化珪素エピタキシャル基板。
  2. 　前記炭化珪素層は、前記炭化珪素基板と前記炭化珪素層との境界面の反対側に位置し、かつ、前記第１表面および前記第２表面により構成される主面を含み、
    　前記主面において、前記第２領域の面密度は、０より大きく２．０個／ｃｍ2以下である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 　前記炭化珪素基板から前記炭化珪素層に向かう方向において、前記第１表面と前記第２表面の最突出部との距離は、５ｎｍ以上１００ｎｍ以下である、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 　前記炭化珪素層から前記炭化珪素基板に向かう方向に見て、前記第２領域は、＜１１－２０＞方向に対して垂直な方向に延びる底辺を有している、請求項１から請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 　前記第２表面の全面は、前記第１表面よりも前記炭化珪素基板から前記炭化珪素層に向かう方向に突出している、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 　前記第２領域は、前記第１表面よりも凹んでいる第４領域を有し、
    　前記第４領域は、第３表面を有し、
    　前記炭化珪素基板から前記炭化珪素層に向かう方向において、前記第１表面は、前記第２表面と前記第３表面との間に位置し、
    　＜１１－２０＞方向において、前記第２表面の幅は、１０μｍ以上である、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  7. 　前記第２領域に連なるダウンフォールをさらに備える、請求項１から請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  8. 　炭化珪素基板と、
    　前記炭化珪素基板上にある炭化珪素層と、を備え、
    　前記炭化珪素層は、第１領域と、平面視において前記第１領域に囲まれた第２領域とを含み、
    　前記第２領域は、＜１１－２０＞方向に向かうにつれて拡がる第３領域を有し、
    　平面視において光源を前記第３領域に対して＜１１－２０＞方向の反対で且つ＜１－１００＞方向に配置した状態で共焦点微分干渉顕微鏡を用いて前記第１領域および前記第３領域を観察した場合、前記第３領域において前記光源に近い側に位置する辺は、前記第３領域の表面および前記第１領域の表面の各々よりも明るく、前記第３領域において前記光源から遠い側に位置する辺は、前記第３領域の表面および前記第１領域の表面の各々よりも暗い、炭化珪素エピタキシャル基板。
  9. 　前記第１領域は、ポリタイプが４Ｈである炭化珪素により構成されており、
    　前記第３領域は、ポリタイプが３Ｃである炭化珪素により構成されている、請求項８に記載の炭化珪素エピタキシャル基板。
  10. 　請求項１から請求項９のいずれか１項に記載の炭化珪素エピタキシャル基板を準備する工程と、
    　前記炭化珪素エピタキシャル基板を加工する工程と、を備えた、炭化珪素半導体装置の製造方法。
PCT/JP2023/003377 2022-02-15 2023-02-02 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 WO2023157658A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022021442 2022-02-15
JP2022-021442 2022-02-15

Publications (1)

Publication Number Publication Date
WO2023157658A1 true WO2023157658A1 (ja) 2023-08-24

Family

ID=87578479

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/003377 WO2023157658A1 (ja) 2022-02-15 2023-02-02 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
WO (1) WO2023157658A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028016A (ja) * 2004-07-19 2006-02-02 Norstel Ab 低オフアクシスＳｉＣウエハ上のＳｉＣのホモエピタキシャル成長
JP2016102061A (ja) * 2016-01-20 2016-06-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその評価方法
JP2020114796A (ja) * 2016-02-15 2020-07-30 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2021165229A (ja) * 2015-05-18 2021-10-14 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006028016A (ja) * 2004-07-19 2006-02-02 Norstel Ab 低オフアクシスＳｉＣウエハ上のＳｉＣのホモエピタキシャル成長
JP2021165229A (ja) * 2015-05-18 2021-10-14 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016102061A (ja) * 2016-01-20 2016-06-02 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその評価方法
JP2020114796A (ja) * 2016-02-15 2020-07-30 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US11053607B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20190257001A1 (en) Sic epitaxial wafer, manufacturing apparatus of sic epitaxial wafer, fabrication method of sic epitaxial wafer, and semiconductor device
CN108028185B (zh) 碳化硅外延基板及制造碳化硅半导体装置的方法
JP5857959B2 (ja) 半導体装置用炭化珪素基板および半導体装置
US10770550B2 (en) Silicon carbide epitaxial substrate having grooves extending along main surface and method of manufacturing silicon carbide semiconductor device
US10697898B2 (en) SiC substrate evaluation method and method for manufacturing SiC epitaxial wafer
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2023157658A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023176676A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2022249915A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2019044029A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2023282001A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2019216024A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20230059737A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
WO2024018924A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2022137673A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2022004181A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23756185

Country of ref document: EP

Kind code of ref document: A1