CN1877877A - 氮化物半导体基板及其制造方法 - Google Patents

氮化物半导体基板及其制造方法 Download PDF

Info

Publication number
CN1877877A
CN1877877A CNA2006100877786A CN200610087778A CN1877877A CN 1877877 A CN1877877 A CN 1877877A CN A2006100877786 A CNA2006100877786 A CN A2006100877786A CN 200610087778 A CN200610087778 A CN 200610087778A CN 1877877 A CN1877877 A CN 1877877A
Authority
CN
China
Prior art keywords
facet
mask
collection area
defective
dislocation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100877786A
Other languages
English (en)
Other versions
CN1877877B (zh
Inventor
上松康二
佐藤史隆
弘田龙
中畑成二
中幡英章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1877877A publication Critical patent/CN1877877A/zh
Application granted granted Critical
Publication of CN1877877B publication Critical patent/CN1877877B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds

Abstract

提供氮化物半导体基板的制造方法和基板，能够不从集结位错的部分再次释放位错，位错终结部以外的部分为低位错密度，扩展低位错的部分的面积。在衬底基板上附加覆盖部(γ)形成闭合曲线的掩模，使氮化物半导体气相生长，在露出部(∏)上形成被小面围住的凸型的小面丘，将形成露出部(∏)的轮廓线的覆盖部(γ)作为凹部，在维持露出部(∏)的小面丘和覆盖部(γ)的凹部的同时使其结晶生长，靠小面的作用向外侧驱赶位错，使其向轮廓线即覆盖部(γ)集结，在覆盖部(γ)上生成缺陷集合区域(H)，在露出部(∏)上小面下形成低缺陷单晶区域(Z)。在制作成器件后，可用加热的KOH、NaOH溶化缺陷集合区域(H)，分离成多角形芯片。

Description

氮化物半导体基板及其制造方法
技术领域
本发明的目的是提供一种具有规则正确地纵横分散一定形状的低缺陷单晶区域，用网状的缺陷集合区域覆盖这些低缺陷单晶区域的之间的结构的氮化物半导体基板及其制造方法。半导体基板是用于在其上制作元器件的基础元件。通常希望在整面上组成、结构都均匀相同，可是本发明提供一种虽是半导体基板，但其组成结构都可根据部位不同的、不均匀的半导体基板。此点与通常的半导体基板不同。
所谓的氮化物半导体，指的是氮化镓GaN、AlGaN、InGaN、AlN、InN等。也称为3-5族氮化物半导体。所谓基板是在制作元件时作为衬底的基板，也称为晶片。
采用GaN、InGaN的发光元件，作为蓝色LED、蓝色LD开始实用化。以往的蓝色元件的基板采用蓝宝石单晶。蓝宝石能够容易生长单晶，容易得到，廉价，在物理化学上稳定，能够在其上生长GaN、InGaN、AlGaN薄膜。与这些氮化物的基因巧合好。适合作为蓝色发光元件的基板。因此，通过在蓝宝石基板上气相生长(MOCVD法等)薄的GaN、InGaN、AlGaN等薄膜，能够制作发光元件。虽然位错密度(EPD)很多都在1010cm-2的程度，但也不因此而劣化。可大量生产使用如此的蓝色发光元件。
但是蓝宝石无劈开性，是绝缘体。存在与氮化镓的失配大的缺陷。由于没有劈开性，所以不能自然劈开，导致成本高。在用作半导体激光器时，存在不能通过自然劈开制作谐振器的缺陷。
即使在是发光二极管(LED)时，由于是绝缘体，因此不能在基板的底面上形成n电极，需要向侧方露出n型GaN薄膜，在此处设置n电极，用键合丝与引线连接。还存在元件结构复杂，工序增多，元件形状变大的缺陷。
因此，作为GaN系的发光元件的基板有想采用氮化镓(GaN)基板的强烈要求。可是，难制造位错密度(EPD)低的高质量的氮化镓单晶基板。即使加热GaN，或AlN、InN等氮化物半导体材料，也不能形成熔液。因此，不能用切克劳斯基法或布里斯曼法制作晶体。
能够用MOCVD法在蓝宝石基板(α-Al2O3)上制作薄的氮化镓膜。这原本是用于形成薄膜的技术。MOCVD法用TMG或TEG等有机金属和氨(NH3)等制作GaN薄膜。由于原状使用位错密度高，所以为了减小位错密度，采用ELO(Epitaxial Lateral Overgrowth)法。其是在衬底基板上形成具有多个细小的孤立窗的连续掩模M，在其上气相生长GaN的方法。掩模覆盖部γ连续相同。未被掩模覆盖的部分称为“非覆盖部”是正确的表示，但由于在“覆盖部”和“非覆盖部”中难区别，所以未被掩模覆盖的部分在以下表示为露出部∏。由于露出部∏在其后堆积晶体，因此并不是始终露出。由于如果按无掩模M的意思称为“非覆盖部”，明确与“覆盖部”区别，所以称为露出部∏。以后都采用称为“覆盖部γ”、“露出部∏”的区别。
图20表示ELO的掩模M/衬底基板S。在衬底基板S的整个上面上形成SiO2等，通过光刻法、蚀刻形成小孔。在ELO中露出部∏是小窗口。覆盖部γ压倒地宽大。露出部∏(窗口)面积S2大大小于覆盖部γ面积S1(S1＞S2)。从露出部进行晶体生长，如果晶粒越过掩模，由于生长方向变为横向，所以位错也向横向，它们在掩模上合为一体，大大减少位错。在来自邻接窗口的晶体合为一体后，使表面平坦。以后，以表面作为平坦C面，一边维持平坦的C面一边生长薄膜。图21表示ELO的生长情况。ELO是以保持平坦的C面的方式生长的。实际上难一边保持平坦的C面一边生长，观察表面，如果偏离平坦就变更条件，以形成平坦面的方式不断地进行控制。
ELO是在生长初期通过冲撞减少位错的技术，对于薄膜(厚度0.1～3μm的范围)有效。当在蓝宝石基板上用ELO生长1μm～4μm的GaN、InGaN薄膜，用作LED时，虽然位错密度在109～1011cm-2的范围，但与蓝宝石的基因巧合好，也不会引起发光劣化。
但是ELO法对于厚的晶体生长几乎不有效。即使用ELO法制作厚的GaN，也从衬底基板剥离，即使不剥离位错密度过大于109～1011cm-2。基板生长需要ELO法以外的新方法。
背景技术
本申请人为制作加厚的GaN的低位错的基板而开创的，是应称为小面生长法的方法。该生长法也经过本申请人的多次改进达到历史性的发展。有由本申请人先前进行的3阶段的小面(facet)生长法。下面依次说明这些方法。
专利文献1：特开2001-102307(特愿平11-273882)
专利文献1不是使C面生长，而是故意在多面生产小面，以不埋没小面的方式维持小面到生长结束。图22是衬底基板S的图示。不设掩模。在其上气相生长GaN晶体。在多种情况下在表面自然生成小面Φ。以往，以如果发生小面就将其除去的方式控制条件，但此处，以生产小面的方式维持小面。与以往的生长方法相反。小面Φ是低面指数((khmn)的k、h、m、n称为0、1、2程度)晶体面，形成凹部(凹坑)。
图23表示在表面生产小面凹坑的样子。小面集中的为六角锥、十二角锥的精制型凹坑。如此的小面凹坑大多无序地存在表面上。作为整体向c轴方向生长，但在小面凹坑内向小面的法线方向生长。与生长一同小面内的位错向小面交叉线集结，然后向凹坑的底部集结。在凹坑底部产生位错的线束即线状缺陷。位错是连续的丝样的线，不消失，但集结在凹坑底部。因此，其它部分成为低位错。如此，通过适当控制生长条件，分散产生凹坑。为了区别，称为分散型小面生长法。在C面上分散存在凹坑。位置、尺寸都参差不齐。
由于分散(random)型小面生长法是缺陷(位错)分散存在的基板，所以存在难使用的问题。此外，由于多数位错没有被控制在凹坑底部，所以也有时与生长一同再次被分散。在分散型小面生长法中存在如此的缺陷。
专利文献2：特开2003-165799(特愿2002-230925)
专利文献2提出，为了正确地确定小面凹坑的位置，预先在衬底基板上点状形成圆形(点状状)孤立的覆盖部，从其上面气相生长GaN的方法。图24表示在衬底基板S上设置点状孤立掩模M的状态。覆盖部γ的面积S1小于露出部∏的面积S2(S1＜S2)。这是与ELO法相反的关系。在小面生长法中必须S1＜S2，与ELO相反。此外，在小面法中，掩模远大于ELO的窗口间距。如果使晶体生长，就在露出部∏开始晶体生长，但是覆盖部γ生长延迟。由于生长时间错开，所以在孤立掩模(覆盖部γ)上肯定形成有底的小面凹坑。
由于小面向法线方向生长，所以在露出部∏存在的位错D从小面的倾斜面向边界线集结，然后沿着边界，朝凹坑的底部移动。由于所有的位错都进行如此的运动，所以位错向小面凹坑的底部集结。位错集结在凹坑底部。这是由于与生长一同视点升高，所以形成如此的状态，但也能够简单地表示为，如果将视点固定在生长界面上，位错“沿小面滑落，向小面凹坑的底部集结”。以下有时也使用如此的表示。如此，孤立掩模M的上方(覆盖部γ)凹坑的底部成为位错集结的缺陷集合区域H。与露出部∏上的小面的斜面接触的部分成为位错少的单晶区域。将其取名为“低缺陷单晶区域Z”。
位于凹坑外面的部分维持平坦的C面地生长。这是位错少的单晶的区域，称为C面生长区域Y。同心状形成HZY结构。由于一边维持小面凹坑一边生长，所以在晶体生长结束时成为在表面凹凸多的坑坑洼洼的晶体。与C面平行地横切断(切片)该晶体，作为刮刀切割晶片。然后研磨两面，形成镜面晶片。图26表示晶片的平面结构，为同心的ZHY结构。Z、H、Y都是从表面贯通到背面的区域。由于点状分布孤立的小的覆盖部(掩模)，所以可称为点状型小面生长法。
在点状(dot)型小面生长法中，以点状掩模为中心产生圆锥形的凹坑。向凹坑底部吸收约束位错。不从凹坑底部的缺陷集合区域H二度开放一度被约束的位错。这适合点状底部附近的小面下的区域成为低位错(低缺陷单晶区域Z)。
但是，由于如果点状分布孤立掩模，就以其为中心形成凹坑，所以不包含在凹坑的部分(C面生长区域Y)的面积增大。C面生长区域Y虽是单晶，但位错减少不充分。此外，C面生长区域Y的电阻增高，不一定适合作为n型的基板。
另外，还存在即使规则正确地分布点状，也不能用相同的条件在基板上制作很多元器件的问题。其称为点状型。在蓝宝石生长法中发明了分散型和点状型两种类型。
专利文献3：特开2003-183100(特愿2002-269387)
专利文献3，是在衬底基板上形成直线状平行的多个覆盖部γ，从其上生长GaN。图27表示在衬底基板S上设置平行直线掩模M的状态。掩模M的覆盖部γ有几十根之多，但是只图示一部分。晶体生长从露出部∏开始。覆盖部γ的晶粒的形成迟缓。由于晶体生长开始时间、晶体生长速度不同，所以成为V型槽状的晶体生长。掩模覆盖部γ的面积S1小于露出部∏的面积S2(S1＜S2)。
由于掩模覆盖部是平行的，所以小面的集结最初不造出角锥形凹坑，形成平行的V型槽。V型槽的底部与覆盖部γ(掩模M)一致。在露出部∏上形成朝向相反的倾斜壁。露出部∏上的V型槽的2个倾斜壁是小面Φ。V型槽只具有两个小面。其不同于具有6个或12个小面的点状型。
不埋没V型槽地维持小面生长。由于小面向法线方向生长，所以在小面上的位错从小面上滑落，位错集结在V型槽的底部，在倾斜壁下生长的部分成为低位错的单晶。这是在槽底具有缺陷集合区域H，在其两侧具有低缺陷单晶区域Z，除低缺陷单晶区域Z以外在横向还具有C面生长区域Y的结构，具有HZYZHZY...的周期性结构。由于能够直线状生长低缺陷单晶区域Z，所以在制作元器件时方便。图28表示具有如此的结构的小面生长中途的晶体的状态。
此外如果减小掩模的间距p，能够只用小面表面构成V型槽，也能够不存在C面生长区域Y。这样就有掩模间距在p＝800μm以下的限制。在从800μm以上到2000μm的间距范围，在小面具有位错减少效果。但是，如果在p＝2000μm以上，位错减少效果消失。
因此，专利文献3的掩模间距在2mm以下。而且，由于其形成平行的掩模、平行的H、Z、Y的平行结构，因此还存在晶片容易裂的缺陷。其由于H、Z、Y都是平行的，所以也称为条形。
叙述了3种小面生长法。专利文献1的分散型无掩模(S1＝0)，成为分散的凹坑配置。专利文献2是孤立点状的掩模(S1＜S2)，称为点状型，但是H规则正确地存在，Z同心状存在其周围。专利文献3使用平行直线状掩模(S1＜S2)，称为条形，但是平行地具有HZYZHZYZH...的重复结构。
专利文献3的条形小面生长法是有用的，能够得到低位错的GaN基板。但是其也存在几种问题。
(1)由于直线状排列缺陷集合区域H，所以在与缺陷集合区域H垂直的方向未出现小面Φ。因此缺陷减少不充分。由于缺陷相对于生长面垂直地弯曲，所以在小面Φ未出现的地方缺陷未减少。如专利文献2所述，在是孤立点状掩模(点状型)时，由于形成角锥状的小面凹坑，所以在凹坑存在各种面指数的小面Φ，向底部集结位错D的力强，但是在是条形时制作V型槽，小面的倾向只有2种，使位错D向V型槽的底部集结的力不足。因此有时位错减少效果不足。
(2)在是端面不需要镜面的芯片(LD以外)时，需要切割等加工工序。在利用切割从晶片切下芯片时，切割对元器件带来损伤。因切割而劣化元器件。在切割等切断中，从端面混入伴随加工(金刚石或SiC等的硬质磨粒)的缺陷，因其增殖引起元器件劣化。
(3)在从3维的箱中取出光时，单位体积的表面积越大，与外部接触的比例越高，与四角形相比三角形是有利的。在是发光元件(LED)时，端面越多光的取出量越增加。因此，对于增加光取出量，三角形优于四角形。此外有时也优选六角形的元件。难制作如此的异形的元件。
(4)使用刃具的切割能够切出四角形，但是难切出切断方向变化的三角形或六角形。如果硬用切割切断成四角形以外的多角形，就会大量产生无用的部分。如果用切割进行四角形以外的多角形芯片的切出，不能从晶片切出多个芯片。如果能用切割以外的手段进行元件分离，也能够制作异型的元器件。
(5)低缺陷单晶区域Z和缺陷集合区域H的合计，在专利文献3时，记述为必须在2mm以下(10μm～2000μm)。由于单晶区域的宽度在2mm以下，所以不能用于需要低位错且大面积的元器件。不管是考虑加长地取条形的长边，形成大面积，还是从电流的分布考虑，都优选接近圆形的。如果芯片一边在2mm以下，就不能作为大面积的元件(高亮度发光元件、功率元件等)用使用。
发明内容
本发明的目的是解决上述问题。本发明的目的在于提供一种氮化物半导体，其能够用小面生长法更加降低位错密度，在其上形成发光元件(LED)时发光效率变得更高，在芯片分离中能够使用切割以外的方法，能够取出更大型的芯片。
本发明，在衬底基板S上形成具有有限的宽度T的、形成闭合曲线的覆盖部γ，从其上小面生长氮化物半导体的晶体。先在露出部∏上生长晶体。在掩模覆盖部γ上小面生长迟缓。能够形成在覆盖部γ低、在露出部∏高的凸型的小面丘∑。凸型的小面丘∑的倾斜面(小面Φ)上的位错D与生长一同从倾斜面(小面Φ)滑落，集结在覆盖部γ上的部分。覆盖部γ正上部分成为缺陷集中的缺陷集合区域H。由于小面向法线方向生长，所以与生长一同，位于露出部∏上的小面部分的位错D从小面Φ滑落，陷入覆盖部γ上的缺陷集合区域H，被缺陷集合区域H捕获、约束。
形成在闭合曲线覆盖部γ上的闭合曲线缺陷集合区域H成为位错的集结捕获场所。一度被捕获的位错不能二度离开缺陷集合区域H。因此，与生长在覆盖部γ上的缺陷集合区域H邻接的部分成为低位错的单晶部分。在露出部∏上小面生长的部分称为低缺陷单晶区域Z。由于小面生长的低缺陷单晶区域Z被缺陷集合区域H围住，所以位错的减少显著。
有时也根据闭合曲线的尺寸或生长条件，在低缺陷单晶区域Z的正中形成C面生长的区域Y。将其称为C面生长区域Y。C面生长区域Y也是单晶、低位错，是方位与低缺陷单晶区域Z相同的单晶。但是C面生长区域Y的电阻高，在想制作n型基板时有时不优选。能够根据掩模覆盖部γ(闭合曲线)的尺寸或条件缩减C面生长区域Y，也能够完全使其消失。
在本发明中，由于以形成闭合曲线的方式设置缺陷集合区域H，其包围低缺陷单晶区域Z的全周，从全周引出位错D，所以能够有效地向缺陷集合区域H拉取、捕获、集积低缺陷单晶区域Z的位错D。由于从全周面引出位错，所以被闭合曲线围住的低缺陷单晶区域Z成为更低的低位错。
缺陷集合区域H是位错集结的区域，但在优选的条件的情况下，成为方位朝向与其它部分(Z或Y)相反的单晶。即成为结晶反转的单晶部分。此时，在与邻接的低缺陷单晶区域Z的之间产生方位反转形成的晶界。方位反转晶界在低缺陷集合区域H内紧紧地约束位错，以不使其再次释放。
在条件不齐备的时候，缺陷集合区域H成为多晶体。即使在多晶体的情况下，也能够在与邻接的低缺陷单晶区域Z的之间形成晶界。这不是由反转形成的晶界，但不向外侧释放一度集积在缺陷集合区域H的位错。即在缺陷集合区域H和邻接的低缺陷单晶区域Z的之间产生明确的边界K。其是晶界。由于晶界，一度进入缺陷集合区域H的位错不会再次向低缺陷单晶区域Z出入。
本发明的一个特征是，缺陷集合区域H具有有限的宽度T’，缺陷集合区域H的两侧是边界K、K。平行的边界K、K的间隔是缺陷集合区域H的宽度T’。为了向缺陷集合区域H提供有限的宽度T’，只要向最初描绘在衬底基板上的掩模覆盖部γ(闭合曲线)提供有限的宽度T’就可以。缺陷集合区域H的宽度T’＜T。也取决于厚度，但是T’与T具有8成或9成的比例关系。因此，能够根据掩模覆盖部γ的宽度T某种程度地确定形成在其上的缺陷集合区域H的宽度T’。
本发明的主张是，缺陷集合区域H、边界K描绘闭合曲线。如果相同单位重复出现，在制作元器件时方便。只要相同单位重复出现，也可以是使基本圆外接触的重复图形。此外，也可以是使基本椭圆外接触的重复图形。作为缺陷集合区域H的形状，也可以是圆、椭圆的重复。也可以是为了它们外接触而重复排列的图形。
但是，在圆或椭圆的相同形状重复时，缺陷集合区域H的宽度T’不固定。如果是宽度T’也可以不固定，作为缺陷集合区域H、边界K能够采用圆或椭圆。
如果相同单位无角落地连续敷设平面，其必须以多角形作为单位。如果用相同形状的多角形覆盖平面，多角形局限于正三角形、正方形、长方形、菱形、平行四边形、梯形、120度六角形。在本发明中，也可以将缺陷集合区域H或边界K的形状规定为正三角形、正方形、长方形、菱形、平行四边形、六角形、梯形等中的任何一种。图1～图6是预先在衬底基板上形成的网状掩模M的例子。此处也用γ表示覆盖部，用∏表示露出部。
图1在衬底基板S上设置重复正六角形的网状掩模图形。掩模M的单位形状为六角形，表示宽度W、长度H、覆盖部的宽度T等的定义。
图2在衬底基板S上设置重复正三角形的网状掩模图形。掩模M的单位形状为三角形，由于内角为60度，所以能够无间隙地排列，重复相同的形状。表示宽度W、长度H、覆盖部的宽度T等的定义。
图3在衬底基板S上设置重复长方形的网状掩模图形。掩模M的单位形状为长方形，表示宽度W、长度H、覆盖部的宽度T等的定义。
图4在衬底基板S上设置重复长六角形的网状掩模图形。掩模M的单位形状为长六角形，表示宽度W、长度H、覆盖部的宽度T等的定义。由于是内角为120度、具有2个长边和4个短边的长六角形，所以能够重复相同单位。
图5在衬底基板S上设置重复平行四边形的网状掩模图形。掩模M的单位形状为平行四边形，表示宽度W、长度H、覆盖部的宽度T等的定义。在是平行四边形时，无论角度是怎样的角度，都能够重复相同单位。
图6在衬底基板S上设置重复梯形的网状掩模图形。掩模M的单位形状为梯形，表示宽度W、长度H、覆盖部的宽度T等的定义。只要是底部相等的梯形就能够形成重复图形。即使是底部不相等的梯形，只要组合表背相反的2种梯形，也能够形成重复图形。
由于氮化物半导体采用六方晶系，所以在是以C面作为表面的单晶的时候，在表面具有代表性的<10-10>方向(等价方向形成120度，有3个)、和<11-20>方向(等价方向形成120度，有3个)。劈开面为{10-10}。{khmn}是面的集合表示、(khmn)是面的个别表示。{khmn}包括通过该晶体的对称操作能够实现的全部个别面。由于氮化物半导体没有反转对称性，所以{khmn}和{k-h-m-n-}面是不同的面。<khmn>是方向的集合表示、[khmn]是方向的个别表示。[khmn]是(khmn)面的外法线，长度按面间隔的倒数给出。因此，容易与<11-20>方向平行地劈开。
也能够与<11-20>、<10-10>方向平行地取多角形的一个边，也能够形成某角度地从它们中取边。如果使多角形掩模方位与劈开面一致，能够沿着多角形的边劈开。但是如后述，由于本发明的基板具有不均匀性，沿着缺陷集合区域H，用加热KOH、NaOH湿法蚀刻，容易分离，所以不一定需要使劈开面与边一致。
通过图7的俯视图、图8的纵剖面图，就设置正六角形网状掩模M的例子，说明本发明的小面生长法。由于使用网格掩模，所以为了与以前的分散型、点状、条形区别，将其称为网型。本发明的网型小面生长法，无论是图1～6中的哪种掩模都能采用，但此处以图1的正六角形掩模开始叙述。图1的掩模形成的阶段的纵剖面图相当于图8(1)。在衬底基板S上设置正六角形网状掩模。衬底基板S的上面分为露出部∏和覆盖部γ。
如果气相生长氮化物半导体(GaN、InGaN、InN、AlN、AlGaN)，就在衬底基板S上的露出部∏生长晶核，从此处开始生长。不能在覆盖部γ上生长晶体。能够在露出部∏上生长六角梯形的晶体。六角梯形升高，如丘的一样。与覆盖部γ接触的部分成为倾斜的小面Φ。由于是在侧面具有小面的丘，所以称为露出部∏的升高小面丘∑。图7(1)和图8(2)表示该状态。在小面丘∑中，位错D朝上延伸。
如果再进行生长，就在露出部∏增高小面丘∑的高度。侧面的小面Φ扩展，顶部平坦(C面)变窄。图7(2)表示顶部上的微小的残留C面的小面丘∑。在覆盖部γ上还未生长晶体。有时残留C面，但也有时C面完全消失。优选没有C面。图8(3)表示完全消失C面的小面丘∑。这是理想的状态。成为6个小面Φ在顶部合为一体的六角锥的小面丘∑。位错D朝上延伸。位错D的上端与小面Φ斜交。由于按50°～60°的范围确定小面Φ的倾斜角，所以只在露出部∏内不比其增大。
因此，如果再继续晶体生长，晶体也生长到覆盖部γ上。小面Φ的生长最初不是朝上，而朝成倾斜面的法线方向。位错D向法线方向转换方向延伸。位错D开始朝外延伸。图7(3)和图8(4)表示此状态。由于倾斜朝外连续的丝状的位错D延伸，因此不久被驱赶到覆盖部γ上。在覆盖部γ也堆积晶体，但由于位错D逐渐从侧方进入，所以此处能够形成位错D的线束。由于位错D不容易消失，所以连续存在。如图8(4)所示，成为朝上的位错，集结在覆盖部γ上。此处生成位错集结的缺陷集合区域H。位错难消失或难重新发生。只按向缺陷集合区域H移动的程度，在露出部∏减少位于小面Φ下面的部分的位错D。因此，露出部∏上小面Φ下的区域成为低位错。由于露出部∏上小面Φ下的区域为单晶、低位错，所以称为低缺陷单晶区域Z。
位错是因各种不规则性而产生的，但由于整体向c轴方向生长，因以3族和氮原子成相反关系的位错也多。由于如此的位错集结在缺陷集合区域H，所以缺陷集合区域H多成为朝下具有c轴的单晶。因此，缺陷集合区域H多成为方位与其它部分相反的反转层。这是最希望的。在如此的情况下，在结晶方位反转的地方形成晶界。晶界防止一度进入缺陷集合区域H的位错D再次扩展。位错被紧紧地封闭在缺陷集合区域H。
在条件不齐备的时候，有时缺陷集合区域H成为多晶体。即使在此时，由于低缺陷单晶区域Z和缺陷集合区域H的结晶的方式不同，因此能够在边界上形成晶界。晶界存在于低缺陷单晶区域Z和缺陷集合区域H的之间。具有明确的边界K(晶界)，由此能够形成间隔两侧的明确的缺陷集合区域H。由于具有边界K、K，所以缺陷集合区域H捕获约束位错D，不会二度释放。
在结束晶体生长时，表面存在许多小面丘∑，成为凹凸多的坑坑洼洼的晶体。图9是其局部纵剖面图。在表面具有小面丘∑，侧面成为小面Φ，底部形成网状。在小面丘∑的顶上残留平坦部。在晶体内部具有与小面Φ连接的低缺陷单晶区域Z、与网底连接的缺陷集合区域H、与平坦部连接的C面生长区域Y。根据试样情况也有时没有C面生长区域Y。
如果横切断(切片)如此的富于凹凸的晶锭，就成为刮刀切割晶片。如果研磨该晶片就形成镜面晶片。图10表示镜面晶片的结构。在是GaN时，整体透明，如玻璃一样，无区别。
肉眼看不见结构，但如果利用阴极发光(CL)，能够看见结构物。具有网状向表背延伸的缺陷集合区域H、和以正六角形柱状向表背延伸的低缺陷单晶区域Z。缺陷集合区域H和低缺陷单晶区域Z的之间成为边界K。这是无C面生长区域Y的试样。
成为缺陷集合区域H的基础的闭合曲线掩模覆盖部γ的宽度T规定为0.05mm～0.3mm的范围。能够在覆盖部γ上形成缺陷集合区域H，但其宽度T’小于覆盖部γ宽度(T＞T’)。在掩模覆盖部γ宽度在0.05mm～0.3mm的范围时，形成在其上的缺陷集合区域H的宽度T’在0.03mm～0.2mm的范围。如果T小于0.05mm，不能良好地在其上生长缺陷集合区域H，在不稳定时，缺陷集合区域H消失。如果是0.3mm以上的缺陷集合区域H，就具有低缺陷单晶区域Z的位错减少效果，但是由于缺陷集合区域H本身不能用于制作元器件，所以不太优选占用大的比率。因此将上限规定为0.3mm。
更优选掩模宽度T规定为0.05mm～0.2mm。形成在其上的缺陷集合区域H的宽度T’在0.03mm～0.1mm的范围。这对于减小不进入元器件面积的缺陷集合区域H，防止增加成本是有效的。
缺陷集合区域H、边界K是闭合曲线，但是从被其围住的低缺陷单晶区域Z的重心到闭合曲线的最长距离L2和最短距离L1的比率L2/L1在5以下。
在将缺陷集合区域H、边界K规定为长方形时，长边/短边的比率在5以下。
在将缺陷集合区域H、边界K规定为具有60度、120度的内角的菱形时，由于L2/L1＝2，因此满足上述条件。
如果将缺陷集合区域H、边界K规定为具有60度、120度的内角的平行四边形，就可以说长边和短边的比值在4.68以下。
在缺陷集合区域H、边界K是三角形时，由于L2/L1＝2，所以满足规定为5以下的上述条件。
在缺陷集合区域H、边界K是正四角形时，由于L2/L1＝1.4，所以满足规定为5以下的上述条件。
在缺陷集合区域H、边界K是正六角形时，由于L2/L1＝1.16，所以满足规定为5以下的上述条件。
缺陷集合区域H的闭合曲线边界K的最大直径为0.1mm～20mm。所谓最大直径，是边界K上的2点间距离的最大值。由于边界K在表面上是二维的闭合曲线，所以必须存在2点间距离的最大值。将其定义为最大直径。这也能够称为低缺陷单晶区域Z的最大直径。当然即使在0.1mm以下也能够低位错化，但是由于因缺陷集合区域H的宽度T’(0.03mm～0.2mm)占有相当的面积，所以如果低缺陷单晶区域Z的直径在0.1mm以下，经济上的损失大。此外，如果最大直径超过20mm，即使减小最小边，被缺陷集合区域H围住的区域也过分扩展，有时不能使全部低位错化。其接近条形，出现此缺陷。
此外，在将缺陷集合区域H和边界K规定为正多角形时，闭合曲线边界K的最大直径规定为0.1mm～5.0mm。
在是分散型小面生长(专利文献1)、点状型小面生长法(专利文献2)的时候，小面形成凹坑(凹部、洞)。在平坦的C面的各处形成的凹坑(洞)是小面的集合，小面的倾斜以将位错捕获收入凹坑底部的方式发挥作用。
可是，本发明的凹凸的关系是相反的。在生长面不是从开始就存在平坦的C面，从开始就存在的是闭合曲线即缺陷集合区域H。缺陷集合区域H为高度的基准，小面形成的是从缺陷集合区域H向上升高的凸型的小面丘∑。小面丘∑的最大高度依赖于闭合曲线的广度。因此，如果扩展缺陷集合区域H的闭合曲线，能够增高小面丘∑的最大高度。只要维持小面，就具有从小面丘∑高的部分向低的部分移动位错的作用。
因此，随着生长，轮廓线内部的位错也被拉到缺陷集合区域H，减少位错。这与专利文献1、2的凹型(凹坑、洞)的情况不同。由于凸型小面丘∑向平面上突出，其向高处延伸，所以位错减少效果持续到低缺陷单晶区域Z的深底部。
专利文献3的条形是专利文献1、2的凹型小面凹坑和本发明的凸型小面丘∑的中间型。在是条形时，具有平行延伸的多个V型槽、Λ型脊，是既不能称为凹型也不能称为凸型的中间型。在条形时，小面在V型槽的两侧只各有一个，通过将其所含的位错拉入到V型槽的底部减少位错。由于在条的延长方向不存在缺陷集合区域H，所以将位错拉到近前的力、封闭位错的力弱。
如此，本发明包含在小面生长法的范畴，但是形成凸型的小面丘∑，通过与生长一同从小面丘∑淘汰位错，将小面生长的部分的位错集结、捕获、约束在形成周围闭合曲线的缺陷集合区域H内。由此，能够使小面生长部分的位错降到1×106cm-2。
本发明，具有除能够降低低缺陷单晶区域Z的位错外，还具有能够利用湿法蚀刻或干法蚀刻，沿着缺陷集合区域H分离元件的优异特征。能够不使用刃具从晶片进行芯片分离。在是六角形或三角形的芯片形状的时候，难用刃具切离芯片，但是由于能够用蚀刻分离，所以无论怎样的形状都容易分离元件。这也是本发明的显著的优点。
由于在衬底基板上设置具有闭合曲线覆盖部γ的掩模后，气相生长氮化物半导体，所以在覆盖部γ上不形成闭合曲线地产生缺陷集合区域H，其围住生长在露出部∏上的低缺陷单晶区域Z。无论位于低缺陷单晶区域Z的何处，都就近存在缺陷集合区域H。生长在露出部∏上的低缺陷单晶区域Z的位错线，与生长一同向最近的缺陷集合区域H一方弯曲，被拉到并吸收在该缺陷集合区域H。由于低缺陷单晶区域Z被闭合曲线缺陷集合区域H包围，所以与条形小面生长相比，位错的降低效果大。
缺陷集合区域H的部分在机械、化学、物理上弱于其它部分。这是因为缺陷集合区域H是包围的逆转的单晶或多晶体。无论哪种，在表面都露出N(氮)面。在GaN或氮化物半导体中，Ga面、InGa面、Al面等坚固，但是氮面(N面)在化学物理上弱。低缺陷单晶区域Z或C面生长区域Y的表面是Ga面、InGa面等3族元素排列的面，但缺陷集合区域H是氮面(N面)。具有如此的不均匀性。
这作为应是均匀的半导体元器件的基板，认为如缺陷一样，但同时也是长处。这是因为容易沿着缺陷集合区域H进行芯片分离。
由于缺陷集合区域H是氮面(N面)露出的反转单晶或多晶体，所以在化学上脆弱，能够利用湿法蚀刻干净地只除去该部分。因此，能够沿着缺陷集合区域H切断晶片，进行芯片分离。这是本发明的突出的特长。
即使不进行机械切割，通过浸在适当的蚀刻液(例如加热的KOH等)中，也能够沿着缺陷集合区域H分离芯片。化学分离芯片的技术在以前的半导体技术中没有。如果是使用刃具的机械的切断，除只用直线运动切出的矩形(正方形、长方形)的芯片以外，不能良好地切出。因此，以前的所有的半导体芯片的形状都是矩形。由于能够沿着缺陷集合区域H，利用湿法蚀刻分离芯片，所以本发明的基板无论是三角形，还是六角形，都能够容易从晶片分离具有90°以外的内角的芯片。
切割分离芯片不但需要时间，而且成品率低，磨粒损伤端面，有时其引起缺陷增殖，不合适。但是由于本发明不是切割，而是通过浸在液体中进行芯片分离，所以既无切屑也无端面劣化的顾虑，是有效的芯片分离方法。
在是发光二极管(LED)的时候，也有时端面越多越能增加光的取出量。三角形芯片的端面面积比四角形芯片大。有时六角形芯片比较好。由于本发明的基板能够利用液体蚀刻缺陷集合区域H，所以能够无切屑或无损失地切出三角形、六角形的芯片。能够制作高亮度高效率的发光二极管，是有用的发明。
在是条形小面的时候，不能将H、Z、Y的结构的凹坑增大到2mm(2000μm)以上。这是因为，在V型槽的两侧小面只有2面，拉入位错的力弱。在本发明时，由于不仅在两侧，而且在前后也有缺陷集合区域H，所以拉入位错的作用被增强。因此，即使最大直径3mm～5mm的多角形，也具有位错减少效果。即使在是最大直径为20mm的六角形的时候，也具有位错减少效果。因此，可用作大型的发光元件或大型的功率器件的基板。
在是条形小面的时候，由于具有平行的结构，所以还存在容易在平行的缺陷集合区域H产生裂纹，在湿法蚀刻中难操作的缺陷。在本发明中，由于形成错综复杂的多角形的缺陷集合区域H，因此各方向的应力增强，不易产生裂纹。
附图说明
图1是为实行本发明的氮化物半导体生长方法而在衬底基板上设置正六角形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部，H为正六角形掩模图形高度，W为正六角形掩模图形长度，T为掩模宽度。
图2是为实行本发明的氮化物半导体生长方法而在衬底基板上设置正三角形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部，H为正三角形掩模图形高度，W为正三角形掩模图形长度，T为掩模宽度。
图3是为实行本发明的氮化物半导体生长方法而在衬底基板上设置长方形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部。
图4是为实行本发明的氮化物半导体生长方法而在衬底基板上设置长六角形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部。
图5是为实行本发明的氮化物半导体生长方法而在衬底基板上设置平行四边形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部。
图6是为实行本发明的氮化物半导体生长方法而在衬底基板上设置梯形网状的掩模的状态的衬底基板的局部的俯视图。S为衬底基板，M为掩模，∏为露出部，γ为覆盖部。
图7是表示在衬底基板上形成正六角形网状掩模，在其上气相生长氮化物半导体晶体时的表面的晶体生长的状态的俯视图。图7(1)表示不在覆盖部γ进行晶体生长，在衬底基板S露出的露出部∏产生被小面Φ围住的凸晶体即小面丘∑的状态。图7(2)表示被小面Φ围住的小面丘∑再次增高，形成梯形状的状态。图7(3)是表示小面丘∑增高，平坦部消失，形成六角锥，再次持续晶体生长，在覆盖部γ也开始晶体生长的状态的俯视图。
图8是表示在衬底基板上形成网状掩模，在其上气相生长氮化物半导体晶体时的表面的晶体生长的状态的纵剖面图。图8(1)是在衬底基板S上设置网状掩模M的纵剖面图。γ为覆盖部、∏为露出部。图8(2)表示在氮化物半导体气相生长的初期，不在覆盖部γ引起氮化物半导体晶体生长，开始在衬底基板S露出的露出部∏产生被小面Φ围住的凸晶体即小面丘∑的状态。图8(3)表示被小面Φ围住的小面丘∑再次增高，平坦部消失，形成角锥台的小面丘∑的状态。图8(4)是表示小面丘∑增高，再次持续晶体生长，在覆盖部γ也开始晶体生长，另外在覆盖部γ形成集结位错的缺陷集合区域H，在小面丘∑的局部产生低位错单晶区域Z的状态的纵断面图。在此例中，无C面生长区域Y，但是有时也在小面丘∑的正中形成C面生长区域Y。
图9是表示按本发明的方法，在衬底基板S上形成正六角形掩模M，在其上气相生长氮化物半导体晶体，在掩模覆盖部γ形成集结位错的缺陷集合区域H，在露出部∏形成被小面Φ围住的角锥台的小面丘∑，在小面Φ的下面产生低位错单晶区域Z的状态的立体剖面图。缺陷集合区域H和低位错单晶区域Z的边界K是晶界。在此例中，在小面丘∑的顶上存在平坦的C面，在其下面存在C面生长区域Y。有时也不形成C面生长区域Y。
图10是表示按本发明的方法，在衬底基板S上附加正六角形掩模，生长氮化物半导体，在覆盖部γ上形成集结为错的缺陷集合区域H，在露出部∏形成低位错单晶区域Z，制造具有凹凸的晶体，然后切片、研磨，形成基板的状态的用CT看的局部结构的立体图。
图11是表示为实行本发明的氮化物半导体生长方法而在衬底基板上形成正三角形掩模(图形A～E)的状态的俯视图。只写出一个正三角形，但实际上连续设置多个同等的网状掩模。表示掩模图形的宽度W、长度H、掩模覆盖部宽度T的定义。
图12是表示为实行本发明的氮化物半导体生长方法而在衬底基板上以边与<10-10>、<11-20>方向平行的方式形成正四角形掩模(图形F)的状态的俯视图。只写出一个正四角形，但实际上连续设置多个同等的网状掩模。表示掩模图形的宽度W、长度H、掩模覆盖部宽度T的定义。
图13是表示为实行本发明的氮化物半导体生长方法而在衬底基板上以与<10-10>、<11-20>方向形成45度的方式形成正四角形掩模(图形G)的状态的俯视图。只写出一个正四角形，但实际上连续设置多个同等的网状掩模。表示掩模图形的宽度W、长度H、掩模覆盖部宽度T的定义。
图14是表示为实行本发明的氮化物半导体生长方法而在衬底基板上形成正六角形掩模(图形H、I)的状态的俯视图。只写出一个正六角形，但实际上连续设置多个同等的网状掩模。表示掩模图形的宽度W、长度H、掩模覆盖部宽度T的定义。
图15是表示为实行本发明的氮化物半导体生长方法而在衬底基板上形成长六角形掩模(图形J)的状态的俯视图。只写出一个长六角形，但实际上连续设置多个同等的网状掩模。表示掩模图形的宽度W、长度H、掩模覆盖部宽度T的定义。
图16是在衬底基板上形成正六角形网状的掩模后，生长氮化物半导体，在露出部∏形成由小面Φ构成的凸型的小面丘，生长具有凹凸的晶体的状态的立体图。在露出部∏上小面Φ下形成低位错单晶区域Z，在露出部∏上的平坦的C面下形成C面生长区域Y，在覆盖部γ上形成缺陷集合区域H。
图17是在按本发明的方法在衬底基板上形成正六角形掩模后，使晶体生长，在露出部∏生长形成六角形的低位错单晶区域Z，在覆盖部γ上生长形成缺陷集合区域H，在形成具有凹凸的晶体后，切片、研磨晶体，形成平坦的基板，然后用CL观察基板，表示该基板的结构的立体图。
图18是表示用本发明的小面生长方法制造的氮化物半导体的低位错单晶区域Z上的X射线衍射的(0004)方向的衍射强度的曲线图。横轴是角度(秒)，纵轴是X射线衍射强度。得知按本发明的方法制作的氮化镓晶体的(0004)方向衍射线强度的FWHM在30秒以下。
图19是在用本发明的小面生长方法制造的n型GaN基板上，外延生长n-GaN、n-Al0.15Ga0.85N、n-In0.06Ga0.94N、p-Al0.15Ga0.85N、p-GaN，在n型GaN基板上形成Ti/Al电极，在p-GaN薄膜上形成Ni/Au电极的发光二极管(LED)的纵剖面图。
图20是为进行在GaN薄膜时常用的ELO法而在衬底基板上形成掩模的状态的局部立体图。在掩模M上覆盖部γ大面积连接，存在多个小的孤立露出部∏。
图21是为进行在GaN薄膜时常用的ELO法而在衬底基板上形成掩模，然后在其上气相生长GaN的状态的局部立体图。从狭窄的露出部∏出来的GaN晶体向横向沿着掩模覆盖部γ扩展，在合成一体后，在整面上进行平坦面的C面生长。ELO晶体面平坦，不存在小面。覆盖部面积大于露出部∏面积。
图22是本申请人最初创始的无序小面生长法的无掩模的衬底基板S的局部立体图。
图23是表示如果用本申请人最初创始的分散小面生长法生长氮化物半导体，就在任意位置上形成多种尺寸的小面凹坑的立体图。
图24是表示在本申请人第二次考察的点状型小面生长法中，在衬底基板S上点状存在孤立掩模M的立体图。露出部∏面积远大于覆盖部γ面积。
图25是该晶体/衬底基板的立体图，表示在本申请人第二次考察的点状型小面生长法中，在衬底基板S上点状存在孤立掩模M，如果使晶体生长，就在孤立掩模上形成在表面具有小面的角锥凹部(小面凹坑)，小面Φ的下面部分成为低位错单晶区域Z，覆盖部γ的部分成为集结位错的缺陷集合区域Z，其他部分成为C面生长部。
图26是表示切片、研磨用本申请人第二次考察的点状型小面生长法生长的GaN晶体，形成基板，同心存在通过基板的CL清晰可见的H、Z、Y的基板的结构的俯视图。
图27是表示在本申请人第三次考察的条形小面生长法中，在衬底基板S上平行设置直线状掩模M的立体图。露出部∏面积远大于覆盖部γ面积。
图28是该晶体/衬底基板的立体图，表示在本申请人第三次考察的条形小面生长法中，在衬底基板S上平行设置直线状掩模M，如果使晶体生长，就在直线状平行掩模M上形成在表面具有小面的棱型V型槽，小面Φ的下面部分成为低位错单晶区域Z，C面生长的部分成为C面生长区域Y，在V型槽的底部覆盖部γ上的部分成为集结位错的缺陷集合区域H。
图29是表示切片、研磨用本申请人第三次考察的条形小面生长法生长的GaN晶体，形成基板，直线平行存在通过基板的CL清晰可见的H、Z、Y的基板的结构的俯视图。
图30是实施例5的晶体的俯视图，表示在蓝宝石(0001)基板上薄薄地沉积GaN模板层，制作相对于GaN具有与<10-10>方向平行的边(与蓝宝石的<-12-10>方向平行)的正三角形的掩模，在其上加厚小面生长GaN，在掩模上制作缺陷集合区域H，在掩模内部制作被沿片小面T2、T4、T6，中间小面S1、S3、S5，和C面围住的正三角形凸状的GaN单晶。
图31是图30上的31-31部分的剖面图。
图32是实施例6的晶体的俯视图，表示在GaAs(111)A面基板上制作相对于GaAs具有与<-12-1>方向平行的边的菱形的掩模，在其上加厚小面生长GaN，在掩模上制作缺陷集合区域H，在掩模内部制作被沿片小面T1、T3、T4、T6，中间小面S2、F10、S5、F7，和C面围住的菱形凸状的GaN单晶。
图33是图32上的33-33部分的剖面图。
图34是实施例7的晶体的俯视图，表示在GaN(0001)A面基板上制作相对于GaN具有与<1-100>方向平行的边的正六角形的掩模，在其上加厚小面生长GaN，在掩模上制作缺陷集合区域H，在掩模内部制作被沿片小面T1、T2、T3、T4、T5、T6，中间小面F7、F8、F9、F10、F11、F12，和C面围住的正六角形凸状的GaN单晶。
图35是图34上的35-35部分的剖面图。每个小面具有临界高度Qc，说明怎样计算临界高度Qc。
图36是表示在(0001)面GaN基板上附加闭合曲线掩模，在其上加厚生长GaN晶体，圆切(10-10)面的晶片的样子、和圆切(1-210)面的晶片的样子的说明图。
图37是表示在(0001)面GaN基板上附加闭合曲线掩模，在其上加厚生长GaN晶体，斜切晶体，圆切(10-12)面晶片的样子、和圆切(1-212)面晶片的样子的说明图。
图中：H-缺陷集合区域，Z-低缺陷单晶区域，Y-C面生长区域，K-边界，D-位错，M-掩模，γ-覆盖部，∏-露出部，W-掩模单位图形长度，H-掩模单位图形高度，T-掩模图形宽度，S-衬底基板，ELO-外延横向过闭合法，Φ-小面，∑-小面丘，C面-(0001)面，T1-(11-22)，T2-(12-12)，T3-(-2112)，T4-(-1-122)，T5-(1-212)，T6-(2-1-12)，F7-(10-15)，F8-(01-15)，F9-(-1105)，F10-(-1015)，F11-(0-115)，F12-(1-105)，Qc-临界高度(2r/sin2Θ)，S1-(11-25)，S2-(-12-15)，S3-(-2115)，S4-(-1-125)，S5-(1-215)，S6-(2-1-15)。
具体实施方式
[氮化物半导体基板制造方法]
准备衬底基板。能够以GaAs(111)A面基板、SiC单晶基板、尖晶石单晶基板、Si单晶基板、蓝宝石单晶基板等作为衬底基板。
在衬底基板上形成具有宽度T并具有闭合曲线覆盖的网状的掩模。由于是网状，所以覆盖部γ连续成为一体。而且，覆盖部γ面积S1小于露出部∏面积S2，为S1＜S2。此关系是在小面生长法中必须成立的关系。ELO是S1＞S2，关系相反。
掩模材料是SiO2、SiN、Pt、W、Ti等，但最好的是SiO2。如果将掩模规定为SiO2，生长在露出部∏上的缺陷集合区域H多成为反转单晶(方位与Z和Y逆转的单晶)。即使是Pt、W等金属的掩模，也能够在覆盖部γ上制作缺陷集合区域H，但多成为多晶体。即使是多晶体的缺陷集合区域H，也形成晶界的边界K，但在减少、捕获位错的作用的方面，反转单晶的缺陷集合区域H最大。因此SiO2最好。对于SiN，缺陷集合区域H消失，不是太好的掩模。尽管如此，也具有减少低位错单晶区域Z的位错的效果。
因此，作为掩模的适用性，为SiO2＞W＞Pt＞SiN的顺序。掩模通过溅射、蒸镀等形成，通过光刻法、蚀刻形成所要求的图形。
掩模厚度在20nm～500nm的范围。最好是在50nm～100nm的范围。掩模厚度的薄厚不太影响晶体品质。
覆盖部γ必须是闭合曲线。如果连接就形成网状。假设是将覆盖部γ的形状形成网状，重复相同图形的网格结构，局限于正三角形、正方形、长方形、120度内的六角形。覆盖部γ宽度T为0.03mm～0.2mm。更优选宽度T为0.05mm～0.2mm。
氮化物半导体的生长为2阶段生长，分为低温缓冲层形成和高温厚膜层形成。为了缓和与衬底基板的不和谐，首先制作薄的缓冲层。其是薄的层，在50nm～150nm的范围。然后，气相生长1mm～5mm厚的氮化物半导体膜。
气相生长法，能够采用HVPE法、MOCVD法、MOC法、升华法等。下面就GaN进行说明。在采用InGaN、AlGaN等时，原料虽稍有不同，但仍能用大致相同的方法生长。
[HVPE法(高干燥气相生长法)]
作为Ga原料采用金属Ga。氮原料是氨。在热壁型的反应炉的下方具有基座。在基座的上放置、加热衬底基板。在反应炉的上方具有Ga舟皿(Ga贮槽)，加热放置熔液。从上方向熔液吹喷氢气+HCl气体，生成GaCl。其与氢气一同向下方流动，在加热的衬底基板的附近与氨反应，生长GaN，其堆积在衬底基板上。其是具有成长速度快的长处，适合厚膜形成的方法。此外还具有难混入碳的优点。
[MOCVD法(有机金属CVD法)]
该方法是作为GaN薄膜生长法最普遍采用的方法。在热壁型的反应炉中，以氢作为载流子气体，向加热的衬底基板吹喷TMG(三甲基镓)、TEG(三乙基镓)等Ga有机金属、和氨气。GaN作为反应生成物堆积在衬底基板上。其是生长速度慢、膜厚容易控制，面向薄膜形成的方法。在是含有In或Al的氮化物半导体的时候，作为原料采用TMI(三甲基铟)、TMA(三甲基铝)等。
[MOC法(有机金属氯化物气相生长法)]
作为Ga原料采用TMG等有机金属。作为氮原料采用氨。这与MOCVD法相同，但是不直接使TMG和氨反应。在热壁型的反应炉中，首先使TMG和HCl反应，生长GaCl。通过使GaCl和氨反应生成GaN，并将其堆积在衬底基板上。
[升华法]
该方法以多晶体的GaN作为原料。在反应炉中，在区别原料的多晶体GaN和衬底基板的地方，加热多晶体GaN，在多晶体和衬底基板的之间形成温度梯度。多晶体气化、移动，在衬底基板上堆积GaN薄膜。
利用如此的方法的任何一种都能够进行本发明。
在露出部∏(S2)形成孤立的晶核，先在露出部∏开始晶体生长。晶核通过相互接触结合在一起，形成膜。成为含有许多位错的膜。位错随着生长如丝一样向生长方向延伸，不容易消灭。由于与ELO相比露出部∏宽大，所以要埋尽露出部∏(S2)需要时间。在覆盖部γ不易开始晶体生长。因此，在露出部∏产生晶体的丘。
晶体丘的侧面是低面指数的小面。因此将该晶体丘称为小面丘∑。在衬底基板是具有3次对称性的单晶的时候，GaN等开始向c轴方向生长。只要平坦表面就成为C面，但不是全部平坦，在侧面产生小面。
向c轴方向的生长时经常出现的小面是{10-11}、{10-12}、{11-22}、{11-21}等。小面扩展，角锥梯形的小面丘∑逐渐接近角锥。在小面的正下面连续生长的部分成为单晶，逐渐成为低位错。不是从开始就是低位错，而是随着生长位错减少。因此称为低位错单晶区域Z。
只要小面丘∑完全达到角锥就可以，但也不一定达到。残留在中心的台地维持C面地生长。将该部分称为C面生长区域Y。如果在露出部∏进行晶体生长，达到足够的高度，就也开始在掩模覆盖部γ上晶体生长。其也有时是反转层(晶体方位与其它部分相反的单晶)，也有时是多晶体。依掩模材料或成长条件而定。
其后，继续晶体生长，但形成露出部∏上的小面丘∑高，覆盖部γ上的小面丘∑低的状态。网状的低地和网格内的高地以大致相同的速度增加厚度。因此，一边维持小面丘∑的形状一边继续生长。如果将a轴长度设为a、将c轴长度设为c，相对于{11-22}小面的水平面(C面)的倾斜角为cot-1(a/c)。相对于{1-101}小面的水平面(C面)的倾斜角为cot-1(31/2a/2c)。由于这些是相当大的角度，在50°～60°的范围，因此形成相当急倾斜的小面丘∑。
贯通位错不消灭地与生长一同向生长方向延伸。在本发明时产生凸型小面丘∑。由于凸型的倾斜的生长是倾斜面的法线的方向的生长，所以位错也向法线的方向延伸。由于是凸型小面丘∑，所以法线朝外侧。位错也朝外延长。与生长一同向外侧驱出位错。不久位错滑落到小面丘∑的末端。然后被吸入形成轮廓线的缺陷集合区域H中。由于缺陷集合区域H作为边界K具有晶界，所以一度吸入的位错不会再次出去。位于小面丘∑的贯通位错从端部的位错依次沿小面滑落，集结在轮廓线即缺陷集合区域H。
为什么位错无矛盾地进入缺陷集合区域H？引起多少的疑问。位错有各式各样的位错，但是多是原子排列与周围反转的位错，由于如果其到达缺陷集合区域H，原状集合，就形成反转层，所以无矛盾地被本来是反转层的缺陷集合区域H吸收。
通过小面表面将位错驱赶到周边部的作用，与露出部的晶体形成薄膜，成为角锥台，形成小面同时开始。因此，认为无论在露出部的哪个部位位错的减少都相同，但并非如此。在露出部的中央部位错不增殖，只向左右移动，因此只减少位错。在露出部的中间部，由于位错沿小面滑落，滑向缺陷集合区域H，所以位错减少，但是由于从上面滑落补充新的位错，所以位错不怎么减少。因此，虽然远离缺陷集合区域H，但是在露出部的中央位错最低。中间部、周边部接近吸入位错的缺陷集合区域H，但是由于从上面逐渐传来新的位错，因此不易达到低位错。按所说的理由，露出部的位错在中央部变得更低，在中间部、周边部变得更高。
此外，也可以根据生长厚度变化位错密度。因为缺陷集合区域H与生长一同变质。有时根据掩模的宽度、掩模材质，随着生长进行缺陷集合区域H从反转层变化为多晶层。此外，有时缺陷集合区域H本体也消失。如果形成网状轮廓线的缺陷集合区域H消失，就失去其以后吸收捕获位错的力。如果缺陷集合区域H消灭，有时该部分的高度增高，小面的角度减小，小面消失。缺陷集合区域H的位错的捕获约束作用消失。因此，以后露出部上的晶体的位错不会减少，反而增加。
如此生长的晶体是小面丘∑存在于网格中的具有凹凸的晶体。图16是其简要立体图。小面丘∑的斜面是低位错单晶区域Z。顶面是C面生长区域Y。低地的网是缺陷集合区域H。
有凹凸就不能成为基板。切断(切片)成适当的厚度，然后作为刮刀切割晶片研磨，形成镜面晶片。
镜面晶片如玻璃一样透明，用肉眼看不见网格结构。但是如果利用阴极发光(CL)法看，能够看见结构物。图17表示该结构。具有正六角形网状的缺陷集合区域H，和被其围住的低位错单晶区域Z。在低位错单晶区域Z的中心具有C面生长区域Y。也有时没有C面生长区域Y。
位错密度的测定方法如下。将磷酸(H3PO4)和硫酸(H2SO4)的混合溶液加热到240℃～280℃，浸入GaN/衬底基板。在试样表面的缺陷部分产生蚀刻凹坑。采用标准间隙微分干涉显微镜，计算一定面积内的蚀刻凹坑，求出蚀刻凹坑密度。
[芯片分离]
在如此制作的半导体晶片上，用MOCVD法制作通常的AlGaInN系的LED结构，如果浸入氢氧化钠水溶液(NaOH∶1规定以上的浓度)，只蚀刻缺陷集合区域H，能只分离低位错单晶区域Z+C面生长区域Y(都是低缺陷区域)。并且通过阴极发光(CL)评价，确认在用MOCVD法制作的活性层未增殖缺陷。
同样，确认用氢氧化钾水溶液(KOH∶1规定以上的浓度)也能分离。尤其，如果将水溶液的温度规定在50℃以上，蚀刻速度就能加快。
不仅湿法蚀刻，确认用干法蚀刻也能够分离。将准备的晶片再次放置在HVPE炉上，如果用氯化氢气处理，得知具有能够有选择地只蚀刻缺陷集合区域H的条件。适合的温度条件是从温度700℃到900℃。该温度与1050℃的生长温度相比是低温，是非常适合的。
在干法蚀刻中，通常附加掩模，在保护了其它部分后，蚀刻掩模露出部，但如果采用该晶片，由于坯料本身具有选择性，所以不需要覆盖掩模或除去掩模。由于只蚀刻缺陷集合区域H，所以容易沿着蚀刻部分进行芯片分离。
[可降低缺陷的理由]
本发明与专利文献3的不同点在于，不是以1维的直线状而是以2维的多角形状配置该缺陷集合区域H。通过如此配置缺陷集合区域H，C面生长区域Y减小，与条状配置时相比能够更加减少缺陷。其理由如以下所示。
由于称为C面生长区域Y的，是在表面具有(0001)面(C面)地生长出来的面，所以在出现小面表面地生长时，缺陷(位错)弯曲的效果几乎不发挥作用。在专利文献3的条形小面生长法中，即使调整生长的条件，尽量减小(0001)面，也必然出现C面生长区域Y。
其原因，是因为在表面被小面面围住的状态下，顶端呈非常尖的状态，在能量上不稳定。因此，无论怎样控制生长条件，都存在在上面只具有(0001)面生长的区域。C面生长部分的缺陷可向低位错单晶区域Z移动。因此，如专利文献3，在设置直线状一维缺陷集合区域H的图形中，直线状存在C面生长区域Y，低位错单晶区域Z的缺陷的减少具有界限，不易达到1×106cm-2以下。
可是如本发明，如果形成闭合曲线(优选以多角形状)地2维配置缺陷集合区域H，与直线状配置缺陷集合区域H时相比，C面生长区域Y减小。因此，被以多角形状配置的缺陷集合区域H围住的低位错单晶区域Z的缺陷密度，与直线状配置缺陷集合区域H时相比，能够以1/10的程度减小。低位错单晶区域Z的缺陷密度下降到1×105cm-2。在条件更好时，有时可进一步下降到1×104cm-2。
另外，在闭合曲线的形状，在是由圆形组合直线的形状(多角形)的情况下，尤其是在组合考虑衬底晶体的对称性的直线的形状的情况下(如果是六方晶的(0001)面，为三角形、菱形、梯形、六角形等)，出现良好的小面表面，缺陷降低的效果高。
[可大面积的理由]
由于生长采用气相(气体)反应，所以在气体不进入的区域不会引起生长。由于生长中出现的小面表面确定为大约40～60°，所以在直线状配置缺陷集合区域H的结构(专利文献3：条形)中，表面的凹凸(槽深度)由图形的凹坑尺寸决定。例如在最大2mm的凹坑中，如果将小面的角度假设为45°，从最表面到谷底的深度接近大约1mm。由于谷在晶片上出现在一个方向，所以对于在晶片中央部原料气体不进入，气体不泄漏等均匀的晶体生长，成为不良条件。
但是，如本发明，如果以多角形配置缺陷集合区域H，最大高度与直线状配置时相同，但由于气体跑气的方向存在于所有方向，因此即使高低差在1mm以上，也能无问题地生长。确认实际上即使是宽5mm、高低差大约2.5mm的试样也能在面内大致均匀地生长。
[应用例]
如果如此制造大面积(最大20cm2)、具有低缺陷(最小在1×104cm-2以下)的氮化物半导体晶片，就可按以下用途制造更高品质的元件。
发光元件(发光二极管、半导体激光器)、电子元件(整流器、双极性晶体管、场效应晶体管、HEMT)、半导体传感器(温度传感器、压力传感器、放射传感器、可视-紫外光检器)、SAW器件、加速度传感器、MEMS部件、压电振动子、谐振器、压电调节器
其中在发光元件中，发现在注入高电流密度时(1×103～1×105A/cm2)，与缺陷密度1×107cm-2时相比，由本发明的基板制作的元器件具有几十～几百倍的寿命。作为氮化物系发光元件的劣化原因，如下：
(1)活性层中的缺陷的增殖；
(2)杂质元素通过缺陷的扩散等。本发明认为，通过采用本来缺陷少的晶片，能够大幅度抑制贯通活性层的缺陷，由此能够实现长寿命化。
对于电子元件，尤其在高电压、大电流下具有效果。认为该元器件，由于担心缺陷成为电流的泄漏通路，所以缺陷密度与1×107cm-2时相比提高了还耐压特性。
由于泄漏通路的存在对传感器也有重大的影响(成为喷嘴的部分)，因此可根据本发明能够制作高灵敏度的传感器。
[实施例1]
[实施例1(蓝宝石模板衬底基板：图形·试样A～J，图11～15)]
作为衬底基板，采用利用MOCVD法堆积2～5μm范围的GaN薄膜的直径2英寸的蓝宝石基板。将其称为蓝宝石模板。在蓝宝石模板上，通过溅射堆积100nm厚的SiO2膜。通过通常的光刻法和蚀刻，制作SiO2的掩模图形。因此，此处的结构为从下依次是SiO2/GaN/蓝宝石。图11～图15表示图形的一个单位。这些图中只描绘一个单位，但实际上纵横尺寸形状相同的单位不交叉地重复。
[1.图形A～E(正三角形的重复图形，图11)]
图11是正三角形的掩模图形。其只图示一个图形，但实际上是无间隙地纵横排列相同的正三角形的重复图形。一边与<10-10>方向平行。由于GaN是具有三次对称性的六方晶系的单晶，所以等价的方向存在于120°的方向。因此，正三角形的边全部与<10-10>平行。方向的个别表现用中括号[...]表示，集合表现用角<...>表示。因此，上面的3边应与分别不同的[10-10]、[01-10]、[-1100]方向平行。集合表现的<10-10>、<01-10>、<-1100>方向包含全部上面的3个方向，表示相同的方向。
如果在蓝宝石C面上生长GaN，还仍以C面为表面生长晶体，但是晶体主轴旋转90°。与蓝宝石的[11-20]方向平行的GaN方向为[10-10]。在图11～图15中，包含如此的情况，按GaN的结晶方位表现。
用H表示图形的正三角形的一边的长度，用W表示高度。用T表示覆盖部γ的宽度。T宽度的部分是SiO2的覆盖部γ。内侧的正三角形部分是衬底基板(GaN/蓝宝石)露出的露出部。虽是正三角形，但通过变化尺寸制作了6种掩模图形。将各图形规定为图形A、B、C、D、E。
        W(边)     H(高度)  T(宽度)
图形A   0.35mm    0.4mm    0.002mm
图形B   0.35mm    0.4mm    0.05mm
图形C   0.9mm     1mm      0.1mm
图形D   4.4mm     5mm      0.1mm
图形E   4.4mm     5mm      0.3mm
这是SiO2的覆盖部γ的尺寸。将在图形A～E上生长GaN晶体的试样作为试样A～E。在覆盖部γ上形成缺陷集合区域H。在露出部上主要生长低位错单晶区域Z。有时也在中央部形成稍小的C面生长区域Y。检查缺陷集合区域H是反转层，还是多晶体层，或是否消失，及检查在露出部∏晶体的端部和中央的位错密度。其结果示于表1。这在叙述了晶体生长方法或位错密度测定方法后，按每个试样说明。
[2.图形F(正四角形的重复图形，图12)]
如图12所示，用F表示重复设计正方形覆盖部γ的图形。将一边H规定为<10-10>方向的长度。另一边W与<11-20>方向平行。图形F的尺寸如下。
         W      H      T
图形F    1mm    1mm    0.05mm
这是按覆盖部γ的尺寸在覆盖部γ上形成缺陷集合区域H。被覆盖部γ围住的内部的0.9mm×0.9mm的正方形是露出部。在露出部上形成低位错单晶区域Z。有时也形成C面生长区域Y。
[3.图形G(菱形(正四角形)的重复图形，图13)]
如图13所示，用G表示重复设计菱形覆盖部γ的图形。由于是角度90°的菱形，所以是正方形，但是形成既不与<10-10>方向平行也不与<>方向平行的，呈45°角度的图形。因此可以说是菱形。此时尺寸的定义与前面所述稍有不同。用W表示<11-20>方向的对角线长。用H表示<10-10>方向的对角线长。因此，1边是在其中承以cos45°的边。图形G的尺寸如下。
       W      H      T
图形G  1mm    1mm    0.05mm
这是按覆盖部γ的尺寸在覆盖部γ上形成缺陷集合区域H。覆盖部γ的外侧的尺寸为0.707mm×0.707mm。被覆盖部γ围住的内部的0.697mm×0.697mm的正方形是露出部。在露出部上形成低位错单晶区域Z。有时也形成C面生长区域Y。
[4.图形H、I(正六角形的重复图形，图14)]
如图14所示，用H、I表示重复设计正六角形覆盖部γ的图形。由于是正六角形，因此也能够按边的长度表示尺寸，但是此处用H表示直径(对角线)的长度，用W表示平行对边的距离。宽度用T表示，与上面相同。图形H、I的尺寸如下。
       W        H         T
图形H  0.1mm    0.09mm    0.05mm
图形I  2mm      2.3mm     0.05mm
这是按覆盖部γ的尺寸在覆盖部γ上形成缺陷集合区域H。被覆盖部γ围住的内部正六角形是露出部。在露出部上形成低位错单晶区域Z。有时也形成C面生长区域Y。图形H、I都是重复正六角形的图形，但是图形I是20倍大的图形。
[5.图形J(不等六角形的重复图形，图15)]
如图15所示，用J表示重复设计不等六角形覆盖部γ的图形。具有120°的内角，4边短，平行2边长。长边与<10-10>方向平行。用H表示长的一方的直径，用W表示短的一方的直径。图形J的尺寸如下。
       W        H       T
图形J  0.4mm    20mm    0.05mm
这是按覆盖部γ的尺寸在覆盖部γ上形成缺陷集合区域H。被覆盖部γ围住的内部的不等六角形是露出部。在露出部上形成低位错单晶区域Z。有时也形成C面生长区域Y。
GaN晶体的生长采用MOCVD法或HVPE法。此处主要采用HVPE法进行。在纵长的热壁型炉的中央部设置电阻加热基座，在上方设置Ga贮槽，从上方导入氢气+HCl、氢+氨气。在基座上放置形成刚才的掩模的衬底基板(SiO2/GaN/蓝宝石)，并加热到1000℃以上。将Ga贮槽的金属Ga加热到800℃以上，形成Ga熔液，向此处吹喷氢气+HCl，生成GaCl。GaCl气体向下方流动，由于向此处吹入与基座上的衬底基板接触的氨气(H2+NH3)，所以GaCl和氨反应，生成GaN，其堆积在衬底基板上。
图形(pattern)A的生长条件
MOCVD法
基板温度＝1030℃
NH3/Ga＝2000
生长时间＝30小时
图形B～J的生长条件
HVPE法
Ga贮槽温度＝800℃
基板温度＝1050℃
NH3分压2.5×10-2atm(2.5kPa)
HCl分压0.02atm
切片、研磨使GaN生长到5mm厚的试样，加工成晶片。将在图形A～J的掩模上形成GaN薄膜的试样称为样品A～J。即，使图形名和样品名一致。显微镜观察晶片的表面，计算蚀刻凹坑数。在研磨面的原状下未出现蚀刻凹坑。
将磷酸和硫酸的混合溶液加热到240℃～280℃，浸入GaN/衬底基板的试样。于是，在表面的缺陷部分产生蚀刻凹坑。采用标准间隙微分干涉显微镜，计算0.1mm×0.1mm的范围内的凹坑数。可计数的凹坑数的下限为100000个/cm2，上限为108cm-2。表1示出试样标号A～W和其掩模形状、尺寸、每生长厚度(0.1mm、0.5mm、1mm、2mm、5mm)的露出部∏的端部和中央部的位错密度(EPD)。
表1
A     B       C     D       E F           G H      I      J K      L      M      N O      P      Q      R S      T      U      V      W
<实施例1> <实施例2> <实施例3>            <实施例4>ingot
  2μm-GaN/Sapp   GaAs   Si     6h-SiC Sapp   GaAs GaN    GaN    GaN    GaN    GaN
  SiO2   SiO2   Si3N4  Pt     W                      SiO2   SiO2
  形状边的方位   三角形<10-10> 四角形<10-10><11-20>   六角形<10-10>   六角形   六角形                      四角   四角<10-10><10-10>
  尺寸W(宽)H(高)T(厚)   0.35   0.35   0.9    4.4    4.40.4    0.4    1      5      50.002  0.005  0.1    0.1    0.3 1           11           10.05        0.05   0.1    2      0.40.09   2.3    200.05   0.05   0.06   1      1      1      11.2    1.2    1.2    1.20.05   0.05   0.05   0.05   1      1      1      11.2    1.2    1.2    1.20.05   0.05   0.05   0.05 1      1      1      1      11.2    1.2    1.2    1      10.05   0.05   0.05   0.05   0.05
  生长厚度 01中央增   1E+071E+06反转层
     0.5中央增   5E+06  1E+06  1E+06  5E+06  5E+063E+07  3E+07  3E+07  3E+07  3E+07消失   反转层 反转层 反转层 多晶层 2E+06       2E+063E+07       4E+07反转层 消失 反转层 反转层   8E+04  5E+06  5E+063E+07  4E+07  2E+07反转层 反转层 反转层   2E+06  3E+06  2E+06  1E+063E+07  4E+07  4E+07  2E+07反转层 消失   反转层 反转层   2E+06  2E+06  5E+06  3E+063E+07  2E+07  5E+07  3E+07反转层 消失   多晶层 多晶层 1E+06  1E+06  1E+06  2E+07  2E+071E+07  1E+07  1E+07  2E+07  2E+07反转层 反转层 反转层 无     多晶层
       1中央端          1E+04  1E+05  2E+06  2E+061E+06  1E+07  6E+06  1E+07反转层 反转层 反转层 多晶层 5E+05       1E+052E+07       1E+07反转层 消失 反转层 反转层   1E+04  2E+06  1E+065E+05  6E+06  5E+06反转层 反转层 反转层   1E+05  3E+05  2E+05  1E+051E+06  3E+06  2E+06  1E+06反转层 消失   反转层 反转层   1E+05  1E+06  5E+05  3E+051E+06  2E+06  5E+06  3E+06反转层 消失   多晶层 多晶层 1E+05  1E+05  5E+05  1E+07  1E+061E+06  1E+07  3E+07  1E+07  1E+07反转层 消失   反转层 无     多晶层
       2中央端          5E+05  1E+04  5E+05  5E+051E+07  1E+06  1E+07  1E+07消失   反转层 反转层 多晶层 1E+06       5E+052E+07       1E+07消失   消失 消失   消失   8E+04  1E+04  8E+051E+07  1E+07  3E+06消失   消失   反转层   1E+04  3E+04  2E+04  2E+041E+07  2E+07  1E+07  1E+07反转层 消失   反转层 反转层   1E+04  6E+05  2E+05  2E+051E+07  1E+07  2E+06  2E+06消失   消失   多晶层 多晶层 1E+04  5E+05  2E+05  8E+06  5E+051E+07  2E+07  3E+07  8E+06  1E+07消失   消失   消失   无     多晶层
5中央端                 5E+05  5E+041E+06  1E+07  5E+06  1E+053E+07  反转   反转   4E+07消失   层·消 层·消 多晶层失     失 1E+068E+07       8E+05消失   消失 1E+08消失   消失 1E+06  1E+06  7E+053E+07  1E+07  3E+06消失   消失   反转层
生长条件 MOCVDTemp＝1030[℃]NH3/Ga＝2000，G.T.＝C0(hour) HVPE，Ga-temp＝800(℃)，temp＝1050(℃)。NH3＝2.5e-2(atm)，HCl＝0.02(atm)。G.T.＝30(hour)为计数0.1mm方框内部的凹坑数，EPD下限为1E4(cm-2)此外，在EPD的缺陷密度的上限为1E8(cm-2)   低温堆积层HVPE Ga-temp＝800(℃)，temp＝490(℃)NH3＝0.2(atm)，HCl＝2.0e-3(atm)G.T.＝15(min)高温HVPE Ga-temp＝800(℃)temp＝1010(℃)NH3＝0.2(atm)，HCl＝2.5e-2(atm)G.T.＝11(hour)   低温堆积层HVPE Ga-temp＝800(℃)，temp＝490(℃)NH3＝0.2(atm)，HCl＝2.0e-3(atm)G.T.＝15(min)，t＝50(nm)高温HVPE Ga-temp＝800(℃)temp＝1010(℃)NH3＝0.2(atm)，HCl＝2.5e-2(atm)G.T.＝11(hour)   HVPE Ga-temp＝800(℃)temp＝1050(℃)NH3＝2.5e-2(atm)，HCl＝0.02(atm)G.T.＝30(hour)含Al   含In   不同   不同的氮   的氮   的面   的面化物   化物   方位   方位
[试样A(W＝0.35mm、H＝0.4mm、T＝0.002mm，正三角形)]
在正三角形掩模图形A上用HVPE法生长GaN薄膜的时候，未发现晶体缺陷集合区域H的发生。可能是因为图形A的覆盖部γ宽度为T＝0.002mm，过窄。HVPE法的特长是生长快。但是如果过快，小的覆盖部γ可能很快被GaN晶体埋没。因此，不可能在2μm左右的宽度T的区域产生缺陷集合区域H。要在窄宽度T的覆盖部γ上生成缺陷集合区域H，必须某种程度地减慢生长速度。因此，关于图形A，使用生长速度慢的MOCVD法生长，研究了是否可形成缺陷集合区域H。其结果表面，如表1试样A栏所示，如图形A，即使是细的覆盖部γ宽度的图形，通过减慢生长速度，也能够形成缺陷集合区域H。
在晶体厚度为0.1mm时，缺陷集合区域H是反转层(晶体方位与其它部分Z、Y相反的单晶)，在露出部(Z、Y)的中央的位错密度为1×107cm-2，在端部的位错密度为1×106cm-2。反转层即缺陷集合区域H的位错密度降低效果大。
在晶体厚度为0.5mm时，在露出部的中央的位错密度为5×106cm-2，在端部的位错密度为3×107cm-2。在端部位错比刚才增加。一度集束的位错分散、扩散。其原因在于缺陷集合区域H消失。由于原本覆盖部γ宽度T窄到0.002mm，所以缺陷集合区域H宽度T’窄，与生长一同随着变瘦而消失。
[试样B(W＝0.35mm、H＝0.4mm、T＝0.05mm，正三角形)]在正三角形掩模图形B上用HVPE法生长GaN薄膜。形成缺陷集合区域H。因为覆盖部γ大于试样A(0.05mm)。由于HVPE法的生长速度快，所以未研究厚度为0.1mm时的位错密度(EPD)。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层，在露出部(Z、Y)的中央的位错密度为3×105cm-2，在端部的位错密度为1×107cm-2。反转层即缺陷集合区域H的位错密度降低效果在中央部的位错密度突出。
在晶体厚度为1mm时，在露出部的中央的位错密度为1×104cm-2，在端部的位错密度为1×106cm-2。在端部位错比刚才更加减少。在中央的1×104cm-2，表示极好的位错减少效果。根据本发明最初实现如此的低位错。缺陷集合区域H是反转层，具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为3×107cm-2。位错比刚才增加。由于缺陷集合区域H消失，所以在露出部的位错增加。
在晶体厚度为5mm时，缺陷集合区域H已经没有。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为3×107cm-2。位错比刚才再次增加。由于缺陷集合区域H消失，所以在露出部的位错再次增加。
[试样C(W＝0.9mm、H＝1mm、T＝0.1mm，正三角形)]
在正三角形掩模图形C上用HVPE法生长GaN薄膜。形成缺陷集合区域H。位错减少效果持续到膜厚2mm。这是因为覆盖部γ大于试样B(0.1mm)。
在晶体厚度为0.5mm时，缺陷集合区域H是反转层，在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为3×107cm-2。
在晶体厚度为1mm时，在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才再次减少。缺陷集合区域H是反转层，具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H依然是反转层。在露出部的中央的位错密度为1×104cm-2，在端部的位错密度为1×106cm-2。位错比刚才减少。尤其在中央部的1×104cm-2，表示本发明具有显著的位错减少效果。如此的低位错在以前的方法中是达不到的。由于形成缺陷集合区域H，所以位错更加减少。
在晶体厚度为5mm时，缺陷集合区域H一部分是反转层，一部分消失。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才增加。由于缺陷集合区域H消失，所以在露出部的位错再次增加。
[试样D(W＝4.4mm、H＝5mm、T＝0.1mm，正三角形)]
在正三角形掩模图形D上用HVPE法生长GaN薄膜。形成缺陷集合区域H，位错减少效果持续到膜厚5mm。这是因为覆盖部γ大于试样B、C(H＝5mm)。
在晶体厚度为0.5mm时，缺陷集合区域H是反转层，在露出部的中央的位错密度为5×106cm-2，在端部的位错密度为3×107cm-2。
在晶体厚度为1mm时，在露出部的中央的位错密度为2×106cm-2，在端部的位错密度为6×106cm-2。位错比刚才再次减少。缺陷集合区域H是反转层，具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H依然是反转层。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才减少。由于形成缺陷集合区域H，所以位错更加减少。
在晶体厚度为5mm时，缺陷集合区域H一部分是反转层，一部分消失。在露出部的中央的位错密度为5×104cm-2，在端部的位错密度为5×106cm-2。位错比刚才再次减少。缺陷集合区域H的效果持续。
比较试样C和试样D得出，掩模覆盖部γ网状图形越大，位错减少效果的产生越迟，但是即使增加膜厚度，降低效果也持续长时间。认为，如果网格图形大，由于露出部(Z、Y)和轮廓线的距离增加，位错的驱赶延迟，所以位错减少效果延迟。但是，由于如果网格图形大，即使增加膜厚，掩模覆盖部γ上的缺陷集合区域H也难消失，所以位错减少效果也持续长时间。在要求膜厚度厚的、低位错的晶体的时候，只要扩大网状图形就可以。
[试样E(W＝4.4mm、H＝5mm、T＝0.3mm，正三角形)]
在正三角形掩模图形E上用HVPE法生长GaN薄膜。形成缺陷集合区域H，位错减少效果持续到膜厚5mm。但是缺陷集合区域H不是反转层，而是多晶体。与试样D相比发现，缺陷集合区域H成为多晶体是因为覆盖部γ宽度T大(0.3mm)。
在晶体厚度为0.5mm时，缺陷集合区域H是多晶层。在露出部的中央的位错密度为5×106cm-2，在端部的位错密度为3×107cm-2。无论缺陷集合区域H是多晶层，还是反转层，降低效果都不那么变化。
在晶体厚度为1mm时，在露出部的中央的位错密度为2×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才再次减少。由于缺陷集合区域H是多晶体，所以具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H是多晶体。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才减少。由于形成多晶体的缺陷集合区域H，所以位错更加减少。
在晶体厚度为5mm时，缺陷集合区域H是多晶体。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为4×107cm-2。位错比刚才更加减少。缺陷集合区域H的效果持续。如果看试样C、D、E，露出部上(Z、Y)的位错密度多在106cm-2以下。尤其在中央部，降到106cm-2以下，有时为105～104cm-2。
[试样F(W＝1mm、H＝1mm、T＝0.05mm，四角形)]
在具有与<10-10>、<11-20>的平行边的四角形掩模图形F上，用HVPE法生长GaN薄膜。膜厚到1mm，缺陷集合区域H一部分是反转层，一部分消失。在膜厚2mm以上时缺陷集合区域H消失。随之位错减少效果也消失，位错与膜厚一同增加。
在晶体厚度为0.5mm时，缺陷集合区域H与<10-10>平行的部分成为反转层，与<10-20>平行的部分消失。在露出部的中央的位错密度为2×106cm-2，在端部的位错密度为3×107cm-2。由于在部分上具有缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H与<10-10>平行的部分成为反转层，与<10-20>平行的部分消失。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为2×107cm-2。位错比刚才更加减少。缺陷集合区域H部分残留，具有其位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为2×107cm-2。位错稍微增加。因为缺陷集合区域H消失。
在晶体厚度为5mm时，缺陷集合区域H不存在。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为8×107cm-2。位错比刚才更加增加。没有缺陷集合区域H，位错增加。
如果比较试样C、D、E、F，作为露出部∏的多角形，与正方形相比，正三角形更适合。即使是正四角形网状掩膜，也能够使露出部上(Z、Y)中央部的位错密度降到106cm-2以下。
[试样G(W＝1mm、H＝1mm、T＝0.05mm，四角形)]
在具有与<10-10>、<11-20>形成45°的角度的边的四角形掩模图形F上，用HVPE法生长GaN薄膜。膜厚到1mm，缺陷集合区域H是反转层，具有位错减少效果。在膜厚2mm以上时缺陷集合区域H消失，位错减少效果也消失，位错与膜厚一同增加。
在晶体厚度为0.5mm时，与<10-10>、<11-20>形成45°的角度的缺陷集合区域H成为反转层。在露出部的中央的位错密度为2×106cm-2，在端部的位错密度为4×107cm-2。由于具有反转层缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，与<10-10>、<11-20>形成45°的角度的缺陷集合区域H成为反转层。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×107cm-2。位错比刚才更加减少。缺陷集合区域H作为反转层存在，具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为1×107cm-2。位错稍微增加。因为缺陷集合区域H消失。
在晶体厚度为5mm时，缺陷集合区域H不存在。在露出部的中央的位错密度为8×105cm-2，在端部的位错密度为1×108cm-2。位错比刚才更加增加。没有缺陷集合区域H，位错增加。
如果比较试样F、G，作为露出部∏的多角形，在选择正方形时，与四边与<10-10>、<11-20>方向平行时相比，非平行时的位错减少效果、缺陷集合区域续存效果更好。尤其得知，与<11-20>方向平行的覆盖部γ容易消失。其原因不清。
[试样H(W＝0.1mm、H＝0.09mm、T＝0.05mm，正六角形)]
在正六角形掩模图形H上，用HVPE法生长GaN薄膜。膜厚到1mm，缺陷集合区域H作为反转层存在，具有位错减少效果。在2mm时缺陷集合区域H消失，位错转向增加。
在晶体厚度为0.5mm时，缺陷集合区域H成为反转层。在露出部的中央的位错密度为8×104cm-2，在0.5mm的膜厚时不易得到如此的低位错。端部的位错密度为3×107cm-2。由于具有反转层缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H成为反转层。在露出部的中央的位错密度为1×104cm-2，位错被除去，是低位错。在端部的位错密度为5×105cm-2。位错比刚才更加减少。具有缺陷集合区域H，具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为8×104cm-2，在端部的位错密度为1×107cm-2。位错以与膜厚0.5mm时同样的程度增加。因为缺陷集合区域H消失。
在晶体厚度为5mm时，缺陷集合区域H不存在。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为3×107cm-2。位错比刚才更加增加。没有缺陷集合区域H，位错增加。
如果比较试样C、D、E、F、G，作为露出部∏的多角形，正三角形比正方形更适合，正六角形比正三角形更适合。在是正六角形网状掩膜时，能够使位错减少到1×104cm-2。
[试样I(W＝2mm、H＝2.3mm、T＝0.05mm，正六角形)]
在正六角形掩模图形I上，用HVPE法生长GaN薄膜。膜厚到1mm，缺陷集合区域H作为反转层存在，具有位错减少效果。在2mm时缺陷集合区域H消失，位错转向增加。
在晶体厚度为0.5mm时，缺陷集合区域H成为反转层。在露出部中央的位错密度为5×106cm-2，在端部的位错密度为4×107cm-2。由于具有反转层缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H成为反转层。在露出部的中央的位错密度为2×106cm-2，在端部的位错密度为6×106cm-2。位错比刚才更加减少。具有缺陷集合区域H，其具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为1×104cm-2，在端部的位错密度为1×107cm-2。即使缺陷集合区域H消失，中央部的位错密度也减小。
在晶体厚度为5mm时，缺陷集合区域H不存在。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为1×107cm-2。位错比刚才更加增加。没有缺陷集合区域H，位错增加。
[试样J(W＝0.4mm、H＝20mm、T＝0.05mm，长六角形)]
在长六角形掩模图形J上，用HVPE法生长GaN薄膜。细长比为50倍。膜厚到5mm，缺陷集合区域H作为反转层存在，具有位错减少效果。
在晶体厚度为0.5mm时，缺陷集合区域H成为反转层。在露出部中央的位错密度为5×106cm-2，在端部的位错密度为2×107cm-2。由于具有反转层缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为5×106cm-2。位错比刚才更加减少。具有缺陷集合区域H，其具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为8×105cm-2，在端部的位错密度为3×106cm-2。通过缺陷集合区域H的作用，位错密度减小。
在晶体厚度为5mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为7×105cm-2，在端部的位错密度为3×106cm-2。位错比刚才稍微减少。缺陷集合区域H的效果持续。
如果比较试样H、I、J，得知掩膜图形越大，到膜厚增厚到相当的厚度，缺陷集合区域H越续存，位错减少效果越持续。
掩膜覆盖宽度T越窄，生长后缺陷集合区域H变得越窄，随着生长厚度增加，缺陷集合区域H变窄。另外，如果膜厚再增加，缺陷集合区域H消失。
记载为“消失”的部分，是作为面缺陷的缺陷集合区域H变得不存在的区域。但是，对于也在该(覆盖部γ上)部分使缺陷集合无变化。但是如果不是面缺陷，缺陷的封闭效果低。因此形成面缺陷的缺陷集合区域H，对于减少缺陷是有效的。
如果使掩模覆盖部γ与GaN的<10-10>方向平行，能够良好地产生含有面缺陷的缺陷集合区域H。用四边形的图形F、G确认此状态。
不是与<10-10>非常平行，只要是从该方向在±15°的范围的角度，就能很好地产生缺陷集合区域H。用四角形的90°图形确认此状态。
在六角形时，在正六角形的图形中，含有面缺陷的缺陷集合区域H对生长厚度的依赖性高。但是，如果脱离正六角形，缺陷集合区域H对生长厚度的依赖性就减小。
[实施例2]
[实施例2(GaAs、Si、蓝宝石、SiC衬底基板：试样K～N)]
衬底基板，不是蓝宝石模板，而是GaAs(111)A(试样K)、Si(试样L)、SiC(试样M)、蓝宝石(试样N)衬底基板等。在衬底基板上附加掩模，生长GaN，研究了缺陷集合区域H的形成情况。
在这些衬底基板上，通过溅射堆积100nm厚的SiO2膜，用通常的光刻法和蚀刻制作SiO2掩模图形K、L、M、N。掩模图形相同，都是正六角形，但是衬底基板不同。
                     W     H      T
图形K(GaAs衬底基板)  1     1.2    0.05
图形L(Si衬底基板)    1     1.2    0.05
图形M(6h-SiC )       1     1.2    0.05
图形N(蓝宝石)        1     1.2    0.05
在各个衬底基板上用HVPE法生长由低温堆积层(缓冲层)和高温堆积层(外延层)构成的GaN薄膜。
(A.GaN低温堆积层的形成)
低温HVPE法  Ga温度        800℃
            衬底基板温度  490℃
            NH3分压      0.2atm(20kPa)
            HCl分压       2.0×10-3atm(200Pa)
            生长时间      15分钟
            GaN膜厚       50nm
(B.GaN高温堆积层的形成)
高温HVPE法  Ga温度        800℃
            衬底基板温度  1010℃
            NH3分压      0.2atm(20kPa)
            HCl分压       2.5×10-2atm(2.5kPa)
            生长时间      11小时
无论采用哪种衬底基板，都生成缺陷集合区域。在GaAs(111)A、蓝宝石、SiC衬底基板中，都能够在掩模覆盖部γ上形成含有面缺陷的缺陷集合区域H。
但是，在是Si衬底基板的时候，不能生成含有面缺陷的缺陷集合区域H。这是因为Si和Ga反应，生长界面的控制不能按目的进行。
图16表示以GaAs(111)面作为衬底基板制作的氮化镓晶体的刚生长后的模式立体图。与正六角形的掩模覆盖部γ对应的正六角形部分成为缺陷集合区域H，从被其围住的部分生长六角锥形状的GaN。在GaN的六角锥的顶面少量存在水平部分。六角锥的倾斜面是小面表面。具有小面表面的部分是低位错单晶区域Z。水平地生长的顶点部分是C面生长区域Y。成为如此的实际上具有凹凸的晶体。确定倾斜面的角度。由于形成具有与露出部∏相同的尺寸的六角锥，所以上顶部应达到相当的高度。虽达到相当的高度，但从平面突出的部分不能作为基板。横向切片如此的具有凹凸的加厚晶体，形成刮刀切割晶片，研磨形成平滑的面。
图17表示研磨晶片的立体图。在表面上形成正六角形的低位错单晶区域Z。该部分的位错密度低，是优良的单晶。沿着正六角形的边的部分是缺陷集合区域H。缺陷集合区域H比掩模覆盖部γ的宽度T稍窄。在低位错单晶区域Z的正六角形的中心存在C面生长区域Y。其大体是六角形，但是形状或尺寸参差不齐。实际上并不是能看见如此的区别。GaN晶片，在用肉眼看时感觉如玻璃一样。最初通过阴极发光(CL)才能显出如此的区别。
[试样K(GaAs:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
以衬底基板为GaAs、Si、SiC、蓝宝石的方式使试样K～N不一样。在试样K中，在GaAs衬底基板上的正六角形掩模图形K上，用HVPE法生长GaN薄膜。膜厚到1mm，缺陷集合区域H作为反转层存在，具有位错减少效果。即使膜厚增加，缺陷集合区域H消失，也在中央部减少位错。在周边部，即使位错转为增加也具有延迟效果，在中央部的降低倾向只持续一会儿。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层。在露出部中央的位错密度为2×106cm-2，在端部的位错密度为3×107cm-2。由于具有反转层缺陷集合区域H，所以具有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×106cm-2。位错比刚才更加减少。具有缺陷集合区域H，其具有位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为1×104cm-2，由于降低效果暂时持续在中央部，所以形成如此的低位错。端部的位错密度为1×107cm-2。通过缺陷集合区域H的作用，位错密度减小。
在厚度为2mm时，由于缺陷集合区域H消失，所以中止生长。如果比较试样K和试样I，发现为了降低位错密度，作为衬底基板，GaAs比GaN/蓝宝石更有效。
[试样L(Si:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样L中，在Si衬底基板上的正六角形掩模图形L上，用HVPE法生长GaN薄膜。覆盖部γ上的闭合的缺陷集合区域H从开始就不存在，但是具有覆盖部γ形成的位错减少效果。Si不能制作缺陷集合区域H，作为衬底基板不怎么好。
在晶体厚度为0.5mm时，缺陷集合区域H不存在。具有边界K的反转层、多晶层的区域没有。覆盖部γ上是方位与周围相同的接近单晶的区域。但是由于小面存在，所以具有向覆盖部γ驱赶位错的效果。在露出部中央的位错密度为3×106cm-2，在端部的位错密度为4×107cm-2。没有反转层缺陷集合区域H，但是具有覆盖部γ形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H不存在。在露出部的中央的位错密度为3×105cm-2，在端部的位错密度为3×106cm-2。具有覆盖部γ形成的位错减少效果。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为3×104cm-2，在端部的位错密度为2×107cm-2。由于没有缺陷集合区域H，只有小面的驱赶作用，所以位错在露出部∏的中央减少，在端部不减少。
[试样M(6h-SiC:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样M中，在6h-SiC衬底基板上的正六角形掩模图形M上，用HVPE法生长GaN薄膜。所谓“6h-”指的是六方晶。缺陷集合区域H作为反转层存在到1mm膜厚，但是在2mm时消失。由于露出部∏中央具有延迟效果，所以位错密度持续减小到膜厚2mm。以6h-SiC作为衬底基板能够制作缺陷集合区域H。作为衬底基板的适用性，位于GaAs和Si的之间。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层。在露出部中央的位错密度为2×106cm-2，在端部的位错密度为4×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为2×105cm-2，在端部的位错密度为2×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为2×104cm-2，在端部的位错密度为1×107cm-2。由于没有缺陷集合区域H，只有小面的驱赶作用，所以位错在露出部∏的中央减少，但在端部不减少。
[试样N(蓝宝石:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样N中，在蓝宝石衬底基板上的正六角形掩模图形N上，用HVPE法生长GaN薄膜。试样A～J的衬底基板也含有蓝宝石，但是是在蓝宝石上生长2μm厚的GaN薄膜的模板基板。试样N的衬底基板是在没有GaN薄膜的蓝宝石衬底基板上附加掩模，生长GaN的衬底基板。缺陷集合区域H作为反转层存在到1mm膜厚，但是在2mm时消失。由于露出部∏中央具有延迟效果，所以位错密度持续减小到膜厚2mm。以蓝宝石作为衬底基板能够制作缺陷集合区域H。作为衬底基板的适用性，优于GaAs、SiC和Si。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层。在露出部中央的位错密度为1×106cm-2，在端部的位错密度为2×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为2×104cm-2，在端部的位错密度为1×107cm-2。由于没有缺陷集合区域H，只有小面的驱赶作用，所以位错在露出部∏的中央减少，但在端部不减少。
通过比较试样K～N发现，从减少位错的观点出发，作为衬底基板，按优良的顺序是蓝宝石(α-Al2O3)、GaAs、SiC、Si。
利用X射线衍射评价晶片(试样K)的结晶性。对于X射线源，采用Cu-Kα1(λ＝0.154056nm)。作为X射线衍射装置，使用光谱X’pert-MRD。以达到0.25mm2以下的方式，通过缝隙等调整照射在晶体上的X射线的面积。用(004)衍射测定衍射强度。
所谓(004)是3指数法的表现，如果是4指数法为(0004)。图18表示衍射强度曲线。横轴是角度(秒)，纵轴是计数。半值宽度FWHM在30秒以下。由图得知，其具有良好的结晶性，是以GaAs作为衬底基板，但是即使以SiC或蓝宝石作为衬底基板，同样也具有优异的结晶性。
将上述晶片(从GaAs衬底基板生长，切片研磨的)放置在MOCVD装置中，以有机金属原料和氨等作为材料，制作了发光二极管(LED)。
图19表示层结构。是在GaN基板上具有5μm的n-GaN缓冲层、150nm的n-Al0.15Ga0.85N层、50nm的n-In0.06Ga0.94N层、150nm的p-Al0.15Ga0.85N层、500nm的p-GaN层的结构。在表面上制作Ni/Au电极(p电极)，在背面上制作Ti/Al电极(n电极)。在形成电极后，用蜡保护背面，在KOH溶液(1规定：100℃)中浸入4小时，有选择地只蚀刻缺陷集合区域H。由此形成六角形的LED芯片。将其作为LED1。
采用位错密度为1×107cm-2的GaN晶片，制作具有图19的结构、具有相同发光面积的LED2。
用相同的条件对LED1和LED2通电，使其发光。在用20mA的电流驱动时，LED1与LED2相比较，得到大约1.2倍的发光强度。
通电100mA进行了寿命试验。发现LED1具有LED2的10倍以上的长寿命。
这是通过减少根据本发明实施例2的GaN晶片的位错密度，形成优质的基板而取得的效果。
[实施例3]
[实施例3(SiO2、SiN、Pt、W掩模：试样O～R)]
图形都相同，但是只变化掩模的材质。采用SiO2掩模(试样O)、Si3N4掩模(试样P)、Pt掩模(试样Q)、W掩模(试样R)的材料。掩模厚度都是100nm。
               W      H        T
试样O(SiO2)   1mm    1.2mm    0.05mm
试样P(Si3N4) 1mm    1.2mm    0.05mm
试样Q(Pt)      1mm    1.2mm    0.05mm
试样R(W)       1mm    1.2mm    0.05mm
在其上用低温形成薄的GaN缓冲层，用高温形成厚的GaN外延层。采用的条件如下。
(A.GaN低温堆积层的形成)
低温HVPE法  Ga温度        800℃
            衬底基板温度  490℃
            NH3分压      0.2atm(20kPa)
            HCl分压       2.0×10-3atm(200Pa)
            生长时        15分钟
            GaN膜厚       50nm
(B.GaN高温堆积层的形成)
高温HVPE法  Ga温度        800℃
            衬底基板温度  1010℃
            NH3分压      0.2atm(20kPa)
            HCl分压       2.5×10-2atm(2.5kPa)
           生长时间       11小时
在掩模是SiO2时，在其上面形成包含面缺陷的缺陷集合区域H。但是在以Si3N4作为掩模时，不能产生面缺陷。因此在表1中写为“消失”。
当在Pt掩模、W掩模上生长GaN时，在掩模上形成缺陷集合区域H，但是其不是单晶，而是多晶体。
可以说，为了明确形成缺陷集合区域H，使其成为方位与其它部分的单晶反转的反转层，其中最适合采用SiO2掩模。
[试样O(SiO2:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在实施例3的试样O～R中，衬底基板是GaAs(111)A面单晶，但是掩模材料为SiO2、Si3N4、Pt、W。
在试样O中，在GaAs衬底基板上的正六角形SiO2掩模图形O上，用HVPE法生长GaN薄膜。缺陷集合区域H作为反转层存在到1mm膜厚，但在2mm时消失。由于露出部∏中央具有延迟效果，所以位错密度持续减少到膜厚2mm。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层。在露出部中央的位错密度为2×106cm-2，在端部的位错密度为3×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为1×104cm-2，在端部的位错密度为1×107cm-2。由于没有缺陷集合区域H，只有小面的驱赶作用，所以在露出部∏的中央位错减少，但在端部不减少。作为掩模材料优选SiO2。
[试样P(Si3N4:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样P中，在GaAs衬底基板上的正六角形Si3N4掩模图形P上，用HVPE法生长GaN薄膜。缺陷集合区域H从开始就没有形成，但是形成小面丘∑，由于具有向覆盖部γ传送位错的作用，因此能够某种程度地减少位错。
在晶体厚度为0.5mm时，没有缺陷集合区域H。在露出部中央的位错密度为2×106cm-2，在端部的位错密度为2×107cm-2。具有小面丘∑和覆盖部γ形成的位错减少效果。
在晶体厚度为1mm时，没有缺陷集合区域H。在露出部的中央的位错密度为1×106cm-2，在端部的位错密度为2×106cm-2。具有小面丘∑和覆盖部γ形成的位错减少效果。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为6×105cm-2，在端部的位错密度为1×107cm-2。由于没有缺陷集合区域H，只有小面的驱赶作用，所以在露出部∏的中央位错减少，但在端部增加。由于不形成缺陷集合区域H，所以Si3N4作为掩模材料不太合适。
[试样Q(Pt:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样Q中，在GaAs衬底基板上的正六角形Pt掩模图形Q上，用HVPE法生长GaN薄膜。缺陷集合区域H作为多晶层存在到2mm膜厚。通过多晶体缺陷集合区域H的作用，在露出部∏中央、端部，都与晶体生长一同(随着膜厚增加)减少位错。
在晶体厚度为0.5mm时，缺陷集合区域H为多晶体。在露出部中央的位错密度为5×106cm-2，在端部的位错密度为5×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为多晶体。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为5×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H为多晶体。在露出部的中央的位错密度为2×105cm-2，在端部的位错密度为2×106cm-2。由于存在缺陷集合区域H，所以位错无论在露出部∏中央，还是在端部都减少。
Pt掩模不能使位错密度降到2×105cm-2以下，但是由于维持多晶体的缺陷集合区域H，所以作为掩模材料是有效的。
[试样R(W:W＝1mm、H＝1.2mm、T＝0.05mm，正六角形)]
在试样R中，在GaAs衬底基板上的正六角形W掩模图形Q上，用HVPE法生长GaN薄膜。缺陷集合区域H作为多晶层存在到2mm膜厚。通过多晶体缺陷集合区域H的作用，在露出部∏中央、端部，都与晶体生长一同(随着膜厚增加)减少位错。
在晶体厚度为0.5mm时，缺陷集合区域H为多晶体。在露出部中央的位错密度为3×106cm-2，在端部的位错密度为3×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为多晶体。在露出部的中央的位错密度为3×105cm-2，在端部的位错密度为3×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H为多晶体。在露出部的中央的位错密度为2×105cm-2，在端部的位错密度为2×106cm-2。由于存在缺陷集合区域H，所以位错无论在露出部∏中央，还是在端部都减少。
W掩模不能使位错密度降到2×105cm-2以下，但是由于维持多晶体的缺陷集合区域H，所以作为掩模材料是有效的。Pt和W等金属掩模具有创造出多晶体的缺陷集合区域H的倾向。位错密度降低效果比SiO2低，但是具有即使膜厚增加，降低效果也持续的优点。与Pt掩模相比，W掩模在位错减少效果方面胜出。
[实施例4]
[实施例4(AlN、InN基板)试样S～W)]
以往，以全部制作氮化镓(GaN)的基板为目的。除氮化镓以外，也用该方法试制了包含Al的氮化物基板(试样T)、含有In的氮化物基板(试样U)。
氮化铝(AlN)，由于对Si的氧化膜(SiO2)或氮化膜(Si3N4)无选择性，所以即使在SiO2或SiN图形上生长Al氮化物，也不能期待GaN的小面生长。因此，考虑一度形成掩模，使GaN生长，制作具有缺陷集合区域H和低位错单晶区域Z的GaN，以其作为衬底基板。
所用的衬底基板，是根据实施例2(试样K)制造的GaN晶片，是通过在GaAs(111)A表面上形成SiO2掩模，用HVPE法在其上形成GaN缓冲层、厚膜层，然后切片而成的。
因此，如图17所示，是沿着正六角形的边具有缺陷集合区域H，在正六角形内部具有低位错单晶区域Z，在正六角形的中心部具有C面生长区域Y的GaN衬底基板。试样S、T、U，是使用正六角形掩模按实施例2制作、切片研磨的具有GaN(试样K)的H+Z+Y的正六角形结构的晶片。
                     W      H        T
试样S(GaN衬底基板K)  1mm    1.2mm    0.05mm
试样T(GaN衬底基板K)  1mm    1.2mm    0.05mm
试样U(GaN衬底基板K)  1mm    1.2mm    0.05mm
试样S、T、U，用HVPE分别生长GaN、AlGaN、InGaN。试样S、T、U的生成也多通用HVPE法。
即，实施例4的试样S～W，是以切片研磨用实施例2的方法制作的试样K的GaN晶体而成的晶片为衬底基板，不附加掩模。试样S在GaN衬底基板上生长GaN，试样T在GaN衬底基板上生长AlGaN，试样U在GaN衬底基板上生长InGaN。
下面叙述试样S。在基座上放置上述的(按实施例2制作的)GaN基板。加热温度为1050℃。向加热到800℃的Ga贮槽吹入氯化氢气体，生成氯化镓，将氯化镓(GaCl)送入反应部(基座附近)。由于向反应部的加热到1050℃的基座附近吹入氨(+氢)，所以通过GaCl和氨的反应合成GaN，GaN生长在GaN衬底基板上。
(试样S：GaN高温堆积层的形成)
高温HVPE法  Ga温度        800℃
            GaCl          (←Ga+HCl)
            衬底基板温度  1050℃
            NH3分压      2.5×10-2atm(2.5kPa)
            HCl分压       0.02atm(2kPa)
            生长时间      30小时
得知，新成长的GaN，与原来的GaN一样，具有缺陷集合区域H地生长。即，在衬底基板的缺陷集合区域H的部分，缺陷集合区域H重新生长，在低位错单晶区域Z上生长低位错单晶区域Z。因此形成正六角形的缺陷集合区域H。
下面叙述试样T。在基座上放置上述的GaN基板。加热温度为1050℃。将金属Al加热到500℃～600℃，使氯化氢气体(用氢气稀释的)反应，送入反应部。生成氯化铝(AlCl3)，送给高温的反应部。同时向Ga贮槽(800℃)吹入氯化氢气体，生成氯化镓，将氯化镓(GaCl)也送入反应部。由于向反应部的加热到1050℃的基座附近吹入氨(+氢)，所以合成含有Al和Ga的氮化物(AlGaN)。AlGaN生长在GaN衬底基板上。
(试样T：AlGaN高温堆积层的形成)
高温HVPE法  Ga温度        800℃
            GaCl
            AlCl3
            衬底基板温度  1050℃
            NH3分压      2.5×10-2atm(2.5kPa)
            HCl分压       0.02atm(2kPa)
            生长时间      30小时
得知，此时也在与原来的GaN的缺陷集合区域H相同的位置上形成新的AlGaN晶体的缺陷集合区域H，在原来的低位错单晶区域Z上形成新的AlGaN晶体的低位错单晶区域Z。即，为了变化晶体组成，接替缺陷集合区域H。
下面叙述试样U。在基座上放置切片研磨按实施例2制作的GaN的GaN衬底基板，加热到1050℃。将金属In加热到100℃～120℃，使氯化氢气体反应，作为InCl3送入反应部。同时送入氯化镓GaCl的反应部。基座上的晶片被加热到1050℃，氨和GaCl、InCl3反应，生成InGaN，堆积在晶片上。
(试样U：InGaN高温堆积层的形成)
高温HVPE法  Ga温度        800℃
            GaCl
            AlCl3
            衬底基板温度  1050℃
            NH3分压      2.5×10-2atm(2.5kPa)
            HCl分压       0.02atm(2kPa)
            生长时间      30小时
得知，此时也在与原来的GaN的缺陷集合区域H相同的位置上形成新InGaN晶体的缺陷集合区域H，在原来的低位错单晶区域Z上形成新的InGaN晶体的低位错单晶区域Z。即，为了变化晶体组成，接替缺陷集合区域H。
将实施例2制作的GaN晶体在(10-10)面(试样V)和(11-22)面(试样W)切断，切片并研磨的GaN晶片作成基板，然后用HVPE法生长GaN。
在从(10-10)面切断的GaN晶片上再生长GaN的试样V上，缺陷集合区域H完全消失。因此，在该面方位，不能够用本发明的方法减少位错。
在从(11-22)面切断的(试样W)角形GaN晶片上再生长GaN的试样，存在缺陷集合区域H，能够用本发明的方法进一步减少位错。但是，缺陷集合区域H不是反转层，而成为多晶体。(11-22)面不是与C面正交的面，而是小面表面的一个面。
[试样S(在GaN(W＝1、H＝1.2、T＝0.05：试样K的衬底基板上形成GaN)]
在试样S中，在按试样K制作的、具有网状缺陷集合区域H和低位错单晶区域Z的GaAs衬底基板上，用HVPE法生长GaN薄膜。掩模不存在。尽管如此，缺陷集合区域H生长在衬底基板的缺陷集合区域H上，低位错单晶区域Z生长在衬底基板的低位错单晶区域Z上。即，形成复制衬底基板的GaN基板的GaN晶体。缺陷集合区域H作为反转层存在到1mm膜厚，在2mm时消失。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层，露出部的中央的位错密度为1×106cm-2，在端部的位错密度为1×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H为反转层，在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×106cm-2。具有缺陷集合区域H形成的位错减少效果。
在晶体厚度为2mm时，缺陷集合区域H消失。在露出部的中央的位错密度为1×104cm-2，在端部的位错密度为1×107cm-2。由于缺陷集合区域H消失，所以在周边部位错密度增加，但是在中央部因延迟效果位错密度减小。
试样S也成为作为元器件的基板实际采用本发明的基板时的参考。表面上没有掩模，但是由于在内部具有缺陷集合区域H、低位错单晶区域Z的结构，所以如果在其上形成GaN，就原状复制衬底基板的结构。在缺陷集合区域H上形成缺陷集合区域H，在低位错单晶区域Z上形成低位错单晶区域Z。在具有C面生长区域Y时，在其上形成C面生长区域Y。由于在本发明的基板中具有如此规定上部结构的作用，因此在制作元器件时，应充分考虑各向异性、周期性。
[试样T(在(试样K的)GaN衬底基板上形成AlGaN)]
在试样T中，在按试样K制作的、具有网状缺陷集合区域H和低位错单晶区域Z的GaAs衬底基板上，用HVPE法生长AlGaN薄膜。掩模不存在。尽管如此，AlGaN的缺陷集合区域H生长在GaN衬底基板的缺陷集合区域H上，AlGaN低位错单晶区域Z生长在GaN衬底基板的低位错单晶区域Z上。即，形成复制衬底基板的GaN基板的AlGaN混晶晶体。缺陷集合区域H作为反转层存在到0.5mm膜厚，在1mm时消失。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层，露出部的中央的AlGaN位错密度为1×106cm-2，在端部的位错密度为1×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H消失。在露出部的中央的位错密度为1×105cm-2，在端部的位错密度为1×107cm-2。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为2×107cm-2。由于缺陷集合区域H消失，所以在周边部、中央部位错密度增加。
试样T也成为作为元器件的基板实际采用本发明的基板时的参考。表面上没有掩模，但是由于在内部具有缺陷集合区域H、低位错单晶区域Z的结构，所以如果在其上形成AlGaN，就原状复制衬底基板的结构。在缺陷集合区域H上形成缺陷集合区域H，在低位错单晶区域Z上形成低位错单晶区域Z。在具有C面生长区域Y时，在其上形成C面生长区域Y。由于如此即使组成(AlGaN)多少不同，在本发明的基板中也具有规定上部结构的作用，因此在制作元器件时，应充分考虑各向异性、周期性。
[试样U(在(试样K的)GaN衬底基板上形成InGaN)]
在试样U中，在按试样K制作的、具有网状缺陷集合区域H和低位错单晶区域Z的GaAs衬底基板上，用HVPE法生长InGaN薄膜。掩模不存在。尽管如此，InGaN缺陷集合区域H生长在GaN衬底基板的缺陷集合区域H上，InGaN低位错单晶区域Z生长在GaN衬底基板的低位错单晶区域Z上。即，形成复制衬底基板的GaN基板的InGaN混晶晶体。缺陷集合区域H作为反转层存在到1mm膜厚，在2mm时消失。
在晶体厚度为0.5mm时，缺陷集合区域H为反转层，露出部的中央的InGaN位错密度为1×106cm-2，在端部的位错密度为1×107cm-2。具有反转层缺陷集合区域H形成的位错减少效果。
在晶体厚度为1mm时，缺陷集合区域为反转层。在露出部的中央的InGaN位错密度为5×105cm-2，在端部的位错密度为3×107cm-2。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为2×105cm-2，在端部的位错密度为3×107cm-2。
试样U也成为作为元器件的基板实际采用本发明的基板时的参考。表面上没有掩模，但是由于在内部具有缺陷集合区域H、低位错单晶区域Z的结构，所以如果在其上形成InGaN，就原状复制衬底基板的结构。在缺陷集合区域H上形成缺陷集合区域H，在低位错单晶区域Z上形成低位错单晶区域Z。在具有C面生长区域Y时，在其上形成C面生长区域Y。由于如此即使组成(InGaN)多少不同，在本发明的基板中也具有规定上部结构的作用，因此在制作元器件时，应充分考虑各向异性、周期性。
[试样V(在(10-10)面切断(试样K的)GaN基板的衬底基板上形成GaN)]
在试样V中，以在(10-10)面切断按试样K制作的、具有网状缺陷集合区域H和低位错单晶区域Z的GaAs晶体的晶片作为衬底基板，再次生长GaN。如果在该面上生长GaN，缺陷集合区域H就消失。在该方位，本发明的位错减少机构不发挥作用。
在晶体厚度为0.5mm时，缺陷集合区域H不存在。露出部的中央的GaN位错密度为2×107cm-2，在端部的位错密度为2×107cm-2。由于没有反转层缺陷集合区域H，所以没有位错减少效果。
在晶体厚度为1mm时，缺陷集合区域H不存在。在露出部的中央的GaN位错密度为1×107cm-2，在端部的位错密度为1×107cm-2。
在晶体厚度为2mm时，没有缺陷集合区域H。在露出部的中央的位错密度为8×106cm-2，在端部的位错密度为8×106cm-2。如果衬底基板是按实施例2制作的，由于是低位错，所以生长在其上的晶体相应地减少位错，但是由于没有缺陷集合区域H，所以也就没有由此而形成的位错减少效果。
[试样W(在(11-22)面切断(试样K的)GaN基板的衬底基板上形成GaN)]
在试样W中，以在(11-22)面切断按试样K制作的、具有网状缺陷集合区域H和低位错单晶区域Z的GaAs晶体的晶片作为衬底基板，再次生长GaN。如果在该面上生长GaN，缺陷集合区域H就作为多晶体出现。因有多晶体缺陷集合区域H，具有位错减少效果。
在晶体厚度为0.5mm时，缺陷集合区域H为多晶体。在露出部的中央的GaN位错密度为2×107cm-2，在端部的位错密度为2×107cm-2。
在晶体厚度为1mm时，缺陷集合区域H为多晶体。在露出部的中央的GaN位错密度为1×106cm-2，在端部的位错密度为1×107cm-2。
在晶体厚度为2mm时，缺陷集合区域H为多晶体。在露出部的中央的位错密度为5×105cm-2，在端部的位错密度为1×107cm-2。衬底基板原本是按实施例2制作的，由于是低位错，所以生长在其上的晶体相应地减少位错，但因缺陷集合区域H而具有追加的位错减少效果。
[实施例5]
[实施例5(图30、图31、蓝宝石基板、正三角形掩模、模板)]
本发明的本质是，在衬底基板上形成重复同一多角形的掩模，在其上生长GaN晶体，在掩模上集中位错，形成缺陷集合区域H，在掩模以外的部分制作低缺陷的区域。如果使用原状的GaN晶体，哪里都存在缺陷集合区域H。以前所述的就是如此的例子。
但是，由于知道具有缺陷集合区域H和低缺陷的区域(低位错单晶区域Z和C面生长区域Y)的地方，所以能够通过生长宽掩模图形(最大直径为5mm～100mm)的大晶体，切除其一部分，得到完全没有缺陷集合区域H的晶体。
由于知道掩模(50μm～3mm宽度)上成为缺陷集合区域H，所以假设以多角形的中心为中心轴，与多角形掩模边内接的内接圆。在该内接圆内部，位于某种程度的高度的部分完全不含缺陷集合区域H。即成为只有Z+Y或只有Z的高品质的GaN单晶。将该内接圆称为“缺陷极低单晶内接圆”。缺陷极低单晶内接圆的发现是本发明的又一个要点。如果与掩模无关地沿着纵曲面切断晶体，其就是缺陷极低单晶。虽没有按圆切取的必然性，但是由于半导体晶片为了便于操作，多形成圆形，所以此处也以圆形切取。这是为了形成圆形晶片。
上面所述的“某种程度的高度”，是怎样的高度呢？通过图35简要说明。图35是图34的正六角形晶体的纵剖面图，但是即使在是其以外的多角形掩模时也相同。在图35中，在衬底基板上具有掩模(Ti)，在其间小面生长GaN晶体。将与小面的边正交的方向的宽度规定为该小面的半径r。r是小面的半径，2r不见得是掩模间距离。
在小面的半径r内纵向生长晶体。位错也在半径r内纵向延伸。虚线表示位错。位错也向上延伸。在掩模上晶体端不升高，在露出部的晶体生长持续到形成某小面，完成小面。形成在露出部具有小面表面的人字形的晶体(用人字形实线表示)。用Θ表示与该小面的水平方向形成的角度。
不埋没地生长小面。于是，在形成人字形晶体以后，晶体向小面表面的法线方向生长。所谓法线是与面正交的直线。位错也向小面法线的方向延伸。斜虚线表示有位错延伸的情况。位错与在掩模上延伸的晶体部分合流。晶体从相反侧也以相同的角度延伸。位错在掩模上方与来自两侧的晶体部分合流。因此，掩模上方成为位错集结的缺陷集合区域H。
从掩模端考虑从距离x点延伸的位错。向纵向只延伸xtanΘ。此处到达用实线表示的小面。在此转向法线方向。弯曲角为Θ。位错和缺陷集合区域H的交叉角也为Θ。斜位错的长度为xcosecΘ。所谓xcosecΘ是sinΘ的倒数。cosecΘ＝1/sinΘ。斜位错的纵向的高度为长度乘以cosΘ，为xcosecΘcosΘ。
用Qc表示位错被缺陷集合区域H吸收的最大高度。其是x＝r的位错达到的高度。Qc＝rtanΘ+rcosecΘcosΘ2r/sin2Θ＝2rcosec2Θ。即，掩模间直径乘以cosec2Θ的是最大高度Qc。所谓乘以cosec2Θ，是用sin2除。
在Θ＝45°，Qc＝2r。即临界高度Qc等于露出部的直径。如果Θ脱离45°，Qc就大于直径。
在具有多种小面时，由于倾斜角Θ最低的小面的半径r达到最大(rmax)，所以作为最大临界高度Qcmax采用从该倾斜角Θ计算的2rmax/sin2Θ。
只要晶体内的高度是h＞Qcmax，其就是缺陷极低单晶区域。
实际上，位错不只是直着向上延伸，有时也弯曲，有时也发生在中途。因此，即使h＞Qcmax也不是完全达到无位错，但是如图35所示，能够全部排除从衬底基板延伸的位错。
理想的单晶是无缺陷，但是通过上述处理位错很少。因此让一步讲能够成为“缺陷极低单晶区域”。这只是Z和Y，不存在H。虽称为Z和Y，但应注意，意思与以前所述的Z和Y不同，是理想的无位错的区域。
因此，在达到h＞Qcmax的缺陷极低单晶区域切取晶片W。该晶片W是缺陷极低单晶内接圆的内部，而且由于位于临界高度Qc以上，所以缺陷极低。如果切成与晶体成长方向的直角，就成为(0001)面的缺陷极低晶片。
但是，如图35所示，由于缺陷极低单晶区域具有高度，所以也能够向倾斜方向切取晶片。如此，能够制作具有任意的面方位的低位错氮化物半导体晶片。
如此，需要明确低缺陷区域的方位(与Θ的关系)和广度(确定2r)。
在衬底基板是GaAs(111)基板、蓝宝石基板、GaN基板时，掩模方位和生长在其上的GaN晶体的方位的关系不同。
通过本发明者的多次实验得出以下结论。
在掩模边与蓝宝石衬底基板的<11-20>方向平行时，得出，在与多角形的掩模边接触的部分，出现{11-2n}小面。n是正整数。多是n＝2、3、4。由此有时在内侧出现{10-1n’}小面(n’为正整数)，有时也不出现。在多角形的画数少时，在对称性好时，不出现{10-1n’}小面。在与掩模接触的部分不出现{10-1n’}小面。这是因为小面很好地生长，但这怎么也不是例外。
在掩模边与蓝宝石衬底基板的<10-10>方向平行时，得出，在与多角形的掩模边接触的部分，出现{10-1n}小面。n是正整数。多是n＝2、3、4。由此有时在内侧出现{11-2n’}小面(n’为正整数)，有时也不出现。在多角形的画数少时，在对称性好时，不出现{10-2n’}小面。在与掩模接触的部分不出现{11-2n’}小面。
<hkmn>是包括方位的表示、[hkmn]是个别方位的表示、{hkmn}是包括面的表示、(hkmn)是个别面的表示。将括弧内的4个整数h、k、m、n称为面指数。数字间不加逗号。负数在数字上附加上线是矿物学的习惯。在说明书中不能附加上线。对于负数在前面附加负号。在前3个面指数的之间具有h+k+m＝0的制约。将六方晶的轴作为a轴、b轴、d轴、c轴，面(hkmn)表示按a/h切a轴、按b/k切b轴、按d/m切d轴、按c/n切c轴的平行的面的集合。包括面{hkmn}表示通过对称操作能够与面(hkmn)重合的所有面。称为方位的指的是与面正交的方向，应严格使用，不能混同。{0001}和{000-1}不等价。因此，{0001}面只包含(0001)面。
蓝宝石是三方晶，对称性与GaN不同。但是方向面的表现与GaN相同，可用4指数表现。由于面和方位正交，所以与蓝宝石的<11-20>方向平行地形成GaN的{11-2n}小面，是相对于蓝宝石GaN的晶轴在c轴周围扭转90°。如果分开看称为“90°扭转”的性质，能够通过确定掩模方位，在蓝宝石基板上创造出所希望的方位的小面群。
在附加具有与蓝宝石的<11-20>方向平行的边的多角形掩模时，多在掩模近旁形成{11-22}或{11-23}GaN小面。有时只是如此，但有时也在内部形成{10-12}、{10-13}小面等。
明确确定与掩模近旁的{11-22}或{11-23}小面、和其内侧的{11-12}、{11-13}、...小面等的接缝。
有时也在{11-2n}、{10-1n’}小面群的内侧存在(0001)面即C面，有时也不存在。{11-2n}小面的下面，{10-1n’}小面的下面，都成为位错密度低的低位错单晶区域Z。
C面即(0001)面的下面成为C面生长区域Y。如果具有C面生长区域Y，就在晶体中心形成平坦的顶面。如果没有C面生长区域Y，晶体的中心轴就形成尖的顶点。
是否残留C面依小面的形成情况而定。形成怎样的小面依赖生长条件，但是怎样的条件形成怎样的小面，在残留C面时用怎样的条件消失C面，现在还不太清楚。因此，C面的扩展度怎样预先不清楚。但是，如果确定能形成的小面，就可大体地确定C面的大小。详细情况见后述。
C面生长区域Y、低位错单晶区域Z，在称为低位错方面共通。但是，不同之处在于C面生长区域Y的电阻高，低位错单晶区域Z的电阻低。在形成制作元器件的基板时，有时要求电阻低。此时优选低位错单晶区域Z。
[实施例5的晶体制造方法]
在直径2英寸的C面(0001)蓝宝石基板上，用MOCVD法生长2μm厚的GaN层。将其称为模板。在衬底基板是碳化硅(SiC：(0001)面)的时候，用MOCVD法薄薄地(20nm左右)生长AlN，然后通过以1μm的厚度生长GaN层，能够形成模板。在硅(111)面是衬底基板的时候，按20nm左右生长AlN，然后通过以1μm的厚度生长GaN层，也能够形成模板。
在模板的表面上用溅射法堆积100nm厚的SiO2。用普通的光刻法和蚀刻加工技术，制作线宽100μm、一边5mm的正三角形图形。正三角形的边与衬底的GaN模板晶体的<1-100>方向平行。
将如此准备的晶片装入HVPE反应炉，在1000℃下，在氢气保护气氛中，导入HCl+H2气体和NH3气体，生长GaN。Ga熔液和HCl反应，合成GaCl。在GaCl＝2kPa、NH3＝10kPa的分压下导入原料气体。
在此状态下，继续300小时的晶体生长。然后，从反应炉中取出试样。与SiO2的正三角形的边接触的部分生成缺陷集合区域H。被边围住的内侧的部分被{11-22}小面覆盖，其内部被{11-25}小面(n＝5的理由后述)和(0001)面覆盖。图30是其俯视图，图31是图30中的31-31部分的剖面图。
假设与{11-2n}的C面形成的角度为Θ，tanΘ＝2c/na。c是c轴的长度，c＝0.51850nm。a是a轴的长度，a＝0.31892nm。tanΘ＝3.251/n。
按n＝1，Θ＝72.9°
按n＝2，Θ＝58.4°
按n＝3，Θ＝47.3°
按n＝4，Θ＝39.1°
按n＝5，Θ＝33.0°
用T2、T4、T6表示与3个边接触的沿边小面。用S1、S2、S3表示被沿边小面夹持的中间小面。以下表示面指数和与C面的倾斜角。
(生成中间小面时：图30、图31)
S1＝(11-25)         33.0°
T2＝(-12-12)        58.4°
S3＝(-2115)         33.0°
T4＝(-1-122)        58.4°
S5＝(1-215)         33.0°
T6＝(2-1-12)        58.4°
在中央部残留C面(0001)。
由于与沿边小面T2、T4、T6的水平(C面)的倾斜角为58°，所以也就是说是{-1-122}(n＝2)小面。由于与中间小面S1、S3、S5的倾斜角是33°，所以也就是说是{1-215}(n＝5)小面。
假设如果中间小面S1、S3、S5是{1-213}(n＝3)、或{1-214}(n＝4)，在中央部就不残留三角形的C面。因此中间小面既不是n＝3也不是n＝4。
由于中间小面S1、S3、S5是{1-215}(n＝5)，所以倾斜角是33.0°。由于沿边小面的倾斜角是58.4°，所以能够计算残留在中央的C面的正三角形。得出C面正三角形的一边是掩模边的0.125倍。即中央C面正三角形的一边为5mm×0.125＝0.63mm。此外，从中央C面正三角形的H上面的高度是1边的0.3514倍。因此，从C面的H上面的高度为5mm×0.3514＝1.757mm。
此外，中间小面S1和邻接的沿边小面T2的法线形成的角度为47.8°。即在面接缝的内角为132.2°。
从沿边小面T2、T4、T6的边到内部的端部的水平距离相当于所述(图35)的半径。r＝1.08mm。临界高度Qc＝1.08×2/sin116.8°＝2.4mm。
从中间小面S1、S3、S5的角到内部的端部(到C面)的水平距离为半径。r＝2.70mm。临界高度Qc＝2.70×2/sin66°＝5.92mm。由于中间小面的临界高度高，所以该晶体的最大临界高度为Qcmax＝5.92mm。
一般，由于n大的、倾斜角Θ小的小面一方的半径r大，所以临界高度高。因此根据中间小面确定最大临界高度Qcmax。
以正三角形的中心轴为中心，在内接圆(直径2.9mm)内部，将该晶体切成圆筒形(直径2.5mm)。然后，薄薄地切片临界高度Qc(5.92mm)以上的上部的一部分。得到薄的圆盘状的晶体。研磨圆盘状晶体的表面和背面。将GaN晶体浸渍在加热到250℃的磷酸和硫酸的混合溶液中，生成蚀刻凹坑。用显微镜计数蚀刻凹坑。EPD在8×104cm-2以下。表明晶体优良，是低位错。
这是形成中间小面S1、S2、S3的情况，但是在不形成中间小面，只形成沿边小面时，有可能形成尖的三角锤。此时可能使C面完全消失。在只由沿边小面形成小面群时，如上面的T1～T3，在n＝3时倾斜角变得过大，是从降低自由能的需要出发，形成中间小面S1～S3的。要只用沿边小面全面覆盖正三角形，形成三角锤，只要是倾斜角更低的小面就可以。有作为n＝3或4，只生长以下3个小面：
T′2＝(-12-13)        47.3°
T′4＝(-1-123)        47.3°
T′6＝(2-1-13)        47.3°
或者，
T′2＝(-12-14)        39.1°
T′4＝(-1-124)        39.1°
T′6＝(2-1-14)        39.1°，全部覆盖正三角形的可能性。此时不能在顶点形成C面。能够排除C面生长区域Y。
如果不形成中间小面，具有临界高度Qc也减小的优点。
从沿边小面T2、T4、T6的边到正三角形重心的水平距离相当于(图35)的半径。r＝1.44mm。n＝3、Θ＝47.3°，临界高度Qc＝1.44×2/sin94.6°＝2.89mm。n＝4、Θ＝47.3°、临界高度Qc＝1.44×2/sin78.2＝2.94mm。比具有刚才的中间小面时值5.92mm低。
[实施例6]
[实施例6(图32、图33、GaAs基板、菱形掩模)]
以GaAs基板(111)A面作为衬底基板。所谓A面指的是Ga面。正确地讲，Ga面是(111)，As面是(-1-1-1)。可是，也有时混用，有时也将As面写为(111)B面。为了表明是Ga面，称为(111)A面。
在掩模边与(111)GaAs衬底基板的<11-2>方向平行的时候，得知，在与多角形的掩模边接触的部分，出现{11-2n}小面。n是正整数，但是多是n＝2、3、4。如果多角形的画数多，或对称性低，由此有时也在内侧出现{11-2n’}小面(n’为正整数)。
在掩模边与(111)GaAs衬底基板的<1-10>方向平行的时候，得知，在与多角形的掩模边接触的部分，出现{1-10n}小面。n是正整数，但是多是n＝2、3、4。如果多角形的画数多，或对称性低，由此有时也在内侧出现{11-2n’}小面(n’为正整数)。
由于GaAs是立方晶，因此面指数为3个。即如果将蓝宝石前的3指数和(111)GaAs基板的指数看作相同，生长在其上的GaN晶体的方位就相同。在是蓝宝石基板时，具有90°扭转标准。如果将(111)GaAs也看作具有90℃扭转标准，容易记住。
只要知道如此的规则性，如果在(111)GaAs基板A面上以何种方式制作掩模，就可预先得知能够形成怎样的方位尺寸的小面丘。由于(111)GaAs基板没有反转对称性，所以在是(111)GaAs基板B面的时候，为-90°扭转标准。由于相差180°，所以情况相同。但是不怎么使用B面。
[实施例6的晶体制造方法]
在直径2英寸(直径50mm)的GaAs(111)A面基板上，用通常的光刻法技术，制作宽300μm、一边200mm的SiO2形成的菱形掩模的图形。此处，以菱形的边与GaAs基板的<1-10>方向垂直的方式，确定菱形的方向。在其上，用真空蒸镀法堆积100nm厚的镍(Ni)，用发射法在GaAs基板上复制图形。
将如此准备的GaAs晶片装入HVPE反应炉内，在500℃下，在大气压、氢气保护气氛中，供给GaCl分压达到0.1kPa、NH3分压为10kPa的原料气体，进行2小时的GaN膜(低温堆积层)的生长。
然后，将反应炉的温度升高到1000℃。向反应炉内导入GaCl分压达到2kPa、NH3分压为20kPa的原料气体，进行1200小时的GaN膜的生长。
在经过1200小时的晶体生长后，从炉中取出GaAs基板。在GaAs基板上生成具有凹凸的GaN晶体。在基板上的镍的菱形边的部分生成缺陷集合区域H。被菱形边围住的内部在{11-22}小面、和{11-25}、{10-15}小面和(0001)面生长。图32是该晶体的俯视图，图33是图32中的33-33部分的剖面图。
缺陷极低单晶内接圆直径为17.3mm。以菱形的中心为轴，将凹凸多的该晶体切成Φ16(mm)的圆筒状。然后，在高度56.9mm以上的部位(Qc＝56.9mm，后述)，与基板面平行地将晶体切断，得到圆形晶体。研磨圆形晶体的表面和背面，形成平滑面，为研究缺陷密度，将晶体在加热到250℃的磷酸和硫酸的混合溶液中浸渍1小时。在表面、背面现出蚀刻凹坑。计数蚀刻表面的蚀刻凹坑密度，为3×104cm-2。
在图32中，出现沿边T1、T3、T4、T6和中间小面S2、S5。T4、T5、T6的部分与上述例的正三角形时相同。此外，发生属于别的群的异种中间小面F7、F10。
(生成中间小面时：图32、图33)
T1＝(11-22)
S2＝(-12-15)
T3＝(-2112)
F10＝(-101n’)
T4＝(-1-122)
S5＝(1-215)
T6＝(2-1-12)
F7＝(10-1n’)
F10、F7是异种的小面。n’未定。对于它们也能够计算倾斜角Θ。因此能够确定n’。
假设与{10-1n’}的C面形成的角度为Θ，为tanΘ＝2c/31/2n’a。c是c轴的长度，c＝0.51850nm。a是a轴的长度，a＝0.31892nm。tanΘ＝1.877/n’。得出：
按n’＝1，Θ＝62.0°
按n’＝2，Θ＝43.1°
按n’＝3，Θ＝32.0°
按n’＝4，Θ＝25.1°
按n’＝5，Θ＝20.6°
在图30中，中央C面的正三角形的边，是整体的正三角形的边的0.125倍。在图32的菱形中，由于C面的短边的长度与其相等，所以是整体的菱形边的0.125倍。因此到F7、F10的C面的水平距离是菱形边的0.937倍。由于此处高度是边长的0.3514倍，所以F7、F10的倾斜角为tanΘ＝0.3514/0.937＝0.3748。也就是Θ＝20.6°。由于倾斜角是20.6°，所以得出F7、F10为n’＝5。以下给出面方位和与C面的倾斜角。
(在产生中间小面时)
T1＝(11-22)        58.4°
S2＝(-12-15)       33.0°
T3＝(-2112)        58.4°
F10＝(-1015)       20.6°
T4＝(-1-122)       58.4°
S5＝(1-215)        33.0°
T6＝(2-1-12)       58.4°
F7＝(10-15)        20.6°
临界高度不同于上次(图30、图31)，按中间小面F10、F7确定。由于到F10、F7的C面的水平距离是菱形边的0.937倍，所以半径r＝20mm×0.937＝18.74mm。由于倾斜角是20.6°，所以临界高度为Qc＝2×18.4/sin41.2°＝56.9mm。
中央的C面是带状，短边是边长的0.1258倍，长边是边长的0.5144倍。乘以20mm，C面的尺寸为2.5mm×10.2mm。
即使是菱形掩模，有时也不形成C面。此时，只用沿边小面T1、T3、T4、T6覆盖菱形。在n＝2时，由于面指数过低，形成陡峻，所以形成中间小面。如果是n＝3、4左右，也可以不形成中间小面。
(在不产生中间小面时)
T′1＝(11-23)       47.3°
T′3＝(-2113)       47.3°
T′4＝(-1-123)      47.3°
T′6＝(2-1-13)      47.3°
或者，
(在不产生中间小面时)
T′1＝(11-24)       39.1°
T′3＝(-1214)       39.1°
T′4＝(-1-124)      39.1°
T′6＝(2-1-14)      39.1°
这能够通过降低NH3分压、HCl分压，或降低温度来实现。
此时，由于小面半径r＝8.66mm，所以在上面的n＝3时，临界高度为Qc＝2×8.66/sin94.6°＝17.4mm。在下面的n＝4时，临界高度为Qc＝2×8.66/sin78.2°＝17.7mm。与产生中间小面时相比，临界高度低得多。
[实施例7]
[实施例7：图34、图35、图35、图37，在GaN基板、正六角形时]
将GaN基板(0001)面用作衬底基板。称为(0001)面的是Ga面。N面是(000-1)面。(000-1)面有时也表现为(0001)N面。此处，使用Ga面。注意，也能够称为GaN(0001)A面。
得知，在掩模边与(0001)GaN衬底基板的<10-10>方向平行的时候，在与多角形的掩模边接触的部分出现{11-2n}小面。即掩模方向和面接线方向一致。这因为是外延生长，所以无扭转。n是正整数，但多是n＝2、3、4。如果多角形的画数多，或对称性低，由此有时也在内侧出现不同的小面群的{10-1n’}小面(n’为正整数)。
得知，在掩模边与(0001)GaN衬底基板的<11-20>方向平行的时候，在与多角形的掩模边接触的部分出现{1-10n}小面。即在基板和薄膜的方位的之间没有扭曲。n是正整数，但是多是n＝2、3、4。如果多角形的画数多，或对称性低，由此有时也在内侧出现不同的小面群的{11-2n’}小面(n’为正整数)。
如果得知在衬底基板和薄膜晶体的之间没有扭曲的规则性，如何在(0001)GaN基板上制作掩模，就可预先得知能够形成怎样的方位尺寸的小面丘。
[实施例7的晶体制造方法]
在直径4英寸(直径100mm)的(001)GaN基板上，用通常的光刻法技术，制作宽1mm、一边50mm的正六角形掩模图形。以正六角形的一边与<1-100>方向平行的方式确定方位。在掩模图形和GaN基板面上，用EB蒸镀法堆积100nm厚的Ti层，用发射(lift off)法在GaN基板上复制图形。
将如此准备的GaN衬底基板装入炉内，在950℃下，在大气压、氢气保护气氛中，以GaCl分压达到2kPa、NH3分压为10kPa的方式导入原料气体，使GaN膜生长5小时。
在生长5小时后，将炉温升高到1050℃。向炉内导入GaCl分压为4kPa、NH3分压为15kPa的原料气体，使GaN生长3000小时。从反应炉中取出试样。GaN晶体在Ti的正六角形掩模图形上生成缺陷集合区域H。正六角形的内部的区域被{11-22}小面表面、{10-15}小面表面和(0001)面覆盖。
缺陷极低单晶内接圆直径为87mm。在(0001)方向切片该晶体。然后，按Φ80mm的尺寸，将被缺陷集合区域H围住的内部切成圆筒状，制作圆筒状的晶体，得到圆盘状的晶体。为研究缺陷密度，将晶体在加热到250℃的磷酸和硫酸的混合溶液中浸渍1小时。在表面现出蚀刻凹坑，计数凹坑数。蚀刻凹坑密度(EPD)为5×104cm-2。晶体优异，低位错。
如图36的一点虚线所示，与(10-10)面平行地切片，形成具有(10-10)面的薄片。研磨表面和背面，制作(10-10)GaN晶片。为研究缺陷密度，通过阴极发光计数非发光的暗点。非发光的暗点为3×104cm-2。其也是低位错，是优异的GaN基板晶体。
如图36的二点虚线所示，与(1-210)面平行地切片，形成具有(1-210)面的晶片(薄片)。研磨表面和背面，制作(1-210)GaN晶片。为研究缺陷密度，通过阴极发光计数非发光的暗点。非发光的暗点为3×104cm-2。其也是低位错，是优异的GaN基板晶体。
如图37的一点虚线所示，与(1-212)面平行地切片，形成具有(1-212)面的薄片。研磨表面和背面，制作(1-212)GaN晶片。为研究缺陷密度，通过阴极发光计数非发光的暗点。非发光的暗点为4×104cm-2。是低位错晶体。
如图37的二点虚线所示，与(10-12)面平行地切片，形成具有(10-12)面的晶片薄片。研磨表面和背面，制作(10-12)GaN晶片。为研究缺陷密度，通过阴极发光计数非发光的暗点。非发光的暗点2×104cm-2。是优异、低位错的晶体。
如图34所示，沿着正六角形的边，形成沿边小面T1、T2、T3、T4、T5、T6，在其内部产生异种群的中间小面F7、F8、F9、F10、F11、F12。不产生同种的中间小面S1、S2...等。
(在产生中间小面时)
T1＝(11-22)       58.4°
F8＝(01-15)       20.6°
T2＝(-12-12)      58.4°
F9＝(-1105)       20.6°
T3＝(-2112)       58.4°
F10＝(-1015)      20.6°
T4＝(-1-122)      58.4°
F11＝(0-115)      20.6°
T5＝(1-212)       58.4°
F12＝(1-105)      20.6°
T6＝(2-1-12)      58.4°
F7＝(10-15)       20.6°
沿边小面只存在于边缘。由于该中间小面F7～F12是同种的小面，所以能够朝中心延伸。在图34、图35中，以C面残留在中央的方式描述，但是也能够除去该C面。即，情况与如图30、图32所示中央的C面因几何学的制约而残留的情况不同。
研究C面理想地消失时。此时，中间小面F7～F12的水平距离即半径为r＝50mm。临界高度为Qc＝2×50/sin41.2°＝151mm。如此，临界高度增高是因为中间小面F7～F12的倾斜角为20.6°，比较小。
即使在正六角形时，有时也不发生中间小面。只要是n＝3、4、5，这就是可能的。这可通过降低NH3分压、HCl分压、温度来实现。
(在不产生中间小面时：n＝3)
T1′＝(11-23)       47.3°
T2’＝(-12-23)      47.3°
T3’＝(-2113)       47.3°
T4’＝(-1-123)      47.3°
T5’＝(-1-213)      47.3°
T6’＝(2-1-13)      47.3°
或者，
(在不产生中间小面时：n＝4)
T1’＝(11-24)      39.1°
T2’＝(-12-14)     39.1°
T3’＝(-2114)      39.1°
T4’＝(-1-124)     39.1°
T5’＝(1-214)      39.1°
T6’＝(2-1-14)     39.1°
由于n＝3时的临界高度为r＝50mm，所以Qc＝2×50/sin94.6°＝100.3mm。
由于n＝4时的临界高度为r＝50mm，所以Qc＝2×50/sin78.2°＝102.2mm。在此种情况下，也是不存在中间小面的简单的小面结构一方，临界高度Qc降低。

Claims (44)

1.一种氮化物半导体基板，其特征是，具有表面和背面，并包括：缺陷集合区域(H)，其以宽度(T’)的网状重复连续设置，由横向闭合曲线即边界(K、K)隔开，集合从表面向背面贯通的缺陷；低缺陷单晶区域(Z)，其被形成闭合曲线的缺陷集合区域(H)的边界(K)包围，为低缺陷的单晶，从表面达到背面。
2.一种氮化物半导体基板，其特征是，具有表面和背面，并包括：缺陷集合区域(H)，其以宽度(T’)的网状重复连续设置，由横向闭合曲线即边界(K、K)隔开，集合从表面向背面贯通的缺陷；低缺陷单晶区域(Z)，其被形成闭合曲线的缺陷集合区域(H)的边界(K)包围，为低缺陷的单晶，从表面达到背面；C面生长区域(Y)，其位于低缺陷单晶区域(Z)的中央部，由与低缺陷单晶区域(Z)方位相同的单晶且低缺陷的C面生长。
3.如权利要求1或2所述的氮化物半导体基板，其特征是：低缺陷单晶区域(Z)的最大直径为0.1mm～20mm，缺陷集合区域(H)的宽度(T)为0.03mm～0.2mm。
4.如权利要求1或3所述的氮化物半导体基板，其特征是：被闭合曲线即边界(K)围住的低缺陷单晶区域(Z)是多角形，缺陷集合区域(H)是连续的多角形的网状轮廓线，被缺陷集合区域(H)分离的多个低缺陷单晶区域(Z)重复存在。
5.如权利要求2或3所述的氮化物半导体基板，其特征是：被闭合曲线即边界(K)围住的低缺陷单晶区域(Z)是多角形，缺陷集合区域(H)是连续的多角形的网状轮廓线，被缺陷集合区域(H)分离的多个低缺陷单晶区域(Z)及C面生长区域(Y)重复存在。
6.如权利要求1～5中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)，是具有与周围的低缺陷单晶区域(Z)的结晶方位相反的方位的单晶。
7.如权利要求1～5中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)是多晶体。
8.如权利要求1～7中任何一项所述的氮化物半导体基板，其特征是：从多角形的低缺陷单晶区域(Z)的重心到围住低缺陷单晶区域(Z)的闭合曲线的最短距离(L1)和最长距离(L2)的比率(L2/L1)在5以下。
9.如权利要求1～8中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)为正多角形状，正多角形边界(K)的最大直径为0.1mm～5mm，缺陷集合区域(H)的宽度(T)为0.01mm～0.1mm。
10.如权利要求1～9中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)是具有120°的内角的六角形状，六角形的边与<10-10>方向平行。
11.如权利要求1～9中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)是具有120°的内角的六角形状，六角形的边与<11-20>方向平行。
12.如权利要求1～9中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)是具有90°的内角的四角形状，四角形的边与<10-10>方向平行或垂直。
13.如权利要求1～9中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)是具有90°的内角的四角形状，四角形的边与<10-10>方向形成45°。
14.如权利要求1～9中任何一项所述的氮化物半导体基板，其特征是：缺陷集合区域(H)及边界(K)是正三角形状，正三角形的边与<10-10＞方向平行。
15.如权利要求1～14中任何一项所述的氮化物半导体基板，其特征是：氮化物半导体是AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、x+y≤1)。
16.如权利要求1～15中任何一项所述的氮化物半导体基板，其特征是：低缺陷单晶区域(Z)的X射线衍射形成的(0004)面的峰值半值宽度在30秒以下。
17.如权利要求1～16中任何一项所述的氮化物半导体基板，其特征是：在低缺陷单晶区域(Z)，位错密度在1×106cm-2以下。
18.一种氮化物半导体基板的制造方法，其特征是：在单晶衬底基板上形成具有0.05mm～0.3mm宽的覆盖部的最大直径0.1mm～20mm的闭合曲线网状掩模，并使氮化物半导体晶体气相生长，在未被掩模覆盖的衬底基板露出部上形成由被闭合曲线围住的小面构成的凸型的小面丘，在不易晶体生长的覆盖部形成沿着闭合曲线的凹部，不埋没小面地使其结晶生长，与生长的进行一同地沿着小面倾斜面驱赶露出部上的晶体包含的位错而使位错向外侧的掩模覆盖部上集结，在掩模覆盖部上形成在两侧具有边界(K、K)的缺陷集合区域(H)，掩模露出部上的小面丘的部分成为低位错的单晶即低缺陷单晶区域(Z)，缺陷集合区域(H)形成为方位与低缺陷单晶区域(Z)反转的单晶或多晶体，一边维持掩模露出部上的小面丘和掩模覆盖部上的凹部一边使晶体生长，使掩模露出部上的小面丘的低缺陷单晶区域(Z)低位错化，生长包含网状的缺陷集合区域(H)和被网状的缺陷集合区域(H)包围的低缺陷单晶区域(Z)且具有凹凸结构的氮化物半导体晶体，切片并研磨氮化物半导体晶体。
19.如权利要求18所述的氮化物半导体基板的制造方法，其特征是：在低缺陷单晶区域(Z)的内部不存在C面生长的晶体部分即C面生长区域(Y)。
20.如权利要求18所述的氮化物半导体基板的制造方法，其特征是：在低缺陷单晶区域(Z)的中心还存在C面生长的晶体部分即C面生长区域(Y)。
21.如权利要求18或19所述的氮化物半导体基板的制造方法，其特征是：掩模材料是SiO2、SiN、Pt、W、Ti中的任何一种。
22.如权利要求18或19所述的氮化物半导体基板的制造方法，其特征是：衬底基板是GaAs(111)单晶基板、6h-SiC单晶基板、Si(111)单晶基板中的任何一种。
23.如权利要求18～22中任何一项所述的氮化物半导体基板的制造方法，其特征是：决定网状覆盖部的形状的闭合曲线是正三角形、正方形、长方形、菱形、平行四边形、120度内角的六角形等中的任何一种多角形。
24.如权利要求18～22中任何一项所述的氮化物半导体基板的制造方法，其特征是：决定网状覆盖部的形状的闭合曲线，是正三角形、正方形、正六角形等中的任何一种，最大直径为0.4mm～2.3mm。
25.如权利要求18～23中任何一项所述的氮化物半导体基板的制造方法，其特征是：在掩模露出部上生成的小面丘的小面是{11-22}、{10-11}、{-1-122}、{-1011}、{11-21}、{10-12}、{-1-121}、{-1012}中的任何一种。
26.一种氮化物半导体基板的制造方法，其特征是：在单晶衬底基板上形成一个或多个由具有50μm～3mm宽的覆盖部的最大直径5mm～100mm的正三角形、菱形、平行四边形、等角六角形等中的任何一种的闭合曲线构成的网状掩模，使氮化物半导体晶体气相生长，在未被掩模覆盖的衬底基板露出部上形成由被闭合曲线围住的小面构成的凸型的小面丘，不易晶体生长的覆盖部作为沿着闭合曲线的凹部，不埋没小面地使其结晶生长，与生长的进行一同地沿着小面倾斜面驱赶露出部上的晶体包含的位错而使位错向外侧的掩模覆盖部上集结，在掩模覆盖部上形成在两侧具有边界(K)、(K)的缺陷集合区域(H)，掩模露出部上的小面丘的部分作为低位错的单晶即低缺陷单晶区域(Z)，缺陷集合区域(H)形成方位与低缺陷单晶区域(Z)反转的单晶或多晶体，一边维持掩模露出部上的小面丘和掩模覆盖部上的凹部一边使晶体生长，使掩模露出部上的小面丘的低缺陷单晶区域(Z)低位错化，在被由缺陷集合区域(H)构成的闭合曲线围住的掩模露出部上，使包含低缺陷单晶区域(Z)的具有凹凸结构的氮化物半导体晶体生长，假设与掩模露出部多角形闭合曲线内接的缺陷极低单晶内接圆，只切取缺陷极低单晶内接圆的内部的晶体，形成不包括缺陷集合区域(H)的具有柱状凹凸结构的晶体，以掩模露出部多角形包含的小面的半径作为r，以相对于小面表面的C面的倾斜角作为Θ，由Qc＝2rcosec2Θ求出所有的小面的临界高度，求出其中的最大临界高度Qcmax，从衬底基板和氮化物半导体晶体的边界到临界高度以上的高度h(h＞Qcmax)，平行地在2面切割具有柱状的凹凸结构的晶体，形成薄片的晶体，成为不含缺陷集合区域(H)的基板。
27.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(111)面A的GaAs单晶，形成具有与<11-2>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{11-2n}的小面(n为正整数)。
28.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(111)A面的GaAs单晶，形成具有与<10-1>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{10-1n}的小面(n为正整数)。
29.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(0001)面的GaN单晶，形成具有与<1-100>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{11-2n}的小面(n为正整数)。
30.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(0001)面的GaN单晶，形成具有与<11-20>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{10-1n}的小面(n为正整数)。
31.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(0001)面的蓝宝石单晶，形成具有与<11-20>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{11-2n}的小面(n为正整数)。
32.如权利要求26所述的氮化物半导体基板的制造方法，其特征是：衬底基板是(0001)面的蓝宝石单晶，形成具有与<10-10>方向平行的边的由正三角形、菱形、平行四边形、等角六角形的闭合曲线构成的网状的掩模，沿着多角形的边，生成{10-1n}的小面(n为正整数)。
33.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正三角形，只有{11-2n}(n为正整数)的等价的3面的小面(11-2n)、(-211n)、(1-21n)的组，或(-1-21n)、(2-1-1n)、(-12-1n)沿着掩模边出现，C面消失。
34.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正三角形，只有{1-10n}(n为正整数)的等价的3面的小面(1-10n)、(01-1n)、(-101n)的组，或(-110n)、(0-11n)、(10-1n)沿着掩模边出现，C面消失。
35.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正三角形，只有{11-2n}(n为正整数)的等价的3面的小面(11-2n)、(-211n)、(1-21n)的组在掩模边出现，等价的另外3面的小面(11-2n’)、(-211n’)、(1-21n’)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
36.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正三角形，只有{1-10n}(n为正整数)的等价的3面的小面(1-10n)、(01-1n)、(-101n)的组在掩模边出现，等价的另外3面的小面(-110n)、(0-11n)、(10-1n)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
37.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是平行四边形或菱形，只有{11-2n}(n为正整数)的等价的2面的小面(11-2n)、(-211n)和另外的等价的2面的小面(-1-12n)、(2-1-1n)等合计4面沿着掩模边出现，C面消失。
38.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是平行四边形或菱形，只有{1-10n}(n为正整数)的等价的2面的小面(1-10n)、(01-1n)和另外的等价的2面的小面(-110n)、(0-11n)合计4面沿着掩模边出现，C面消失。
39.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是平行四边形或菱形，只有{11-2n}(n为正整数)的等价的2面的小面(11-2n)、(-211n)和另外的等价的2面的小面(-1-12n)、(2-1-1n)沿着掩模边出现，另外的小面(-101n’)、(10-1n’)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
40.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是平行四边形或菱形，只有{1-10n}(n为正整数)的等价的2面的小面(1-10n)、(01-1n)和另外的等价的2面的小面(-110n)、(0-11n)沿着掩模边出现，另外的小面(-12-1n’)、(1-21n’)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
41.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正六角形，只有{11-2n}(n为正整数)的等价的3面的小面(11-2n)、(-211n)、(1-21n)和另外的等价的3面的小面(-1-12n)、(2-1-1n)、(-12-1n)合计6面沿着掩模边出现，C面消失。
42.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是正六角形，只有{1-10n}(n为正整数)的等价的3面的小面(1-10n)、(01-1n)、(-101n)和另外的等价的3面的小面(-110n)、(0-11n)、(10-1n)合计6面沿着掩模边出现，C面消失。
43.如权利要求27、29或31所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是等角六角形，只有{11-2n}(n为正整数)的等价的3面的小面(11-2n)、(-211n)、(1-21n)和另外的等价的3面的小面(-1-12n)、(2-1-1n)、(-12-1n)沿着掩模边出现，另外的小面(-101n’)、(1-10n’)、(01-1n’)、(10-1n’)、(-110n’)、(0-11n’)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
44.如权利要求28、30或32所述的氮化物半导体基板的制造方法，其特征是：掩模的闭合曲线形状是等角六角形，只有{1-10n}(n为正整数)的等价的3面的小面(1-10n)、(01-1n)、(-101n)、和另外的等价的3面的小面(-110n)、(0-11n)、(10-1n)沿着掩模边出现，另外的小面(-12-1n’)、(-1-12n’)、(2-1-1n’)、(1-21n’)、(11-2n’)、(-211n’)从多角形的角或所述小面的菱线的中途发生(n’＞n)，C面残留。
CN2006100877786A 2005-06-06 2006-06-06 氮化物半导体基板及其制造方法 Expired - Fee Related CN1877877B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005164915 2005-06-06
JP2005-164915 2005-06-06
JP2005164915 2005-06-06
JP2006-048100 2006-02-24
JP2006048100 2006-02-24
JP2006048100 2006-02-24

Publications (2)

Publication Number Publication Date
CN1877877A true CN1877877A (zh) 2006-12-13
CN1877877B CN1877877B (zh) 2010-05-12

Family

ID=37027703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100877786A Expired - Fee Related CN1877877B (zh) 2005-06-06 2006-06-06 氮化物半导体基板及其制造方法

Country Status (4)

Country Link
US (2) US7772585B2 (zh)
EP (1) EP1731632A3 (zh)
KR (1) KR20060127743A (zh)
CN (1) CN1877877B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404248B (zh) * 2007-10-03 2010-08-18 日立电线株式会社 GaN单晶衬底以及GaN单晶衬底的制造方法
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法
CN101307501B (zh) * 2007-05-09 2012-12-26 Axt公司 制造低腐蚀坑密度半绝缘砷化镓晶片的方法及其产品
CN103050594A (zh) * 2011-10-12 2013-04-17 夏普株式会社 氮化物半导体结构的制造方法
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
CN104040039A (zh) * 2012-01-11 2014-09-10 国立大学法人大阪大学 Iii族氮化物结晶的制造方法、iii族氮化物结晶及半导体装置
TWI466287B (zh) * 2010-11-22 2014-12-21 Nat Univ Chung Hsing Substrate for epitaxy and its manufacturing method
CN101771124B (zh) * 2008-12-26 2015-03-18 夏普株式会社 氮化物半导体发光元件
CN108779579A (zh) * 2016-03-08 2018-11-09 赛奥科思有限公司 氮化物晶体基板
CN110021593A (zh) * 2018-01-09 2019-07-16 杭州海存信息技术有限公司 由解理面决定器件区域边界的半导体基板
CN110444643A (zh) * 2015-02-18 2019-11-12 日亚化学工业株式会社 发光元件
CN112820806A (zh) * 2020-12-25 2021-05-18 福建晶安光电有限公司 一种图形衬底及其制作方法以及led结构及其制作方法
CN113604885A (zh) * 2016-08-08 2021-11-05 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US20060005763A1 (en) * 2001-12-24 2006-01-12 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
KR20060024772A (ko) * 2003-06-16 2006-03-17 스미토모덴키고교가부시키가이샤 질화물 반도체 결정 표면의 가공 방법 및 그 방법에 의해얻어진 질화물 반도체 결정
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8771552B2 (en) 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP5281408B2 (ja) 2005-12-02 2013-09-04 クリスタル・イズ，インコーポレイテッド ドープされた窒化アルミニウム結晶及びそれを製造する方法
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
US9034103B2 (en) * 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
EP2918708B1 (en) * 2006-03-30 2019-10-30 Crystal Is, Inc. Method for annealing of aluminium nitride wafer
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US9064706B2 (en) * 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
KR100860709B1 (ko) 2006-12-21 2008-09-26 주식회사 실트론 고 광적출 발광 다이오드의 제조를 위한 질화 갈륨층의성막 방법, 이 방법을 이용한 발광 다이오드의 제조 방법,및 이 방법에 의해 제조된 발광 다이오드
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US9028612B2 (en) 2010-06-30 2015-05-12 Crystal Is, Inc. Growth of large aluminum nitride single crystals with thermal-gradient control
WO2008088838A1 (en) 2007-01-17 2008-07-24 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
CN101652832B (zh) * 2007-01-26 2011-06-22 晶体公司 厚的赝晶氮化物外延层
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US8193613B2 (en) * 2007-03-06 2012-06-05 Broadcom Corporation Semiconductor die having increased usable area
JP5165264B2 (ja) 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
US8361225B2 (en) 2007-05-09 2013-01-29 Axt, Inc. Low etch pit density (EPD) semi-insulating III-V wafers
US8088220B2 (en) 2007-05-24 2012-01-03 Crystal Is, Inc. Deep-eutectic melt growth of nitride crystals
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックＳｏｉｔｅｃ エピタキシャル方法およびこの方法によって成長させられたテンプレート
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
US9005848B2 (en) * 2008-06-17 2015-04-14 Photronics, Inc. Photomask having a reduced field size and method of using the same
US9404197B2 (en) * 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
DE102009015563B4 (de) * 2009-03-30 2018-02-22 Siemens Healthcare Gmbh Röntgenstrahlungsdetektor zur Detektion von ionisierender Strahlung, insbesondere zur Verwendung in einem CT-System
JP5623786B2 (ja) 2009-05-22 2014-11-12 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜蒸着装置
TWI472639B (zh) 2009-05-22 2015-02-11 Samsung Display Co Ltd 薄膜沉積設備
KR20120036816A (ko) * 2009-06-01 2012-04-18 미쓰비시 가가꾸 가부시키가이샤 질화물 반도체 결정 및 그 제조 방법
US8882920B2 (en) 2009-06-05 2014-11-11 Samsung Display Co., Ltd. Thin film deposition apparatus
US8882921B2 (en) * 2009-06-08 2014-11-11 Samsung Display Co., Ltd. Thin film deposition apparatus
US9005849B2 (en) * 2009-06-17 2015-04-14 Photronics, Inc. Photomask having a reduced field size and method of using the same
KR101117719B1 (ko) 2009-06-24 2012-03-08 삼성모바일디스플레이주식회사 박막 증착 장치
JP4647020B2 (ja) * 2009-07-30 2011-03-09 キヤノン株式会社 窒化物半導体の微細構造の製造方法
JP5328726B2 (ja) 2009-08-25 2013-10-30 三星ディスプレイ株式會社 薄膜蒸着装置及びこれを利用した有機発光ディスプレイ装置の製造方法
JP5677785B2 (ja) 2009-08-27 2015-02-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜蒸着装置及びこれを利用した有機発光表示装置の製造方法
US8696815B2 (en) 2009-09-01 2014-04-15 Samsung Display Co., Ltd. Thin film deposition apparatus
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8876975B2 (en) 2009-10-19 2014-11-04 Samsung Display Co., Ltd. Thin film deposition apparatus
KR101084184B1 (ko) 2010-01-11 2011-11-17 삼성모바일디스플레이주식회사 박막 증착 장치
KR101174875B1 (ko) 2010-01-14 2012-08-17 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101193186B1 (ko) * 2010-02-01 2012-10-19 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
KR101156441B1 (ko) 2010-03-11 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치
KR101202348B1 (ko) 2010-04-06 2012-11-16 삼성디스플레이 주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US8894458B2 (en) 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
JP2011256082A (ja) 2010-06-10 2011-12-22 Sumitomo Electric Ind Ltd ＧａＮ結晶自立基板およびその製造方法
US9450143B2 (en) * 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
KR101223723B1 (ko) 2010-07-07 2013-01-18 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
EP2599029A4 (en) 2010-07-29 2014-01-08 Exxonmobil Upstream Res Co METHODS AND SYSTEMS FOR AUTOMATIC LEARNING FLOW SIMULATION
KR101673017B1 (ko) * 2010-07-30 2016-11-07 삼성디스플레이 주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시장치의 제조 방법
KR101738531B1 (ko) 2010-10-22 2017-05-23 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101723506B1 (ko) 2010-10-22 2017-04-19 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR20120045865A (ko) 2010-11-01 2012-05-09 삼성모바일디스플레이주식회사 유기층 증착 장치
US8911518B1 (en) * 2010-11-17 2014-12-16 Soraa, Inc. Method and system for dicing substrates containing gallium and nitrogen material with conductive core via structures
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
KR20120065789A (ko) 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 유기층 증착 장치
KR101760897B1 (ko) 2011-01-12 2017-07-25 삼성디스플레이 주식회사 증착원 및 이를 구비하는 유기막 증착 장치
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8723159B2 (en) 2011-02-15 2014-05-13 Invenlux Corporation Defect-controlling structure for epitaxial growth, light emitting device containing defect-controlling structure, and method of forming the same
US9023722B2 (en) * 2011-05-13 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Compound semiconductor growth using ion implantation
KR101840654B1 (ko) 2011-05-25 2018-03-22 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR101852517B1 (ko) 2011-05-25 2018-04-27 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR101857249B1 (ko) 2011-05-27 2018-05-14 삼성디스플레이 주식회사 패터닝 슬릿 시트 어셈블리, 유기막 증착 장치, 유기 발광 표시장치제조 방법 및 유기 발광 표시 장치
JP2012253123A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体発光素子
KR101826068B1 (ko) 2011-07-04 2018-02-07 삼성디스플레이 주식회사 유기층 증착 장치
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
CN103094443A (zh) * 2011-11-03 2013-05-08 亚威朗光电(中国)有限公司 图形生长衬底
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
EP2889922B1 (en) 2012-08-21 2018-03-07 Oji Holdings Corporation Method for producing substrate for semiconductor light emitting element and method for manufacturing semiconductor light emitting element
US10036829B2 (en) 2012-09-28 2018-07-31 Exxonmobil Upstream Research Company Fault removal in geological models
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
DE102012223986B4 (de) * 2012-12-20 2015-04-09 Forschungsverbund Berlin E.V. Template für laterales Überwachsen mindestens einer Gruppe-III-Nitrid-basierten Schicht
US9312344B2 (en) 2013-03-13 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor materials in STI trenches
JP6275817B2 (ja) 2013-03-15 2018-02-07 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 仮像電子及び光学電子装置に対する平面コンタクト
KR102037376B1 (ko) 2013-04-18 2019-10-29 삼성디스플레이 주식회사 패터닝 슬릿 시트, 이를 구비하는 증착장치, 이를 이용한 유기발광 디스플레이 장치 제조방법 및 유기발광 디스플레이 장치
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
CN103400913B (zh) * 2013-07-22 2016-03-02 南昌黄绿照明有限公司 一种用于生长六方相GaN的矩形图形化硅衬底
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
JP6191409B2 (ja) 2013-11-15 2017-09-06 日亜化学工業株式会社 発光素子
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
AU2015298233B2 (en) 2014-07-30 2018-02-22 Exxonmobil Upstream Research Company Method for volumetric grid generation in a domain with heterogeneous material properties
US9601571B2 (en) * 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Company Limited Nanowire fabrication method and structure thereof
AU2015339883B2 (en) 2014-10-31 2018-03-29 Exxonmobil Upstream Research Company Methods to handle discontinuity in constructing design space for faulted subsurface model using moving least squares
EP3213126A1 (en) 2014-10-31 2017-09-06 Exxonmobil Upstream Research Company Handling domain discontinuity in a subsurface grid model with the help of grid optimization techniques
US9773946B2 (en) 2015-02-18 2017-09-26 Nichia Corporation Light-emitting element comprising a partitioned sapphire substrate
JP6569727B2 (ja) * 2015-02-23 2019-09-04 三菱ケミカル株式会社 Ｃ面ＧａＮ基板
WO2016136552A1 (ja) 2015-02-23 2016-09-01 三菱化学株式会社 Ｃ面ＧａＮ基板
US9520466B2 (en) 2015-03-16 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate-all-around field effect transistors and methods of forming same
US10539433B2 (en) * 2015-08-17 2020-01-21 Pangolin Laser Systems, Inc. Light detector employing trapezoidal chips and associated methods
US11322652B2 (en) * 2015-12-14 2022-05-03 Ostendo Technologies, Inc. Methods for producing composite GaN nanocolumns and light emitting structures made from the methods
CN106910806A (zh) * 2015-12-22 2017-06-30 锐捷科技股份有限公司 蓝宝石基板
KR102426231B1 (ko) 2016-08-08 2022-07-29 미쯔비시 케미컬 주식회사 도전성 C면 GaN 기판
CN107819051B (zh) * 2016-09-06 2024-03-22 阿特斯阳光电力集团股份有限公司 太阳能电池组件
CA3043231C (en) 2016-12-23 2022-06-14 Exxonmobil Upstream Research Company Method and system for stable and efficient reservoir simulation using stability proxies
JP6232150B1 (ja) 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
CN111886368B (zh) * 2018-03-29 2022-07-26 日本碍子株式会社 13族元素氮化物层、自立基板、功能元件以及13族元素氮化物层的制造方法
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
US11319646B2 (en) * 2019-07-10 2022-05-03 Sumitomo Electric Industries, Ltd. Gallium arsenide single crystal substrate
CN113654866B (zh) * 2021-09-22 2024-03-01 河北光兴半导体技术有限公司 一种含有微米级一维铂铑缺陷的薄玻璃样品的制备及缺陷测试方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP2000223417A (ja) * 1999-01-28 2000-08-11 Sony Corp 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3763753B2 (ja) * 2001-06-05 2006-04-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US20080006201A1 (en) * 2001-09-19 2008-01-10 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal
US20070280872A1 (en) * 2001-09-19 2007-12-06 Sumitomo Electric Industries, Ltd. Method of growing gallium nitride crystal and gallium nitride substrate
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7473315B2 (en) * 2001-10-09 2009-01-06 Sumitomo Electric Industries, Ltd. AlxInyGa1-x-yN mixture crystal substrate, method of growing AlxInyGa1-x-yN mixture crystal substrate and method of producing AlxInyGa1-x-yN mixture crystal substrate
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101307501B (zh) * 2007-05-09 2012-12-26 Axt公司 制造低腐蚀坑密度半绝缘砷化镓晶片的方法及其产品
CN101404248B (zh) * 2007-10-03 2010-08-18 日立电线株式会社 GaN单晶衬底以及GaN单晶衬底的制造方法
CN101771124B (zh) * 2008-12-26 2015-03-18 夏普株式会社 氮化物半导体发光元件
CN101924173A (zh) * 2010-05-28 2010-12-22 孙文红 高光效图形衬底及其制造方法
TWI466287B (zh) * 2010-11-22 2014-12-21 Nat Univ Chung Hsing Substrate for epitaxy and its manufacturing method
CN103765559A (zh) * 2011-09-09 2014-04-30 昭和电工株式会社 SiC外延晶片及其制造方法
CN103765559B (zh) * 2011-09-09 2016-11-16 昭和电工株式会社 SiC外延晶片及其制造方法
US9287121B2 (en) 2011-09-09 2016-03-15 Showa Denko K.K. SIC epitaxial wafer and method for manufacturing same
CN103050594A (zh) * 2011-10-12 2013-04-17 夏普株式会社 氮化物半导体结构的制造方法
CN103050594B (zh) * 2011-10-12 2015-09-30 夏普株式会社 氮化物半导体结构的制造方法
CN104040039B (zh) * 2012-01-11 2016-08-31 国立大学法人大阪大学 Iii族氮化物结晶的制造方法、iii族氮化物结晶及半导体装置
CN104040039A (zh) * 2012-01-11 2014-09-10 国立大学法人大阪大学 Iii族氮化物结晶的制造方法、iii族氮化物结晶及半导体装置
US9834859B2 (en) 2012-01-11 2017-12-05 Osaka University Method for producing group III nitride crystal, group III nitride crystal, and semiconductor device
CN110444643A (zh) * 2015-02-18 2019-11-12 日亚化学工业株式会社 发光元件
CN110444643B (zh) * 2015-02-18 2022-08-26 日亚化学工业株式会社 发光元件
CN108779579A (zh) * 2016-03-08 2018-11-09 赛奥科思有限公司 氮化物晶体基板
CN108779579B (zh) * 2016-03-08 2021-01-05 赛奥科思有限公司 氮化物晶体基板
CN113604885A (zh) * 2016-08-08 2021-11-05 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法
CN113604885B (zh) * 2016-08-08 2024-02-02 三菱化学株式会社 C面GaN基板和氮化物半导体器件的制造方法
CN110021593A (zh) * 2018-01-09 2019-07-16 杭州海存信息技术有限公司 由解理面决定器件区域边界的半导体基板
CN112820806A (zh) * 2020-12-25 2021-05-18 福建晶安光电有限公司 一种图形衬底及其制作方法以及led结构及其制作方法

Also Published As

Publication number Publication date
US20090155989A1 (en) 2009-06-18
EP1731632A2 (en) 2006-12-13
EP1731632A3 (en) 2017-08-23
US7772585B2 (en) 2010-08-10
US20060272572A1 (en) 2006-12-07
US7771532B2 (en) 2010-08-10
CN1877877B (zh) 2010-05-12
KR20060127743A (ko) 2006-12-13

Similar Documents

Publication Publication Date Title
CN1877877A (zh) 氮化物半导体基板及其制造方法
CN1275335C (zh) 单晶氮化镓基板及其生长方法与制造方法
CN1176502C (zh) 单晶氮化镓基体的制造方法和单晶氮化镓基体
CN1273654C (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1957447A (zh) Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件
CN1052339C (zh) 半导体基体材料的制作方法
CN1159750C (zh) 氮化物半导体的生长方法
CN1411035A (zh) 单晶氮化镓基板，单晶氮化镓长晶方法及单晶氮化镓基板制造方法
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1269999C (zh) 往氮化镓结晶掺杂氧的方法和掺杂氧的n型氮化镓单晶基板
CN1254869C (zh) 氮化物半导体元件
CN1774821A (zh) 发光器件
CN1933105A (zh) 半导体装置及其制造方法
CN1812147A (zh) 发光装置
CN101053075A (zh) 金刚石半导体元件及其制造方法
CN1992359A (zh) 发光二极管及其制造方法
CN1832215A (zh) 氮化物半导体元器件
CN1748290A (zh) 氮化镓晶体、同质外延氮化镓基器件及其制造方法
CN1787245A (zh) 头灯
CN1941436A (zh) 氮化物半导体元件
CN100341115C (zh) Ⅲ族氮化物半导体晶体的制造方法、基于氮化镓的化合物半导体的制造方法、基于氮化镓的化合物半导体、基于氮化镓的化合物半导体发光器件、以及使用半导体发光器件的光源
CN1790759A (zh) 单晶氮化镓基板及其生长方法与制造方法
CN1723553A (zh) 在剥离其薄层之后通过机械方法重复利用包含剥离结构的晶片
CN1933195A (zh) 氮化物半导体衬底及器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20180606

CF01 Termination of patent right due to non-payment of annual fee