CN1213462C - 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件 - Google Patents

用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件 Download PDF

Info

Publication number
CN1213462C
CN1213462C CNB018094708A CN01809470A CN1213462C CN 1213462 C CN1213462 C CN 1213462C CN B018094708 A CNB018094708 A CN B018094708A CN 01809470 A CN01809470 A CN 01809470A CN 1213462 C CN1213462 C CN 1213462C
Authority
CN
China
Prior art keywords
compound semiconductor
based compound
nitride based
iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018094708A
Other languages
English (en)
Other versions
CN1429401A (zh
Inventor
小池正好
手钱雄太
山下弘
永井诚二
平松敏夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000071352A external-priority patent/JP2001267244A/ja
Priority claimed from JP2000071353A external-priority patent/JP2001267245A/ja
Priority claimed from JP2000071351A external-priority patent/JP4016566B2/ja
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN1429401A publication Critical patent/CN1429401A/zh
Application granted granted Critical
Publication of CN1213462C publication Critical patent/CN1213462C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

通过蚀刻第一III族氮化物系化合物半导体层(31)成诸如点、条纹或网格的孤岛形式而设置了台阶，并且不同于层(31)的层形成在底部上以便暴露出来。第二III族氮化物系化合物半导体(32)以台阶的上阶台面的上表面和侧表面作用为晶核而横向外延生长，由此填埋台阶部分，并然后允许其向上生长。第二半导体(32)横向外延生长的一部分可以作为约束自第一层(31)产生的贯穿位错的扩散的区域。蚀刻可以进行成直到衬底内形成凹陷位置。原子半径大于主要构成元素镓(Ga)的铟(In)掺杂在作为ELO晶核的层中。第一半导体层可以是由缓冲层和单晶层以多重循环的形式形成的多层。

Description

用于制造III族氮化物系化合物半导体的方法 以及III族氮化物系化合物半导体器件
技术领域
本发明涉及一种制造III族氮化物系化合物半导体的方法，并涉及一种半导体器件。更具体地说，本发明涉及一种采用外延横向附生(overgrowth)(ELO)制造III族氮化物系化合物半导体的方法，并涉及通过在由上述方法制造的III族氮化物系化合物半导体上形成器件层来生产III族氮化物系化合物半导体器件。III族氮化物系化合物半导体一般由AlxGayIn1-x-yN(其中0≤x≤1，0≤y≤1且0≤x+y≤1)代表，并且其示例包括诸如AlN、GaN和InN的二元半导体、诸如AlxGa1-xN、AlxIn1-xN、和GaxIn1-xN(其中，0＜x＜1)的三元半导体、以及诸如AlxGayIn1-x-yN(其中，0＜x＜1，0＜y＜1，且0＜x+y＜1)的四元半导体。在本说明书中，除非特别指定，“III族氮化物系化合物半导体”涵盖掺杂有杂质从而呈现出p型或n型导电性的III族氮化物系化合物半导体。
背景技术
当用于诸如发光器件的器件中时，III族氮化物系化合物半导体为呈现出从UV到红光宽范围发射光谱的直接跃迁半导体，并已经在诸如发光二极管(LED)和激光二极管(LD)的发光器件中应用。另外，由于他们较宽的带隙，采用上述半导体的器件被预期与采用其他类型半导体的器件相比在高温下呈现出可靠的工作特性，并因此已经积极地研究将他们应用于诸如FET的晶体管中。此外，由于III族氮化物系化合物半导体不含有砷(As)作为主要元素，从环境方面一直期待将III族氮化物系化合物半导体应用于各种半导体器件中。一般，这些III族氮化物系化合物半导体形成在蓝宝石衬底上。在这方面，还公知一种由多层形成的缓冲层，如日本专利申请公开9-199759中所公开的。
发明内容
然而，当III族氮化物系化合物半导体形成在蓝宝石衬底上时，由于蓝宝石的晶格常数与半导体的晶格常数之间的差异而发生失配诱发的位错，导致器件特性较差。失配诱发的位错为在纵向上(即，在垂直于衬底表面的方向上)穿透半导体层的线位错(threading dislocation)，从而III族氮化物型化合物半导体伴随有如下问题，即大约109cm-2数量的位错通过其迁移。上述位错通过由不同成份的III族氮化物系化合物半导体形成的层扩散，直到他们到达最上层为止。当这种半导体包括在例如一种发光器件中时，该器件将出现器件特性在LD的阈值电流、LED或LD的寿命等方面不合乎要求的问题。另一方面，当III族氮化物系化合物半导体包括在任何其他类型的半导体器件中时，由于III族氮化物系化合物半导体内的缺陷造成电子散射，因此半导体器件变得具有较低的迁移率。即使在采用其他类型衬底的情况下也无法解决这些问题。
下面将参照图36的示意图描述上述位错。图36示出衬底91、其上形成的缓冲层92、以及其上进一步形成的III族氮化物系化合物半导体层93。传统上，衬底91由蓝宝石或类似物质形成，而缓冲层92由氮化铝(AlN)或类似物质形成。提供氮化铝(AlN)形成的缓冲层92，以便缓解蓝宝石衬底91和III族氮化物系化合物半导体层93之间的失配。然而，并未将位错的产生减少到零。线位错901从位错初始点900向上扩散(在相对于衬底表面的垂直方向上)，穿透缓冲层92和III族氮化物系化合物半导体层93。当半导体器件是通过将所讨论的各种类型的III族氮化物系化合物半导体堆叠在III族氮化物系化合物半导体层93上而得以制造时，线位错进一步从III族氮化物系化合物半导体层93表面的位错到达点902经过半导体器件向上扩散。从而，根据传统技术，在形成III族氮化物系化合物半导体层过程中不能防止成问题的位错扩散。
近年来，为了防止线位错的扩散，已经研发了采用晶体横向生长的技术。根据这项技术，由诸如氧化硅或钨的材料形成的局部设置有一狭缝阵列的掩模设置在兰宝石衬底或III族氮化物系化合物半导体层上，并诱发晶体生长，以便在掩模上横向进行，且狭缝作用为晶核或籽晶。在类似的技术中，具有一种所谓的pendeo外延横向附生(pendeo-ELO)的技术，其中，横向生长部分形成为他们悬挂在衬底表面之上。在采用掩模的ELO中，掩模的上表面定位在半导体层中通过狭缝暴露出来的部分之上，以便作用为晶体生长的晶核。从而，晶体生长首先从作用为晶核的狭缝部分的半导体向上进行，并随后回转到掩模的上表面上，并在其上横向发展。结果，在掩模边缘产生相当大量的位错和相当大的应变，并且在这些部分内产生的线位错使得线位错难于减少。Pendeo-ELO技术也包括类似的问题；由于掩模形成在提供晶体生长的晶核的层的上表面上，当晶体生长围绕边缘部分在掩模上表面上进行时，在掩模边缘产生成问题的线位错。
本发明已经本着试图解决上述问题而完成，且本发明的目的是在抑制线位错产生的前提下制造III族氮化物系化合物半导体。
在采用掩模的ELO或不采用掩模的ELO过程中，通过进一步减少线位错，本发明对晶体质量加以改善。
根据本发明的第一方面，提供一种通过其在衬底上的外延生长来制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包括至少两层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，使得由具有与该第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成的差异层暴露于沟渠的底部，并且以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体。
根据本发明的第二方面，提供一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括至少两层III族氮化物系化合物半导体的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由具有与所述第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明的第三方面，提供一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括至少两层III族氮化物系化合物半导体的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由具有与所述第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明的第四方面，提供一种制造III族氮化物系化合物半导体衬底的方法，该方法包括根据本发明第一方面所提供的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
根据本发明的第五方面，提供一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成底层，底层包括含有至少三层III族氮化物系化合物半导体的多组分层，底层的最上层由第一III族氮化物系化合物半导体形成；蚀刻底层和衬底表面的至少一部分，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，其包括由设置在衬底表面上的底层形成的上部和不具有底层并在衬底表面内限定了一空腔的下部；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体。
根据本发明的第六方面，提供一种III族氮化物系化合物半导体器件，该器件形成为设置在III族氮化物系化合物半导体层的横向外延生长部分上的上层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由所述衬底形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第七方面，提供一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由所述衬底形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第八方面，提供一种用于制造III族氮化物系化合物半导体衬底的方法，其包括根据本发明第五方面所提供的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
根据本发明第九方面，提供一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成包括至少一层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体由具有大于主要元素的原子半径的原子半径的元素部分置换或掺杂；蚀刻底层，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核垂直并横向外延生长第二III族氮化物系化合物半导体。
根据本发明第十方面，提供一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括至少一层III族氮化物系化合物半导体的底层，该底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体被原子半径比主元素的原子半径大的元素部分置换或掺杂；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第十一方面，提供一种III族氮化物系化合物半导体发光器件，该发光器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括至少一层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体被原子半径比主元素的原子半径大的元素部分置换或掺杂；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第十二方面，提供一种制造III族氮化物系化合物半导体衬底的方法，该方法包括根据本发明第九方面所提供的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
根据本发明第十三方面，提供一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包含多组分层的底层，该多组分层包括至少三层III族氮化物系化合物半导体，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作为晶核垂直并横向外延生长第二III族氮化物系化合物半导体。
根据本发明第十四方面，提供一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第十五方面，提供一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：衬底；形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；所述底层的最上层由第一III族氮化物系化合物半导体形成；以及通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
根据本发明第十六方面，提供一种制造III族氮化物系化合物半导体衬底的方法，该方法包括根据本发明第十三方面提供的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
为了实现上述目的，呈现出第一特征的本发明提供了一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包括至少一层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，以便由不同于第一III族氮化物系化合物半导体的半导体形成的差异层暴露于沟渠的底部，并且以台地的顶面和沟渠的侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体，台地和沟渠是通过蚀刻第一III族氮化物系化合物半导体从而形成诸如点状、条纹形或网格状结构的岛状结构而形成。在本说明书中，术语“底层”用于全面地涵盖III族氮化物系化合物半导体单层和包含至少一个III族氮化物系化合物半导体层的多组分层。“岛状结构”的表达方式概念上指通过蚀刻形成的台地的上部的图案，但并不一定指彼此分隔开的区域。从而，台地的上部可以在相当宽的区域上连续连接到一起，且这种结构可以通过将晶片整体形成为条纹形或网格状结构而予以获得。沟渠的侧壁不仅指垂直于衬底平面和III族氮化物系化合物半导体表面的平面，而且指倾斜的平面。沟渠可以具有V形横截面。除非特别指定，这些定义等同地应用于下附的权利要求中。
呈现出第二特征的本发明提供了一种如关于第一特征所述的制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度被确定成自侧壁的用于填埋沟渠的横向生长比在底部所暴露的差异层表面处的垂直生长进行得更快。
呈现出第三特征的本发明提供了一种如关于第一或第二特征所述的制造III族氮化物系化合物半导体的方法，其中，基本上沟渠所有侧壁采取{11-20}面。
呈现出第四特征的本发明提供了一种如关于第一到第三特征中任一项所述的根据本发明制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。作为在此所使用的，术语“相同成份”其意思上并不排除掺杂程度上的不同(差别小于1mol％)。
呈现出第五特征的本发明提供了一种如关于第一到第四特征中任一项所述的制造本发明III族氮化物系化合物半导体的方法，其中，差异层由第三III族氮化物系化合物半导体形成，该半导体与第一III族氮化物系化合物半导体的成份不同。
呈现出第六特征的本发明提供了一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，该III族氮化物系化合物半导体层是通过如关于第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的。
呈现出第七特征的本发明提供了一种III族氮化物系化合物半导体发光器件，该器件是通过在通过如关于第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的III族氮化物系化合物半导体层的横向外延生长部分上堆叠作为上层的、不同的III族氮化物系化合物半导体层而制造。
呈现出第八特征的本发明提供了一种如关于第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法，该方法还包括除了形成在通过横向外延生长所提供的部分上的上层之外，去除基本上整个部分，由此获得III族氮化物系化合物半导体层。
呈现出第九特征的本发明提供了一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成底层，底层包括至少一层III族氮化物系化合物半导体，底层的最上层由第一III族氮化物系化合物半导体形成；蚀刻底层和衬底表面的至少一部分，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，他们包括设置在衬底表面上的底层形成的上部和不具有底层并在衬底表面内限定了一空腔的下部；以及以台地的顶面和沟渠侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体，台地和沟渠是通过蚀刻第一III族氮化物系化合物半导体以便形成诸如点状、条纹形或网格状结构的岛状结构而予以形成。在本说明书中，术语“底层”用来总体上指III族氮化物系化合物半导体单层和包含至少一个III族氮化物系化合物半导体层的多组分层。“岛状结构”的表达方法概念上指通过蚀刻所形成的台地上部的图案，但并不一定指彼此分隔开的区域。从而台地的上部在相当宽的区域上可以连续地连接到一起，而这种结构可以通过将晶片整体形成为条纹形或网格状结构而获得。沟槽的侧壁不仅指垂直于衬底平面和III族氮化物系化合物半导体表面的平面，而且指倾斜的平面。除非另外特定，这些定义等同地应用于所附的特征中。
在呈现出第十特征的本发明中，沟渠基本上所有侧壁采取{11-20}面。
呈现出第十一特征的本发明提供了一种根据如关于第九特征所述的本发明的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。如在此所使用的，术语“相同成份”从其意义上说并不排除掺杂程度上的不同(差别小于1mol％)。
呈现出第十二特征的本发明提供了一种III族氮化物系化合物半导体器件，该器件形成为设置在III族氮化物系化合物半导体层的横向外延生长部分上的上层，该III族氮化物系化合物半导体是通过如关于第九到第十一特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的。
呈现出第十三特征的本发明提供了一种III族氮化物系化合物半导体发光器件，该器件是通过在通过如关于第九到第十一特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的III族氮化物系化合物半导体层上堆叠作为上层的、不同的III族氮化物系化合物半导体层而制造。
呈现第十四特征的本发明提供了一种用于制造III族氮化物系化合物半导体衬底的方法，其包括如关于第九到第十一特征中任一项所述的制造III族氮化物系化合物半导体的方法，以及如下步骤，即，除了形成在通过横向外延生长所提供的部分之上的上层以外去除基本上整个部分，由此获得III族氮化物系化合物半导体衬底。
呈现第十五特征的本发明提供了一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成包括至少一层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体由具有大于主要元素的原子半径的原子半径的元素部分置换或掺杂；蚀刻底层，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地；以及以台地的顶面和沟渠的侧壁作用为晶核垂直并横向外延生长第二III族氮化物系化合物半导体，台地和沟渠是通过蚀刻第一III族氮化物系化合物半导体以便形成诸如点状、条纹形或网格状结构的岛状结构而形成。在本说明书中，术语“底层”用于全面涵盖III族氮化物系化合物半导体单层和包含至少一个III族氮化物系化合物半导体层的多组分层。“岛状结构”的表达方式概念上指通过蚀刻所形成的台地上部的图案，但并不一定指彼此分隔开的区域。从而，台地的上部在相当宽的区域上可以连续地连接到一起，而这种结构可以通过将晶片整体形成为条纹形或网格状结构而获得。沟槽的侧壁不仅指垂直于衬底平面和III族氮化物系化合物半导体表面的平面，而且指倾斜的平面。沟渠可以具有V形横截面，除非另外特定，这些定义等同地应用于下附的权利要求书中。
呈现出第十六特征的本发明提供了一种根据第十五特征所述的发明制造III族氮化物系化合物半导体的方法，其中，半导体包含铝(Al)或镓(Ga)作为主要元素，而较大原子半径的元素为铟(In)和铊(Tl)。
呈现第十七特征的本发明提供了一种根据第十五或第十六特征所述的发明制造III族氮化物系化合物半导体的方法，其中，半导体包含氮(N)作为主要元素，而较大原子半径的元素为磷(P)、砷(As)、锑(Sb)、或铋(Bi)。
呈现第十八特征的本发明提供了一种根据第十五到第十七特征中任一项所述的发明制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度和沟渠的深度确定为使得自侧壁的用于填埋沟渠的横向生长比自沟渠底部的用于填埋沟渠的垂直生长进行得更快。
呈现第十九特征的本发明提供了一种根据如关于第十五到第十八特征中任一项所述的发明制造III族氮化物系化合物半导体的方法，其中，进行蚀刻以便暴露衬底表面，由此形成沟渠的底部。
呈现第二十特征的本发明提供了一种根据如关于第十五到第十九特征中任一项所述的发明制造III族氮化物系化合物半导体的方法，其中，基本上沟渠所有侧壁采取{11-20}面。
呈现第二十一特征的本发明提供了一种根据如关于第十五到第二十特征中任一项所述的发明制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。如在此所使用的，术语“相同成份”从其意义上讲并不排除掺杂程度的不同(差别小于1mol％)。
呈现第二十二特征的本发明提供了一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，该III族氮化物系化合物半导体层是通过如关于第十五到第二十一特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的。
呈现第二十三特征的本发明提供了一种III族氮化物系化合物半导体发光器件，该发光器件是通过在通过如关于第十五特征到第二十一特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的III族氮化物系化合物半导体的横向外延生长部分上堆叠作为上层的不同的III族氮化物系化合物半导体层而制造。
呈现第二十四特征的本发明提供了一种如关于第十五到第二十一特征中任一项所述的制造III族氮化物系化合物半导体的方法，该方法还包括除了通过横向外延生长提供的一部分上形成的上层之外去除基本上整个部分，由此获得III族氮化物系化合物半导体层。
呈现第二十五特征的本发明提供了一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包含多组分层的底层，该多组分层包括至少三层III族氮化物系化合物半导体，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构；以及以台地的顶面和沟渠的侧壁作为晶核垂直并横向外延生长第二III族氮化物系化合物半导体，该台地和沟渠是通过蚀刻第一III族氮化物系化合物半导体以形成诸如点状、条纹形或网格状结构的岛状结构而形成的。在本说明书中，术语“底层”总体地指形成一个多组分底层的各层，而与蚀刻深度无关。“岛状结构”的表达方式概念上指通过蚀刻所形成的台地上部的图案，但并不一定指彼此分隔开的区域。从而，台地的上部在相当宽的区域上可以连续地连接到一起，而这种结构可以通过将晶片整体形成为条纹形或网格状结构而获得。沟槽的侧壁不仅指垂直于衬底平面和III族氮化物系化合物半导体表面的平面，而且指倾斜的平面。沟渠可以具有V形横截面。除非另外特定，这些定义等同地应用于下附的权利要求书中。
呈现第二十六特征的本发明提供了一种如关于第二十五特征所述的制造III族氮化物系化合物半导体的方法，其中，底层包括一单元的任意数量的重复，该单元包括具有III族氮化物系化合物半导体并在单晶不能生长的温度下形成的缓冲层、和在单晶可以生长的温度下形成的III族氮化物系化合物半导体层。如在此所使用的，“单晶不能生长”的表达方式指所形成的半导体为无定形的或多晶的情况。
呈现第二十七特征的本发明提供了一种如关于第二十六特征所述的制造III族氮化物系化合物半导体的方法，其中，缓冲层在200～600℃或1000～1180℃下形成。
呈现第二十八特征的本发明提供了一种如关于第二十六或二十七特征所述的制造III族氮化物系化合物半导体的方法，其中，缓冲层包括AlxGa1-xN(0≤x≤1)。
呈现第二十九特征的本发明提供了一种根据如关于第二十五到第二十八特征中任一项所述的发明制造III族氮化物系化合物半导体的方法，其中，进行蚀刻以暴露出衬底的表面，由此形成沟渠的底部。
呈现第三十特征的本发明提供了一种如关于第二十五到第二十九特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度和沟渠的深度确定成使得自侧壁的用于填埋沟渠的横向生长比自沟渠底部用于填埋沟渠的垂直生长进行得快。
呈现第三十一特征的本发明提供了一种如关于第二十五到第三十特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，基本上沟渠所有侧壁采取{11-20}面。
呈现第三十二特征的本发明提供了一种根据如关于第二十五特征到第三十一特征中任一项所述的发明的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。如在此所使用的，术语“相同成份”从其意义上讲并不排除掺杂程度的不同(差别小于1mol％)。
呈现第三十三特征的本发明提供了一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体的横向外延生长部分上设置的上层，该III族氮化物系化合物半导体是通过如关于第二十五特征到第三十二特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的。
呈现第三十四特征的本发明提供了一种III族氮化物系化合物半导体发光器件，该器件是通过在由如关于第二十五特征到第三十三特征中任一项所述的制造III族氮化物系化合物半导体的方法所制造的III族氮化物系化合物半导体层的横向外延生长部分上堆叠作为上层的不同的III族氮化物系化合物半导体层而制造。
呈现第三十五特征的本发明提供了一种制造III族氮化物系化合物半导体衬底的方法，该方法包括如关于第二十五特征到第三十四特征中任一项所述的制造III族氮化物系化合物半导体的方法，并且还包括除了形成在通过横向外延生长所提供的部分上的上层之外，基本上去除整个部分，由此获得III族氮化物系化合物半导体层。
呈现第三十六特征的本发明提供了一种如关于第八特征或第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，差异层为衬底表面内设置的空腔的底部。
呈现出第三十七特征的本发明提供了一种如关于第六特征所述的III族氮化物系化合物半导体，其中，差异层为衬底表面内设置的空腔的底部。
呈现出第三十八特征的本发明提供了一种如关于第八特征或第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第三十九特征的本发明提供了一种如关于第六特征所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十特征的本发明提供了一种如关于第八特征或第一到第五特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在该多组分层中最上层由第一III族氮化物系化合物半导体形成。
呈现第四十一特征的本发明提供了一种如关于第六特征所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在该多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第四十二特征的本发明提供了一种如关于第十四特征或第九到第十一特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十三特征的本发明提供了一种如关于第十二特征所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十四特征的本发明提供了一种如关于第三十五特征或第二十五到三十二特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，台地/沟渠是由将衬底表面通过去除底层而暴露出来或是由去除底层而形成，由此在衬底内形成空腔部分。
呈现第四十五特征的本发明提供了一种如关于第三十三特征所述的III族氮化物系化合物半导体器件，其中，台地/沟渠是由将衬底表面通过去除底层而暴露出来或是由去除底层而形成，由此在衬底内形成空腔部分。
呈现第四十六特征的本发明提供了一种如关于第三十五特征或第二十五到三十二特征中任一项所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十七特征的本发明提供了一种如关于第三十三特征所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十八特征的本发明提供了一种如关于第三十六特征所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第四十九特征的本发明提供了一种如关于第三十七特征所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
呈现第五十特征的本发明提供了一种如关于第四十二特征所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十一特征的本发明提供了一种如关于第四十三特征所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十二特征的本发明提供了一种如关于第三十八特征所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十三特征的本发明提供了一种根据如关于第三十九特征所述的发明的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十四特征的本发明提供了一种如关于第三十六特征所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十五特征的本发明提供了一种如关于第三十七特征所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十六特征的本发明提供了一种如关于第四十八特征所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十七特征的本发明提供了一种如关于的四十九特征所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
呈现第五十八特征的本发明提供了一种如关于第三十七、第三十九、第四十一、第四十三、第四十五、第四十七、第四十九、第五十一、第五十三和第五十五特征中任一项所述的III族氮化物系化合物半导体发光器件，该器件为发光器件。
下面将参照图1描述制造本发明的III族氮化物系化合物半导体的方法示例的概要。虽然图1示出了伴随有衬底1和缓冲层2的各层以便于相关从属权利要求的描述和理解，但是衬底1和缓冲层2并非本发明的主要元件，这是由于本发明是通过采用具有垂直方向的线位错的III族氮化物系化合物半导体来制造包括减少垂直方向线位错的区域的III族氮化物系化合物半导体。本发明的操作要点和效果将参照如下的实施例加以描述，该实施例中，具有垂直方向(垂直于衬底表面的方向)的线位错的第一III族氮化物系化合物半导体层31通过缓冲层2设置在衬底1上。在这个实施例中，缓冲层2作用为“差异层”。
如图1A所示，第一III族氮化物系化合物半导体层31形成在缓冲层2上，并加以蚀刻，由此形成诸如点状、条纹形或网格状结构的岛状结构，以便提供沟渠/台地，从而缓冲层(差异层)2在沟渠的底部暴露出来。由此，第二III族氮化物系化合物半导体层32可以以台地的顶面和沟渠的侧壁/各侧壁作为晶核垂直并横向外延生长，由此填埋沟渠并也使该层向上生长。在这种情况下，可以在通过横向外延生长而形成的第二III族氮化物系化合物半导体32的上部内防止包含在III族氮化物系化合物半导体层31内的线位错的扩散，并且线位错得以减少的区域设置在如此填埋的沟渠上(第一特征)。从而，线位错在通过以沟渠的侧壁作为晶核而横向生长所形成的部分内不会在垂直方向扩散。如果外延生长在III族氮化物系化合物半导体层31或缓冲层2(差异层)与第二III族氮化物系化合物半导体32之间的交接处基本不产生不连续，那么与具有绝缘体等制成的掩模的类似结构相比，相对于在垂直方向(垂直于衬底1表面的方向)的电流，不会产生由于不连续部分造成的电阻。此外，可以制造稳定的结构。
当用于填埋沟渠的第二III族氮化物系化合物半导体32未从缓冲层2(差异层)，即沟渠的底部沿垂直方向外延生长，或这种外延生长的速率非常低时，会发生如下情况，即自彼此面对的沟渠侧壁开始的横向外延生长前沿更快速地汇合。在如此填埋的III族氮化物系化合物半导体32的上部内，线位错不会从缓冲层2(差异层)扩散，或者扩散被显著抑制，由此提供了显著高质量的结晶区域(第二特征)。在这种情况下，如图1C所示，空腔保留在差异层上，而在空腔之上，自作用为晶核的沟渠两侧壁上生长的第二III族氮化物系化合物半导体32的生长前沿汇合。
当III族氮化物系化合物半导体层31的形成的侧壁采取{11-20}面时，可以容易实现上述快速的横向外延生长(第三特征)。在横向外延生长过程中，至少生长前沿的上部可以保持{11-20}面。当第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同成份时，可以容易实现快速的外延横向生长(第四特征)。当差异层是由具有与第一III族氮化物系化合物半导体不同的成份的第三III族氮化物系化合物半导体形成时，在初始阶段，自差异层的垂直生长可得以最小化(第五特征)。
通过上述步骤，自第一III族氮化物系化合物半导体层31扩散的线位错得以防止，由此提供了一个稳定的结构，并且可以形成第二III族氮化物系化合物半导体32，而不会由于不连续界面而增大电阻。虽然图1示出垂直于衬底平面的沟渠侧壁，但是本发明不局限于此，而侧壁可以是倾斜的平面。沟渠可以具有V形横截面。这些特征等同地应用于以下的描述中。
通过将器件形成为经由上述步骤而制造的III族氮化物系化合物半导体层的横向外延生长部分上的上层，可以提供这样的半导体器件，即该器件具有包含较少缺陷的层并被赋予较高的迁移率(第六特征)。
通过将作为上层的发光元件堆叠在通过上述步骤制造的III族氮化物系化合物半导体层的横向外延生长部分上，可以提供一种被赋予较长寿命和改善的LD阈值的发光器件(第七特征)。
通过选择性地从其他各层中分离形成在通过以上步骤获得的III族氮化物系化合物半导体层中的横向外延生长提供的一部分上的上层，可以制造高结晶度的III族氮化物系化合物半导体，其中显著抑制了诸如位错的晶体缺陷(第八特征)。在这方面，为了制造方便的缘故，“去除基本上整个部分”的表达方式并不排除包含线位错的部分在一定程度上存在的情况。
将参照图12描述本发明的制造III族氮化物系化合物半导体的方法的另一示例的概要。虽然图12示出伴随有衬底2001和缓冲层2002的各层，以便于对如有关其他特征所述的相关发明的描述和理解，但是，衬底2001和缓冲层2002并非本发明的主要元件，这是由于本发明是要通过采用具有垂直方向线位错的III族氮化物系化合物半导体制造包括垂直方向的线位错得以减少的区域的III族氮化物系化合物半导体层。接着，将参照图12A所示的实施例描述本发明的工作要点和效果，在图12A中，具有垂直方向(垂直于衬底表面的方向)的线位错的第一III族氮化物系化合物半导体层2031经由缓冲层2002设置在衬底2001的表面上。在这个实施例中，底层是由缓冲层2002和第一III族氮化物系化合物半导体层2031形成。
如图12B所示，蚀刻底层和衬底2001，由此形成诸如点状、条纹形和网格状结构的岛状结构，以便提供台地/沟渠。每个沟渠的底部是衬底2001内设置的空腔的底部。如图12C所示，以包括缓冲层2002和第一III族氮化物系化合物半导体层2031的底层作用为晶核，第二III族氮化物系化合物半导体层2032垂直并横向外延生长。以上述方式，第二III族氮化物系化合物半导体层2032以台地的顶面2031a和沟渠的侧壁2031b作用为晶核而垂直并横向外延生长，由此填埋沟渠并为衬底2001内设置的沟渠的顶面2001a提供空腔，同时外延生长沿垂直方向实现。在这种情况下，在通过横向外延生长的第二III族氮化物系化合物半导体层2032的上部内可以防止包含在第一III族氮化物系化合物半导体层2031内的线位错的扩散，并且在如此填埋的沟渠内提供了线位错得以减少的区域(第九特征)。从而，以侧壁/各侧壁2031b作用为晶核，可以立即实现横向外延生长。具体地说，在采用掩模的传统ELO中，侧壁的高度比生长晶核部分的高度大相应于掩模厚度的量，而晶体生长在垂直方向进行对应于掩模厚度那么长，并然后回转到掩模的顶面上，由此开始横向生长。结果，生长的晶体在生长方向变化的掩模边缘处扭曲，由此导致位错。在本发明中，第二III族氮化物系化合物半导体层2032在衬底2001内的沟渠之上以不同于其中生长方向沿着掩模改变的方式横向生长，由此从晶体中去除了应变，抑制了位错的发生。另外，生长可以进行成使得空腔设置在衬底2001内的沟渠和第二III族氮化物系化合物半导体层2032之间。于是，可以抑制衬底2001内的沟渠所导致的应变，由此形成更优良质量的晶体。在其中生长方向沿着掩模改变的传统的ELO中，自作用为晶核的两侧壁生长的层在中心位置汇合。在这种情况下，公知的是，两个层的晶轴彼此稍微倾斜。这种倾斜的产生可以通过在衬底2001内的沟渠和第二III族氮化物系化合物半导体层2032之间提供一空腔来加以防止。从而，可以提供一个比传统方法中所获得的更高质量的横向生长层。
当III族氮化物系化合物半导体层2031形成的沟渠的侧壁采取{11-20}面时，可以轻易实现上述快速横向外延生长(第十特征)。在横向外延生长过程中，至少生长前沿的上部保持{11-20}面。当第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同成份时，可以容易实现快速横向生长(第十一特征)。
通过如上所述的步骤，可以提供第二III族氮化物系化合物半导体2032，其中，自第一III族氮化物系化合物半导体层2031扩散的线位错得以防止。虽然图12示出沟渠的侧壁垂直于衬底平面，本发明不局限于此，而是侧壁可以为倾斜平面。
通过在通过上述步骤横向外延生长所形成的III族氮化物系化合物半导体层的一部分上形成作为上层的器件元件，可以提供一种这样的半导体器件，该器件具有包含较少缺陷并被赋予以高迁移率的层(第十二特征)。
通过将作为上层的发光元件堆叠在通过上述步骤形成的III族氮化物系化合物半导体层上，可以提供一种被赋予以提高的寿命且改善的LD阈值的发光器件(第十三特征)。
通过从其他各层中选择性地将形成在III族氮化物系化合物半导体层的通过上述步骤横向外延生长所提供的一部分上的上层分离，可以制造高结晶度的III族氮化物系化合物半导体，其中，显著抑制了诸如位错的晶体缺陷(第十四特征)。在这方面，为了制造方便的缘故，“去除基本上整个部分”的表达方式并不排除一定程度上存在包含线位错的部分的情况。
将参照图19描述本发明的制造III族氮化物系化合物半导体的方法另一示例的概要。虽然图19示出了伴随有衬底3001和缓冲层3002的各层，以便于如关于其他特征所述的相关方面的描述和理解，但是衬底3001和缓冲层3002并非本发明的主要元件，这是由于本发明是要通过采用具有垂直方向线位错的III族氮化物系化合物半导体制造如下的III族氮化物系化合物半导体层，后者包括其中减少了垂直方向线位错的区域。本发明的工作要点和效果将参照如下的实施例加以描述，在该实施例中，具有垂直方向(垂直于衬底表面的方向)的线位错的第一III族氮化物系化合物半导体层3031经由缓冲层3002设置在衬底3001的表面上。
第一III族氮化物系化合物半导体层3031具有由原子半径大于主要元素的元素部分置换或掺杂。这意味着，当形成氮化镓(GaN)层时，引入原子半径大于镓(Ga)的III族元素，如铟(In)，和/或原子半径大于氮(N)的V族元素，如磷(P)。通过这种引入，由氮原子的缺陷所诱发的晶体膨胀应变(crystalline expansion strain)可以通过压缩应变加以补偿，由此使得第一III族氮化物系化合物半导体层3031的结晶度得以改善。如图19A所示，蚀刻结晶度得以改善的第一III族氮化物系化合物半导体层3031，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供了沟渠/台地，由此衬底3001的表面在沟渠底部处暴露出来。从而，第二III族氮化物系化合物半导体层3032可以通过具有良好结晶度的并用作晶核的台地的顶面和沟渠的侧壁/各侧壁垂直并横向外延生长，由此填埋沟渠，并也在垂直方向生长该层。如果垂直生长不从衬底3001所暴露的表面发生或者垂直生长的速率较低，那么就可以在通过横向外延生长的第二III族氮化物系化合物半导体层3032的该部分内防止包含在III族氮化物系化合物半导体3031内的线位错的扩散，而其中减少线位错的区域设置在被填埋的沟渠上(第十五、第十六、第十七以及第十八特征)。
当设置在台地顶部上的上部从由原子半径大于主要元素的元素掺杂的III族氮化物系化合物半导体层生长时，与半导体层未被掺杂的情况相比，线位错得以明显抑制。从而，以被掺杂以大原子半径的元素并具有良好结晶度的第一III族氮化物系化合物半导体层作用为晶核，通过外延生长，整体上的线位错可以得以减少，并且可以制造具有其中显著抑制了线位错的区域的III族氮化物系化合物半导体。这是由于线位错在通过横向外延生长所形成的部分内的扩散由以包含较少线位错的区域作用为晶核的横向外延生长而得以互相作用地抑制。
图19没有示出第二III族氮化物系化合物半导体3032从作用为沟渠底部的衬底3001的表面上的垂直外延生长。然而，垂直生长可以根据条件而任意发生。因此，在通过以沟渠侧壁/各侧壁作为晶核的横向生长所形成的部分内，线位错不沿垂直方向扩散。如果在外延生长过程中，在第一III族氮化物系化合物半导体层3031和第二III族氮化物系化合物半导体3032之间的界面处内未设置相当大的不连续，则与具有绝缘体等制成的掩模的类似结构相比，相对于垂直方向上(垂直于衬底3001表面的方向上)的电流来说不会产生不连续部分造成的电阻。此外，可以制造一种稳定的结构。另外，可以防止由于采用绝缘体等制成的掩模而产生的线位错沿着绝缘体扩散。
至于通过蚀刻形成的沟渠/台地，沟渠底部的宽度和台地的高度确定成使得自侧壁/各侧壁的用于填埋沟渠的横向生长比自沟渠底部的用于填埋沟渠的垂直生长进行得快。简要地说，基于外延条件设计沟渠/台地是至关重要的(第十八特征)。从而，如果衬底3001的表面不暴露，可以通过适当设计沟渠/台地和外延条件来防止线位错向用于填埋沟渠的第二III族氮化物系化合物半导体3032扩散。参照图20和21描述该特征。图20示出缓冲层3002暴露于沟渠底部的情况，图21示出第一III族氮化物系化合物半导体层3031作用为沟渠底部的情况，即，沟渠未穿透第一III族氮化物系化合物半导体层3031。如图20和21所示，即使在垂直外延生长自沟渠底部发生的情况下，沟渠底部的宽度和沟渠的高度确定成使得自侧壁/各侧壁的用于填埋沟渠的横向生长比自沟渠底部的垂直生长进行得快，仍可以由此实现目的。图20和21中每一幅示出了自沟渠底部的垂直外延生长。然而，如果基本上没有垂直外延生长自沟渠底部发生，那么生长的特征变得与图19中的类似。
当III族氮化物系化合物半导体层3031的侧壁采取{11-20}面时，上述快速横向外延生长可以轻易实现(第二十特征)。在横向外延生长过程中，至少生长前沿的上部保持{11-20}面。当第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份时，快速横向外延生长可以轻易实现(第二十一特征)。
通过如上所述的步骤，防止了自第一III族氮化物系化合物半导体层3031扩散的线位错，由此提供了一种稳定的结构，而可以形成第二III族氮化物系化合物半导体层3032，且不存在不连续界面而造成的电阻。虽然图19示出了沟渠侧壁垂直于衬底平面，但是本发明不局限于此，而是侧壁可以为倾斜平面。沟渠可以具有V形横截面。这些特征等同地应用于下面的描述。
通过将器件形成为通过上述步骤制造的III族氮化物系化合物半导体层的横向外延生长部分上的上层，可以获得如下的半导体器件，即该器件具有包含较少缺陷并被赋予较高迁移率的层(第二十二特征)。
通过将作为上层的发光元件堆叠在通过上述步骤的横向外延生长而形成的III族氮化物系化合物半导体层的部分上，可以提供一种如下的发光器件，该器件被赋予以提高的寿命以及改善的LD阈值(第二十三特征)。
通过从其他各层中选择性地分离形成在III族氮化物系化合物半导体层的通过上述步骤的横向外延生长所形成的部分上的上层，可以制造一种高结晶度的III族氮化物系化合物半导体，在该半导体中，诸如位错的晶体缺陷得以显著抑制(第二十四特征)。
在这方面，为了制造方便的缘故，“去除基本上整个部分”的表达方式并不排除一定程度上存在包含线位错的部分的情况。
下面将参照图29描述本发明的制造III族氮化物系化合物半导体的方法另一示例的概要。虽然图29示出伴随有衬底4001的各层以便于相关从属权利要求的描述和理解，但是衬底4001并非本发明的主要元件，这是由于本发明是要通过采用具有垂直方向线位错的III族氮化物系化合物半导体制造如下的III族氮化物系化合物半导体层，即后者具有其中减少了垂直方向线位错的区域。
如图29A所示，底层形成在衬底上，底层包括多个缓冲层及在缓冲层上外延生长的III族氮化物系化合物半导体层的单元的重复。由于缓冲层4021和4023是在单晶不能生长的温度下形成，因此缓冲层4021和4023阻止了线位错，由此形成III族氮化物系化合物半导体层4031的高结晶度的最上层，其中在该层顶面附近线位错得以越发地抑制。蚀刻如此形成的底层4020，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供了沟渠/台地，以便衬底4001的表面在沟渠的底部处暴露出来(图29A)。从而，以台地顶面和沟渠的侧壁为晶核，第二III族氮化物系化合物半导体层4032从高结晶度的III族氮化物系化合物半导体层4031上垂直并横向外延生长，由此填埋了沟渠，并也在垂直方向生长该层。如果垂直生长没有自衬底4001的暴露表面发生，或者垂直生长速率较小，那么就在通过横向外延生长形成的第二III族氮化物系化合物半导体层4032该部分内防止了包含于III族氮化物系化合物半导体层4031内的线位错的扩散，由此在所填埋的沟渠上提供了其中减少了线位错的区域(第二十五、第二十六和第二十九特征)。
当作用为设置在台地顶部上的上部的III族氮化物系化合物半导体层形成在包括多组分层的底层上时，与其中未提供底层的情况相比，线位错得以明显抑制。从而，以包括单晶层以及在单晶不能生长的温度下形成的缓冲层的任意数量单元的重复的III族氮化物系化合物半导体底层的最上部的高结晶度的第一III族氮化物系化合物半导体层作用为晶核，通过外延生长，可以减少整体上的线位错，并且可以制造具有其中显著抑制了线位错的区域的III族氮化物系化合物半导体。这是由于以包含较少线位错的区域作用为晶核，在通过横向外延生长而形成的部分内的线位错的扩散由横向外延生长而得以相互作用地抑制。
图29未示出第二III族氮化物系化合物半导体4032自沟渠底部的垂直外延生长。然而，垂直生长可以根据条件随意发生。因此，线位错在通过以沟渠侧壁/各侧壁作用为晶核、横向生长形成的部分内不会在垂直方向扩散。如果在外延生长过程中第一III族氮化物系化合物半导体层4031和第二III族氮化物系化合物半导体层4032之间的界面处基本上没有产生不连续，那么与具有绝缘体等制成的掩模的类似结构相比，相对于垂直方向(垂直于衬底4001表面的方向)的电流来说不会产生由不连续部分造成的电阻。此外，可以制得稳定的结构。另外，可以防止由于采用绝缘体等制成的掩模所造成的线位错沿着绝缘体的扩散。
构成底层的缓冲层优选地在相对低的温度下形成，即200～600℃，或者相反，在较高温度下形成，即1000～1180℃。通过采用这种温度，不会形成线位错容易在其中扩散的单晶层，由此抑制了线位错(第二十七特征)。
当缓冲层是通过利用含铝(Al)III族氮化物系化合物半导体形成时，可以容易地形成多晶层。通过采用缓冲层，作用为用于横向外延生长的晶核的单晶层内的线位错可以得以抑制，提供了较大的协同(synergistic)效果(第二十八特征)。
在通过蚀刻形成的沟渠/台地方面，沟渠底部的宽度和台地的高度确定为使得自侧壁/各侧壁的用于填埋沟渠的横向生长比自沟渠底部的用于填埋沟渠的垂直生长进行得快。简要地说，沟渠/台地基于外延条件加以设计是至关重要的(第三十特征)。从而，如果衬底4001的表面未暴露，也可以通过适当地设计沟渠/台地和外延条件，防止线位错向用于填埋沟渠的第二III族氮化物系化合物半导体4032的扩散。该特征将参照图30和31加以描述。图30示出了直接设置在最上部III族氮化物系化合物半导体层4031之下的缓冲层4023未暴露于沟渠的底部的情况。图31示出了最上部III族氮化物系化合物半导体层4031作用为沟渠的底部的情况，即沟渠未穿透第一III族氮化物系化合物半导体层4031。如图30和31所示，即使在垂直外延生长从沟渠底部发生的情况下，沟渠底部的宽度和台地的高度确定为使得自沟渠侧壁/各侧部的用于填埋沟渠的横向外延生长比自沟渠底部的垂直生长进行得快，从而实现该目的。图30和31中每一幅示出了自沟渠底部上的垂直外延生长。然而，如果基本上没有垂直外延生长自沟渠底部发生，那么生长特征变得与图29中的类似。
当III族氮化物系化合物半导体层4031形成的侧壁采取{11-20}面时，上述快速横向外延生长可以容易实现(第三十一特征)。在横向外延生长过程中，至少生长前沿的上部可以保持{11-20}面。当第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同成份时，可以容易实现快速横向生长(第三十二特征)。
通过如上所述的步骤，防止了自第一III族氮化物系化合物半导体层4031扩散的线位错，由此提供了一种稳定的结构，并且可以形成第二III族氮化物系化合物半导体4032，而不会由于不连续界面造成电阻增大。虽然图29示出沟渠的侧壁垂直于衬底平面，但是本发明不局限于此，而是沟渠的侧壁可以为倾斜的平面。沟渠可以具有V形横截面。这些特征将等同地应用于下面的描述中。
通过在通过上述步骤制造的III族氮化物系化合物半导体层的横向外延生长部分上形成作为上层的器件，可以提供一种如下的半导体器件，即，该器件具有包含较少缺陷并且被赋予以高迁移率的层(第三十三特征)。
通过将作为上层的发光元件堆叠在通过上述步骤制造的III族氮化物系化合物半导体的横向外延生长部分上，可以提供一种如下的发光器件，即，该器件被赋予以提高的寿命和改善的LD阈值(第三十四特征)。
通过从其他各层中选择性地分离出形成在通过横向外延生长在通过上述步骤获得的III族氮化物系化合物半导体层内提供的部分上形成的上层，可以制造如下的高结晶度的III族氮化物系化合物半导体，其中诸如位错的晶体缺陷得以显著抑制(第三十五特征)。在这方面，为了制造方便的缘故，“去除基本上整个部分”并不排除包含线位错的部分在一定程度上存在的情况。
附图说明
图1是示出根据本发明第一实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图2是示出根据本发明第二实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图3是示出根据本发明第三实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图4是示出根据本发明第四实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图5是示出根据本发明第五实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图6是示出根据本发明第六实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图7是局部示出根据本发明第七实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图8是示出根据本发明第七实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图9是示出根据本发明第八实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图10是示出根据本发明第九实施例的蚀刻第一III族氮化物系化合物半导体的示例的示意图；
图11是示出蚀刻第一III族氮化物系化合物半导体的另一示例的示意图；
图12是示出根据本发明第十实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图13是示出根据本发明第十一实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图14是示出根据本发明第十二实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图15是示出根据本发明第十三实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图16是示出根据本发明第十四实施例的制造III族氮化物系化合物半导体发光器件的各步骤的一系列剖面图；
图17是示出根据本发明第十四实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图18是示出根据本发明第十五实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图19是示出根据本发明第十六实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图20是示出根据本发明第十七实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图21是示出根据本发明第十八实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图22是示出根据本发明第十九实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图23是示出根据本发明第二十实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图24是示出根据本发明第二十一实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图25是示出根据本发明第二十二实施例的制造III族氮化物系化合物半导体发光器件的各步骤的一系列剖面图；
图26是示出根据本发明第二十二实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图27是示出根据本发明第二十三实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图28是示出根据本发明第二十四实施例的蚀刻第一III族氮化物系化合物半导体的示例的示意图；
图29是示出根据本发明第二十五实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图30是示出根据本发明第二十六实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图31是示出根据本发明第二十七实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图32是示出根据本发明第二十八实施例的制造III族氮化物系化合物半导体的各步骤的一系列剖面图；
图33是示出根据本发明第二十九实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图34是示出根据本发明第三十实施例的III族氮化物系化合物半导体发光器件的结构的剖面图；
图35是示出根据本发明的三十一实施例的蚀刻第一III族氮化物系化合物半导体的示例的示意图；以及
图36是示出在根据传统制造方法制造的III族氮化物系化合物半导体内扩散的线位错的剖面图。
具体实施方式
实施本发明的第一优选方式
图1示意性示出了用于实施本发明的制造III族氮化物系化合物半导体的方法的方式。图1示出其中缓冲层2为“差异层”的一个示例。形成衬底1、缓冲层2(差异层)以及第一III族氮化物系化合物半导体层31，随之以进行蚀刻，以形成沟渠(图1A)。作为蚀刻的结果，形成台地和沟渠，未蚀刻的表面形成台地的顶部，并且形成沟渠的侧壁和底部(底面)。侧壁例如为{11-20}面。接着，在横向外延生长的条件下，第二III族氮化物系化合物半导体32在沟渠的侧壁和台地的顶面作用为晶核的同时外延生长。金属有机化合物的生长方法能够轻易实现在生长前沿保持{11-20}面的同时横向外延生长。第二III族氮化物系化合物半导体32的自沟渠侧壁横向生长的各部分不受线位错从差异层(缓冲层)2扩散的影响(图1B)。蚀刻的形式和横向外延生长的条件确定成使得从沟渠相对的侧壁伸出的横向生长的前沿在沟渠底部之上汇合，由此在形成于沟渠底部之上的第二III族氮化物系化合物半导体32内抑制了线位错(图1C)。
如图2所示，底层可以包括多个形成在衬底之上的缓冲层及在缓冲层上外延生长的III族氮化物系化合物半导体层的单元的重复。图2示出了其中依次形成了缓冲层21、III族氮化物系化合物半导体22、缓冲层23和III族氮化物系化合物半导体31，并且III族氮化物系化合物半导体31蚀刻成使得缓冲层23在沟渠底部处暴露出来的示例。此外，制造方法可以为：在对应于图2A的步骤中，蚀刻进行得比III族氮化物系化合物半导体层31的厚度更深，直到缓冲层21在沟渠底部处暴露出来为止(图3)。在各种情况下，III族氮化物系化合物半导体层32形成在沟渠底部之上的部分主要通过在作为台地顶层的III族氮化物系化合物半导体层31作用为晶核的同时横向外延生长而形成，由此变成其中抑制了垂直扩散的线位错的区域。其他所要产生的效果与关于图1的情况的先前描述相类似。
实施本发明的第二优选方式
图12示意性示出了用于实施本发明的制造III族氮化物系化合物半导体的方法的方式。缓冲层2002和第一III族氮化物系化合物半导体层2031形成在衬底2001上，由此形成底层(图12A)。蚀刻底层和衬底2001以形成台地和沟渠(图12B)。接着，第二III族氮化物系化合物半导体层2032通过横向外延生长而形成(图12C)。图12C假设横向外延生长前沿例如为{11-20}面；然而，本发明不局限于此。在图12C的横向生长步骤中，通过生长温度和压力以及所要提供的材料的III/V比率的优化，横向生长可以比垂直生长快很多。横向外延生长条件确定成使得在台地顶面形成的底层作用为晶核的同时而进行的横向生长前沿在衬底2001内蚀刻的沟渠之上汇合，由此在衬底2001内蚀刻的沟渠之上所形成的第二III族氮化物系化合物半导体2032的区域内抑制了线位错(图12D)。
实施本发明的第三优选方式
图19示意性示出了用于实施本发明的制造III族氮化物系化合物半导体的方法的方式。图19示出了其中掺杂有较大原子半径(尤其是铟(In))的元素的氮化镓(GaN)经由缓冲层3002形成在衬底3001上的示例。图19示出了其中衬底3001的表面在沟渠底部处暴露出来的示例(图19A)。形成衬底3001、缓冲层3002、以及掺杂有铟(In)的第一III族氮化物系化合物半导体(GaN)层3031。由于第一III族氮化物系化合物半导体(GaN)层3031掺杂有铟(In)，铟原子半径大于作为该层主要成份元素的镓(Ga)的原子半径，因此该层3031呈现出非常好的结晶度，这是由于压缩应变补偿了氮原子缺失所造成的晶体膨胀应变。然后进行蚀刻以形成沟渠(图19A)。作为蚀刻的结果，形成了台地和沟渠；未蚀刻的表面形成台地的顶部；并形成了沟渠的侧壁和底部(底面)，衬底3001的表面在该处暴露出来。侧壁例如为{11-20}面。接着，在横向外延生长条件下，第二III族氮化物系化合物半导体3032在呈现出良好结晶度的沟渠的侧壁和台地顶面作用为晶核的同时外延生长。金属有机生长方法能够轻易实现在生长前沿保持{11-20}面的同时横向外延生长。第二III族氮化物系化合物半导体3032自沟渠侧壁横向生长的部分免受线位错从衬底3001表面上扩散的影响(图19B)。蚀刻的形式和横向外延生长条件确定为使得从呈现出良好结晶度的沟渠的相对侧壁伸出的横向生长前沿在沟渠底部之上汇合，由此在通过蚀刻形成的沟渠底部之上形成的第二III族氮化物系化合物半导体3032的各区域内抑制了线位错(图19C)。与下面将描述的衬底3001不暴露的情况相反，当衬底3001暴露出来时，第一III族氮化物系化合物半导体可以呈现较小的厚度。
如图20所示，制造方法可以为：在对应于图19A的步骤的步骤中，蚀刻进行为掺杂有较大原子半径的元素的III族氮化物系化合物半导体层3031厚度那么深，从而在沟渠底部暴露出缓冲层3002(图20A)。同样，如图21所示，制造方法可以采用浅蚀刻，以便沟渠的底部形成在掺杂有较大原子半径元素的第一III族氮化物系化合物半导体层3031中(图21A)。此外，如图22所示，底层可以包括多个形成在衬底上的缓冲层和在缓冲层上外延生长的III族氮化物系化合物半导体层的单元的重复。图22示出了其中依次形成了缓冲层3021、III族氮化物系化合物半导体3022、缓冲层3023、以及掺杂有较大原子半径的元素的III族氮化物系化合物半导体3031，并且III族氮化物系化合物半导体3031被蚀刻成使得衬底3001在沟渠底部暴露出来的示例。在上述任一种情况下，III族氮化物系化合物半导体层3032形成在沟渠底部之上的各部分主要是通过横向外延生长在作为台地顶层并掺杂有较大原子半径的元素的III族氮化物系化合物半导体层3031作用为晶核的同时形成的，由此变成其中抑制了垂直扩散的线位错的区域。所要产生的其他效果与前面相对于图19的情况所描述的类似。
实施本发明的第四优选方式
图29示意性示出了用于实施本发明的制造III族氮化物系化合物半导体的方法的方式。形成在衬底上的底层包括缓冲层和在缓冲层上外延生长的III族氮化物系化合物半导体层的单元的重复。如图29所示，第一缓冲层4021、III族氮化物系化合物半导体4022、第二缓冲层4023以及III族氮化物系化合物半导体4031依次形成，由此形成底层。蚀刻底层4020以形成台地和沟渠。图29示出其中衬底4001的表面在沟渠底部暴露出来的示例(图29A)。未蚀刻表面形成台地顶部，并形成沟渠侧壁和底部(底面)。侧壁例如为{11-20}面。接着，在横向外延生长的条件下，第二III族氮化物系化合物半导体4032在沟渠的侧壁和台地的顶面作用为晶核的同时外延生长。金属有机生长方法能够轻易实现在生长前沿保持{11-20}面的同时横向外延生长。从而，当自沟渠侧壁的横向外延生长在自衬底4001表面的垂直生长不存在或非常缓慢的情况下进行时，线位错难于从沟渠底部扩散到第二III族氮化物系化合物半导体4032上(图29B)。蚀刻的形式和横向外延生长条件确定成使得从沟渠的相对侧壁伸出的横向生长前沿在沟渠底部之上汇合，由此在第二III族氮化物系化合物半导体4032的形成在沟渠底部之上的部分内线位错被抑制到相当高的程度(图27C)。与下面描述的衬底4001未暴露的情况不同，第一III族氮化物系化合物半导体层可以采取较小的厚度。
如图30所示，第二缓冲层4023可以暴露在沟渠底部处。此外，制造方法可以为：在对应于图30A所示的步骤的步骤中，蚀刻进行得比III族氮化物系化合物半导体层4031的厚度浅，从而沟渠的底部形成在III族氮化物系化合物半导体层4031内(图31)。在每种情况下，III族氮化物系化合物半导体层4032的形成在沟渠底部之上的部分都主要是在作为台地顶层的III族氮化物系化合物半导体层4031作用为晶核的同时通过横向外延生长而形成，由此变成了其中抑制垂直扩散的线位错的区域。要产生的其他效果与前面相对于图29的描述相类似。值得注意的是，在自沟渠底部的垂直生长不可避免时，沟渠的深度和宽度的关系设计成使得沟渠在由垂直生长填满之前通过横向外延生长填充。
上述用于实施本发明的第一到第四方式可以如下所述地加以选择和改进。下面给出的描述对于用于实施本发明的第一到第四方式来说是通用的。
1.衬底类型
当要形成包括衬底和III族氮化物系化合物半导体的叠层时，衬底可以为蓝宝石、硅(Si)、碳化硅(SiC)、尖晶石(MgAl2O4)、ZnO、MgO等的无机晶体衬底，并可以使用诸如磷化镓或砷化镓半导体的III-V族化合物半导体或者诸如氮化镓(GaN)半导体的III族氮化物系化合物半导体。
2.生长方法和缓冲层
用于形成III族氮化物系化合物半导体层的优选方法为金属有机化合物化学气相沉积(MOCVD)或者金属有机气相外延生长(MOVPE)。然而，可以利用分子束外延(MBE)、卤化物气相外延(卤化物VPE)、液相外延(LPE)等。同样，各层可以通过不同的生长方法来形成。
当III族氮化物系化合物半导体层例如要形成在蓝宝石衬底上，以给该层赋予良好的结晶度时，优选地形成缓冲层，以为了校正与蓝宝石衬底的晶格失配的目的。当使用其它材料的衬底时，也优选地采用缓冲层。缓冲层优选地为低温下形成的III族氮化物系化合物半导体AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)，更优选地为AlxGa1-xN(0≤x≤1)。这个缓冲层可以为单层或包括不同成份的各层的多组分层。缓冲层可以在380～420℃的低温的形成或在1000～1180℃下通过MOCVD形成。另外，AlN缓冲层可以利用DC磁控溅射装置通过反应溅射法、并且利用高纯度铝和氮气作为材料而形成。类似地，可以形成由化学式AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1，任意组分)代表的缓冲层。此外，可以采用气相沉积、离子镀、激光研磨(laserabrasion)或ECR。当缓冲层要通过物理气相沉积而形成时，物理蒸汽沉积优选地在200～600℃下、更优选地在300～500℃下、最优选地在350～450℃下进行。当采用诸如溅射的物理蒸汽沉积时，缓冲层的厚度优选地为100～3000埃，更优选地为100～400埃，最优选地为100～300埃。多组分层例如可以包括交替的AlxGa1-xN(0≤x≤1)层和GaN层。另外，多组分层可以包括交替的在温度不高于600℃和温度不低于1000℃下形成的相同成份的各层。当然，这些排列可以组合。同样，多组分层可以包括三个或多个不同类型的III族氮化物系化合物半导体AlxGayIn1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)。一般，缓冲层是不定形的，并且中间层是单晶的。可以形成缓冲层与中间层单元的重复，而重复的数量没有特别限定。重复数量越多，结晶度的改善越大。
3.材料
即使缓冲层的成份与形成在缓冲层上的III族氮化物系化合物半导体的成份为一部分III族元素由硼(B)或铊(Tl)取代或者一部分氮原子由磷(P)、砷(As)、锑(Sb)或铋(Bi)取代，也基本上可以应用本发明。同样，缓冲层和III族氮化物系化合物半导体可以掺杂这些元素中任一种到不在它的成份中显现的程度。例如，由AlxGa1-xN(0≤x≤1)表示且不包含铟(In)和砷(As)的III族氮化物系化合物半导体可以掺杂有铟(In)，铟的原子半径大于铝(Al)和镓(Ga)，或掺杂有砷(As)，砷的原子半径大于氮(N)，由此借助于压缩应变通过补偿氮原子丧失导致的晶体膨胀应变来改善结晶度。在这种情况下，由于受主杂质容易占据III族原子的位置，可以获得生长状态的p型晶体。通过如此实现的改善结晶度与本发明特征的结合，线位错可以进一步减少到大约1/100到1/1000。在底层包括缓冲层和III族氮化物系化合物半导体层的两个或多个重复的情况下，III族氮化物系化合物半导体层优选地进一步掺杂有原子半径大于主要组成元素的元素。在发光器件为目标产品时，优选地使用二元或三元III族氮化物系化合物半导体。
当要形成n型III族氮化物系化合物半导体时，诸如Si、Ge、Se、Te或C的IV族或VI族元素可以作为n型杂质添加，诸如Zn、Mg、Be、Ca、Sr、或Ba的II族或IV族元素可以作为p型杂质添加。相同层可以掺杂多种n型或p型杂质，或者掺杂n型和p型杂质二者。
4.横向生长
优选地是，横向外延生长前沿垂直于衬底。然而，横向外延生长可以在相对于衬底保持倾斜小面(facet)的同时进行。在这种情况下，沟渠可以具有V型横截面。
优选地是，横向外延生长进行成使得至少横向外延生长前沿的上部垂直于衬底表面。更优选地是，生长前沿为III族氮化物系化合物半导体的{11-20}面。
要蚀刻的沟渠的深度和宽度可以确定成使得横向外延生长填满沟渠。另外，可以在沟渠底部和横向生长的半导体之间存在间隙。可以在利用如下的现象的同时确定蚀刻条件，即，至少在生长的初始阶段，自衬底表面的或自诸如缓冲层的不同于通过ELO生长的层的层的垂直生长不发生或非常缓慢。
在实施本发明的第三和第四方式中，更优选地是，沟渠蚀刻成衬底在沟渠底部处暴露出来。同样，如在实施本发明的第四方式中，蚀刻可以延伸而深入到衬底内。相反，如在实施本发明的第一方式中的，蚀刻可以在底层之内终止，以便不暴露出衬底；即，以便暴露出衬底上形成的缓冲层或底层内形成的缓冲层。当与要通过ELO生长的半导体层不同的层由AlN、AlxGa1-xN、或AlxGa1-xIn1-yN(x≠0)形成，并且第一III族氮化物系化合物半导体为GaN半导体时，由AlN、AlxGa1-xN或AlxGayIn1-x-yN(x≠0)形成的差异层有利地在包括例如Cl2或BCl3形式的氯的等离子蚀刻过程中作用为终止层(stopper layer)。当差异层是包括缓冲层和III族氮化物系化合物半导体层单元的任意数量重复的底层的顶部缓冲层时，这也同样可以应用。从而，可以容易地建立加速自第一III族氮化物系化合物半导体层的侧壁的横向生长并同时抑制自差异层的垂直生长的条件。因此，可以利于沟渠的设计，并且可以使沟渠较浅。
当要形成在衬底上的III族氮化物系化合物半导体层的晶体取向可以预测时，垂直于III族氮化物系化合物半导体层的a-面({11-20}面)或m-面({1-100}面)的条纹形式的掩模或蚀刻是有利的。上述蚀刻或掩模图形可以为岛状或网格状，或者采取其他形式。横向外延生长的前沿可以垂直于衬底表面或者倾斜于后者。为了使III族氮化物系化合物半导体层的a-面，即{11-20}面成为横向外延生长的前沿，例如条纹的纵向必须垂直于III族氮化物系化合物半导体层的m-面，即{1-100}面。例如，当衬底的表面为蓝宝石的a-面或c-面时，蓝宝石的m-面通常与形成在衬底上的III族氮化物系化合物半导体层的a-面匹配。从而，蚀刻根据面的布置而进行。在点状、网格状或岛状蚀刻的情况下，限定轮廓(侧壁)的面优选地为{11-20}面。
5.蚀刻
蚀刻掩模可以包括多晶半导体，如多晶硅或多晶氮化物系半导体；氧化物或氮化物，如氧化硅(SiOx)、氮化硅(SiNx)、氧化钛(TiOx)、或者氧化锆(ZrOx)；或者高熔点金属，如钛(Ti)或钨(W)；或者可以采取多层薄膜形式。蚀刻掩模可以通过气相生长过程形成，如气相沉积、溅射、或CVD、或者其他方法。
反应离子束蚀刻(RIE)是优选的，但是可以采用其他任何蚀刻方法。当要形成具有与衬底表面倾斜的侧壁的沟渠时，采用各向异性蚀刻(anisotropic etching)。借助于各向异性蚀刻，沟渠形成为其具有V形横截面。
6.器件
诸如FET或发光器件的半导体器件可以形成在上述具有抑制了线位错的区域的III族氮化物系化合物半导体上，形成在整个区域上或主要在线位错得以抑制的区域上。在发光装置的情况下，发光层呈现多量子阱(MQW)结构、单量子阱(SQW)结构、同质结构、单-异变结构、或者双-异变结构，或者可以借助于例如pin结或pn结形成。
7.衬底的制备
上述具有线位错得以抑制的区域的III族氮化物系化合物半导体通过例如去除衬底1、缓冲层2、以及III族氮化物系化合物半导体中线位错未加以抑制的部分可以形成为III族氮化物系化合物半导体衬底。如此形成的衬底可以使III族氮化物系化合物半导体器件形成于其上，或者可以作为形成更大的III族氮化物系化合物半导体晶体的衬底。该去除可以通过机械化学抛光或者任何其他适当的方法进行。
下面将参照特定实施例描述本发明。各实施例是在描述制造发光装置的方法的同时加以描述的。然而，本发明不局限于下面要描述的各实施例。本发明公开了一种制造III族氮化物系化合物半导体的方法，该方法可以应用于制造任何装置。
在下面描述的所有实施例中，本发明的III族氮化物系化合物半导体通过金属有机气相外延生长(下面称为MOVPE)制造。所使用的典型气体包括氨气(NH3)、载气(H2或N2)、三甲基镓(Ga(CH3)3，此后称为TMG)、三甲基铝(Al(CH3)3，以下称为TMA)、三甲基铟(In(CH3)3，以下称为TMI)、环戊二烯基镁(Mg(C5H5)2，以下称为Cp2Mg)以及硅烷(SiH4)。
[第一实施例]
图1示出本发明的各步骤。单晶蓝宝石衬底1制备成通过有机净化和热处理的其a-面作用为其主表面。温度降低到400℃，并且提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底1上形成大约40nm厚度的AlN缓冲层2。接着，在蓝宝石衬底1的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为0.5μm的GaN层31。
利用坚硬的耐烘烤掩模(hard bake resist mask)，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出沟渠，每个沟渠的宽度为1μm、深度0.5μm。结果，交替地形成分别为1μm宽、0.5μm高的GaN层31的台地和分别为1μm宽且在其底部暴露出缓冲层2的沟渠(图1A)。此时，可以使GaN层31的{11-20}面作用为深度为0.5μm的沟渠的侧壁。
接着，在蓝宝石衬底1的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(2μmol/min)，由此，通过在深度为0.5μm的沟渠的侧壁，即GaN层31的{11-20}面作用为晶核的同时进行的横向外延生长形成GaN层32。此时，垂直外延生长难于从台地的顶面以及从沟渠底部暴露的缓冲层2的表面发生(图1B)。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面(图1C)。接着，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此生长GaN层32，以便GaN层31和GaN层32的总厚度成为3μm。与GaN层32形成在台地顶面上的部分相比，GaN层32形成在穿过GaN层310.5μm那么深的沟渠的底部上的部分呈现出线位错得以显著抑制。
[第二实施例]
本发明利用如图2所示的包括多个层的底层。单晶蓝宝石衬底1制备成通过有机净化和热处理清洁的其a-面作用为其主表面。温度降低到400℃，并且提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底1上形成大约40nm厚度的第一AlN层(第一缓冲层)21。接着，在蓝宝石衬底1的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为0.3μm的GaN层(中间层)22。接着，温度降低到400℃，并提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此形成大约40nm厚度的第二AlN层(第二缓冲层)23。接着，在蓝宝石衬底1的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为0.5μm的GaN层31。由此形成了包括大约40nm厚的第一AlN层(第一缓冲层)21、大约0.3μm厚的GaN层(中间层)、大约40nm厚的第二AlN层(第二缓冲层)23、以及大约0.5μm厚的GaN层31的底层20。一般地，缓冲层为不定形的，并且中间层为单晶的。可以形成缓冲层和中间层的重复，而重复数量没有特别限定。重复数量越多，结晶度的改善越大。
接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度0.5μm。结果，交替地形成分别为1μm宽、0.5μm高的GaN层31的台地和分别为1μm宽且在其底部暴露出第二AlN层23的沟渠(图2)。此时，可以使GaN层31的{11-20}面作用为深度为0.5μm的沟渠的侧壁。
接着，在蓝宝石衬底1的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(2μmol/min)，由此，通过在深度为0.5μm的沟渠的侧壁，即GaN层31的{11-20}面作用为晶核的同时进行的横向外延生长形成GaN层32。此时，垂直外延生长难于从台地的顶面以及从在沟渠底部暴露的第二AlN层23(差异层)的表面发生。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面。接着，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此生长GaN层32，以便GaN层31和GaN层32的总厚度成为3μm。与GaN层32形成在台地顶面上的部分相比，GaN层32形成在穿过GaN层310.5μm那么深的沟渠底部上的部分呈现对线位错的显著抑制。
[第三实施例]
如在第二实施例中，包括厚度约为40nm的第一AlN层(第一缓冲层)21、厚度约为0.3μm的GaN层(中间层)22、厚度约为40nm的第二AlN层(第二缓冲层)23以及厚度约为0.5μm的GaN层31的底层20形成在蓝宝石衬底1上。接着，进行蚀刻到大约0.8μm的深度，由此交替地形成顶层为GaN层31并分别具有1μm宽度和0.8μm高度的台地和每个的宽度为1μm且在其底部暴露出第一AlN层21的沟渠(图3)。此时，使GaN层31、第二AlN层(第二缓冲层)2、以及GaN层(中间层)22的{11-20}面作用为深度0.8μm的沟渠的侧壁。如在第二实施例中那样，横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此形成一个平坦的顶面。接着，GaN层32生长成GaN层31和GaN层32的总厚度成为3μm。与形成在台地顶面上的GaN层32的各部分相反，GaN层32的形成在延伸穿过GaN层31、第二AlN层(第二缓冲层)23、以及GaN层(中间层)22大约0.8μm那么深的沟渠底部上的各部分呈现出对线位错的明显抑制。
[第四实施例]
根据本发明，第一到第三实施例加以改进，使得在GaN层31的形成上，GaN层31掺杂有TMI，从而成为GaN:In层31。铟(In)的剂量大约为1×1016/cm3。接着，GaN的蚀刻和横向外延生长以与第一到第三实施例的基本类似的方式进行(图4)。在GaN:In层31作用为晶核的同时横向外延生长的GaN层32呈现出比第一实施例稍微更低程度的线位错。GaN层32在GaN:In层31上垂直生长的各部分呈现出线位错减少到第一到第三实施例中的大约1/100。
类似地，第一到第三实施例改进为AlN层21和22以及GaN层(中间层)22掺杂有铟(In)。此外，第一到第三实施例改进成横向生长的GaN层32掺杂有铟(In)。与第一到第三实施例相比这些改进的实施例呈现出线位错减少到1/100。
[第五实施例]
在以第一实施例类似的方式形成的晶片上，图5所示的激光二极管(LD)100以如下方式形成。值得注意的是，在GaN层32的形成过程中，引入了硅烷(SiH4)以便形成作用为GaN层32的硅(Si)掺杂的n型GaN层。为了简化图示的缘故，附图仅仅示出了GaN层103，以总体上表示GaN层31和GaN层32。
在包括蓝宝石衬底101、AlN的缓冲层102、以及GaN层和n型GaN层构成的两层GaN层103的晶片上，形成硅(Si)掺杂Al0.08Ga0.922N的n覆盖层104、硅(Si)掺杂GaN的n导引层105、MQW结构的发光层106、镁(Mg)掺杂GaN的p导引层107、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层108以及镁(Mg)掺杂GaN的p接触层109。接着，金(Au)电极110A形成在p接触层109上。进行局部蚀刻，直到GaN层和n型GaN层构成的两层GaN层103暴露出来为止。在暴露的GaN层103上，形成铝(Al)电极110B。激光二极管(LD)100的主要部分形成在GaN层103的横向外延生长区域上，即形成在线位错得以抑制的区域上。如此形成的激光二极管(LD)100呈现出器件寿命和发光效率得以明显改善。
[第六实施例]
在以与第一实施例类似方式形成的晶片上，图6所示的发光二极管(LED)200以如下方式形成。值得注意的是，在GaN层32的形成过程中，引入硅烷(SiH4)，以便形成作用为GaN层32的硅(Si)掺杂的n型GaN层。为了简化图示的缘故，附图仅仅示出了GaN层203，以全面表示GaN层31和GaN层32。
在包括蓝宝石衬底201、AlN的缓冲层202、以及GaN层和n型GaN层构成的两层GaN层203的晶片上，形成硅(Si)掺杂Al0.08Ga0.92N的n覆盖层204、发光层205、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层206以及镁(Mg)掺杂GaN的p接触层207。接着，金(Au)电极208A形成在p接触层207上。进行局部蚀刻，直到GaN层和n型GaN层构成的两层GaN层203暴露出来为止。在暴露的GaN层203上，形成铝(Al)电极208B。如此形成的发光二极管(LED)200呈现出器件寿命和发光效率得以明显改善。
[第七实施例]
本发明利用n型硅(Si)衬底。在n型硅(Si)衬底301上，在1150℃的温度下通过供给H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)以及用H2气稀释到0.86ppm的硅烷(SiH4)(0.2μmol/min)形成厚度为0.5μm的硅(Si)掺杂Al0.15Ga0.85N层3021。接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度0.5μm。结果，交替地形成分别为1μm宽、0.5μm高的n-Al0.15Ga0.85N层3021的台地和分别为1μm宽且在其底部暴露出n型硅衬底301的沟渠(图7A)。此时，可以使n-Al0.15Ga0.85N层3021的{11-20}面作用为深度为0.5μm的沟渠的侧壁。
接着，在n型硅衬底301的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、TMG(2μmol/min)、TMA(0.2μmol/min)、以及用H2气稀释的硅烷(SiH4)(4nmol/min)，由此，通过在深度为0.5μm的沟渠的侧壁，即n-Al0.15Ga0.85N层3021的{11-20}面作用为晶核的同时进行的横向外延生长形成n-Al0.15Ga0.85N层3022。此时，垂直外延生长难于从台地的顶面以及从沟渠底部发生(图7B)。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面。接着，引入H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)、以及用H2气稀释的硅烷(SiH4)(0.2μmol/min)，由此生长n-Al0.15Ga0.85N层3022，以便n-Al0.15Ga0.85N层3021和n-Al0.15Ga0.85N层3022的总厚度成为2μm(图7C)。下面，总厚度为2μm的n-Al0.15Ga0.85N层3021和n-Al0.15Ga0.85N层3022由n-Al0.15Ga0.85N层302全面表示。
在形成在n型硅衬底301上的n-Al0.15Ga0.85N层302上，形成硅(Si)掺杂GaN的n导引层303、MQW结构的发光层304、镁(Mg)掺杂GaN的p导引层305、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层306、以及镁(Mg)掺杂GaN的p接触层307。接着，金(Au)电极308A形成在p接触层307上，而铝(Al)电极308B形成在硅衬底301的背面上(图8)。激光二极管(LD)300的主要部分形成在n-Al0.15Ga0.85N层302的横向外延生长区域上，即在线位错得以抑制的区域上。如此形成的激光二极管(LD)300呈现出器件寿命和发光效率得以明显改善。
[第八实施例]
本发明利用n型硅(Si)衬底。如在使用包括n型硅衬底301和其上形成的n-Al0.15Ga0.85N层302的第七实施例中的那样，本实施例制备包括n型硅衬底401和衬底401上形成的n-Al0.15Ga0.85N层402的晶片。在晶片上，形成发光层403和镁(Mg)掺杂n-Al0.15Ga0.85N的p覆盖层404。接着，金(Au)电极405A形成在p覆盖层404上，而铝(Al)电极405B形成在硅衬底401的背面上(图9)。如此形成的发光二极管(LED)400呈现出器件寿命和发光效率得以明显改善。
[第九实施例]
可以蚀刻第二GaN层32的线位错未得以减少的区域，随之以GaN层的横向外延生长。图10示意性示出了要加以蚀刻的第一GaN层31和第二GaN层32的位置。如图10A所示，蚀刻以条纹形式进行，以便形成GaN层31的台地(图10中的阴影部分)和字母B所标识的沟渠。如图10B所示，蚀刻以条纹形式进行，以便形成字母A标识的沟渠和填满图10A中字母B所标识的沟渠的GaN层32的台地。在如此形成的第二GaN层32的台地作用为晶核的同时，GaN层33通过横向外延生长形成。结果，如图10C所示，形成了附图标记31所标识的、线位错自GaN层31扩散的区域，作为通过横向外延生长所形成的GaN层32的上部并且线位错得以抑制的附图标记32标识的区域，以及作为通过横向外延生长所形成的GaN层33的上部并且线位错得以抑制的附图标记33标识的区域。从而，可以在晶片的基本上整个表面上形成线位错减少的区域。值得注意的是，GaN层32的蚀刻深度并未特别限定。类似地，可以获得在其整个表面上线位错得以抑制的III族氮化物系化合物半导体衬底。值得注意的是，当要在通过蚀刻形成的GaN层32的台地作用为晶核的同时横向生长GaN层33的情况下，本发明并不局限于在此所描述的横向附生(overgrowth)方法。例如，可以在沟渠底部上形成掩模，从而阻断自底部的垂直生长，由此增强了横向附生的可靠性。
[蚀刻的改进]
在上述第一到第九实施例中，进行如下的蚀刻。图11示出其中岛状台地借助于三组{11-20}面而形成的示例。为了便于理解，图11A的示意图包括借助于三组{11-20}面而形成的周围区域。实际上，每个晶片上可以形成数千万个台地。在图11A中，沟渠B底部的面积是岛状台地顶面面积的三倍。在图11B中，沟渠B底部的面积是岛状台地顶面的面积的八倍。
[第十实施例]
如图12所示，本实施例利用包括缓冲层2002和III族氮化物系化合物半导体层2031的底层。单晶蓝宝石衬底2001制备成使得其通过有机净化和热处理清洁的a-面作用为其主表面。温度降低到400℃，并供给H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底2001上形成大约40nm厚度的AlN缓冲层2002。接着，在蓝宝石衬底2001的温度保持在1000℃的同时，引入H2(20L/min)，由此形成包括大约40nm厚的AlN缓冲层2002和大约1.5μm厚的GaN层2031的底层。
接着，包括缓冲层2002和大约1.5μm厚的GaN层2031的底层与蓝宝石衬底2001通过反应离子蚀刻(RIE)蚀刻，由此形成分别为10μm宽和1.7μm深，并且以10μm间隔排列的条纹形沟渠。结果，交替地形成分别为10μm宽的台地和延伸到蓝宝石衬底2001内0.2μm深的沟渠。此时，使得GaN层2031的{11-20}面作用为1.5μm深的沟渠的侧壁。接着，在蓝宝石衬底2001的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此通过横向外延生长形成GaN层2032。横向外延生长是在形成在台地顶部的底层作用为晶核的同时进行的，由此填充沟渠的位于蓝宝石衬底2001内所形成的沟渠各部分之上的上部，并由此形成了一个平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此将GaN层2032生长成GaN层2032具有3μm的厚度。与形成在台地顶面之上的GaN层2032的各部分不同，形成在蓝宝石衬底2001内所形成的沟渠的0.2μm深各部分之上的GaN层2032的个部分呈现出线位错得以显著抑制。
[第十一实施例]
如图13所示，本实施例利用包括缓冲层和单晶III族氮化物系化合物半导体层的重复的底层。单晶蓝宝石衬底2001制备成使得其通过有机净化和热处理清洁的a-面作用为其主表面。温度降低到400℃，并且提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底2001上形成大约40nm厚度的第一AlN层2211。接着，在蓝宝石衬底2001的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为0.3μm的GaN层2212。接着，温度降低到400℃，并且提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此形成大约40nm厚度的第二AlN层2213。然后，在蓝宝石衬底2001的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为1.5μm的GaN层2031。如此形成了底层2020，该底层2020包括大约40nm厚的第一AlN层2211、大约0.3μm厚的GaN层2212、大约40nm厚的第二AlN层2213、以及大约1.5μm厚的GaN层2031。
接着，通过RIE以类似于第十实施例的方式形成沟渠。使得该沟渠延伸入蓝宝石衬底2001内0.2μm深。接着，在蓝宝石衬底2001的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此通过横向外延生长形成GaN层2032。横向外延生长是在形成于台地顶部上的底层2020作用为晶核的同时而进行的，由此填充位于形成在蓝宝石衬底2001之内的沟渠各部分之上的沟渠的上部，并从而形成一个平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，从而使GaN层2032生长成GaN层2032具有3μm的厚度。与形成在台地顶面上的GaN层2032的各部分相反，形成在蓝宝石衬底2001内所形成的沟渠的0.2μm深的部分之上的GaN层2032的各部分呈现出线位错得以明显抑制。
[第十二实施例]
在以类似于第十实施例的方式形成的晶片上，图14所示的激光二极管(LD)2100以如下方式形成。值得注意的是，在GaN层2032的形成过程中，引入硅烷(SiH4)，以便形成作用为GaN层2032的硅(Si)掺杂的n型GaN层。为了简化图示的缘故，附图仅仅示出了晶片1000，以全面代表带沟渠的蓝宝石衬底2001、缓冲层2002、GaN层2031、以及与缓冲层2002和GaN层2031一样高的GaN层2032的各部分，并且示出了GaN层2103，以代表GaN层2032的剩余部分。
在包括带沟渠的蓝宝石衬底2001、AlN缓冲层、GaN层2031、以及与AlN缓冲层和GaN层2031一样高的n型GaN层2032各部分的晶片层1000上形成的n型GaN层2103上，形成有硅(Si)掺杂Al0.08Ga0.92N的n覆盖层2104、硅(Si)掺杂GaN的n导引层2105、MQW结构的发光层2106、镁(Mg)掺杂GaN的p导引层2107、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层2108、以及镁(Mg)掺杂GaN的p接触层2109。接着，金(Au)电极2110A形成在p接触层2109上。局部进行蚀刻，直到由两层GaN层和n型GaN层构成的三层GaN层2103暴露出来为止。在暴露的GaN层2103上，形成铝(Al)电极2110B。如此形成的激光二极管(LD)呈现出器件寿命以及发光效率显著提高。
[第十三实施例]
在以类似于第十二实施例的方式形成的晶片上，图15所示的发光二极管(LED)2200以如下方式形成。为了简化图示的缘故，附图仅仅示出了晶片2000，以全面代表带沟渠的蓝宝石衬底2001、缓冲层2002、GaN层2031、以及与缓冲层2002和GaN层2031一样高的GaN层2032的各部分，并且示出了GaN层2203，以代表GaN层2032的剩余部分。
在包括带沟渠的蓝宝石衬底、AlN缓冲层、GaN层2031、以及与AlN缓冲层和GaN层2031一样高的GaN层2032各部分的晶片层2000上形成的n型GaN层2203上，形成有硅(Si)掺杂Al0.08Ga0.92N的n覆盖层2204、发光层2205、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层2206、以及镁(Mg)掺杂GaN的p接触层2207。接着，金(Au)电极2208A形成在p接触层2207上。局部进行蚀刻，直到由GaN层和n型GaN层构成的两层GaN层2203暴露出来为止。在暴露的GaN层2203上，形成铝(Al)电极2208B。如此形成的发光二极管(LED)呈现出器件寿命以及发光效率显著提高。
[第十四实施例]
本实施例利用硅(Si)衬底。横向生长的层以类似于图12所示的第十实施例的方式获得。具体地说，如图16所示，在n型硅(Si)衬底3301上，在1150℃的温度下，通过供给H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)以及用H2气稀释到0.86ppm的硅烷(SiH4)(0.2μmol/min)从而形成厚度为1.5μm的硅(Si)掺杂Al0.15Ga0.85N的层3021。接着，通过利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以10μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为10μm、深度1.7μm。结果，交替地形成宽度10μm的台地和延伸到硅衬底3301内0.2μm深的沟渠。此时，使得n型Al0.15Ga0.85N层3021的{11-20}面作用为沟渠1.5μm深的各部分的侧壁。接着，在硅衬底3301的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、TMG(5μmol/min)、TMA(0.5μmol/min)以及用H2气稀释的硅烷(SiH4)(0.01μmol/min)，由此自Al0.15Ga0.85N层3021的台地的顶面垂直地，并从沟渠的侧壁横向地生长Al0.15Ga0.85N层3022。横向外延生长是在台地上部的表面主要作用为晶核的同时而进行的，由此填充位于衬底内形成的沟渠各部分之上的沟渠上部，并从而形成一个平坦的顶面。随后，引入H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)以及用H2气稀释的硅烷(SiH4)(0.2μmol/min)，由此将n-Al0.15Ga0.85N层3022生长到3μm厚。此后，带沟渠的硅衬底3301和n-Al0.15Ga0.85N层3302由晶片3000全面地代表(图17)。
如图17所示，在晶片3000(带沟渠的硅衬底3301和形成在衬底3301上的n-Al0.15Ga0.85N层3302)上形成n-Al0.08Ga0.92N的n覆盖层2302、硅(Si)掺杂GaN的n导引层2303、MQW结构的发光层2304、镁(Mg)掺杂GaN的p导引层2305、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层2306、以及镁(Mg)掺杂GaN的p接触层2307。接着，金(Au)电极2308A形成在p接触层2307上，而铝(Al)电极2308B形成在硅衬底3301的背面上，图17所示的如此形成的激光二极管(LD)2300呈现出器件寿命和发光效率得以明显改善。
[第十五实施例]
本实施例利用硅(Si)衬底。如利用包括带沟渠的硅衬底3301和其上形成的n-Al0.15Ga0.85N层3302的晶片的第十四实施例那样，本实施例利用包括带沟渠的衬底2401和衬底2401上形成的n-Al0.15Ga0.85N层2402的晶片4000。在晶片4000上，形成发光层2403和镁(Mg)掺杂Al0.15Ga0.85N的p覆盖层2404。接着，金(Au)电极2405A形成在p覆盖层2404上，而铝(Al)电极2405B形成在硅衬底2401的背面上。如此形成的图18所示的发光二极管(LED)2400呈现出器件寿命和发光效率得以明显提高。
[第十六实施例]
图19示出本实施例的各步骤。单晶蓝宝石衬底3001制备成其通过有机净化和热处理清洁的a-面作用为其主表面。温度降低到400℃，并供给H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底3001上形成大约40nm厚度的AlN缓冲层3002。接着，在蓝宝石衬底3001的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成大约1μm厚的GaN层3031。此时，也引入TMI，以用于掺杂铟(In)。铟的剂量为1×1016cm-3。
接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度1μm。结果，交替地形成分别为宽度1μm和高度1μm的GaN:In层3031的台地和宽度为1μm并且在其底部暴露出衬底3001的沟渠(图19A)。此时，使得GaN层3031的{11-20}面作用为1μm深的沟渠的侧壁。
接着，在蓝宝石衬底3001的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此通过横向外延生长形成GaN层3032，该横向外延生长是在1μm深的沟渠的侧壁，即GaN:In层3031的{11-20}面作用为晶核的同时而进行的。此时，自台地的顶面局部发生垂直外延生长(图19B)。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并从而形成一个平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此将GaN层3032生长成GaN层3031和GaN层3032的总厚度变成2μm。与形成在台地顶面之上的GaN层3032的各部分相反，形成在延伸过GaN层3031 1μm深的沟渠底部之上的GaN层3032的各部分呈现出线位错得以明显抑制，这是由于如下的原因。由于GaN在高温下不易于在蓝宝石衬底3001上生长，因此，GaN层3032在GaN:In层3031主要作用为晶核的同时生长，其中GaN:In层3031形成台地并呈现出良好的结晶度。同样，形成台地的GaN层3031可以呈现得较薄。
[第十七实施例]
以基本类似于第十六实施例的方式，厚度40nm的AlN缓冲层3002和厚度2μm的掺杂有1×1016cm-3量的铟的GaN:In层3031形成在蓝宝石衬底3001上。通过反应离子束蚀刻(RIE)以1μm的间隔选择性地干式蚀刻分别具有1μm宽度和2μm深度的条纹形沟渠。结果，交替地形成分别具有1μm宽度和2μm高度的GaN:In层3031的台地和分别为1μm宽度且在其底部暴露出缓冲层3002的沟渠(图20A)。此时，使得GaN:In层3031的{11-20}面作用为2μm深的沟渠的侧壁。随后，进行横向外延生长，由此形成填充沟渠的GaN层3032。值得注意的是，垂直外延生长自台地顶面和沟渠底部局部发生(图20B)。以这种方式，GaN层3032生长成GaN:In层3031和GaN层3032的总厚度成为3μm。如在第十六实施例中的情况那样，与形成在台地顶面之上的GaN层3032的各部分不同，形成在延伸过GaN层30312μm那么深的沟渠底部之上的GaN层3032的各部分呈现出线位错得以明显抑制。
[第十八实施例]
以基本类似于第十六和第十七实施例的方式，厚度40nm的AlN缓冲层3002和厚度3μm的掺杂有1×1016cm-3量的铟的GaN:In层3031形成在蓝宝石衬底3001上。通过反应离子束蚀刻(RIE)以1μm的间隔选择性地干式蚀刻分别具有1μm宽度和2μm深度的条纹形沟渠。结果，交替地形成分别具有1μm宽度和2μm高度的GaN:In层3031的台地和分别为1μm宽度的沟渠(图21A)。此时，使得GaN:In层3031的{11-20}面作用为2μm深的沟渠的侧壁。随后，进行横向外延生长，由此形成填充沟渠的GaN层3032。值得注意的是，垂直外延生长自台地顶面和沟渠底部局部发生(图21B)。以这种方式，GaN层3032生长成GaN:In层3031和GaN层3032的总厚度成为4μm。如在第十六和第十七实施例中的情况，与形成在台地顶面之上的GaN层3032的各部分相反，形成在延伸到GaN层3031内2μm那么深的沟渠底部之上的GaN层3032的各部分呈现出线位错得以明显抑制。
[第十九实施例]
在蓝宝石衬底3001上形成底层3020，底层3020包括大约40nm厚的第一AlN层(第一缓冲层)3021、大约0.3μm厚的GaN层(中间层)3022、大约40nm厚的第二AlN层(第二缓冲层)3023、以及大约0.5μm厚的GaN:In层3031。随后，蚀刻进行到大约1μm的深度，由此交替地形成台地和沟渠，其中台地的顶层为呈现出良好结晶度的GaN:In层3031并且分别具有1μm的宽度和1μm的高度，而每个沟渠具有1μm的宽度，并在其底部暴露出衬底3001(图22)。此时，使得GaN:In层3031的{11-20}面作用为0.9μm深的沟渠的侧壁。横向外延生长是在{11-20}面主要作用为生长前沿的同时而进行的，由此形成一个平坦的顶面。随后，GaN层3032生长成使得GaN:In层3031和GaN层3032的总厚度成为3μm。与形成在台地顶面上的GaN层3032的各部分相比，形成在延伸穿过底层3020大约0.9μm那么深的沟渠底部之上的GaN层3032的各部分呈现出线位错得以明显抑制。在GaN:In层3031之上垂直生长的GaN层3032的各部分呈现出线位错减少到第十六实施例中的大约1/10。
[第二十实施例]
在以类似于第十六实施例的方式形成的晶片上，图23所示的激光二极管(LD)3100以如下方式形成。值得注意的是，在GaN层3032形成过程中，引入硅烷(SiH4)，以形成硅(Si)掺杂的n型GaN层，作用为GaN层3032。为了简化图示的缘故，附图中仅仅示出了GaN层3103，以全面代表GaN:In层3031和GaN层3032。
在包括蓝宝石衬底3101、AlN的缓冲层3102、以及GaN层和n型GaN层构成的两层GaN层3103的晶片上，形成硅(Si)掺杂Al0.08Ga0.92N的n覆盖层3104、硅(Si)掺杂GaN的n导引层3105、MQW结构的发光层3106、镁(Mg)掺杂GaN的p导引层3107、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层3108、以及镁(Mg)掺杂GaN的p接触层3109。接着，金(Au)电极3110A形成在p接触层3109上。局部进行蚀刻，直到由GaN层和n型GaN层构成的两层GaN层3103暴露为止。在暴露的GaN层3103上，形成铝(Al)电极3110B。激光二极管(LD)3100的主要部分形成在GaN层3103的横向外延生长区域上，即在线位错得以抑制的区域上。如此形成的激光二极管(LD)3100呈现出器件寿命和发光效率得以明显改善。
[第二十一实施例]
在以类似于第十六实施例的方式形成的晶片上，图24所示的发光二极管(LED)3200以如下方式形成。值得注意的是，在GaN层3032形成过程中，引入硅烷(SiH4)，以便形成硅(Si)掺杂的n型GaN层，其作用为GaN层3032。为了简化图示的缘故，附图中仅仅示出了GaN层3203，以全面代表GaN:In层3031和GaN层3032。
在包括蓝宝石衬底3201、AlN的缓冲层3202、以及GaN:In层和n型GaN层构成的两层GaN层3203的晶片上，形成硅(Si)掺杂Al0.08Ga0.92N的n覆盖层3204、发光层3205、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层3206、以及镁(Mg)掺杂GaN的p接触层3207。接着，金(Au)电极3208A形成在p接触层3207上。局部进行蚀刻，直到由GaN层和n型GaN层构成的两层GaN层3203暴露为止。在暴露的GaN层3203上，形成铝(Al)电极3208B。如此形成的发光二极管(LED)3200呈现出器件寿命和发光效率得以明显改善。
[第二十二实施例]
本发明利用n型硅(Si)衬底。在n型硅(Si)衬底3301上，在1150℃的温度下，通过供给H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)、用H2气稀释到0.86ppm的硅烷(SiH4)(0.2μmol/min)以及TMI而形成厚度为1μm的硅(Si)和In掺杂Al0.15Ga0.85N:In的层33021。接着，通过利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度1μm。结果，交替地形成宽度1μm且高度为1μm的n-Al0.15Ga0.85N:In层33021的台地以及宽度为1μm且在其底部暴露出n型衬底3301的沟渠(图25A)。此时，使得n-Al0.15Ga0.85N:In层33021的{11-20}面作用为1μm深沟渠的侧壁。
接着，在n型硅衬底3301的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、TMG(5μmol/min)、TMA(0.5μmol/min)以及用H2气稀释的硅烷(SiH4)(20nmol/min)，由此通过在1μm深的沟渠侧壁，即n-Al0.15Ga0.85N:In层33021的{11-20}面作用为晶核的同时进行的横向外延生长形成n-Al0.15Ga0.85N层33022。此时，垂直外延生长自台地的顶面和沟渠的底部局部发生(图25B)。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠并从而形成一个平坦的顶面。随后，引入H2(10L/min)、NH3(10L/min)、TMG(100μmol/min)、TMA(10μmol/min)以及H2气稀释的硅烷(SiH4)(0.2μmol/min)，由此n-Al0.15Ga0.85N层33022生长成n-Al0.15Ga0.85N:In层33021和n-Al0.15Ga0.85N层33022的总厚度成为2μm(图25C)。此后，总厚度为2μm的n-Al0.15Ga0.85N:In层33021和n-Al0.15Ga0.85N层33022由n-Al0.15Ga0.85N层3302全面表示。
在形成于n型硅衬底3301的n-Al0.15Ga0.85N层3302上，形成硅(Si)掺杂GaN的n导引层3303、MQW结构的发光层3304、镁(Mg)掺杂GaN的p导引层3305、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层3306、以及镁(Mg)掺杂GaN的p接触层3307。接着，金(Au)电极3308A形成在p接触层3307上，而铝(Al)电极3308B形成在硅衬底3301的背面上(图26)。激光二极管(LD)3300的主要部分形成在n-Al0.15Ga0.85N层3302的横向外延生长区域上，即在线位错得以抑制的区域上。如此形成的激光二极管(LD)3300呈现出器件寿命和发光效率得以明显改善。
[第二十三实施例]
本实施例利用n型硅(Si)衬底。如利用包括n型硅衬底3301和其上形成的n-Al0.15Ga0.85N层3302的晶片的第二十二实施例，本实施例制备包括n型硅衬底3401和衬底3401上形成的n-Al0.15Ga0.85N层3402的晶片。在晶片上，形成发光层3403和镁(Mg)掺杂Al0.15Ga0.85N的p覆盖层3404。接着，金(Au)电极3405A形成在p覆盖层3404上，而铝(Al)电极3405B形成在硅衬底3401的背面上(图27)。如此形成的发光二极管(LED)3400呈现出器件寿命和发光效率明显提高。
[第二十四实施例]
在第十六到二十三实施例中，蚀刻第二GaN层3032的线位错未减少的区域，随之以GaN层的横向外延生长可以是有益的替换。图28示意性示出了要蚀刻的第一GaN:In层3031和第二GaN层3032的位置。如图28A所示，蚀刻以条纹形式进行，从而形成GaN:In层3031的台地(图28中的阴影部分)以及字母B所标示的沟渠。如图28B所示，蚀刻以条纹形式进行，以便形成字母A标示的沟渠和填充图28A中由字母B标示的沟渠的GaN层3032的台地。在如此形成的第二GaN层3032的台地作用为晶核的同时，GaN层3033通过横向外延生长形成。结果，如图28C所示，形成了附图标记3031所标示的区域、附图标记3032标示的区域以及附图标记3033标示的区域，其中，在区域3031中线位错从GaN:In层3031扩散，区域3032为通过横向外延生长所形成的GaN层3032的上部并且在该区域线位错得以抑制，而区域3033为通过横向外延生长而形成的GaN层3033的上部，并且在该区域线位错得以抑制。从而，减少线位错的区域可以形成在晶片基本整个表面上。值得注意的是，GaN层3032的蚀刻深度没有特别限定。类似地，可以获得如下的III族氮化物系化合物半导体衬底，即在其整个表面上线位错得以抑制。值得注意的是，当GaN层3033在通过蚀刻形成的GaN层3032的台地作用为晶核的同时而要横向生长时，本发明不局限于在此描述的横向附生方法。例如，掩模可以形成在沟渠的底部上，以便切断自底部的垂直生长，由此提高了横向生长的可靠性。
[第二十五实施例]
图29示出本实施例的各步骤。单晶蓝宝石衬底4001制备成使得其通过有机净化和热处理清洁的a-面作用为其主表面。温度降低到400℃，并且提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此在蓝宝石衬底4001上形成大约40nm厚度的第一AlN层(第一缓冲层)4021。接着，在蓝宝石衬底4001的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为0.3μm的GaN层(中间层)4022。接着，温度降低到400℃，并提供H2(10L/min)、NH3(5L/min)、以及TMA(20μmol/min)大约3分钟，由此形成大约40nm厚度的第二AlN层(第二缓冲层)4023。接着，在蓝宝石衬底4001的温度保持在1000℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此形成厚度大约为1μm的GaN层4031。由此形成了包括大约40nm厚的第一AlN层(第一缓冲层)4021、大约0.3μm厚的GaN层(中间层)4022、大约40nm厚的第二AlN层(第二缓冲层)4023、以及大约1μm厚的GaN层4031的底层4020。一般地，缓冲层为不定形的，并且中间层为单晶的。可以形成缓冲层和中间层的重复，而重复数量没有特别限定。重复数量越多，结晶度的改善越大。
接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度1.4μm。结果，交替地形成分别为1μm宽、1.4μm高的底层4020的台地和分别为1μm宽且在其底部暴露出衬底4001的沟渠(图29)。此时，使得GaN层4031的{11-20}面作用为深度为1.4μm的沟渠的侧壁。
接着，在蓝宝石衬底4001的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此，通过在深度为1.4μm的沟渠的侧壁，即底层4020的{11-20}面作用为晶核的同时进行的横向外延生长形成GaN层4032。此时，垂直外延生长从台地的顶面局部发生。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此生长GaN层4032，以便GaN层4031和GaN层4032的总厚度成为2μm。与GaN层4032形成在台地顶面上的部分相反，由于以下原因，GaN层4032形成在穿过GaN层4031 1.4μm那么深的沟渠底部上的部分呈现出线位错得以显著抑制。这是由于高温下GaN不易于在蓝宝石衬底4001上生长，GaN层4032在形成台地的底层4200、尤其是GaN层4031主要作用为晶核的同时生长。同样，形成台地的GaN层4031可以采取较薄。
[第二十六实施例]
通过蚀刻使基本类似于第二十五实施例的底层形成沟渠，以便第二AlN层(第二缓冲层)4023在沟渠底部暴露，随之以横向外延生长。图30示出该方法的各步骤。如第二十五实施例中的情况，形成厚度大约为40nm的第一AlN层(第一缓冲层)4021、厚度大约为0.3μm的GaN层(中间层)4022、厚度大约为40nm的第二AlN层(第二缓冲层)4023、以及厚度大约为2μm的GaN层4031，由此构成底层4020。
接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度2μm。结果，交替地形成分别为1μm宽、2μm高的GaN层4031的台地和分别为1μm宽且在其底部暴露出第二AlN层(第二缓冲层)的沟渠(图30)。此时，使得GaN层4031的{11-20}面作用为深度为2μm的沟渠的侧壁。
接着，在蓝宝石衬底的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此，通过在深度为2μm的沟渠的侧壁，即GaN层4031的{11-20}面作用为晶核的同时进行的横向外延生长形成GaN层4032。此时，垂直外延生长从台地的顶面并从沟渠的底部局部发生。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此生长GaN层4032，使得GaN层4031和GaN层4032的总厚度成为3μm。与GaN层4032形成在台地顶面上的部分相反，GaN层4032形成在穿过GaN层40312μm那么深的沟渠底部之上的各部分呈现出线位错得以显著抑制。
[第二十七实施例]
通过蚀刻使基本类似于第二十六实施例的底层形成沟渠，以便沟渠底部形成在GaN层4031内，随之以横向外延生长。图31示出该方法的各步骤。如第二十六实施例中的情况，形成厚度大约为40nm的第一AlN层(第一缓冲层)4021、厚度大约为0.3μm的GaN层(中间层)4022、厚度大约为40nm的第二AlN层(第二缓冲层)4023、以及厚度大约为3μm的GaN层4031，由此构成底层4020。
接着，利用坚硬的耐烘烤掩模，通过反应离子束蚀刻(RIE)，以1μm的间隔选择性地干式蚀刻出条纹形沟渠，每个沟渠的宽度为1μm、深度2μm。结果，交替地形成分别为1μm宽、2μm高的GaN层4031的台地和分别为1μm宽且形成在GaN层4031内的沟渠(图31)。此时，使得GaN层4031的{11-20}面作用为深度为2μm的沟渠的侧壁。
接着，在蓝宝石衬底4001的温度保持在1150℃的同时，引入H2(20L/min)、NH3(10L/min)、以及TMG(5μmol/min)，由此，通过在深度为2.3μm的沟渠的侧壁，即底层4020的{11-20}面作用为晶核的同时进行的横向外延生长形成GaN层4032。此时，垂直外延生长从台地的顶面并从沟渠的底部局部发生。横向外延生长在{11-20}面主要作用为生长前沿的同时进行，由此填充沟渠，并由此形成平坦的顶面。随后，引入H2(20L/min)、NH3(10L/min)、以及TMG(300μmol/min)，由此生长GaN层4032，使得GaN层4031和GaN层4032的总厚度成为4μm。与GaN层4032形成在台地顶面上的部分相反，GaN层4032形成在延伸到GaN层4031中2μm那么深的沟渠底部之上的各部分呈现出线位错得以显著抑制。
[第二十八实施例]
根据本实施例，第二十五实施例改进为：在GaN层4031形成过程中，GaN层4031掺杂有TMI，从而变成GaN:In层4031。铟(In)的剂量大约为1×1016/cm3。随后，以基本类似于第二十五实施例的方式蚀刻并横向生长GaN(图32)。在具有良好结晶度特性的GaN:In层4031主要作用为晶核的同时横向生长的GaN层4032呈现出比第二十五实施例中稍微低程度的线位错。GaN层4032在GaN:In层4031上垂直生长的部分呈现出线位错减少到第二十五实施例中的大约1/100。
[第二十九实施例]
在以类似于第二十五实施例的方式形成的晶片上，图33所示的激光二极管(LD)4100以如下方式形成。值得注意的是，在GaN层4032的形成过程中，引入硅烷(SiH4)，以便形成硅(Si)掺杂的n型GaN层，作用为GaN层4032。为了简化图示，附图仅仅示出了GaN层4103，以全面代表GaN层4031和GaN层4032。
在包括蓝宝石衬底4101、AlN的缓冲层4102、以及GaN层和n型GaN层构成的两层GaN层4103的晶片上，形成硅(Si)掺杂Al0.08Ga0.92N的n覆盖层4104、硅(Si)掺杂GaN的n导引层4105、MQW结构的发光层4106、镁(Mg)掺杂GaN的p导引层4107、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层4108、以及镁(Mg)掺杂GaN的p接触层4109。接着，金(Au)电极4110A形成在p接触层4109上。局部进行蚀刻，直到由GaN层和n型GaN层构成的两层GaN层4103暴露为止。在暴露的GaN层4103上，形成铝(Al)电极4110B。如此形成的激光二极管(LD)4100呈现出器件寿命和发光效率得以明显改善。
[第三十实施例]
在以类似于第二十五实施例的方式形成的晶片上，图34所示的发光二极管(LED)4200以如下方式形成。值得注意的是，在GaN层4032的形成过程中，引入硅烷(SiH4)，以便形成硅(Si)掺杂的n型GaN层，作用为GaN层4032。为了简化图示，附图仅仅示出了GaN层4203，以全面代表GaN层4031和GaN层4032。
在包括蓝宝石衬底4201、AlN的缓冲层4202、以及GaN层和n型GaN层构成的两层GaN层4203的晶片上，形成硅(Si)掺杂Al0.08Ga0.92N的n覆盖层4204、发光层4205、镁(Mg)掺杂Al0.08Ga0.92N的p覆盖层4206、以及镁(Mg)掺杂GaN的p接触层4207。接着，金(Au)电极4208A形成在p接触层4207上。局部进行蚀刻，直到由GaN层和n型GaN层构成的两层GaN层4203暴露为止。在暴露的GaN层4203上，形成铝(Al)电极4208B。如此形成的发光二极管(LED)4200呈现出器件寿命和发光效率得以明显改善。
[第三十一实施例]
进一步蚀刻第二GaN层4032的线位错未减少的区域，随之以GaN层的横向外延生长可能是有益的。图35示意性示出了要加以蚀刻的第一GaN:In层4031和第二GaN层4032的位置。如图35A所示，蚀刻以条纹形式进行，以便形成GaN层4031的台地(图35中的阴影部分)和字母B所标示的沟渠。如图35B所示，蚀刻以条纹形式进行，以便形成字母A标示的沟渠和填充图35A中由字母B标示的沟渠的GaN层4032的台地。在第二GaN层4032如此形成的台地作用为晶核的同时，GaN层4033通过横向外延生长形成。结果，如图35C所示，形成了附图标记4031所标示的区域、附图标记4032标示的区域以及附图标记4033标示的区域，其中，在区域4031线位错从GaN层4031扩散，区域4032为通过横向外延生长所形成的GaN层4032的上部并且在该区域线位错得以抑制，而区域4033为通过横向外延生长而形成的GaN层4033的上部，并且在该区域线位错得以抑制。从而，减少线位错的区域可以形成在晶片基本整个表面上。值得注意的是，GaN层4032的蚀刻深度没有特别限定。具有线位错的底层可以局部或整个蚀刻。在如第二十五实施例那样GaN层4032通过横向外延生长形成在衬底表面上；蚀刻在横向外延生长过程中作用为晶核的底层4020；然后GaN层4033通过在抑制线位错的区域作用为晶核的同时而进行的横向外延生长而横向生长的情况下，衬底4001变得容易去除，由此能够形成其中完全抑制了线位错的GaN衬底。以这种方式，可以获得如下的III族氮化物系化合物半导体衬底，即在其整个表面上抑制了线位错。值得注意的是，当GaN层4033要在通过蚀刻形成的GaN层4032的台地作用为晶核的同时横向生长时，本发明不局限于在此描述的横向附生过程。例如，掩模可以形成在沟渠的底部上，以便切断自底部的垂直生长，由此提高了横向生长的可靠性。
第十到第二十五实施例允许借助于三组{11-20}面形成岛状台地，如图11所示。为了便于理解，图11A的示意图包括借助于三组{11-20}面形成的周边区域。实际上，每个晶片可以形成数千万岛状台地。在图11A中，沟渠B底部的面积是岛状台地顶面的面积的3倍。在图11B中，沟渠B底部的面积是岛状台地顶面的8倍。
虽然本发明已经参照上述实施例加以描述，本发明不局限于此，而是可以在不背离本发明精髓前提下作出适当的改进。
本发明要求优先权的日本专利申请2000-71351、2000-71352、2000-71353以及2000-99950的全部公开及内容合并于此以备参考。

Claims (61)

1.一种通过其在衬底上的外延生长来制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包括至少两层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，使得由具有与该第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成的差异层暴露于沟渠的底部，并且以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体。
2.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度被确定，使得自该侧壁/多个侧壁的用于填埋沟渠的横向生长比在底部所暴露的差异层表面处的垂直生长进行得更快。
3.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，基本所有的沟渠侧壁采取{11-20}面。
4.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。
5.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，差异层由第三III族氮化物系化合物半导体形成，该半导体与第一III族氮化物系化合物半导体的成份不同。
6.如权利要求2所述的制造III族氮化物系化合物半导体的方法，其中，差异层由第三III族氮化物系化合物半导体形成，该半导体与第一III族氮化物系化合物半导体的成份不同。
7.如权利要求3所述的制造III族氮化物系化合物半导体的方法，其中，差异层由第三III族氮化物系化合物半导体形成，该半导体与第一III族氮化物系化合物半导体的成份不同。
8.如权利要求4所述的制造III族氮化物系化合物半导体的方法，其中，差异层由第三III族氮化物系化合物半导体形成，该半导体与第一III族氮化物系化合物半导体的成份不同。
9.一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括至少两层III族氮化物系化合物半导体的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由具有与所述第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
10.一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括至少两层III族氮化物系化合物半导体的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由具有与所述第一III族氮化物系化合物半导体的成分不同的成分的第三III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
11.一种制造III族氮化物系化合物半导体衬底的方法，该方法包括如权利要求1所述的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
12.一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成底层，底层包括含有至少三层III族氮化物系化合物半导体的多组分层，底层的最上层由第一III族氮化物系化合物半导体形成；蚀刻底层和衬底表面的至少一部分，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地，其包括由设置在衬底表面上的底层形成的上部和不具有底层并在衬底表面内限定了一空腔的下部；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核，垂直并横向外延生长第二III族氮化物系化合物半导体。
13.如权利要求12所述的制造III族氮化物系化合物半导体的方法，其中，基本上所有沟渠侧壁采取{11-20}面。
14.如权利要求12所述的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。
15.一种III族氮化物系化合物半导体器件，该器件形成为设置在III族氮化物系化合物半导体层的横向外延生长部分上的上层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由所述衬底形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
16.一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成，且所述沟渠的底部由所述衬底形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
17.一种用于制造III族氮化物系化合物半导体衬底的方法，其包括如权利要求12所述的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
18.一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括在衬底上形成包括至少一层III族氮化物系化合物半导体的底层，底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体由具有大于主要元素的原子半径的原子半径的元素部分置换或掺杂；蚀刻底层，由此形成诸如点状、条纹形或网格状结构的岛状结构，从而提供沟渠/台地；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作用为晶核垂直并横向外延生长第二III族氮化物系化合物半导体。
19.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，半导体包含铝Al或镓Ga作为主要元素，而较大原子半径的元素为铟In或铊Tl。
20.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，半导体包含氮N作为主要元素，而较大原子半径的元素为磷P、砷As、锑Sb、或铋Bi。
21如权利要求19所述的制造III族氮化物系化合物半导体的方法，其中，半导体包含氮N作为主要元素，而较大原子半径的元素为磷P、砷As、锑Sb、或铋Bi。
22.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度和沟渠的深度得以确定，使得自该侧壁/多个侧壁的用于填埋沟渠的横向生长比自沟渠底部的用于填埋沟渠的垂直生长进行得快。
23.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，进行蚀刻以暴露衬底表面，由此形成沟渠的底部。
24.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，基本上所有沟渠侧壁采取{11-20}面。
25.如权利要求18所述的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。
26.一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括至少一层III族氮化物系化合物半导体的底层，该底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体被原子半径比主元素的原子半径大的元素部分置换或掺杂；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
27.一种III族氮化物系化合物半导体发光器件，该发光器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括至少一层III族氮化物系化合物半导体的底层，该底层的最上层由第一III族氮化物系化合物半导体形成，该第一III族氮化物系化合物半导体被原子半径比主元素的原子半径大的元素部分置换或掺杂；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
28.一种制造III族氮化物系化合物半导体衬底的方法，该方法包括如权利要求18所述的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
29.一种通过其在衬底上的外延生长而制造III族氮化物系化合物半导体的方法，该方法包括蚀刻包含多组分层的底层，该多组分层包括至少三层III族氮化物系化合物半导体，底层的最上层由第一III族氮化物系化合物半导体形成，由此形成诸如点状、条纹形或网格状结构的岛状结构；以及以台地的顶面和沟渠的一个侧壁/多个侧壁作为晶核垂直并横向外延生长第二III族氮化物系化合物半导体。
30.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，底层包括一单元的任意数量的重复，该单元包含包括III族氮化物系化合物半导体并在单晶不能生长的温度下形成的缓冲层、和在单晶可以生长的温度下形成的III族氮化物系化合物半导体层。
31.如权利要求30所述的制造III族氮化物系化合物半导体的方法，其中，缓冲层在200～600℃或1000～1180℃形成。
32.如权利要求30所述的制造III族氮化物系化合物半导体的方法，其中，缓冲层包括AlxGa1-xN，其中0≤x≤1。
33.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，进行蚀刻以暴露出衬底的表面，由此形成沟渠的底部。
34.如权利要求30所述的制造III族氮化物系化合物半导体的方法，其中，进行蚀刻以暴露出衬底的表面，由此形成沟渠的底部。
35.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，沟渠底部的宽度和沟渠的深度确定成使得自该侧壁/多个侧壁的用于填埋沟渠的横向生长比自沟渠底部的用于填埋沟渠的垂直生长进行得快。
36.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，基本上沟渠所有侧壁采取{11-20}面。
37.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，第一III族氮化物系化合物半导体和第二III族氮化物系化合物半导体具有相同的成份。
38.一种III族氮化物系化合物半导体器件，该器件形成为III族氮化物系化合物半导体层的横向外延生长部分上设置的上层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
39.一种III族氮化物系化合物半导体发光器件，该器件在III族氮化物系化合物半导体层的横向外延生长部分上具有不同的III族氮化物系化合物半导体层，所述横向外延生长部分包括：
衬底；
形成在所述衬底上的包括含至少三层III族氮化物系化合物半导体的多组分层的底层；
在所述底层中按诸如点状、条纹形或网格状结构的岛状结构形成的沟渠/台地结构；
所述底层的最上层由第一III族氮化物系化合物半导体形成；以及
通过自所述台地在所述沟渠之上横向生长而形成的第二III族氮化物半导体。
40.一种制造III族氮化物系化合物半导体衬底的方法，该方法包括如权利要求29所述的制造III族氮化物系化合物半导体的方法，以及去除所述衬底和所述底层，由此获得所述III族氮化物系化合物半导体衬底。
41.如权利要求9所述的III族氮化物系化合物半导体器件，其中，差异层为衬底表面内设置的空腔的底部。
42.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
43.如权利要求9所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
44.如权利要求9所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在该多组分层中，最上层由第一III族氮化物系化合物半导体形成。
45.如权利要求12所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
46.如权利要求15所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
47.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，台地/沟渠通过将衬底表面经由去除底层暴露出来而形成或是通过去除底层而形成，由此在衬底内形成空腔部分。
48.如权利要求38所述的III族氮化物系化合物半导体器件，其中，台地/沟渠是由将衬底表面通过去除底层而暴露出来而形成或是由去除底层而形成，由此在衬底内形成空腔部分。
49.如权利要求29所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
50.如权利要求38所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
51.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
52.如权利要求41所述的III族氮化物系化合物半导体器件，其中，最上层由原子半径大于主要元素的元素部分置换或掺杂。
53.如权利要求45所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
54.如权利要求46所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
55.如权利要求42所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
56.如权利要求43所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
57.如权利要求1所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
58.如权利要求41所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
59.如权利要求51所述的制造III族氮化物系化合物半导体的方法，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
60.如权利要求52所述的III族氮化物系化合物半导体器件，其中，底层包括多组分层，在多组分层中，最上层由第一III族氮化物系化合物半导体形成。
61.如权利要求41所述的III族氮化物系化合物半导体器件，该器件为发光器件。
CNB018094708A 2000-03-14 2001-03-12 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件 Expired - Fee Related CN1213462C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2000071352A JP2001267244A (ja) 2000-03-14 2000-03-14 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2000071353A JP2001267245A (ja) 2000-03-14 2000-03-14 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP71352/2000 2000-03-14
JP71353/2000 2000-03-14
JP2000071351A JP4016566B2 (ja) 2000-03-14 2000-03-14 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP71351/2000 2000-03-14
JP2000099950 2000-03-31
JP99950/2000 2000-03-31

Publications (2)

Publication Number Publication Date
CN1429401A CN1429401A (zh) 2003-07-09
CN1213462C true CN1213462C (zh) 2005-08-03

Family

ID=27481119

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018094708A Expired - Fee Related CN1213462C (zh) 2000-03-14 2001-03-12 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件

Country Status (7)

Country Link
US (1) US7141444B2 (zh)
EP (1) EP1265273A4 (zh)
KR (1) KR20020084194A (zh)
CN (1) CN1213462C (zh)
AU (1) AU2001241108A1 (zh)
TW (1) TW501289B (zh)
WO (1) WO2001069663A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206258A (zh) * 2011-12-09 2016-12-07 电力集成公司 在硅衬底上形成GaN层的方法以及GaN衬底

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
KR100497890B1 (ko) * 2002-08-19 2005-06-29 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4229005B2 (ja) * 2003-06-26 2009-02-25 住友電気工業株式会社 ＧａＮ基板及びその製造方法、並びに窒化物半導体素子
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20080163814A1 (en) * 2006-12-12 2008-07-10 The Regents Of The University Of California CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
EP1794813B1 (en) * 2004-08-26 2015-05-20 LG Innotek Co., Ltd. Nitride semiconductor light emitting device and fabrication method thereof
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR100706944B1 (ko) * 2005-10-17 2007-04-12 삼성전기주식회사 질화물계 반도체 발광소자
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
KR101510377B1 (ko) * 2008-01-21 2015-04-06 엘지이노텍 주식회사 질화물 반도체 및 수직형 발광 소자의 제조방법
JP5180050B2 (ja) * 2008-12-17 2013-04-10 スタンレー電気株式会社 半導体素子の製造方法
KR101055090B1 (ko) * 2009-03-02 2011-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI427699B (zh) * 2009-04-14 2014-02-21 Academia Sinica Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
CN101877377B (zh) * 2009-04-30 2011-12-14 比亚迪股份有限公司 一种分立发光二极管的外延片及其制造方法
KR101047617B1 (ko) * 2009-05-21 2011-07-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2010140564A1 (ja) * 2009-06-01 2010-12-09 三菱化学株式会社 窒化物半導体結晶およびその製造方法
JP2012530027A (ja) * 2009-06-15 2012-11-29 コリア エレクトロニクス テクノロジ インスティチュート 異種基板、それを利用した窒化物系半導体素子及びその製造方法
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
FI123319B (fi) * 2009-09-10 2013-02-28 Optogan Oy Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
JP5310534B2 (ja) 2009-12-25 2013-10-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
KR101245894B1 (ko) * 2010-06-07 2013-03-20 소코 가가쿠 가부시키가이샤 에피택셜 성장용 템플릿의 제작 방법 및 질화물 반도체 장치
CN102315347B (zh) * 2010-07-05 2014-01-29 展晶科技(深圳)有限公司 发光二极管磊晶结构及其制造方法
TWI501421B (zh) * 2010-09-21 2015-09-21 Epistar Corp 光電元件及其製造方法
JP6054884B2 (ja) 2011-01-25 2016-12-27 エルジー イノテック カンパニー リミテッド 半導体素子及び半導体結晶成長法
CN103243389B (zh) * 2012-02-08 2016-06-08 丰田合成株式会社 制造第III族氮化物半导体单晶的方法及制造GaN衬底的方法
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
CN103681233B (zh) * 2012-09-05 2016-06-15 无锡华润上华半导体有限公司 一种多沟槽结构的制作方法
JP6208416B2 (ja) * 2012-09-10 2017-10-04 豊田合成株式会社 ＧａＮ半導体単結晶の製造方法
CN103050588A (zh) * 2013-01-18 2013-04-17 映瑞光电科技(上海)有限公司 一种led及其制造方法
JP5999443B2 (ja) 2013-06-07 2016-09-28 豊田合成株式会社 ＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
JP6015566B2 (ja) 2013-06-11 2016-10-26 豊田合成株式会社 ＩＩＩ 族窒化物半導体のエッチング方法およびＩＩＩ 族窒化物半導体結晶の製造方法およびＧａＮ基板の製造方法
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
CN103681795B (zh) * 2013-12-27 2017-03-15 苏州晶湛半导体有限公司 Iii族氮化物半导体结构及其制造方法
WO2015159342A1 (ja) * 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
WO2016018288A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
WO2017039674A1 (en) 2015-09-03 2017-03-09 Hewlett Packard Enterprise Development Lp Defect free heterogeneous substrates
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
US9899564B2 (en) * 2016-03-23 2018-02-20 Panasonic Intellectual Property Management Co., Ltd. Group III nitride semiconductor and method for producing same
WO2017171737A1 (en) 2016-03-30 2017-10-05 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
DE102018111227A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines epitaktisch gewachsenen Halbleiterkörpers und Halbleiterchip
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
JP7133786B2 (ja) * 2018-10-29 2022-09-09 パナソニックＩｐマネジメント株式会社 Ｉｉｉ族窒化物半導体およびその製造方法
CN115036366A (zh) * 2021-03-05 2022-09-09 联华电子股份有限公司 半导体装置及其制作方法

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (zh) 1972-03-15 1976-11-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
EP1081818B1 (en) 1995-09-18 2004-08-18 Hitachi, Ltd. Semiconductor laser devices
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3712770B2 (ja) 1996-01-19 2005-11-02 豊田合成株式会社 ３族窒化物半導体の製造方法及び半導体素子
US5798536A (en) 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
JPH1065270A (ja) 1996-08-13 1998-03-06 Toshiba Corp 窒化物系半導体を用いた半導体素子
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
WO1999001593A2 (en) 1997-07-03 1999-01-14 Cbl Technologies Elimination of defects in epitaxial films
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP3491538B2 (ja) 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
JPH11274649A (ja) 1998-03-26 1999-10-08 Hitachi Ltd 半導体光素子及びその製造方法
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6265289B1 (en) 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
WO2000004615A1 (en) 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3432444B2 (ja) 1999-02-25 2003-08-04 シャープ株式会社 半導体発光素子
WO2000055893A1 (fr) 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) * 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206258A (zh) * 2011-12-09 2016-12-07 电力集成公司 在硅衬底上形成GaN层的方法以及GaN衬底
CN106206258B (zh) * 2011-12-09 2018-11-09 电力集成公司 在硅衬底上形成GaN层的方法以及GaN衬底

Also Published As

Publication number Publication date
TW501289B (en) 2002-09-01
KR20020084194A (ko) 2002-11-04
EP1265273A1 (en) 2002-12-11
AU2001241108A1 (en) 2001-09-24
EP1265273A4 (en) 2009-05-06
CN1429401A (zh) 2003-07-09
US7141444B2 (en) 2006-11-28
WO2001069663A1 (fr) 2001-09-20
US20030134446A1 (en) 2003-07-17

Similar Documents

Publication Publication Date Title
CN1213462C (zh) 用于制造ⅲ族氮化物系化合物半导体的方法以及ⅲ族氮化物系化合物半导体器件
CN1175473C (zh) GaN单晶衬底及其制造方法
CN1241272C (zh) 氮化物半导体器件及其制造方法
CN1273654C (zh) 氮化镓单晶的生长方法,氮化镓单晶基板及其制造方法
CN1269230C (zh) 半导体发光器件及其制造工艺
CN1933204A (zh) 半导体光发射装置以及一种装置
CN1167137C (zh) 氮化物半导体器件
CN1863944A (zh) 半导体晶体的制造方法和半导体发光元件
CN1159750C (zh) 氮化物半导体的生长方法
CN1254869C (zh) 氮化物半导体元件
CN1225032C (zh) Ⅲ族类氮化物半导体器件及其制造方法
CN1260833C (zh) 氮化物半导体发光器件
CN1194385C (zh) 第三族氮化物半导体器件和其半导体层的生产方法
CN1305193C (zh) 多光束半导体激光器
CN1519998A (zh) 半导体元件及其制造方法
CN1832214A (zh) 氮化物半导体元器件
CN1374683A (zh) Iii－v族化合物半导体晶体结构及其外延生长方法和半导体器件
CN101040409A (zh) 半导体激光器件及其制造方法
CN1628391A (zh) 半导体发光器件及制造方法、集成半导体发光设备及制造方法、图像显示设备及制造方法、照明设备及制造方法
CN1467888A (zh) 半导体发光器件
CN1138747A (zh) 半导体腐蚀方法及用该腐蚀方法制造半导体器件的方法
CN100341115C (zh) Ⅲ族氮化物半导体晶体的制造方法、基于氮化镓的化合物半导体的制造方法、基于氮化镓的化合物半导体、基于氮化镓的化合物半导体发光器件、以及使用半导体发光器件的光源
CN101043121A (zh) 氮化物类半导体发光元件及其制造方法
CN1941444A (zh) 半导体发光元件
CN1790761A (zh) 氮化物半导体发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050803

Termination date: 20100312