CN1863944A

CN1863944A - 半导体晶体的制造方法和半导体发光元件

Info

Publication number: CN1863944A
Application number: CN 02804691
Authority: CN
Inventors: 永井诚二; 冨田一义; 山崎史郎; 手钱雄太; 平松敏夫
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 2001-02-14
Filing date: 2002-02-12
Publication date: 2006-11-15
Anticipated expiration: 2022-02-12
Also published as: CN100414005C; TW575908B; JP2002241192A; JP4084541B2

Abstract

一种半导体晶体制造方法及半导体发光元件，利用横向晶体成长作用，在底衬底上，使由III族氮化物系化合物半导体构成的半导体晶体成长，自底衬底得到独立的优质半导体晶体。本发明的半导体晶体制造方法包括：突起部形成工序，在底衬底上形成多个突起部；晶体成长工序，把所述突起部表面的至少一部分作为衬底层开始晶体成长的最初成长面，使所述衬底层结晶成长，直至该成长面各自相互连接形成至少相连的大致平面；分离工序，通过断裂所述突起部，把所述衬底层和所述底衬底加以分离。本发明可得到没有裂纹、转位密度低的高质量的半导体晶体(晶体成长衬底)。

Description

半导体晶体的制造方法和半导体发光元件

技术领域

本发明涉及通过横向晶体成长作用，在底衬底上形成由III族氮化物系化合物半导体构成的衬底层，得到晶体成长衬底的半导体晶体的制造方法。

本发明涉及通过在由硅(Si)形成的底衬底上，使由III族氮化物系化合物半导体构成的晶体成长，得到半导体衬底的方法。本发明还涉及把这种半导体衬底作为晶体成长衬底制造的III族氮化物系化合物半导体元件。

本发明涉及在底衬底上，使由III族氮化物系化合物半导体构成的半导体晶体成长，从底衬底得到独立的优质半导体晶体的方法。

本发明适于以LED等为代表的各种半导体元件晶体成长衬底的制造等。

背景技术

一般知道，如图10所例示，例如在由硅(Si)等构成的底衬底上使氮化镓(GaN)等氮化物进行半导体晶体成长，然后冷却到常温时，在氮化物半导体层上有很多转位和裂纹。

图11例示了在Si衬底(底衬底)上晶体成长的现有半导体晶体的模式剖面图。在该晶体成长工序中，采用了MOCVD法。如本图11所示，通过现有技术在Si衬底(底衬底)上高温成长的半导体晶体(GaN晶体等)上产生「反应部位」和转位、裂纹等。

作为在底衬底上，使由III族氮化物系化合物半导体构成的半导体晶体成长，从该底衬底得到独立的半导体晶体的现有技术，例如一般知道公开专利公报「特开平7-202265：III族氮化物半导体的制造方法」中所述的湿式蚀刻法和/或在蓝宝石衬底上通过HVPE法等，使厚膜的GaN(目的半导体晶体)成长、用激光照射和研磨等把蓝宝石衬底除去的方法。

发明的公开

这样，当在成长层(氮化物半导体层)上有很多转位和裂纹时，而在其上制作器件时，结果是在器件中产生很多晶格缺陷和转位、变形、裂纹等，成为引起器件特性恶化的原因。

另外，例如除去由硅(Si)等构成的底衬底，只留下成长层，想得到独立的衬底(晶体)时，因所述转位和裂纹等的作用而得不到大面积(1cm²以上)的产物。

转位和裂纹是根据不同种材料间的热膨胀系数差和晶格常数差产生的应力的结果而产生的，用这种晶体成长衬底制造各种半导体器件时，则引起器件特性的恶化。

另外，在目的半导体衬底(半导体晶体A)的晶体成长温度1000℃～1150℃附近，硅(Si)和氮化镓(GaN)反应，形成多晶GaN(图中的「反应部位」)。因此，产生经过高温晶体成长过程不容易得到单晶GaN衬底等问题。

在这些现有技术中，存在的问题是：有由底衬底(例如，蓝宝石、硅等)和III族氮化物系化合物半导体间的热膨胀率差和晶格常数差引起的，在晶体成长工序完成后降温时等，在目的单晶(例如：GaN等)上施加应力，在目的单晶上产生很多转位和裂纹。

例如，使用所述那样的现有技术时，在由蓝宝石和/或硅(Si)等形成的底衬底上，使氮化镓(GaN)等氮化物半导体晶体成长、然后冷却到常温时，通过热膨胀系数差和/或晶格常数差等引起的应力，在氮化物半导体层上产生很多转位和裂纹。

这样，当在成长层(氮化物半导体层)上产生很多转位和裂纹时，当在其上制作器件时，结果是在器件上产生很多晶格缺陷和转位、变形、裂纹等，成为引起器件特性恶化的原因。

另外，除去底衬底，只留下成长层、想得到独立的衬底(晶体)时，因所述转位和裂纹等的作用而得不到大面积的产物。厚膜成长时，连成长中目的单晶上都产生裂纹，所以，非常容易产生部分小片发生剥离等问题。

本发明是为解决所述课题而开发的，其目的在于得到没有裂纹、转位密度低的高质量的半导体晶体(晶体成长衬底)。

本发明的另一目的在于把比较便宜的硅(Si)作为底衬底使用来得到没有裂纹和多晶块(反应部位)的高质量半导体晶体。本发明再一目的在于通过把高质量制造的所述半导体晶体用作晶体成长衬底来制造高质量的半导体器件。

本发明的又一目的还在于从底衬底得到独立的优质的半导体晶体。

为解决所述课题，下面的方法是有效的。

即，第一方法是通过利用横向晶体成长作用，在底衬底上形成由III族氮化物系化合物半导体构成的衬底层，从底衬底得到独立的半导体晶体的制造工序中，设有：突起部形成工序，在底衬底上形成多个突起部；晶体成长工序，把该突起部表面的至少一部分作为衬底层开始晶体成长的最初成长面，该成长面使衬底层晶体成长，成长到各个突起部相互连接成至少相连的大致平面；分离工序，通过断裂突起部，把衬底层和底衬底分离。

但这里所说的「III族氮化物系化合物半导体」一般包括二元、三元或四元用通式「Al_xGa_yIn_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)」表示的任意混晶比的半导体，而且添加了p型或n型杂质的半导体也定为本说明书「III族氮化物系化合物半导体」的范畴。

另外，把所述III族元素(Al，Ga，In)内的一部分用硼(B)和铊(T1)等置换，或把氮(N)的一部分用磷(P)、砷(As)、锑(Sb)、铋(Bi)等置换的半导体等也还定为本说明书「III族氮化物系化合物半导体」的范畴。

作为所述P型杂质，例如可添加镁(Mg)和/或钙(Ca)等。

作为所述n型杂质，例如可添加硅(Si)和硫(S)、硒(Se)、碲(Te)或锗(Ge)等。

这些杂质，既可同时添加两种元素以上，也可同时添加两型(P型和n型)。

例如，如图1所示，在具有多个突起部的底衬底上，使由III族氮化物系化合物构成的衬底层(半导体晶体)成长时，通过调整突起部的大小和配置间隔和晶体成长诸条件等，能在各突起部间(突起部的侧面)形成半导体晶体未被层积的「空洞」。因此，与突起部的高度相比，把衬底层的厚度制成充分大时，内部应力或外部应力容易集中作用在该突起部。其结果是，特别是这些应力作为对突起部的剪切应力等作用而该应力变大时，突起部发生断裂。因此，只要利用该应力就能容易把底衬底和衬底层分离(剥离)。通过该方法能从底衬底得到独立的晶体(衬底层)。

所述「空洞」形成得越大，应力(剪切应力)在突起部越容易集中。

例如，如从图1也可知道，通过形成所述那种突起部，使底衬底和衬底层(或希望的半导体晶体层)的接触部位被限定得狭窄，所以，根据两者晶格常数差的变形难于产生，「根据底衬底和衬底层间的晶格常数差的应力」被缓和。因此，衬底层(希望的半导体晶体)进行晶体成长时，对成长中的衬底层起作用的不需要的应力被抑制，转位和裂纹的发生密度被降低。

在把底衬底和衬底层分离(剥离)时，衬底层的一部分既可残留在底衬底一边，或底衬底的一部分(例如：突起部的断裂残骸)也可残留在衬底层一边。即，所述分离工序并不是把这些材料一部分残骸皆无的，各材料完全分离作为前提(必要条件)的。

解决所述课题的第二方法是，在这些第一方法中，通过把衬底层和底衬底冷却或加热，使产生根据衬底层和底衬底热膨胀系数差的应力，利用该应力实施所述突起部的断裂。

根据该方法能容易生成所述应力。

第三方法是，在利用横向晶体成长作用，在底衬底上形成由III族氮化物系化合物半导体构成的衬底层，得到半导体晶体的制造工序中，设有：突起部形成工序，在底衬底上形成多个突起部；晶体成长工序，把该突起部表面的至少一部分作为衬底层开始晶体成长的最初成长面，该成长面使衬底层晶体成长、成长到各个突起部相互连接成至少相连结的大致平面。在该晶体成长工序中，通过调整III族氮化物系化合物半导体的原料供给量q，在底衬底突起部间谷部至少一部分露出领域，把III族氮化物系化合物半导体的晶体成长速度a与突起部顶部的晶体成长速度b的差值(b-a)控制在大致最大值。

根据该方法，突起部头部附近的晶体成长速度相对地变大，所述露出区域附近的晶体成长比较地被抑制，从顶部附近的晶体成长成为主流。其结果是，从突起部顶部附近开始的衬底层的横向成长(ELO)变明显，衬底层晶体成长时在衬底层起作用的「根据底衬底和衬底层间的晶格常数差的应力」被缓和。因此，衬底层的晶体构造安定，在衬底层上难以发生转位和裂纹。

如衬底层的横向成长(ELO)变明显时，例如在突起部的侧面(各突起部间)有时产生比较大空洞。

例如，如图1所示，以适当的大小、间隔或周期在底衬底的表面上形成凹凸时，一般在底衬底外周侧壁附近的周边部分以外，与凸部(突起部)的上面附近相比，凹部(谷部)的晶体材料每单位时间·单位面积的供给量容易变少。该倾向虽也依赖于晶体材料的气流流量、温度、方向等，但通过把这些诸条件最合适或恰当地控制，能把所述差值(b-a)控制在大致最大值。

第四方法是，在所述第一或第二方法的晶体成长工序中，通过调整III族氮化物系化合物半导体的原料供给量q，在底衬底突起部间的谷部至少一部分露出领域，把III族氮化物系化合物半导体的晶体成长速度a与突起部顶部的晶体成长速度b的差值(b-a)控制在大致最大值。

这时与上述方法一样，衬底层晶体成长时对衬底层起作用的「根据底衬底和衬底层间的晶格常数差的应力」被缓和，衬底层的晶体构造安定，在衬底层上难以发生转位和裂纹。该作用·效果在空洞于各突起部间(突起部的侧面)横向成长越明显时，越变得比较显著。

在突起部的侧面(各突起部间)若形成空洞的话，则剪切应力容易集中在突起部，在所述分离工序中，利用剪切应力容易把底衬底和衬底层分离。该作用·效果是各突起部间(突起部的侧面)的空洞越大越显著。

第五方法是，在所述第三或第四方法中，把所述原料供给量q定在1μmol/min以上～100μmol/min以下。

更理想的是，所述原料供给量q在5μmol/min以上～90μmol/min以下为好。作为尤其理想的值是，虽然其也依赖于形成的突起部的大小及形状、配置间隔等底衬底的规格和供给原料的种类及供给流方向、晶体成长法等诸条件，但大概在10～80μmol/min左右是理想的。该值过大时，则难于把所述的差值(b-a)控制在大致最大值，所以，难以在各突起部间(突起部的侧面)形成大的空洞。因此，这种情况时，根据晶格常数差的晶体内的应力比较难以被缓和、产生转位等，衬底层单晶的结晶性容易恶化，这是不理想的。

在利用应力(剪切应力)把底衬底和衬底层分离之际，若突起部的侧面没有空洞或该空洞小时，应力也难以集中在突起部，突起部的断裂难以发生，是不理想的。

另一方面，当原料供给量q过小时，则晶体成长过于耗费时间，在生产性方面不利，是不理想的。

第六方法是，在所述第一到第五的任一方法中，作为底衬底的材料使用硅(Si)或碳化硅(SiC)。

作为其他底衬底的材料，例如GaN、AlN、GaAs、InP、GaP、MgO、ZnO、MgAl₂O₄等是有用的，而且蓝宝石、尖晶石、氧化锰、氧化镓锂(LiGaO₂)、硫化钼(MoS)等也能使用。

但在使用根据热膨胀系数差的剪切应力把底衬底和衬底层分离时，最好选择两材料间的热膨胀系数差大的组合，而且最好选择在底衬底一边容易发生断裂的材料。

第七方法是，在所述第一到第六的任一方法中，作为底衬底的材料使用Si(111)，在突起部形成工序中，在底衬底突起部间谷部的露出领域使Si(111)面不露出地形成突起部。

根据本方法，能把所述谷部露出面的晶体成长速度a抑制小，所以，能把所述差值(b-a)在照旧不动地保持结晶性的同时而稳定的达到大致最大化。

第八方法是，在所述第一到第七任一方法的突起部形成工序后，至少在突起部的表面上设置由「Al_xGa_(1-x)N(0＜x≤1)」形成缓冲层的工序。

但和所述缓冲层，也可另外地再把与所述缓冲层有大致相同组成(例如AlN和AlGaN)的中间层周期地，或与其他层交替地，或构成多层构造地加以层积。

通过这种缓冲层(或中间层)的层积，能缓和因晶格常数差引起的对衬底层(成长层)起作用的应力等，通过与现有的同样的作用原理能提高结晶性。

第九方法是，在所述第八方法中，把缓冲层的膜厚在突起部的纵向高度以下成膜。作为绝对目标，缓冲层的膜厚最好在约0.01μm以上～1μm以下。

通过该方法，仅使缓冲层上所形成的希望的晶体层(例如：GaN层)在横向优质成长。即，通过该方法，在缓冲层上形成的晶体层进行晶体成长时遇到的「根据晶格常数差的应力」被减轻，能有效降低转位密度。

形成缓冲层等的AlN和AlGaN等，在底衬底露出的表面大致整个面上容易成膜，而且，原来，形成所希望的晶体成长层的GaN，具有比AlN和AlGaN等容易横向成长的倾向，但根据所述方法，能在突起部的侧面更可靠地形成大的「空洞」。

在通过该方法把衬底层从底衬底分离时，晶体层(在缓冲层上形成的所希望的层)也直接在衬底层的背面(底衬底具有的侧面)大范围露出。因此，在衬底层的背面形成电极时，抑制电阻变得容易。

缓冲层的膜厚，如所述，大约0.01μm～1μm左右是大致恰当的范围，但更优选0.1μm以上～0.5μm以下为好。该膜厚过厚时，空洞容易变小，是不理想的。该膜厚过薄时，缓冲层大致均匀地成膜变困难。特别是，当在突起部上部附近产生缓冲层成膜不匀(没充分成膜的部分)时，结晶性上也容易产生不匀，是不理想的。

第十方法是，在所述第一到第九任一方法的晶体成长工序中，把衬底层的膜厚定在50μm以上。

使晶体成长的衬底层(III族氮化物系化合物半导体)的厚度优选约50μm以上，该厚度越厚，对衬底层的拉伸应力越缓和，衬底层转位和裂纹的发生密度越小。而且，能同时使衬底层牢固，所述剪切应力容易集中在所述突起部。

第十一方法是，在所述第一到第十任一方法的晶体成长工序中，在中途变更晶体成长法，从晶体成长速度慢的晶体成长法变更到晶体成长速度快的晶体成长法。

例如，在晶体成长面成为相连的大致平面状之前，如采用易使所述差值(b-a)达到大致最大的晶体成长法(例如：MOVPE法)，然后，采用易把膜厚高效达到50μm以上的晶体成长法(例如：HVPE法)的话，能在短时间内得到结晶性优良的半导体晶体。

第十二方法是，在所述第一到第十一任一方法的突起部形成工序中，把突起部按大致等间隔或大致一定周期地配置，这样来形成所述突起部。

借此，使横向成长的成长条件在整体上大致均等，在结晶性好坏上难以产生不匀。突起部间谷部的上方，在用衬底层完全覆盖之前的时间内难以产生局部的偏差，所以，例如，从晶体成长速度慢的晶体成长法到晶体成长速度快的晶体成长法，在中途变更晶体成长法时，其时间容易准确、早期或唯一地决定。

用本方法，所述空洞成为各个大致均等的大小，能把所述剪切应力在各突起部大致均等地分配，所以，整个突起部的断裂均匀产生，底衬底和衬底层的分离能可靠实施。

第十三方法是，在所述第十二方法的突起部形成工序中，是在以一边为0.1μm以上的略正三角形为基准的平面三角晶格的晶格点上形成突起部。

通过该方法能把所述的第十二方法更具体地、准确可靠地实施，因此，能可靠地降低转位数。

第十四方法是，在所述第一到第十三任一方法的突起部形成工序中，把突起部的水平剖面形状形成为大致正三角形、大致正六方形、大致圆形或四方形。

通过该方法，由III族氮化物系化合物半导体形成的晶体，在晶轴方向各部分容易一致，或能把突起部的水平方向长度(粗细)在任意水平方向限制成大致一样，所以，能抑制转位数。特别是，正六方形和正三角形容易与半导体晶体的晶体结构一致，所以是更理想的。圆形和四方形，可以说在制造技术方面容易形成其具有采用现有的一般加工技术水准进行制造的优点。

第十五方法是，在所述第一到第十四任一方法的突起部形成工序中，把突起部的配置间隔(配置周期)定在0.1μm以上～10μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但突起部的配置间隔在0.5～8μm左右为好。但该配置间隔是指相互接近的各突起部中心点间的距离。

通过该方法能把突起部的谷部上方用衬底层覆盖，同时在突起部间能形成空洞。

当该值过小时，几乎得不到ELO的作用，结晶性恶化。且形成的空洞过小，只要不把衬底层的膜厚制成需要以上的大小，突起部的断裂就不容易。

当该值过大时，不能把突起部的谷部上方用衬底层可靠地覆盖，不能得到结晶性均匀且优质的晶体(衬底层)。

或者，当该值进一步过大时，谷部的露出面过大、几乎得不到ELO的作用，且完全不能形成空洞，所以，结晶性恶化，只要不把衬底层的膜厚制成需要以上的大小，突起部的断裂就不容易。

第十六方法是，在所述第一到第十五任一方法的突起部形成工序中，把突起部的纵向高度定为0.5μm以上～20μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但突起部的纵向高度在0.8～5μm左右为好。

当该高度过短时，与没有突起部时一样，几乎得不到ELO的作用、结晶性恶化。另外，该高度过短时，不能形成所述的空洞。

当该高度过高时，形成突起部自身变困难，为形成突起部要耗费必要以上的时间，或消费必要以上的底衬底材料，是不理想的。另外，该高度过高时，剪切应力分散到突起部的纵向，难以使突起部可靠地断裂。

第十七方法是，在所述第一到第十六任一方法的突起部形成工序中，把突起部的横向粗细、宽度或直径定为0.1μm以上～10μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但突起部的横向粗细、宽度或直径在0.5～5μm左右为好。

当该粗细过粗时，根据晶格常数差在衬底层(成长层)起作用的应力的影响变大，容易增加衬底层的转位数。若过细时，则形成突起部自身变困难，或突起部头部的晶体成长速度b变慢，是不理想的。

在通过应力(剪切应力等)使突起部断裂时，若突起部的横向粗细、宽度或直径过大，易产生不能可靠断裂的部分，是不理想的。

根据晶格常数差对衬底层(成长层)起作用的应力影响的大小，不仅依赖于突起部横向的粗细(长度)，而且也依赖于突起部的配置间隔等。这些设定范围若不恰当的话，则如所述，根据晶格常数差的应力的影响变大、容易增加衬底层的转位数，是不理想的。

由于突起部头部附近横向的粗细、宽度或直径有如所述的最合适值或合适范围，所以，突起部的上面、底面或水平剖面的形状，至少是局部封闭的形状(岛状)，而且是向外侧封闭成凸状的形状为好，更理想的是，该上面、底面或水平剖面的形状，是大致圆形或大致正多角形等为好。通过这种设定，容易可靠实现对任意水平方向的所述最合适值或合适范围。

第十八方法是，在所述第一到第十七的任一方法中，在晶体成长工序之前，通过各种蚀刻、电子束照射处理、激光等光学处理、化学处理、或切削和研磨等物理处理，使底衬底突起部间的谷部至少一部分露出区域的结晶性或分子结构发生恶化或变化，这样能使该露出区域中III族氮化物系化合物半导体的晶体成长速度a降低。

通过该方法，能使所述晶体成长速度的差值(b-a)更加增大。因此，根据该方法，突起部头部附近的晶体成长速度相对地变大，所以，通过与上述同样的作用，衬底层晶体成长时，使对衬底层起作用的「根据底衬底和衬底层间的晶格常数差的应力」缓和，在衬底层上难以发生转位和裂纹。

第十九方法是，在所述任一分离工序中，由底衬底和衬底层构成的衬底，残留在成长装置的反应室内，以使大致一定流量的氨(NH₃)气流入反应室内的原封不动的状态下，把衬底用大约「-100℃/min～-0.5℃/min」左右的冷却速度冷却到大致常温。

例如，通过这种方法，能把衬底层的晶体性原样保持在优质状态下实施所述的分离工序。

第二十方法是，至少在所述任一分离工序之后设有残骸除去工序，把残留在衬底层背面突起部的断裂残骸，用蚀刻等化学的或物理的方法进行加工处理除去。

根据该方法，在衬底层背面(已剥离底衬底的侧面)形成半导体发光元件等电极时，能抑制在电极和衬底层的界面附近产生的电流不匀和电阻，因此，能谋求降低驱动电压和/或提高发光强度等。

另外，通过除去突起部的断裂残骸，在把电极也作为半导体发光元件等的反射镜利用时，使镜面附近光的吸收和散射降低，提高了反射率，所以，提高了发光强度。

例如，在通过研磨等物理加工处理、实施该残骸除去工序时等，直到衬底层背面的缓冲层也能除去，或提高衬底层背面的平坦度，所以，更能增强电流不匀和电阻的抑制、或降低镜面附近光的吸收和散射等的所述作用效果。

第二十一方法是，在III族氮化物系化合物半导体发光元件中，把使用所述第一到第二十任一方法的半导体晶体制造方法制造的半导体晶体作为晶体成长衬底加以准备。

根据该方法，采用结晶性优良、内部应力少的半导体，可使III族氮化物系化合物半导体发光元件的制造成为可能或变得容易。

第二十二方法是，把通过使用所述第一到第二十任一方法的半导体晶体制造方法制造的半导体晶体，作为晶体成长衬底进行晶体成长，制造III族氮化物系化合物半导体发光元件。

通过以上的方法能解决所述课题。

第二十三方法是，利用横向晶体成长作用，在由硅(Si)形成的底衬底上，在由III族氮化物系化合物半导体构成的半导体晶体A进行成长的半导体衬底制造工序中，包括：防止反应工序，在底衬底上把由比半导体晶体A在熔点或耐热性上高的晶体材料B构成的防止反应层成膜；突起部形成工序，通过化学的或物理的蚀刻法，在防止反应层已成膜一侧的单面上，不使底衬底露出地从防止反应层形成多个突起部；晶体成长工序，把该突起部表面的至少一部分作为半导体晶体A开始晶体成长的最初成长面，使半导体晶体A进行晶体成长，成长到该成长面各个相互连接成至少为相连的大致平面。

但由所述半导体晶体A构成的所述半导体衬底，既可以是单层结构，也可以是复层结构(多层结构)。

这里所说的「III族氮化物系化合物半导体」，一般包括二元、三元或四元用通式「Al_xGa_yIn_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)」表示的任意混晶比的半导体，而且添加了p型或n型杂质的半导体也定为本说明书「III族氮化物系化合物半导体」的范畴。

另外，把所述III族元素(Al，Ga，In)内的一部分用硼(B)和铊(Tl)等置换，或把氮(N)的一部分用磷(P)、砷(As)、锑(Sb)、铋(Bi)等置换的半导体等也还定为本说明书「III族氮化物系化合物半导体」的范畴。

作为所述P型杂质，例如可添加镁(Mg)和/或钙(Ca)等。

作为所述n型杂质，例如可添加硅(Si)或硫(S)、硒(Se)、碲(Te)或锗(Ge)等。

这些杂质既可同时添加两种元素以上，也可同时添加两型(P型和n型)。

图5是举例说明本发明基本概念的半导体晶体制造工序的模式剖面图。该防止反应层用于防止Si和氮化镓系的半导体反应，这样，通过在底衬底(Si衬底)上，由比氮化镓系的半导体(半导体晶体A)熔点或耐热性高的，例如SiC和AlN等构成的防止反应层(晶体材料B)成膜，即使在氮化镓系半导体(半导体晶体A)进行长时间晶体成长时，在硅界面附近也不形成所述的「反应部」。

通过形成多个突起部，氮化镓系的半导体(半导体晶体A)以突起部的平顶部为起点也在横向成长。这样，根据防止反应层与氮化镓系半导体晶体A间晶格常数差的应力难以产生，应力被大幅度缓和。

通过形成多个突起部，作用于防止反应层的应力被缓和，这些应力难以在防止反应层上起作用，形成纵向裂纹，从而，在防止反应层上难以产生贯通纵向的裂纹。因此，用没有贯通纵向裂纹的防止反应层，能完全把底衬底(Si衬底)和氮化镓系半导体(半导体晶体A)遮断，所以，能更可靠地防止所述那种「反应部」的发生。

例如，通过形成所述那种突起部，把防止反应层与半导体衬底(即，希望的半导体晶体层A)的接触部位限定得狭窄，所以，根据两者晶格常数差的变形难以变大，「根据底衬底与半导体衬底间晶格常数差的应力」被缓和。因此，在半导体衬底(希望的半导体晶体A)晶体成长时，对成长中的半导体衬底起作用的不需要的应力被抑制，降低了转位和裂纹的发生密度。

即，通过以上的应力缓和作用，在氮化镓系的半导体(半导体晶体A)上难以发生转位，且裂纹的发生密度也特别被削减。

通过以上作用和相乘效果，没有所述「反应部」和，裂纹、转位密度被充分抑制的高质量半导体衬底(半导体晶体A)可能得到或变得容易得到。

本图中的缓冲层C，根据需要采用插入的形态也可，在实施本发明上，这种缓冲层未定是必要的构成要素。即，即使在不设缓冲层的场合，也能得到一定以上的本发明的作用·效果。

第二十四方法是，在所述第二十三方法中，所述半导体晶体A是由满足组成式「Al_xGa_yIn_(1-x-y)N(0≤x＜1，0＜y≤1，0＜x+y≤1)」的III族氮化物系化合物半导体构成。

第二十五方法是，在所述第二十三或第二十四方法中，作为形成防止反应层的晶体材料B，使用碳化硅(SiC)、氮化铝(AlN)、或尖晶石(MgAl₂O₄)。

第二十六方法是，在所述第二十三或第二十四方法中，作为形成防止反应层的晶体材料B，使用铝组成比至少在0.30以上的AlGaN、AlInN、或AlGaInN。而且，作为晶体材料B，最好选择晶格常数不到3.18A的原子间结合力比较牢固的耐热性(熔点)高的稳定材料。

第二十七方法是，在所述第二十三到第二十六的任一方法中，通过使成长面横向成长，使各个相互连接，在突起部间形成半导体晶体A没有层积的空洞。

这种空洞越大越理想，但若过大时，则在连接后有时难以得到大致平面状的成长面，所以要注意。若过小时，则横向成长产生的应力缓和作用也变小，所以要注意。

第二十八方法是，在所述第二十三到第二十七的任一方法中，突起部间防止反应层的谷部膜厚形成为0.1μm以上～2μm以下。

该厚度过薄时，则膜厚伴有不匀、或形成防止反应层的所述晶体材料B也不是十分稳定的物质，所以，不能把镓(Ga)或氮化镓(GaN)和硅(Si)完全遮断。因此，根据这些反应的防止「反应部(多晶的GaN)」的形成效果不能充分得到。

当防止反应层谷部的膜厚过厚时，则在防止反应层的谷部容易产生裂纹，不能把镓(Ga)或氮化镓(GaN)和硅(Si)完全遮断。因此，根据这些反应的防止「反应部」形成的效果不能充分得到。

当防止反应层谷部的膜厚过厚时，则仅此一点，防止反应层的层积时间和层积材料就格外重要，而在生产成本等方面也不理想。

第二十九方法是，在所述第二十三到第二十八任一方法的突起部形成工序中，突起部的纵向高度形成为0.5μm以上～20μm以下。更理想的是突起部纵向高度在1μm以上～5μm以下为好。

当该突起部过低时，所述空洞变小，半导体晶体A的横向成长不充分，应力缓和作用不充分，是不理想的。当该突起部过高时，则仅此一点，防止反应层的层积时间和蚀刻时间、或层积材料等就格外重要，而在生产成本等方面也不理想。

第三十方法是，在所述第二十三到第二十九任一方法的突起部形成工序中，把突起部的横向粗细、宽度或直径形成为0.1μm以上～10μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但突起部的横向粗细、宽度或直径在0.5～5μm左右为好。

当该粗细过粗时，根据晶格常数差在半导体衬底(成长层)起作用的应力的影响变大、容易增加半导体衬底的转位数。若过细时，则突起部自身的形成变困难，或突起部头部的晶体成长速度b变慢，是不理想的。

第三十一方法是，在所述第二十三到第三十的任一方法中设有分离工序，通过把半导体晶体A和底衬底加以冷却或加热、产生根据半导体晶体A和底衬底热膨胀系数差的应力，通过利用该应力使突起部断裂来把半导体晶体A和底衬底分离。

例如，如图5所示，在具有多个突起部的底衬底上，使由III族氮化物系化合物构成的半导体衬底(半导体晶体A)成长时，通过调整突起部的大小和配置间隔和晶体成长诸条件等，能在各突起部间(突起部的侧面)形成半导体晶体A未被层积的「空洞」。因此，与突起部的高度相比，如把半导体衬底(半导体晶体A)制成充分厚时，内部应力或外部应力容易集中作用于该突起部。其结果是，特别是，这些应力作为剪切应力等对突起部起作用，而该应力变大时，突起部发生断裂。

因此，只要利用该应力就能容易地把底衬底和半导体衬底分离(剥离)。

另外，所述「空洞」形成得越大，应力(剪切应力)越容易集中在突起部。

即，由于根据所述第三十一方法就能容易生成所述应力，所以，半导体晶体A和底衬底可容易地分离。

在把底衬底和半导体衬底分离(剥离)时，半导体衬底的一部分既可残留在底衬底一侧、或底衬底的一部分(例如：突起部的断裂残骸)也可残留在半导体衬底一侧。即，所述分离工序并不是把这些材料一部分残骸皆无地完全分离各材料作为前提(必要条件)的。

这种断裂残骸等的除去，根据需要也可使用研磨和蚀刻等众所周知的方法实施。

第三十二方法是，在所述第二十三到第三十一任一方法的晶体成长工序中，把半导体晶体A层积50μm以上。

该厚度越厚时，对半导体衬底(半导体晶体A)的拉伸应力越被缓和，半导体衬底转位和裂纹的发生密度降低，同时半导体衬底牢固，所以，容易使所述应力集中在所述突起部。

底衬底(Si衬底)的厚度最好在300μm以下。该厚度越薄时，对半导体衬底(半导体晶体A)的拉伸应力越被缓和，半导体衬底转位和裂纹的发生密度降低。但底衬底的厚度不到50μm时，底衬底自身的绝对强度产生问题，难以维持高的生产性。因此，为了确保制造的晶体成长衬底的质量和生产性，底衬底的厚度最好在50μm以上～300μm以下。

相对来说，使晶体成长的半导体衬底(半导体晶体A)的厚度与底衬底(Si衬底)的厚度大致一样或在其以上是优选的。通过这种设定，对半导体衬底的拉伸应力容易缓和，半导体衬底转位和裂纹的发生比以前能得到大幅抑制。相对来说，半导体衬底越厚该效果越大。

第三十三方法是，在所述第二十三到第三十二任一方法的晶体成长工序中，通过调整III族氮化物系化合物半导体的原料供给量q，把底衬底突起部间谷部至少一部分被侵蚀区域的III族氮化物系化合物半导体的晶体成长速度a与突起部顶部的晶体成长速度b的差值(b-a)控制在大致最大值。

根据该方法，突起部顶部附近的晶体成长速度相对地变大，所述被侵蚀区域附近的晶体成长比较地被抑制，从头部附近的晶体成长成为主流。其结果是，从突起部头部附近开始的半导体衬底(半导体晶体A)的横向成长变明显，半导体衬底晶体成长时，对半导体衬底起作用的「根据防止反应层和半导体衬底间的晶格常数差的应力」被缓和。因此，半导体衬底的晶体构造安定，在半导体衬底上难以发生转位和裂纹。

半导体衬底的横向成长(ELO)变明显时，例如，在突起部的侧面(各突起部间)容易产生比较大的空洞。

以适当的大小、间隔或周期在底衬底的表面上形成凹凸时，一般除底衬底外周侧壁附近的周边部分以外，与凸部(突起部)的上面附近相比，凹部(谷部)在晶体材料每单位时间·单位面积的供给量上容易变少。该倾向虽也依赖于晶体材料的气流流量、温度、方向等，但通过把这些诸条件最合适或恰当地控制，能把所述差值(b-a)控制在大致最大值。

第三十四方法是，把所述第三十三方法中的所述原料供给量q设定在1μmol/min以上～100μmol/min以下。

更理想的是，所述原料供给量q在5μmol/min以上～90μmol/min以下为好。作为更理想的值，虽然其也依赖于形成的突起部的大小及形状、配置间隔等底衬底的规格、和供给原料的种类及供给流向、晶体成长法等诸条件，但在约10～80μmol/min左右是理想的。当该值过大时，则难以把所述的差值(b-a)控制在大致最大值，所以，难以在各突起部之间(突起部的侧面)形成大的空洞。因此，在这种情况下，根据晶格常数差的晶体内应力比较难以被缓和，产生转位等，半导体衬底单晶结晶性容易恶化，是不理想的。

利用应力(剪切应力)把底衬底和半导体衬底分离之际，若突起部的侧面没有空洞或该空洞小时，应力也难以集中在突起部，突起部的断裂难以发生，是不理想的。

第三十五方法是，在所述第二十三到第三十四的任一方法中，在突起部形成工序后，设置一个至少在突起部的表面上形成由「Al_xGa_(1-x)N(0＜x≤1)」构成的缓冲层C的工序。

但是，所述缓冲层C是在400℃～1100℃附近成长的AlN和AlGaN等半导体层，该缓冲层C也可另外地再把与所述缓冲层C有大致相同组成(例如AlN和AlGaN)的中间层(下面有时只说「缓冲层」)周期地，或与其他层交替地，或构成多层结构地在半导体衬底(半导体晶体A)中层积。

通过这些缓冲层(或中间层)的层积，能缓和由晶格常数差引起的对半导体衬底(成长层)起作用的应力等，通过与现有同样的作用原理，能提高结晶性。

另外，这种作用·效果，在构成防止反应层的晶体材料B是碳化硅(SiC)等时特别显著。

第三十六方法是，在所述第三十五方法中，把缓冲层C的膜厚形成0.01μm以上～1μm以下。

通过该方法能仅使在缓冲层上形成的所希望的半导体晶体A(例如：GaN层)在横向优质成长。

缓冲层的膜厚，如上所述，在约0.01μm～1μm左右是大概恰当的范围，但更优选0.1μm以上～0.5μm以下为好。当该膜厚过厚时，空洞容易变小，是不理想的。当该膜厚过薄时，把缓冲层大致均匀地成膜变困难。特别是，在突起部上部附近产生缓冲层成膜不匀(没充分成膜的部分)时，结晶性上也容易产生不匀，是不理想的。

第三十七方法是，在所述第二十三到第三十六任一方法的突起部形成工序中，把突起部按大致等间隔或大致一定周期地配置，这样来形成所述突起部。

借此，这样横向成长的成长条件在整体上大致均等，在结晶性好坏上难以产生不匀。

用本方法，所述空洞成为各个大致均等的大小，能把所述剪切应力大致均等地分配在各突起部，所以，整个突起部的断裂均匀产生，底衬底和半导体衬底的分离能可靠地实施。

突起部间的谷部上方，在用半导体衬底完全覆盖之前的时间内，难以产生局部的偏差，所以，例如，从晶体成长速度慢的晶体成长法到晶体成长速度快的晶体成长法，在中途变更晶体成长法时，其时期容易准确、早期或唯一地决定。

第三十八方法是，在所述第三十七方法的突起部形成工序中，在以一边是0.1μm以上的大致正三角形为基准的平面三角晶格的晶格点上形成突起部。

通过该方法，能把所述的第十五方法更具体地、正确可靠地实施，因此，能可靠地降低转位数。

第三十九方法是，在所述第二十三到第三十八任一方法的突起部形成工序中，突起部的水平剖面形状成为大致正三角形、大致正六方形、大致圆形、大致矩形、大致菱形或大致平行四边形。

通过该方法，由III族氮化物系化合物半导体形成的晶体，在晶轴方向各部分容易一致，或能把突起部的水平方向长度(粗细)对任意水平方向限制成大致一样，所以，能抑制转位数。特别是，正六方形和正三角形和平行四边形等，容易与半导体晶体的晶体结构一致，所以是更理想的。圆形和矩形，从制造技术方面看容易形成，具有按照现有一般加工技术水准的现状进行制造的优点。

第四十方法是，在所述第二十三到第三十九任一方法的突起部形成工序中，使突起部的配置间隔成为0.1μm以上～10μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但突起部的配置间隔在0.5～8μm左右为好。但是，该配置间隔是指相互接近的各突起部中心点间的距离。

通过该方法，能把突起部的谷部上方，用目的半导体衬底(半导体晶体A)覆盖，同时能在突起部之间(突起部的谷部)形成空洞。

当该值过小时，几乎得不到ELO的作用，不能得到充分的应力缓和作用、结晶性恶化。另外，形成的空洞过小，只要不把半导体衬底的膜厚制成需要以上的大小，突起部的断裂就不容易。

当该值过大时，不能把突起部的谷部上方，用半导体衬底可靠地覆盖，不能得到结晶性均匀且优质的半导体衬底(半导体晶体A)。

或者，当该值进一步过大时，谷部的露出面过大、几乎得不到ELO的作用，且完全不能形成空洞

第四十一方法是，在所述第二十三到第四十任一方法的防止反应工序中，把防止反应层在底衬底上的正背两面成膜。

这样能防止或缓和在防止反应工序后产生的底衬底(Si衬底)的翘曲(弯曲)。

第四十二方法是，在III族氮化物系化合物半导体元件中，把使用所述第二十三到第四十一的任一方法制造的半导体晶体作为晶体成长衬底加以准备。

根据该方法，从结晶性优良、内部应力少的半导体，制造III族氮化物系化合物半导体元件成为可能或变得容易。

第四十三方法是，把使用所述第二十三到第四十一的任一方法制造的半导体晶体作为晶体成长衬底而使晶体成长，这样来制造III族氮化物系化合物半导体元件。

第四十四方法是，使III族氮化物系化合物半导体构成的半导体晶体在底衬底上成长，从该底衬底制得独立的优质的半导体晶体A的制造工序中，设有：晶种层积工序，把由单层或多层III族氮化物系化合物半导体构成的晶种层在底衬底上层积；侵蚀残骸部形成工序，把底衬底晶种层成膜的侧面的一部分，进行化学或物理的侵蚀处理，使晶种层部分地或分散地残留在底衬底上；晶体成长工序，把晶种层侵蚀残骸部的露出面作为半导体晶体A晶体成长开始的最初晶体成长面，该晶体成长面通过晶体成长，使半导体晶体A晶体成长为各个相互连接的至少成相连的大致平面；分离工序，通过断裂侵蚀残骸部把半导体晶体A和底衬底分离。

但，这里所说的「III族氮化物系化合物半导体」一般包括二元、三元或四元用通式「Al_1-x-yGa_yIn_xN；0≤x≤1，0≤y≤1，0≤1-x-y≤1」表示的任意混晶比的半导体，而且，添加了p型或n型杂质的半导体也包括在本说明书「III族氮化物系化合物半导体」的范畴内。

另外，把所述III族元素(Al，Ga，In)内的至少一部分用硼(B)和铊(Tl)等置换，或把氮(N)的至少一部分用磷(P)、砷(As)、锑(Sb)、铋(Bi)等置换的半导体等也包括在本说明书「III族氮化物系化合物半导体」的范畴内。

作为所述P型杂质，例如可添加镁(Mg)和/或钙(Ca)等。

作为所述底衬底的材料，可使用蓝宝石、尖晶石、氧化锰、氧化镓锂(LiGaO₂)、硫化钼(MoS)、硅(Si)、碳化硅(SiC)、AlN、GaAs、InP、GaP、MgO、ZnO、或MgAl₂O₄等。即，这些作为底衬底的材料，在III族氮化物系化合物半导体的晶体成长中可使用有用的、众所周知的或任意的晶体成长衬底。

底衬底的材料，从与GaN的反应、热膨胀系数差、和在高温下稳定性的观点来看，选择蓝宝石是更理想的。

在具有多个侵蚀残骸部的底衬底上，使III族氮化物系化合物构成的目的半导体晶体A成长时，底衬底与半导体晶体A只用侵蚀残骸部连接。因此，把半导体晶体A的厚度做得充分大时，内部应力或外部应力就容易集中作用在该侵蚀残骸部。其结果是，特别是这些应力对侵蚀残骸部作为剪切应力作用、该应力变大时，侵蚀残骸部断裂。

即，如按照所述本发明的方法，利用其应力的话，就能容易地把底衬底和半导体晶体A分离(剥离)。利用该方法，能从底衬底得到独立的单晶(半导体晶体A)。

通过形成所述那种侵蚀残骸部，底衬底和半导体晶体A的接触部位被限定狭窄，所以，根据两者晶格常数差的变形难以产生，「根据底衬底和半导体晶体A间晶格常数差的应力」被缓和。因此，所希望的半导体晶体A进行晶体成长时，对成长中的半导体晶体A起作用的不需要的应力被抑制，转位和裂纹的发生密度被降低。

并且，所谓「多个侵蚀残骸部」，只要至少例如图9那样从垂直剖面看是「多个」便可，作为其平面形状即使连成一个也不要紧。因此，例如，即使在线性的一个矩形波形和急剧的正弦波形或螺旋状等上形成条纹(侵蚀残骸部)的平面形状，也能得到本发明的作用·效果。

不限于条纹形状，即使在大致圆形、大致椭圆形、大致多角形、或大致正多角形等任意的岛形等上形成所述侵蚀残骸部的平面形状，当然也能得到本发明的作用·效果。

在把底衬底和半导体晶体A加以分离(剥离)时，半导体晶体A的一部分也可残留在底衬底的一侧，或底衬底的一部分(例如：侵蚀残骸部的断裂残骸)也可残留在半导体晶体A一侧。即，所述分离工序并不是把这些材料一部分残骸皆无地、各材料完全分离地作为前提(必要条件)的。

第四十五方法是，在所述第四十四方法的晶体成长工序中，把半导体晶体A的膜厚定在50μm以上。使晶体成长的目的半导体晶体A的厚度优选约50μm以上，该厚度越厚，半导体晶体A越牢固，而且，容易把所述剪切应力集中在所述侵蚀残骸部。

通过这些作用，根据晶格常数差，即使在晶体成长中等的高温状态下也能产生剥离现象，所以，在其剥离后，由热膨胀系数差引起的应力对半导体晶体A几乎不起作用，因此，能得到不发生转位和裂纹、高质量的半导体晶体A(例如GaN单晶)。

第四十六方法是，在所述第四十四或第四十五方法中，通过把半导体晶体A和底衬底加以冷却或加热，使其产生根据半导体晶体A与底衬底热膨胀系数差的应力，利用该应力断裂侵蚀残骸部。

即，所述断裂(剥离)，也可由根据半导体晶体A与底衬底热膨胀系数差的应力(剪切应力)产生。

根据该方法，特别是半导体晶体A的膜厚形成在50μm以上时，在维持半导体晶体A的结晶性高的同时，能可靠地使半导体晶体A和底衬底发生断裂。

第四十七方法是，在所述第四十四到第四十六的任一方法中，把晶种层或晶种层的最上层由氮化镓(GaN)形成。作为半导体晶体A的具体组成、对半导体的晶体成长衬底等最合适并非常有用的氮化镓(GaN)，被认为是现今产业上利用价值最高的。因此，这时通过把晶种层或晶种层的最上层由氮化镓(GaN)形成，能最好地实施目的半导体晶体A(GaN单晶)的晶体成长。

但是，当然AlGaN和/或AlGaInN等在产业上的利用价值也大，所以，作为半导体晶体层A的更具体组成也可选择这些。这时，最好由与目的单晶(半导体晶体层A)有比较相近组成的半导体(III族氮化物系化合物半导体)或大致相同组成的半导体来形成晶种层或晶种层的最上层。

第四十八方法是，在所述第四十四到第四十七的任一方法中，晶种层或晶种层的最下层由氮化铝(AlN)形成。

这样，由于由氮化铝(AlN)形成所谓的缓冲层，所以，能得到根据该缓冲层(AlN)层积的众所周知的作用。即，通过能缓和由晶格常数差引起的对目的半导体晶体层A起作用的应力等众所周知的作用原理，使目的半导体晶体层A的结晶性的提高成为可能或变得容易。

根据该方法，能把AlN缓冲层与底衬底间的应力更加增大，所以，能更容易进行底衬底的分离。

为充分得到所述的作用效果，例如，晶种层由两层形成，其下层是AlN缓冲层(晶种层第一层)，其上层是GaN层(晶种层第二层)的多层晶种层的层结构等是非常有效的。根据该组合，能同时良好地得到所述第四和第五方法两者的作用·效果。

第四十九方法是，在所述第四十四到第四十八的任一方法中的侵蚀残骸部形成工序，把侵蚀残骸部的配置间隔定在1μm以上～50μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但侵蚀残骸部的配置间隔在5～30μm左右为好。但，该配置间隔是指相互接近的各侵蚀残骸部中心点间的距离。

通过该方法，能把侵蚀残骸部的谷部上方用半导体晶体A覆盖。

当该值过大时，则不能可靠地把侵蚀残骸部的谷部上方用半导体晶体A覆盖，不能得到结晶性均匀并优质的晶体(半导体晶体A)。

或者，当该值进一步过大时，则晶体方位的偏移变明显，是不理想的。

把侵蚀残骸部头部横向的粗细、宽度或直径定为S、所述配置间隔(配置周期)定为L时，则S/L的值是1/4左右是理想的。通过这种设定，所希望的半导体晶体A的横向成长(ELO)被充分促进，所以，能得到高质量的单晶。

下面，把相互相对的侵蚀残骸部侧壁间的距离定为W(＝L-S)，把该侧壁间的区域(即，被侵蚀的凹部和其上方区域)称为侧面。另外，下面把所述宽度S称为晶种宽度。因此，晶种宽度对侧面之比S/W达到1/3左右是理想的。

把侵蚀残骸部按大致等间隔或大致一定周期地配置来实施所述的侵蚀处理是更优选的。

这样，横向成长的成长条件在整体上大致均等，在结晶性好坏和成长膜厚上难以产生不匀。侵蚀残骸部之间的谷部上方，在用半导体晶体A完全覆盖之前的时间内难以产生局部的偏差，所以，例如从晶体成长速度慢的晶体成长法到晶体成长速度快的晶体成长法，在中途变更晶体成长法时，其时期容易准确、早期或唯一地决定。

用该方法，能把所述剪切应力在各侵蚀残骸部大致均等地分配，所以，整个侵蚀残骸部的断裂均匀产生，底衬底和半导体晶体A的分离能可靠地实施。

因此，例如，使侵蚀残骸部形成条纹状的台形，把它在等方向、等间隔配置也可。这种侵蚀残骸部的形成，具有参照现有的一般蚀刻加工技术水准的现状能容易实施的优点。这时，台形(侵蚀残骸部)的方向，是半导体晶体的<1-100>或<11-20>便可。

在一边为0.1μm以上的大致正三角形为基准的平面三角晶格的晶格点上，形成侵蚀残骸部的方法也是有效的。根据该方法，由于更加减小与底衬底的接触面积，所以，根据上述作用，能可靠地降低转位数，同时能容易地进行底衬底的分离。

把侵蚀残骸部的水平剖面形状，制成为大致正三角形、大致正六方形、大致圆形或四方形的方法也是有效的。

通过该方法，在III族氮化物系化合物半导体形成晶体的晶轴方向，各部容易一致，或者，能把侵蚀残骸部的水平方向长度(粗细)对任意水平方向限制成大致一样，所以，可抑制转位数。特别是正六方形和正三角形，容易与半导体晶体的晶体结构一致，所以，是理想的。从制造技术看，圆形和四方形容易形成，具有参照现有的一般蚀刻加工技术水准的现状进行制造的优点。

本发明的第五十方法是，把所述底衬底侵蚀处理0.01μm以上。通过所述的侵蚀处理(蚀刻加工等)、只要侵蚀到底衬底的一部分即可，则在以后的晶体成长工序中，容易使目的半导体晶体A的表面(晶体成长面)更平坦化，而且，在侵蚀残骸部的侧面容易形成「空洞」。该「空洞」形成得越大，越容易使应力(剪切应力)集中在侵蚀残骸部。

第五十一方法是，在所述第四十四到第五十任一方法的侵蚀残骸部形成工序中，把侵蚀残骸部的横向粗细、宽度或直径定为0.1μm以上～20μm以下。更理想的是，虽也依赖于晶体成长的实施条件，但侵蚀残骸部的横向粗细、宽度或直径在0.5～10μm左右为好。当该粗细过粗时，根据晶格常数差在半导体晶体A起作用的应力的影响变大，容易增加半导体晶体A的转位数。若过细时，则形成侵蚀残骸部自身变困难或侵蚀残骸部头部的晶体成长速度b变慢，是不理想的。

在通过应力(剪切应力等)使侵蚀残骸部断裂时，若侵蚀残骸部的横向粗细、宽度或直径过大，则与底衬底的接触面积变大，所以，也容易产生未被可靠断裂的部分，是不理想的。

根据晶格常数差对半导体晶体A起作用的应力影响的大小，不仅依赖于侵蚀残骸部横向的粗细(长度)，而且，也依赖于侵蚀残骸部的配置间隔等。这些设定范围若不恰当的话，则如上述，根据晶格常数差的应力的影响变大，容易增加半导体晶体A的转位数，是不理想的。

为了在侵蚀残骸部头部附近，横向的粗细、宽度或直径具有如所述的最合适值或合适范围，侵蚀残骸部的上面、底面或水平剖面的形状至少是局部封闭的形状(岛状)，而且是向外侧凸状封闭的形状为好，更理想的是，该上面、底面或水平剖面的形状是大致圆形和大致正多角形等为好。通过这种设定，容易可靠实现对任意水平方向的所述最合适值或合适范围。

第五十二方法是，在所述第四十四到第五十一任一方法的晶体成长工序中，从晶体成长速度慢的晶体成长法到晶体成长速度快的晶体成长法，在中途变更晶体成长法。

例如，通过从横向成长快的晶体成长法到纵向成长快的晶体成长法，在中途变更晶体成长法，能短时间得到结晶性优良的半导体晶体A。

第五十三方法是，在所述第四十四到第五十二的任一方法中，至少在分离工序之后设有残骸除去工序，把残留在半导体晶体A背面的侵蚀残骸部的断裂残骸，用蚀刻等化学的或物理的方法进行加工处理除去。

根据该方法，在半导体晶体A背面(底衬底被剥离的侧面)形成半导体发光元件等的电极时，能抑制在电极和半导体晶体A的界面附近产生的电流不匀和电阻，从而能谋求降低驱动电压和/或提高发光强度等。

另外，通过除去侵蚀残骸部的断裂残骸，电极也可作为半导体发光元件等的反射镜利用时，镜面附近光的吸收和散射被降低，反射率提高，所以，提高了发光强度。

例如，在通过研磨等物理加工处理、实施该残骸除去工序时等，也能除去直到半导体晶体A背面的缓冲层，或提高半导体晶体A背面的平坦度，所以，更能增强电流不匀和电阻的抑制，或降低镜面附近光的吸收和散射等的上述作用效果。

所述加工处理也可用热处理。想除去的部分的升华温度比目的半导体晶体A的升华温度低时，也可通过升温处理和激光照射等除去不需要的部分。

第五十四方法是，在III族氮化物系化合物半导体发光元件中，把使用所述第四十四到第五十三任一方法的半导体晶体制造方法所制造的半导体晶体作为晶体成长衬底加以准备。

根据该方法，从结晶性优良、内部应力少的半导体，制造III族氮化物系化合物半导体发光元件成为可能或变得容易。

第五十五方法是，把使用所述第四十四到第五十三任一方法的半导体晶体制造方法所制造的半导体晶体作为晶体成长衬底使晶体成长，这样来制造III族氮化物系化合物半导体发光元件。

把晶种层制成多层时，最好把「Al_xGa_(1-x)N(0≤x＜1)」构成的缓冲层成膜，作为最初层积的半导体层。

但是，该缓冲层也可另外地，再把与所述缓冲层有大致相同组成(例如AlN和AlGaN)的中间层周期地，或与其他层交替地，或构成多层结构地加以层积。

通过这种缓冲层(或中间层)的层积，能缓和由晶格常数差引起的对半导体晶体A起作用的应力等，通过与现有的同样的作用原理提高结晶性。

在所述分离工序中，在把底衬底和半导体晶体A降温时，它们残留在成长装置的反应室内，以大致一定流量的氨(NH₃)气流入在反应室内的原封不动的状态下，用大约「-100℃/min～-0.5℃/min」左右的冷却速度冷却到大致常温的方法是理想的。例如，通过这种方法能把半导体晶体A的结晶性维持在稳定且优质状态下原封不动地可靠地实施所述的分离工序。

通过以上本发明的方法，能有效或合理地解决所述课题。

附图说明

图1是说明本发明作用的，具有突起部的底衬底和在其上成长的半导体晶体部分断片的模式立体图；

图2是本发明第一实施方案涉及的底衬底(Si衬底)101的部分断片的模式立体图(a)、平面图(b)和剖面图(c)；

图3是把衬底层第一层(AlGaN缓冲层)102a成膜的底衬底101的模式立体图(a)、平面图(b)和剖面图(c)；

图4是层积了衬底层102(层102a和层102b)的底衬底101的模式立体图(a)、平面图(b)和剖面图(c)；

图5是举例说明本发明基本概念的半导体晶体制造工序的模式剖面图；

图6是本发明第二实施方案涉及的底衬底(Si衬底)的部分断片的模式立体图(a)、平面图(b)和剖面图(c)；

图7是把缓冲层C(AlGaN层)成膜的底衬底的模式立体图(a)、平面图(b)和剖面图(c)；

图8是层积了半导体衬底(半导体晶体A)的底衬底的模式立体图(a)、平面图(b)和剖面图(c)；

图9是本发明第三实施方案涉及的半导体晶体制造工序的半导体晶体的模式剖面图；

图10是现有的底衬底上半导体晶体的模式剖面图；

图11是列举的在Si衬底(底衬底)上进行晶体成长的现有半导体晶体的模式剖面图。

用于实施本发明的最佳方案

下面根据具体实施例说明本发明。但是，本发明不限定于下面所示的实施例。发明的公开栏里所述的事项也是用于实施本发明的最佳方案。

下面列举本发明第一实施方案中的半导体晶体(晶体成长衬底)制造顺序的概要。第一实施方案与本发明的公开栏里所述的第一方法～第二十二方法(权利要求1～专利要求22)相对应。

(第一实施例)

[1]突起部形成工序

如图2所示，在由硅构成的单晶底衬底101的Si(111)面上，通过利用光蚀法的干蚀刻，以约2μm的配置间隔形成直径约1μm、高度约1μm的大致圆柱形状的突起部101a。作为配列方式，是在以一边约2μm的大致正三角形为基准的平面三角晶格的各晶格点上，配置突起部101a的圆柱底面中心，形成突起部101a。但，底衬底101的厚度定为约200μm。

[2]晶体成长工序

在本晶体成长工序中，如图4所示，采用有机金属化合物气相成长法(MOVPE法)实施成长工序，从突起部101a的上面(初期状态)成长到各个相互连接成为相连的大致平面状，然后，采用氢化物气相成长法(HVPE法)实施成长工序，直到其衬底层(晶体层)成长到约200μm左右的膜厚。

在本晶体成长工序中，使用氨(NH₃)气、载气(H₂、N₂)、三甲基镓(Ga(CH₃)₃)气(以下记作「TMG」)、和三甲基铝(Al(CH₃)₃)气(以下记作「TMA」)。

(a)首先，把设有所述突起部101a的底衬底101(图2)，用有机溶剂洗涤和酸处理洗净，装在晶体成长装置反应室内设置的基座上，边以常压使H₂流入反应室内边以温度1100℃把底衬底101进行焙烧。

(b)接着，采用MOVPE法向所述底衬底101上供给H₂、NH₃、TMG、TMA，把AlGaN缓冲层(衬底层第一层)102a成膜。该AlGaN缓冲层102a的晶体成长温度是约1100℃，膜厚是约0.3μm(图3)。

(c)向该AlGaN缓冲层(衬底层第一层)102a上供给H₂、NH₃、TMG，以成长温度1075℃使衬底层第二层的一部分，即膜厚约5μm的GaN层102b晶体成长。如图4所示，通过该工序，衬底层第二层(GaN层102b)的一部分横向成长，在谷部，即突起部101a的侧面形成大的空洞。

这时的TMG供给速度是约40μmol/min左右，衬底层第二层(GaN层102b)的晶体成长速度是约1μm/Hr左右。

(d)然后，按照氢化物气相成长法(HVPE法)，使所述GaN层(衬底层第二层)102b进一步晶体成长到200μm。在该HVPE法中，GaN层102b晶体成长速度是约45μm/Hr左右。

[3]分离工序

(a)在所述晶体成长工序之后，使氨(NH₃)气流入晶体成长装置反应室内，原封不动地把底衬底101和(由AlGaN缓冲层102a和GaN层102b构成的)衬底层102冷却到大致常温。这时的冷却速度是约「-50℃/min～-5℃/min」左右。

(b)然后，当把它们从晶体成长装置反应室取出时，能得到从底衬底101剥离的GaN晶体。但是，该晶体在GaN层102b的背面还原封不动地残留着AlGaN缓冲层102a的一小部分残骸和突起部101a的断裂残骸。

[4]断裂残骸除去工序

在上述分离工序之后，通过使用氢氟酸内加了硝酸的混合液进行蚀刻处理，把残留在GaN晶体背面的由Si构成的突起部101a的断裂残骸除去。

通过以上的制造方法，能得到膜厚约200μm结晶性非常优良的优质GaN晶体(GaN层102b)，即，从底衬底101得到独立的所希望的半导体衬底。

如图2所示，在上述第一实施方案中，底衬底的突起部和谷部是由垂直面和水平面构成的，但它们也可由任意的斜面和曲面等形成。因此，在图2(c)所列举的底衬底上形成的谷部的剖面形状，除大致矩形的凹字型以外，也可形成例如大致U字型和大致V字型，一般它们的形状、大小、间隔、配置、配向等是任意的。

下面说明本发明的第二实施方案。第二实施例方案与本发明的公开栏里所述的第二十三方法～第四十三方法(专利要求23～43)相对应。

在实施本发明时，也可从下面之中分别任意选择各种制造条件。另外，这些各种制造条件也可任意地组合。

首先，最初，作为形成III族氮化物系化合物半导体层的方法，有机金属化合物气相成长法(MOCVD或MOVPE)是理想的。然而，也可使用分子束气相成长法(MBE)、卤化物气相成长法(HalideVPE)、液相成长法(LPE)等，也可把各层分别用不同的成长方法形成。

对缓冲层，从纠正晶格失谐等理由考虑，在晶体成长衬底中或底衬底等上形成是理想的。

特别是，在半导体衬底(半导体晶体A)中层积缓冲层(上述中间层)时，作为这些缓冲层，可使用低温下形成的III族氮化物系化合物半导体Al_xGa_yIn_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)，更理想的是使用Al_xGa_(1-x)N(0≤x≤1)。该缓冲层既可以是单层，也可以是组成等不同的多重层。缓冲层的形成方法既可以用380～420℃的低温形成，相反地，也可以在1000～1180℃的范围用MOCVD法形成。使用DC磁控管溅射装置，以高纯度金属铝和氮气作为原料，通过反应溅射法也可形成由AlN构成的缓冲层。

同样地，能形成以通式Al_xGa_yIn_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1，组成比任意)表示的缓冲层。还可使用蒸镀法、离子镀法、激光除去法、ECR法。物理蒸镀法的缓冲层优选的是在200～600℃下进行。更优选的是300～600℃，尤其优选的是350～450℃。使用这些溅射法等物理蒸镀法时，缓冲层的厚度优选是100～3000。更优选的是100～400，最优选的是100～300。

作为多重层，例如，由Al_xGa_(1-x)N(0≤x≤1)构成的层和GaN层交替形成，其方法是把形成组成相同层的温度例如600℃以下和1000℃以上交替地变化形成。当然，也可把这些加以组合，多重层也可层积三种以上的III族氮化物系化合物半导体Al_xGa_yIn_(1-x-y)N(0≤x≤1，0≤y≤1，0≤x+y≤1)。一般地缓冲层是非晶体，中间层是单晶体。把缓冲层和中间层作为一个周期，也可形成多个周期，反复任意周期也可。反复越多结晶性越好。

缓冲层和上层的III族氮化物系化合物半导体，即使把III族元素组成的一部分用硼(B)、铊(Tl)置换，或把氮(N)组成的一部分用磷(P)、砷(As)、锑(Sb)、铋(Bi)置换，实际上也能适用于本发明。另外，把这些元素在组成中以不明显的量加以掺杂也可。例如，也可在组成内没有铟(In)、砷(As)的III族氮化物系化合物半导体Al_xGa_(1-x)N(0≤x≤1)中，通过把比铝(Al)、镓(Ga)原子半径大的铟(In)或把比氮(N)原子半径大的砷(As)加以掺杂，由于氮原子脱落引起的晶体扩张变形，用压缩变形来校正，结晶性变好。

这时，受主杂质容易进入III族原子的位置，所以，用ァズゲロ一ン也能得到P型晶体。这样，通过把结晶性变好，贯通变位也能下降到100到1000分之一左右而与本发明相符。缓冲层和III族氮化物系化合物半导体层为用两周期以上形成的基底层时，在各III族氮化物系化合物半导体层中掺杂比主要构成元素原子半径大的元素更好。作为发光元件构成时，最好使用本来的III族氮化物系化合物半导体的二元系或三元系。

在形成n型III族氮化物系化合物半导体层时，作为n型杂质，可添加Si、Ge、Se、Te、C等IV族元素或VI族元素。作为p型杂质，可添加Zn、Mg、Be、Ca、Sr、Ba等II族元素或IV族元素。也可把这些元素中的多个，或n型杂质和p型杂质在同一层中进行掺杂。

使用横向外延成长，减少III族氮化物系化合物半导体层的转位也是任意的。这时，可采用掩膜法、通过蚀刻把台阶掩埋的任意方法。

蚀刻掩膜可采用多晶硅、多晶氮化物半导体等多晶半导体、氧化硅(SiO_X)、氮化硅(SiN_X)、氧化钛(TiO_X)、氧化锆(ZrO_X)等的氧化物、氮化物，钛(Ti)、钨(W)等高熔点金属、它们的多层膜。它们的成膜方法除了蒸镀、溅射、CVD等气相成长法外，是任意的。

在进行蚀刻时，反应性离子束蚀刻(RIBE)是优选的，但可使用任意的蚀刻方法。作为在衬底面上不形成具有垂直侧面的台阶的方法，也采用通过各向异性蚀刻，例如在台阶的底部形成没有底面的、剖面是V字状的方法。

在III族氮化物系化合物半导体上可以形成FET、发光元件等半导体元件。是发光元件时，其发光层除了多重量子阱结构(MQW)、单一量子阱结构(SQW)之外，可考虑同质结构、异质结构、双重异质结构，但也可通过pin结或pn结等形成。

下面根据具体实施例说明本发明。但本发明又不限定于下面所示的实施例。

(第二实施例)

下面举出本发明实施例中的半导体晶体(晶体成长衬底)制造顺序的概要。

[1]防止反应工序

本防止反应工序是在底衬底(Si衬底)上层积防止反应层的制造工序。

在本防止反应工序中，首先在Si(lll)衬底上通过气相成长法(CVD)把由碳化硅(SiC)构成的防止反应层加以成膜约1.5μm。为防止单晶片翘曲，也可在表背两面进行SiC膜的成膜。碳化硅(SiC)的形成也可通过有机金属气相成长法(MOCVD)进行。

[2]突起部形成工序

在所述防止反应层上，通过利用光蚀法的干蚀刻以约2μm的配置间隔，形成直径约1μm、高度约1μm的大致圆柱形状的突起部B1(图6)。作为配列方式，是在以一边约2μm的大致正三角形为基准的平面三角晶格的各晶格点上，配置突起部B1圆柱底面中心，形成突起部B1。但，底衬底的厚度定为约200μm。

[3]晶体成长工序

如图8所示，在本晶体成长工序中，是采用有机金属化合物气相成长法(MOVPE法)实施成长工序，直到晶体的成长面从突起部B1的上面(初期状态)各个相互连接成长为相连的大致平面状，然后，采用氢化物气相成长法(HVPE法)实施成长工序，直到该半导体衬底(晶体层)成长到约200μm左右的膜厚。

在本晶体成长工序中，使用氨(NH₃)气、载体气(H₂、N₂)、三甲基镓(Ga(CH₃)₃)气(以下记作「TMG」)、和三甲基铝(Al(CH₃)₃)气(以下记作「TMA」)。

(a)首先，把设有所述突起部B1的底衬底(图2)用有机溶剂洗涤和酸处理洗涤，装在晶体成长装置反应室内设置的基座上，边以常压使H2流入反应室内边以温度1100℃把底衬底进行焙烧。

(b)接着，采用MOVPE法，向所述底衬底上供给H₂、NH₃、TMG、TMA，使AlGaN缓冲层(缓冲层C)成膜。该AlGaN缓冲层C的晶体成长温度是约1100℃，膜厚是约0.2μm。(图3)

(c)向该AlGaN缓冲层(缓冲层C)上供给H₂、NH₃、TMG，以成长温度1075℃使半导体衬底的一部分，即膜厚约5μm的GaN层A晶体成长。如图8所示，通过该工序，半导体衬底(GaN层A)的一部分横向成长，在谷部，即突起部B1的侧面形成大的空洞。

这时的TMG供给速度是约40μmol/min左右，GaN层(半导体晶体A)的晶体成长速度是约1μm/Hr左右。

(d)然后，采用氢化物气相成长法(HVPE法)，使所述GaN层(半导体晶体A)进一步晶体成长到200μm。该HVPE法的GaN层晶体成长速度是约45μm/Hr左右。

[4]分离工序

(a)在所述晶体成长工序之后，使氨(NH₃)气任意流入晶体成长装置反应室内，把具有底衬底(Si衬底)的晶片冷却到大致常温。这时的冷却速度只要是约「-50℃/min～-5℃/min」左右便可。

(b)然后，把它们从晶体成长装置反应室取出，能得到从底衬底(Si衬底)剥离的GaN晶体(半导体晶体A)。但该晶体在GaN层(半导体衬底)的背面还残留着有AlGaN缓冲层C的一小部分残骸和突起部B1的断裂残骸。

[5]断裂残骸除去工序

在所述分离工序之后，通过研磨处理，把残留在GaN晶体背面的由Si构成的突起部B1的断裂残骸除去。

但是，本断裂残骸除去工序也可通过使用氢氟酸内加了硝酸的混合液等进行蚀刻处理来实施。

采用以上的制造方法能得到膜厚约200μm结晶性非常优良的优质GaN晶体(GaN层)，即从底衬底可以得到独立的所希望的半导体衬底(半导体晶体A)。

作为形成防止反应层的晶体材料B，采用AlN、Al_xGa_(1-x)N(0.30≤x≤1)等也能得到与所述实施例大致同样的作用·效果。更一般的是，作为形成防止反应层的晶体材料B可以使用碳化硅(SiC，3C-SiC)、氮化铝(AlN)、尖晶石(MgAl₂O₄)，或铝组成比至少在0.30以上的AlCaN、AIInN或AlGaInN。

形成目的半导体衬底的半导体晶体A，并不限定于氮化镓(GaN)，可任意选择所述一般的「III族氮化物系化合物半导体」。

目的半导体衬底(半导体晶体A)也可具有多层结构。

如图6所示，所述实施例中底衬底的突起部和谷部是由垂直面和水平面构成的，但它们也可由任意的斜面和曲面等形成。因此，图2(c)所示出的在底衬底上形成的谷部的剖面形状，除大致矩形的凹字型以外，也可形成例如大致U字型和大致V字型，它们的一般形状、大小、间隔、配置、配向等是任意的。

下面说明第三实施方案。第三实施方案与在本发明的公开栏里所述的第四十四方法～第五十五方法(专利要求44～55)相对应。

(第三实施例)

1、晶种层积工序

在本实施例中把由晶种层第一层(AlN缓冲层102)和晶种层第二层(GaN层103)构成的晶种层(III族氮化物系化合物半导体)，通过用有机金属化合物气相成长法(以下表示为「MOVPE」)的气相成长而成膜。这里所用的气体是氨(NH₃)气和载气(H₂、N₂)和三甲基镓(Ga(CH₃)₃、以下记作「TMG」)和三甲基铝(Al(CH₃)₃、以下记作「TMA」)。

图9示出本实施例半导体晶体制造工序的半导体晶体的模式剖面图。

首先，把一英寸见方、厚度约250μm的蓝宝石衬底101(底衬底)通过有机溶剂洗涤和热处理(焙烧)进行清洗。然后，把该单晶体的底衬底101的a面作为晶体成长面，把H₂以10升/分、NH₃以5升/分、TMA以20μmol/分供给，使AlN缓冲层102(晶种层第一层)晶体成长到200nm的厚度。这时的晶体成长温度是约400℃。

再把蓝宝石衬底101的温度升温到1000℃，把H₂以20升/分、NH₃以10升/分、TMG以300μmol/分导入，使GaN层103(晶种层第二层)成膜到膜厚约1.5μm(图9(a))。

2、侵蚀残骸部形成工序

接着，使用强烈烘烧保护掩膜，通过使用反应性离子蚀刻(RIE)的选择干蚀刻，形成配置周期LP20μm的条纹状侵蚀残骸部(图9(b))。

即，通过蚀刻成为条纹宽度(晶种宽度S)P5μm、侧面宽度WP15μm、衬底约0.1μm的条纹状，剖面形状形成为大致矩形的侵蚀残骸部。所述保护掩膜，使残留成条纹状的侵蚀残骸部的侧壁形成为GaN层103(晶种层第二层)的{11-20}面。通过本蚀刻，把在平顶部具有由GaN层103(晶种层第二层)和AlN缓冲层102(晶种层第一层)构成晶种层的条纹状侵蚀残骸部大致周期地形成，在侧面的谷部，蓝宝石衬底101的一部分露出。

3、晶体成长工序

接着，把条纹状的残留侵蚀残骸部的露出面作为最初的晶体成长面，用HVPE法形成由GaN单晶构成的目的半导体晶体A。

最后，使目的半导体晶体A晶体成长到250μm左右。此时，在成长初期，GaN在横向和纵向成长，一旦各部连接，成为平坦的相连的大致平面状后，GaN晶体则在纵向成长。

在该HVPE法中，使用卧式HVPE装置。V族原料使用的是氨(NH₃)和III族原料使用的是Ga与HCl反应而得到的GaCl。

这样，主要地通过横向外延成长，晶种层的侧面被埋，然后，通过纵向成长，得到目的膜厚的半导体晶体A(GaN单晶)(图9(c))。图中的符号R表示「空洞」。

4、分离工序

把所述半导体晶体A以1.5℃/分的冷却速度从1100℃缓慢地冷却到室温。借此，在AlN缓冲层102(晶种层第一层)附近产生剥离，从底衬底101得到独立的目的膜厚的半导体晶体A(GaN单晶)(图9(d))。

除了所述的缓冲层之外，也可把与所述缓冲层有大致相同组成(例如AlN和AlGaN)的中间层周期地，或与其他层交替地，或构成多层构造地进行层积。

通过这种缓冲层(或中间层)的层积，能把由晶格常数差引起的对半导体晶体A起作用的应力缓和等，通过与现有的同样的作用原理，能提高结晶性。

在所述分离工序中，在把底衬底和半导体晶体A降温时，它们残留在成长装置的反应室内，使大致一定流量的氨(NH₃)气以任意流入反应室的状态下，以约「-100℃/min～-0.5℃/min」左右的冷却速度冷却到大致常温的方法也可以使用。该冷却速度过快时，半导体晶体A有可能破裂，产生裂纹。

分离工序，根据底衬底和半导体晶体A晶格常数差的应力，在晶体成长工序的中途进行也可以。

在表示本发明时，采用了上述实施例作为最实用的恰当的例子，但本发明并不仅限定于所述的实施例，在本发明范围内的其他变形例和应用例均包括在内。

Claims

1.一种半导体晶体的制造方法，该法是通过利用横向晶体成长作用，在底衬底上形成由III族氮化物系化合物半导体构成的衬底层，从所述底衬底得到独立的半导体晶体的方法，其特征在于，该法包括：突起部形成工序，在所述底衬底上形成多个突起部；晶体成长工序，把所述突起部表面的至少一部分作为所述衬底层开始晶体成长的最初成长面，使所述衬底层晶体成长，直至该成长面各自相互连接形成至少相连的大致平面；分离工序，通过断裂所述突起部，把所述衬底层和所述底衬底加以分离。

2.如权利要求1所述的半导体晶体的制造方法，其特征在于，通过把所述衬底层和所述底衬底加以冷却或加热，产生由所述衬底层和所述底衬底热膨胀系数差引起的应力，利用该应力使所述突起部断裂。

3.一种半导体晶体的制造方法，该法是通过利用横向晶体成长作用，在底衬底上形成由III族氮化物系化合物半导体构成的衬底层而得到半导体晶体的方法，其特征在于，该法包括：突起部形成工序，在所述底衬底上形成多个突起部；晶体成长工序，把所述突起部表面的至少一部分作为所述衬底层开始晶体成长的最初成长面，使所述衬底层晶体成长，直至该成长面各自相互连接形成至少相连的大致平面，所述晶体成长工序通过调整所述III族氮化物系化合物半导体的原料供给量q，把所述底衬底所述突起部之间的谷部至少一部分露出区域的所述III族氮化物系化合物半导体的晶体成长速度a与所述突起部头部的晶体成长速度b的差值(b-a)大致控制为最大值。

4.如权利要求1或权利要求2所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，通过调整所述III族氮化物系化合物半导体的原料供给量q，把所述底衬底的所述突起部之间的谷部的至少一部分露出区域的所述III族氮化物系化合物半导体的晶体成长速度a与所述突起部头部的晶体成长速度b的差值(b-a)大致控制为最大值。

5.如权利要求3或权利要求4所述的半导体晶体的制造方法，其特征在于，把所述原料供给量q定在1μmol/min以上～100μmol/min以下。

6.如权利要求1到权利要求5的任一项所述的半导体晶体的制造方法，其特征在于，作为所述底衬底的材料使用硅(Si)或碳化硅(SiC)。

7.如权利要求1到权利要求6的任一项所述的半导体晶体的制造方法，其特征在于，作为所述底衬底的材料使用Si(111)，在所述突起部形成工序中，在所述底衬底的所述突起部之间的谷部的露出区域，使Si(111)面不露出地形成所述突起部。

8.如权利要求1到权利要求7的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序后，具有至少在所述突起部的表面上形成由Al_xGa_(1-x)N(0＜x≤1)构成的缓冲层的工序。

9.如权利要求8所述的半导体晶体的制造方法，其特征在于，使所述缓冲层的膜厚在所述突起部的纵向高度以下进行成膜。

10.如权利要求1到权利要求9的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，把所述衬底层的膜厚定在50μm以上。

11.如权利要求1到权利要求10的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，在中途变更晶体成长法，从晶体成长速度慢的晶体成长法变更到晶体成长速度快的晶体成长法。

12.如权利要求1到权利要求11的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部按大致等间隔或大致一定周期地配置，这样来形成所述突起部。

13.如权利要求12所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，在一边为0.1μm以上的大致正三角形为基准的平面三角晶格的晶格点上形成所述突起部。

14.如权利要求1到权利要求13的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，使所述突起部的水平剖面形状形成为大致正三角形、大致正六方形、大致圆形或四方形。

15.如权利要求1到权利要求14的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的配置间隔定为0.1μm以上～10μm以下。

16.如权利要求1到权利要求15的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的纵向高度定为0.5μm以上～20μm以下。

17.如权利要求1到权利要求16的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的横向粗细、宽度或直径定为0.1μm以上～10μm以下。

18.如权利要求1到权利要求17的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序之前，通过各种蚀刻、电子束照射处理、激光等光学处理、化学处理、或切削和研磨等物理处理，使所述底衬底的所述突起部之间的谷部的至少一部分露出区域的结晶性或分子结构恶化或变化，借此来降低所述露出区域的所述III族氮化物系化合物半导体的晶体成长速度a。

19.如权利要求1或权利要求2、或权利要求4到权利要求18的任一项所述的半导体晶体的制造方法，其特征在于，在所述分离工序中，把由所述底衬底和所述衬底层构成的衬底留在成长装置的反应室内，在以大致一定流量的氨(NH₃)气流入所述反应室内的状态下，把所述衬底用约-100℃/min～-0.5℃/min左右的冷却速度冷却到大致常温。

20.如权利要求1或权利要求2、或权利要求4到权利要求19的任一项所述的半导体晶体的制造方法，其特征在于，至少在所述分离工序之后设置残骸除去工序，把残留在所述衬底层背面的所述突起部断裂残骸，用蚀刻等化学或物理加工处理除去。

21.一种III族氮化物系化合物半导体发光元件，其特征在于，具有使用权利要求1到权利要求20的任一项所述的半导体晶体制造方法制造的所述半导体晶体作成的晶体成长衬底。

22.一种III族氮化物系化合物半导体发光元件，其特征在于，使用权利要求1到权利要求20的任一项所述的半导体晶体制造方法制造的所述半导体晶体作为晶体成长衬底进行晶体成长来制造。

23.一种半导体晶体的制造方法，该法是通过利用横向晶体成长作用，在由硅(Si)形成的底衬底上，使由III族氮化物系化合物半导体构成的半导体晶体A成长而得到半导体衬底的方法，其特征在于，该法包括：防止反应工序，在所述底衬底上，把由比所述半导体晶体A熔点或耐热性高的晶体材料B构成的防止反应层成膜；突起部形成工序，通过化学或物理蚀刻在所述防止反应层已成膜一侧的单面上，不使所述底衬底露出地从所述防止反应层形成多个突起部；晶体成长工序，把所述突起部表面的至少一部分作为所述半导体晶体A开始晶体成长的最初成长面，使所述半导体晶体A进行晶体成长，直至该成长面各自相互连接形成至少相连的大致平面。

24.如权利要求23所述的半导体晶体的制造方法，其特征在于，所述半导体晶体A由满足组成式Al_xGa_yIn_(1-x-y)N(0≤x＜1，0＜y≤1，0＜x+y≤1)的III族氮化物系化合物半导体构成。

25.如权利要求23或权利要求24所述的半导体晶体的制造方法，其特征在于，形成所述防止反应层的所述晶体材料B，由碳化硅(SiC)、氮化铝(AlN)、或尖晶石(MgAl₂O₄)构成。

26.如权利要求23或权利要求24所述的半导体晶体的制造方法，其特征在于，形成所述防止反应层的所述晶体材料B，由铝组成比至少在0.30以上的AlGaN、AlInN、或AlGaInN构成。

27.如权利要求23到权利要求26的任一项所述的半导体晶体的制造方法，其特征在于，通过使所述成长面横向成长，并各自相互连接，在所述突起部之间形成未层积所述半导体晶体A的空洞。

28.如权利要求23到权利要求27的任一项所述的半导体晶体的制造方法，其特征在于，把所述突起部间的所述防止反应层的谷部的膜厚形成为0.1μm以上～2μm以下。

29.如权利要求23到权利要求28的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的纵向高度形成为0.5μm以上～20μm以下。

30.如权利要求23到权利要求29的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的横向粗细、宽度或直径形成为0.1μm以上～10μm以下。

31.如权利要求23到权利要求30的任一项所述的半导体晶体的制造方法，其特征在于，设有分离工序，通过把所述半导体晶体A和所述底衬底进行冷却或加热，产生由所述半导体晶体A和所述底衬底热膨胀系数差引起的应力，通过利用该应力使所述突起部断裂，把所述半导体晶体A和所述底衬底加以分离。

32.如权利要求23到权利要求31的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，把所述半导体晶体A层积达到50μm以上。

33.如权利要求23到权利要求32的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，通过调整所述III族氮化物系化合物半导体的原料供给量q，把所述底衬底的所述突起部之间的谷部至少一部分的被侵蚀区域内的所述III族氮化物系化合物半导体的晶体成长速度a与所述突起部顶部的晶体成长速度b的差值(b-a)大致控制为最大值。

34.如权利要求33所述的半导体晶体的制造方法，其特征在于，把所述原料供给量q设定在1μmol/min以上～100μmol/min以下。

35.如权利要求23到权利要求34的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序后，设置至少在所述突起部的表面上形成由Al_xGa_(1-x)N(0＜x≤1)构成的缓冲层C的工序。

36.如权利要求35所述的半导体晶体的制造方法，其特征在于，把所述缓冲层C的膜厚形成为0.1μm以上～1μm以下。

37.如权利要求23到权利要求36的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部按大致等间隔或大致一定周期地配置，形成所述突起部。

38.如权利要求37所述的半导体晶体的制造方法，其特征在于，在以一边是0.1μm以上的大致正三角形为基准的平面三角晶格的晶格点上形成所述突起部。

39.如权利要求23到权利要求38的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，所述突起部的水平剖面形状是大致正三角形、大致正六方形、大致圆形、大致矩形、大致菱形或大致平行四边形。

40.如权利要求23到权利要求39的任一项所述的半导体晶体的制造方法，其特征在于，在所述突起部形成工序中，把所述突起部的配置间隔形成为0.1μm以上～10μm以下。

41.如权利要求23到权利要求40的任一项所述的半导体晶体的制造方法，其特征在于，在所述防止反应工序中，把所述防止反应层在所述底衬底上的正背两面成膜。

42.一种III族氮化物系化合物半导体元件，其特征在于，具有使用权利要求23到权利要求41的任一项所述的半导体晶体制造方法制造的所述半导体晶体作成的晶体成长衬底。

43.一种III族氮化物系化合物半导体元件，其特征在于，其是使用权利要求23到权利要求41的任一项所述的半导体晶体制造方法制造的所述半导体晶体，作为晶体成长衬底进行晶体成长制成的。

44.一种半导体晶体的制造方法，该法是使由III族氮化物系化合物半导体构成的半导体晶体，在底衬底上成长，从所述底衬底得到独立的优质半导体晶体A的方法，其特征在于，该法设有：晶种层积工序，把由单层或多层III族氮化物系化合物半导体构成的晶种层在所述底衬底上层积；侵蚀残骸部形成工序，把所述底衬底的所述晶种层成膜的侧面的一部分进行化学或物理侵蚀处理，使所述晶种层部分地或分散地残留在所述底衬底上；晶体成长工序，把所述晶种层的侵蚀残骸部的露出面，作为所述半导体晶体A开始晶体成长的最初晶体成长面，使所述半导体晶体A进行晶体成长，使该晶体成长面通过晶体成长各自相互连接、形成为至少相连的大致平面；分离工序，通过断裂所述侵蚀残骸部，把所述半导体晶体A和所述底衬底分离。

45.如权利要求44所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，把所述半导体晶体A的膜厚定为50μm以上。

46.如权利要求44或权利要求45所述的半导体晶体的制造方法，其特征在于，通过把所述半导体晶体A和所述底衬底加以冷却或加热，使其产生基于所述半导体晶体A和所述底衬底热膨胀系数差的应力，利用该应力断裂所述侵蚀残骸部。

47.如权利要求44到权利要求46的任一项所述的半导体晶体的制造方法，其特征在于，把所述晶种层或所述晶种层的最上层由氮化镓(GaN)形成

48.如权利要求44到权利要求47的任一项所述的半导体晶体的制造方法，其特征在于，把所述晶种层或所述晶种层的最下层由氮化铝(AlN)形成

49.如权利要求44到权利要求48的任一项所述的半导体晶体的制造方法，其特征在于，在所述侵蚀残骸部形成工序中，把所述侵蚀残骸部的配置间隔定为1μm以上～50μm以下。

50.如权利要求44到权利要求49的任一项所述的半导体晶体的制造方法，其特征在于，在所述侵蚀残骸部形成工序中，把所述底衬底侵蚀处理0.01μm以上。

51.如权利要求44到权利要求50的任一项所述的半导体晶体的制造方法，其特征在于，在所述侵蚀残骸部形成工序中，把所述侵蚀残骸部的横向粗细、宽度或直径定为0.1μm以上～20μm以下。

52.如权利要求44到权利要求51的任一项所述的半导体晶体的制造方法，其特征在于，在所述晶体成长工序中，从晶体成长速度慢的晶体成长法向晶体成长速度快的晶体成长法，在中途变更晶体成长法。

53.如权利要求44到权利要求52的任一项所述的半导体晶体的制造方法，其特征在于，至少在所述分离工序之后设置残骸除去工序，把残留在所述半导体晶体A背面的所述侵蚀残骸部断裂残骸，用蚀刻等化学或物理法进行加工处理除去。

54.一种III族氮化物系化合物半导体发光元件，其特征在于，具有使用权利要求44到权利要求53的任一项所述的半导体晶体制造方法制造的所述半导体晶体A作成的晶体成长衬底。

55.一种III族氮化物系化合物半导体发光元件，其特征在于，是通过把使用权利要求44到权利要求53的任一项所述的半导体晶体制造方法制造的所述半导体晶体A作为晶体成长衬底进行晶体成长制成的。