CN108598237A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN108598237A CN108598237A CN201810766063.6A CN201810766063A CN108598237A CN 108598237 A CN108598237 A CN 108598237A CN 201810766063 A CN201810766063 A CN 201810766063A CN 108598237 A CN108598237 A CN 108598237A
- Authority
- CN
- China
- Prior art keywords
- boss
- layer
- patterned substrate
- nitride
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 150000004767 nitrides Chemical class 0.000 claims abstract description 81
- 230000012010 growth Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 28
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000407 epitaxy Methods 0.000 claims description 6
- 241001270131 Agaricus moelleri Species 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 4
- 150000004678 hydrides Chemical class 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 7
- 239000000126 substance Substances 0.000 abstract description 7
- 238000005520 cutting process Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法，涉及半导体技术领域。本申请实施例中的半导体器件包括具有多个凸台的图形化衬底、设置在图形化衬底上的AlN缓冲层以及设置在AlN缓冲层上的氮化物合并层，凸台之间的间隙形成氮化物合并层和图形化衬底之间的相互连通的通孔。氮化物合并层与图形化衬底之间只通过凸台的顶面连接，两者之间的连接面积在各自的总面积中占比小，可以更容易的对这样的结构进行剥离，从而将图形化衬底与其他结构分离。该半导体器件结构简单，无论采用腐蚀液进行化学腐蚀剥离，还是采用切割剥离、振动剥离等物理剥离都可以达到很好的效果，剥离后不会对芯片造成损伤，且剥离效率更高，良品率也更高。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。
背景技术
半导体发光二极管(LED)被称为第四代光源，具有高效、节能、环保、长寿命等优异特性，随着技术的不断进步和应用范围的不断拓展，LED产品技术呈现了广阔的应用前景。
但传统正装结构的蓝宝石衬底的热导率较低，在大功率应用中严重影响了LED芯片的热量传导，从而导致LED芯片工作温度过高大幅缩短工作寿命。虽然，采用倒装结构可有效减少热阻，但其电流扩展性能略差，在大工作电流下效率下降明显。同时，在最新发展的近紫外LED应用中，由于GaN对近紫外光存在较大吸收，需要对吸光的GaN进行剥离。因此电流扩展性能好、无紫外吸收且正向光辐射的垂直结构，将是未来大功率芯片特别是近紫外LED芯片的主要结构。
在对芯片进行剥离时，由于生长衬底与其上的结构连接紧密，无论是采用物理剥离还是化学剥离，都可能对芯片造成损伤，且剥离效率低。
发明内容
有鉴于此，本发明提供了一种半导体器件及其制备方法。
本发明提供的技术方案如下：
一种半导体器件，包括：
图形化衬底，所述图形化衬底包括位于所述图形化衬底一侧的多个凸台，多个所述凸台相邻设置，所述凸台的顶面为平面，相邻的所述凸台之间具有间隙；
AlN缓冲层，所述AlN缓冲层设置在所述图形化衬底设置所述凸台一侧，所述AlN缓冲层覆盖所述图形化衬底设置所述凸台一侧的表面；
氮化物合并层，所述氮化物合并层设置在所述AlN缓冲层远离所述图形化衬底的一侧，所述氮化物合并层设置在所述凸台的顶面上；其中，所述凸台之间的间隙形成所述图形化衬底与所述氮化物合并层之间的相互连通的孔洞。
进一步地，该半导体器件还包括：
外延层，所述外延层设置在所述氮化物合并层远离所述AlN缓冲层的一侧；所述外延层包括发光二极管、电力电子器件、激光器、太阳能电池、光电探测器或氮化物厚膜的外延结构。
进一步地，所述氮化物合并层为制作在所述凸台的顶面的一完整平面；或者
所述氮化物合并层包括：
多个缓冲结构，所述缓冲结构设置在所述AlN缓冲层远离所述图形化衬底的一侧，所述缓冲结构设置在每个所述凸台的顶面上，每个所述凸台上的缓冲结构相互独立；
合拢层，所述合拢层覆盖所述多个缓冲结构，所述合拢层远离所述图形化衬底的一侧形成平面。
进一步地，所述凸台为锥台、圆台或平顶蒙古包形状；所述图形化衬底设置所述凸台的表面除所述顶面外的其他面与所述顶面所在平面非平行。
进一步地，所述凸台的侧面为一个面或包括多个第一子面，所述侧面为一个面时，所述侧面与所述顶面所在平面非平行；所述侧面包括多个第一子面时，每个子面与所述顶面所在平面非平行；
相邻所述凸台之间的所述图形化衬底的表面为一个面或包括多个第二子面，相邻所述凸台之间的所述图形化衬底的表面为一个面时，相邻所述凸台之间的所述图形化衬底的表面与所述顶面所在平面非平行；相邻所述凸台之间的所述图形化衬底的表面包括多个第二子面时，所述第二子面与所述顶面所在平面非平行。
进一步地，所述凸台的高度为0.5-50um，所述顶面的形状为圆形或多边形，所述顶面距离最长的两点之间的距离为0.1-3um；所述AlN缓冲层的厚度为5-200nm；所述图形化衬底上所述凸台的图形周期为1-20um；所述氮化物合并层包括GaN、AlN、AlGaN、InGaN、AlInGaN中的一种材料或多种材料的复合结构。
本发明还提供了一种半导体器件的制备方法，包括：
提供一图形化衬底，所述图形化衬底包括位于所述图形化衬底一侧的多个凸台，所述凸台的顶面为平面，相邻的所述凸台之间具有间隙；
采用物理气相沉积溅射方法在所述凸台上制作AlN缓冲层，所述AlN缓冲层覆盖所述图形化衬底设置所述凸台一侧的表面；
采用有机金属化学气相沉积外延生长方法在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层，所述氮化物合并层设置在所述凸台的顶面上，所述凸台之间的间隙形成所述图形化衬底与所述氮化物合并层之间的相互连通的孔洞。
进一步地，该方法还包括：
采用金属有机化合物化学气相沉积、氢化物气相外延或分子束外延方法，在所述氮化物合并层远离所述AlN缓冲层的一侧制作外延层。
进一步地，在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层的步骤包括：
在每个所述凸台上生长合并材料形成对应的缓冲结构，所述缓冲结构为相互独立的三维结构；
在所述缓冲结构远离所述图形化衬底的一侧生长合并材料，所述合并材料将所述缓冲结构之间的间隙填充，形成合拢层，所述合拢层远离所述图形化衬底的一侧生长为一完整平面。
进一步地，在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层的步骤包括：
在所述凸台的顶面生长合并材料，形成为一完整平面的所述氮化物合并层。
本申请实施例中的半导体器件包括具有多个凸台的图形化衬底上以及设置在凸台顶面上的氮化物合并层，凸台之间的间隙形成氮化物合并层和图形化衬底之间的相互连通的通孔。氮化物合并层与图形化衬底之间只通过凸台的顶面连接，两者之间的连接面积在各自的总面积中占比小，可以更容易的对这样的结构进行剥离，从而将图形化衬底与其他结构分离。该半导体器件结构简单，无论采用腐蚀液进行化学腐蚀剥离，还是采用切割剥离、振动剥离等物理剥离都可以达到很好的效果，剥离后不会对芯片造成损伤，且剥离效率更高，良品率也更高。本发明采用的仅台面处为平面的周期性图形化衬底上溅射AlN缓冲层，在后续氮化物合并层生长过程中由于氮化物合并层仅从台面处开始生长，而位错一般从生长界面开始延伸，因此氮化物合拢后的材料整体位错密度非常低，材料质量好。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种半导体器件的剖面结构示意图。
图2为本发明实施例提供的一种半导体器件中图形化衬底的示意图。
图3为本发明实施例提供的一种半导体器件中图形化衬底的剖面示意图。
图4为本发明实施例提供的另一种半导体器件的剖面结构示意图。
图5为本发明实施例提供的又一种半导体器件的剖面结构示意图。
图6为本发明实施例提供的一种半导体器件的制备方法中步骤S101对应的结构示意图。
图7为本发明实施例提供的一种半导体器件的制备方法中步骤S102对应的结构示意图。
图8为本发明实施例提供的一种半导体器件的制备方法中步骤S103对应的结构示意图。
图9为本发明实施例提供的一种半导体器件的制备方法中步骤S103中先制备缓冲结构的结构示意图。
图10为本发明实施例提供的一种半导体器件的制备方法中步骤S103中在缓冲结构上制备合拢层的结构示意图。
图11为本发明实施例提供的一种半导体器件的制备方法中步骤S104中对应的结构示意图。
图标：10-半导体器件；101-图形化衬底；111-凸台；112-顶面；102-AlN缓冲层；103-氮化物合并层；131-缓冲结构；132-合拢层；104-外延层。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在对芯片进行剥离时，可以通过引入激光切割芯片并进一步进行芯片与蓝宝石的分离，但引入的激光剥离工艺良品率较低，且容易对芯片造成较大损伤。还可以利用化学腐蚀的方法剥离生长衬底，通过引入易腐蚀的半导体介质层形成空洞，再腐蚀与衬底接触的外延缓冲层实现剥离，但半导体介质在腐蚀工艺中与腐蚀液接触面小，腐蚀工艺时间长，严重影响生产效率。还可以通过在缓冲层上交替蒸镀AlN和SiO2腐蚀层，并引入腐蚀通道，通过腐蚀通道去除腐蚀层实现芯片的剥离，但腐蚀层生长复杂，且腐蚀通道处理工艺繁杂，不利于大规模生产的成本降低。
发明人发现，上述方法虽然可以实现衬底的剥离，但器件结构复杂，不能适应多种剥离方法，剥离效率低且良品率不高。
为了解决上述问题，本申请实施例提供了一种半导体器件10，如图1所示，包括图形化衬底101、AlN缓冲层102以及氮化物合并层103。
如图2和图3所示，所述图形化衬底101包括位于所述图形化衬底101一侧的多个凸台111，多个所述凸台111相邻设置，所述凸台111的顶面112为平面，相邻的所述凸台111之间具有间隙。图形化衬底101的材料可以是蓝宝石、氮化硅、氮化镓、硅或其它材料，本申请实施例并不限制图形化衬底101的具体材料形式。可以通过预设工艺在衬底101材料表面进行图形化，在图形化衬底101一侧的表面形成周期分布的多个凸台111。所述凸台111可以为锥台、圆台或平顶蒙古包形状。在本申请实施例中，所述图形化衬底101设置所述凸台111的表面除所述顶面112外的其他面与所述顶面112所在平面非平行。
此外，所述凸台111的侧面可以为一个面或包括多个第一子面，所述侧面为一个面时，所述侧面与所述顶面112所在平面非平行。所述侧面包括多个第一子面时，每个第一子面与所述顶面112所在平面非平行。
相邻所述凸台111之间的所述图形化衬底101的表面为一个面或包括多个第二子面，相邻所述凸台111之间的所述图形化衬底101的表面为一个面时，相邻所述凸台111之间的所述图形化衬底101的表面与所述顶面112所在平面非平行。相邻所述凸台111之间的所述图形化衬底101的表面包括多个第二子面时，所述第二子面与所述顶面112所在平面非平行。凸台111的侧面和相邻凸台111之间的表面可以为平面、弧形面或其他形式的面，凸台111的侧面可以是一个连续的面，也可以是多个连续的面组合形成的，无论凸台111的侧面为何种形式，这些面与顶面112所在平面都不平行。相邻凸台111之间的表面也可以是一个连续的面，也可以是多个连续的面组合形成的，无论相邻凸台111之间的面为何种形式，这些面与顶面112所在平面也都不平行。
凸台111还可以为其他形状，以保证相邻凸台111之间具有间隙，本申请实施例并不限制凸台111的具体形状。所述凸台111的高度可以为0.5-50um，图形化衬底101表面的多个凸台111的顶面112可以位于同一平面。所述顶面112的形状可以为圆形或多边形，所述顶面112距离最长的两点之间的距离为0.1-3um。所述图形化衬底101上所述凸台111的图形周期可以为1-20um。
再如图1所示，所述AlN缓冲层102设置在所述图形化衬底101设置所述凸台111一侧，所述AlN缓冲层102覆盖所述图形化衬底101设置所述凸台111一侧的表面，可以理解的是，所述AlN缓冲层102覆盖了图形化衬底101的表面，也就覆盖了每个所述凸台111的顶面112及每个所述凸台111的侧面。凸台111之间存在图形化衬底101的表面时，AlN缓冲层102将图形化衬底101位于凸台111之间的表面覆盖。AlN缓冲层102的材料可以为AlN，可以采用PVD(Physical Vapor Deposition，物理气相沉积)溅射工艺形成AlN buffer层，所述AlN缓冲层102的厚度可以为5-200nm。通过设置AlN缓冲层102，使得后续生长的其他结构可以仅从凸台111的顶面112处开始生长，不会生长在凸台111的间隙处。
所述氮化物合并层103设置在所述AlN缓冲层102远离所述图形化衬底101的一侧，所述氮化物合并层103设置在所述凸台111的顶面112上。其中，所述凸台111之间的间隙形成所述图形化衬底101与所述氮化物合并层103之间的相互连通的孔洞。
可以理解的是，再如图1所示，氮化物合并层103可以是在凸台111的顶面112处直接快速横向生长得到的。如图4所示，氮化物合并层103也可以是先慢速横向生长得到多个缓冲结构131，再快速横向生长合拢层132得到的。无论采用何种生长方法，都需要保证氮化物合并层103不覆盖凸台111之间的间隙，在氮化物合并层103覆盖图形化衬底101后，由于相邻凸台111之间存在间隙，这些间隙就可以形成氮化物合并层103与图形化衬底101之间的孔洞。通过预先控制凸台111的形状，这些孔洞可以相互连通，使氮化物合并层103与图形化衬底101仅仅通过凸台111的顶面112连接，由于凸台111的顶面112的总面积占图形化衬底101的面积占比较小，使得氮化物合并层103与图形化衬底101的连接面积也较小。较小的连接面积就可以更方便进行图形化衬底101与氮化物合并层103的剥离。
详细的，所述缓冲结构131设置在所述AlN缓冲层102远离所述图形化衬底101的一侧，所述缓冲结构131设置在每个所述凸台111的顶面112上，每个凸台111上的缓冲结构131相互独立。所述合拢层132覆盖所述多个缓冲结构131，所述合拢层132远离所述图形化衬底101的一侧形成平面。每个凸台111上设置一个缓冲结构131，缓冲结构131可以生长成锥台或其他形状的三维结构。可选的，缓冲结构131的厚度可以为0.5-10um，合拢层132的厚度可以为1-5um。氮化物合并层103的材料可以采用GaN或其他氮化物，可以采用GaN、AlN、AlGaN、InGaN、AlInGaN中的一种材料或多种材料的复合结构。相应的，缓冲结构131和合拢层132的材料都可以是GaN、AlN、AlGaN、InGaN、AlInGaN中的一种材料或多种材料。
在本申请实施例中，图形化衬底101的表面设置了多个凸台111，且凸台111上覆盖了AlN缓冲层102，在进行氮化物合并层103的生长时，氮化物合并层103可以仅在凸台111的顶面112处开始生长，由于位错一般从生长界面开始延伸，从凸台111顶面112开始生长的氮化物合并层103的材料的整体位错密度就会非常低，生长氮化物合并层103得到的材料质量更好。
在采用先生长多个缓冲结构131再生长合拢层132时，在先生长的缓冲结构131是三维生长模式，这样的生长方式有利于位错的转弯，可以进一步大幅降低氮化物合并层103材料的位错密度。
在另一具体实施方式中，如图5所示，该半导体器件10还包括外延层104，所述外延层104设置在所述氮化物合并层103远离所述AlN缓冲层102的一侧。
在实施时，外延层104可以包括发光二极管(LED)、电力电子器件(例如高电子迁移率晶体管HEMT)、激光器、太阳能电池、光电探测器或氮化物厚膜的外延结构。当然，该外延层104还可以是其他类型器件的外延结构。
外延层104可以采用金属有机化合物化学气相沉积(MOCVD)工艺进行制备，也可以采用氢化物气相外延(HVPE)或者分子束外延(MBE)等方法进行制备。
在根据器件的预设结构制备完成外延层104后，还可以进行反射电极蒸镀、键合、剥离、光刻、刻蚀、电极制备、芯片裂片等芯片制备工艺。其中，芯片制备工艺可以采用垂直芯片制备工艺流程，剥离工艺可以采用GaN腐蚀液进行化学腐蚀剥离，也可以采用切割剥离、振动剥离等物理剥离。
综上所述，本申请实施例中的半导体器件10包括具有多个凸台111的图形化衬底101上以及设置在凸台111顶面112上的AlN缓冲层102和氮化物合并层103，凸台111之间的间隙形成氮化物合并层103和图形化衬底101之间的相互连通的通孔。氮化物合并层103与图形化衬底101之间只通过凸台111的顶面112连接，两者之间的连接面积在各自的总面积中占比小，可以更容易的对这样的结构进行剥离，从而将图形化衬底101与其他结构分离。该半导体器件10结构简单，无论采用腐蚀液进行化学腐蚀剥离，还是采用切割剥离、振动剥离等物理剥离都可以达到很好的效果，剥离后不会对芯片造成损伤，且剥离效率更高。
本申请实施例还提供了一种半导体器件10的制备方法，包括以下步骤。
步骤S101，如图6所示，提供一图形化衬底101。
所述图形化衬底101包括位于所述图形化衬底101一侧的多个凸台111，所述凸台111的顶面112为平面，相邻的所述凸台111之间具有间隙。如前所述，图形化衬底101的材料可以为蓝宝石、氮化硅、氮化镓、硅或其它材料。图形化衬底101上的不同凸台111的形状可以相同也可以不同，多个凸台111的顶面112可以位于同一平面。凸台111的形状可以是锥台或平顶蒙古包形状。
如前所述，所述图形化衬底101设置所述凸台111的表面除所述顶面112外的其他面与所述顶面112所在平面非平行。
在一种具体实施方式中，此外，所述凸台111的侧面可以为一个面或包括多个第一子面，所述侧面为一个面时，所述侧面与所述顶面112所在平面非平行；所述侧面包括多个第一子面时，每个第一子面与所述顶面112所在平面非平行。
相邻所述凸台111之间的所述图形化衬底101的表面为一个面或包括多个第二子面，相邻所述凸台111之间的所述图形化衬底101的表面为一个面时，相邻所述凸台111之间的所述图形化衬底101的表面与所述顶面112所在平面非平行；相邻所述凸台111之间的所述图形化衬底101的表面包括多个第二子面时，所述第二子面与所述顶面112所在平面非平行。凸台111的侧面和相邻凸台111之间的表面可以为平面、弧形面或其他形式的面，凸台111的侧面可以是一个连续的面，也可以是多个连续的面组合形成的，无论凸台111的侧面为何种形式，这些面与顶面112所在平面都不平行。相邻凸台111之间的表面也可以是一个连续的面，也可以是多个连续的面组合形成的，无论相邻凸台111之间的面为何种形式，这些面与顶面112所在平面也都不平行。
可以理解的是，图形化衬底101设置凸台111的一侧不存在与凸台111的顶面112相平行的其他平面。基于这样的凸台结构，覆盖在凸台111上的AlN缓冲层102也具有与凸台111相匹配的形状。
步骤S102，如图7所示，在所述凸台111上制作AlN缓冲层102，所述AlN缓冲层102覆盖所述图形化衬底101设置所述凸台111一侧的表面。
可以通过直流磁控反应溅射设备在图形化衬底101上溅射AlN形成AlN缓冲层102。AlN缓冲层102的厚度可以根据实际需要溅射。AlN缓冲层102可以将图形化衬底101的表面全部进行覆盖，以便后续生长其他材料可以直接以凸台111的顶面112为基础开始生长。
步骤S103，如图8所示，在所述AlN缓冲层102远离所述图形化衬底101的一侧制作氮化物合并层103，所述氮化物合并层103设置在所述凸台111的顶面112上，所述凸台111之间的间隙形成所述图形化衬底101与所述氮化物合并层103之间的相互连通的孔洞。
氮化物合并层103可以采用MOCVD工艺外延生长，将已经溅射好AlN缓冲层102的图形化衬底101放入MOCVD设备中，通过控制生长条件，使氮化物合并层103材料在凸台111的顶面112上进行生长。
详细的，在本申请实施例中，制作氮化物合并层103可以采用两种方法，一种是如图8所示的直接快速横向生长得到的一层氮化物合并层103，另一种是如图9和图10先慢速横向生长得到多个缓冲结构131，再快速横向生长合拢层132得到的。
在直接快速生长氮化物合并层103的方法中，可以在所述凸台111的顶面112生长合并材料，形成为一完整平面的氮化物合并层103。在氮化物合并层103是一层时，可以在温度为900-1100℃，生长压力为450-100mbar，NH3/TMGa流量比为50-500的条件下进行生长，制作形成为一完整平面的氮化物合并层103。
在先慢速横向生长得到多个缓冲结构131，再快速横向生长合拢层132得到氮化物合并层103的方法中。可以先在每个凸台111上生长合并材料形成对应的缓冲结构131，所述缓冲结构131为相互独立的三维结构。再在所述缓冲结构131远离所述图形化衬底101的一侧生长合并材料，所述合并材料将所述缓冲结构131之间的间隙填充，形成合拢层132，所述合拢层132远离所述图形化衬底101的一侧生长为一完整平面。
在先生长缓冲结构131，后生长合拢层132时，可以通过控制生长条件，使缓冲结构131的横向生长速度与纵向生长速度之比小于2，从而使得AlN缓冲层102上生长的多个缓冲结构131相互独立。每个凸台111上生长一个对应的缓冲结构131，缓冲结构131可以生长成锥台或其他形状的三维结构。可选的，缓冲结构131的厚度可以为0.5-10um，缓冲结构131可以在温度为900-1100℃，生长压力为450-100mbar，NH3/TMGa流量比为50-500的条件下进行生长。
合拢层132以缓冲结构131为基础进行生长，多个缓冲结构131上生长完成的合拢层132形成一完整的平面，可选的，合拢层132的厚度为1-5um。合拢层132可以在温度为900-1100℃，生长压力为450-100mbar，NH3/TMGa流量比为50-500的条件下进行生长。
在另一种具体实施方式中，该方法还包括以下步骤。
步骤S104，如图11所示，采用金属有机化合物化学气相沉积、氢化物气相外延或分子束外延方法，在所述氮化物合并层103远离所述AlN缓冲层102的一侧制作外延层104。
制作外延层104仍然可以通过MOCVD工艺进行制作，外延层104可以包括发光二极管、电力电子器件、激光器、太阳能电池、光电探测器或氮化物厚膜的外延结构。此外，所述外延层104从靠近所述氮化物合并层103向远离所述氮化物合并层103的方向还可以依次包括N型电子注入层、应力调制层、电流扩展层、多量子阱有源区层、电子阻挡层、P型空穴注入层、P型层。
在制备完成外延层104后，还可以进行反射电极蒸镀、键合、剥离、光刻、刻蚀、电极制备、芯片裂片等芯片制备工艺。其中，芯片制备工艺可以采用垂直芯片制备工艺流程，剥离工艺可以采用GaN腐蚀液进行化学腐蚀剥离，也可以采用切割剥离、振动剥离等物理剥离。
综上所述，采用本申请实施例中的制备方法，可以在设置有多个凸台111的图形化衬底101上先生长AlN缓冲层102，再生长氮化物合并层103，凸台111之间的间隙形成氮化物合并层103和图形化衬底101之间的相互连通的通孔。氮化物合并层103与图形化衬底101之间只通过凸台111的顶面112连接，两者之间的连接面积在各自的总面积中占比小，可以更容易的对这样的结构进行剥离，从而将图形化衬底101与其他结构分离。无论采用腐蚀液进行化学腐蚀剥离，还是采用切割剥离、振动剥离等物理剥离都可以达到很好的效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种半导体器件，其特征在于，包括：
图形化衬底，所述图形化衬底包括位于所述图形化衬底一侧的多个凸台，多个所述凸台相邻设置，所述凸台的顶面为平面，相邻的所述凸台之间具有间隙；
AlN缓冲层，所述AlN缓冲层设置在所述图形化衬底设置所述凸台一侧，所述AlN缓冲层覆盖所述图形化衬底设置所述凸台一侧的表面；
氮化物合并层，所述氮化物合并层设置在所述AlN缓冲层远离所述图形化衬底的一侧，所述氮化物合并层设置在所述凸台的顶面上；其中，所述凸台之间的间隙形成所述图形化衬底与所述氮化物合并层之间的相互连通的孔洞。
2.根据权利要求1所述的半导体器件，其特征在于，该半导体器件还包括：
外延层，所述外延层设置在所述氮化物合并层远离所述AlN缓冲层的一侧；所述外延层包括发光二极管、电力电子器件、激光器、太阳能电池、光电探测器或氮化物厚膜的外延结构。
3.根据权利要求1所述的半导体器件，其特征在于，所述氮化物合并层为制作在所述凸台的顶面的一完整平面；或者
所述氮化物合并层包括：
多个缓冲结构，所述缓冲结构设置在所述AlN缓冲层远离所述图形化衬底的一侧，所述缓冲结构设置在每个所述凸台的顶面上，每个所述凸台上的缓冲结构相互独立；
合拢层，所述合拢层覆盖所述多个缓冲结构，所述合拢层远离所述图形化衬底的一侧形成平面。
4.根据权利要求1至3任意一项所述的半导体器件，其特征在于，所述凸台为锥台、圆台或平顶蒙古包形状；所述图形化衬底设置所述凸台的表面除所述顶面外的其他面与所述顶面所在平面非平行。
5.根据权利要求1至3任意一项所述的半导体器件，其特征在于，所述凸台的侧面为一个面或包括多个第一子面，所述侧面为一个面时，所述侧面与所述顶面所在平面非平行；所述侧面包括多个第一子面时，每个子面与所述顶面所在平面非平行；
相邻所述凸台之间的所述图形化衬底的表面为一个面或包括多个第二子面，相邻所述凸台之间的所述图形化衬底的表面为一个面时，相邻所述凸台之间的所述图形化衬底的表面与所述顶面所在平面非平行；相邻所述凸台之间的所述图形化衬底的表面包括多个第二子面时，所述第二子面与所述顶面所在平面非平行。
6.根据权利要求1至3任意一项所述的半导体器件，其特征在于，所述凸台的高度为0.5-50um，所述顶面的形状为圆形或多边形，所述顶面距离最长的两点之间的距离为0.1-3um；所述AlN缓冲层的厚度为5-200nm；所述图形化衬底上所述凸台的图形周期为1-20um；所述氮化物合并层包括GaN、AlN、AlGaN、InGaN、AlInGaN中的一种材料或多种材料的复合结构。
7.一种半导体器件的制备方法，其特征在于，包括：
提供一图形化衬底，所述图形化衬底包括位于所述图形化衬底一侧的多个凸台，所述凸台的顶面为平面，相邻的所述凸台之间具有间隙；
采用物理气相沉积溅射方法在所述凸台上制作AlN缓冲层，所述AlN缓冲层覆盖所述图形化衬底设置所述凸台一侧的表面；
采用有机金属化学气相沉积外延生长方法在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层，所述氮化物合并层设置在所述凸台的顶面上，所述凸台之间的间隙形成所述图形化衬底与所述氮化物合并层之间的相互连通的孔洞。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，该方法还包括：
采用金属有机化合物化学气相沉积、氢化物气相外延或分子束外延方法，在所述氮化物合并层远离所述AlN缓冲层的一侧制作外延层。
9.根据权利要求7所述的半导体器件的制备方法，其特征在于，在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层的步骤包括：
在每个所述凸台上生长合并材料形成对应的缓冲结构，所述缓冲结构为相互独立的三维结构；
在所述缓冲结构远离所述图形化衬底的一侧生长合并材料，所述合并材料将所述缓冲结构之间的间隙填充，形成合拢层，所述合拢层远离所述图形化衬底的一侧生长为一完整平面。
10.根据权利要求7所述的半导体器件的制备方法，其特征在于，在所述AlN缓冲层远离所述图形化衬底的一侧制作氮化物合并层的步骤包括：
在所述凸台的顶面生长合并材料，形成为一完整平面的所述氮化物合并层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810766063.6A CN108598237B (zh) | 2018-07-12 | 2018-07-12 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810766063.6A CN108598237B (zh) | 2018-07-12 | 2018-07-12 | 半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108598237A true CN108598237A (zh) | 2018-09-28 |
| CN108598237B CN108598237B (zh) | 2023-11-10 |
Family
ID=63618231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810766063.6A Active CN108598237B (zh) | 2018-07-12 | 2018-07-12 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598237B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029445A (zh) * | 2019-12-26 | 2020-04-17 | 福建兆元光电有限公司 | 一种提升倒装芯片亮度的外延片制备方法 |
| CN111129242A (zh) * | 2019-12-27 | 2020-05-08 | 广东省半导体产业技术研究院 | 一种led制备方法与待剥离led结构 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1863944A (zh) * | 2001-02-14 | 2006-11-15 | 丰田合成株式会社 | 半导体晶体的制造方法和半导体发光元件 |
| JP2007214500A (ja) * | 2006-02-13 | 2007-08-23 | Mitsubishi Chemicals Corp | 半導体部材及びその製造方法 |
| KR20130006976A (ko) * | 2011-06-28 | 2013-01-18 | (주)세미머티리얼즈 | 발광소자, 발광소자의 제조방법 및 발광소자용 기판 |
| KR20130072825A (ko) * | 2011-12-22 | 2013-07-02 | 엘지이노텍 주식회사 | 발광소자 |
| US20150372190A1 (en) * | 2012-11-02 | 2015-12-24 | Riken | Ultraviolet light emitting diode and method for producing same |
| CN108878611A (zh) * | 2018-07-04 | 2018-11-23 | 广东省半导体产业技术研究院 | 一种半导体外延结构制作方法 |
| CN208336256U (zh) * | 2018-07-12 | 2019-01-04 | 广东省半导体产业技术研究院 | 一种半导体器件 |
-
2018
- 2018-07-12 CN CN201810766063.6A patent/CN108598237B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1863944A (zh) * | 2001-02-14 | 2006-11-15 | 丰田合成株式会社 | 半导体晶体的制造方法和半导体发光元件 |
| JP2007214500A (ja) * | 2006-02-13 | 2007-08-23 | Mitsubishi Chemicals Corp | 半導体部材及びその製造方法 |
| KR20130006976A (ko) * | 2011-06-28 | 2013-01-18 | (주)세미머티리얼즈 | 발광소자, 발광소자의 제조방법 및 발광소자용 기판 |
| KR20130072825A (ko) * | 2011-12-22 | 2013-07-02 | 엘지이노텍 주식회사 | 발광소자 |
| US20150372190A1 (en) * | 2012-11-02 | 2015-12-24 | Riken | Ultraviolet light emitting diode and method for producing same |
| CN108878611A (zh) * | 2018-07-04 | 2018-11-23 | 广东省半导体产业技术研究院 | 一种半导体外延结构制作方法 |
| CN208336256U (zh) * | 2018-07-12 | 2019-01-04 | 广东省半导体产业技术研究院 | 一种半导体器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111029445A (zh) * | 2019-12-26 | 2020-04-17 | 福建兆元光电有限公司 | 一种提升倒装芯片亮度的外延片制备方法 |
| CN111129242A (zh) * | 2019-12-27 | 2020-05-08 | 广东省半导体产业技术研究院 | 一种led制备方法与待剥离led结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108598237B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sun et al. | GaN-on-Si blue/white LEDs: epitaxy, chip, and package | |
| CN101853808B (zh) | 形成电路结构的方法 | |
| CN101853906B (zh) | 电路结构 | |
| TW560119B (en) | Nitride semiconductor element and production method for nitride semiconductor element | |
| CN103305909B (zh) | 一种用于GaN生长的复合衬底的制备方法 | |
| CN101452980B (zh) | 三族氮化合物半导体发光二极管的制造方法 | |
| CN103247516B (zh) | 一种半导体结构及其形成方法 | |
| US20070105260A1 (en) | Nitride-based semiconductor device and production method thereof | |
| CN105591004A (zh) | 基于图形化Si衬底的LED外延片及其制备方法 | |
| JP2003282942A (ja) | 窒化物半導体素子及び窒化物半導体素子の製造方法 | |
| TW200603445A (en) | Gallium nitride-based semiconductor stacked structure, production method thereof, and compound semiconductor and light-emitting device each using the stacked structure | |
| CN101477943B (zh) | 分离两种材料系统的方法 | |
| KR100714629B1 (ko) | 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법 | |
| CN208336256U (zh) | 一种半导体器件 | |
| CN108598237A (zh) | 半导体器件及其制备方法 | |
| KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
| CN102640258B (zh) | 一种制作氮化物半导体器件的方法 | |
| KR100773555B1 (ko) | 저결함 반도체 기판 및 그 제조방법 | |
| CN105070793A (zh) | 一种led外延结构的制作方法 | |
| CN103247517B (zh) | 一种半导体结构及其形成方法 | |
| CN108550674A (zh) | 一种可增强空穴注入的发光二极管及其制备方法 | |
| US8048786B2 (en) | Method for fabricating single-crystalline substrate containing gallium nitride | |
| KR101923673B1 (ko) | 질화갈륨계 반도체 소자를 제조하는 방법 | |
| CN105489725B (zh) | 一种led芯片结构及制作方法 | |
| JP2009123836A (ja) | 窒化物半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |