CN111129242A - 一种led制备方法与待剥离led结构 - Google Patents
一种led制备方法与待剥离led结构 Download PDFInfo
- Publication number
- CN111129242A CN111129242A CN201911375058.3A CN201911375058A CN111129242A CN 111129242 A CN111129242 A CN 111129242A CN 201911375058 A CN201911375058 A CN 201911375058A CN 111129242 A CN111129242 A CN 111129242A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- led
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 241
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 230000000737 periodic effect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 58
- 230000007797 corrosion Effects 0.000 claims description 32
- 238000005260 corrosion Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 36
- 230000000694 effects Effects 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 36
- 230000008569 process Effects 0.000 description 31
- 239000007788 liquid Substances 0.000 description 20
- 238000001039 wet etching Methods 0.000 description 12
- 229910052594 sapphire Inorganic materials 0.000 description 10
- 239000010980 sapphire Substances 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000002161 passivation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种LED制备方法与待剥离LED结构,涉及半导体技术领域。首先提供一衬底,其中,衬底的一面上设置有周期性凸台结构,然后沿衬底制作第一掩膜层,其中,第一掩膜层包括凹陷区,凹陷区的底部露出衬底上的凸台结构,且凹陷区的底部宽度小于顶部宽度,再沿凹陷区内凸台结构的表面制作缓冲层,其中,缓冲层覆盖于凸台结构的表面,再沿凸台结构的台面上的缓冲层的表面生长基板层;其中,基板层与凸台结构之间形成生长空洞,再沿基板层的表面生长LED本体,再腐蚀第一掩膜层与基板层,以获取芯片本体,其中,芯片本体包括LED本体。本申请提供的LED制备方法与待剥离LED结构具有刻蚀速度更快且可靠性更好的效果。
Description
技术领域
本申请涉及半导体技术领域,具体而言,涉及一种LED制备方法与待剥离LED结构。
背景技术
近年来半导体照明技术飞速发展,在高端照明的超大功率应用领域亦取得了长足的进步。目前,商业化LED照明用芯片主要是在蓝宝石衬底上制备,但是蓝宝石导热系数低,难以胜任大驱动电流的大功率照明应用,而普通倒装结构由于电极在同侧其电流的扩展效果不理想,因此在电流分布和散热技术上有巨大优势的垂直结构LED在超大功率应用上具有广阔的前景。
目前,垂直结构LED的制备方式中,主要采用在蓝宝石衬底上外延并剥离衬底技术实现。
然而,目前使用的湿法剥离技术一般直接采用腐蚀介质层的方案实现,但由于介质层数微米的厚度相比外延片数厘米甚至数十厘米的直径来讲差距巨大,因此其横向的腐蚀速度很慢。同时,由于目前生长质量最优的c面蓝宝石衬底上生长的氮化物外延一般靠近衬底面为N面,而常用的氮化物腐蚀液对N面的腐蚀速度极快,因此直接从介质腐蚀洞处腐蚀氮化物外延进行剥离,亦会出现还未腐蚀到里面的氮化物连接处时,边缘的外延层已经被腐蚀的情况,使得腐蚀可靠性比较差。
综上,现有的湿法剥离技术中,存在横向腐蚀速率慢,且腐蚀可靠性差的问题。
发明内容
本申请的目的在于提供一种LED制备方法与待剥离LED结构,以解决现有技术中湿法剥离技术中存在的横向腐蚀速率慢,且腐蚀可靠性差的问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
一方面,本申请实施例提供了一种LED制备方法,所述方法包括:
提供一衬底,其中,所述衬底的一面上设置有周期性凸台结构;
沿所述衬底制作第一掩膜层,其中,所述第一掩膜层包括凹陷区,所述凹陷区的底部露出所述衬底上的凸台结构,且所述凹陷区的底部宽度小于顶部宽度;
沿所述凹陷区内凸台结构的表面制作缓冲层,其中,所述缓冲层覆盖于所述凸台结构的表面;
沿所述凸台结构的台面上的缓冲层的表面生长基板层;其中,所述基板层与所述凸台结构之间形成生长空洞;
沿所述基板层的表面生长LED本体;
腐蚀所述第一掩膜层与所述基板层,以获取芯片本体,其中,所述芯片本体包括LED本体。
进一步地,在所述沿所述凹陷区内的凸台结构的表面生长缓冲层的步骤之前,所述方法还包括:
沿所述凹陷区内的衬底的表面制作至少一个第二掩膜层,其中,所述第二掩膜层与所述第一掩膜层连接;
所述腐蚀所述第一掩膜层与所述基板层,以获取芯片本体的步骤包括:
腐蚀所述第一掩膜层、第二掩膜层以及所述基板层,以获取芯片本体。
进一步地,在所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤之后,所述方法还包括:
沿所述基板层的表面沉积间隔设置的腐蚀中断层,其中,所述腐蚀中断层与所述第一掩膜层不连接;
在所述基板层与所述腐蚀中断层的表面生长合并层;
所述沿所述基板层的表面生长LED本体步骤包括:
沿所述合并层的表面生长LED本体。
进一步地,所述凹陷区包括第一倾斜区与第二倾斜区,且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角;所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤包括:
沿所述凸台结构的台面上的缓冲层的表面生长基板层,直至所述基板层覆盖所述第一倾斜区;
所述沿所述基板层的表面生长LED本体的步骤包括:
沿所述基板层的表面依次生长N型半导体层、量子阱层以及P型半导体层,其中,所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内。
进一步地,所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤包括:
沿所述凸台结构的c面生成基板层,以使所述基板层与所述凸台结构之间形成生长空洞;其中,所述衬底材料的表面为c面,所述凸台结构中仅台面与所述衬底的c面平行。
另一方面,本申请实施例还提供了一种待剥离LED结构,所述待剥离LED结构包括:
衬底,其中,所述衬底的一面上设置有周期性凸台结构;
与所述衬底连接的第一掩膜层;其中,所述第一掩膜层包括凹陷区,所述凹陷区的底部露出所述衬底上的凸台结构,且所述凹陷区的底部宽度小于顶部宽度;
与衬底连接的缓冲层;其中,所述缓冲层覆盖于所述凸台结构的表面;
与所述缓冲层连接的基板层;其中,所述基板层与所述凸台结构之间形成生长空洞;
与所述基板层连接的LED本体。
进一步地,所述待剥离LED结构还包括至少一个第二掩膜层,所述第二掩膜层设置于所述凹陷区内,且所述第二掩膜层与所述第一掩膜层连接。
进一步地,所述待剥离LED结构还包括腐蚀中断层与合并层,所述腐蚀中断层间隔地与所述基板层连接,所述基板层覆盖于所述第二掩膜层上,所述合并层覆盖于所述基板层与所述腐蚀中断层上,所述LED本体与所述合并层远离所述衬底的一面连接,且所述腐蚀中断层与所述第一掩膜层不连接。
进一步地,所述衬底上还设置有多个凹槽,所述多个凹槽的底部连通,所述第一掩膜层和/或所述第二掩膜层设置于所述凹槽内。
进一步地,所述凹陷区包括第一倾斜区与第二倾斜区,且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角;所述LED本体包括N型半导体层、量子阱层以及P型半导体层,所述基板层、所述N型半导体层、所述量子阱层以及所述P型半导体层逐层连接;
所述基板层覆盖所述第一倾斜区,所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内。
相对于现有技术,本申请实施例具有以下有益效果:
本申请提供了一种LED制备方法与待剥离LED结构,首先提供一衬底,其中,衬底的一面上设置有周期性凸台结构,然后沿衬底制作第一掩膜层,其中,第一掩膜层包括凹陷区,凹陷区的底部露出衬底上的凸台结构,且凹陷区的底部宽度小于顶部宽度,再沿凹陷区内凸台结构的表面制作缓冲层,其中,缓冲层覆盖于凸台结构的表面,再沿凸台结构的台面上的缓冲层的表面生长基板层;其中,基板层与凸台结构之间形成生长空洞,再沿基板层的表面生长LED本体,再腐蚀第一掩膜层与基板层,以获取芯片本体,其中,芯片本体包括LED本体。一方面,本发明采用了靠近衬底面宽度大、远离衬底面宽度小的掩膜设计,由于底面比上面大,尤其是底部大角度倾斜面的存在,在湿法刻蚀过程中有利于底面腐蚀液的横向扩散,从而更有利于与衬底面接触的氮化物的腐蚀。上部小角度倾斜面可以大幅提高后期芯片侧面钝化工艺中的钝化层厚度均匀性。另一方面,采用凸台状图形结合溅射缓冲层或凸台台面间沉积衬底表面掩膜的工艺可以使得氮化物基板层只从凸台的台面处开始生长,而且凸台是为周期性不连续设计,因此衬底图形和氮化物基板之间会形成完全连通的生长空洞,在进行湿法刻蚀过程中,腐蚀液能够进入生长空洞中,进而实现刻蚀速度更快,可靠性较好。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为本申请实施例提供LED制备方法的第一种示意性流程图。
图2为本申请实施例提供衬底与缓冲层的一种剖面示意图。
图3为本申请实施例提供衬底与缓冲层的另一种剖面示意图。
图4为本申请实施例提供LED制备方法的第二种示意性流程图。
图5为本申请实施例提供LED制备方法的第三种示意性流程图。
图6为本申请实施例提供待剥离LED结构的一种结构示意图。
图7为本申请实施例提供的与图6对应的待剥离LED结构的正面示意图。
图8为本申请实施例提供待剥离LED结构的另一种结构示意图。
图9为本申请实施例提供的与图8对应的待剥离LED结构的正面示意图。
图10为本申请实施例提供的与图8对应的待剥离LED结构的腐蚀中断层与基板层结构示意图。
图中:100-待剥离LED结构;110-衬底;120-第一掩膜层;130-缓冲层;140-基板层;150-生长空洞;160-LED本体;161-N型半导体层;162-量子阱层;163-P型半导体层;170-第二掩膜层;180-腐蚀中断层;190-合并层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
第一实施例
正如背景技术中所述,目前,湿法剥离技术中,存在横向腐蚀速率慢,且腐蚀可靠性差的问题。有鉴于此,本申请提供了一种LED制备方法与待剥离LED结构,通过设计新型外延生长衬底并设计生长外延结构,采用湿法腐蚀技术即可实现大功率大尺寸LED芯片的分离和芯片与衬底的剥离,方法简单、高效、可大规模生产应用。
下本对本申请提供的LED制备方法进行示例性说明:
请参阅图1,作为一种可能的实现方式,该方法包括:
S102,提供一衬底,其中,衬底的一面上设置有周期性凸台结构。
S104,沿衬底制作第一掩膜层,其中,第一掩膜层包括凹陷区,凹陷区的底部露出衬底上的凸台结构,且凹陷区的底部宽度小于顶部宽度。
S106,沿凹陷区内凸台结构的表面制作缓冲层,其中,缓冲层覆盖于凸台结构的表面。
S108沿凸台结构的台面上的缓冲层的表面生长基板层;其中,基板层与凸台结构之间形成生长空洞。
S110,沿基板层的表面生长LED本体。
S112,腐蚀第一掩膜层与基板层,以获取芯片本体,其中,所述芯片本体包括LED本体。
在LED制作过程中,LED本体的剥离较为重要,目前可通过采用湿法剥离的方式实现LED本体的剥离。本申请提供的湿法剥离是指在制作完成待剥离LED结构后,将该待剥离LED结构置于腐蚀液中,利用腐蚀液对掩膜层及基板层的腐蚀作用实现LED本体与衬底之间的分离。在腐蚀过程中,会分成两步进行腐蚀,以剥离出芯片本体。首先,将整个待剥离LED结构置于第一种腐蚀液中,第一种腐蚀液能够腐蚀掩膜层。然后再将腐蚀后的待剥离芯片置于第二种腐蚀液中,第二种腐蚀液能够腐蚀基板层,进而实现芯片本体的剥离。
由于在待剥离LED结构的制作过程中,生长质量最优的c面蓝宝石衬底上生长的氮化物外延一般靠近衬底面为N面,而常用的氮化物腐蚀液对N面的腐蚀速度极快,因此直接从介质腐蚀洞处腐蚀氮化物外延进行剥离,会出现还未腐蚀到里面的氮化物连接处时边缘的外延层就已经被腐蚀的情况,腐蚀可靠性较差。换言之,现有技术中,待剥离LED结构在剥离过程中,会存在边缘腐蚀速率比内部腐蚀速率快的问题,导致整体剥离的时间较长。
因此,本申请通过设置生长空洞的方式,能够实现提升待剥离芯片内部的腐蚀速率的效果。其中,本申请采用的衬底可以为任意衬底,例如蓝宝石衬底、碳化硅衬底等,本申请以蓝宝石衬底为例进行说明。
并且,本申请提供的衬底采用图形化衬底,图形化衬底指在提供的衬底上设置有周期性的凸台结构。其中,凸台结构台面小、底面大,且凸台的台面不连续;衬底上周期性的凸台结构为台面与衬底表面平行,凸台间无与凸台台面平行的面。例如,该周期性的凸台结构可以为周期性排布的多个正六边形结构,多个正六边形结构按预设定参数排布,正六边形结构包括正六边形底面以及与底面连接的锥体,且底面平行于衬底材料的c面,椎体顶面(即凸台结构的台面)也平行于的衬底材料的c面。即在本实施例中,衬底材料表面的平面即为c面,以使氮化物缓冲层沿c面方向进行生长。
需要说明的是,晶面是指在晶体学中,通过晶格中原子中心的平面,晶格的c面即指(0001)的晶面。以蓝宝石衬底为例,蓝宝石衬底的表面上的平面即为c面,且成型的衬底上包括一段平边,一般该方向即为蓝宝石的a面(11-20面),同时,与a面与c面同时垂直的面为m面(10-10面),因此正六边形图形的边垂直于平参考边即平行蓝宝石的m面,同时,根据晶体的六方结构特性,只要六边形的一个边平行于m面,那么其他5个边也是平行于m面的。
并且,需要说明的是,为了保证能够形成生长空洞,本申请提供凸台结构中,仅台面平行于c面,而凸台结构的其它面均不平行于c面。
并且,在提供衬底后,可沿衬底制作第一掩膜层,其中,第一掩膜层包括凹陷区,凹陷区的底部露出衬底上的凸台结构,且凹陷区的底部宽度小于顶部宽度。作为一种可选的实现方式,第一掩膜层可以为网状结构,其包括多个凹陷区,可选的,多个凹陷区呈阵列排布,使得在每个凹陷区内均能生长一个LED本体。
按照LED结构形状和尺寸的网状掩膜隔离LED结构,在大面积LED结构生长时可以有效减小LED结构与衬底之间的应力,并且在湿法直接剥离的过程中没有裂片工艺,可以设计特殊的如心形、波浪形等形状LED结构。
同时,由于第一掩膜层的凹陷区的底部宽度小于顶部宽度,使得底部存在倾斜面,在湿法腐蚀掩膜层和氮化物过程中有利于底面腐蚀液的横向扩散,从而更有利于与衬底面接触的氮化物的腐蚀。
在制作第一掩膜层后,即可在凹陷区制作LED本体,其中,首先沿凹陷区内凸台结构的表面生长缓冲层,且缓冲层覆盖于凸台结构的表面。需要说明的是,本申请所述的覆盖,可以指在凸台结构的表面进行全覆盖,也可指仅对凸台结构的台面进行覆盖。
作为本申请的一种实现方式,请参阅图2,缓冲层采用PVD溅射的氮化物缓冲层,例如AlN缓冲层。通过溅射缓冲层的方式,能够使凸台结构的整个表面均覆盖缓冲层,即在凸台结构的台面与斜面均设置有一层缓冲层。在此基础上,缓冲层覆盖于凸台结构的表面指缓冲层覆盖于整个凸台结构。并且,由于凸台结构中,仅有台面平行于c面,因此在生长基板层时,仅从台面的缓冲层上生长氮化物基板层,氮化物基板层向上方和侧方生长,进而形成生长空洞。
作为本申请的另一种实现方式,请参阅图3,除凸台台面外,凸台间均沉积衬底表面掩膜。并且,缓冲层还可采用MOCVD方法生长。其中,在衬底沉积表面掩膜,即在台面之间生长一层掩膜层(凸台结构的台面上不生长掩膜层),可选的,掩膜层与凸台的侧面的形状一致,由于掩膜层上无法直接生长缓冲层,因此在该表面通过MOCVD方法生长缓冲层时,实质上仅能在凸台结构的台面上生长出缓冲层。在此基础上,缓冲层覆盖于凸台结构的表面指缓冲层覆盖于凸台结构的台面。在进一步生长基板层时,由于基板层仅能从缓冲层上进行生长,因此在生长基板层的过程中,能够到达与上述实现方式同样的生长效果,进而形成生长空洞。并且,可选地,在凸台结构的侧面制作掩膜层的实现方式上,无需对凸台结构的台面平行于c面进行限定。例如,凸台结构的台面可以平行c面,或凸台结构的台面也可以平行于衬底材料的a面或m面。
其中,制作第一掩膜层的材料可以为易湿法腐蚀去除且不破坏氮化物芯片的材料,包括氧化硅、氮化硅及其组合;衬底表面掩膜层上氮化物无法正常生长,其也可以为包括氧化硅、氮化硅及其组合。
需要说明的是,LED结构的形状为正方形、长方形、圆形、菱形、六边形等周期性结构,本申请对此并不做任何限定。并且,芯片尺寸范围为20um-5000um;第一掩膜层上表面条状宽度范围为2-50um。并且,若将LED结构的形状设置为圆形,则两个LED结构之间的最小宽度范围2-50um;第一掩膜层高度为5-50um,且第一掩膜层应该比外延最后生长的p型半导体层高,且高0.05-1um,优选为0.1-1um。
其中,基板层采用MOCVD或HVPE方法,基板层可以直接二维生长,也可以是初期纵向生长优先的三维生长和后期横向生长优先的二维生长,生长完毕后会在凸台状衬底和氮化物基板底面处形成生长空洞。
即采用凸台状图形结合溅射AlN缓冲层或凸台台面间沉积衬底表面掩膜工艺可以使得氮化物基板层只从凸台的台面处开始生长,由于凸台是为周期性不连续设计,因此衬底图形和氮化物基板之间会形成完全连通的生长空洞。使得在刻蚀过程中,腐蚀液能够进入该生长空洞,进而可以实现快速地将内部的氮化物基板接触处的腐蚀。
在制作基板层后,可以沿基板层的表面生长LED本体。该LED本体包括N型半导体层、量子阱层以及P型半导体层,且N型半导体层、量子阱层以及P型半导体层依次堆叠。
在制作待剥离LED结构后,可将待剥离LED结构置于腐蚀液中,通过湿法腐蚀方式获取芯片本体。
本申请在腐蚀过程中,会分成两步进行腐蚀,以剥离出芯片本体。首先,将整个待剥离LED结构置于第一种腐蚀液中,第一种腐蚀液能够腐蚀掩膜层。然后再将腐蚀后的待剥离芯片置于第二种腐蚀液中,第二种腐蚀液能够腐蚀基板层,从而将基板层与缓冲层接触的地方腐蚀掉,进而实现芯片本体的剥离。
其中,作为一种可选的方式,在腐蚀掩膜层与所述基板层的过程中,基板层被完全腐蚀,在此基础上,目标芯片仅包括芯片本体,即获取的目标芯片仅包括N型半导体层、量子阱层以及P型半导体层。作为另一种可选的实现方式,在腐蚀掩膜层与所述基板层的过程中,基板层并未被完全腐蚀,在此基础上,目标芯片包括芯片本体与未腐蚀的基板层。
需要说明的是,本申请为了便于描述,按照上述制备顺序进行说明,当然地,在实际应用中,也可调换步骤进行LED结构的制备。例如,本申请以先制作第一掩膜层,再生长缓冲层,但在实际应用中,也可生长缓冲层,然后再制作第一掩膜层,本申请对此并不做任何限定。对于上述利用相同构思,而仅为调换制备顺序的工艺,也在本申请的保护范围内。
作为本申请的第二种实现方式,为了更加快速的实现LED结构内部掩膜的腐蚀,请参阅图4,在S106之前,该方法还包括:
S105,沿所述凹陷区内的衬底的表面制作至少一个第二掩膜层,其中,第二掩膜层与所述第一掩膜层连接。
在此基础上,S112实际包括:
腐蚀第一掩膜层、第二掩膜层以及基板层,以获取芯片本体。
其中,第二掩膜层可以为条状或网状,且从剖面上看第二掩膜层可以为方形、弧形、梯形、三角形及其组合的形状,且第二掩膜层的高度为1-30um。其中,本申请采用剖面为三角形的第二掩膜层,第二掩膜层两侧的斜面和顶部无台面的结构有利于在实际生长过程基板层的外延,使得基板层的生长质量更好。
其中,作为本申请一种可能的实现方式,第一掩膜层、第二掩膜层可以是在衬底的周期性凸台结构制作完成之后按照掩膜层图形要求直接在其上沉积。作为本申请另一种可能的实现方式,对于第二掩膜层的制作,也可以是在周期性凸台结构制作时预留,即可在衬底上设置有多个凹槽,多个凹槽的底部连通,且第一掩膜层和/或第二掩膜层设置于所述凹槽内。换言之,本申请实施例可以为第一掩膜层设置于凹槽内,第二掩膜层直接在衬底的凸台结构上沉积;或第一掩膜层与第二掩膜层均设置于凹槽内;或第二掩膜层设置于凹槽内,第一掩膜层直接在衬底的凸台结构上沉积。并且,第二掩膜层的顶部高于凸台结构的台面。可选地,凹槽底面与凸台结构的台面之间的距离为1-50um。通过该种实现方式,能够使腐蚀通道更大,进而使得腐蚀速率更快。
其中,第一掩膜层、第二掩膜层均可以为易湿法腐蚀去除且不破坏氮化物芯片的材料,包括氧化硅、氮化硅及其组合;衬底表面掩膜层上氮化物无法正常生长,其也可以为包括氧化硅、氮化硅及其组合。
在此基础上,第一掩膜层与第二掩膜层的材料可以相同,在腐蚀第一掩膜层的过程中,会同时将第二掩膜层腐蚀掉。通过设置第二掩膜层,能够实现在湿法刻蚀过程中,腐蚀液将第二掩膜层腐蚀后,在待剥离LED结构的内部形成较大的腐蚀通道,使得腐蚀液能够进入该腐蚀通道内,结合生长空洞,能够实现待剥离LED结构内部的快速腐蚀。
作为本申请第三种实现方式,请参阅图5,待剥离LED结构还可包括腐蚀中断层,即在S108之后,该方法还包括:
S1091,沿基板层的表面沉积间隔设置的腐蚀中断层。
S1092,沿基板层与腐蚀中断层表面生长合并层。
S110可以为:沿合并层的表面生长LED本体。
在芯片尺寸特别大时,由于氮化物腐蚀液的输送通道只有几微米或几十微米,容易出现芯片中心区域还没完全腐蚀时芯片边缘已经出现过腐蚀了,因此在氮化物基板上引入氮化物腐蚀液难以有效腐蚀的腐蚀中断层,并且腐蚀中断层不连续,可以保证氮化物合并层快速生长合并。
并且,在实际制作过程中,待剥离LED结构中可以仅存在第二掩膜层与腐蚀中断层中的任意一种,也可以同时存在第二掩膜层与腐蚀中断层。当待剥离LED结构中同时存在第二掩膜层与腐蚀中断层时,腐蚀中断层与第一掩膜层、第二掩膜层均不连接。由于腐蚀中断层不与第一掩膜层和第二掩膜层连接,因此不会在刚开始进行第一掩膜层与第二掩膜层的腐蚀时就被腐蚀掉。
其中,腐蚀中断层的图形可以为圆形、方形、多边形等结构,本申请对此并不做任何限定。并且,本申请提供的基板层覆盖第二掩膜层,即基板层的表面高于第二掩膜层的顶面,即基板层覆盖于第二掩膜层的整个表面上,使得设置于基板层上的腐蚀中断层不与第二掩膜层相连。并且,腐蚀中断层与第一掩膜层也不相连,腐蚀中断层上氮化物无法正常生长,腐蚀中断层的材料可以为氧化硅、氮化硅及其组合,厚度范围0.02-3um。
作为一种可选的实现方式,S108包括:
沿缓冲层的c面生成基板层,以使基板层与凸台结构之间形成生长空洞。
并且,作为一种可选的实现方式,凹陷区包括第一倾斜区与第二倾斜区,且第一倾斜区与衬底法线的夹角大于第二倾斜区与衬底法线的夹角;S108包括:
S1081,沿凸台结构的台面上的缓冲层的表面生长基板层,直至基板层覆盖第一倾斜区;
S110包括:
S1101,沿基板层的表面依次生长N型半导体层、量子阱层以及P型半导体层,其中,N型半导体层、量子阱层以及P型半导体层均位于第二倾斜区内。
其中,第一倾斜区为大角度倾斜部分,第二倾斜区为小角度倾斜部分,且基板层要完全掩盖大角度倾斜部分,氮化物合并层、N型半导体层、量子阱层和及P型半导体层都在小角度倾斜部分。其中,小角度倾斜部分与衬底平面法线方向夹角范围为[0°,30°],大角度倾斜部分与衬底平面法线夹角范围为[30°,90)。其中,第一倾斜区与第二倾斜区的倾斜面可以是平面倾斜面,也可以是弧面倾斜面,倾斜角为倾斜面开始和结束的连线与衬底面的法线夹角。
需要说明的是,底部大角度倾斜面在湿法腐蚀掩膜层和氮化物过程中有利于底面腐蚀液的横向扩散,从而更有利于与衬底面接触的氮化物的腐蚀。顶部小角度倾斜面可以大幅提高后期芯片侧面钝化工艺中的钝化层厚度均匀性。
还需要说明的是,为了控制腐蚀方向,湿法腐蚀工艺腐蚀靠近衬底面的基板层的步骤包括腐蚀前对远离衬底面的芯片本体的一面以及芯片本体侧面沉积腐蚀保护层的工艺。
第二实施例
请参阅图6至图10,本申请实施例还提供了一种待剥离LED结构100,该待剥离LED结构100包括衬底110、第一掩膜层120、缓冲层130、基板层140以及LED本体160。
其中,衬底110的一面上设置有周期性凸台结构;衬底110与第一掩膜层120、缓冲层130连接,缓冲层130、基板层140以及LED本体160逐层连接。
并且,第一掩膜层120包括凹陷区,凹陷区的底部露出衬底110上的凸台结构,且凹陷区的底部宽度小于顶部宽度,缓冲层130覆盖于凸台结构的表面,基板层140与凸台结构之间形成生长空洞150。
作为一种可选的实现方式,待剥离LED结构100还包括至少一个第二掩膜层170,第二掩膜层170设置于凹陷区内,且第二掩膜层170与第一掩膜层连接。
作为本申请一种可能的实现方式,第一掩膜层120、第二掩膜层170可以是在衬底110的周期性凸台结构制作完成之后按照掩膜层图形要求直接在其上沉积。作为本申请另一种可能的实现方式,对于第二掩膜层170的制作,也可以是在周期性凸台结构制作时预留,即可在衬底110上设置有多个凹槽,多个凹槽的底部连通,且第一掩膜层120和/或第二掩膜层170设置于所述凹槽内。
同时,作为另一种可选的实现方式,待剥离LED结构100还包括腐蚀中断层180与合并层190,腐蚀中断层180间隔地与基板层140连接,合并层190覆盖于基板层140与腐蚀中断层180上,LED本体160与合并层190远离衬底110的一面连接。其中,腐蚀中断层180之间不相连,且腐蚀中断层与第一掩膜层、第二掩膜层均不相连。
进一步地,凹陷区包括第一倾斜区与第二倾斜区,且第一倾斜区与衬底110法线的夹角大于第二倾斜区与衬底110法线的夹角;LED本体160包括N型半导体层161、量子阱层162以及P型半导体层163,基板层140、N型半导体层161、量子阱层162以及P型半导体层163逐层连接;基板层140覆盖第一倾斜区,N型半导体层161、量子阱层162以及P型半导体层163均位于第二倾斜区内。其中,第二倾斜区与衬底110平面法线方向夹角范围为[0°,30°],第一倾斜区与衬底110平面法线夹角范围为[30°,90)。
并且,为了防止在外延过程中,多个待剥离LED结构100之间通过P型半导体层163之间连接,因此在本申请中,P型半导体层163的表面低于第二倾斜区的顶面。
综上所述,本申请提供了一种LED制备方法与待剥离LED结构,首先提供一衬底,其中,衬底的一面上设置有周期性凸台结构,然后沿衬底制作第一掩膜层,其中,第一掩膜层包括凹陷区,凹陷区的底部露出衬底上的凸台结构,且凹陷区的底部宽度小于顶部宽度,再沿凹陷区内凸台结构的表面制作缓冲层,其中,缓冲层覆盖于凸台结构的表面,再沿凸台结构的台面上的缓冲层的表面生长基板层;其中,基板层与凸台结构之间形成生长空洞,再沿基板层的表面生长LED本体,再腐蚀第一掩膜层与基板层,以获取芯片本体,其中,芯片本体包括LED本体。一方面,本发明采用了靠近衬底面宽度大、远离衬底面宽度小的掩膜设计,由于底面比上面大,尤其是底部大角度倾斜面的存在,在湿法刻蚀过程中有利于底面腐蚀液的横向扩散,从而更有利于与衬底面接触的氮化物的腐蚀。上部小角度倾斜面可以大幅提高后期芯片侧面钝化工艺中的钝化层厚度均匀性。另一方面,采用凸台状图形结合溅射缓冲层或凸台台面间沉积衬底表面掩膜的工艺可以使得氮化物基板层只从凸台的台面处开始生长,而且凸台是为周期性不连续设计,因此衬底图形和氮化物基板之间会形成完全连通的生长空洞,在进行湿法刻蚀过程中,腐蚀液能够进入生长空洞中,进而实现刻蚀速度更快,可靠性较好。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (10)
1.一种LED制备方法,其特征在于,所述方法包括:
提供一衬底,其中,所述衬底的一面上设置有周期性凸台结构;
沿所述衬底制作第一掩膜层,其中,所述第一掩膜层包括凹陷区,所述凹陷区的底部露出所述衬底上的凸台结构,且所述凹陷区的底部宽度小于顶部宽度;
沿所述凹陷区内凸台结构的表面制作缓冲层,其中,所述缓冲层覆盖于所述凸台结构的表面;
沿所述凸台结构的台面上的缓冲层的表面生长基板层;其中,所述基板层与所述凸台结构之间形成生长空洞;
沿所述基板层的表面生长LED本体;
腐蚀所述第一掩膜层与所述基板层,以获取芯片本体,其中,所述芯片本体包括LED本体。
2.如权利要求1所述的LED制备方法,其特征在于,在所述沿所述凹陷区内的凸台结构的表面生长缓冲层的步骤之前,所述方法还包括:
沿所述凹陷区内的衬底的表面制作至少一个第二掩膜层,其中,所述第二掩膜层与所述第一掩膜层连接;
所述腐蚀所述第一掩膜层与所述基板层,以获取芯片本体的步骤包括:
腐蚀所述第一掩膜层、第二掩膜层以及所述基板层,以获取芯片本体。
3.如权利要求1所述的LED制备方法,其特征在于,在所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤之后,所述方法还包括:
沿所述基板层的表面沉积间隔设置的腐蚀中断层,其中,所述腐蚀中断层与所述第一掩膜层不连接;
在所述基板层与所述腐蚀中断层的表面生长合并层;
所述沿所述基板层的表面生长LED本体步骤包括:
沿所述合并层的表面生长LED本体。
4.如权利要求1所述的LED制备方法,其特征在于,所述凹陷区包括第一倾斜区与第二倾斜区,且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角;所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤包括:
沿所述凸台结构的台面上的缓冲层的表面生长基板层,直至所述基板层覆盖所述第一倾斜区;
所述沿所述基板层的表面生长LED本体的步骤包括:
沿所述基板层的表面依次生长N型半导体层、量子阱层以及P型半导体层,其中,所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内。
5.如权利要求1所述的LED制备方法,其特征在于,所述沿所述凸台结构的台面上的缓冲层的表面生长基板层的步骤包括:
沿所述凸台结构的c面生成基板层,以使所述基板层与所述凸台结构之间形成生长空洞;其中,所述衬底材料的表面为c面,所述凸台结构中仅台面与所述衬底的c面平行。
6.一种待剥离LED结构,其特征在于,所述待剥离LED结构包括:
衬底,其中,所述衬底的一面上设置有周期性凸台结构;
与所述衬底连接的第一掩膜层;其中,所述第一掩膜层包括凹陷区,所述凹陷区的底部露出所述衬底上的凸台结构,且所述凹陷区的底部宽度小于顶部宽度;
与衬底连接的缓冲层;其中,所述缓冲层覆盖于所述凸台结构的表面;
与所述缓冲层连接的基板层;其中,所述基板层与所述凸台结构之间形成生长空洞;
与所述基板层连接的LED本体。
7.如权利要求6所述的待剥离LED结构,其特征在于,所述待剥离LED结构还包括至少一个第二掩膜层,所述第二掩膜层设置于所述凹陷区内,且所述第二掩膜层与所述第一掩膜层连接。
8.如权利要求7所述的待剥离LED结构,其特征在于,所述待剥离LED结构还包括腐蚀中断层与合并层,所述腐蚀中断层间隔地与所述基板层连接,所述基板层覆盖于所述第二掩膜层上,所述合并层覆盖于所述基板层与所述腐蚀中断层上,所述LED本体与所述合并层远离所述衬底的一面连接,且所述腐蚀中断层与所述第一掩膜层不连接。
9.如权利要求7所述的待剥离LED结构,其特征在于,所述衬底上还设置有多个凹槽,所述多个凹槽的底部连通,所述第一掩膜层和/或所述第二掩膜层设置于所述凹槽内。
10.如权利要求6所述的待剥离LED结构,其特征在于,所述凹陷区包括第一倾斜区与第二倾斜区,且所述第一倾斜区与衬底法线的夹角大于所述第二倾斜区与衬底法线的夹角;所述LED本体包括N型半导体层、量子阱层以及P型半导体层,所述基板层、所述N型半导体层、所述量子阱层以及所述P型半导体层逐层连接;
所述基板层覆盖所述第一倾斜区,所述N型半导体层、所述量子阱层以及所述P型半导体层均位于所述第二倾斜区内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911375058.3A CN111129242B (zh) | 2019-12-27 | 2019-12-27 | 一种led制备方法与待剥离led结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911375058.3A CN111129242B (zh) | 2019-12-27 | 2019-12-27 | 一种led制备方法与待剥离led结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111129242A true CN111129242A (zh) | 2020-05-08 |
CN111129242B CN111129242B (zh) | 2021-06-18 |
Family
ID=70503803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911375058.3A Active CN111129242B (zh) | 2019-12-27 | 2019-12-27 | 一种led制备方法与待剥离led结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111129242B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101432850A (zh) * | 2006-03-13 | 2009-05-13 | 住友化学株式会社 | Ⅲ-ⅴ族氮化物半导体基板的制造方法 |
CN104221170A (zh) * | 2012-03-19 | 2014-12-17 | 首尔伟傲世有限公司 | 用于分离外延层与生长基板的方法及使用其的半导体器件 |
CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
CN108598237A (zh) * | 2018-07-12 | 2018-09-28 | 广东省半导体产业技术研究院 | 半导体器件及其制备方法 |
CN208336256U (zh) * | 2018-07-12 | 2019-01-04 | 广东省半导体产业技术研究院 | 一种半导体器件 |
WO2019055936A1 (en) * | 2017-09-15 | 2019-03-21 | The Regents Of The University Of California | METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE |
-
2019
- 2019-12-27 CN CN201911375058.3A patent/CN111129242B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101432850A (zh) * | 2006-03-13 | 2009-05-13 | 住友化学株式会社 | Ⅲ-ⅴ族氮化物半导体基板的制造方法 |
CN104221170A (zh) * | 2012-03-19 | 2014-12-17 | 首尔伟傲世有限公司 | 用于分离外延层与生长基板的方法及使用其的半导体器件 |
CN104993023A (zh) * | 2015-05-29 | 2015-10-21 | 上海芯元基半导体科技有限公司 | 一种利用化学腐蚀的方法剥离生长衬底的方法 |
WO2019055936A1 (en) * | 2017-09-15 | 2019-03-21 | The Regents Of The University Of California | METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE |
CN108598237A (zh) * | 2018-07-12 | 2018-09-28 | 广东省半导体产业技术研究院 | 半导体器件及其制备方法 |
CN208336256U (zh) * | 2018-07-12 | 2019-01-04 | 广东省半导体产业技术研究院 | 一种半导体器件 |
Non-Patent Citations (1)
Title |
---|
贺龙飞,赵维,张康,张志清,何晨光,陈志涛,陈志武,范广涵: "Ce:YAG荧光玻璃的制备与光学性能", 《材料研究与应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111129242B (zh) | 2021-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165276B2 (ja) | 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法 | |
US8779463B2 (en) | Sapphire substrate and nitride semiconductor light emitting device | |
US9337390B2 (en) | Sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element | |
JP5117596B2 (ja) | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 | |
TWI433231B (zh) | 一種半導體元件的製作方法 | |
JP5313651B2 (ja) | 半導体素子の製造方法 | |
TW201222871A (en) | Method for fabricating vertical light emitting devices and substrate assembly for the same | |
US20150014702A1 (en) | Light-emitting diode having improved light extraction efficiency and method for manufacturing same | |
CN111048635B (zh) | 一种芯片制备方法与待剥离芯片结构 | |
CN102569537B (zh) | 一种垂直结构发光二极管芯片的制造方法 | |
US9287366B2 (en) | III nitride semiconductor device and method of producing the same | |
US8022412B2 (en) | Epitaxial structure having low defect density | |
KR102206284B1 (ko) | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
CN102280533A (zh) | 氮化镓衬底材料制造方法 | |
JP2012033859A (ja) | 三次元発光デバイス及びその製造方法 | |
CN111129242B (zh) | 一种led制备方法与待剥离led结构 | |
US20160133792A1 (en) | Semiconductor substrate and method of fabricating the same | |
WO2022077254A1 (zh) | 微型led结构的制作方法 | |
CN115775855A (zh) | 图形化复合衬底及发光元件 | |
TWI395847B (zh) | 針對藍寶石基板之蝕刻方法及圖案化藍寶石基板 | |
JPWO2021085556A5 (zh) | ||
US20110284895A1 (en) | Light-emitting semiconductor device | |
TWI504019B (zh) | 發光二極體晶片的製造方法 | |
CN117374171A (zh) | 半导体结构的制作方法 | |
JP5875249B2 (ja) | 半導体基板、半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 510651 No. 363, Changxin Road, Guangzhou, Guangdong, Tianhe District Patentee after: Institute of semiconductors, Guangdong Academy of Sciences Address before: 510000 363 Changxin Road, Tianhe District, Guangzhou, Guangdong. Patentee before: GUANGDONG INSTITUTE OF SEMICONDUCTOR INDUSTRIAL TECHNOLOGY |
|
CP03 | Change of name, title or address |