CN117374171A - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN117374171A
CN117374171A CN202210772937.5A CN202210772937A CN117374171A CN 117374171 A CN117374171 A CN 117374171A CN 202210772937 A CN202210772937 A CN 202210772937A CN 117374171 A CN117374171 A CN 117374171A
Authority
CN
China
Prior art keywords
substrate
layer
window
epitaxial layer
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210772937.5A
Other languages
English (en)
Inventor
程凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enkris Semiconductor Inc
Original Assignee
Enkris Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enkris Semiconductor Inc filed Critical Enkris Semiconductor Inc
Priority to CN202210772937.5A priority Critical patent/CN117374171A/zh
Priority to US18/319,437 priority patent/US20240006551A1/en
Publication of CN117374171A publication Critical patent/CN117374171A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种半导体结构的制作方法，包括：提供待剥离结构，待剥离结构包括：第一结构与第二结构，第一结构至少包括：基底、第一掩膜层与第一外延层，第一掩膜层位于基底上，第一掩膜层具有第一窗口，第一窗口包括开口端，开口端在基底所在平面上的正投影的面积小于与第一窗口在基底所在平面上的正投影的面积；第一外延层自基底外延生长至填满第一窗口；第二结构至少包括位于第一外延层与第一掩膜层上的第二外延层；在待剥离结构上施力，使第二外延层与第一外延层之间断裂，从而剥离第一结构，使第二结构形成半导体结构。根据本发明的实施例，能低成本地剥离第一结构，使位错密度低的第二结构形成轻薄的半导体结构。

Description

半导体结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的制作方法。
背景技术
氮化镓(GaN)是继Si、GaAs等第一、第二代半导体材料之后的第三代新型半导体材料，其作为宽禁带半导体材料有许多优点，诸如饱和漂移速度高、击穿电压大、载流子输运性能优异以及能够形成AlGaN、InGaN三元合金和AlInGaN四元合金等，容易制作GaN基的PN结。鉴于此，近几年来GaN基材料和半导体器件得到了广泛和深入的研究，MOCVD(Metal-organic Chemical Vapor Deposition，金属有机物化学气相沉积)技术生长GaN基材料日趋成熟；在半导体器件研究方面，GaN基LED、LDs等光电子器件以及GaN基HEMT等微电子器件方面的研究都取得了显著的成绩和长足的发展。
随着GaN基材料在功率器件/显示器件上的应用的逐步深入，终端产品对GaN基材料的位错密度的需求进一步提高，而按照传统模式使用主流MOCVD外延设备在主流的GaN基外延基板三氧化二铝(Al2O3)衬底外延生长的GaN基材料的位错面密度约为1～3E8/cm^3。为了制造耐更高压的GaN基功率器件和更长波段的GaN基LED，必须进一步降低GaN基材料的位错密度。
有鉴于此，实有必要提供一种新的半导体结构的制作方法，以满足上述需求。
发明内容
本发明的发明目的是提供一种半导体结构的制作方法，以低成本方式降低GaN基材料的位错密度。
为实现上述目的，本发明提供一种半导体结构的制作方法，包括：
提供待剥离结构，所述待剥离结构包括：第一结构与第二结构，所述第一结构至少包括：
基底；
第一掩膜层，位于所述基底上；所述第一掩膜层具有暴露所述基底的第一窗口，所述第一窗口包括开口端，所述开口端在所述基底所在平面上的正投影的面积小于与所述第一窗口在所述基底所在平面上的正投影的面积；以及
第一外延层，自所述基底外延生长至填满所述第一窗口；
所述第二结构至少包括：
第二外延层，位于所述第一外延层与所述第一掩膜层上；
在所述待剥离结构上施力，使所述第二外延层与所述第一外延层之间断裂，从而剥离所述第一结构，使所述第二结构形成半导体结构。
可选地，所述半导体结构的制作方法还包括：所述第一结构剥离后，自剥离面抛光所述第二结构上的所述第一外延层。
可选地，在所述待剥离结构上施力步骤前，所述半导体结构的制作方法还包括：湿法去除所述第一结构中的所述第一掩膜层。
可选地，在所述第二结构或所述第一结构上施力，所述施加的力的方向垂直于所述基底所在的平面。
可选地，在所述第二结构或所述第一结构上施加的力各处大小相等。
可选地，在所述第二结构上施加力时对应于所述第二外延层与所述第一外延层连接处的力大于对应于所述第一掩膜层去除后的空隙处的力。
可选地，所述第二外延层的热膨胀系数大于所述第一掩膜层的热膨胀系数。
可选地，在所述第二结构或所述第一结构上施力，所述施加的力的方向平行于所述基底所在的平面。
可选地，所述第一外延层包括多孔层。
可选地，所述第二结构包括转移基板；在所述待剥离结构上施力步骤前，将所述第二外延层的远离所述第一外延层的表面粘附或键合在所述转移基板上；当在所述第二结构上施力时，所述施加的力施加在所述转移基板上。
可选地，所述第一窗口具有多个，各个所述第一窗口对应的所述第二外延层愈合成平面。
可选地，所述第一窗口具有多个，各个所述第一窗口对应的所述第二外延层为LED结构或垂直导电型半导体结构。
可选地，所述第二结构还包括：
第二掩膜层，位于所述第一掩膜层上；所述第二掩膜层内具有暴露所述第一掩膜层的第二窗口，所述第二窗口与所述第一窗口贯通；所述第二外延层位于所述第二窗口内；
在所述待剥离结构上施力步骤前，所述半导体结构的制作方法还包括：湿法去除所述第一结构中的所述第一掩膜层和/或所述第二结构中的所述第二掩膜层。
可选地，所述第一窗口还包括位于所述基底的表面的底壁端，所述开口端在所述基底所在平面上的正投影与所述底壁端至少部分错开。
可选地，所述开口端在所述基底所在平面上的正投影与所述底壁端完全错开。
可选地，所述第一窗口为斜柱状窗口。
可选地，第一掩膜层包括相对的第一侧壁与第二侧壁，所述第一侧壁与所述斜柱状窗口暴露的所述基底之间成第一角度，所述第一角度为锐角；所述第二侧壁与所述斜柱状窗口暴露的所述基底之间成第二角度，所述第二角度为钝角；所述第一角度小于或等于所述第二角度的补角。
可选地，自所述基底至所述开口端方向上，所述第一窗口的横截面积先增大后减小；或自所述基底至所述开口端方向上，所述第一窗口的横截面积逐渐减小；或自所述基底至所述开口端方向上，所述第一窗口的横截面积等大。
可选地，自所述基底至所述开口端方向上，所述第一窗口的横截面的中心连线为直线、折线或者曲线。
可选地，所述第一掩膜层为多层结构，所述多层结构至少包括靠近所述基底的第一子层与远离所述基底的第二子层，所述第二子层与所述第一子层的材质不同。
可选地，所述基底为单层结构，所述第一外延层通过对所述基底进行同质外延生长工艺或异质外延生长工艺形成；或所述基底包括半导体衬底与位于所述半导体衬底上的过渡层，所述第一外延层通过对所述过渡层进行同质外延生长工艺或异质外延生长工艺形成。
与现有技术相比，本发明的有益效果在于：
待剥离的第一结构与第二结构中，使用具有第一掩膜层的基底作为外延基底，第一掩膜层中第一窗口的开口端在基底所在平面上的正投影的面积小于第一窗口在基底所在平面上的正投影的面积，利用第一窗口的内收侧壁，使得外延生长的GaN基第一外延层的位错终止在第一窗口的侧壁，无法继续随GaN基材料的生长而延伸，从而降低GaN基第二外延层的位错密度。第一窗口的特定形状，还能低成本地剥离第一结构，使位错密度低的第二结构形成轻薄的半导体结构。
附图说明
图1是本发明第一实施例的半导体结构的制作方法的流程图；
图2至图4是图1中的流程对应的中间结构示意图；
图5与图6是本发明第二实施例的半导体结构的制作方法对应的中间结构示意图；
图7至图9是本发明第三实施例的半导体结构的制作方法对应的中间结构示意图；
图10是本发明第四实施例的半导体结构的制作方法对应的中间结构示意图；
图11至图15是本发明第五实施例的半导体结构的制作方法对应的中间结构示意图；
图16至图22是本发明第六实施例的半导体结构的制作方法对应的中间结构示意图；
图23至图25是本发明第七实施例的半导体结构的制作方法对应的中间结构示意图；
图26至图30是本发明第八实施例的半导体结构的制作方法对应的中间结构示意图；
图31至图35是本发明第九实施例的半导体结构的制作方法对应的中间结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
第一结构1 基底10
半导体衬底100 过渡层101
第一掩膜层11 第一窗口110
开口端110a 底壁端110b
斜柱状窗口111 第一侧壁11a
第二侧壁11b 第一角度α
第二角度β 第一外延层12
多孔层121 第二结构2
第二外延层21 第二掩膜层22
第二窗口220 阳极23
阴极24 绝缘材料层25
第一子层112 第二子层113
转移基板30
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的半导体结构的制作方法的流程图；图2至图4是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1、图2以及图3所示，提供待剥离结构，待剥离结构包括：第一结构1与第二结构2，第一结构1包括：
基底10；
第一掩膜层11，位于基底10上；第一掩膜层11具有暴露基底10的第一窗口110，第一窗口110包括开口端110a，开口端110a在基底10所在平面上的正投影的面积小于与第一窗口110在基底10所在平面上的正投影的面积；以及
第一外延层12，自基底10外延生长至填满第一窗口110；
第二结构2包括：
第二外延层21，位于第一外延层12与第一掩膜层11上。
本实施例中，待剥离结构的制作方法可以包括步骤S11至S13。
步骤S11，参照图2所示，提供基底10。
本实施例中，基底10为多层结构，基底10例如包括半导体衬底100以及位于半导体衬底100上的成核层(未图示)。半导体衬底100的材料可以为蓝宝石、碳化硅和单晶硅中的至少一种，成核层的材料可以为AlN。
其它实施例中，基底10可以为单层结构，例如基底10为半导体衬底100。半导体衬底100的材料可以为碳化硅或氮化镓等材料。
步骤S12，继续参照图2所示，在基底10上形成第一掩膜层11，在第一掩膜层11内形成暴露基底10的第一窗口110，第一窗口110包括开口端110a，使得开口端110a在基底10所在平面上的正投影的面积小于第一窗口110在基底10所在平面上的正投影的面积。
第一掩膜层11的材料可以为二氧化硅与氮化硅中的至少一种，对应采用物理气相沉积法或化学气相沉积法形成。本实施例中，第一掩膜层11为单层结构。单层结构可以采用一个工序形成，也可以采用多个工序形成。
本实施例中，形成第一窗口110时，第一窗口110具有一个，且第一窗口110为斜柱状窗口111。斜柱状窗口111的竖截面为倾斜的平行四边形，这里的竖截面是指沿垂直基底10所在平面的截面。斜柱状窗口111的横截面可以为矩形、三角形、六边形或圆形等形状，这里的横截面是指沿平行基底10所在平面的截面。
第一掩膜层11包括相对的第一侧壁11a与第二侧壁11b，第一侧壁11a与斜柱状窗口111暴露的基底10之间成第一角度α，第一角度α为锐角；第二侧壁11b与斜柱状窗口111暴露的基底10之间成第二角度β，第二角度β为钝角；第一角度α等于第二角度β的补角。
斜柱状窗口111还包括位于基底10的表面的底壁端110b，本实施例中，开口端110a在基底10所在平面上的正投影与底壁端110b完全错开。其它实施例中，开口端110a在基底10所在平面上的正投影与底壁端110b两者也可以至少部分错开。
斜柱状窗口111可以通过控制干法刻蚀时的刻蚀气体种类、流速或控制等离子方向实现。
步骤S13，参照图3所示，以第一掩膜层11为掩膜，对基底10进行外延生长工艺形成第一外延层12与第二外延层21；第一外延层12自基底10外延生长至填满第一窗口110，第二外延层21外延生长于第一外延层12与第一掩膜层11上。
第一外延层12与第二外延层21的形成工艺可以包括：原子层沉积法(ALD，Atomiclayer deposition)、或化学气相沉积法(CVD，Chemical Vapor Deposition)、或分子束外延生长法(MBE，Molecular Beam Epitaxy)、或等离子体增强化学气相沉积法(PECVD，Plasma Enhanced Chemical Vapor Deposition)、或低压化学蒸发沉积法(LPCVD，LowPressure Chemical Vapor Deposition)，或金属有机化合物化学气相沉积法(MOCVD，Metal-Organic Chemical Vapor Deposition)、或其组合方式。
基底10为多层结构，例如包括半导体衬底100以及位于半导体衬底100上的成核层时，第一外延层12与第二外延层21为异质外延。基底10为单层结构，例如基底10为碳化硅半导体衬底100时，第一外延层12与第二外延层21为同质外延。
第一外延层12与第二外延层21的材料相同，可以为GaN基材料。GaN基材料中的位错主要为[0001]晶向的线位错，即沿第一掩膜层11的厚度方向延伸的线位错，此时，第一侧壁11a与斜柱状窗口111暴露的基底10之间所成第一角度α越小，能终止位错延伸的第一侧壁11a面积越大，因而终止效果越好，第二外延层21中的位错密度越低。
基底10、第一掩膜层11以及第一外延层12形成第一结构1，第二外延层21形成第二结构2。
接着，参照图1中的步骤S2以及图4所示，在第二结构2上施力，使第二外延层21与第一外延层12之间断裂，从而剥离第一结构1，使第二结构2形成半导体结构。
第二外延层21的热膨胀系数大于第一掩膜层11的热膨胀系数。好处在于：第二外延层21的外延生长在高温下进行，外延生长结束后的降温过程中，第二外延层21的热膨胀量与第一掩膜层11的热膨胀量不匹配，两者之间会出现剥离。此时，结合外界施力，很容易使第二外延层21与第一外延层12之间断裂。
本实施例中，参照图4所示，第二结构2上施加的力的方向平行基底10所在平面，且施加的力的方向与第一侧壁11a(或第二侧壁11b)之间的角度为锐角。其它实施例中，第二结构2上施加的力的方向可以与第二结构2的厚度方向成一大于0度的夹角，利于第一结构1的剥离。
第一结构1剥离后，第二结构2可作为低位错密度且轻薄的半导体结构使用。
图5与图6是本发明第二实施例的半导体结构的制作方法对应的中间结构示意图。
参照图5所示，本实施例二的半导体结构的制作方法与实施例一的半导体结构的制作方法的区别在于：步骤S1，具体为步骤S13中，第一外延层12包括多孔层121。多孔层121的形成方法可以包括：在第一窗口110内已生长的第一外延层12上通入腐蚀性气体，或者通过原位甲硅烷对第一窗口110内已生长的第一外延层12进行刻蚀，或者通过电化学选择性方法对第一外延层12进行刻蚀，以形成多孔层121。
其中，通过在GaN基半导体层上通入腐蚀性气体的方式可以实现在GaN基半导体层表面形成带有孔洞结构的多孔层121，其中，腐蚀性气体可以包括硅烷、乙硅烷、盐酸等。应当理解，本发明实施例也可以选取其它的腐蚀性气体以实现在GaN基半导体层表面形成带有孔洞结构的多孔层121。
参照图6所示，通过上述方式中的任一种在GaN基半导体层表面形成带有孔洞结构的多孔层121，可以更好的实现第一结构1的剥离，且剥离后的第一结构1的剥离可以重复使用。
除了上述区别，本实施例二的半导体结构的制作方法可以参照实施例一的半导体结构的制作方法的对应工艺步骤。
图7至图9是本发明第三实施例的半导体结构的制作方法对应的中间结构示意图。
参照图7所示，本实施例三的半导体结构的制作方法与实施例一、二的半导体结构的制作方法的区别在于：步骤S1中，将第二外延层21的远离第一外延层12的表面粘附或键合在转移基板30上；步骤S2中，在转移基板30上施力。
转移基板30的材质可以为金属、玻璃或半导体层。转移基板30也可以为PCB板或FPC板。
本实施例中，第一结构1剥离后，第二结构2可以包括转移基板30，也可以去除转移基板30。
参照图8所示，第一结构1剥离后，第二外延层21的剥离面上还可能具有部分第一外延层12。此时，参照图9所示，可以自剥离面抛光第二结构2上的第一外延层12。
除了上述区别，本实施例三的半导体结构的制作方法可以参照实施例一、二的半导体结构的制作方法的对应工艺步骤。
图10是本发明第四实施例的半导体结构的制作方法对应的中间结构示意图。
参照图10、图4至图9所示，本实施例四的半导体结构的制作方法与实施例一、二、三的半导体结构的制作方法的区别在于：步骤S2中，在第一结构1上施力，使第二外延层21与第一外延层12之间断裂。
在第一结构1上施加的力的方向可以与实施例一中在第二结构2上施加的力的方向相反。
除了上述区别，本实施例四的半导体结构的制作方法可以参照实施例一、二、三的半导体结构的制作方法的对应工艺步骤。
图11至图15是本发明第五实施例的半导体结构的制作方法对应的中间结构示意图。
参照图11至图15、图4至图10所示，本实施例五的半导体结构的制作方法与实施例一至四的半导体结构的制作方法的区别在于：步骤S2在第二结构2或第一结构1上施力步骤前，半导体结构的制作方法还包括：湿法去除第一结构1中的第一掩膜层11。
第一掩膜层11的材质为二氧化硅时，可以采用HF酸去除；第一掩膜层11的材质为氮化硅时，可以采用热磷酸去除。
本实施例中，第一掩膜层11为多层结构时，所述多层结构至少包括靠近所述基底的第一子层112与远离所述基底10的第二子层113(参照图34所示)，所述第二子层113与所述第一子层112的材质不同。至少湿法去除靠近第二外延层21的第二子层113，以将其余层的第一掩膜层11保留在基底10上，以重复使用剥离后的第一结构1。
本实施例中，参照图11与图12所示，在第一结构1与第二结构2上施加的力的方向垂直基底10所在平面。在第一结构1与第二结构2上施加的力可以各处大小相等，也可以对应于第二外延层21与第一外延层12连接处的力大于对应于第一掩膜层11去除后的空隙处的力。
其它实施例中，在第一结构1与第二结构2上施加的力的方向可以为其它利于第一结构1剥离的方向。
参照图13与图14所示，湿法去除第一结构1中的第一掩膜层11步骤前，可以将第二外延层21的远离第一外延层12的表面粘附或键合在转移基板30上。此时，参照图15所示，在第二结构2上施加的力施加在转移基板30上。
除了上述区别，本实施例五的半导体结构的制作方法可以参照实施例一至四的半导体结构的制作方法的对应工艺步骤。
图16至图22是本发明第六实施例的半导体结构的制作方法对应的中间结构示意图。
参照图16至图22、图11至图15、图4至图10所示，本实施例六的半导体结构的制作方法与实施例一至五的半导体结构的制作方法的区别在于：步骤S1的第一结构1中，第一窗口110具有多个，各个第一窗口110对应的第二外延层21相互分立。
每个分立的第二外延层21可以为一个LED结构。
参照图17所示，LED结构可以包括：P型半导体层、N型半导体层以及P型半导体层与N型半导体层之间的有源层。P型半导体层与N型半导体层的材料可以相同，都为GaN。有源层的材料可以为AlGaN、InGaN、AlInGaN中的至少一种。
参照图18所示，LED结构上可以覆盖绝缘材料层25。以P型半导体层远离第一掩膜层11，N型半导体层靠近第一掩膜层11的LED结构为例，阴极24可以通过填充贯穿P型半导体层与有源层的通孔电连接N型半导体层，阳极23可以设置在P型半导体层的上表面。由于P型半导体层导电，因而，通孔内的侧壁可以设置有绝缘材料层25。
同组的多个第一窗口110中，可以至少两个第一窗口110的横截面积大小不等，或至少两对相邻第一窗口110之间的间距不等，以在同一外延生长工序中形成Al与In的组分占比不同的有源层，形成多波长LED结构。
参照图19与图20所示，湿法去除第一结构1中的第一掩膜层11步骤前，可以将各个分立的LED结构的阳极23与阴极24键合在转移基板30上。转移基板30可以为PCB板或FPC板，对LED结构提供电信号。此时，参照图21所示，在第二结构2上施加的力施加在转移基板30上。参照图22所示，第二外延层21与第一外延层12之间断裂，从而剥离第一结构1。
其它实施例中，每个分立的第二外延层21可以为一个垂直导电型半导体结构。垂直导电型半导体结构可以为结型场效应晶体管(JFET)或结型肖特基势垒(JBS)等。
本实施例可以在同一工序中制作多个低位错密度的LED结构或垂直导电型半导体结构。
除了上述区别，本实施例六的半导体结构的制作方法可以参照实施例一至五的半导体结构的制作方法的对应工艺步骤。
图23至图25是本发明第七实施例的半导体结构的制作方法对应的中间结构示意图。
参照图23至图25、图11至图15、图4至图10所示，本实施例七的半导体结构的制作方法与实施例一至五的半导体结构的制作方法的区别在于：步骤S1的第一结构1中，第一窗口110具有多个，各个第一窗口110对应的第二外延层21愈合成平面。
参照图24所示，第一掩膜层11可以呈网状或条状，步骤S2在第二结构2或第一结构1上施力步骤前，湿法去除第一结构1中的第一掩膜层11，以利于第二外延层21与第一外延层12之间的断裂。
参照图25所示，第二外延层21在第一外延层12上外延生长一定厚度之后，再逐渐愈合成平面，即在外延生长方向上，第二外延层21先形成相互分立的结构后逐渐愈合成平面。相互分立的结构之间具有空隙，通过控制外延生长条件获得具有空隙的第二外延层21有助于去除第一掩膜层11以及降低第一结构1剥离的难度。
本实施例可以制作低位错密度的新型衬底，该新型衬底上可以形成GaN基器件，例如LD、LED或HEMT。
除了上述区别，本实施例七的半导体结构的制作方法可以参照实施例一至五的半导体结构的制作方法的对应工艺步骤。
图26至图30是本发明第八实施例的半导体结构的制作方法对应的中间结构示意图。
参照图26至图30、图4至图22所示，本实施例八的半导体结构的制作方法与实施例一至六的半导体结构的制作方法的区别在于：第二结构2还包括：第二掩膜层22，位于第一掩膜层11上；第二掩膜层22内具有暴露第一掩膜层11的第二窗口220，第二窗口220与第一窗口110贯通；第二外延层21位于第二窗口220内；步骤S2在第二结构2或第一结构1上施力步骤前，半导体结构的制作方法还包括：湿法去除第一结构1中的第一掩膜层11。
第二掩膜层22与第一掩膜层11的材质不同。
本实施例利用第二掩膜层22的第二窗口220限定了第二外延层21的生长区域。第二外延层21的厚度可以大于、小于或等于第二掩膜层22的厚度。
每个第二窗口220内的第二外延层21可以为一个LED结构。同组的多个第二窗口220中，可以至少两个第二窗口220的横截面积大小不等，或至少两对相邻第二窗口220之间的间距不等，以在同一外延生长工序中形成Al与In的组分占比不同的有源层，形成多波长LED结构。
每个第二窗口220内的第二外延层21可以为一个垂直导电型半导体结构。垂直导电型半导体结构可以为结型场效应晶体管(JFET)或结型肖特基势垒(JBS)等。
去除第一掩膜层11，利于第二外延层21与第一外延层12之间的断裂。
其它实施例中，步骤S2在第二结构2或第一结构1上施力步骤前，半导体结构的制作方法还包括：湿法去除第二结构2中的第二掩膜层22，或湿法去除第一结构1中的第一掩膜层11与第二结构2中的第二掩膜层22。
除了上述区别，本实施例八的半导体结构的制作方法可以参照实施例一至六的半导体结构的制作方法的对应工艺步骤。
图31至图35是本发明第九实施例的半导体结构的制作方法对应的中间结构示意图。
参照图31至图35、图4至图30所示，本实施例九的半导体结构的制作方法与实施例一至八的半导体结构的制作方法的区别在于：
参照图31所示，第一结构1的斜柱状窗口111中，第一角度α小于第二角度β的补角。减小第一角度α，能增大终止位错延伸的第一侧壁11a面积，因而第一外延层12中的位错终止效果越好，第二外延层21的位错密度越低。
第一结构1中，参照图32所示，自基底10至开口端110a方向上，第一窗口110的横截面积先增大后减小。第一窗口110的横截面积是指沿平行基底10所在平面的截面的面积。参照图33所示，自基底10至开口端110a方向上，第一窗口110的横截面积等大且第一窗口110的横截面的中心连线为曲线。
其它实施例中，自基底10至开口端110a方向上，第一窗口110的横截面积可以先减小后增大或逐渐减小；和/或第一窗口110的横截面为具有对称中心的图形，自基底10至开口端110a方向上，第一窗口110的横截面的中心连线为直线。
参照图34所示，自基底10至开口端110a方向上，第一窗口110的横截面的中心连线为折线。换言之，自基底10至开口端110a方向上，第一窗口110呈弯折状上升。本实施例中，第一掩膜层11可以为多层结构，多层结构包括靠近基底10的第一子层112与远离基底10的第二子层113，第一子层112与第二子层113的材质不同。第一子层112与第二子层113可以采用分次工序形成，两者材质不同以利于分次形成第一窗口110的不同区段。
其它实施例中，自基底10至开口端110a方向上，第一窗口110可以呈扭曲状上升。对应地，第一掩膜层11的多层结构可以为三层以上，各层材质不同，以分次形成第一窗口110的不同区段。
本实施例的各种第一窗口110的形状，使得开口端110a在基底10所在平面上的正投影的面积小于第一窗口110在基底10所在平面上的正投影的面积。这意味着：在自底壁端110b朝向开口端110a方向上，第一窗口110具有内收的侧壁。第一窗口110的内收侧壁，可使外延生长的GaN基第一外延层12的位错终止在第一窗口110的侧壁，无法继续随GaN基材料的生长而延伸，从而降低GaN基第二外延层21的位错密度。此外，第一窗口110的特定形状，还能低成本地剥离第一结构1，使位错密度低的第二结构2形成轻薄的半导体结构。
参照图35所示，基底10包括半导体衬底100与位于半导体衬底100上的过渡层101。
过渡层101与第一外延层12可以为相同材料，也可以为不同材料。
过渡层101的材料例如为GaN。相对于省略过渡层101，直接在蓝宝石或单晶硅半导体衬底100上外延生长材料为AlGaN、InGaN、AlInGaN的第一外延层12的实施例，本实施例可以进一步降低第一外延层12中的位错密度。
除了上述区别，本实施例九的半导体结构的制作方法可以参照实施例一至八的半导体结构的制作方法的对应工艺步骤。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的制作方法，其特征在于，包括：
提供待剥离结构，所述待剥离结构包括：第一结构(1)与第二结构(2)，所述第一结构(1)至少包括：
基底(10)；
第一掩膜层(11)，位于所述基底(10)上；所述第一掩膜层(11)具有暴露所述基底(10)的第一窗口(110)，所述第一窗口(110)包括开口端(110a)，所述开口端(110a)在所述基底(10)所在平面上的正投影的面积小于与所述第一窗口(110)在所述基底(10)所在平面上的正投影的面积；以及
第一外延层(12)，自所述基底(10)外延生长至填满所述第一窗口(110)；
所述第二结构(2)至少包括：
第二外延层(21)，位于所述第一外延层(12)与所述第一掩膜层(11)上；
在所述待剥离结构上施力，使所述第二外延层(21)与所述第一外延层(12)之间断裂，从而剥离所述第一结构(1)，使所述第二结构(2)形成半导体结构。
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，还包括：所述第一结构(1)剥离后，自剥离面抛光所述第二结构(2)上的所述第一外延层(12)。
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，在所述待剥离结构上施力步骤前，所述半导体结构的制作方法还包括：湿法去除所述第一结构(1)中的所述第一掩膜层(11)。
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，在所述第二结构(2)或所述第一结构(1)上施力，所述施加的力的方向垂直于所述基底(10)所在的平面。
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，在所述第二结构(2)上施加力时，对应于所述第二外延层(21)与所述第一外延层(12)连接处的力大于对应于所述第一掩膜层(11)去除后的空隙处的力。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二外延层(21)的热膨胀系数大于所述第一掩膜层(11)的热膨胀系数。
7.根据权利要求6所述的半导体结构的制作方法，其特征在于，在所述第二结构(2)或所述第一结构(1)上施力，所述施加的力的方向平行于所述基底(10)所在的平面。
8.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一外延层(12)包括多孔层(121)。
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二结构(2)包括转移基板(30)；在所述待剥离结构上施力步骤前，将所述第二外延层(21)的远离所述第一外延层(12)的表面粘附或键合在所述转移基板(30)上；当在所述第二结构(2)上施加力时，所述施加的力施加在所述转移基板(30)上。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一窗口(110)具有多个，各个所述第一窗口(110)对应的所述第二外延层(21)愈合成平面。
11.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一窗口(110)具有多个，各个所述第一窗口(110)对应的所述第二外延层(21)为LED结构或垂直导电型半导体结构。
12.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第二结构(2)还包括：
第二掩膜层(22)，位于所述第一掩膜层(11)上；所述第二掩膜层(22)内具有暴露所述第一掩膜层(11)的第二窗口(220)，所述第二窗口(220)与所述第一窗口(110)贯通；所述第二外延层(21)位于所述第二窗口(220)内；
在所述待剥离结构上施力步骤前，所述半导体结构的制作方法还包括：湿法去除所述第一结构(1)中的所述第一掩膜层(11)和/或所述第二结构(2)中的所述第二掩膜层(22)。
13.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一窗口(110)还包括位于所述基底(10)的表面的底壁端(110b)，所述开口端(110a)在所述基底(10)所在平面上的正投影与所述底壁端(110b)至少部分错开。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述开口端(110a)在所述基底(10)所在平面上的正投影与所述底壁端(110b)完全错开。
15.根据权利要求1、13或14所述的半导体结构的制作方法，其特征在于，所述第一窗口(110)为斜柱状窗口(111)。
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，第一掩膜层(11)包括相对的第一侧壁(11a)与第二侧壁(11b)，所述第一侧壁(11a)与所述斜柱状窗口(111)暴露的所述基底(10)之间成第一角度(α)，所述第一角度(α)为锐角；所述第二侧壁(11b)与所述斜柱状窗口(111)暴露的所述基底(10)之间成第二角度(β)，所述第二角度(β)为钝角；所述第一角度(α)小于或等于所述第二角度(β)的补角。
17.根据权利要求1所述的半导体结构的制作方法，其特征在于，自所述基底(10)至所述开口端(110a)方向上，所述第一窗口(110)的横截面积先增大后减小；或自所述基底(10)至所述开口端(110a)方向上，所述第一窗口(110)的横截面积逐渐减小；或自所述基底(10)至所述开口端(110a)方向上，所述第一窗口(110)的横截面积等大。
18.根据权利要求1所述的半导体结构的制作方法，其特征在于，自所述基底(10)至所述开口端(110a)方向上，所述第一窗口(110)的横截面的中心连线为直线、折线或者曲线。
19.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一掩膜层(11)为多层结构，所述多层结构至少包括靠近所述基底(10)的第一子层(112)与远离所述基底(10)的第二子层(113)，所述第二子层(113)与所述第一子层(112)的材质不同。
20.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述基底(10)为单层结构，所述第一外延层(12)通过对所述基底(10)进行同质外延生长工艺或异质外延生长工艺形成；或所述基底(10)包括半导体衬底(100)与位于所述半导体衬底(100)上的过渡层(101)，所述第一外延层(12)通过对所述过渡层(101)进行同质外延生长工艺或异质外延生长工艺形成。
CN202210772937.5A 2022-06-30 2022-06-30 半导体结构的制作方法 Pending CN117374171A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210772937.5A CN117374171A (zh) 2022-06-30 2022-06-30 半导体结构的制作方法
US18/319,437 US20240006551A1 (en) 2022-06-30 2023-05-17 Manufacturing methods of semiconductor structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210772937.5A CN117374171A (zh) 2022-06-30 2022-06-30 半导体结构的制作方法

Publications (1)

Publication Number Publication Date
CN117374171A true CN117374171A (zh) 2024-01-09

Family

ID=89387996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210772937.5A Pending CN117374171A (zh) 2022-06-30 2022-06-30 半导体结构的制作方法

Country Status (2)

Country Link
US (1) US20240006551A1 (zh)
CN (1) CN117374171A (zh)

Also Published As

Publication number Publication date
US20240006551A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
JP4177097B2 (ja) Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
EP2743966B1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US20140127848A1 (en) Nitride semiconductor light-emittting device and process for producing the same
TWI405257B (zh) 分離基板與半導體層的方法
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
KR20120004159A (ko) 기판구조체 및 그 제조방법
CN104143497A (zh) GaN外延或GaN衬底的制作方法
US9515222B2 (en) Gallium nitride on 3C—SiC composite wafer
KR20090092091A (ko) 발광 소자 및 그 제조 방법
CN102280533A (zh) 氮化镓衬底材料制造方法
CN102222738A (zh) 氮化镓衬底材料的制造方法
CN112614880A (zh) 一种金刚石复合衬底氮化镓器件的制备方法及其器件
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
CN117374171A (zh) 半导体结构的制作方法
US20230053953A1 (en) Group iii nitride structures and manufacturing methods thereof
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법
CN103247517A (zh) 一种半导体结构及其形成方法
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
CN103247725A (zh) 一种半导体结构及其形成方法
CN111129242B (zh) 一种led制备方法与待剥离led结构
WO2022217539A1 (zh) 半导体结构及其制作方法
WO2024000540A1 (zh) 材料结构及其制作方法
CN117672821A (zh) 一种半导体结构及其制作方法
US20230197446A1 (en) Manufacturing method for semiconductor element, and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination