CN102544273A - 发光二极管芯片结构及其制造方法 - Google Patents

发光二极管芯片结构及其制造方法 Download PDF

Info

Publication number
CN102544273A
CN102544273A CN201110347763XA CN201110347763A CN102544273A CN 102544273 A CN102544273 A CN 102544273A CN 201110347763X A CN201110347763X A CN 201110347763XA CN 201110347763 A CN201110347763 A CN 201110347763A CN 102544273 A CN102544273 A CN 102544273A
Authority
CN
China
Prior art keywords
district
electrically
layer
crystal layer
backing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110347763XA
Other languages
English (en)
Inventor
陈俊荣
郭奇文
黄坤富
朱瑞溢
方国龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lextar Electronics Corp
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Publication of CN102544273A publication Critical patent/CN102544273A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

一种发光二极管芯片结构及其制造方法，发光二极管芯片结构包括导电基板、半导体堆栈层以及图案化种晶层。导电基板具有一表面，此表面具有第一区及第二区，其中第一区与第二区交替分布于此表面。半导体堆栈层配置于导电基板上，且导电基板的表面朝向半导体堆栈层。图案化种晶层配置于导电基板的表面的第一区上，且位于导电基板与半导体堆栈层之间。图案化种晶层将第一区与半导体堆栈层分隔，且暴露出第二区。半导体堆栈层覆盖图案化种晶层与第二区，且经由第二区与导电基板电性连接。

Description

发光二极管芯片结构及其制造方法
技术领域
本发明涉及一种芯片结构及其制造方法，尤其涉及一种发光二极管芯片结构及其制造方法。
背景技术
发光二极管(Light-Emitting Diode)属于半导体组件，其发光芯片的材料主要使用III-V族化学元素的化合物，例如磷化镓(GaP)、氮化镓(GaN)或砷化镓(GaAs)，而其发光原理是将电能转换为光能。详细而言，发光二极管藉由对化合物半导体施加电流，以通过电子与电洞的结合而将能量以光的形式释出。由于发光二极管的发光现象不是藉由加热发光或放电发光，因此发光二极管的寿命长达十万小时以上。此外，发光二极管还具有反应速度快、体积小、省电、低污染、高可靠度、适合量产等优点，所以发光二极管应用的领域十分广泛，如大型看板、交通号志灯、手机、扫描仪、传真机的光源以及平面灯具等，而近年来还有发展为室内主要照明的趋势。
以氮化镓发光二极管(GaN Light-Emitting Diode)为例，其有多种不同形式的结构，其中一种结构为台面氮化镓发光二极管结构(mesa-structure GaN Light-Emitting Diodes)。在台面氮化镓发光二极管结构中，其二电极位于台面氮化镓发光二极管结构的同一侧面上，因此容易产生电流集中于一区域的现象，而使台面氮化镓发光二极管结构易发生发光不均匀及散热效率不好的问题。因此，现有技术中亦有一种垂直式(vertical type)氮化镓发光二极管结构以改善上述问题，但此垂直式氮化镓发光二极管的制程繁复且需使用技术门坎较高的激光剥离制程(laser lift-off process)技术，而使得垂直式氮化镓发光二极管的制造成本较高。
发明内容
本发明提供一种发光二极管芯片结构，此发光二极管芯片结构具有较佳的光学特性，且其制造成本较低。此外，此发光二极管芯片结构较不易有发热区域过于集中的问题。
本发明提供一种发光二极管芯片结构的制造方法，此制造方法较为简单且成本较低。
本发明的一实施例提出一种发光二极管芯片结构。此发光二极管芯片结构包括导电基板、半导体堆栈层以及图案化种晶层。导电基板具有一表面，此表面具有第一区及第二区，其中第一区与第二区交替分布于此表面。半导体堆栈层配置于导电基板上，且导电基板的此表面朝向半导体堆栈层。图案化种晶层配置于导电基板的此表面的第一区上，且位于导电基板与半导体堆栈层之间，其中图案化种晶层将第一区与半导体堆栈层分隔，且暴露出第二区，半导体堆栈层覆盖图案化种晶层与第二区，且经由第二区与导电基板电性连接。
本发明的一实施例提出一种发光二极管芯片结构的制造方法。此制造方法包括下列步骤。提供导电基板，其中导电基板具有一表面，此表面具有第一区及第二区，第一区与第二区交替分布于此表面。在第一区上形成图案化种晶层，并使图案化种晶层暴露出第二区。在导电基板及图案化种晶层上形成半导体堆栈层，其中半导体堆栈层覆盖图案化种晶层与第二区，图案化种晶层将第一区与半导体堆栈层分隔，且半导体堆栈层经由第二区与导电基板电性连接。
基于上述，由于本发明的实施例的发光二极管芯片结构采用了图案化种晶层，且半导体堆栈层是从图案化种晶层长出，因此发光二极管芯片结构具有良好的外延品质。另外，由于图案化种晶层没有全面覆盖导电基板的表面，而是暴露出第二区而使半导体堆栈层与导电基板电性连接，因此可使发光二极管芯片结构中的电流不会过于集中，进而使发光二极管芯片结构具有较佳的光学特性，且不易有发热区域过于集中的问题。
另外，由于本发明的实施例的发光二极管芯片结构的制造方法采用了图案化种晶层，因此可在导电基板上成长出品质良好的半导体堆栈层，而可以不用通过暂时基板来形成品质良好的半导体堆栈层，因此此发光二极管芯片结构的制程较为简单且成本较低。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为本发明第一实施例的发光二极管芯片结构的制造流程剖面示意图。
图2A至图2E为本发明第二实施例的发光二极管芯片结构的制造流程剖面示意图。
图3A至图3F为本发明第三实施例的发光二极管芯片结构的制造流程剖面示意图。
附图标记：
100、100A、100B：发光二极管芯片结构
102：导电基板
104：种晶层
104a：图案化种晶层
106：半导体堆栈层
106a：第一掺杂态半导体层
106b：发光层
106c：第二掺杂态半导体层
108：第一电极
110：第二电极
S：导电基板表面
R1：第一区
R2：第二区
Q：凹陷区
H：图案化种晶层的空隙
i：电流
具体实施方式
第一实施例
图1A至图1E为本发明的第一实施例的发光二极管芯片结构100的制造流程剖面示意图。请参照图1A，首先，提供导电基板102，其中导电基板102具有表面S，此表面S具有第一区R1及第二区R2，第一区R1与第二区R2交替分布于表面S。在本实施例中，第一区R1均匀地分布于导电基板102的表面S上，两第一区R1间有一第二区R2，而第一区R1实质上与第二区R2相连接，其中第一区R1与第二区R2的形状及面积大小(比例)可依实际产品的需求做适当的设计。
详细而言，提供导电基板102的步骤可包括选择性蚀刻导电基板102，且在导电基板102上蚀刻出凹陷区Q以形成第一区R1。本实施例的第一区R1例如为一矩形凹陷区，但本发明并不以此为限，在其它实施例中，第一区R1亦可为多边形凹陷区、圆形凹陷区或是其它合适形状的凹陷区。导电基板102的材质可为n型掺杂硅(n-Si)、n型掺杂碳化硅(n-SiC)、n型掺杂砷化镓(n-GaAs)、其它p型掺杂半导体、金属、金属氧化物、金属氮化物或其它适当的导电材料。
接着，在第一区R1上形成图案化种晶层104a，并使图案化种晶层104a暴露出第二区R2。举例而言，可先在导电基板102的表面S上形成整面覆盖的种晶层104，并使此整面覆盖的种晶层104填入凹陷区Q中。在本实施例中，整面覆盖的种晶层104是填满整个凹陷区Q(第一区R1)的同时，种晶层104亦覆盖第二区R2，如图1B所示。形成整面覆盖的种晶层104的方法可使用物理气相沉积(physical vapor deposition，PVD)法，但本发明不限于此，在其它实施例中，亦可采用其它方法形成整面覆盖的种晶层104。
然后，再将此整面覆盖的种晶层104的顶部移除，以暴露出第二区R2，并形成图案化种晶层104a，如图1C所示。举例而言，在本实施例中，可通过机械研磨(mechanical polishing)或化学机械研磨(chemical-mechanical polishing)方法、或是利用一般光罩配合黄光微影的方式将种晶层104的顶部移除，以暴露出第二区R2，并形成图案化种晶层104a，但本发明不限于此，在其它实施例中，亦可采用其它方法移除种晶层104的顶部。
在本实施例中，图案化种晶层104a嵌入于凹陷区Q中。图案化种晶层104a功用为使后续欲形成的半导体堆栈层106具有良好的外延品质。因此，图案化种晶层104a材质可依照半导体堆栈层106的材质来做适当的选择。举例而言，当后续欲形成的半导体堆栈层106为氮化镓(GaN)堆栈层时，图案化种晶层104a的材质例如氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)或其它合适的材质。在本实施例中，图案化种晶层104a的材质例如为绝缘材质。
接着，请参照图1D，在导电基板102及图案化种晶层104a上形成半导体堆栈层106，其中半导体堆栈层106覆盖图案化种晶层104a与第二区R2，图案化种晶层104a将第一区R1与半导体堆栈层106分隔，且半导体堆栈层106经由第二区R2与导电基板102电性连接。在本实施例中，形成半导体堆栈层106的步骤可为先在导电基板102上形成第一掺杂态半导体层106a，且使第一掺杂态半导体层106a覆盖图案化种晶层104a与第二区R2。然后，在第一掺杂态半导体层106a上形成发光层106b。之后，在发光层106b上形成第二掺杂态半导体层106c。在本实施例中，第一掺杂态半导体层106a例如为n型氮化镓(n-GaN)层，发光层106b例如为量子阱(quantum well)层，第二掺杂态半导体层106c例如为p型氮化镓(p-GaN)层。当然，在其它实施例中，第一掺杂态半导体层106a可为p型氮化镓(p-GaN)层，第二掺杂态半导体层106c可为n型氮化镓(n-GaN)层。
值得一提的是，在本实施例的发光二极管芯片结构100的制造方法中，可通过图案种晶层104a使导电基板102上的半导体堆栈层106具有良好的外延品质，同时间可使半导体堆栈层106可通过第二区R2与导电基板102电性连接。如此一来，本实施例的发光二极管芯片结构100便不需使用现有技术中的暂时基板来进行外延，且可省去现有技术中将种晶层及半导体堆栈层转贴至导电基板上的步骤，此外，亦不需使用技术门坎较高的激光剥离制程(laser lift-off process)技术将暂时基板剥离，因此本实施例的发光二极管芯片结构100的制造成本可大幅降低。此外，本实施例的发光二极管芯片结构100的制造方法亦较为简单，此有助于发光二极管芯片结构100的制造良率提升。
另外，请参照图1E，本实施例的发光二极管芯片结构100的制造方法可进一步包括：在半导体堆栈层106上形成第一电极108，其中半导体堆栈层106配置于第一电极108与导电基板102之间。如此一来，本实施例的发光二极管芯片结构100便可通过第一电极108与导电基板102的第二区R2来使半导体堆栈层106中的发光层106b发光。当然，亦可在导电基板102上形成第二电极110，其中导电基板102的表面S背对第二电极110，以使本实施例的发光二极管芯片结构100的电流i可流经第一电极108、半导体堆栈层106、第二区R2、导电基板102与第二电极110，进而驱使半导体堆栈层106发光。于此便完成了本实施例的发光二极管芯片结构100。
值得一提的是，在本实施例的发光二极管芯片结构100中，其是通过分散于导电基板102的表面S各处的多个第二区R2来驱动的。换句话说，驱动发光二极管芯片结构100的电流i是分散在导电基板102表面S各处的。因此，在本实施例的发光二极管芯片结构100不易有现有技术的台面式发光二极管中因电流过于集中，且发热区域过于集中，而导致发光二极管芯片结构的发光特性不佳、发光均匀度不高，且散率效率不佳的问题。
图1E为本发明一实施例的发光二极管芯片结构100剖面示意图。请参照图1E，本实施例的发光二极管芯片结构100包括导电基板102、半导体堆栈层106、图案化种晶层。导电基板102具有表面S，其中表面S具有第一区R1及第二区R2，第一区R1与第二区R2交替分布于此表面S。半导体堆栈层106配置于导电基板102上，且导电基板102的表面S朝向半导体堆栈层106。图案化种晶层104a配置于导电基板的表面S的第一区R1上，且位于导电基板102与半导体堆栈层106之间，其中图案化种晶层104a将第一区R1与半导体堆栈层106分隔，且暴露出第二区R2，半导体堆栈层106覆盖图案化种晶层104a与第二区R2，且经由第二区R2与导电基板102电性连接。
本实施例的发光二极管芯片结构100的半导体堆栈层106可包括第一掺杂态半导体层106a、发光层106b以及第二掺杂态半导体层106c。第一掺杂态半导体层106a配置于导电基板102上，且覆盖图案化种晶层104a与第二区R2。发光层106b配置于第一掺杂态半导体层106a上。第二掺杂态半导体层106c配置于发光层106b上。
本实施例的发光二极管芯片结构100可进一步包括第一电极108以及第二电极110。第一电极108配置于半导体堆栈层106上，其中半导体堆栈层106配置于第一电极108与导电基板102之间。第二电极110配置于导电基板102上，其中导电基板102配置于第二电极110与半导体堆栈层106之间。
第二实施例
图2A至图2E为本发明第二实施例的发光二极管芯片结构100A的制造流程剖面示意图。本实施例的发光二极管芯片结构100A与其制造流程与第一实施例发光二极管芯片结构100与其制造流程类似，因此相同的组件以相同的符号表示。以下就两者相异之处做说明，相同之处就不再重述。
请参照图2A，首先，提供导电基板102，其中导电基板102具有表面S，此表面S具有第一区R1及第二区R2，第一区R1与第二区R2交替分布于表面S。详细而言，提供导电基板102的步骤可包括选择性蚀刻导电基板102，且在导电基板102上蚀刻出凹陷区Q以形成第一区R1。
接着，在第一区R1上形成图案化种晶层104a，并使图案化种晶层104a暴露出第二区R2。举例而言，可先在导电基板102的表面S上形成整面覆盖的种晶层104，并使此整面覆盖的种晶层104填入凹陷区Q中。值得一提的是，在本实施例中，整面覆盖的种晶层104是随着凹陷区Q与第二区R2的形状弯折或弯曲，而非填满整个凹陷区Q，如图2B所示。形成整面覆盖的种晶层104的方法可使用溅镀(sputter)方法，但本发明不限于此，在其它实施例中，亦可采用其它方法形成整面覆盖的种晶层104。
然后，再将此整面覆盖的种晶层104的顶部移除，以暴露出第二区R2，并形成图案化种晶层104a，如图2C所示。举例而言，在本实施例中，可采用选择性蚀刻的方式移除整面覆盖的种晶层104的顶部，以暴露出第二区R2，并形成图案化种晶层104a，但本发明不限于此，在其它实施例中，亦可采用其它方法移除种晶层104的顶部。
接着，请参照图2D，在导电基板102及图案化种晶层104a上形成半导体堆栈层106，其中半导体堆栈层106覆盖图案化种晶层104a与第二区R2，图案化种晶层104a将第一区R1与半导体堆栈层106分隔，且半导体堆栈层106经由第二区R2与导电基板102电性连接。
类似地，请参照图2E，本实施例的发光二极管芯片结构100A的制造方法可进一步包括在半导体堆栈层106上形成第一电极108，其中半导体堆栈层106配置于第一电极108与导电基板102之间。如此一来，本实施例的发光二极管芯片结构100A便可通过第一电极108与导电基板102的第二区R2来使半导体堆栈层106中的发光层106b发光。当然，亦可在导电基板102上形成第二电极110，其中导电基板102的表面S背对第二电极110，以使本实施例的发光二极管芯片结构100A可通过第一电极108、第二电极110与导电基板102的第二区R2来驱动，而使得本实施例的发光二极管芯片结构100A的光学特性更佳。于此便完成了本实施例的发光二极管芯片结构100A。
第三实施例
图3A至图3F为本发明第三实施例的发光二极管芯片结构100B的制造流程剖面示意图。本实施例的发光二极管芯片结构100B与其制造流程与第一实施例发光二极管芯片结构100与其制造流程类似，因此相同的组件以相同的符号表示。以下就两者相异之处做说明，相同之处就不再重述。
请参照3A，首先，提供导电基板102，其中导电基板102具有表面S，此表面S具有第一区R1及第二区R2，第一区R1与第二区R2交替分布于表面S。
接着，在第一区R1上形成图案化种晶层104a，并使图案化种晶层104a暴露出第二区R2。举例而言，可先在导电基板102的表面S上形成整面覆盖的种晶层104，如图3B所示。然后，选择性蚀刻整面覆盖的种晶层104，以暴露出第二区R2，并形成图案化种晶层104a。详细而言，可在与第一区R1对应的种晶层104部份区域上形成光阻层105，如图3C所示，然后对整面覆盖的种晶层104进行蚀刻，接着除去光阻层105，而形成图案化种晶层104a，如图3D所示。值得一提的是，本实施例的图案化种晶层104a是凸出于导电基板102的表面S，且图案化种晶层104a具有多个空隙H。
接着，请参照图3E在导电基板102及图案化种晶层104a上形成半导体堆栈层106，其中半导体堆栈层106覆盖图案化种晶层104a与第二区R2，图案化种晶层104a将第一区R1与半导体堆栈层106分隔，且半导体堆栈层106经由第二区R2与导电基板102电性连接。在本实施例中，半导体堆栈层106填入凸起的图案化种晶层104a的空隙H中。
类似地，请参照图3F，本实施例的发光二极管芯片结构100B的制造方法可进一步包括在半导体堆栈层106上形成第一电极108，其中半导体堆栈层106配置于第一电极108与导电基板102之间。如此一来，本实施例的发光二极管芯片结构100B便可通过第一电极108与导电基板102来使半导体堆栈层106中的发光层106b发光。当然，亦可在导电基板102上形成第二电极110，其中导电基板102的表面S背对第二电极110，以使本实施例的发光二极管芯片结构100B可通过第一电极108、第二电极110与导电基板102来驱动，而使得本实施例的发光二极管芯片结构100B的光学特性更佳。于此便完成了本实施例的发光二极管芯片结构100B。
综上所述，由于本发明的实施例的发光二极管芯片结构采用了图案化种晶层，且半导体堆栈层是从图案化种晶层长出，因此发光二极管芯片结构具有良好的外延品质，同时间半导体堆栈层可通过第二区与导电基板电性连接。如此一来，本实施例的发光二极管芯片结构便不需使用现有技术中的暂时基板来进行外延，且可省去现有技术中将种晶层及半导体堆栈层转贴至导电基板上的步骤，此外，亦不需使用技术门坎较高的激光剥离制程(laser lift-off process)技术将暂时基板剥离，因此本实施例的发光二极管芯片结构的制造成本可大幅降低。此外，本实施例的发光二极管芯片结构的制造方法亦较为简单，此有助于发光二极管芯片结构的制造良率提升。
另外，由于图案化种晶层没有全面覆盖导电基板的表面，而是暴露出第二区而使半导体堆栈层与导电基板电性连接，因此可使发光二极管芯片结构中的电流不会过于集中，进而使发光二极管芯片结构具有较佳的光学特性，且不易有发热区域过于集中的问题。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (18)

1.一种发光二极管芯片结构，包括：
一导电基板，具有一表面，其中该表面具有一第一区及一第二区，该第一区与该第二区交替分布于该表面；
一半导体堆栈层，配置于该导电基板上，且该导电基板的该表面朝向该半导体堆栈层；以及
一图案化种晶层，配置于该导电基板的该表面的该第一区上，且位于该导电基板与该半导体堆栈层之间，其中该图案化种晶层将该第一区与该半导体堆栈层分隔，且暴露出该第二区，该半导体堆栈层覆盖该图案化种晶层与该第二区，且经由该第二区与该导电基板电性连接。
2.根据权利要求1所述的发光二极管芯片结构，其中该第一区为一凹陷区，且该图案化种晶层嵌入于该凹陷区中。
3.根据权利要求2所述的发光二极管芯片结构，其中该图案化种晶层填满该凹陷区。
4.根据权利要求1所述的发光二极管芯片结构，其中该第一区为一凹陷区，且该图案化种晶层沿着该凹陷区的表面形状弯曲或弯折。
5.根据权利要求1所述的发光二极管芯片结构，其中该图案化种晶层从该导电基板的该表面凸起，且该半导体堆栈层填入凸起的该图案化种晶层的空隙中。
6.根据权利要求1所述的发光二极管芯片结构，其中该图案化种晶层的材质为绝缘材质。
7.根据权利要求1所述的发光二极管芯片结构，其中该半导体堆栈层包括：
一第一掺杂态半导体层，配置于该导电基板上，且覆盖该图案化种晶层与该第二区；
一发光层，配置于该第一掺杂态半导体层上；以及
一第二掺杂态半导体层，配置于该发光层上。
8.根据权利要求1所述的发光二极管芯片结构，其中还包括：
一第一电极，配置于该半导体堆栈层上，其中该半导体堆栈层配置于该第一电极与该导电基板之间；以及
一第二电极，配置于该导电基板上，其中该导电基板配置于该第二电极与该半导体堆栈层之间。
9.一种发光二极管芯片结构的制造方法，包括：
提供一导电基板，其中该导电基板具有一表面，该表面具有一第一区及一第二区，该第一区与该第二区交替分布于该表面；
在该第一区上形成一图案化种晶层，并使该图案化种晶层暴露出该第二区；以及
在该导电基板及该图案化种晶层上形成一半导体堆栈层，其中该半导体堆栈层覆盖该图案化种晶层与该第二区，该图案化种晶层将该第一区与该半导体堆栈层分隔，且该半导体堆栈层经由该第二区与该导电基板电性连接。
10.根据权利要求9所述的发光二极管芯片结构的制造方法，其中提供该导电基板的步骤包括选择性蚀刻该导电基板，且在该导电基板上蚀刻出一凹陷区以形成该第一区。
11.根据权利要求10所述的发光二极管芯片结构的制造方法，其中在该第一区上形成该图案化种晶层，并使该图案化种晶层暴露出该第二区的步骤包括：
在该导电基板的该表面上形成一整面覆盖的种晶层，并使该整面覆盖的种晶层填入该凹陷区中；以及
将该整面覆盖的种晶层的顶部移除，以暴露出该第二区，并形成该图案化种晶层。
12.根据权利要求11所述的发光二极管芯片结构的制造方法，其中该整面覆盖的种晶层填满该凹陷区。
13.根据权利要求11所述的发光二极管芯片结构的制造方法，其中该整面覆盖的种晶层随着该凹陷区与该第二区的形状弯折或弯曲。
14.根据权利要求9所述的发光二极管芯片结构的制造方法，其中在该第一区上形成该图案化种晶层，并使该图案化种晶层暴露出该第二区的步骤包括：
在该导电基板的表面上形成一整面覆盖的种晶层；以及
选择性蚀刻该整面覆盖的种晶层，以暴露出该第二区，并形成该图案化种晶层。
15.根据权利要求14所述的发光二极管芯片结构的制造方法，其中该图案化种晶层凸出于该导电基板的该表面。
16.根据权利要求9所述的发光二极管芯片结构的制造方法，其中形成该半导体堆栈层的步骤包括：
在该导电基板上形成一第一掺杂态半导体层，且使该第一掺杂态半导体层覆盖该图案化种晶层与该第二区；
在该第一掺杂态半导体层上形成一发光层；以及
在该发光层上形成一第二掺杂态半导体层。
17.根据权利要求9所述的发光二极管芯片结构的制造方法，其中还包括：
在该半导体堆栈层上形成一第一电极，其中该半导体堆栈层配置于该第一电极与该导电基板之间；以及
在该导电基板上形成一第二电极，其中该导电基板的该表面背对该第二电极。
18.根据权利要求9所述的发光二极管芯片结构的制造方法，其中该图案化种晶层的材质为绝缘材质。
CN201110347763XA 2010-12-21 2011-11-07 发光二极管芯片结构及其制造方法 Pending CN102544273A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099144955A TWI458129B (zh) 2010-12-21 2010-12-21 發光二極體晶片結構及其製造方法
TW099144955 2010-12-21

Publications (1)

Publication Number Publication Date
CN102544273A true CN102544273A (zh) 2012-07-04

Family

ID=46233235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110347763XA Pending CN102544273A (zh) 2010-12-21 2011-11-07 发光二极管芯片结构及其制造方法

Country Status (3)

Country Link
US (1) US8253160B2 (zh)
CN (1) CN102544273A (zh)
TW (1) TWI458129B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211141A (zh) * 2018-11-21 2020-05-29 莹耀科技股份有限公司 多层堆栈补隙发光半导体结构及其制作方法
CN113508467A (zh) * 2021-03-30 2021-10-15 英诺赛科(苏州)科技有限公司 在图案化衬底上的iii族氮化物半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240304A (zh) * 1998-06-18 2000-01-05 住友电气工业株式会社 GaN单晶衬底及其制造方法
US20010035534A1 (en) * 2000-01-13 2001-11-01 Motonobu Takeya Semiconductor device
CN1429402A (zh) * 2000-03-14 2003-07-09 丰田合成株式会社 Ⅲ族氮化物系化合物半导体器件及其制造方法
CN1460284A (zh) * 2001-03-27 2003-12-03 索尼公司 氮化物半导体器件及其制造方法
CN1863944A (zh) * 2001-02-14 2006-11-15 丰田合成株式会社 半导体晶体的制造方法和半导体发光元件
JP2006324331A (ja) * 2005-05-17 2006-11-30 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
DE10110633A1 (de) 2001-03-06 2002-09-19 Voith Paper Patent Gmbh Auftragsvorrichtung
US6599361B2 (en) * 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR100706952B1 (ko) 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100706951B1 (ko) 2005-08-17 2007-04-12 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR100691363B1 (ko) 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
KR100730072B1 (ko) * 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1240304A (zh) * 1998-06-18 2000-01-05 住友电气工业株式会社 GaN单晶衬底及其制造方法
US20010035534A1 (en) * 2000-01-13 2001-11-01 Motonobu Takeya Semiconductor device
CN1429402A (zh) * 2000-03-14 2003-07-09 丰田合成株式会社 Ⅲ族氮化物系化合物半导体器件及其制造方法
CN1863944A (zh) * 2001-02-14 2006-11-15 丰田合成株式会社 半导体晶体的制造方法和半导体发光元件
CN1460284A (zh) * 2001-03-27 2003-12-03 索尼公司 氮化物半导体器件及其制造方法
JP2006324331A (ja) * 2005-05-17 2006-11-30 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211141A (zh) * 2018-11-21 2020-05-29 莹耀科技股份有限公司 多层堆栈补隙发光半导体结构及其制作方法
CN111211141B (zh) * 2018-11-21 2022-04-29 莹耀科技股份有限公司 多层堆栈补隙发光半导体结构及其制作方法
CN113508467A (zh) * 2021-03-30 2021-10-15 英诺赛科(苏州)科技有限公司 在图案化衬底上的iii族氮化物半导体器件

Also Published As

Publication number Publication date
TWI458129B (zh) 2014-10-21
TW201228033A (en) 2012-07-01
US20120153339A1 (en) 2012-06-21
US8253160B2 (en) 2012-08-28

Similar Documents

Publication Publication Date Title
Ha et al. The fabrication of vertical light-emitting diodes using chemical lift-off process
CN100435368C (zh) 倒装芯片发光二极管及其制造方法
JP2015046647A (ja) 垂直構造ダイオードとその製造方法
JP2006504265A (ja) Ａｃ動作用発光ダイオードアセンブリおよびその製造方法
CN101127382A (zh) 氮化镓基发光二极管及其制造方法
US20130015465A1 (en) Nitride semiconductor light-emitting device
CN101834247A (zh) 发光器件、发光器件封装和包括发光器件封装的照明系统
KR20050071238A (ko) 고휘도 발광 소자 및 그 제조 방법
CN102148318B (zh) 发光器件封装及其制造方法、以及照明系统
WO2018064177A1 (en) Reflective structure for light emitting devices
CN101728462A (zh) 多波长发光二极管及其制造方法
CN101409318B (zh) 发光二极管芯片的制造方法
EP1618613A1 (en) Light-emitting devices having an active region with electrical contacts coupled to opposing surfaces thereof and methods of forming the same
CN105190893A (zh) 发光结构和底座
Rahman Solid-state lighting with wide band gap semiconductors
CN104733577A (zh) 垂直结构led芯片及其制造方法
JP2006294697A (ja) 発光素子およびその製造方法
CN102130252A (zh) 发光二极管及其制造方法
CN102544273A (zh) 发光二极管芯片结构及其制造方法
US20050082556A1 (en) InGaN-based led
CN102623582A (zh) 发光二极管芯片的制作方法
CN102693970B (zh) 发光二极管装置
KR20080089860A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
US20110127560A1 (en) Light-emitting diode chip and method of manufactruring the same
CN100414722C (zh) 利用倒装焊技术制作氮化镓基发光二极管管芯的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704