TWI458129B - 發光二極體晶片結構及其製造方法 - Google Patents

發光二極體晶片結構及其製造方法 Download PDF

Info

Publication number
TWI458129B
TWI458129B TW099144955A TW99144955A TWI458129B TW I458129 B TWI458129 B TW I458129B TW 099144955 A TW099144955 A TW 099144955A TW 99144955 A TW99144955 A TW 99144955A TW I458129 B TWI458129 B TW I458129B
Authority
TW
Taiwan
Prior art keywords
region
layer
conductive substrate
seed layer
emitting diode
Prior art date
Application number
TW099144955A
Other languages
English (en)
Other versions
TW201228033A (en
Inventor
jun rong Chen
Chi Wen Kuo
Kun Fu Huang
Jui Yi Chu
Kuo Lung Fang
Original Assignee
Lextar Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lextar Electronics Corp filed Critical Lextar Electronics Corp
Priority to TW099144955A priority Critical patent/TWI458129B/zh
Priority to US13/050,677 priority patent/US8253160B2/en
Priority to CN201110347763XA priority patent/CN102544273A/zh
Publication of TW201228033A publication Critical patent/TW201228033A/zh
Application granted granted Critical
Publication of TWI458129B publication Critical patent/TWI458129B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

發光二極體晶片結構及其製造方法
本發明是有關於一種晶片結構及其製造方法，且特別是有關於一種發光二極體晶片結構及其製造方法。
發光二極體(Light-Emitting Diode)屬於半導體元件，其發光晶片之材料主要使用Ⅲ-Ⅴ族化學元素之化合物，例如磷化鎵(GaP)、氮化鎵(GaN)或砷化鎵(GaAs)，而其發光原理是將電能轉換為光能。詳細而言，發光二極體藉由對化合物半導體施加電流，以透過電子與電洞的結合而將能量以光的形式釋出。由於發光二極體的發光現象不是藉由加熱發光或放電發光，因此發光二極體的壽命長達十萬小時以上。此外，發光二極體更具有反應速度快、體積小、省電、低污染、高可靠度、適合量產等優點，所以發光二極體應用的領域十分廣泛，如大型看板、交通號誌燈、手機、掃描器、傳真機之光源以及平面燈具等，而近年來更有發展為室內主要照明的趨勢。
以氮化鎵發光二極體(GaN Light-Emitting Diode)為例，其有多種不同形式的結構，其中一種結構為台面氮化鎵發光二極體結構(mesa-structure GaN Light-Emitting Diodes)。在台面氮化鎵發光二極體結構中，其二電極位於台面氮化鎵發光二極體結構的同一側面上，因此容易產生電流集中於一區域的現象，而使台面氮化鎵發光二極體結構易發生發光不均勻及散熱效率不好的問題。因此，習知技術中亦有一種垂直式(vertical type)氮化鎵發光二極體結構以改善上述問題，但此垂直式氮化鎵發光二極體的製程繁複且需使用技術門檻較高之雷射剝離製程(laser lift-off process)技術，而使得垂直式氮化鎵發光二極體之製造成本較高。
本發明提供一種發光二極體晶片結構，此發光二極體晶片結構具有較佳的光學特性，且其製造成本較低。此外，此發光二極體晶片結構較不易有發熱區域過於集中的問題。
本發明提供一種發光二極體晶片結構的製造方法，此製造方法較為簡單且成本較低。
本發明之一實施例提出一種發光二極體晶片結構。此發光二極體晶片結構包括導電基板、半導體堆疊層以及圖案化種晶層。導電基板具有一表面，此表面具有第一區及第二區，其中第一區與第二區交替分佈於此表面。半導體堆疊層配置於導電基板上，且導電基板的此表面朝向半導體堆疊層。圖案化種晶層配置於導電基板之此表面的第一區上，且位於導電基板與半導體堆疊層之間，其中圖案化種晶層將第一區與半導體堆疊層分隔，且暴露出第二區，半導體堆疊層覆蓋圖案化種晶層與第二區，且經由第二區與導電基板電性連接。
本發明之一實施例提出一種發光二極體晶片結構的製造方法。此製造方法包括下列步驟。提供導電基板，其中導電基板具有一表面，此表面具有第一區及第二區，第一區與第二區交替分佈於此表面。在第一區上形成圖案化種晶層，並使圖案化種晶層暴露出第二區。在導電基板及圖案化種晶層上形成半導體堆疊層，其中半導體堆疊層覆蓋圖案化種晶層與第二區，圖案化種晶層將第一區與半導體堆疊層分隔，且半導體堆疊層經由第二區與導電基板電性連接。
基於上述，由於本發明之實施例之發光二極體晶片結構採用了圖案化種晶層，且半導體堆疊層是從圖案化種晶層長出，因此發光二極體晶片結構具有良好的磊晶品質。另外，由於圖案化種晶層沒有全面覆蓋導電基板的表面，而是暴露出第二區而使半導體堆疊層與導電基板電性連接，因此可使發光二極體晶片結構中的電流不會過於集中，進而使發光二極體晶片結構具有較佳之光學特性，且不易有發熱區域過於集中的問題。
另外，由於本發明之實施例之發光二極體晶片結構的製造方法採用了圖案化種晶層，因此可在導電基板上成長出品質良好的半導體堆疊層，而可以不用透過暫時基板來形成品質良好的半導體堆疊層，因此此發光二極體晶片結構之製程較為簡單且成本較低。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 第一實施例
圖1A至圖1E為本發明之第一實施例之發光二極體晶片結構100的製造流程剖面示意圖。請參照圖1A，首先，提供導電基板102，其中導電基板102具有表面S，此表面S具有第一區R1及第二區R2，第一區R1與第二區R2交替分佈於表面S。在本實施例中，第一區R1均勻地分佈於導電基板102之表面S上，兩第一區R1間有一第二區R2，而第一區R1實質上與第二區R2相連接，其中第一區R1與第二區R2之形狀及面積大小(比例)可依實際產品的需求做適當的設計。
詳細而言，提供導電基板102的步驟可包括選擇性蝕刻導電基板102，且在導電基板102上蝕刻出凹陷區Q以形成第一區R1。本實施例之第一區R1例如為一矩形凹陷區，但本發明並不以此為限，在其他實施例中，第一區R1亦可為多邊形凹陷區、圓形凹陷區或是其他合適形狀之凹陷區。導電基板102的材質可為n型摻雜矽(n-Si)、n型摻雜碳化矽(n-SiC)、n型摻雜鉮化鎵(n-GaAs)、其他p型摻雜半導體、金屬、金屬氧化物、金屬氮化物或其他適當之導電材料。
接著，在第一區R1上形成圖案化種晶層104a，並使圖案化種晶層104a暴露出第二區R2。舉例而言，可先在導電基板102的表面S上形成整面覆蓋之種晶層104，並使此整面覆蓋之種晶層104填入凹陷區Q中。在本實施例中，整面覆蓋之種晶層104是填滿整個凹陷區Q(第一區R1)的同時，種晶層104亦覆蓋第二區R2，如圖1B所示。形成整面覆蓋之種晶層104的方法可使用物理氣相沉積(physical vapor deposition,PVD)法，但本發明不限於此，在其他實施例中，亦可採用其他方法形成整面覆蓋之種晶層104。
然後，再將此整面覆蓋之種晶層104的頂部移除，以暴露出第二區R2，並形成圖案化種晶層104a，如圖1C所示。舉例而言，在本實施例中，可透過機械研磨(mechanical polishing)或化學機械研磨(chemical-mechanical polishing)方法、或是利用一般光罩配合黃光微影的方式將種晶層104的頂部移除，以暴露出第二區R2，並形成圖案化種晶層104a，但本發明不限於此，在其他實施例中，亦可採用其他方法移除種晶層104的頂部。
在本實施例中，圖案化種晶層104a嵌入於凹陷區Q中。圖案化種晶層104a功用為使後續欲形成之半導體堆疊層106具有良好之磊晶品質。因此，圖案化種晶層104a材質可依照半導體堆疊層106的材質來做適當的選擇。舉例而言，當後續欲形成之半導體堆疊層106為氮化鎵(GaN)堆疊層時，圖案化種晶層104a的材質例如氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)或其他合適之材質。在本實施例中，圖案化種晶層104a的材質例如為絕緣材質。
接著，請參照圖1D，在導電基板102及圖案化種晶層104a上形成半導體堆疊層106，其中半導體堆疊層106覆蓋圖案化種晶層104a與第二區R2，圖案化種晶層104a將第一區R1與半導體堆疊層106分隔，且半導體堆疊層106經由第二區R2與導電基板102電性連接。在本實施例中，形成半導體堆疊層106的步驟可為先在導電基板102上形成第一摻雜態半導體層106a，且使第一摻雜態半導體層106a覆蓋圖案化種晶層104a與第二區R2。然後，在第一摻雜態半導體層106a上形成發光層106b。之後，在發光層106b上形成第二摻雜態半導體層106c。在本實施例中，第一摻雜態半導體層106a例如為n型氮化鎵(n-GaN)層，發光層106b例如為量子井(quantum well)層，第二摻雜態半導體層106c例如為p型氮化鎵(p-GaN)層。當然，在其他實施例中，第一摻雜態半導體層106a可為p型氮化鎵(p-GaN)層，第二摻雜態半導體層106可為n型氮化鎵(n-GaN)層。
值得一提的是，在本實施例之發光二極體晶片結構100的製造方法中，可透過圖案種晶層104a使導電基板102上之半導體堆疊層106具有良好的磊晶品質，同時間可使半導體堆疊層106可透過第二區R2與導電基板102電性連接。如此一來，本實施例之發光二極體晶片結構100便不需使用習知技術中的暫時基板來進行磊晶，且可省去習知技術中將種晶層及半導體堆疊層轉貼至導電基板上的步驟，此外，亦不需使用技術門檻較高之雷射剝離製程(laser lift-off process)技術將暫時基板剝離，因此本實施例之發光二極體晶片結構100的製造成本可大幅降低。此外，本實施例之發光二極體晶片結構100的製造方法亦較為簡單，此有助於發光二極體晶片結構100的製造良率提昇。
另外，請參照圖1E，本實施例之發光二極體晶片結構100的製造方法可進一步包括：在半導體堆疊層106上形成第一電極108，其中半導體堆疊層106配置於第一電極108與導電基板102之間。如此一來，本實施例之發光二極體晶片結構100便可透過第一電極108與導電基板102之第二區R2來使半導體堆疊層106中之發光層106b發光。當然，亦可在導電基板102上形成第二電極110，其中導電基板102的表面S背對第二電極110，以使本實施例之發光二極體晶片結構100的電流i可流經第一電極108、半導體堆疊層106、第二區R2、導電基板102與第二電極110，進而驅使半導體堆疊層106發光。於此便完成了本實施例之發光二極體晶片結構100。
值得一提的是，在本實施例之發光二極體晶片結構100中，其是透過分散於導電基板102之表面S各處之多個第二區R2來驅動的。換句話說，驅動發光二極體晶片結構100之電流i是分散在導電基板102表面S各處的。因此，在本實施例之發光二極體晶片結構100不易有習知技術之台面式發光二極體中因電流過於集中，且發熱區域過於集中，而導致發光二極體晶片結構的發光特性不佳、發光均勻度不高，且散率效率不佳的問題。
圖1E為本發明一實施例之發光二極體晶片結構100剖面示意圖。請參照圖1E，本實施例之發光二極體晶片結構100包括導電基板102、半導體堆疊層106、圖案化種晶層。導電基板102具有表面S，其中表面S具有第一區R1及第二區R2，第一區R1與第二區R2交替分佈於此表面S。半導體堆疊層106配置於導電基板102上，且導電基板102的表面S朝向半導體堆疊層106。圖案化種晶層104a配置於導電基板的表面S的第一區R1上，且位於導電基板102與半導體堆疊層106之間，其中圖案化種晶層104a將第一區R1與半導體堆疊層106分隔，且暴露出第二區R2，半導體堆疊層106覆蓋圖案化種晶層104a與第二區R2，且經由第二區R2與導電基板102電性連接。
本實施例之發光二極體晶片結構100之半導體堆疊層106可包括第一摻雜態半導體層106a、發光層106b以及第二摻雜態半導體層106c。第一摻雜態半導體層106a配置於導電基板102上，且覆蓋圖案化種晶層104a與第二區R2。發光層106b配置於第一摻雜態半導體層106a上。第二摻雜態半導體層106c配置於發光層106b上。
本實施例之發光二極體晶片結構100可進一步包括第一電極108以及第二電極110。第一電極108配置於半導體堆疊層106上，其中半導體堆疊層106配置於第一電極108與導電基板102之間。第二電極110配置於導電基板102上，其中導電基板102配置於第二電極110與半導體堆疊層106之間。
第二實施例
圖2A至圖2E為本發明第二實施例之發光二極體晶片結構100A的製造流程剖面示意圖。本實施例之發光二極體晶片結構100A與其製造流程與第一實施例發光二極體晶片結構100與其製造流程類似，因此相同的元件以相同的符號表示。以下就兩者相異之處做說明，相同之處就不再重述。
請參照圖2A，首先，提供導電基板102，其中導電基板102具有表面S，此表面S具有第一區R1及第二區R2，第一區R1與第二區R2交替分佈於表面S。詳細而言，提供導電基板102的步驟可包括選擇性蝕刻導電基板102，且在導電基板102上蝕刻出凹陷區Q以形成第一區R1。
接著，在第一區R1上形成圖案化種晶層104a，並使圖案化種晶層104a暴露出第二區R2。舉例而言，可先在導電基板102的表面S上形成整面覆蓋之種晶層104，並使此整面覆蓋之種晶層104填入凹陷區Q中。值得一提的是，在本實施例中，整面覆蓋之種晶層104是隨著凹陷區Q與第二區R2的形狀彎折或彎曲，而非填滿整個凹陷區Q，如圖2B所示。形成整面覆蓋之種晶層104的方法可使用溅鍍(sputter)方法，但本發明不限於此，在其他實施例中，亦可採用其他方法形成整面覆蓋之種晶層104。
然後，再將此整面覆蓋之種晶層104的頂部移除，以暴露出第二區R2，並形成圖案化種晶層104a，如圖2C所示。舉例而言，在本實施例中，可採用選擇性蝕刻的方式移除整面覆蓋之種晶層104的頂部，以暴露出第二區R2，並形成圖案化種晶層104a，但本發明不限於此，在其他實施例中，亦可採用其他方法移除種晶層104的頂部。
接著，請參照圖2D，在導電基板102及圖案化種晶層104a上形成半導體堆疊層106，其中半導體堆疊層106覆蓋圖案化種晶層104a與第二區R2，圖案化種晶層104a將第一區R1與半導體堆疊層106分隔，且半導體堆疊層106經由第二區R2與導電基板102電性連接。
類似地，請參照圖2E，本實施例之發光二極體晶片結構100A的製造方法可進一步包括在半導體堆疊層106上形成第一電極108，其中半導體堆疊層106配置於第一電極108與導電基板102之間。如此一來，本實施例之發光二極體晶片結構100A便可透過第一電極108與導電基板102之第二區R2來使半導體堆疊層106中之發光層106b發光。當然，亦可在導電基板102上形成第二電極110，其中導電基板110的表面S背對第二電極110，以使本實施例之發光二極體晶片結構100A可透過第一電極108、第二電極110與導電基板102之第二區R2來驅動，而使得本實施例之發光二極體晶片結構100A之光學特性更佳。於此便完成了本實施例之發光二極體晶片結構100A。
第三實施例
圖3A至圖3F為本發明第三實施例之發光二極體晶片結構100B的製造流程剖面示意圖。本實施例之發光二極體晶片結構100B與其製造流程與第一實施例發光二極體晶片結構100與其製造流程類似，因此相同的元件以相同的符號表示。以下就兩者相異之處做說明，相同之處就不再重述。
請參照3A，首先，提供導電基板102，其中導電基板102具有表面S，此表面S具有第一區R1及第二區R2，第一區R1與第二區R2交替分佈於表面S。
接著，在第一區R1上形成圖案化種晶層104a，並使圖案化種晶層104a暴露出第二區R2。舉例而言，可先在導電基板102的表面S上形成整面覆蓋之種晶層104，如圖3B所示。然後，選擇性蝕刻整面覆蓋之種晶層104，以暴露出第二區R2，並形成圖案化種晶層104a。詳細而言，可在與第一區R1對應之種晶層104部份區域上形成光阻層105，如圖3C所示，然後對整面覆蓋之種晶層104進行蝕刻，接著除去光阻層105，而形成圖案化種晶層104a，如圖3D所示。值得一提的是，本實施例之圖案化種晶層104a是凸出於導電基板102的表面S，且圖案化種晶層104a具有多個空隙H。
接著，請參照圖3E在導電基板102及圖案化種晶層104a上形成半導體堆疊層106，其中半導體堆疊層106覆蓋圖案化種晶層104a與第二區R2，圖案化種晶層104a將第一區R1與半導體堆疊層106分隔，且半導體堆疊層106經由第二區R2與導電基板102電性連接。在本實施例中，半導體堆疊層106填入凸起之圖案化種晶層104a的空隙H中。
類似地，請參照圖3F，本實施例之發光二極體晶片結構100B的製造方法可進一步包括在半導體堆疊層106上形成第一電極108，其中半導體堆疊層106配置於第一電極108與導電基板102之間。如此一來，本實施例之發光二極體晶片結構100B便可透過第一電極108與導電基板102來使半導體堆疊層106中之發光層106b發光。當然，亦可在導電基板102上形成第二電極110，其中導電基板110的表面S背對第二電極110，以使本實施例之發光二極體晶片結構100B可透過第一電極108、第二電極110與導電基板102來驅動，而使得本實施例之發光二極體晶片結構100B之光學特性更佳。於此便完成了本實施例之發光二極體晶片結構100B。
綜上所述，由於本發明之實施例之發光二極體晶片結構採用了圖案化種晶層，且半導體堆疊層是從圖案化種晶層長出，因此發光二極體晶片結構具有良好的磊晶品質，同時間半導體堆疊層可透過第二區與導電基板電性連接。如此一來，本實施例之發光二極體晶片結構便不需使用習知技術中的暫時基板來進行磊晶，且可省去習知技術中將種晶層及半導體堆疊層轉貼至導電基板上的步驟，此外，亦不需使用技術門檻較高之雷射剝離製程(laser lift-off process)技術將暫時基板剝離，因此本實施例之發光二極體晶片結構的製造成本可大幅降低。此外，本實施例之發光二極體晶片結構的製造方法亦較為簡單，此有助於發光二極體晶片結構的製造良率提升。
另外，由於圖案化種晶層沒有全面覆蓋導電基板的表面，而是暴露出第二區而使半導體堆疊層與導電基板電性連接，因此可使發光二極體晶片結構中的電流不會過於集中，進而使發光二極體晶片結構具有較佳之光學特性，且不易有發熱區域過於集中的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100A、100B．．．發光二極體晶片結構
102．．．導電基板
104．．．種晶層
104a．．．圖案化種晶層
106．．．半導體堆疊層
106a．．．第一摻雜態半導體層
106b．．．發光層
106c．．．第二摻雜態半導體層
108．．．第一電極
110．．．第二電極
S．．．導電基板表面
R1．．．第一區
R2．．．第二區
Q．．．凹陷區
H．．．圖案化種晶層之空隙
i．．．電流
圖1A至圖1E為本發明第一實施例之發光二極體晶片結構的製造流程示意圖。
圖2A至圖2E為本發明第二實施例之發光二極體晶片結構的製造流程示意圖。
圖3A至圖3F為本發明第三實施例之發光二極體晶片結構的製造流程示意圖。
100．．．發光二極體晶片結構
102．．．導電基板
104a．．．圖案化種晶層
106．．．半導體堆疊層
106a．．．第一摻雜態半導體層
106b．．．發光層
106c．．．第二摻雜態半導體層
108．．．第一電極
110．．．第二電極
S．．．導電基板表面
R1．．．第一區
R2．．．第二區
Q．．．凹陷區
i．．．電流

Claims (17)

  1. 一種發光二極體晶片結構，包括：一導電基板，具有一表面，其中該表面具有一第一區及一第二區，該第一區與該第二區交替分佈於該表面；一半導體堆疊層，配置於該導電基板上，且該導電基板的該表面朝向該半導體堆疊層；以及一圖案化種晶層，配置於該導電基板的該表面的該第一區上，且位於該導電基板與該半導體堆疊層之間，其中該圖案化種晶層將該第一區與該半導體堆疊層分隔，且暴露出該第二區，該半導體堆疊層覆蓋該圖案化種晶層與該第二區，且經由該第二區與該導電基板電性連接。
  2. 如申請專利範圍第1項所述之發光二極體晶片結構，其中該第一區為一凹陷區，且該圖案化種晶層嵌入於該凹陷區中。
  3. 如申請專利範圍第2項所述之發光二極體晶片結構，其中該圖案化種晶層實質上填滿該凹陷區。
  4. 如申請專利範圍第1項所述之發光二極體晶片結構，其中該第一區為一凹陷區，且該圖案化種晶層沿著該凹陷區的表面形狀彎曲或彎折。
  5. 如申請專利範圍第1項所述之發光二極體晶片結構，其中該圖案化種晶層從該導電基板的該表面凸起，且該半導體堆疊層填入凸起之該圖案化種晶層的空隙中。
  6. 如申請專利範圍第1項所述之發光二極體晶片結構，其中該圖案化種晶層的材質為絕緣材質。
  7. 如申請專利範圍第1項所述之發光二極體晶片結構，其中該半導體堆疊層包括：一第一摻雜態半導體層，配置於該導電基板上，且覆蓋該圖案化種晶層與該第二區；一發光層，配置於該第一摻雜態半導體層上；以及一第二摻雜態半導體層，配置於該發光層上。
  8. 如申請專利範圍第1項所述之發光二極體晶片結構，更包括：一第一電極，配置於該半導體堆疊層上，其中該半導體堆疊層配置於該第一電極與該導電基板之間；以及一第二電極，配置於該導電基板上，其中該導電基板配置於該第二電極與該半導體堆疊層之間。
  9. 一種發光二極體晶片結構的製造方法，包括：提供一導電基板，其中該導電基板具有一表面，該表面具有一第一區及一第二區，該第一區與該第二區交替分佈於該表面；在該導電基板之該表面上形成一整面覆蓋之種晶層；選擇性蝕刻該整面覆蓋之種晶層，以在該第一區上形成一圖案化種晶層，並使該圖案化種晶層暴露出該第二區；以及在該導電基板及該圖案化種晶層上形成一半導體堆疊層，其中該半導體堆疊層覆蓋該圖案化種晶層與該第二區，該圖案化種晶層將該第一區與該半導體堆疊層分隔，且該半導體堆疊層經由該第二區與該導電基板電性連接。
  10. 如申請專利範圍第9項所述之發光二極體晶片結構的製造方法，其中提供該導電基板的步驟包括選擇性蝕刻該導電基板，且在該導電基板上蝕刻出一凹陷區以形成該第一區。
  11. 如申請專利範圍第10項所述之發光二極體晶片結構的製造方法，其中在該導電基板之該表面上形成該整面覆蓋之種晶層的步驟包括將該整面覆蓋之種晶層填入該凹陷區中，且其中選擇性蝕刻該整面覆蓋之種晶層的步驟包括將該整面覆蓋之種晶層的頂部移除，以暴露出該第二區，並形成該圖案化種晶層。
  12. 如申請專利範圍第11項所述之發光二極體晶片結構的製造方法，其中該整面覆蓋之種晶層填滿整該凹陷區。
  13. 如申請專利範圍第11項所述之發光二極體晶片結構的製造方法，其中該整面覆蓋之種晶層隨著該凹陷區與該第二區的形狀彎折或彎曲。
  14. 如申請專利範圍第9項所述之發光二極體晶片結構的製造方法，其中該圖案化種晶層凸出於該導電基板的該表面。
  15. 如申請專利範圍第9項所述之發光二極體晶片結構的製造方法，其中形成該半導體堆疊層的步驟包括：在該導電基板上形成一第一摻雜態半導體層，且使該第一摻雜態半導體層覆蓋該圖案化種晶層與該第二區；在該第一摻雜態半導體層上形成一發光層；以及在該發光層上形成一第二摻雜態半導體層。
  16. 如申請專利範圍第9項所述之發光二極體晶片結構的製造方法，更包括：在該半導體堆疊層上形成一第一電極，其中該半導體堆疊層配置於該第一電極與該導電基板之間；以及在該導電基板上形成一第二電極，其中該導電基板的該表面背對該第二電極。
  17. 如申請專利範圍第9項所述之發光二極體晶片結構的製造方法，其中該圖案化種晶層的材質為絕緣材質。
TW099144955A 2010-12-21 2010-12-21 發光二極體晶片結構及其製造方法 TWI458129B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099144955A TWI458129B (zh) 2010-12-21 2010-12-21 發光二極體晶片結構及其製造方法
US13/050,677 US8253160B2 (en) 2010-12-21 2011-03-17 Light-emitting diode chip structure and fabrication method thereof
CN201110347763XA CN102544273A (zh) 2010-12-21 2011-11-07 发光二极管芯片结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099144955A TWI458129B (zh) 2010-12-21 2010-12-21 發光二極體晶片結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201228033A TW201228033A (en) 2012-07-01
TWI458129B true TWI458129B (zh) 2014-10-21

Family

ID=46233235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144955A TWI458129B (zh) 2010-12-21 2010-12-21 發光二極體晶片結構及其製造方法

Country Status (3)

Country Link
US (1) US8253160B2 (zh)
CN (1) CN102544273A (zh)
TW (1) TWI458129B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685096B (zh) * 2018-11-21 2020-02-11 瑩耀科技股份有限公司 多層堆疊補隙發光半導體結構及其製作方法
WO2022204913A1 (en) * 2021-03-30 2022-10-06 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor devices on patterned substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112456B2 (en) * 2002-12-27 2006-09-26 Samsung Electro-Mechanics Co., Ltd. Vertical GaN light emitting diode and method for manufacturing the same
US7462867B2 (en) * 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
TW201017936A (en) * 2008-09-10 2010-05-01 Samsung Electronics Co Ltd Light-emitting device, light-emitting element and method of manufacturing same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
JP4084541B2 (ja) * 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
DE10110633A1 (de) 2001-03-06 2002-09-19 Voith Paper Patent Gmbh Auftragsvorrichtung
JP3705142B2 (ja) * 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
US6599361B2 (en) * 2001-06-18 2003-07-29 National Research Council Of Canada GaN selective growth on SiC substrates by ammonia-source MBE
US20030189215A1 (en) 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
JP2006324331A (ja) * 2005-05-17 2006-11-30 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
KR100706952B1 (ko) 2005-07-22 2007-04-12 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100706951B1 (ko) 2005-08-17 2007-04-12 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
KR100691363B1 (ko) 2005-09-23 2007-03-12 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
KR100730072B1 (ko) * 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462867B2 (en) * 2000-03-14 2008-12-09 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor devices and method for fabricating the same
US7112456B2 (en) * 2002-12-27 2006-09-26 Samsung Electro-Mechanics Co., Ltd. Vertical GaN light emitting diode and method for manufacturing the same
TW201017936A (en) * 2008-09-10 2010-05-01 Samsung Electronics Co Ltd Light-emitting device, light-emitting element and method of manufacturing same

Also Published As

Publication number Publication date
US8253160B2 (en) 2012-08-28
TW201228033A (en) 2012-07-01
US20120153339A1 (en) 2012-06-21
CN102544273A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
TWI487133B (zh) 經粗化之高折射率索引層／用在高光提取之發光二極體
JP5165276B2 (ja) 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
US8368087B2 (en) Light emitting device having vertical structure and method for manufacturing the same
CN105552180B (zh) 一种新型高压led的制作方法
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
US20050230700A1 (en) Flip chip light emitting diode with micromesas and a conductive mesh
JP2010123717A (ja) 半導体発光素子及び半導体発光素子の製造方法
CN113646894B (zh) 纳米线发光开关装置及其方法
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
JP2012500479A (ja) 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP6745361B2 (ja) 発光デバイスのｐ型層を形成する方法
JP2011146750A (ja) 発光ダイオードチップ
TW201312792A (zh) 發光二極體結構及其製造方法
KR100762003B1 (ko) 수직구조 질화물계 발광다이오드 소자의 제조방법
WO2012062016A1 (zh) 发光二极管及其制造方法、发光装置
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
TWI458129B (zh) 發光二極體晶片結構及其製造方法
US20210343902A1 (en) Optoelectronic semiconductor component having a sapphire support and method for the production thereof
TWI403008B (zh) 發光二極體晶片的製造方法
TWI420704B (zh) 半導體發光晶片製造方法
KR20090036374A (ko) 발광 셀 및 그 제조방법
KR100663910B1 (ko) 발광 소자 및 이의 제조 방법
KR100889978B1 (ko) 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
US20140065743A1 (en) Method of manufacturing light emitting diode die

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent