JP3705142B2 - 窒化物半導体素子及びその作製方法 - Google Patents

窒化物半導体素子及びその作製方法 Download PDF

Info

Publication number
JP3705142B2
JP3705142B2 JP2001090893A JP2001090893A JP3705142B2 JP 3705142 B2 JP3705142 B2 JP 3705142B2 JP 2001090893 A JP2001090893 A JP 2001090893A JP 2001090893 A JP2001090893 A JP 2001090893A JP 3705142 B2 JP3705142 B2 JP 3705142B2
Authority
JP
Japan
Prior art keywords
layer
region
seed crystal
nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001090893A
Other languages
English (en)
Other versions
JP2002289539A (ja
Inventor
俊雅 小林
克典 簗嶋
恭司 山口
中島　　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001090893A priority Critical patent/JP3705142B2/ja
Priority to TW091105482A priority patent/TW541717B/zh
Priority to CNB028008529A priority patent/CN1237578C/zh
Priority to KR1020027016074A priority patent/KR100891270B1/ko
Priority to PCT/JP2002/002980 priority patent/WO2002078069A1/ja
Priority to US10/276,748 priority patent/US6921673B2/en
Publication of JP2002289539A publication Critical patent/JP2002289539A/ja
Application granted granted Critical
Publication of JP3705142B2 publication Critical patent/JP3705142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上にIII 族窒化物系化合物半導体層を備えた窒化物半導体素子、及び窒化物半導体素子の作製方法に関し、更に詳細には、信頼性が高く、かつ素子設計及び素子作製の自由度が大きい構成を備えた窒化物半導体素子、及びその作製方法に関するものである。
【０００２】
【従来の技術】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＡｌＢＧａＩｎＮなどのIII 族ナイトライド化合物半導体（以下、窒化物系化合物半導体と言う）は、ＡｌＧａＩｎＡｓ系やＡｌＧａＩｎＰ系などのIII −Ｖ族化合物半導体に比べて、バンドギャップエネルギーＥｇが大きく、かつ直接遷移型半導体であるという特徴を有している。
この特徴により、これらの窒化物系化合物半導体は、紫外線から緑色に至る短波長域の光を発光する半導体レーザ素子や、紫外線から赤色まで広い波長範囲の光を発光できる発光ダイオード（ＬＥＤ；Light Emitting Diode）などの半導体発光素子を作製する材料として注目されている。
これらの半導体発光素子は、高密度光ディスクの記録／再生光ピックアップ用の光源、フルカラーディスプレイの発光素子、その他、環境・医療などの分野の発光デバイスとして、広く応用されつつある。
【０００３】
また、これらの窒化物系化合物半導体には、例えば高電界域でＧａＮの飽和速度が大きいこと、或いはＭＩＳ（Metal-Insulator-Semiconductor ）構造の作製に際し、半導体層として窒化物系化合物半導体を、絶縁層として窒化アルミニウム（ＡＩＮ）を用い、半導体層及び絶縁層を連続して結晶成長させることが出来るというような特徴がある。
この特徴により、窒化物系化合物半導体は、高出力の高周波電子素子を作製する材料としても注目されている。
【０００４】
更に、窒化物系化合物半導体は、（１）熱伝導性がＧａＡｓ系などより高いので、ＧａＡｓ系に比べて高温下の高出力素子の材料として有利である、（２）化学的に安定した材料であり、また硬度も高いので、信頼性の高い素子材料であると評価できる、（３）ＡｌＧａＡｓ系の砒素、ＡｌＺｎＣｄＳｅ系のカドミウムなどを構成材料として含まず、またアルシン（ＡｓＨ3 ）等の原料ガスを必要としないので、環境汚染物質や毒物を含まない、環境に対して負荷の小さい化合物半導体材料である等の利点を有する。
【０００５】
ところで、窒化物系化合物半導体を使って高い信頼性の半導体素子を作製する上で障害になっていることは、適当な「基板材料」が無いということである。言い換えれば、高品質結晶の窒化物系化合物半導体層を得る上で、窒化物系化合物半導体や基板材料には、以下の問題がある。
（１）ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ等の窒化物系化合物半導体は、相互に格子定数の異なる全歪み系である。そこで、基板上に窒化物系化合物半導体を成膜したり、また窒化物系化合物半導体層同士を積層したりする際、クラックなどの結晶欠陥の無い良質な結晶膜を得るためには、窒化物系化合物半導体層の組成や厚さなどに対して厳しい制約がある。
（２）窒化物系化合物半導体として代表的なＧａＮに格子整合する高品質基板が未だ開発されていない。例えば、ＧａＡｓ系、ＧａＩｎＰ系では、それらに格子整合する高品質ＧａＡｓ基板が、ＧａＩｎＡｓ系では、高品質ＩｎＰ基板が開発されているように、高品質なＧａＮ基板が開発されていることが望ましいが、ＧａＮ基板は開発途上である。
（３）窒化物系化合物半導体層の基板材料に対する必要条件に、約１０００℃の高い結晶成長温度に耐え、かつ窒化原料のアンモニア雰囲気中で、変質したり、腐食されたりしないことが必要である。
以上の事情から、窒化物系化合物半導体、特にＧａＮに格子整合する適当な基板が今のところ他に見当たらないので、サファイア基板を基板材料として使用することが多い。
【０００６】
サファイア基板は、高品質の２インチ基板または３インチ基板が安定的に市場に供給されるという生産管理上の優位性を有する一方、ＧａＮとの格子不整合が１３％と大きいという技術的な問題を有する。
例えば、サファイア基板とＧａＮ層の間に緩衝層を設けて不整合を緩和し、良好な単結晶のＧａＮ層をエピタキシャル成長させるようにしているものの、その欠陥密度は、例えば１０8 〜１０9 ｃｍ-2程度にも達する。これでは、長時間にわたって半導体素子の動作信頼性を維持することは難しい。
更に、サファイア基板には、以下のような課題がある。（１）サファイア基板には劈開性が無く、鏡面性の高いレーザ端面を安定して形成することが難しい、（２）サファイアが絶縁性のために、ＧａＡｓ系半導体レーザ素子のように基板裏面に一方の電極を設けることが難しく、ｐ側電極及びｎ側電極の双方を基板上の窒化物系化合物半導体の積層構造側に設けることが必須である、（３）サファイア基板とＧａＮ層との熱膨張係数の差が大きいので、結晶成長膜が厚いと、室温でも基板反りが大きくなって、クラックの発生が心配される等の素子形成プロセス上で制約が多い。
【０００７】
以上の課題を克服して、サファイア基板上に高品質の窒化物系化合物半導体結晶を成長させるために、横方向選択成長（Epitaxial Lateral Overgrowth＝ＥＬＯ）法が開発されている。
ここで、図１０から図１５を参照して、横方向成長法を適用して形成したＧａＮ層の従来の第１から第４の構造例を説明する。尚、第１から第４の構造例は、ＧａＮ層に代えて、他のIII 族窒化物系化合物半導体層を成膜する場合にも適用できる。
横方向成長法は、ＧａＮ層をエピタキシャル成長させる際、図１０から図１５の紙面の上方向に当たる＜０００１＞方向（ｃ面に垂直な方向）より、紙面の左方向又は右方向に当たる＜１１−２０＞、及び紙面に直交する＜１−１００＞方向の横方向の成長速度が速いという結晶成長速度の異方性を利用している。なお、第１から第４の構造例では、図１０から図１５の紙面の左右方向＜１１−２０＞方向に代えて＜１−１００＞方向に横方向成長させても良い。
【０００８】
第１の構造例は、図１０（ａ）に示すように、ＧａＮ層１１を形成したサファイア基板１０の上に、ＳｉＯ2 、ＳｉＮなどの絶縁膜で、又はこれらの複数層積層膜でストライプ状パターン１１Ａを形成し、次いで、図１０（ｂ）に示すように、ＧａＮ層１１上にＧａＮ層１５をＥＬＯ法によって横方向成長させてパターン１１Ａ上を埋めた構造である。
尚、図１０（ｃ）は、図１０（ａ）及び（ｂ）で、紙面の上方向が＜０００１＞方向（ｃ面に垂直な方向）に、紙面の左右方向が＜１１−２０＞方向に、紙面に直交する方向が＜１−１００＞方向に対応することを表示している。これは、後述の図１から図８、並びに図１１以下でも同様である。
【０００９】
第２の構造例では、図１１（ａ）に示すように、サファイア基板１０上にＧａＮ種結晶層１１を成膜した後、例えばＳｉＯ2 膜を成膜してストライプ状のマスク１２をＧａＮ種結晶層１１上に形成し、マスク１２を使ってＧａＮ種結晶層１１及びサファイア基板１０の上部をエッチングして、サファイア基板１０の上部及びＧａＮ種結晶層１１からなる凸部１３と、サファイア基板１０のエッチング面を露出させた凹部１４とからなるリッジ構造を形成する。
次いで、図１１（ｂ）に示すように、リッジ側面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１０】
第２の構造例の変形例では、図１２（ａ）に示すように、サファイア基板１０上に比較的膜厚の厚いＧａＮ層１１を成膜し、次いで絶縁膜、例えばＳｉＯ2 膜を成膜し、パターニングしてストライプ状のマスク１２をＧａＮ層１１上に形成し、マスク１２を使ってＧａＮ層１１をエッチングしてＧａＮ層１１からなる凸部１３と、サファイア基板１０の基板面を露出させた凹部１４とからなるリッジ構造を形成する。
次いで、凸部１３上にマスク１２を残したまま、図１２（ｂ）に示すように、リッジ側面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１１】
第３の構造例では、図１３（ａ）に示すように、第２の構造例と同様に、サファイア基板１０の上部及びＧａＮ層１１からなる凸部１３と、サファイア基板１０のエッチング面を露出させた凹部１４とを有するリッジ構造を形成する。
次いで、図１３（ｂ）に示すように、リッジ側面などからの横方向成長を用いて、ＧａＮ層１５を成長させる。
第３の構造例の変形例では、図１４（ａ）に示すように、第２の構造例の変形例と同様に、ＧａＮ層１１からなる凸部１３と、サファイア基板１０の基板面を露出させた凹部１４とを有するリッジ構造を形成する。
次いで、図１４（ｂ）に示すように、リッジ側面などからの横方向成長を用いて、ＧａＮ層１５を成長させる。
尚、第３の構造例及びその変形例では、マスク１２を除去した後、横方向成長させている。
【００１２】
第４の構造例では、図１５（ａ）に示すように、サファイア基板１０上に比較的膜厚の厚いＧａＮ層１１を成膜し、次いでＧａＮ層１１をエッチングしてリッジ構造を形成した後、リッジ構造の側壁及びリッジ構造脇の凹部壁に絶縁膜１１Ｂを成膜する。
次いで、図１５（ｂ）に示すように、リッジ上面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１３】
上述の第１から第４の構造例では、図１０（ｂ）から図１５（ｂ）に示すように、ＧａＮ層１５は、領域２１、２２及び２３から構成されていて、例えば領域２１は良好な結晶成長域であるものの、領域２２には、サファイア基板とＧａＮとの格子整合などに起因して、１０8 ／ｃｍ2 以上の高い結晶欠陥密度になっているＧａＮ種結晶層１１から結晶欠陥が伝搬される。
【００１４】
更に説明すると、横方向成長領域２１は、ＧａＮ種結晶層１１から結晶欠陥（転位）が伝播しないか、または結晶欠陥の伝播が僅少な領域なので、高品質のＧａＮ層、つまり低欠陥密度領域となる。
一方、ＧａＮ種結晶層１１上の領域２２は、ＧａＮ種結晶層１１の結晶欠陥をそのまま引き継いだ高欠陥密度領域となる。また、領域２１及び領域２３であっても、左右から横方向成長領域が合体する、破線で示す会合部３２の近傍領域は、高欠陥密度領域となる。
ＧａＮ種結晶層１１上の領域２２や会合部３２の近傍領域の欠陥は、らせん転位、混合転位、及び刃状転位等の結晶欠陥のうち、主に、前２者であって、ほぼｃ軸方向（図の上向き）に伸びる成分が大きい。
【００１５】
例えば、第１から第４の構造例では、会合部３２の近傍領域は、転位が存在する高欠陥密度領域となる。
更に、第２の構造例及びその変形例では、ＧａＮ層１５は、図１１（ｂ）及び図１２（ｂ）に示すように、横方向成長領域２１と、マスク１２上の横方向成長層の領域２３とで構成されていて、横方向成長領域２１、２３自体は低欠陥密度領域であるものの、高欠陥密度領域である会合部３２がそれぞれの領域に形成されている。更に、パターン絶縁膜１２の端部付近３３からも、破線で示すように、転位が発生することが多い。
【００１６】
また、第３の構造例及びその変形例では、図１３（ｂ）及び図１４（ｂ）に示すように、低欠陥密度領域の横方向成長領域２１と、ＧａＮ種結晶層１１上の再成長層である高欠陥密度領域の領域２２とで構成される。
なお、第２の構造例及び第３の構造例では、図１１（ｂ）及び図１３（ｂ）に示すように、サファイア基板１０と横方向成長領域２１の間に、空隙３１が形成されている。
【００１７】
高欠陥密度領域を低減させるために、先ず、第１回目の横方向成長を行い、継いで第１回目の横方向成長から凹凸パターンを半周期ずらし、第２回目の横方向成長をさせることにより、ＧａＮ種結晶層１１上の高欠陥密度領域２２を低減する方法も提案されているが、会合部３２の欠陥などが残るので、やはり基板全面にわたって高品質のＧａＮ層を得ることはできない。
このように、第１から第４の構造例及びその組み合わせの構造でも、基板全面にわたり低欠陥密度領域の基板を得るのは難しい。
【００１８】
半導体レーザ素子などの素子部分を含めた結晶成長膜厚が、凹凸のリッジ構造の周期と同程度の場合、ほぼ横方向成長時の欠陥分布が、素子部含めた積層構造の最表面まで反映され、素子部に結晶欠陥が生成すると考えられる。
従って、欠陥のない良好なＧａＮ層を備える窒化物半導体素子を形成するためには、再成長領域２２や、会合部３２の近傍の高欠陥密度領域を除いた領域、つまり低欠陥密度領域２１上に半導体素子を形成することが必要である。
【００１９】
窒化物半導体素子の例として、ここで、図１６を参照して、ＧａＮ系半導体レーザ素子の構成を説明する。図１６はＧａＮ系半導体レーザ素子の構成を示す断面図である。
ＧａＮ系半導体レーザ素子は、図１６に示すように、サファイア基板１０に設けられたＧａＮ種結晶層１１を介して、ＧａＮ層１５、ｎ側ＧａＮコンタクト層４１、それぞれ、ＧａＮ系の化合物半導体層からなるｎ側クラッド層４２、活性層４３、ｐ側クラッド層４４、及びｐ側コンタクト層４５を、順次、積層してなる積層構造を有する。
積層構造のうち、ｐ側クラッド層４４の上層部及びｐ側コンタクト層４５は、一方向にリッジストライプ状に延びるレーザストライプ部５０として形成されている。レーザストライプ部５０は、注入電流が流れ、発光する素子主要部であるから、高欠陥密度領域２２を避けて低欠陥密度領域２１上に位置するようにレーザストライプ部５０が位置決めされている。
ｎ側コンタクト層４１の上層部、ｎ側クラッド層４２、活性層４３、及びｐ側クラッド層４４の下層部は、レーザストライプ部５０の延在する方向と同じ方向に延在するメサ部として形成されている。
更に、ＳｉＮ膜からなる保護膜４９が全面に成膜され、保護膜４９に開けた窓を介して、ｐ側コンタクト層４５上にｐ側電極４６及びｐ側引き出し電極４６Ａが、ｎ側コンタクト層４１上にｎ側電極４７及びｎ側コンタクト電極４７Ａが形成されている。
良好なレーザ特性と高い信頼性を有する半導体レーザ素子を設計し、作製するためには、レーザストライプ部５０は、高欠陥密度領域２２及び会合部３２上を避けて、低欠陥密度領域２１上に形成することが重要である。
【００２０】
ここで、従来の第３構造例を例にし、図１３（ｂ）を参照して、低欠陥密度領域２１の領域幅ＷL と種結晶層１１のピッチＷP との関係を説明する。
種結晶層１１の周期（紙面左右方向）のピッチＷP がＷP ＝１５μｍ、種結晶層１１の幅ＷO がＷO ＝３μｍとすれば、種結晶層１１の直上２２の領域は種結晶層１１の結晶欠陥を引き継いで品質が悪いが、残る領域幅１５−３＝１２μｍの横方向成長領域２１は、低欠陥密度領域、つまり高品質領域になる。
しかし、実際には、図１３（ｂ）或いは図１４（ｂ）に示すように、ＧａＮ層１５は種結晶層１１のリッジ両側面から横方向成長するために、その会合部３２は、結晶が完全には接続せず、欠陥が発生する。従って連続的な低欠陥密度領域の領域幅ＷL は、横方向成長領域２１の１／２、即ちＷL ＝６μｍになる。
【００２１】
高信頼性のＧａＮ系半導体レーザ素子を得るには、前述のように、レーザストライプ部５０をストライプ幅全幅にわたり、低欠陥密度領域２１上に位置させることが必要である。
例えばストライプ幅ＷT をＷT ＝２μｍ、及び、種結晶層１１上の高欠陥密度領域２２の領域幅Ｗ0 を厚さ方向にＷO ＝３μｍとし、会合部３２の幅は無視できるとすれば、ＷL ＝６μｍの中に、ＷT ２μｍのレーザストライプ部５０を入れるためには、±２μｍのアライメント精度が必要条件になる。
【００２２】
なお、レーザストライプ部５０の周期は、種結晶層１１の周期の整数倍に設計することで、ウエハ全面に周期的な構造を作製できる。
また、図１０から図１５の構造で、紙面の奥行き方向のレーザの共振器長は、例えば２００μｍ〜１０００μｍの長さ、或いはそれ以上の長さであって、レーザストライプ幅に比べて十分に長く、同一断面形状にできるため、この方向への構造形成には問題はない。
【００２３】
【発明が解決しようとする課題】
例えば、基板材料と結晶膜が共に透明な場合、埋め込まれた絶縁層１２や空隙３１などによって基準となる位置を確認して、レーザストライプ部５０をアライメントするものの、しかし、会合部３２を含まない高品質領域２１の直上に、上述の±２μｍのアライメント精度でレーザストライプ部５０を制御性よく確実に配置することは、実際は、以下に示す複数の理由により、難しい場合が多い。
すなわち、（１）種結晶層１１上の高欠陥密度領域２２は、厚さ方向（図の上向き方向）に拡がっていること、（２）会合部３２の広がり幅もゼロではなく、例えば０．５μｍ〜１μｍ程度あること、（３）低欠陥密度領域２１を広げることは技術的に困難で、横方向成長の結晶品質制御性から低欠陥密度領域２１の領域幅には上限があること、（４）種結晶層の幅には、下限があって、例えば１〜２μｍであること、（５）基板を透かしてみてレーザストライプ部５０のアライメントを行うために、アライメント精度は精々い１〜２μｍ程度であることなどの制約があるからである。
【００２４】
これらより、例えば図１３（ｂ）で、ＷP ＝Ｗ0 ＋２×ＷL 、ＷP ＞２×ＷL 、つまり低欠陥密度領域２１の幅ＷL は、最大でも種結晶層１１のピッチＷP の１／２以下の幅でしか設計できない。
また、ＷP の値は、上述の結晶成長条件の制約事項（３）で説明したように、自由に大きくすることは出来ず、例えば１０μｍ程度が上限であるために、ＷL の上限にも制約がある。
【００２５】
この様に、高品質領域２１の中心の位置に、結晶品質の悪い会合部３２があるため、レーザストライプ５０を全幅にわたり高品質領域、つまり低欠陥密度領域２１上に配置する領域として、低欠陥密度領域２１の領域幅の合計が２×ＷL あるにもかかわらず、実質的にはその半分のＷL しか使用できない。
また、ＭＯＣＶＤ法では、成長条件を平衡状態に維持しつつエピタキシャル成長させるので、例えば原料ガスの流れ方向を種結晶層に交差させるようにしても、会合部３２はやはり低欠陥密度領域２１の中心に近い位置に形成される。
【００２６】
以上の説明では、ＧａＮ層を例にして問題を説明しているが、これはIII 族窒化物系化合物半導体層の積層構造を形成する場合に普遍的な問題である。
本発明は、かかる問題点に鑑みてなされたもので、その目的は、信頼性が高く、かつ素子設計の自由度及び製作マージンが大きい構成を備えた窒化物半導体素子、及びその作製方法を提供することである。
【００２７】
【課題を解決するための手段】
本発明者は、従来の構造例では、種結晶層間のＧａＮ層の横方向成長が両側の種結晶層から対称的に進行し、種結晶層間の中央で横方向成長層が会合して高欠陥密度領域を形成することに注目し、ＧａＮ層の横方向成長を非対称的に進行させ、種結晶層間の中央から偏心させた位置で会合部を形成させることにより、低欠陥密度領域の領域幅を広げることをを着想し、これを実験により確認して、本発明を発明するに到った。
上記目的を達成するために、上述の知見に基づいて、本発明に係る窒化物半導体素子は、下地層のストライプ状凸部の周期的パターンに従って、高欠陥密度領域と、基板面に平行な領域幅が高欠陥密度領域より広い低欠陥密度領域とが、交互に周期的に形成されているIII 族窒化物系化合物半導体層を基板上に備える窒化物半導体素子において、
下地層の凸部が、基板に直交する凸部中心線に関して非対称に構成され、かつ高欠陥密度領域が下地層の凸部間の中心線に関して基板面に平行な方向に偏心した位置でIII 族窒化物系化合物半導体層の厚さ方向に形成されていることを特徴としている。
【００２８】
本発明では、下地層の凸部が基板に直交する凸部中心線に関して非対称に構成されているので、これに起因して、III 族窒化物系化合物半導体の横方向成長が非対称になるので、会合部を有する高欠陥密度領域が下地層の凸部間の中心線に関して基板面に平行な方向に偏心した位置に形成される。ここで、高欠陥密度領域とは、主として横方向成長層が会合して形成する会合部を言う。
本発明に係る窒化物半導体素子では、下地層のストライプ状凸部に関し左右非対称に横方向成長するように、下地層の凸部が形成されているので、本発明で特定した下地層上に横方向成長させることにより、従来の構造に比べて、低欠陥密度領域のＷL を種結晶層のピッチＷP に対して広く取ることができる、すなわち、ＷL ／ＷP の値を大きい値に設定することができる。
【００２９】
下地層の凸部を凸部中心線に対して非対称に構成するやり方には制約はないが、例えば下地層が周期的にストライプ状のリッジを有するＧａＮ種結晶層として形成され、ＧａＮ種結晶層の側面の一方が、又はＧａＮ種結晶層の側面の一方及び上面が絶縁層で被覆されている。
本態様では、絶縁層が種結晶層の両側面に形成されていないので、下地層の凸部が基板に直交する凸部中心線に関して非対称に構成されている。III 族窒化物系化合物半導体層の横方向成長は、絶縁膜の無い露出した種結晶層の面から成長するので、両種結晶層から横方向成長したIII 族窒化物系化合物半導体層が会合する会合部が凸部間の中心線に関し偏心した位置に形成される。
本発明の好適な実施態様では、高欠陥密度領域と低欠陥密度領域との配置を規定する周期的パターンのピッチをＷP 、低欠陥密度領域の領域幅をＷL とするとき、ＷL ≧０．５ＷP である。
【００３０】
本発明に係る窒化物半導体素子の作製方法は、高欠陥密度領域と、基板面に平行な領域幅が高欠陥密度領域より広い低欠陥密度領域とが交互に周期的に形成されているIII 族窒化物系化合物半導体層を基板上に備える窒化物半導体素子の作製方法において、
基板に直交する凸部中心線に関して非対称に構成された凸部を周期的に有する下地層を基板上に形成する下地層形成工程と、
III 族窒化物系化合物半導体層を横方向成長法により下地層上に成長させる工程と
を有することを特徴としている。
【００３１】
下地層形成工程で凸部を非対称に形成する方法には制約はなく、例えば下地層形成工程では、ストライプ状凸部を周期的に有するＧａＮ種結晶層を基板上に形成し、次いでＧａＮ種結晶層の凸部の側面の一方を、又はＧａＮ種結晶層の凸部の側面の一方及び上面を絶縁層で被覆する。
【００３２】
好適には、横方向成長法として有機金属気相成長法（ＭＯＣＶＤ法）を用いる。また、ＭＯＣＶＤ法の成長条件は、従来から既知の条件で良い。
なお、結晶成長方法として分子線結晶成長法（ＭＢＥ法）を用い、図１７（ａ）に示すように、基板面に極めて浅い角度で分子線を入射させ、絶縁層１２を上面に載せた種結晶層１１の側面から非対称でＧａＮ層１５を横方向成長させる。更に、ＧａＮ層１５の成長を継続すると、図１７（ｂ）に示すように、低欠陥密度領域２１が種結晶層１１間の中心に関し非対称的に広がり、会合部３２の位置を偏心させることもできる。
しかし、ＭＢＥ法は、その横方向制御性、成長層の品質、その他の観点から好ましくないので、用いないことが望ましい。
【００３３】
本発明方法では、横方向成長させる種結晶層の構成を左右「非対称」にして、これにより、III 族窒化物系化合物半導体を「非対称」に横方向成長させ、会合部の位置を種結晶層の凸部間の中心から偏心させることにより、従来の構造に比べて、低欠陥密度領域の領域幅ＷL を広げることができる。これにより、低欠陥密度領域上に窒化物半導体素子を形成することが容易になり、素子サイズを大きくしたり、アライメント余裕を大きくすることができる。
更には、汎用的ウエハプロセスや、従来と同等な結晶成長技術等の組み合わせにより本発明方法を実施できるので、本発明方法の実施に当たり、特段の制約を生じることはなく、結晶成長やその他のウエハプロセスに影響を与えない、すなわち、結晶成長の制御性を低下させたり、基板の凹凸、割れ、反りなどを伴わずに窒化物半導体素子を作製することが出来るので、窒化物半導体素子の素子特性や、歩留まりなどには悪い影響を及ぼさない。
【００３４】
本発明方法は、半導体素子の種類及び構成に制約はなく適用でき、例えば半導体レーザ素子のレーザストライプの形成領域、半導体発光ダイオードの発光構造の形成領域、及び半導体フォトディテクタの受光構造の形成領域のいずれかを低欠陥密度領域上に位置決めする。
また、電界効果トランジスタのソース／ゲート／ドレインの形成領域を、バイポーラトランジスタのエミッタ／ベース／コレクタの形成領域を低欠陥密度領域上に位置決めする。
【００３５】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
実施形態例１
本実施形態例は、本発明に係る窒化物半導体素子の実施形態の一例であって、図１は本実施形態例の窒化物半導体素子の要部の構成を示す断面図である。
本実施形態例の窒化物半導体素子の要部は、図１に示すように、サファイア基板１０上に形成され、絶縁層１２を一方の側面に有する凸部状種結晶層１１と、サファイア基板１０上及び種結晶層１１上に横方向成長法により成長させたＧａＮ層１５とから構成されている。
この構造では、横方向成長法によるＧａＮ層１５が種結晶層１１の絶縁層１２で覆われていない露出した側面からのみ成長するために、ＧａＮ層１５の横方向成長が非対称性になるので、会合部３２は、図１に示すように、種結晶層１１と絶縁層１２の境界付近からＧａＮ層１５の厚さ方向に形成される。
尚、図１中３１は、サファイア基板１０とＧａＮ層１５との間隙である。
【００３６】
会合部３２は、従来の構造例では、例えば図１３（ｂ）では、種結晶層１１同士の中央に存在するのに対して、本実施形態例では、種結晶層１１と絶縁層１２の境界付近に存在する。
これにより、低欠陥密度領域のＷL は、種結晶層１１のピッチをＷP 及び種結晶層１１の幅をＷO とすると、
ＷP ≒ＷO ＋ＷL で、かつＷL ＞ＷO 、
よって、ＷL ＞０．５×ＷP
の関係で示されるから、従来の構造例に比べて、遙に大きな値のＷL を得ることができる。
【００３７】
本実施形態例の窒化物半導体素子をＧａＮ系半導体レーザ素子に適用することにより、図２（ａ）と（ｂ）の比較から容易に判るように、図１６に示すＧａＮ系半導体レーザ素子のレーザストライプ部５０を低欠陥密度領域２１上に配置することが、従来に比べて著しく容易になる、つまりアライメント余裕が大きくなる。
尚、図２（ａ）及び（ｂ）は、それぞれ、本実施形態例のＧａＮ系半導体レーザ素子のレーザストライプ部５０と低欠陥密度領域２１との配置関係、及び、従来のＧａＮ系半導体レーザ素子のレーザストライプ部５０と低欠陥密度領域２１との配置関係を示す模式的斜視図であって、図２（ａ）の低欠陥密度領域２１は領域幅が図２（ｂ）の低欠陥密度領域２１に比べて遙に広い。
よって、本実施形態例を適用することにより、結晶欠陥が少なく信頼性の高いＧａＮ系半導体レーザ素子を実現することができる。
【００３８】
窒化物半導体素子の作製方法の実施形態例１
本実施形態例は、本発明に係る窒化物半導体素子の作製方法を上述の窒化物半導体素子の作製に適用した実施形態の一例であって、図３（ａ）から（ｄ）は、それぞれ、本実施形態例の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
図３（ａ）に示すように、サファイア基板１０上にＧａＮ低温成長層を成長させ、次いでＧａＮ低温成長層をエッチングして周期的な凸部状種結晶層１１を形成し、次いでＣＶＤ法（化学気相成長法）などによって絶縁層１２を基板全面に成膜する。尚、サファイア基板に代えて、ＧａＮ基板に種結晶層１１を形成しても良い。
【００３９】
続いて、図３（ｂ）に示すように、ＲＩＥ（リアクティブ・イオンエッチング）法などの異方性エッチング法により絶縁層１２の上面を基板に直交する方向にエッチングして種結晶層１１の側面だけに絶縁層１２を残す。
次いで、図３（ｃ）に示すように、異方性エッチング法を斜め方向に適用して、種結晶層１１の一方の側面の絶縁層１２を除去すると共に、図３（ｄ）に示すように、他方の側面に絶縁層１２を残す。
次に、ＭＯＣＶＤ法を用いた横方向成長法を適用して、図１に示すように、ＧａＮ層１５を成長させると、ＧａＮ層１５の横方向成長が絶縁層１２で覆われていない種結晶層１１の露出した側面からのみ進行するために、ＧａＮ層１５の横方向成長が非対称になり、会合部３２は、種結晶層１１と絶縁層１２の境界付近からＧａＮ層１５の厚さ方向に形成される。
【００４０】
窒化物半導体素子の実施形態例２
本実施形態例は、本発明に係る窒化物半導体素子の実施形態の別の例であって、図４（ｂ）は本実施形態例の窒化物半導体素子の要部の構成を示す断面図である。
本実施形態例の窒化物半導体素子の要部は、図４（ｂ）に示すように、従来の第１の構造例を改良したものであって、ＧａＮ低温成長層１１上に設けられ、端部１２ａの厚さが他の領域より厚い絶縁層パターン１２と、絶縁層パターン１２を覆ってＧａＮ低温成長層１１上に横方向成長法により成長したＧａＮ層１５とを備えている。
本実施形態例の窒化物半導体素子では、ＧａＮ層１５の横方向成長に際して、絶縁層パターン１２の厚さの違いから、ＧａＮ層１５の横方向成長の開始に時間差が発生するために、横方向成長が絶縁層パターン１２に関し非対称になり、会合部３２は、従来の第１の構造例のように絶縁層パターン１２の中央でなく、端部１２ａ近傍の片寄った位置に形成される。
これにより、実施形態例１と同様に、ＷL （図４（ｂ）では、ＬW1と図示）の値を大きくとることができる、つまりＬW1＞１／２×Ｗo になり、素子設計、素子作製に当たり、マージンが増大するので、設計、作製が容易になり、歩留りが向上する。一方、本実施形態例に対応する図１０に示す従来の第１の構造例では、ＷL ＝ＬW2＝１／２×Ｗo であるから、同じＷP 及びＷo であっても、本実施形態例の方が大きなＷL 、つまり広い低欠陥密度領域２１となる。
【００４１】
窒化物半導体素子の作製方法の実施形態例２
本実施形態例は、本発明に係る窒化物半導体素子の作製方法を実施形態例２の窒化物半導体素子の作製に適用した実施形態の一例であって、図４（ａ）及び（ｂ）は、それぞれ、本実施形態例の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
先ず、ＧａＮ低温成長層１１上全面に絶縁層を成膜し、フォトリソグラフィ処理及びエッチング加工により絶縁層パターンを形成し、次いで絶縁層パターンの端部をマスクで覆い、ドライエッチングで露出した絶縁層を途中まで除去することにより、図４（ａ）に示すように、厚さの厚い端部１２ａを有する絶縁層パターン１２をＧａＮ低温成長層１１上に形成する。
次いで、ＭＯＣＶＤ法を用いた横方向成長法により、図４（ｂ）に示すように、ＧａＮ層１５を成長させる。
本実施形態例では、横方向成長のエピタキシャル成長層が、図４（ａ）に示す斜線部のように、先ず絶縁膜１２の膜厚の薄い側（１２ａとは反対側）から隣の絶縁膜１２の膜厚の厚い側に向かって先ず選択的に成長するので、図４（ｂ）に示すように、低欠陥密度領域２１が広くなる。
【００４２】
窒化物半導体素子の実施形態例３
本実施形態例は、本発明に係る窒化物半導体素子の実施形態の別の例であって、図５は本実施形態例の窒化物半導体素子の要部の構成を示す断面図である。
本実施形態例の窒化物半導体素子の要部は、図５に示すように、サファイア基板１０上に形成され、上面及び一方の側面に絶縁層１２を有する凸部状（リッジ状）種結晶層１１と、サファイア基板１０上及び種結晶層１１上に横方向成長法により成長したＧａＮ層１５とから構成されている。
【００４３】
ＧａＮ層１５の横方向成長は、横方向成長が絶縁層１２で覆われていない種結晶層１１の露出した面からのみ成長するため、ＧａＮ層１５の横方向成長が非対称になり、会合部３２は、図５に示すように、種結晶層１１と側面の絶縁層１２の境界付近からＧａＮ層１５の厚さ方向に形成されている。
以上のように、会合部３２が、種結晶層１１間の中心から偏心した位置に形成されているので、実施形態例１及び２と同じ効果を有する。
【００４４】
窒化物半導体素子の作製方法の実施形態例３
本実施形態例は、本発明に係る窒化物半導体素子の作製方法を実施形態例３の窒化物半導体素子の作製に適用した実施形態の一例であって、図６（ａ）から（ｃ）は、それぞれ、本実施形態例の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
先ず、図６（ａ）に示すように、サファイア基板１０上に、ＧａＮ低温成長層１１Ａを成長させ、次いで絶縁層５１を成膜し、続いてレジストマスク５２を形成する。
次に、レジストマスク５２を用いて、絶縁層５１をエッチングし、更にＧａＮ低温成長層１１Ａをエッチングして、図６（ｂ）に示すように、絶縁層５１を載せた凸部状種結晶層１１を形成する。
続いて、絶縁層マスク５１を除去することなく、図示しないが、実施形態例１の方法と同様にして、絶縁層１２を基板全面に成膜する。絶縁層１２及び絶縁層５１の厚さと材料の選択、エッチング条件、時間制御などを調整し、直交する方向の異方性エッチング法により絶縁層１２の上面を基板にエッチングして種結晶層１１の両側面だけに絶縁層１２を残す。更に、異方性エッチング法を斜め方向に適用して、種結晶層１１の一方の側面の絶縁層１２を除去し、他方の側面だけに絶縁層１２を残す。
【００４５】
これにより、図６（ｃ）に示すように、種結晶層１１の上面及び一方の側面に絶縁層１２を形成することができる。
次に、ＭＯＣＶＤ法を用いた横方向成長法を適用して、図５に示すように、ＧａＮ層１５を成長させると、横方向成長が絶縁層１２で覆われていない種結晶層１１の露出した面からのみ成長するため、ＧａＮ層１５の横方向成長が非対称になるので、会合部３２は、種結晶層１１と絶縁層１２の境界付近からＧａＮ層１５の厚さ方向に形成される。
尚、本実施形態例でも、図６（ｄ）に示すように、膜厚の厚いＧａＮ層、即ちＧａＮ低温成長層１１Ａを成膜し、種結晶層１１をＧａＮ低温成長層１１Ａに設けてもよい。
【００４６】
窒化物半導体素子の実施形態例４
本実施形態例は、本発明に係る窒化物半導体素子の実施形態の別の例であって、図７は本実施形態例の窒化物半導体素子の要部の構成を示す断面図である。
本実施形態例の窒化物半導体素子の要部は、従来の第４の構造例を改良したものであって、サファイア基板１０上に形成された凸部状種結晶層１１と、種結晶層１１の両側面、側面の一方から連続する上面の一部領域、及び種結晶層１１同士間の凹部に形成されている絶縁層１２と、絶縁層１２上及び種結晶層１１上に横方向成長法に成長したＧａＮ層１５とから構成されている。
本実施形態例では、実施形態例１から３と同様に、ＧａＮ層１５の横方向成長が絶縁膜１２で覆われていない露出した種結晶層１１の面から進行するため、ＧａＮ層１５の横方向成長が非対称になり、会合部３２が低欠陥密度領域２１の中心から偏在した位置に形成される。よって、実施形態例１から３と同様に、ＷL の値が大きくなるので、素子設計、素子作製に当たり、マージンが増大するので、設計、作製が容易になり、歩留りが向上する。
【００４７】
窒化物半導体素子の作製方法の実施形態例４
本実施形態例は、本発明に係る窒化物半導体素子の作製方法を上述の窒化物半導体素子の作製に適用した実施形態の一例であって、図８（ａ）から（ｅ）は、それぞれ、本実施形態例の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
図８（ａ）に示すように、サファイア基板１０上にＧａＮ低温成長層を成膜し、次いでＧａＮ低温成長層をエッチングして、周期的なストライプ状凸部からなる種結晶層１１を形成し、次いでＣＶＤ法（化学気相成長法）などによって絶縁層１２をサファイア基板１０上及び種結晶層１１上に成膜する。
【００４８】
次いで、図８（ｂ）に示すように、種結晶層１１間の凹部を埋めるようにレジスト膜５２を塗布し、続いて、図８（ｃ）に示すように、種結晶層１１の上面及び側面の一方の絶縁膜１２を露出するように、レジスト膜５２に開口５２Ａを設ける。
次に、ＣＦ4 ガス等を使ったＲＩＥ法によって、図８（ｄ）に示すように、露出した絶縁膜１２をエッチングして除去し、種結晶層１１を露出させる。続いて、図８（ｅ）に示すように、レジスト膜を除去する。
次いで、種結晶層１１上及び絶縁層１２上にＧａＮ層１５を横方向成長させると、図７に示す構造を得ることができる。
【００４９】
本発明に係る窒化物半導体素子は、半導体レーザ素子に限らず、発光ダイオード（ＬＥＤ）や、フォトディテクタ（ＰＤ）などの半導体光素子、電界効果トランジスタ（ＦＥＴ）やバイポーラトランジスタなどの半導体電子素子でも、実施形態例１と同様に信頼性の高い素子を作製することができる。
例えば、ＭＯＳＦＥＴの場合には、図９に示すように、ゲート領域７０、ソース領域７１、及びドレイン領域７２を、それぞれ、低欠陥密度領域２１上に、特にゲート領域７０及びチャネル領域７３を低欠陥密度領域２１上に形成することができる。
【００５０】
上述の実施形態例１から４では、以下の技術的思想が共通している。すなわち、横方向成長（ＥＬＯ）させる種結晶層の構成を「非対称」にすることにより、ＧａＮ層を「非対称」に横方向成長させ、会合部の位置を「非対称」、つまり種結晶層間の中心から偏心させることにより、従来の構造例に比べて、低欠陥密度領域の領域幅ＷL を広げることができる。これにより、低欠陥密度領域に窒化物半導体素子を形成することが容易になり、素子サイズを大きくしたり、アライメント余裕を大きくすることができる。
本発明に係る窒化物半導体素子は、また、低欠陥密度領域ＷL に素子の動作領域の全部でなく、その一部分だけ入れる場合でも効果が得られる場合がある。
さらに、実施形態例１から４の窒化物半導体素子の作製方法では、汎用的ウエハプロセスや、従来と同等な結晶成長技術等の組み合わせを適用しているので、本発明方法の実施に当たり特段のプロセス的制約が生じることはない。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、種結晶層を非対称な構成にすることにより、ＧａＮ層の横方向成長を非対称的に進行させ、種結晶層間の中央から偏心させた位置で会合部を形成させることにより、低欠陥密度領域の領域幅を広げることができる。即ち、横方向成長法を適用する種結晶層のピッチが結晶成長条件等により、その上限が存在するにも関わらず、高結晶品質領域、つまり低欠陥密度領域の領域幅ＷL を大きく、例えば、従来の構造例で、ＷL ＜０．５ＷP であったのに対し、ＷL ＞０．５ＷP を設定できることができる。
高品質領域ＷL を大きくできることにより、窒化物半導体素子のサイズ（幅）を大きくできる、窒化物半導体素子のアライメント余裕を大きくできるなどにより、設計上及び作製上の自由度が増大し、素子特性の信頼性を向上することが出来る。
【００５２】
また、本発明方法では、汎用的なウエハプロセスや、標準的な結晶成長条件を適用して、横方向成長用の種結晶構造を形成できるので、本発明の実施に伴い、プロセス工程の大幅な増加や、製品の歩留り低下を生じない。
さらに、本発明により形成された高品質領域ＷL は、従来の構造例で得られた高品質領域に比較して何ら品質を損なうことがなく、むしろ、種結晶層の影響が無いか少ない領域、つまり会合部から離れた領域に窒化物半導体素子を形成することができるので、より高品質、高性能の窒化物半導体素子を実現することができる。
【図面の簡単な説明】
【図１】実施形態例１の窒化物半導体素子の要部の構成を示す断面図である。
【図２】図２（ａ）及び（ｂ）は、それぞれ、実施形態例１のＧａＮ系半導体レーザ素子のレーザストライプ部と低欠陥密度領域との配置関係、及び、従来のＧａＮ系半導体レーザ素子のレーザストライプ部と低欠陥密度領域との配置関係を示す模式的斜視図である。
【図３】図３（ａ）から（ｄ）は、それぞれ、実施形態例１の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
【図４】図４（ａ）及び（ｂ）は、それぞれ、実施形態例２の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
【図５】実施形態例３の窒化物半導体素子の要部の構成を示す断面図である。
【図６】図６（ａ）から（ｄ）は、それぞれ、実施形態例２の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
【図７】実施形態例４の窒化物半導体素子の要部の構成を示す断面図である。
【図８】図８（ａ）から（ｅ）は、それぞれ、実施形態例４の方法に従って窒化物半導体素子を作製する際の工程毎の断面図である。
【図９】半導体レーザ素子以外の窒化物半導体素子の実施形態例１から４の低欠陥密度領域との配置関係を示す斜視図である。
【図１０】図１０（ａ）及び（ｂ）は、それぞれ、第１の構造例を作製する際の工程毎の断面図である。図１０（ｃ）は、図１０（ａ）及び（ｂ）で、紙面の上方向が＜０００１＞方向（ｃ面に垂直な方向）に、紙面の左右方向が＜１１−２０＞方向に、紙面に直交する方向が＜１−１００＞方向に対応することを表示している。
【図１１】図１１（ａ）及び（ｂ）は、それぞれ、第２の構造例を作製する際の工程毎の断面図である。
【図１２】図１２（ａ）及び（ｂ）は、それぞれ、第２の構造例の変形例を作製する際の工程毎の断面図である。
【図１３】図１３（ａ）及び（ｂ）は、それぞれ、第３の構造例を作製する際の工程毎の断面図である。
【図１４】図１４（ａ）及び（ｂ）は、それぞれ、第３の構造例の変形例を作製する際の工程毎の断面図である。
【図１５】図１５（ａ）及び（ｂ）は、それぞれ、第４の構造例を作製する際の工程毎の断面図である。
【図１６】ＧａＮ系半導体レーザ素子の構成を示す断面図である。
【図１７】図１７（ａ）及び（ｂ）は、それぞれ、分子線結晶成長法（ＭＢＥ法）を用いて非対称な構成の種結晶層を形成する際の工程毎の断面図である。
【符号の説明】
１０……基板、１１……種結晶層、１２……絶縁膜層、２１……横方向成長層、低欠陥密度領域、２２……種結晶層から縦方向（ｃ軸方向）への成長層、２３……絶縁膜上の横方向成長層、３１……空隙、３２……横方向成長の会合部、３３……絶縁層の端部からの結晶欠陥、４０……バッファー層、４１……ｎ側コントクト層、４２……ｎ側クラッド層、４３……活性層、４４……ｐ側クラッド層、４５……ｐ側コンタクト層、４６……ｐ側電極、４６Ａ……ｐ側コンタクト電極、４７……ｎ側電極、４７Ａ……ｎ側コンタクト電極、４９……保護膜、５０……レーザストライプ部、５１……種結晶層の凹凸加工用絶縁層マスク、５２……フォトレジスト、７０……ゲート、７１……ソース、７２……ドレイン、７３……チャネル層。

Claims (10)

  1. 基板上に窒化物系化合物半導体によりストライプ状に形成された複数の凸部状種結晶層と、前記凸部状種結晶層から成長させた横方向成長領域及び会合部を有する窒化物系化合物半導体層とを備えた窒化物半導体素子であって、
    前記会合部が、隣り合う前記凸部状種結晶層間の中心から前記基板の表面に平行な方向に偏心した位置に形成されていることを特徴とする窒化物半導体素子。
  2. 前記凸部状種結晶層の側面の一方、又は側面の一方及び上面にマスクが設けられていることを特徴とする請求項１記載の窒化物半導体素子。
  3. 前記凸部状種結晶層の幅と隣り合う前記凸部状種結晶層間の領域の幅との合計をＷ P とし、前記横方向成長領域の幅をＷ L とするとき、Ｗ P とＷ L とがＷ L ≧０．５Ｗ P の関係を満たすことを特徴とする請求項１記載の窒化物半導体素子。
  4. 前記窒化物系化合物半導体層の上にレーザストライプ部を備え、このレーザストライプ部が、前記横方向成長領域に対応して設けられていることを特徴とする請求項３記載の窒化物半導体素子。
  5. 前記窒化物系化合物半導体層の上にソース領域、ゲート領域及びドレイン領域を備え、これらのソース領域、ゲート領域及びドレイン領域が、前記横方向成長領域に対応して設けられていることを特徴とする請求項３記載の窒化物半導体素子。
  6. 基板上に窒化物系化合物半導体によりストライプ状に複数の凸部状種結晶層を形成する工程と、
    前記凸部状種結晶層の側面の一方、又は側面の一方及び上面にマスクを形成する工程と、
    前記凸部状種結晶層から窒化物系化合物半導体層を形成する工程とを含むことを特徴とする窒化物半導体素子の作製方法。
  7. 前記凸部状種結晶層の幅と隣り合う前記凸部状種結晶層間の領域の幅との合計をＷ P とするとき、前記窒化物系化合物半導体層に０．５Ｗ P 以上の幅を有する横方向成長領域を形成することを特徴とする請求項６記載の窒化物半導体素子の作製方法。
  8. 前記窒化物系化合物半導体層を形成した後、レーザストライプ部を、前記横方向成長領域に対応するように形成する工程を含むことを特徴とする請求項７記載の窒化物半導体素子の作製方法。
  9. 前記窒化物系化合物半導体層を形成した後、ソース領域、ゲート領域及びドレイン領域を、前記横方向成長領域に対応するように形成する工程を含むことを特徴とする請求項７記載の窒化物半導体素子の作製方法。
  10. 前記窒化物系化合物半導体層を有機金属気相成長法により形成することを特徴とする請求項６記載の窒化物半導体素子の作製方法。
JP2001090893A 2001-03-27 2001-03-27 窒化物半導体素子及びその作製方法 Expired - Fee Related JP3705142B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001090893A JP3705142B2 (ja) 2001-03-27 2001-03-27 窒化物半導体素子及びその作製方法
TW091105482A TW541717B (en) 2001-03-27 2002-03-21 Nitride semiconductor device and its manufacturing method
CNB028008529A CN1237578C (zh) 2001-03-27 2002-03-27 氮化物半导体器件及其制造方法
KR1020027016074A KR100891270B1 (ko) 2001-03-27 2002-03-27 질화물 반도체 소자 및 그 제조 방법
PCT/JP2002/002980 WO2002078069A1 (fr) 2001-03-27 2002-03-27 Element de semi-conducteur au nitrure
US10/276,748 US6921673B2 (en) 2001-03-27 2002-03-27 Nitride semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001090893A JP3705142B2 (ja) 2001-03-27 2001-03-27 窒化物半導体素子及びその作製方法

Publications (2)

Publication Number Publication Date
JP2002289539A JP2002289539A (ja) 2002-10-04
JP3705142B2 true JP3705142B2 (ja) 2005-10-12

Family

ID=18945613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001090893A Expired - Fee Related JP3705142B2 (ja) 2001-03-27 2001-03-27 窒化物半導体素子及びその作製方法

Country Status (6)

Country Link
US (1) US6921673B2 (ja)
JP (1) JP3705142B2 (ja)
KR (1) KR100891270B1 (ja)
CN (1) CN1237578C (ja)
TW (1) TW541717B (ja)
WO (1) WO2002078069A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184302A1 (en) * 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
US7384807B2 (en) 2003-06-04 2008-06-10 Verticle, Inc. Method of fabricating vertical structure compound semiconductor devices
GB0326321D0 (en) * 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20050211291A1 (en) * 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
JPWO2005106977A1 (ja) * 2004-04-27 2008-03-21 松下電器産業株式会社 窒化物半導体素子およびその製造方法
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
TWI389334B (zh) 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP4807081B2 (ja) * 2006-01-16 2011-11-02 ソニー株式会社 ＧａＮ系化合物半導体から成る下地層の形成方法、並びに、ＧａＮ系半導体発光素子の製造方法
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008039495A1 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR101093588B1 (ko) 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
WO2010141943A1 (en) * 2009-06-05 2010-12-09 The Regents Of The University Of California LONG WAVELENGTH NONPOLAR AND SEMIPOLAR (Al,Ga,In)N BASED LASER DIODES
SG169922A1 (en) * 2009-09-24 2011-04-29 Taiwan Semiconductor Mfg Improved semiconductor sensor structures with reduced dislocation defect densities and related methods for the same
JP5229270B2 (ja) * 2010-05-14 2013-07-03 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI458129B (zh) * 2010-12-21 2014-10-21 Lextar Electronics Corp 發光二極體晶片結構及其製造方法
JP2013173641A (ja) * 2012-02-24 2013-09-05 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
JP2015521365A (ja) * 2012-04-13 2015-07-27 タンデム スン アーベー エピタキシャル成長に基づく半導体メソッドデバイスの製造方法
KR101363611B1 (ko) * 2012-04-30 2014-02-19 부경대학교 산학협력단 선택적 스퍼터링 박막을 갖는 화합물반도체 및 그 제조방법
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
JP6222540B2 (ja) * 2013-02-04 2017-11-01 株式会社パウデック 絶縁ゲート型電界効果トランジスタの製造方法
EP3159984B1 (en) * 2014-06-20 2022-01-12 Sony Group Corporation Light emitting element
US10241398B2 (en) * 2015-05-21 2019-03-26 Ev Group E. Thallner Gmbh Method for application of an overgrowth layer on a germ layer
CN105140103A (zh) * 2015-07-29 2015-12-09 浙江大学 一种半导体衬底及选择性生长半导体材料的方法
CN111554570A (zh) * 2020-07-10 2020-08-18 山东浪潮华光光电子股份有限公司 一种GaN厚膜的生长方法
WO2024084634A1 (ja) * 2022-10-19 2024-04-25 京セラ株式会社 半導体基板、半導体基板の製造方法および製造装置
JP7255037B1 (ja) * 2022-10-19 2023-04-10 京セラ株式会社 半導体基板
WO2024084664A1 (ja) * 2022-10-20 2024-04-25 京セラ株式会社 半導体基板、テンプレート基板、並びにテンプレート基板の製造方法および製造装置
WO2024201629A1 (ja) * 2023-03-27 2024-10-03 京セラ株式会社 半導体成長用テンプレート基板、半導体基板、半導体成長用テンプレート基板の製造方法および製造装置、並びに半導体基板の製造方法および製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1292458C (zh) * 1997-04-11 2006-12-27 日亚化学工业株式会社 氮化物半导体的生长方法、氮化物半导体衬底及器件
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6500257B1 (en) * 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3471700B2 (ja) 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP3557441B2 (ja) * 2000-03-13 2004-08-25 日本電信電話株式会社 窒化物半導体基板およびその製造方法
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
DE10041285A1 (de) * 2000-08-22 2002-03-07 Univ Berlin Tech Verfahren zur Epitaxie von (Indium, Aluminium, Gallium)-nitrid-Schichten auf Fremdsubstraten

Also Published As

Publication number Publication date
CN1237578C (zh) 2006-01-18
US20030139037A1 (en) 2003-07-24
US6921673B2 (en) 2005-07-26
KR20030007715A (ko) 2003-01-23
TW541717B (en) 2003-07-11
JP2002289539A (ja) 2002-10-04
CN1460284A (zh) 2003-12-03
WO2002078069A1 (fr) 2002-10-03
KR100891270B1 (ko) 2009-04-06

Similar Documents

Publication Publication Date Title
JP3705142B2 (ja) 窒化物半導体素子及びその作製方法
US20050184302A1 (en) Nitride semiconductor device and method of manufacturing the same
JP4352473B2 (ja) 半導体装置の製造方法
JP3571641B2 (ja) 窒化物半導体素子
US7355208B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
KR101011945B1 (ko) 질화물 반도체 및 반도체 소자의 제조 방법
US8519416B2 (en) Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
US20110058586A1 (en) Nitride semiconductor laser
JP2007281140A (ja) 化合物半導体基板、その製造方法及び半導体デバイス
JP4797257B2 (ja) 半導体素子の作製方法
JP4381397B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
US6633054B2 (en) Method of fabricating a semiconductor light-emitting device and the semiconductor light-emitting device
JP2002008980A (ja) 半導体層の成長方法および半導体発光素子の製造方法
US8134171B2 (en) Method of manufacturing semiconductor device and semiconductor device
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP4679867B2 (ja) 窒化物半導体発光素子、及びその製造方法
JP4720051B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP4416761B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2006013476A (ja) ３−５族化合物半導体とその製造方法および半導体素子
JP2004007009A (ja) 窒化物半導体素子の製造方法
JP2011124253A (ja) 半導体レーザの製造方法、半導体レーザ、光ディスク装置、半導体装置の製造方法および半導体装置
JP4826019B2 (ja) 半導体レーザ素子の製造方法
JP4240854B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5679699B2 (ja) 窒化物半導体発光素子
JPH11274641A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees