JP5229270B2 - Ｉｉｉ族窒化物半導体発光素子の製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法 Download PDF

Info

Publication number
JP5229270B2
JP5229270B2 JP2010111947A JP2010111947A JP5229270B2 JP 5229270 B2 JP5229270 B2 JP 5229270B2 JP 2010111947 A JP2010111947 A JP 2010111947A JP 2010111947 A JP2010111947 A JP 2010111947A JP 5229270 B2 JP5229270 B2 JP 5229270B2
Authority
JP
Japan
Prior art keywords
type layer
shape
nitride semiconductor
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010111947A
Other languages
English (en)
Other versions
JP2011243616A (ja
Inventor
俊也 上村
潤 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2010111947A priority Critical patent/JP5229270B2/ja
Priority to US13/067,142 priority patent/US8389304B2/en
Publication of JP2011243616A publication Critical patent/JP2011243616A/ja
Application granted granted Critical
Publication of JP5229270B2 publication Critical patent/JP5229270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Description

本発明は、ストライプ状の凹凸形状を有するｎ型層上に、その凹凸形状に沿ってうねった形状の発光層を形成するIII 族窒化物半導体発光素子の製造方法に関する。
III 族窒化物半導体発光素子は、サファイア基板上にｃ面を主面とするIII 族窒化物半導体層を積層させた構造が広く用いられている。このような構造のIII 族窒化物半導体発光素子では、内部量子効率が限界に近づきつつあり、大幅な光出力の向上を図ることは困難な状況となっている。また、電極やチップ形状などについても多くの検討がなされており、光取り出し効率を大幅に向上させることも難しい状況である。
このような問題を解決するために、特許文献１、２の技術が提案されている。特許文献１、２には、ｎ型層を凹凸形状とし、ｎ型層上に凹凸形状に沿ってうねった形状の発光層を形成することで、発光面積を増大させ、光出力を向上させる方法が示されている。また、特許文献２では、凹凸形状をストライプ状のノコギリ歯状とし、その斜面を無極性面であるｍ面とする構造が示されている。ｍ面はピエゾ電界が０となる面であることから、内部量子効率を向上させることができる。
特開２００３−９２４２６ 特開２００８−１３０６０６
しかし、特許文献１、２のように、ｎ型層の凹凸形状に沿ってうねった形状の発光層を形成すると、発光層の厚さにばらつきを生じてしまい、均一の厚さに形成することは困難であった。
そこで本発明の目的は、ｎ型層表面の凹凸形状に沿って発光層が形成されたIII 族窒化物半導体発光素子の製造方法において、均一な発光層を形成することである。
第１の発明は、III 族窒化物半導体からなるｎ型層表面にストライプ状の凹凸形状を有し、その凹凸形状を有するｎ型層表面上に、凹凸形状に沿ってうねった形状のIII 族窒化物半導体からなる発光層をＭＯＣＶＤ法によって形成するIII 族窒化物半導体発光素子の製造方法において、発光層は、原料ガスをストライプ方向に平行な方向に流しながら形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
ここでIII 族窒化物半導体とは、一般式Ａｌx Ｇａy Ｉｎz Ｎ（ｘ＋ｙ＋ｚ＝１、０≦ｘ、ｙ、ｚ≦１）で表される半導体であり、Ａｌ、Ｇａ、Ｉｎの一部を他の第１３族元素であるＢやＴｌで置換したもの、Ｎの一部を他の第１５族元素であるＰ、Ａｓ、Ｓｂ、Ｂｉで置換したものをも含むものとする。より一般的には、Ｇａを少なくとも含むＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを示す。ｎ型不純物としてはＳｉ、ｐ型不純物としてはＭｇが通常用いられる。
原料ガスのガス流方向は、ストライプ方向に平行な方向に完全に一致している必要はなく、ストライプ方向に直交しない範囲で揺らぎを有していてもよい。ガス流方向の揺らぎの範囲がストライプ方向に直交する方向を含むと、結晶表面近傍に乱流が生じ、発光層の厚さや組成に大きな偏りを生じてしまう。ガス流方向の揺らぎは、ストライプ方向を中心として−３０°〜３０°の範囲であることが望ましい。発光層の厚さ、組成をより均一にすることができる。
ストライプ状の凹凸形状は、発光面積を増大させる点からｎ型層の主面に平行な面がなるべく少ない形状が望ましく、ｎ型層の主面に平行な面がない形状、すなわちストライプ方向に垂直な方向における断面がノコギリ歯状である形状が特に望ましい。さらに、ノコギリ歯状を構成する斜面が（１１−２２）面であることが望ましい。この面はｃ面に対して約６０°を成す面であり、半極性面であるから、内部量子効率を向上させることができる。
ｎ型層は、凹凸形状に沿って波型にうねった形状であってもよいが、発光層形成側の表面のみが凹凸形状を有していてもよい。また、発光層上に形成するｐ型層は、発光層と同様に凹凸形状に沿ってうねった形状としてもよいが、ｐ型層の発光層側とは反対側の表面は凹凸のない平坦な面としてもよい。
ｎ型層に凹凸形状を形成する方法は、たとえば以下の方法を用いることができる。１つは、成長基板表面をエッチング等によって凹凸形状に加工し、その成長基板上に凹凸形状に沿ってｎ型層を形成する方法である。この方法を用いる場合、成長基板としてＳｉ基板を用いるのが特に有効である。Ｓｉ基板は異方性ウェットエッチングによって容易に凹凸形状を形成することができるのに加え、基板自体が低コストであり、また大口径基板を用いることができるので、III 族窒化物半導体発光素子の製造コストを低減することができる。他の方法として、成長基板上にストライプ状のマスクを形成し、ｎ型層をファセット成長させることで、凹凸形状を形成してもよい。また、成長基板上に第１のｎ型層を平坦に形成した後に、第１のｎ型層上にストライプ状のマスクを形成し、そのマスクを用いて第１のｎ型層上に第２のｎ型層を選択成長させることで凹凸形状を形成してもよい。また、ｎ型層をドライエッチングすることで凹凸形状に加工した後、再度凹凸形状に沿って波型にうねった形状のｎ型層を形成してもよい。
発光層を形成する際には、減圧成長とすることが望ましい。凹凸形状の底部に原料ガスが滞留してしまうのを防止し、発光層の厚さを均一とするためである。また、減圧成長とすることで層間界面を急峻とすることも可能となる。また、原料ガスを一定方向に流すため、ガスフローの上流側と下流側では成長する発光層に厚さ分布、組成分布が発生する場合があるが、減圧成長とすることでこれを抑制することができる。
第２の発明は、第１の発明において、ＭＯＣＶＤ法は、減圧ＭＯＣＶＤ法である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第３の発明は、第１の発明または第２の発明において、凹凸形状は、ストライプ方向に垂直な方向における断面がノコギリ歯状である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第４の発明は、第１の発明から第３の発明において、ノコギリ歯状を構成する面は、すべて（１１−２２）面である、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第５の発明は、第１の発明から第４の発明において、ｎ型層は、ストライプ状の凹凸形状を有した基板上に、その凹凸形状に沿ってうねった形状に形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第６の発明は、第５の発明において、基板はＳｉ基板であり、そのＳｉ基板表面にストライプ状のマスクを形成し、その後、Ｓｉ基板表面を異方性ウェットエッチングすることで凹凸形状を形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第７の発明は、第１の発明から第４の発明において、ｎ型層は、第１のｎ型層と第２のｎ型層で構成され、基板上に第１のｎ型層を形成し、その第１のｎ型層上にストライプ状のマスクを形成し、その後、第１のｎ型層上にマスクを用いて第２のｎ型層を選択成長させることで、表面に凹凸形状を有する第２のｎ型層を形成する、ことを特徴とするIII 族窒化物半導体発光素子の製造方法である。
第１の発明によると、凹凸形状がストライプ状であり、そのストライプ方向に原料ガスを流すため、原料ガスの流量および方向が安定し、凹凸形状に沿って均一な厚さの発光層を形成することができる。その結果、光出力が高く、駆動電圧が低減されたIII 族窒化物半導体発光素子を製造することができる。
また、第２の発明によると、凹凸形状の凹部底にガスが滞留してしまうのを避けることができ、より均一な厚さ、組成の発光層を形成することができる。また、層間界面を急峻にすることができる。
また、第３の発明のように、凹凸形状をノコギリ歯状のストライプとすることで、発光面積をより広くすることができ、光出力をより向上させることができる。
また、第４の発明のように、ノコギリ歯状を構成する斜面すべてを（１１−２２）面とすると、内部電界の影響が大きく低減され、内部量子効率を向上させることができるので、さらなる光出力の向上を図ることができる。
また、第５の発明のように、凹凸形状を有した基板を用いると、容易にその凹凸形状を有したｎ型層を形成することができ、また基板の凹凸形状によって光取り出し効率も向上させることができる。特に第６の発明のように、基板としてＳｉ基板を用いると、基板に凹凸形状を形成することも容易となる。
また、第７の発明のように、第１のｎ型層上にマスクを用いて第２のｎ型層を選択成長させることで、凹凸形状を有したｎ型層を容易に形成することができる。また、その凹凸形状における斜面を容易に（１１−２２）面とすることができる。
実施例１の発光素子１００の構成を示した図。 実施例１の発光素子１００の製造工程を示した図。 実施例２の発光素子２００の構成を示した図。 実施例２の発光素子２００の製造工程を示した図。
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
図１は、実施例１の発光素子１００の構成を示した図である。発光素子１００は、基板１０１と、基板１０１上に順に積層されたｎ型層１０２、発光層１０３、ｐ型層１０４と、ｎ電極１０５およびｐ電極１０６と、透明電極１０７と、によって構成されている。
基板１０１は、ｎ型層１０２形成側の表面に、ストライプ状の凹凸形状を有している。その凹凸形状のストライプ方向に垂直な方向における断面はノコギリ歯状である。
基板１０１の材料は、サファイア、Ｓｉ、ＳｉＣ、ＺｎＯ、スピネルなど、従来よりIII 族窒化物半導体の成長基板として知られている任意の材料を用いることができる。基板１０１の材料としてＳｉなどの光を吸収する材料を用いる場合には、基板１０１とｎ型層１０２との間に光学多層膜、ＤＢＲ層、金属層などの光を反射する層を設け、光取り出し効率を向上させる構造とするのが望ましい。
基板１０１の凹凸形状を有する側の表面上には、図示しないバッファ層を介して、ｃ面を主面とするIII 族窒化物半導体からなるｎ型層１０２、発光層１０３、ｐ型層１０４が順に積層されている。これらｎ型層１０２、発光層１０３、ｐ型層１０４は、いずれも基板１０１の凹凸形状に沿ってうねったノコギリ歯状ストライプの形状となっていて、その面内膜厚分布、組成分布は均一である。
ｎ型層１０２、発光層１０３、ｐ型層１０４は、従来より知られる任意の構造を採用することができる。ｎ型層１０２は、たとえば、基板１０１側から順に、ＧａＮからなる高濃度にＳｉがドープされたｎ型コンタクト層、ＧａＮからなるｎクラッド層が積層された構造である。発光層１０３は、たとえば、ＧａＮからなる障壁層とＩｎＧａＮからなる井戸層が繰り返し積層されたＭＱＷ構造である。ｐ型層１０４は、たとえば、発光層１０３側から順に、ＡｌＧａＮからなるＭｇがドープされたｐクラッド層、ＧａＮからなるＭｇがドープされたｐコンタクト層、が積層された構造である。
ｐ型層１０４上の一部領域には、ドライエッチングによってｎ型層１０２に達する深さの溝１０９が形成されている。この溝１０９の底面も凹凸形状に沿ったノコギリ歯状ストライプの形状を有している。溝１０９の底面に露出したｎ型層１０２上には、ｎ電極１０５が形成され、ｐ型層１０４上のほぼ全面には透明電極１０７が形成され、透明電極１０７上にはｐ電極１０６が形成されている。
なお、凹凸形状はストライプ状であればよく、ストライプ方向に垂直な方向における断面は必ずしもノコギリ歯状でなくてもよいが、発光面積をより増大させるためには素子面に平行な面の面積はなるべく少ないことが望ましく、素子面に平行な面の無いノコギリ歯状が最も望ましい。特に、発光層１０３のノコギリ歯状を構成する斜面がすべて（１１−２２）面となるようにすることが望ましい。（１１−２２）面はｃ面に対して約６０°を成す面であり、半極性面である。そのため、（１１−２２）面に沿って発光層１０３が形成されることで内部量子効率を向上させることができる。
また、実施例１の発光素子１００はフェイスアップ型の構造であるが、透明電極１０７を省き、Ａｇ合金などの高反射なｐ電極１０６をｐ型層１０５上に全面に形成してフリップチップ型の発光素子としてもよい。
この発光素子１００は、発光層１０３がノコギリ歯状のうねった形状を有しているため、発光面積が増大している。また、発光層１０３の厚さ、組成が均一であるため、電流が均一に拡散し、発光効率が向上している。また、基板１０１が凹凸形状に加工されているため、光取り出し効率も向上している。これらの理由により、発光素子１００は光出力が向上している。また、ｎ電極１０５、ｐ電極１０６、透明電極１０７は凹凸形状に沿って接触しており、接触面積が広いので、駆動電圧が低減されている。
次に、実施例１の発光素子１００の製造工程について、図２を参照に説明する。
まず、基板１０１の一方の表面に、ノコギリ歯状ストライプの凹凸形状を形成する（図２（ａ））。このような凹凸形状は、基板１０１表面にストライプ状のマスクを形成してドライエッチングすることによって形成することができる。基板１０１としてＳｉ基板を用いる場合には、凹凸形状をウェットエッチングによって形成してもよい。ＳｉはＫＯＨ、ＴＭＡＨ（水酸化テトラメチルアンモニウム）などの強アルカリ溶液によって異方性ウェットエッチングすることができ、このウェットエッチングによって容易にノコギリ歯状の凹凸形状を形成することができる。たとえば（１００）面を主面とするＳｉ基板を用い、Ｓｉ基板表面にストライプ状のマスクを形成してＫＯＨ、ＴＭＡＨなどによりウェットエッチングすれば、ノコギリ歯状ストライプの凹凸形状を容易に形成することができる。また、ノコギリ歯状を構成する斜面は（１１１）面であり、III 族窒化物半導体の成長に適した面である。また、Ｓｉ基板はサファイア基板などに比べて安価であり、大口径の基板を用いることができるので、製造コストを低減することができる。
次に、基板１０１のノコギリ歯状ストライプの凹凸形状が形成された側の表面上に、減圧ＭＯＣＶＤ法によって、その凹凸形状に沿って、バッファ層（図示しない）、ｎ型層１０２、発光層１０３、ｐ型層１０４を順に積層させる。これにより、各層が凹凸形状に沿ってうねったノコギリ歯状ストライプの形状となるよう形成する（図２（ｂ））。ＭＯＣＶＤ法において用いる原料ガスは、窒素源として、アンモニア（ＮＨ3 ）、Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）、Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）、Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）、ｎ型ドーピングガスとして、シラン（ＳｉＨ4 ）、ｐ型ドーピングガスとしてシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）、キャリアガスとしてＨ2 とＮ2 である。
上記ｎ型層１０２、発光層１０３、ｐ型層１０４を形成するＭＯＣＶＤ法において、ガス流方向は、凹凸形状のストライプ方向に平行な方向とした。これにより、各層の厚さ、および組成を凹凸形状に沿って均一にすることができ、層間界面を急峻とすることができる。また、ｎ型層１０２、発光層１０３、ｐ型層１０４を減圧成長とすることにより、凹凸形状の底部にガスが滞留してしまうのを防止することができ、またガス流の上流側で成長する層と、下流側で成長する層との面内膜厚分布、組成分布の差を低減することができる。
なお、ガス流方向は、凹凸形状のストライプ方向に平行な方向に完全に一致している必要はなく、ストライプ方向に垂直な方向とならない範囲で揺らぎを有していてもよい。ストライプ方向に垂直な方向となると、表面近傍に乱流を生じてしまい、また表面近傍に存在する拡散層の厚みに大きな偏りを生じてしまい、面内膜厚分布、組成分布に大きな偏りを生じてしまう。このようなガス流方向の制御は、たとえば、ガス流をウェハに平行な面内で回転させ、その回転円の円周方向とストライプ方向とを一致させることで達成することができる。より均一な厚さ、組成にｎ型層１０２、発光層１０３、ｐ型層１０４を形成するために、ガス流方向の揺らぎは凹凸形状のストライプ方向に平行な方向を中心として−３０〜３０°の範囲に抑えることが望ましい。
次に、ｐ型層１０４上に開口部を有したマスクを形成し、ドライエッチングによってｐ型層１０４表面からｎ型層１０２に達する深さの溝１０９を形成する。ｐ型層１０４表面は上述のように凹凸形状を有しており、ｐ型層１０４、発光層１０３、ｎ型層１０２が面内に一様な深さでエッチングされるため、溝１０９の底面に露出するｎ型層１０２もまた、凹凸形状を有する。その後ドライエッチングで用いたマスクは除去する（図２（ｃ））。
次に、ｐ型層１０４上の全面に透明電極１０７を形成し、溝１０９の底面に露出したｎ型層１０２上にｎ電極１０５、透明電極１０７上にｐ電極１０６をそれぞれ形成する。ここで、溝１０９の底面、ｐ型層１０４表面、はいずれも凹凸形状を有しているため、ｎ電極１０５、透明電極１０７は接触面積が広くなる。その結果、ｎ電極１０５、透明電極１０７の接触抵抗が下がるため、発光素子１００の駆動電圧を低減することができる。
以上のようにして製造された発光素子１００は、発光層１０３の厚さ、組成が均一であるから、電流も均一に拡散し発光効率が向上している。
図３は、実施例２の発光素子２００の構成を示した図である。発光素子２００は、基板２０１と、基板２０１上に順に積層された、ｃ面を主面とするIII 族窒化物半導体からなるｎ型層２０２、発光層２０３、ｐ型層２０４と、ｎ電極２０５、ｐ電極２０６と、透明電極２０７と、によって構成されている。
基板２０１のｎ型層２０２形成側表面は、実施例１の基板１０１とは異なり、凹凸形状が形成されておらず、平坦である。
ｎ型層２０２は、基板２０１上に形成された第１のｎ型層２０２ａと、第１のｎ型層上に形成された第２のｎ型層２０２ｂとで構成されている。第１のｎ型層２０２ａ表面であって、第２のｎ型層２０２ｂ側には、ストライプ状のマスク２０８が形成されていて、第１のｎ型層２０２ａと第２のｎ型層２０２ｂとの界面近傍にマスク２０８が埋め込まれた形となっている。第２のｎ型層２０２ｂは、第１のｎ型層２０２ａ上にマスク２０８を用いて選択成長された層であり、ファセット成長により表面（第１のｎ型層２０２ａ側とは反対側表面）は、ノコギリ歯状ストライプの凹凸形状を有している。ノコギリ歯状を構成する斜面は、すべて（１１−２２）面である。マスク２０８は、III 族窒化物半導体を成長させない任意の材料でよく、たとえばＳｉＯ2 などである。
発光層２０３、ｐ型層２０４は、第２のｎ型層２０２ｂの凹凸形状が形成された側の表面上に、その凹凸形状に沿ってうねったノコギリ歯状ストライプの形状に形成されており、その面内膜厚分布、組成分布は均一である。
ｐ型層２０４上の一部領域には、ドライエッチングによって第２のｎ型層２０２ｂに達する深さの溝が形成されており、その溝の底面もまたノコギリ歯状ストライプの形状を有している。その溝に露出した第２のｎ型層２０２ｂ上には、ｎ電極２０５が形成されている。また、ｐ型層２０４上のほぼ全面には透明電極２０７が形成され、透明電極２０７上にはｐ電極２０６が形成されている。
この実施例２の発光素子２００もまた、実施例１の発光素子１００と同様に、発光層２０３が凹凸形状に沿ってうねった形状を有しているため、発光面積が増大され、光出力が向上されている。また、発光層２０３は（１１−２２）面に沿って形成されており、（１１−２２）面は半極性面であるため、内部量子効率の高い構造となっている。また、ｎ電極２０５、ｐ電極２０６、透明電極２０７は凹凸形状に沿って接触しており、接触面積が広いので、駆動電圧が低減されている。
次に、発光素子２００の製造工程について、図４を参照に説明する。
まず、基板２０１上に、ＭＯＣＶＤ法によってバッファ層（図示しない）、第１のｎ型層２０２ａを形成する。
次に、第１のｎ型層２０２ａ上にストライプ状のマスク２０８を形成し、そのマスク２０８を用いて第１のｎ型層２０２ａ上に、第２のｎ型層２０２ｂを選択成長させる。温度等の成長条件は、ファセット面が（１１−２２）面となるような条件とした。成長初期には、第１のｎ型層２０２ａのマスク２０８が形成されていない領域上に、断面が二等辺三角形のストライプ状にｎ−ＧａＮ結晶２１０が成長していく（図４（ｂ））。この二等辺三角形の２つの斜辺は（１１−２２）面である。そして、ｎ−ＧａＮ結晶２１０は、（１１−２２）面を保持した状態でマスク２０８上を覆っていき、隣接するｎ−ＧａＮ結晶２１０同士が合体し、第１のｎ型層２０２ａ上およびマスク２０８上に第２のｎ型層２０２ｂが形成される。このように、マスク２０８を用いて選択成長させた結果、第２のｎ型層２０２ｂの表面（第１のｎ型層２０２ａ側とは反対側の表面）は、斜面が（１１−２２）面であるノコギリ歯状ストライプの凹凸形状が形成される（図４（ｃ））。
次に、第２のｎ型層２０２ｂのノコギリ歯状ストライプの凹凸形状が形成された側の表面上に、減圧ＭＯＣＶＤ法によって、その凹凸形状に沿って、発光層２０３、ｐ型層２０４を順に積層させる。これにより、発光層２０３およびｐ型層２０４が凹凸形状に沿ってうねったノコギリ歯状ストライプの形状となるよう形成する（図２（ｄ））。ここで、ガス流方向は、凹凸形状のストライプ方向に平行な方向とした。これにより、発光層２０３およびｐ型層２０４の厚さ、および組成を凹凸形状に沿って均一にすることができ、層間界面を急峻とすることができる。また、発光層２０３、ｐ型層２０４を減圧成長とすることにより、凹凸形状の底部（ノコギリ歯状の谷の部分）にガスが滞留してしまうのを防止することができ、またガス流の上流側で成長する層と、下流側で成長する層との面内膜厚分布、組成分布の差を低減することができる。
次に、ｐ型層２０４上の一部領域をドライエッチングしてｎ型層２０２に達する深さの溝を形成し、ｐ型層２０４上に透明電極２０７を形成し、溝の底面に露出する第２のｎ型層２０２ｂ上にｎ電極２０５、透明電極２０７上にｐ電極２０６をそれぞれ形成する。実施例１の場合と同様に、溝の底面とｐ型層２０４表面はいずれも凹凸形状を有しているため、ｎ電極２０５、透明電極２０７は接触面積が広くなる。その結果、ｎ電極２０５、透明電極２０７の接触抵抗が下がるため、発光素子２００の駆動電圧を低減することができる。
以上のようにして製造された発光素子２００は、発光層２０３が均一な厚さ、組成に形成されるため、電流が均一に拡散し、発光効率が向上している。また、発光層２０３を半極性面である（１１−２２）面に沿って形成することができるため、内部量子効率を向上させることができる。
なお、ｎ型層にストライプ状の凹凸形状を形成する方法として、実施例１では、基板をストライプ状の凹凸形状に加工し、基板上にその凹凸形状に沿ってｎ型層を成長させる方法を示し、実施例２では、第１のｎ型層上にストライプ状のマスクを形成し、その第１のｎ型層上に第２のｎ型層を選択成長させることによって、第２のｎ型層表面をストライプ状の凹凸形状とする方法を示したが、他の方法によってｎ型層にストライプ状の凹凸形状を形成してもよい。たとえば、基板上にストライプ状のマスクを形成し、基板上にｎ型層を選択成長させることによって、ｎ型層表面をストライプ状の凹凸形状としてもよい。また、平坦なｎ型層を直接ドライエッチングなどの方法によって加工して凹凸形状を形成し、その凹凸形状に沿って再度ｎ型層を成長させる方法であってもよい。
また、実施例ではｎ電極とｐ電極とを同一面側に設けた構造の発光素子を示したが、本発明は縦型の素子構造を有する発光素子にも適用することができる。縦型の発光素子は、ｎ電極とｐ電極を対向して設け、素子面に垂直な方向に導通を取る構造である。このような縦型の発光素子は、成長基板としてＳｉ基板やＧａＮ基板などの導電性材料を用いたり、ｐ型層上にｐコンタクト電極を形成後に低融点金属などを介して導電性の支持基板と接合し、その後成長基板をレーザーリフトオフ、エッチングなどの方法によって除去することで実現することができる。
本発明のIII 族窒化物半導体発光素子は、照明装置等に用いることができる。
１０１、２０１：基板
１０２、２０２：ｎ型層
１０３、２０３：発光層
１０４、２０４：ｐ型層
１０５、２０５：ｎ電極
１０６、２０６：ｐ電極
１０７、２０７：透明電極
２０８：マスク

Claims (7)

  1. III 族窒化物半導体からなるｎ型層表面にストライプ状の凹凸形状を有し、その凹凸形状を有するｎ型層表面上に、前記凹凸形状に沿ってうねった形状のIII 族窒化物半導体からなる発光層をＭＯＣＶＤ法によって形成するIII 族窒化物半導体発光素子の製造方法において、
    発光層は、原料ガスをストライプ方向に平行な方向に流しながら形成する、
    ことを特徴とするIII 族窒化物半導体発光素子の製造方法。
  2. 前記ＭＯＣＶＤ法は、減圧ＭＯＣＶＤ法である、ことを特徴とする請求項１に記載のIII 族窒化物半導体発光素子の製造方法。
  3. 前記凹凸形状は、ストライプ方向に垂直な方向における断面がノコギリ歯状である、ことを特徴とする請求項１または請求項２に記載のIII 族窒化物半導体発光素子の製造方法。
  4. 前記ノコギリ歯状を構成する面は、すべて（１１−２２）面である、ことを特徴とする請求項３に記載のIII 族窒化物半導体発光素子の製造方法。
  5. 前記ｎ型層は、ストライプ状の凹凸形状を有した基板上に、その凹凸形状に沿ってうねった形状に形成する、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。
  6. 前記基板はＳｉ基板であり、
    そのＳｉ基板表面にストライプ状のマスクを形成し、その後、Ｓｉ基板表面を異方性ウェットエッチングすることで前記凹凸形状を形成する、ことを特徴とする請求項５に記載のIII 族窒化物半導体発光素子の製造方法。
  7. 前記ｎ型層は、第１のｎ型層と第２のｎ型層で構成され、
    基板上に前記第１のｎ型層を形成し、その第１のｎ型層上にストライプ状のマスクを形成し、その後、前記第１のｎ型層上に前記マスクを用いて前記第２のｎ型層を選択成長させることで、表面に前記凹凸形状を有する前記第２のｎ型層を形成する、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のIII 族窒化物半導体発光素子の製造方法。
JP2010111947A 2010-05-14 2010-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法 Expired - Fee Related JP5229270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010111947A JP5229270B2 (ja) 2010-05-14 2010-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法
US13/067,142 US8389304B2 (en) 2010-05-14 2011-05-11 Method for producing group III nitride semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010111947A JP5229270B2 (ja) 2010-05-14 2010-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011243616A JP2011243616A (ja) 2011-12-01
JP5229270B2 true JP5229270B2 (ja) 2013-07-03

Family

ID=44912137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111947A Expired - Fee Related JP5229270B2 (ja) 2010-05-14 2010-05-14 Ｉｉｉ族窒化物半導体発光素子の製造方法

Country Status (2)

Country Link
US (1) US8389304B2 (ja)
JP (1) JP5229270B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197857A (ja) * 2018-05-11 2019-11-14 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533791B2 (ja) * 2011-06-20 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
CN103137803B (zh) 2011-12-03 2015-08-26 清华大学 发光二极管
CN103137804B (zh) 2011-12-03 2015-09-30 清华大学 发光二极管
JP5980668B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
JP5980669B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
CN103137811B (zh) 2011-12-03 2015-11-25 清华大学 发光二极管
CN103137816B (zh) * 2011-12-03 2015-09-30 清华大学 发光二极管
JP5980667B2 (ja) * 2011-12-03 2016-08-31 ツィンファ ユニバーシティ 発光ダイオード
CN103137812B (zh) 2011-12-03 2015-11-25 清华大学 发光二极管
JP2013232478A (ja) * 2012-04-27 2013-11-14 Toshiba Corp 半導体発光装置及びその製造方法
CN102842659B (zh) * 2012-08-17 2015-12-09 圆融光电科技有限公司 一种氮化镓系半导体发光器件外延片的制作方法
CN102842660B (zh) * 2012-08-17 2015-11-11 圆融光电科技有限公司 一种氮化镓基发光二极管外延片结构及其制备方法
JP2014060198A (ja) * 2012-09-14 2014-04-03 Oki Electric Ind Co Ltd 窒化物半導体発光ダイオードの製造方法、及び窒化物半導体発光ダイオード
JP6486726B2 (ja) * 2015-03-10 2019-03-20 シチズン時計株式会社 発光モジュール
GB2540385B (en) * 2015-07-15 2017-10-11 C4 Carbides Ltd Improvements in or relating to tool blades and their manufacture
CN105489724B (zh) * 2016-01-18 2018-11-20 厦门市三安光电科技有限公司 一种半极性led外延结构及其制备方法
CN110571311B (zh) * 2019-07-30 2021-12-14 中国科学技术大学 一种多量子阱结构、光电器件外延片及光电器件
CN114141920B (zh) * 2021-11-19 2023-08-11 厦门市三安光电科技有限公司 发光二极管及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1023846A (ja) * 1996-07-09 1998-01-27 Sachie Suzuki 釣り針の糸端色付き
JPH11340153A (ja) * 1998-05-28 1999-12-10 Toyoda Gosei Co Ltd 化合物半導体の気相成長装置
JP2000208874A (ja) * 1999-01-12 2000-07-28 Sony Corp 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
JP3705142B2 (ja) * 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
JP2003092426A (ja) 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
JP2005011944A (ja) * 2003-06-18 2005-01-13 Sumitomo Electric Ind Ltd 発光装置
JP2007081368A (ja) * 2004-06-14 2007-03-29 Mitsubishi Cable Ind Ltd 窒化物系半導体発光素子
WO2007098215A2 (en) * 2006-02-17 2007-08-30 The Regents Of The University Of California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
JP2007266577A (ja) * 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2008130606A (ja) 2006-11-16 2008-06-05 Sony Corp 半導体発光素子、半導体発光素子の製造方法、光源セルユニット、バックライト、照明装置、ディスプレイ、電子機器、半導体素子および半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197857A (ja) * 2018-05-11 2019-11-14 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法

Also Published As

Publication number Publication date
JP2011243616A (ja) 2011-12-01
US8389304B2 (en) 2013-03-05
US20110281381A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP5229270B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5037169B2 (ja) 窒化物系半導体発光素子及びその製造方法
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP5509394B2 (ja) 半導体発光素子、その製造方法及び光源装置
JP5881222B2 (ja) 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光素子の製造方法
US8643037B2 (en) Nitride semiconductor light emitting device
JP5340712B2 (ja) 半導体発光素子およびその製造方法
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2010153838A (ja) 窒化物半導体発光素子及びその製造方法
JPWO2014178248A1 (ja) 窒化物半導体発光素子
JP2007165613A (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2014067893A (ja) Ｉｉｉ族窒化物半導体発光素子
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
JP2011060917A (ja) 半導体発光素子
JP2013004846A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
US10593828B2 (en) Ultraviolet light-emitting diode and electric apparatus provided with the same
KR101368687B1 (ko) 초격자 구조를 이용한 질화물계 반도체 발광 소자의 제조 방법
GB2425652A (en) A semiconductor light-emitting device
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR100977682B1 (ko) 반도체 발광 소자
JP2009123836A (ja) 窒化物半導体発光素子
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP2015115343A (ja) 窒化物半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120625

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees