JP2019197857A - 発光ダイオード素子、及び発光ダイオード素子の製造方法 - Google Patents

Abstract

【課題】横方向抵抗の低減を可能とするフリップチップ型の発光ダイオード素子を提供すること。【解決手段】フリップチップ型の発光ダイオード素子であって、キャリア濃度が１×１０１９ｃｍ−３以上で且つ３×１０２０ｃｍ−３未満である第一のｎ型ＩＩＩ族窒化物半導体層１０２、キャリア濃度が５×１０１７ｃｍ−３以上で且つ１×１０１９ｃｍ−３未満である第二のｎ型ＩＩＩ族窒化物半導体層１０３、ＩＩＩ族窒化物半導体で構成される発光層１０４、及び、ｐ型ＩＩＩ族窒化物半導体層１０５、が順に積層された積層体構造を備え、前記第一のｎ型ＩＩＩ族窒化物半導体層１０２と前記第二のｎ型ＩＩＩ族窒化物半導体層１０３との界面の凹凸の高低差は、前記第二のｎ型ＩＩＩ族窒化物半導体層１０３と前記発光層１０４との界面の凹凸の高低差よりも大である。【選択図】図２

Description

本発明は、発光ダイオード素子、及び発光ダイオード素子の製造方法に関する。

窒化ガリウム（ＧａＮ）に代表されるＩＩＩ族窒化物系化合物半導体、いわゆる窒化物半導体は、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）及びパワーデバイス等の新しいデバイスの材料として注目を集めている。窒化物半導体は、一般式がＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される、ＩＩＩ族元素であるインジウム（Ｉｎ）、ガリウム（Ｇａ）及びアルミニウム（Ａｌ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。

従来、ＩＩＩ族窒化物半導体デバイスを形成する基板としては、サファイアやＳｉ等の異種基板が用いられているが、これらの異種基板上に形成したＩＩＩ族窒化物半導体薄膜は転位密度が高く、窒化物半導体本来の物理的なポテンシャルを発揮できていない。当該の異種基板と比較してより転位密度の低いＧａＮ基板が製品化されているが、いまだ転位密度や当該基板の結晶方位のばらつきが大きく、加えて高価であるという課題がある。

現在、窒化物系のＬＥＤには主にサファイア基板を下地基板に用いたものと、ＧａＮ基板を下地基板に用いたものが存在する。Ｓｉ基板はＬＥＤの発光波長を透過しないため、ＬＥＤ用途ではほとんど使用されていない。最も一般的に使用されているサファイア基板の場合、基板が絶縁性であること、及び熱伝導率が高くないことから、片側面にｐ側オーミック電極とｎ側オーミック電極を形成したフリップチップ構造を取ることが一般的である（例えば、特許文献１を参照）。

特許第４１１８３７０号

しかしながら、従来の構成のフリップチップ型の発光ダイオード素子にも課題がある。この種の発光ダイオード素子においては、発光ダイオード素子を動作させる際に、動作電流を、ｎ−ＧａＮ層内を横方向（層の積層方向に対して直交する方向を表す。以下同じ）に通流させる。従って、この種の発光ダイオード素子においては、当該動作電流を通流させる際に、ｎ−ＧａＮ層の抵抗率に依拠した比較的大きな直列抵抗（以下、「横方向抵抗」とも称する）が付加されてしまい、結果として動作電圧が増大してしまうおそれがある。

本発明は、上記のような課題を解決するもので、横方向抵抗の低減を可能とするフリップチップ型の発光ダイオード素子、及び発光ダイオード素子の製造方法を提供することを目的とする。

前述した課題を解決する主たる本発明は、
フリップチップ型の発光ダイオード素子であって、
キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満である第一のｎ型ＩＩＩ族窒化物半導体層、
キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満である第二のｎ型ＩＩＩ族窒化物半導体層、
ＩＩＩ族窒化物半導体で構成される発光層、及び、
ｐ型ＩＩＩ族窒化物半導体層、が順に積層された積層体構造を備え、
前記第一のｎ型ＩＩＩ族窒化物半導体層と前記第二のｎ型ＩＩＩ族窒化物半導体層との界面の凹凸の高低差は、前記第二のｎ型ＩＩＩ族窒化物半導体層と前記発光層との界面の凹凸の高低差よりも大である、
発光ダイオード素子である。

又、他の局面では、
フリップチップ型の発光ダイオード素子の製造方法であって、
ファセット成長が優先的に生ずる条件下で、キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満となるように、第一のｎ型ＩＩＩ族窒化物半導体層を下地基板上に形成する工程と、
平坦成長が優先的に生ずる条件下で、キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満となるように、第二のｎ型ＩＩＩ族窒化物半導体層を前記第一のｎ型ＩＩＩ族窒化物半導体層上に形成する工程と、
ＩＩＩ族窒化物半導体で構成される発光層を前記第二のｎ型ＩＩＩ族窒化物半導体層上に形成する工程と、
ｐ型ＩＩＩ族窒化物半導体層を前記発光層上に形成する工程と、
を備える、発光ダイオード素子の製造方法である。

本発明の発光ダイオード素子によれば、横方向抵抗を大きく低減することが可能であり、動作電圧の低いより高効率なＬＥＤを実現できる。

本発明の一実施形態に係る発光ダイオード素子を構成する積層体構造を示す図 本発明の一実施形態に係るフリップチップ型の発光ダイオード素子の全体構成を示す図 本発明の一実施形態に係るＬＥＤ構造の形成工程を示すフローチャート ｎ型ＩＩＩ族窒化物半導体層における、キャリア濃度と移動度及び抵抗率との関係を示す図 本発明の一実施形態に係る発光ダイオード素子の形成工程を示すフローチャート カソードルミネッセンス観察により、第二のｎ型ＧａＮ層と第一のｎ型ＧａＮ層の両方が露出した表面を観察した観察結果の一例を示す図 本発明の一実施形態に係る発光ダイオード素子の電流−電圧特性を示す図 本発明の変形例１に係る発光ダイオード素子の構成を示す図 本発明の変形例２に係る発光ダイオード素子の構成を示す図

以下、本発明の実施の形態について図面を参照しながら説明する。

［発光ダイオード素子の構成］
図１は、一実施形態に係る発光ダイオード素子を構成する積層体構造（以下、「ＬＥＤ構造」とも称する）１００を示す図である。

図１において、１０１はＩＩＩ属窒化物とは異種の材料からなる下地基板（異種材料基板）、１０２は第一のｎ型ＩＩＩ族窒化物半導体層、１０３は第二のｎ型ＩＩＩ族窒化物半導体層、１０４は発光層、１０５はｐ型ＩＩＩ族窒化物半導体層である。

本実施形態に係るＬＥＤ構造１００は、下地基板１０１上に、第一のｎ型ＩＩＩ族窒化物半導体層１０２、第二のｎ型ＩＩＩ族窒化物半導体層１０３、発光層１０４、及び、ｐ型ＩＩＩ族窒化物半導体層１０５が順に積層されて構成されている。

「ＩＩＩ族窒化物半導体」とは、ＧａＮ、ＡｌＮ、及びＩｎＮ、のいずれか１つ、又はこれらの混合物から構成される構造体を意味する。

下地基板１０１は、窒化物半導体の種基板であり、例えば、サファイア基板が用いられる。但し、下地基板１０１としては、その他、ＳｉＣ、ＺｎＯ、Ｇａ_２Ｏ_３、又はＳｃＡｌＭｇＯ_４等の発光層１０４からの光に透光性を有する酸化物透明基板を用いることができる。

尚、ＩＩＩ属窒化物半導体としてＧａＮを用いる場合には、下地基板１０１としてはＳｃＡｌＭｇＯ_４が好適である。ＳｃＡｌＭｇＯ_４は、ＧａＮと格子不整合（（ＧａＮの格子定数−ＳｃＡｌＭｇＯ_４の格子定数）／ＧａＮの格子定数×１００％にて表される）が−１．５％と小さいため、より欠陥の少ない高品質なＧａＮを形成することが可能である。その際、下地基板１０１としては、ＳｃＡｌＭｇＯ_４に代えて、一般式ＲＡＭＯ_４で表される単結晶体（ここで、一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙ、及びランタノイド系元素からなる群から選択される一つ又は複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、Ｇａ、及びＡｌからなる群から選択される一つ又は複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、Ｚｎ、及びＣｄからなる群から選択される一つ又は複数の二価の元素を表す）からなるＲＡＭＯ_４基板を用いてもよい。

第一のｎ型ＩＩＩ族窒化物半導体層１０２は、キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満のｎ型ＩＩＩ族窒化物半導体層である。本実施形態に係る第一のｎ型ＩＩＩ族窒化物半導体層１０２としては、ｎ型ＧａＮが用いられている（以下、「第一のｎ型ＧａＮ層１０２」とも称する）。

第二のｎ型ＩＩＩ族窒化物半導体層１０３は、第一のｎ型ＩＩＩ族窒化物半導体層１０２よりもキャリア濃度が低く、キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満のｎ型ＩＩＩ族窒化物半導体層である。本実施形態に係る第二のｎ型ＩＩＩ族窒化物半導体層１０３としては、ｎ型ＧａＮが用いられている（以下、「第二のｎ型ＧａＮ層１０３」とも称する）。

発光層１０４は、第二のｎ型ＩＩＩ族窒化物半導体層１０３よりも小さいバンドギャップを有するＩＩＩ族窒化物半導体からなる。発光層１０４は単層のバルク層であっても、量子井戸構造のような多層構造であってもよい。本実施形態に係る発光層１０４としては、ＩｎＧａＮ層が用いられている。

尚、第一のｎ型ＩＩＩ族窒化物半導体層１０２と第二のｎ型ＩＩＩ族窒化物半導体層１０３とは、異なる成長条件にて結晶成長させられている（詳細は後述）。これにより、第一のｎ型ＩＩＩ族窒化物半導体層１０２と第二のｎ型ＩＩＩ族窒化物半導体層１０３との界面の凹凸の高低差は、第二のｎ型ＩＩＩ族窒化物半導体層１０３と発光層１０４との界面の凹凸の高低差よりも大きくなっている。

ｐ型ＩＩＩ族窒化物半導体層１０５は、発光層１０４よりもバンドギャップの大きいｐ型ＩＩＩ族窒化物半導体で構成される。本実施形態に係るｐ型ＩＩＩ族窒化物半導体層１０５としては、ｐ型ＧａＮが用いられている（以下、「ｐ型ＧａＮ層１０５」とも称する）。

尚、ＬＥＤ構造１００としては、更に、第二のｎ型ＩＩＩ族窒化物半導体層１０３と発光層１０４の間に、アンドープのＩＩＩ族窒化物半導体層が接続層として挿入されてもよい（図示せず）。又、ｐ型ＩＩＩ族窒化物半導体層１０５の表面にコンタクト層として、高濃度ｐ型ＩＩＩ族窒化物半導体層（例えば、Ｍｇを１×１０^２０ｃｍ^−３ドープしたｐ＋ＧａＮ層。図示せず）が積層されてもよい。

図２は、本実施形態に係るフリップチップ型の発光ダイオード素子２００の全体構成を示す図である。

図２において、２０６は絶縁膜からなる保護膜、２０７はｎ側オーミック電極、２０８はｐ側オーミック電極、２０９はパッド電極、２１０はサブマウント側電極、２１１はサブマウント基板である。

ｎ側オーミック電極２０７とｐ側オーミック電極２０８は、ＬＥＤ構造１００の同一面側に配設されている。

ｎ側オーミック電極２０７は、第一のｎ型ＩＩＩ族窒化物半導体層１０２又は第二のｎ型ＩＩＩ族窒化物半導体層１０３の少なくとも一方とオーミック接触する。本実施形態においては、ｎ側オーミック電極２０７とＬＥＤ構造１００との接触面は、第一のｎ型ＩＩＩ族窒化物半導体層１０２と第二のｎ型ＩＩＩ族窒化物半導体層１０３との界面の領域に位置しており、ｎ側オーミック電極２０７は、第一のｎ型ＩＩＩ族窒化物半導体層１０２と第二のｎ型ＩＩＩ族窒化物半導体層１０３の両方とオーミック接触する構成となっている。

ｐ側オーミック電極２０８は、ｐ型ＩＩＩ族窒化物半導体層１０５とオーミック接触する。

［発光ダイオード素子の製造工程］
（結晶成長工程）
次に、図１、図３、図４を参照して、ＬＥＤ構造１００を形成するための結晶成長工程について詳述する。

図３は、ＬＥＤ構造１００の形成工程を示すフローチャートである。

まず、下地基板１０１として、（０００１）面が主面のサファイア基板を準備する（ステップＳ１）。尚、サファイア基板としては、（０００１）面に対して主面が０〜５°程度傾斜しているオフ角基板が用いられてもよい。

次に、下地基板１０１上に、第一のｎ型ＧａＮ層１０２を形成する（ステップＳ２）。

本工程におけるＧａＮの結晶成長手法としては、ＨＶＰＥ法（Hydride Vapor Phase Epitaxy：ハイドライド気相成長法）もしくはＯＶＰＥ（Oxide Vapor Phase Epitaxy：酸化物気相成長法）等の気相成長法を用いることができる。本実施形態においては、ＨＶＰＥ法を用いて成長を行った。ここで、ＩＩＩ族原料としては、金属ガリウム（Ｇａ）を塩化水素（ＨＣｌ）ガスに反応させたＧａＣｌを、使用している。又、Ｖ族原料としては、アンモニア（ＮＨ_３）ガスを用い、キャリアガスとしては、水素（Ｈ_２）及び窒素（Ｎ_２）を用いている。又、ｎ型のドナー不純物原料としては、酸素（Ｏ_２）ガス又はジクロロシラン（ＳｉＨ_２Ｃｌ_２）を用いている。

本工程においては、まず、ＨＶＰＥ炉内に導入された下地基板１０１に対して、約５００℃にて３０分間、水素雰囲気中で熱クリーニングを行う。これにより下地基板１０１の表面に付着しているカーボン系の汚れ等が取り除かれる。その後、そのまま５００℃で、下地基板１０１上に、アモルファス状の低温バッファ層（図示せず）を約５０ｎｍ堆積する。バッファ層の膜厚は、成長時間、成長温度、及び供給するＩＩＩ族原料の比率にて調整が可能である。そして、バッファ層成長後、基板温度を約１０００℃まで昇温させ、バッファ層を再結晶化させて、本成長のための結晶核を形成する。その後、１０００〜１１００℃で第一のｎ型ＧａＮ層１０２を積層する。

バッファ層から第一のｎ型ＧａＮ層１０２を成長させる際には、第一のｎ型ＧａＮ層１０２の表面が凹凸の大きい３次元成長となるように成長条件を適時調整する（ファセット成長とも称される）。ファセット成長とは、いわゆる主面（０００１）以外の斜面（ファセット面）を形成しながら成長する方が、結晶成長が安定するような成長条件であり、成長温度や成長レート、Ｖ／ＩＩＩ比（Ｖ族原料とＩＩＩ族原料の比率）等を変化させることでファセット成長が生ずるように調整可能である。一般的には、低成長温度、高成長レート、高Ｖ／ＩＩＩ比の方向へ成長条件を持っていくことでファセット成長が実現しやすくなる。本実施形態では、成長温度：１０００℃、成長レート：２００μｍ／ｈ、Ｖ／ＩＩＩ比：１００の条件を用いた。又、下地基板１０１の表面にあらかじめ凹凸構造を形成しておくことで、第一のｎ型ＧａＮ層１０２における凹凸成長を促進することも可能である。

ファセット成長は、ＧａＮ層がドーパント不純物の取り込み効率を大きくできるという特徴を有する。通常の平坦成長（ｃ面成長）は、たとえば、ＧａＮ層内にドーパント不純物（例えば、Ｓｉ）を１０^１８ｃｍ^−３以上ドープすると結晶性の低下を招きやすい。この点、本願の発明者らの検討の結果、ファセット成長の場合には、ＧａＮ層の結晶性を低下させることなく、ＧａＮ層内により多くのドーパント不純物、例えば、１×１０^１９ｃｍ^−３以上までドープすることが可能であることが明らかとなった。特に、軽元素である酸素（Ｏ）をドナー不純物として用いる場合には、不純物濃度をより高濃度にすることが可能である。

本実施形態では、第一のｎ型ＧａＮ層１０２の平均厚みは３０μｍとし、凹凸の高低差は５μｍ程度になるように成長条件を調整した。

第一のｎ型ＧａＮ層１０２の厚みは１０μｍ以上で且つ１００μｍ以下が好ましく、３０μｍ以上で且つ８０μｍ以下がより好ましい。このような厚みとすることで従来のＭＯＣＶＤのみで形成したＬＥＤ構造（従来のＬＥＤ構造におけるｎ型層の厚みは１０μｍ程度）よりも十分に低抵抗なｎ型層とすることができる。又、市販の導電性ＧａＮ基板を用いた場合と比べても同等以上の低抵抗なｎ型層を実現することができる。

第一のｎ型ＧａＮ層１０２の凹凸の高低差は、１μｍ以上で且つ１０μｍ以下が好ましい。尚、ここで言う凹凸の高低差は、個々のファセット成長領域の凹凸の高低差（例えば、ＰＶ値）を意味する。ファセット成長の場合、通常、ひとつのファセット成長領域とその高低差のサイズ比は概ね１対１に近くなる。しかしながら、個々の成長領域の凹凸の高低差が１μｍよりも小さいとファセットを保つことが困難となり、成長条件のわずかな揺らぎ等に起因して、ノンファセット成長（即ち、横方向の成長が優先された成長）に変化してしまうおそれがある。一方、個々のファセットを１０μｍよりも大きくすると、凹凸も大きくなるが、第一のｎ型ＧａＮ層１０２に続く第二のｎ型ＧａＮ層１０３を積層する際に平坦化するのが困難になる。

第一のｎ型ＧａＮ層１０２には、例えば、ｎ型不純物として酸素（Ｏ）を２×１０^１９ｃｍ^−３の濃度でドープする。ドープするｎ型不純物としては、ジクロロシラン（ＳｉＨ_２Ｃｌ_２）を用いて珪素（Ｓｉ）を添加してもよいが、Ｓｉをドープすると、５×１０^１８ｃｍ^−３以上の濃度では結晶性の劣化が見られることがある。そのため、ｎ型不純物を高濃度にドープすることを考慮すると、酸素（Ｏ）の方が適しているといえる。既に述べたが、酸素（Ｏ）と珪素（Ｓｉ）のいずれをドープする場合であっても、ファセット成長を用いて第一のｎ型ＧａＮ層１０２を形成することで、結晶品質の低下なく、１×１０^１９ｃｍ^−３以上のドープが可能である。

第一のｎ型ＧａＮ層１０２を形成する際に生じさせるファセット面としては、（１１−２２）又は（１−１０２）であれば容易に生じさせることができるが、他の高次のファセット面においても不純物の取り込み増大効果は見られるため、他のファセット面であってもよい。又、ファセット面の単一化は特に必要ない。

次に、第一のｎ型ＧａＮ層１０２上に、第二のｎ型ＧａＮ層１０３を形成する（ステップＳ３）。

本実施形態に係る第二のｎ型ＧａＮ層１０３は、第一のｎ型ＧａＮ層１０２と同様に、ＨＶＰＥ法を用いて形成されている。

但し、本工程においては、第一のｎ型ＧａＮ層１０２の表面の凹凸を徐々に低減するように、即ち、第二のｎ型ＧａＮ層１０３の表面が平坦になるように、第二のｎ型ＧａＮ層１０３を成長させる（平坦成長とも称される）。尚、当該平坦成長は、ノンファセット成長である。第二のｎ型ＧａＮ層１０３を形成した後の表面の凹凸の高低差は、少なくとも５００ｎｍ以下となるようにし、１００ｎｍ以下であればより好ましい。特に、第二のｎ型ＩＩＩ族窒化物半導体層１０３と発光層１０４との界面の凹凸の高低差が、平面視で１０μｍ^２の領域内で１００ｎｍ未満であるような構成であれば、発光層１０４の品質向上の点で、好適である。

既に述べたように、ＩＩＩ族窒化物半導体層においては、成長温度や成長レート、Ｖ／ＩＩＩ比（Ｖ族原料とＩＩＩ族原料の比率）等を変化させることで成長モードの調整が可能である。一般的には、高成長温度、低成長レート、低Ｖ／ＩＩＩ比の方向へ成長条件を持っていくことで平坦成長が実現しやすくなる。本実施形態では、成長温度：１０００℃、成長レート：１００μｍ／ｈ、Ｖ／ＩＩＩ比：２０の条件で、第二のｎ型ＧａＮ層１０３を成長させた。第二のｎ型半導体層には、ｎ型のドナー不純物として珪素（Ｓｉ）を１×１０^１８ｃｍ^−３ドープした。但し、ｎ型不純物としては酸素（Ｏ）が用いられてもよい。

第二のｎ型ＧａＮ層１０３は、次工程の発光層１０４を形成する下地を平坦にする役割を有する。仮に、第二のｎ型ＧａＮ層１０３をファセット成長させた場合、次工程で形成する発光層１０４から放射する放射光に、第二のｎ型ＧａＮ層１０３のファセット面に連動した波長分布が生じてしまい、発光層１０４から放射する放射光を、単一波長（ここでの単一波長の波長スペクトルとは、レーザーのような完全に単一の波長スペクトルではなく、一般的はＬＥＤの単一ピ−クの発光スペクトルを意味する。）とすることができない。これは、第二のｎ型ＧａＮ層１０３のファセット面の面方位により、発光層１０４内において、当該発光層１０４の材質であるＩｎＧａＮ層のうちのＩｎ又はその他の不純物の取り込み量が変化してしまうためである。

以上の理由から、第二のｎ型ＧａＮ層１０３の表面を平坦にすることは非常に重要である。

尚、発光層１０４として、ＩｎＧａＮに代えて、ＡｌＧａＮ、ＡｌＩｎＮ若しくはＡｌＩｎＧａＮ等の多元系の材料、又は、ＧａＮやＡｌＮ等の材料を用いる場合でも、下地の第二のｎ型ＧａＮ層１０３の表面を平坦にすることは効果的である。発光層１０４がこれらの材料で形成される場合であっても、同様に、下地の第二のｎ型ＧａＮ層１０３のファセット面の面方位に起因して、発光層１０４内におけるＩＩＩ族元素の取り込み効率や不純物の取り込み効率が変化するためである。

次に、第二のｎ型ＧａＮ層１０３上に、発光層１０４を形成する（ステップＳ４）。

本実施形態では、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）にて、発光層１０４を形成する。ＩＩＩ族原料としては、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）等を用い、Ｖ族原料としてはアンモニア（ＮＨ_３）ガスを用いている。キャリアガスとしては水素（Ｈ_２）又は窒素（Ｎ_２）を用いている。又、ｐ型のアクセプター不純物としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いている。尚、本実施形態に係る発光層１０４は、例えば、ＩｎＧａＮを含む量子井戸構造となるように形成されている。

最後に、発光層１０４上に、ｐ型ＧａＮ層１０５を形成する（ステップＳ５）。

本実施形態では、発光層１０４と同様に、ＭＯＣＶＤ法を用いて、ｐ型ＧａＮ層１０５を形成する。例えば、ＧａＮ層を形成する際に、当該ＧａＮ層内にマグネシウム（Ｍｇ）を１×１０^１９ｃｍ^−３ドープすることによって、ｐ型ＧａＮ層１０５を形成する。

以上のようにして、ＰＮ接合型のＬＥＤ構造１００を形成する。

ここで、第一のｎ型ＧａＮ層１０２のキャリア濃度は、１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満であることが好ましい。

図４は、ｎ型ＩＩＩ族窒化物半導体層における、キャリア濃度と移動度及び抵抗率との関係を示す図である。尚、図４は、ｎ型ＩＩＩ族窒化物半導体層に対するｎ型ドーパントとして酸素（Ｏ）を用いた場合の関係を示している。

図４において、●印はｎ型ＩＩＩ族窒化物半導体層の抵抗率（Ω・ｃｍ）の測定値をプロットしたものであり、◇印はｎ型ＩＩＩ族窒化物半導体層の移動度（ｃｍ^−２／Ｖｓ）の測定値をプロットしたものである。又、図４中には、各プロットを結んだグラフを示している。

ｎ型ＩＩＩ族窒化物半導体層においては、一般に、キャリア濃度を大きくするほど抵抗率は下がる傾向にあるが、ある程度以上のキャリア濃度を超えると移動度が大きく低下する。そのため、ｎ型ＩＩＩ族窒化物半導体層の抵抗率は、特定のキャリア濃度で極小値となる。ｎ型ドーパントを酸素（Ｏ）とした場合には、図４のように１０^１９ｃｍ^−３台で極小値を持つことがわかる。一方、３×１０^２０ｃｍ^−３を超えてドープした場合には、移動度が理論値（点線）に比べて３桁近く下がってしまい、ｎ型ＩＩＩ族窒化物半導体層の抵抗率の増大を招いていることがわかる。これは、ｎ型ＩＩＩ族窒化物半導体層内の不純物量が多くなると、結晶品質が低下し、電子散乱が増加するためと考えられる。

この点、第一のｎ型ＧａＮ層１０２のキャリア濃度を、１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満とすることによって、第一のｎ型ＧａＮ層１０２の抵抗率を可能な限り低減することが可能である。

一方、第二のｎ型ＩＩＩ族窒化物半導体層１０３のキャリア濃度は、５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満であることが好ましい。

第二のｎ型ＩＩＩ族窒化物半導体層１０３は、上記したように、表面が平坦になるように成長させる必要があるため、第二のｎ型ＩＩＩ族窒化物半導体層１０３を成長させる際の不純物の取り込み効率の低下は避けられない。そのため、第二のｎ型ＩＩＩ族窒化物半導体層１０３の結晶品質を低下させることなく添加できるドープ量の上限は、１×１０^１９ｃｍ^−３である。第二のｎ型ＩＩＩ族窒化物半導体層１０３内の不純物量を１×１０^１９ｃｍ^−３以上に多くしようとすると、第二のｎ型ＩＩＩ族窒化物半導体層１０３内に微小なピット（穴状の凹部）が形成される等の結晶品質の低下につながる。そして、これに起因して移動度の低下及び抵抗率の増大につながる。又、ドープ量が５×１０^１７ｃｍ^−３より少ないと、第二のｎ型ＩＩＩ族窒化物半導体層１０３の層自体の抵抗率が増大してしまうため好ましくない。

この点、第二のｎ型ＩＩＩ族窒化物半導体層１０３のキャリア濃度を、５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満とすることによって、第二のｎ型ＩＩＩ族窒化物半導体層１０３の表面の平坦性を確保しつつ、当該第二のｎ型ＩＩＩ族窒化物半導体層１０３の抵抗率を低減することが可能である。

他方、第二のｎ型ＩＩＩ族窒化物半導体層１０３内の発光層１０４に近い位置のキャリア濃度を減少させてもよい。例えば、第一のｎ型ＩＩＩ族窒化物半導体層１０２に近い位置においては、キャリア濃度を５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満とし、発光層１０４に近い位置においては、キャリア濃度を５×１０^１７ｃｍ^−３以上で且つ５×１０^１８ｃｍ^−３未満とする。又、第一のｎ型ＩＩＩ族窒化物半導体層１０２から発光層１０４に向けて第二のｎ型ＩＩＩ族窒化物半導体層１０３中のキャリア濃度を徐々に減少させてもよい。これらの場合、第二のｎ型窒化物半導体層１０３は多層構造をとることになる。

尚、上記工程では、ＨＶＰＥ法による第一及び第二のｎ型ＩＩＩ族窒化物半導体層１０２、１０３の結晶成長工程とＭＯＣＶＤ法による発光層１０４の結晶成長工程を、２回に分けて別の装置で実施したが、ＭＯ原料とＧａ原料及びＨＣｌガスの両方を備えたＭＯ−ＨＶＰＥ設備を用意すれば、一度の育成でＬＥＤ構造１００を形成することも可能である。

（発光ダイオード素子の形成工程）
次に、図２、図５、図６を参照して、上記の手法で形成されたＬＥＤ構造１００から、発光ダイオード素子２００を形成する工程について詳述する。

図５は、発光ダイオード素子２００の形成工程を示すフローチャートである。

まず、ＬＥＤ構造１００のｐ型ＧａＮ層１０５上を覆うようにレジスト膜を形成し、フォトリソグラフィによりパターニングにて、ｎ側オーミック電極２０７を形成する領域のみを露出させる（ステップＳ１１）。

次に、ｎ側オーミック電極２０７を形成する領域のみが露出した状態で、ＬＥＤ構造１００のｐ型ＧａＮ層１０５、発光層１０４、第二のｎ型ＧａＮ層１０３の一部、及び第一のｎ型ＧａＮ層１０２の一部を、ドライエッチングにて除去する（ステップＳ１２）。尚、ドライエッチングとしては、例えば、Ｃｌ_２又はＢＣｌ_３等の塩素系ガスを用いたＩＣＰドライエッチング等を用いればよい。

ここでは、ｎ側オーミック電極２０７を形成する面を、図２に示したように第二のｎ型ＧａＮ層１０３の一部及び第一のｎ型ＧａＮ層１０２の一部の両方が露出した面とした。このようにすることで、高キャリア濃度で低抵抗の第一のｎ型ＧａＮ層１０２とｎ側オーミック電極２０７を接触させることが可能である。つまり、これによって、ｎ側オーミック電極２０７のコンタクト抵抗を低くしつつ、且つ、ｎ側オーミック電極２０７下部の第一のｎ型ＧａＮ層１０２の厚みを十分に確保できるため、トータルのデバイス抵抗を最小とすることが可能である。換言すると、ｎ側オーミック電極２０７が第一のｎ型ＧａＮ層１０２に接触していない場合は、コンタクト抵抗が若干増大してしまう。一方で、完全に第一のｎ型ＧａＮ層１０２のみとなるまで掘り込んでしまうと、ｎ側オーミック電極２０７直下の第一のｎ型ＧａＮ層１０２の層厚みが減少してしまうため、抵抗増大につながってしまう。

尚、第一のｎ型ＧａＮ層１０２のキャリア濃度は、第二のｎ型ＧａＮ層１０３のキャリア濃度の５〜１０倍程度となっているため、第一のｎ型半導体層１０２が、ｎ側オーミック電極２０７の全面積のうち半分程度と接触していれば、ｎ側オーミック電極２０７の抵抗低減効果が得られる。

本工程において、ドライエッチングによる掘り量は、例えば、エッチング表面を電子顕微鏡（ＳＥＭ）により観察したり、カソードルミネッセンス（ＣＬ）により観察したりすることにより、確認することができる。

図６は、カソードルミネッセンス観察により、第二のｎ型ＧａＮ層１０３と第一のｎ型ＧａＮ層１０２の両方が露出した表面を観察した観察結果の一例を示す図である。カソードルミネッセンス観察では、高キャリア濃度領域５０１は明るい領域、低キャリア濃度領域５０２は暗い領域として観察されるため、これにより第二のｎ型ＧａＮ層１０３の露出領域と第一のｎ型ＧａＮ層１０２の露出領域とを区別することができる。

次に、レジスト膜を除去し、ＬＥＤ構造１００の表面側全体に、ＳｉＯ_２からなる保護膜２０６をプラズマＣＶＤにて成膜する（ステップＳ１３）。尚、保護膜２０６の成膜は、常圧ＣＶＤやスパッタ成膜でも可能である。又、保護膜２０６の厚みは十分に絶縁が確保できればよく、１００〜５００ｎｍ程度が好ましく、例えば２００ｎｍとする。

次に、ＬＥＤ構造１００の第二のｎ型ＧａＮ層１０３上にｎ側オーミック電極２０７を形成する（ステップＳ１４）。この際には、ｎ側オーミック電極２０７を形成する領域のみが露出するように、フォトリソグラフィによりレジスト膜をパターニングした後、保護膜２０６を緩衝フッ酸（ＢＨＦ）溶液によるウェットエッチングにより除去し、第二のｎ型ＧａＮ層１０３の一部及び第一のｎ型ＧａＮ層１０２の一部が露出した表面にＴｉ／Ａｌ／Ａｕからなるｎ側オーミック電極２０７を形成する。

続いて、ＬＥＤ構造１００のｐ型ＧａＮ層１０５上に、ｐ側オーミック電極２０８を形成する（ステップＳ１５）。この際にも、ｎ側オーミック電極２０７の形成プロセスと同様に、フォトリソグラフィによるレジスト膜のパターニングと、緩衝フッ酸溶液による保護膜２０６のウェットエッチングを行った後に、Ａｇ／Ｔｉ／Ａｕからなるｐ側オーミック電極２０８をｐ型ＧａＮ層１０５上に形成する。

尚、フリップチップ型のＬＥＤの場合、ｐ側オーミック電極２０８としては、反射率の高い材料が用いられることが好ましく、例えば、Ａｇを主とした材料を用いられる。但し、Ａｇ単体の場合、耐熱性や耐蝕性に課題があるため、微量な添加物を加えたＡｇ合金を用いてもよい。

次に、ｎ側オーミック電極２０７及びｐ側オーミック電極２０８上に、Ａｕメッキにてパッド電極２０９を形成する（ステップＳ１６）。Ａｕメッキの厚みは、１０μｍ以上１００μｍ以下が好ましく、本実施形態では３０μｍとした。

次に、ブレードダイシングにより、各別のＬＥＤチップに分割する（ステップＳ１７）。そして、当該ＬＥＤチップを、パッド電極２０９がサブマウント側電極２１０と接続するようにサブマウント基板２１１上に搭載する。

このようにして、フリップチップ型の発光ダイオード素子２００が作製される。

［効果］
以上のように、本実施形態に係るフリップチップ型の発光ダイオード素子２００は、キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満である第一のｎ型ＩＩＩ族窒化物半導体層１０２、キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満である第二のｎ型ＩＩＩ族窒化物半導体層１０３、ＩＩＩ族窒化物半導体で構成される発光層１０４、及び、ｐ型ＩＩＩ族窒化物半導体層１０５、が順に積層された積層体構造（ＬＥＤ構造）１００を備え、第一のｎ型ＩＩＩ族窒化物半導体層１０２と第二のｎ型ＩＩＩ族窒化物半導体層１０３の界面の凹凸の高低差は、第二のｎ型ＩＩＩ族窒化物半導体層１０３と発光層１０４との界面の凹凸の高低差よりも大である構成となっている。

従って、本実施形態に係る発光ダイオード素子２００によれば、発光層１０４の品質を劣化させることなく、従来技術に係る発光ダイオード素子と比較して、ｎ型半導体層の厚みを５倍以上まで厚くし、且つ、ｎ型半導体層の抵抗率を１／１０以下まで低減することができる。これによって、良好な発光特性を実現しつつ、従来技術に係る発光ダイオード素子と比較して、ｎ型半導体層による直列抵抗成分（即ち、横方向抵抗）を、１／５０以下まで低減することが可能である。

図７は、本実施形態に係る発光ダイオード素子２００の電流−電圧特性を示す図である。

図７から分かるように、本実施形態に係る発光ダイオード素子２００においては、従来技術に係る発光ダイオード素子と比較して、定電流時の動作電圧が低くなっている。換言すると、本実施形態に係る発光ダイオード素子２００によれば、より高効率なＬＥＤを実現することができる。

又、本実施形態に係る発光ダイオード素子２００によれば、異種基板を用いてＬＥＤを構成することができるため、低コスト化にも資する。

（変形例１）
図８は、変形例１に係る発光ダイオード素子２００の構成を示す図である。

変形例１に係る発光ダイオード素子２００は、ｎ側オーミック電極２０７を形成する面を、第二のｎ型ＧａＮ層１０３のみが露出する面としている点で、上記実施形態と相違する。

図８においては、上記エッチング工程（ステップＳ１２）におけるドライエッチングによる掘り込みを少なくし、ｎ側オーミック電極２０７を形成する面を、第二のｎ型ＧａＮ層１０３中としている。例えば、ドライエッチングによる掘り込み段差を小さくしたい場合等は、このような構造を取ることも可能である。

本変形例に係る発光ダイオード素子２００においては、ｎ型半導体層が厚膜化することによる抵抗の低減が可能である。但し、一方で、ｎ側オーミック電極２０７のコンタクト抵抗が若干高くなる傾向がある。従って、変形例１の構成とする場合には、第二のｎ型ＧａＮ層１０３のキャリア濃度を出来るだけ高くした方が好ましく、例えば、１×１０^１９ｃｍ^−３にできるだけ近づけるのが望ましい。

（変形例２）
図９は、変形例２に係る発光ダイオード素子２００の構成を示す図である。

変形例２に係る発光ダイオード素子２００は、ｎ側オーミック電極２０７を形成する面を、第一のｎ型ＧａＮ層１０２のみが露出する面としている点で、上記実施形態と相違する。

図９においては、ｎ側オーミック電極２０７を形成する面を第一のｎ型ＧａＮ層１０２中としている。例えば、第一のｎ型ＧａＮ層１０２の厚みが十分に厚い場合や、凹凸が小さく界面でエッチングを止めにくい場合等は、このような構造とすることでプロセス工程を簡便にできる。

本変形例に係る発光ダイオード素子２００においては、ｎ側オーミック電極２０７のコンタクト抵抗を最も低減することが可能である。但し、一方で、ｎ側オーミック電極２０７直下の第一のｎ型ＧａＮ層１０２による基板抵抗は層の厚みが減少するため若干増大する。従って、変形例２の構成とする場合には、第一のｎ型ＧａＮ層１０２の厚みを出来るだけ厚くした方が厚みの減少による抵抗の増大を最小限に出来るため、例えば、１００μｍとするのが望ましい。

（変形例３）
上記実施形態では、第二のｎ型ＧａＮ層１０３を、一回の結晶成長プロセスにて形成する態様を示した。しかしながら、第一のｎ型ＧａＮ層１０２の凹凸が非常に大きい場合等は、第二のｎ型ＧａＮ層１０３の表面を完全な平坦面とすることは難しく、当該第二のｎ型ＧａＮ層１０３を形成した後に数百ｎｍ程度の凹凸が残ることが懸念される。又、平坦化のために第二のｎ型ＧａＮ層１０３の厚みが厚くなりすぎたりすることが懸念される。

そこで、第二のｎ型ＧａＮ層１０３の形成途中で、第二のｎ型ＧａＮ層１０３に対して機械研磨やＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を実施してもよい。例えば、第二のｎ型ＧａＮ層１０３をＨＶＰＥ法で結晶成長した後、機械研磨を行って、再度、ＭＯＣＶＤ法等により、第二のｎ型ＧａＮ層１０３を結晶成長させてもよい。

このような構成とすることで、第一のｎ型半導体層１０２の表面に形成された凹凸を低減することができる。換言すると、これによって、発光層１０４の結晶品質を向上させることができるため、発光層１０４の発光特性の向上を図ることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本発明の発光ダイオード素子によれば、横方向抵抗を大きく低減することが可能であり、動作電圧の低いより高効率なＬＥＤを実現できる。

１００ ＬＥＤ構造
１０１ 下地基板
１０２ 第一のｎ型ＩＩＩ族窒化物半導体層
１０３ 第二のｎ型ＩＩＩ族窒化物半導体層
１０４ 発光層
１０５ ｐ型ＩＩＩ族窒化物半導体層
２００ 発光ダイオード素子
２０６ 保護膜
２０７ ｎ側オーミック電極
２０８ ｐ側オーミック電極
２０９ パッド電極
２１０ サブマウント側電極
２１１ サブマウント基板

Claims (9)

1. フリップチップ型の発光ダイオード素子であって、
   キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満である第一のｎ型ＩＩＩ族窒化物半導体層、
   キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満である第二のｎ型ＩＩＩ族窒化物半導体層、
   ＩＩＩ族窒化物半導体で構成される発光層、及び、
   ｐ型ＩＩＩ族窒化物半導体層、が順に積層された積層体構造を備え、
   前記第一のｎ型ＩＩＩ族窒化物半導体層と前記第二のｎ型ＩＩＩ族窒化物半導体層との界面の凹凸の高低差は、前記第二のｎ型ＩＩＩ族窒化物半導体層と前記発光層との界面の凹凸の高低差よりも大である、
   発光ダイオード素子。
2. 前記第一のｎ型ＩＩＩ族窒化物半導体層と前記第二のｎ型ＩＩＩ族窒化物半導体層との界面の凹凸の高低差は、１μｍ以上で且つ１０μｍ以下である
   請求項１に記載の発光ダイオード素子。
3. 前記積層体構造は、前記発光層の発光波長に対して透明な絶縁性基板上に形成されている
   請求項１又は２に記載の発光ダイオード素子。
4. 前記絶縁性基板は、サファイア、ＳｉＣ、ＺｎＯ、Ｇａ_２Ｏ_３、又は、ＳｃＡｌＭｇＯ_４のいずれかによって構成されている
   請求項３に記載の発光ダイオード素子。
5. 前記第一のｎ型ＩＩＩ族窒化物半導体層又は前記第二のｎ型ＩＩＩ族窒化物半導体層の少なくとも一方にオーミック接触されたｎ側オーミック電極と、前記ｐ型ＩＩＩ族窒化物半導体層にオーミック接触されたｐ側オーミック電極と、をさらに備え、
   前記ｎ側オーミック電極と前記ｐ側オーミック電極は前記積層体構造の同一面側に配設される、
   請求項１〜４のいずれか一項に記載の発光ダイオード素子。
6. 前記ｎ側オーミック電極と前記積層体構造との接触面は、前記第一のｎ型ＩＩＩ族窒化物半導体層と前記第二のｎ型ＩＩＩ族窒化物半導体層との界面の領域に位置しており、
   前記ｎ側オーミック電極は、前記第一のｎ型ＩＩＩ族窒化物半導体層と前記第二のｎ型ＩＩＩ族窒化物半導体層の両方とオーミック接触する
   請求項５に記載の発光ダイオード素子。
7. 前記第一のｎ型ＩＩＩ族窒化物半導体層のドナー不純物は酸素である
   請求項１〜６のいずれか一項に記載の発光ダイオード素子。
8. 前記第一のｎ型ＩＩＩ族窒化物半導体層の平均厚みは１０μｍ以上で且つ１００μｍ以下である
   請求項１〜７のいずれか一項に記載の発光ダイオード素子。
9. フリップチップ型の発光ダイオード素子の製造方法であって、
   ファセット成長が優先的に生ずる条件下で、キャリア濃度が１×１０^１９ｃｍ^−３以上で且つ３×１０^２０ｃｍ^−３未満となるように、第一のｎ型ＩＩＩ族窒化物半導体層を下地基板上に形成する工程と、
   平坦成長が優先的に生ずる条件下で、キャリア濃度が５×１０^１７ｃｍ^−３以上で且つ１×１０^１９ｃｍ^−３未満となるように、第二のｎ型ＩＩＩ族窒化物半導体層を前記第一のｎ型ＩＩＩ族窒化物半導体層上に形成する工程と、
   ＩＩＩ族窒化物半導体で構成される発光層を前記第二のｎ型ＩＩＩ族窒化物半導体層上に形成する工程と、
   ｐ型ＩＩＩ族窒化物半導体層を前記発光層上に形成する工程と、
   を備える、発光ダイオード素子の製造方法。