JP2008010894A - 半導体素子、発光素子及びその基板の製造方法 - Google Patents

半導体素子、発光素子及びその基板の製造方法 Download PDF

Info

Publication number
JP2008010894A
JP2008010894A JP2007250974A JP2007250974A JP2008010894A JP 2008010894 A JP2008010894 A JP 2008010894A JP 2007250974 A JP2007250974 A JP 2007250974A JP 2007250974 A JP2007250974 A JP 2007250974A JP 2008010894 A JP2008010894 A JP 2008010894A
Authority
JP
Japan
Prior art keywords
substrate
convex
light emitting
light
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007250974A
Other languages
English (en)
Other versions
JP4882944B2 (ja
Inventor
Hisanori Tanaka
寿典 田中
Yasunobu Hosokawa
泰伸 細川
Hiroki Shibuya
裕樹 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34191059&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008010894(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2007250974A priority Critical patent/JP4882944B2/ja
Publication of JP2008010894A publication Critical patent/JP2008010894A/ja
Application granted granted Critical
Publication of JP4882944B2 publication Critical patent/JP4882944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

【課題】 半導体発光素子において高い外部量子効率を安定に確保する。
【解決手段】 基板(10)の表面部分には活性層(12)で発生した光を散乱又は回析させる少なくとも1つの凹部(20)及び/又は凸部(21)を形成する。凹部及/又は凸部は半導体層(11、13)に結晶欠陥を発生させないように、第1の傾斜面(22)、第2の傾斜面(23)、又は第1,2の傾斜角θ、θを有する側面形状とする。好ましくは、θ>θとなるような第1,2の傾斜面(22,23)もしくは突出した曲面の側面(26)で構成する。
【選択図】 図1

Description

本発明は、基板に凹凸を設けた半導体素子に関し、特に、基板の凹凸によって外部量子効率を上げた半導体発光素子に関する。
半導体素子、例えば発光ダイオード(LED)では基本的には基板上にn型半導体層、活性層、p型半導体層が順に積層されている。またp型半導体層及びn型半導体層の上には電極を形成している。p型半導体層から注入される正孔とn型半導体層から注入される電子との再結合によって活性層のある発光領域で光が発生すると、その光を電極が形成された面、又は半導体層を成長しない基板面から取り出すようにした構造が採用されている。
かかる構造の発光ダイオードでは積層構造を原子レベルで制御する関係上、基板の平坦性を鏡面レベルに加工しているので、基板上の半導体層、発光領域及び電極は相互に平行な積層構造をなし、しかも半導体層の屈折率が大きく、p型半導体層の表面と基板の表面とによって導波路が構成される。即ち、屈折率の大きな半導体層を屈折率の小さな基板と透光性電極によって挟む構造によって導波路が形成される。この導波路は、p型半導体層−電極界面と基板−電極界面とによって挟まれている。
従って、光が電極表面又は基板表面に対して所定の臨界角以上の角度で入射すると、電極とp型半導体層との界面又は基板表面で反射されて半導体層の積層構造内を横方向に伝搬して導波路内に捕捉されてしまい、また横方向の伝播中の損失もあり、所望の外部量子効率が得られない。即ち、臨界角よりも大きな角度で基板又は電極との界面に入射した光は、全反射を繰り返して導波路内を伝播し、その間に吸収される。このため、発光の一部は減衰して、有効に外部に取り出すことができず、外部量子効率が低下してしまう。
そこで、発光ダイオードの表面又は側面を粗面とする方法も提案されているが、半導体層にダメージを与えてしまい、クラック等が発生する。これでは、p−n接合が部分的に破壊され、有効な発光領域が減少してしまう。
他方、基板の表面に凹部又は凸部を形成して発光領域で発生した光を散乱させ、もって外部量子効率を向上させるようにした方法が提案されている(特許文献1参照)。この方法では、サファイア基板、n型GaN、p型GaN、透明電極を順に積層したGaN系LEDにおいて、サファイア基板の表面を、機械研磨やエッチングによってランダムに粗面化する。これにより、サファイア基板に入射する光が散乱され、外部量子効率が向上する。
特開平11−274568号公報 特開2003−318441号公報 特開2001−160539号公報 特開2001−094216号公報 特開2001−148348号公報 特開2000−106455号公報 特開2000−156524号公報 特開2002−280609号公報 特開2002−280611号公報 特開2001−160539号公報
しかしながら、基板の表面に形状を制御せずに、例えば微細な構造であるためにその精度が不十分な凹部や凸部を形成すると、形成した凹部や凸部の側面には大きな溝が形成される(図14)。また凸部を囲む外周の形状は大きな入り込みがあるため、このような基板上にGaNを成長させるとピットやボイドが発生する。該ボイドによりGaNの再成長時にクラックが発生しやすくなる。このようなクラックが発生すると半導体素子において、GaNの結晶性が低下してしまう。このため、発光効率(=内部量子効率)が下がり、外部量子効率がかえって低下する。またクラックの発生により半導体素子の信頼性も低下する。また、クラックの発生による半導体の結晶性の低下は発光ダイオードのような発光素子に限らず、他の半導体装置である受光素子や電子デバイスにも同様のことが言える。
また、半導体の成長基板、基板表面に上記凹凸加工を施すと、半導体の成長異常を招き、半導体層表面にピットが発生するなど表面のモホロジが悪化したり、凹凸部で半導体が充填されずに成長してボイドが発生したり、半導体の成長が悪化して半導体層中に貫通転位などの結晶欠陥が発生したり、ウエハ面内で異常成長する領域が発生したり、する問題がある。表面モホロジの悪化、結晶性の悪化は、例えば結晶欠陥、表面のピットなどにより、リーク電流の発生による静電破壊の増加、活性層などの結晶性悪化による発光効率の低下など、半導体素子の素子特性を悪化させる原因となる。凹凸部のボイドは、上記結晶性悪化、ピットの発生原因になる上、基板の凹凸による光取出し作用を低減させる原因となる。また、ウエハ面内で異常成長する領域が発生すると、素子の歩留まりを低下させる。
そこで、本発明の目的はピットやボイドの発生を抑制した半導体素子であって、半導体の結晶性を向上させ、静電耐圧などの信頼性が高く、また結晶性が良く、発光効率に優れ半導体素子を提供することにある。また外部量子効率を安定に確保できるようにし、高い歩留まりを得ることのできる半導体素子及びその製造方法を提供することにある。
本発明に係る半導体素子は、基板表面上に基板とは材質の異なる半導体層を備えており、該基板の表面部分には凹部及び/又は凸部が形成された半導体素子において、上記凹部及び/又は凸部の側面には少なくとも2つ以上の傾斜角の異なる傾斜面を有することを特徴とする。尚、本件発明において「少なくとも2つ以上の傾斜角の異なる傾斜面」とは、凹部や凸部の側面に形成される傾斜面であって、基板の平坦面を基準とした場合に傾斜角が異なる斜面が2面以上あることを示す。図5aには凸部の断面形状の一例を示すが、このように傾斜面には傾斜角が異なるθ、θが存在する。上記基板における傾斜角はθ、θに限定されずθ(n=整数)まであってもよい。
また、図5A,15にみるように、凸部側面、凹部内壁側面が、凸部外側、凹部内側に突出して、凸な形状を形成することが好ましい。これは、図17にみるように、突出した部分まで半導体層を成長し、凸部上面から成長した半導体層と、凹部から成長した層とが、接合する段階において、側面の傾斜が低くなることで、その接合を円滑になる傾向にあり、これによりボイドの発生、成長異常の発生、それによる結晶性悪化、ピット、結晶欠陥の発生を抑制することができるためである。また、このような凹凸部側面が突出する形状としては、図15にみるように、凸面形状の曲面を有する形状であってもよい。ここで突出する形状とは、図15の凸部(凹部)の底面端部と上面端部を結ぶ線分より断面が幅広となるように凸な形状を示し、本発明では、その側面の突出部が複数設けられていても良いが、好ましくは図5A、15に示すように、1つ有することが、基板上への半導体の成長安定性の観点から好ましい。
上述したように、基板の凹凸部は、その光取出し効果を高めるためには、密度を高めて、各凸部、凹部の大きさを小さくして、その間隔を狭くするほどよい。しかし、基板加工精度の制約により、その大きさが小さくなるほど、形状の悪化して、側面の溝などが発生する。上記凹部や凸部の傾斜面における傾斜角が一定であれば、縦方向に伸びる溝は該凸部の上面まで到達する形状となる(図4b、図4c)。このため凸部上面の周囲に入り込み(notch)が形成されて、具体的には、凸部側面、ここでは第1の傾斜面22に、内部に凹みを有する切り欠きが設けられ、周囲がギザギザになる。このような溝や、入り込みは基板表面上に形成される凹部や凸部に規則的に発生するのではなく、形状や規模は不規則になる。そのため、半導体層の成長条件等を調整するのみではピット等の発生は抑制することはできない。
これに対して、本発明では図4Aに示すように、凹部及び/又は凸部の側面には少なくとも2つ以上の傾斜角の異なる傾斜面を形成している。これによって、下側の傾斜面で発生した溝が凸部等の上面まで伝播することがなく、具体的には溝が第1,2の傾斜面22,23の内、一方の第1の傾斜面22に設けられ、第2の傾斜面23に到達するように伸びて設けられる。そのため、下側の第1の傾斜面22に形成される溝されても、上側の第2の傾斜面23には縦方向に伸びる溝はなく、表面粗さは小さくなる(図4a)。
このような基板上に半導体層を成長すればピット等のモホロジ異常の発生がなくなる。
また、基板に凹凸を形成することによる半導体層中の転位の増加が殆どない。これは本発明の特徴の1つである上側にある傾斜面の表面粗さを小さくし、凸部であればその上面を囲む外周の形状を一定にした点にある。外周の形状を一定にしたとは、該外周には入り込みが存在しないことである。
また、側面が曲面を有する場合には、凹部から成長する半導体において、その基板面内の成長領域の形状変化を小さく、滑らかな変化となるため、成長が好適なものになると考えられる。さらに、曲面形状形成時に、上述した凹凸形成時の側面形状が不安定になることにより形成された溝などの表面凹凸も、曲面部分において低減される。
本発明の半導体素子は、図5に示すように、上記凸部の側面に形成される傾斜面には、基板の底面側から少なくとも第1の傾斜面22、及び第2の傾斜面23が備えられており、該第1の傾斜面における底面20bに対する傾斜角θと該第2の傾斜面における底面若しくは上面20tに対する傾斜角θの関係はθ>θとすることが好ましい。このような傾斜面とすることで、凸部における溝等の発生は第1の傾斜面で止めることができる。また第1の傾斜面においても上記傾斜面とすることで、従来の傾斜面に比較して溝の深さやサイズが小さくなり、具体的には第2の傾斜面では第1の傾斜面に設けられた溝が少なくなり、その幅、深さが小さくなるため、好ましい。これは凹部の形成時においても同様である。
本発明の半導体素子は、上記凸部の側面には、基板の底面側から少なくとも第1の傾斜面22と第2の傾斜面23、若しくは第1の傾斜角θと第2の傾斜角θを有する側面が備えられており、該第1の傾斜面若しくは底面20b側における表面粗さRaと該第2の傾斜面若しくは上面20t側における表面粗さRaの関係はRa>Raとすることが好ましい。第2の傾斜面の表面粗さが小さいことで半導体の成長時に発生するボイド等を大幅に低減することができる。これは基板の表面上に形成された凸部における第2の傾斜面では、半導体の成長速度が大きく変わることがなくなり、半導体同士の接合部も一定となるためボイドが発生せずに半導体層が成長できる。図14に示すように凸部の側面を1つの傾斜面で形成した場合の粗さRaは上記2つの傾斜面、傾斜角を設けた場合の側面の粗さ、具体的には上記Ra若しくはRaよりも大きくなってしまう。しかも、この表面粗さが凸部の最上面まで継続されるので半導体の成長条件に関わらずボイドが発生してしまい、出力が低下する。Raの具体的な数値は0.1μm以下、好ましくは0.01μm以下、最も好ましくは0.005μm以下とすることが好ましい。
本発明に係る一実施形態の半導体素子は、図4A、図12,13に示すように、上記第1の傾斜面、若しくは底面側には縦方向に溝が形成されている。この溝が縦方向に伝播して凸部の上面にまで到達すれば、後の工程で成長させる半導体の結晶性を低下させることになる。しかしながら、第1の傾斜面の上方にある第2の傾斜面には溝が形成されずに、この第1の傾斜面にのみ縦方向に伸びる溝があれば、半導体の成長時に応力緩和になる。
また溝等が存在することで本来、発生していたボイド等は、第2の傾斜面での半導体の成長時に抑制されることになる。
ここで、上記凹部と凸部とは何れか一方を基板表面部分に形成してもよく、両者を組合せて形成しても同様の作用効果を奏する。但し、凹部よりも凸部を形成する方が、半導体の成長時にボイドの発生を抑え易いため、好ましい。凹部又は凸部の周囲にボイドがあると、半導体の結晶性が低下し、更に凹凸による散乱又は回折機能が阻害され、出力が低下してしまうからである。また、半導体層に欠陥が成長しないようにするには、凹部及び/又は凸部の側面にある上面側の第2の傾斜面を平坦とすることが好ましい。
半導体層に欠陥が成長しないような凹部及び/又は凸部の形状とは、具体的には上記第2の傾斜面を平坦とすることである。
好ましい凹部及び/又は凸部の基板面内形状は、半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする形状である。成長安定面に対してほぼ平行な面と交叉する直線とは、より具体的に言えば、基板上面から見て、即ち基板面内において、成長安定面と平行でない直線のこと、別の観点では、基板面と成長安定面との交線に平行でなく、傾斜した基板面内の直線のことである。なお、成長安定面は、成長させる結晶において、一般に、成長の途中に、比較的平滑な面として形成されるファセット面となる。例えば、窒化ガリウム系化合物半導体の場合、A軸に平行な平面(特にM面)が成長安定面となる。従って、基板上面から見て、A軸に平行な平面に平行でない直線(=A軸に平行でない直線)を構成辺とする多角形で凹部又は凸部を形成することが好ましい。ここで、A軸とは、A面に垂直な法線方向を指し、A軸が基板面に傾斜する場合、そのA軸方向を基板面に投影した方向が基板面内のA軸方向であり、A軸に平行な平面とそれに平行でない直線とは、基板面において、前記A軸方向若しくはその基板面内方向に、平行と成らずに傾斜した方向の直線であり、またA軸に平行な平面とは、基板面において、A軸方向若しくはその基板面内方向に平行な直線を、基板面と成す交線とする面である。これは、凹部及び/又は凸部が半導体層の成長安定面に対してほぼ平行な直線を構成辺としていると、半導体層の成膜時にその部位で結晶の欠陥が発生し、これが内部量子効率を低下させ、結果的に外部量子効率を低下させる原因となるからである。
本発明における半導体素子は、基板面内における上記凹部及び/又は凸部の外周の平面形状が、円形、三角形、平行四辺形又は六角形である。上記平面形状は多角形であって、好ましくは三角形、平行四辺形又は六角形である。これらの形状で凹部や凸部を形成するとピット等の発生を抑制することができる。より好ましくは正三角形、菱形又は正六角形とする。また円形も好ましい。円形であればピットを大幅に抑制することができ、第2の傾斜面を容易に形成することができる。また凸部の密度を高くすること、すなわち、単位面積当たりの凸部の数を多く、その側面の長さ、面積を大きくできるため、凸部による光取出し作用を高め、これによって発光素子とした場合にその出力も上昇する。
尚、本件明細書において、凹部又は凸部を多角形や円形にするとは、基板上面から観察した場合の平面形状を多角形や円形にすることを指す。また、凹凸の平面形状は、幾何学的に完全な多角形である必要はなく、加工上の理由等から角が丸みを帯びていても良い。
上記半導体とはIII―V族系半導体やII―VI族系半導体が考えられる。III―V族系半導体には窒化物半導体がある。例えば、サファイア基板のC面上に窒化物半導体を成長させる場合、窒化物半導体のA軸を含む平面で囲まれた六角形状で島状に成長が始まり、その島同士が結合して均一な半導体層となる。そこで、窒化物半導体のA軸を構成辺とする正六角形を想定し、その正六角形の中心と頂点を結ぶ線分に直交する直線を構成辺とする多角形(例えば、三角形、六角形など)に凹部又は凸部を少なくとも2つ以上の傾斜面、若しくは2つ以上の傾斜角を有する突出した形状、突出した曲面形状を形成する。このように凹凸を形成したサファイア基板の上には、平坦で結晶性に優れた窒化物半導体を成長させることができる。
本発明の半導体素子は、上記基板の凹部及び/又は凸部がその形状を繰り返したパターンに形成されていること、例えば図7に示すような複数の凸部で構成されるパターン、更にそのパターンを繰り返したものとすることが好ましい。凹部及び/又は凸部は1つでもよいが、その形状を繰り返したパターンに形成すると、上述したように少なくとも第1,2の傾斜面22,23若しくは第1,2傾斜角θ,θを有すること、またその側面が突出形状であること、さらにはそれが曲面であることで、光の散乱又は回折の効率がアップし、外部量子効率をさらに向上できる。尚、本発明では、凹部及び/又は凸部を基板上に繰り返し設けた場合であっても、凹部又は凸部による局所的な結晶欠陥を抑制するように半導体層を成長させることにより、基板の全面を発光面とすることができる。
本発明は基板表面部分に凹部及び/又は凸部を形成して光を散乱又は回折させるようにした点に特徴があり、半導体素子の基板及び半導体の材料自体はどのような材料であってもよく、上記III −V 族系半導体、具体的にはGaN系半導体を適用することができる。
GaN系の半導体層の成長安定面は、六方晶結晶のM面{1 1- 00}(ここで、面指数中の「1-」は、「1」にアッパーバー(上線)を設けたものを指し、以下同様に表記する)である。ここで{1 1- 00}は( 1- 100)、(01 1- 0)、( 1- 010)などを表している。C軸配向したGaN系半導体結晶では、M面は、基板面内において上記A軸方向に平行な平面の一つとなる。尚、成長条件によっては、例えば{1 1- 01}面のファセットのように、基板面内においてGaN系半導体のA軸を含む他の平面(=M面以外の平面)が成長安定面になる場合もある。
また、基板にはサファイア基板、Si基板、SiC基板又はスピネル基板を用いることができる。例えば、上記基板には、C面(0001)を主面とするサファイア基板を用いることができる。この場合、GaN系の半導体層の成長安定面であるM面は、サファイア基板のA面{11 2- 0}に平行な面である。ここでA面{11 2- 0}は(11 2- 0)、(1 2- 10)、( 2- 110)などを表している。
上記凹部の深さ又は凸部の段差は100Å以上、好ましくは1000〜10000Åとする。少なくとも発光波長(例えば、AlGaInN系の発光層の場合、206nm〜632nm)をλとしたとき、λ/4以上の深さ又は段差がないと、十分に光を散乱又は回折することができない。具体的には、上述したように、基板上の半導体層中を光が伝搬するため、その伝搬する媒質の屈折率をnとして、λ/(4n)以上の深さと段差を設けることが好ましい。一方、凹部の深さ又は凸部の段差が上記範囲を超える場合には、基板の凹凸を平坦化させるために必要な半導体層、すなわち素子構造の下地層の膜厚を大きくする必要がある。基板の凹凸を平坦化せずに素子構造を積層すると、電流が積層構造内の横方向に流れにくくなり、発光効率が低下する傾向にあるため、凹部,凸部の段差、深さを上記範囲内に抑えることが好ましく、またその段差、深さが上記範囲より低いと、加工精度が不十分で基板面内における凹部、凸部のばらつき、引いては各素子の特性にばらつきが発生する傾向にある。
また、上記凹部及び/又は凸部の大きさ(すなわち、凹部及び/又は凸部の構成辺となる一辺の長さL)、及び相互の間隔は、半導体中における発光波長をλ(370nm〜460nm)としたとき、少なくともλ/4以上の大きさであることが重要である。少なくともλ/4以上の大きさがないと、十分に光を散乱又は回折することができず、ここで、λ/4は、上記と同様に、光が発生して、伝搬する媒質である半導体層の屈折率をnとして、λ/(4n)以上とする。また凸部の上面における一辺の長さLは1.5μm以上とすることが好ましい。この範囲で凹部や凸部を形成すれば半導体を成長させた時にボイドの発生を抑制することができる。更には、上記辺の長さの比、凹部及び/又は凸部の底面側の辺の長さLと上面側の辺の長さLが1<L/L<2、好ましくは1.1<L/L<1.8とすることでよりボイドの発生を抑制することができ、出力は10%以上も向上する。また、凸部の底面と上面との長さの比([上面側長さ]/[底面側長さ])は、1〜3程度が好ましい。
尚、十分に光を散乱又は回折させるためには、凹部又は凸部の相互の間隔が上記と同様にλ/4以上であることが好ましい。具体的には0.5μm以上5μm以下である。好ましくは1μm以上3μm以下である。この範囲であれば、半導体層を効率よく成長させることができ、更には散乱又は回折の効果を高くすることができる。尚、凹凸の相互の間隔とは、隣接する凹部同士又凸部同士における最短の距離をいう。
次に、基板の凹凸の断面形状については、図5aに示すように、凸部であれば少なくとも2段階以上に傾斜した台形、凹部であれば逆台形であること、図15に示すように、第1,2傾斜角θ、θを有する曲面の側面を有する台形状とすることが好ましい。このような断面形状とすることにより、光の散乱及び回折効率をより高めることができる。尚、凹凸の断面形状は、幾何学的に完全な台形又は逆台形である必要はなく、加工上等の理由から角が丸みを帯びていても良い。底面側の底面との傾斜角θが30°より大きく、90°より小さい時に、散乱又は回折による出力が向上する。凹凸の傾斜角θがあまり大き過ぎると、却って散乱又は回折の効率が低下し、また、半導体層のピットが発生し易くなる。そこで、傾斜角θは、好ましくは45°以上80°以下、より好ましくは50°以上70°以下とする。また、上面側の底面との傾斜角θは45°以下、好ましくは10°以上30°以下とする。この範囲で基板の表面上に凹部や凸部を形成すればピットの発生を抑制することができる。また図5Aに示すように、上面側の上面からの傾斜角θは90°以上であることが好ましい。
また、図5A、15のように、凸部の外側方向に突出し、断面の幅が中央部で広くなるように凸な形状である場合には、その凸部、凹部の底面端部から上面端部に至る傾斜角θが、80°以下、20°以上の範囲で形成されていることが好ましく、更に好ましくは、30°以上60°以下の範囲であることである。なぜなら、傾斜角低下による光の反射面(凸部側面)が基板面内に占める割合が高くなり、光取出し作用を高めることができ、一方、傾斜角が小さすぎると、凹部からの結晶成長した部分42が、凸部上面から成長した成長部41との接合する時に、図17に示すようにその成長部41の底面下に入り込む領域が多くなり、成長不良、ボイドの発生を招く傾向にあるためである。
[凹凸基板を有する発光素子の構造]
また、本発明の半導体素子は半導体発光素子とすることで光の取出し効率を向上させた発光素子を提供することができる。また半導体発光素子における光取り出し面に形成されるオーミック電極は全面に形成してもよいが、開口部を有する形状とすることが好ましい(図8a、図8b)。即ち、本発明のように、凹凸を設けた基板上に、半導体層を形成し、その上に開口部を設けた全面電極を形成すると、両者の相乗的な効果によって光の取出し効率は格段に向上する。特に、電極の開口部に、基板表面の凹凸の段差部が少なくとも1つ含まれるようにすることが好ましい。
通常の透光性電極を全面に設けた構成では、散乱や回折を経て上方に達した光が透光性電極によって一部吸収されてしまい、光の強度が小さくなってしまう。そこで、凹凸を設けた基板上に、半導体層を形成する場合には、透光性電極に開口部を設ける、又は高反射率の開口部を有する非透光性電極を設けて一部半導体層が露出する部分を設けることで、散乱や回折を経て上方に達した光が外部に取り出されやすくなり、光の取出し効率が格段に向上する。
また、上記半導体発光素子の場合、窒化物半導体においてp側オーミック電極には、Ni、Pd、Co、Fe、Ti、Cu、Rh、Ir、Au、Ru、V、W、Zr、Mo、Ta、Pt、Ag及びこれらの酸化物、窒化物を用いることができる。その他に、酸化インジウム(Indium Tin Oxide;ITO)、ZnO、In23、またはSnO2から選択した少なくとも1種を含む合金または多層膜、導電性の金属酸化物(酸化物半導体)を用いることができる。透光性電極としてのp側オーミック電極には、特に可視光域においてITO膜を用いること、反射性電極としては、Al,Ag,Rhを用いることが光取出し効率の向上等には好ましい。
本発明に係る発光素子に用いる基板の製造方法としては、図2B、図15Aに示すように、基板上にエッチングマスクとなる保護膜25を設けてエッチングして、図2C、図15Bに示すように第1段階の凸部20を設けた後、図5Dに示すように保護膜25を除去するか、図15Bに示すように、第1の工程においてエッチングにより保護膜25を除去するなどして、第2の工程において、凸部上面20tの少なくとも一部、例えば図15B、好ましくは全部、その側面と凹部とを露出させてエッチングすることで、図2D、15Cに示すように、2つの傾斜面22,23、それぞれの傾斜角を有する第2段階の凸部20を形成する。このとき図15Aの保護膜は、第1の工程の凸部形成時に(図15B)、エッチングで除去する方が、保護膜除去工程を省けるため好ましい。また、第1の工程で保護膜を残すこともでき、その場合第2の工程のエッチングにおいて、残された保護膜が、第2傾斜面形成に寄与する一方で、凸部上面20tの保護することができるため好ましい。ここでは、保護膜を第1,2のエッチング工程で除去することについて述べたが、第2の工程でも保護膜を残し、第3の工程のエッチング時に、保護膜を除去することもでき、更に第3の工程でも保護膜を残することもできる。また、第1〜3の工程において、それぞれの工程で、所望とする凸部,凹部形状、特にその側面の形状を形成するために、それぞれの工程に適した保護膜を形成することもできる。ここで、第2の工程において、図2B、4A、5A、15Cに示すように、凸部側面が突出した形状となるように形成することが好ましくは、更に好ましくは、第1の傾斜面が凹部底面20bに設けられ、第2の傾斜面が凸部上面20tに設けられることであり、更に好ましくは図に示すとおり、第1,2傾斜面22,23が連続することである。
更に、凸部側面22,23を凸曲面26とするために、凸部上面20tの少なくとも一部と側面、凹部が露出した状態でエッチングして、図15Dに示すように、底面側の第1傾斜角θ、上面側の第2傾斜角θを有する曲面を設ける。このとき、図15Dの部分拡大図である図15Gに見るように、第2の工程で形成された凸部底面における端部付近、周縁に設けられた溝も、滑らかな溝となり、平滑化される。このような凸部周縁の溝は、結晶成長時、異常成長の要因となるため、それが平滑化されることで、これを回避できる。更に、図2D、15Cに見るように、第1の工程における凸部側面の傾斜角θm1より、第2の工程の方が、第1,2傾斜面22,23形成により、側面全体の傾斜角θm2が小さく、θm1>θm2、なる。一方で、傾斜角の大きな第1傾斜面の底面部では、図15Cの部分拡大図の図15Fに示すように、その端部近傍、即ち、第2傾斜面が底面20bから設けられる場合は、凸部底面の周縁部、凹部底面20bの外縁部に、比較的鋭い形状のV字状溝27aが設けられる場合がある。これは、凸部底面の端部付近は、上述したように、図4B,C,14に見られるように、側面に溝などが設けられ、その端部形状は凹凸を有して粗い形状で有ると共に、第2傾斜面23より第1傾斜面22の傾斜角が大きいため、第1傾斜面22よりもその底面が優先的にエッチングされる傾向に有るためである。
上記第1〜3の工程による多段階のエッチングとして、好ましくは、3角形若しくはそれより多くの角を有する多角形、更に好ましくは円形状の凸部の平面形状とすることが好ましい。これは、多段階に及ぶエッチングにより、鋭角を有するような多角形では、エッチングによる形状変化が大きく、製造ばらつき、ウエハ内における凸部間の形状ばらつきが大きくなり、歩留まりが低下するためであり、好ましくは5角形以上の多角形、角を丸めた多角形状とすることであり、更に好ましくは、楕円形状、最も好ましくは円形状である。
また、後述するように、凸部上面20tの成長結晶41は、窒化物半導体の場合にその平面形状が六角形状であり、図19Dに示すように、角の部分で、成長結晶の隙間が大きくなり、上面内で結晶分布が偏る傾向にあるが、一方で、図19A,Cに示すように、円形状であると、上面20tにおいてその隙間が無く、偏析せずに形成される。このような上面20tにおける結晶分布は、偏り、隙間が大きいと、凹部結晶42、凸部結晶41とが接合して、層状の結晶成長する際に、成長異常を起こす原因となる傾向にあり、それにより、結晶表面にピットが発生する傾向が観られる。従って、凸部の平面形状、特に上面形状は、上記と同様に、鋭角を有する多角形よりも、直角、鈍角を有する多角形、例えば四角形、4つ以上の各を有する多角形、好ましくは、円形状である。
上記第1〜3の工程のエッチングにより、第1の工程では、エッチング精度、マスク精度の問題から粗い表面、溝などを有する凸部側面22aが形成されても(図4B,C)、後に続く第2,3の工程におけるエッチングにより、凸部側面及び上面20tの一部が露出された状態でエッチングに晒されるため、側面の溝部24、凹凸が滑らかなものとなる。具体的には、第2の工程では、上面側の角部、すなわち上面20tの端部付近と、側面の溝部24における角などがエッチングに晒された際に、他の場所に比べて優先的にエッチングされるため、その角が取れ、面取りされるような状態となり、図4A、図5Aのように第2傾斜面23の形成、第1傾斜面22の表面粗さの低減がなされる。加えて、図2、15に見るように、側面全体の傾斜角θが第1の工程よりも小さく、θm1>θm2、なる。
更に第3の工程では、少なくとも第1,2傾斜面22,23が形成され、図2D、図15C、図4A、図5Aに示すように好ましくは突出した形状の凸部側面において、凸部上面20tの一部とその側面と凹部が露出されて、エッチングされることで、その突出形状を凸状の曲面26として形成する。その時、その側面の傾斜角が、上面側が底面側より小さいこと、θ>θ、が好ましい。更に、図15C、D、及びその拡大図F、Gに示すように、凸部20側面全体の傾斜角θm3を、第2の工程の傾斜角θm2よりも小さく、θm2>θm3、することが好ましい。また、上述したように、第2の工程で凸部と凹部の境界に溝27aができた場合には、第3の工程により、その溝の幅を広くし、凹部、凸部底面からの傾斜角を小さくして、平滑化した溝若しくは凹部27bことで、その凸部、凹部の周縁部における成長異常を回避することができる。
従って、本発明の発光素子用基板の製造方法において、好ましくは、第1〜3工程の3段階のエッチング工程を経ることで、凸部全体の傾斜角θが、θm1>θm2>θm3の関係が実現され、第1工程に加えて、第2工程、さらには第3工程を経ることで、結晶成長に有利な側面全体が低角度で、更には上面側の方が底面側より低角度となる凸部側面が形成でき、凹凸基板で問題となるボイドの発生、結晶欠陥の発生、表面ピットの発生を抑止して、素子特性に優れたものとできる。
以上の説明では、側面の角度を挙げたが、上記凸部における上面長さL、底面長さLについてもその比は、上記側面全体の傾斜角を決定する要因の一つのため、同様な傾向が得られる。具体的には、第1の工程における上面と底面の長さの比、Lb1/Lt1、は、第2の工程における長さの比、Lb2/Lt2、より小さく、(Lb1/Lt1)<(Lb2/Lt2)、成ることが好ましい。また、第2の工程と第3の工程との長さの比の比較についても同様に、(Lb2/Lt2)<(Lb3/Lt3)、第2の工程が第3の工程より小さく成ることが好ましい。これは、詳しくは後述するが、凸部において、上記長さの比の条件を満たして第1〜3工程を経ることで、底面の端部と上面の端部が離れてゆく結果となり、そのため、凸部上面間の距離が離れる事になり、凸部上面からの成長結晶が互いに離れるために、凹部からの成長結晶が十分に成長できるようになる。それにより、凹凸基板の結晶成長が優れたものとなる。
本発明の別の形態としては、上記凸部側面などの特徴を有する半導体素子で、図19に示すように、基板面内に、周期的に配列された凸部の凹部底面内において、最近接の凸部間で、凸部底面の端部に外接する円の第1凹部領域31と、それより直径が大きく、少なくとも3つ以上に外接すること、好ましくは凹部底面内で最大半径となる、円の第2凹部領域32とを有して、凸部上面において、最近接する凸部の上面端部に外接する円の第3凸部領域33が、第2凹部領域32より直径が大きくなるように、凸部が形成される事である。
図19に示すように、例えば、図19Aでは、2つの凸部間の底面20b、上面20tを、それぞれ最短距離で結ぶ直径の第1凹部領域31と第3凸部領域が設けられ、3つの凸部で囲まれた凹部底面20b内で、その3つの凸部底面の端面に外接して、凹部底面内で最大の直径となる円の第2凹部領域32が設けられており、第1〜3領域の各直径R、R、Rが、R>R>Rの関係を有した構造と成っている。
図19Bは、図19Aの基板10の上に、半導体結晶を、凸部20の高さより低い厚さまで成長させた様子を示すものであり、凹部からの成長結晶42と、凸部上面20tからの成長結晶41とが設けられることが分かる。図から分かるように、凸部上面の結晶41は、凸部が互いに離間されて配置されるため、膜厚方向への成長の他に、横方向成長などにより、互いに近づく方向に成長して、例えば図19Dの点線で示す成長予測円のように、最終的に基板上に層状の結晶が形成される。一方で、凹部の結晶42も膜厚方向に成長するが、凸部高さに達する前に、上記上面成長結晶41が互いに接合すると、その接合部、すなわち、凸部間の最短距離を結ぶ線分上の領域で、凹部結晶42の膜厚方向の成長がふさがれて、ボイドが発生する原因となる。このため、凸部間は、互いに大きく離間するほど、結晶成長が良好となるが、一方で、上記発光素子における凹凸基板の光取出し作用においては、凸部をできるだけ密に配置する方が、その効果が大きくなるため、密度を高く凸部を配置して、且つその結晶成長不良を発生させないような凹凸の形態が必要となる。
本発明では、上述したような傾斜した側面を有する凸部が設けられることで、図19Aから凹部底面から成長した結晶42が、図19Bに示すように、膜厚が大きくなるほど、その結晶の表面積が大きくなり、且つ、凸部間で挟まれた領域も広くなっており、上記2つの条件(凸部の密度が高いことと凸部間距離が大きいこと)を両立することができる。
特に、図17で示すように、凸部の側面の形状が、上記第1,2傾斜面22,23を有するもの(図17A)、上記凸曲面を有するもの(図17B)とにおいて、凸部上面から成長した結晶41と、凹部の結晶42とが好適に成長して、且つ、成長異常や上記ボイドの発生を防ぐことができる。ここで、図17は、基板上に、凸部高さに満たない半導体結晶性を成長させた場合における凸部,凹部と結晶形態との関係を示す模式断面図であり、例えば図19Bの一部の断面を模式的に説明するものである。また、図19中で、凸部上面の結晶の平面形状を六角形で示しているのは、窒化物半導体において、通常見られる形態として例示するものであり、その他の結晶成長形態、他の材料においても、結晶の形状が異な留場合でも、比較的基板面内に等方的に成長する系となる傾向にあるので、それにも適用でき、またそのような系に特に好適に適用できる。
図19Cは、図19Bにおいて、凸部の周期構造を変えた一実施形態を示すものであり、図19Bの配列方向の軸51,52とがほぼ60°に斜交して、各凸部は、ほぼ等間隔に正三角形の頂点に配置され、周期構造の基本単位となる平行四辺形(図中点線部53)の配置を上記軸方向51,52に周期的に配置されているのに対し、図19Cでは互いに直交する軸51,52で、凸部がほぼ等間隔に正方形の頂点に配置され、その基本単位(図中点線部53)は正方形である。図19Cでは、第1凹部領域31と第3凹部領域33は図19B(A)と同様に、2つの凸部間の線分を2等分する位置に中心を有する同心円の領域として設けられ、一方図19Bと異なり、第2凹部領域32は、最大半径の円が4つの凸部底面に外接する円と成っている。ここで、第2凹部領域32は、最大半径としたが、上記R>Rの関係を満たすものであれば3つの凸部底面に外接する任意の円領域として考えることもできる。更に、図19B(A)と19Cとの共通点としては、最大半径の第2凹部領域32と、それに外接する凸部20に隣接する第1凹部領域31と第3凸部領域とが、その中心が、第1,2領域の中心を通る凸部間の最短距離を結ぶ線分の垂直2等分線上に配置されていることである。また、第2凹部領域とそれに外接する凸部20に隣接する第3凸部領域が互いに交わることである。このように、互いの領域が重ね合い、また同一線上に中心が通るような周期構造であると、凹部結晶42の成長に伴って、その結晶表面の面積変化、形状変化が、結晶成長において優位なものとなるため、結晶性に優れた発光素子となる。
一方で、図19Dの凸部20の周期構造では、凸部の平面形状が三角形であり、各構成辺は隣り合う構成辺に平行で、その辺の間に細長い経路が形成されている。そこに第1凹部領域31、第3凸部領域33が設けられ、それに外接する凸部に隣接する第2凹部領域32から離間されている。ここで、第1,3領域31,33は、それが外接する凸部に隣接する複数の第2凹部領域32、ここでは、三角形の構成辺の両端に第2凹部領域32が外接して設けられ、その第2領域32から最も遠くに離れた第1,3領域31,33が設けられている。上記図19A、Cでも同様の条件で、第1〜3領域の重なり合いを評価する。すなわち、第1,3領域31,33は、第2領域32が外接する凸部のその構成辺とそれに対向して最近接するの中点を結ぶ線分上に、中心を有する位置となり、その結果、第2領域と第3領域とは重なり合わない構造となっている。また、各領域の直径は、R=R、R>Rの関係と成っている。このように、狭い経路に第1,3領域が設けられる構造で、且つ、第2,3領域が互いに交点を有しないような場合には、第1領域から第3領域まで凹部結晶42が成長する過程で、その隣接する凸部上面結晶41が互いに接合して、その上を塞ぐ結果となる傾向にあり、すなわち、図中の点線部44内にボイドが発生するような構造となる傾向にある。また、第2領域が第3領域より直径が大きくとも、例えば、凸部側面の傾斜角を低くしても、第1,3領域が交差しない場合には、凹部の広い領域である第2領域からの結晶成長が、狭い経路の領域(第1,3領域)より速く成長して、凹部結晶42の成長が面内で不均一となり、その広い領域から最も離れた部分、上記第1,3領域の中心付近で、結晶成長が追いつかずに、上面結晶41が上から、第2領域が横から塞ぐ形で成長して、そこにボイドが発生する結果となる。
ここで、図19Dでは、周期構造の軸が51、52が約120°で斜交し、その基本単位が図中点線部43の形状となっている。
従って、上記凸部形状、第1,2傾斜面、凸曲面を有する形状、であっても、すなわち、凹部結晶成長が円滑となる側面を凸部が有していても、基板上の半導体の結晶及び素子特性は、基板面内の凸部の配列にも依存しているため、好ましくは、上述したように、図19A、Cのように、狭い経路を有していない凸部平面形状であること、更には、第1〜3領域の直径が上記関係にあり、好ましくは第1,3領域が互いに重なり合うように、高密度で配列された凸部構造であることで、上記凸部形状に加えて、半導体の結晶性に優れた半導体素子を得ることができる。
本発明の半導体素子は、光を散乱又は回折させる凹部又は凸部を、半導体層と電極の界面ではなく、半導体層と基板の界面に設けることにより、発光領域(=活性層)の結晶性を良好にし、出力を増大させる効果がある。本発明では従来の平坦な基板の場合には横方向に伝搬していた光が凹部及び/又は凸部において散乱又は回折され、上方の半導体層又は下方の基板から効率的に取り出される結果、外部量子効率を大幅に向上できる。即ち、第1に、凹凸による光の散乱・回折効果により、基板上方又は下方への光束が多くなり、発光素子の発光面を正面から観察したときの輝度(=正面輝度)を高めることができる。
また、第2に、凹凸による光の散乱・回折効果により、半導体層中を横方向に伝播する光を減らし、伝播中の吸収ロスを低減して発光の総量を高めることができる。
しかも、本発明は基板表面部分に凹部及び/又は凸部の側面を2段階以上の傾斜面、好ましくは突出形状、突出した曲面で形成しており、該凹部及び/又は凸部の傾斜面における溝の発生を抑制するものである(図12、図13)。そのため半導体層には凹凸形成により、その凹部、凸部の周囲にボイドが発生せずに高い外部量子効率、つまり高出力を安定に確保できる。尚、本発明において、凹部や凸部を2段階以上に傾斜面を形成することで該凸部や凹部の周囲を完全に半導体層によって埋めることができる。凹部の内側や凸部の周囲にボイドが存在すると、半導体層の結晶性を低下させるだけでなく、散乱又は回折の機能が阻害され、発光効率を低下させるからである。また上記凹部や凸部を円形で形成すれば、ピットを大幅に低減することができる。これにより歩留まりが向上する。
また、本発明の発光素子用基板の製造方法においては、基板の微細な形状、構造の凹部、凸部を効果的に形成すること、特にその側面の形状を2つの傾斜面、傾斜角を有するものとすることが容易に可能となり、またの側面の溝も効率よく取り除くことが可能となる。また、側面全体の傾斜角θも低角度化することが可能となり、基板上への半導体結晶の成長において優れた基板となる。
以下、本発明を図面に示す一例、特に基板に凸部を設ける形態、に基づいて詳細に説明するが、凹部を設ける場合にも同様に適用される。図1は本発明に係る半導体素子の好ましい実施形態を示す。図において、基板10上にはn型半導体層(第1導電型層)11、活性層12、p型半導体層(第2導電型層)13が順に形成されている。基板10の表面部分には凸部20が繰り返しパターンで形成されている。図4には凸部20の立体図を示す。基板の底面側から第1の傾斜面、及び第2の傾斜面が順に備えられている。第1の傾斜面には溝が所々に存在するが、第2の傾斜面にはこのような溝は存在しない。
ここで、凹部20の高さ又は凸部20間の凹部から見た凹部の深さは0.1μm以上2μm以下とする。また、多角形では1辺の大きさaであり、円形であれば直径φが1μm以上10μm以下であることが好ましく、また凹部20と凹部20の間隔b、凸部間の間隔はその対応する1辺の間隔が1μm以上10μm以下とすることが好ましい。
上記半導体素子の製造工程を以下に示すが、本発明の製造工程がこれに限定されないことは言うまでもない。まず、基板10上には図2aに示されるようにエッチングマスクとなる保護膜25を成膜する。基板10はサファイア基板、Si基板、SiC基板等である。
次に、図2bに示されるように保護膜25をパターン形成する。この保護膜25の平面におけるパターン形状を図7a乃至図7hに示す。図7a〜7dは基板に凸部を形成するための保護膜のパターン形状である。これに対して図7e〜7hは基板に凹部を形成するためのマスクに用いる保護膜のパターン形状の例である。保護膜の1つにおけるパターンは円形や多角形状であるが、このパターンは複数集めて六角パターンとすることがピット低減には好ましい。図2bにある保護膜のパターンは、図7aにあるように基板の表面上に凸部を円形で形成するものである。
次に、図2cに示されるように保護膜25と露出した基板10の表面をエッチングする。このエッチングにはドライエッチングやウェットエッチングがあり、好ましくはドライエッチングであり、具体的には気相エッチング、プラズマエッチング、反応性イオンエッチング、例えばRIE、マグネトロンRIE、ECRプラズマエッチング、スパッタエッチング、イオンビームエッチング、光エッチングがある。中でもRIEであることが好ましい。また、エッチングガスとしては、Cl系、F系ガス、例えばCl、SiCl、BCl、HBr、SF、CHF、C、CF、などの他、不活性ガスのArなどがあり、第1,2工程のエッチングでは、マスク材料との選択比が良いもの、例えば、サファイア基板でマスク材料がSiOの場合、SiCl、Clとの混合ガスが好ましく、第3工程では、第2工程と選択比が異なり、更に好ましくは選択比が小さいものが好ましく、例えばCF、CHF、Arなどが用いられる。図2dに示されるように基板10の凸部に傾斜面、傾斜角を2段階以上に形成する方法としては、基板の露出面をエッチングした後、保護膜のみを除去し、さらに基板をエッチングする。その他にはエッチングを継続して保護膜が完全に除去された後もエッチングする。エッチングの速度や装置を途中で変更する等が考えられる。以上より図4aに示すような2段階で傾斜面、2つの傾斜角を形成した凸部を備えた基板となる。また凹部の形成についてはエッチング速度を変化させる等がある。例えば、基板をある程度エッチングをした後、エッチング速度を遅くして更にエッチングを続ける方法がある。
次に、図2eに示されるように凸部20の規則的なパターンのついた基板10上にn型半導体層11、その上に活性層12、その上にp型半導体層13を成長させる。
上記基板10をサファイア基板、また半導体をGaNとすれば、該サファイア基板の格子に対し、GaNの格子は30度ずれて成長するので、サファイア基板10につけた凸部20の繰り返しパターンはGaNのA面(11 2- 0)、(1 2- 10)、( 2- 110)面にほぼ平行の辺を持ち、GaNの成長安定面(1 1- 00)、(01 1- 0)、( 1- 010)に頂点が在り、GaNの成長安定面(1 1- 00)、(01 1- 0)、( 1-
010)、すなわちM面に平行な直線のない多角形になる。このような形状に凹凸を形成することにより、平坦で結晶性に優れたGaNを成長させることができる。
このような半導体結晶の成長はGaNに限られず、基板の表面状態に大きな影響を受けることになる。図5bに示すように凸部の傾斜面を1段階で形成すれば、図14に示すSEM写真のように傾斜面には大きな溝が縦方向に伸びて存在する。この立体図を図4b、図4cに示す。この溝の存在によって半導体を成長させる時にボイドが発生する。これは側面における表面粗さが隣接する凸部同士で異なるだけではなく、1つの凸部内においても表面粗さの高低差が大きいためである。そのため、側面付近での半導体の成長速度が速い箇所と遅い箇所とが混在することになり、成長の遅れていた箇所を成長の速い周辺からの半導体が覆い被さるからである。
そこで、基板上方から見てGaNの成長安定面であるM面と交叉するように(=平行にならないように)正三角形の凸部20の構成辺を形成することが好ましく、さらに好ましくは、基板上方から見てGaNの成長安定面であるA軸を含む面を構成辺とする正六角形(=A軸を構成辺とする正六角形)の中心と頂点を結ぶ線に直交するように、正三角形の凸部20の構成辺を形成する。このように凸部20を形成することにより、凸部20の周囲を平坦に埋めて、結晶性の良好なGaNを得ることができる。
これは、凸部20の上面から成長したGaNと、凸部20が形成されていない平坦面から成長したGaNとが接合する部分において、GaNの成長速度が高くなるためと推定される。即ち、凸部20の上面からは、A軸を構成辺とする六角形の形状にGaNが成長しているが、凸部20の上面から成長したGaNと平坦面から成長したGaNとが接する凸部側面付近において、GaNの成長速度が高くなる。従って、凸部20の側面付近におけるGaNの成長が他の領域に追いつき、平坦なGaNが得られる。
その後、デバイスプロセスを行い、電極等を適宜形成し、LEDチップに仕上げる。
n型半導体層11及びp型半導体層13から活性層12に正孔及び電子が注入され、再結合が行われると、光が発生する。この光はサファイア基板10又はp型半導体層13から取り出される。
従来の平坦な基板を有する半導体発光素子の場合、図3aに示されるように、活性層12からの光がp型半導体層13と電極との界面又は基板10表面に臨界角以上で入射すると、導波路内に捕捉されて横方向に伝搬していた。
また図3bや図3cに示されるように、p型半導体層13と電極との界面又は基板10表面に対して臨界角以上の光は、散乱又は回折され、臨界角よりも小さな角度でもってp型半導体層13と電極との界面又は基板10表面に対して入射し、取り出すこともできる。しかしながら、このような形状では上記課題があり、光取出し効率の向上は期待できない。そこで本発明は図3dに示すように発光した光を効率よく取り出すのみならず半導体の結晶性を向上させた半導体素子を提供するものである。具体的には、上記凸部(凹部)を有する基板上に半導体結晶を成長させると、上述したように結晶性悪化の問題があるが、上記凸部(凹部)を特定の側面形状とすることで、結晶性を向上させて、引いては、半導体素子構造、特にその中の半導体層の結晶性を向上させて、内部量子効率を高めることができる。
p型半導体層13上のコンタクト電極が透光性電極の場合はFU(フェイスアップ)、反射電極の場合はFD(フェイスダウン)のどちらの場合にも効果がある。尚、反射電極であっても、電極に開口又は切込みが形成されている場合には、FU(フェイスアップ)に使用される。その場合、特に顕著な効果がある。
また、凹部20、又は凸部21を正六角形とする場合、図11a に示されるサファイア基板10のオリフラaをA面とし、これに対し、図11c に示される方向であるか、図11b に示される方向に正六角形を配置する。前述の通り、サファイア基板のC面上にGaNを成長させた場合、サファイア基板のA面とGaNのM面が平行になる。従って、図11bのように凹凸の正六角形を配置することにより、基板上方から見て、凹凸の正六角形の各構成辺が、GaNの成長安定面であるM面のいずれかと直交するようになる。
これは、別の表現をすれば、基板上方から見て、GaNのM面を構成辺とする正六角形(=A軸を構成辺とする正六角形)の中心と頂点を結ぶ線分に対して、凹凸の正六角形の各構成辺が直交することを意味している。
以上、説明した本発明の実施形態について、その具体的な一実施形態として、以下に第1,2の実施形態として説明する。
[第1の実施形態]
本発明の第1の実施形態としては、上述したように、図4(a)、図5Aに示すように、基板面からの凸部側面の傾きにおいて、上面側の傾斜角θが、底面側の傾斜角θより小さくなるものであり、また、基板面からの凹部内壁側面の傾きについては、上面側の内壁傾斜角φ(図示せず)が底面側の内壁傾斜角φ(図示せず)よりも大きくなるものである。ここで、凹部の内壁傾斜角φ、φは、凸部の傾斜角θ、θの補角、φ=180°−θ(i=1,2)であり、上面が基板面にほぼ並行である場合、凹部の内壁傾斜角φは、凸部上面からの傾斜角θにほぼ等しい。
好ましくは、第1、2の傾斜面が、それぞれ凸部及び/又は凹部の底面と上面に配置されることであり、これにより、製造が容易で、凸部付近まで成長させた半導体層の成長が好適なものとなり、ピット、ボイドの発生を抑えられる。
[第2の実施形態]
本発明の第2の実施形態としては、上述したように、凸部側面に、凸曲面を形成することであり、具体的には、凸部側面全体に1つの曲面を形成する場合、上面側に凸曲面を形成し、底面側は上記第1傾斜面のように、それよりも平坦な面としたもの、すなわち、側面の一部が曲面状で、一部が平坦状とすることもでき、更に、曲面部を複数、平坦部を複数設けることもできる。例えば、上記第1の実施形態のように第1,2傾斜面が形成された構造において、第2傾斜面部分を曲面として、第1傾斜面をほぼ平坦な面とした構造とすることもできる。基板材料、エッチング条件、半導体層の材料、などにより、側面の状態は適宜変更できる。
好ましくは、側面全体に、曲面を形成して、図15に示すように凸部からの傾斜角θを、底面からの傾斜角θよりも小さくすることが好ましく、こうすることで、基板上への半導体層成長において、その成長部の形状変化、面積変化がなだらかなものとなり、結晶成長異常の発生などを低く抑えて、好適な結晶成長が実現され、一方で、一つの曲面で形成する方が、一部の曲面部を1つ若しくは複数有する場合に比べて、傾斜角θを低角度化できる傾向にあり、基板面内に占める側面部の割合を高め、光取出し作用を高めることもできる。
[第3の実施形態(発光素子構造)]
また本発明における半導体発光素子の各構成を以下に詳細を示す。前記基板10は、窒化物半導体をエピタキシャル成長させることができる基板であればよく、該基板10の大きさや厚さ等は特に限定されない。この基板としては、C面、R面、及びA面のいずれかを主面とするサファイアやスピネル(MgA124)のような絶縁性基板、また炭化珪素(6H、4H、3C)、シリコン、ZnS、ZnO、Si、GaAs、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジウム等の酸化物基板が挙げられる。また、デバイス加工が出来る程度の厚膜(数十μm以上)であればGaNやAlN等の窒化物半導体基板を用いることもできる。異種基板はオフアングルしていてもよく、サファイアC面を用いる場合には、0.01°〜3.0°、好ましくは0.05°〜0.5°の範囲とする。
また、本発明の発光素子構造は、図5,26に示すように、基板の同一面側に、各導電型層の電極が設けられた構造とするほかに、導電性基板を用いて、基板の対向する面にそれぞれ第1,2導電型層の電極を設ける構造とすることもできる。
前記半導体を窒化物半導体とすれば、一般式がInAlGa1−x−yN(0≦x、0≦y、x+y≦1)であって、これとBやP、Asとの混晶としてもよい。また、n型の窒化物半導体層、p型の窒化物半導体層は単層、多層を特に限定しない。また、窒化物半導体層にはn型不純物、p型不純物を適宜含有させる。n型不純物としては、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができ、好ましくはSi、Ge、Snを、最も好ましくはSiを用いる。また、p型不純物としては、特に限定されないが、Be、Zn、Mn、Cr、Mg、Caなどが挙げられ、好ましくはMgが用いられる。これにより、各導電型の窒化物半導体を形成することができる。
前記窒化物半導体層には活性層3を有し、該活性層は単一(SQW)又は多重量子井戸構造(MQW)とすることが好ましい。以下に窒化物半導体の詳細を示す。
本発明の発光素子では、図5,26などに示すように、基板10上に、発光素子構造101が形成されて、発光素子構造の各導電型層11,13にそれぞれ電極16,14が設けられた構造を有する。ここで、本明細書では、素子構造をp型層13、n型層11として説明するが、これら各導電型層は、その積層順序を限定せず、第1導電型層11と第2導電型層13とを少なくとも有した素子構造であること、更に好ましくは第1,2導電型層11,13の間に活性層12を有した素子構造とすることができる。
上述したように、基板10と第1導電型層のn型層11bとの間に、図26に示すように、素子構造101の下地となる下地層11aを形成することができる。
前記基板10上に成長させる窒化物半導体はバッファ層(図示しない。)を介して成長する。バッファ層としては、一般式AlGa1−aN(0≦a≦0.8)で表される窒化物半導体、より好ましくは、AlGa1−aN(0≦a≦0.5)で示される窒化物半導体を用いる。バッファ層の膜厚は、好ましくは0.002〜0.5μm、より好ましくは0.005〜0.2μm、さらに好ましくは0.01〜0.02μmである。ここで、本発明においては、上記基板凸部の高さ、凹部の深さに対して、それよりもバッファ層の膜厚を小さくする方が、バッファ層の膜厚が大きい場合に比べて、基板上に形成される半導体層の結晶性が良く、例えばボイド、ピット、転位などの発生が少なく、好ましい結晶の半導体層が得られる。バッファ層の成長温度は、好ましくは200〜900℃、より好ましくは400〜800℃である。これにより、窒化物半導体層上の転位やピットを低減させることができる。さらに、前記異種基板上にELO(Epitaxial Lateral Overgrowth)法によりAlGa1−xN(0≦X≦1)層を成長させてもよい。このELO(Epitaxial Lateral Overgrowth)法とは窒化物半導体を横方向成長させることで貫通転位を曲げて収束させることにより転位を低減させるものである。前記バッファ層は多層構成としてもよく、低温成長バッファ層と、その上に高温成長層を形成してもよい。高温成長層としては、アンドープのGaN又はn型不純物をドープしたGaNを用いることができる。高温成長層の膜厚は、1μm以上、より好ましくは3μm以上である。また、高温成長層の成長温度は、900〜1100℃、好ましくは1050℃以上である。
次に、n型の半導体層11を成長させる。まずn型コンタクト層を成長させる。n型コンタクト層としては、活性層のバンドギャップエネルギーより大きくなる組成であり、AlGa1−jN(0<j<0.3)が好ましい。n型コンタクト層の膜厚は特に限定されるものではないが、好ましくは1μm以上、より好ましくは3μm以上である。次に、n型クラッド層を成長させる。該n型クラッド層はAlを含有しており、n型不純物濃度は特に限定されるものではないが、好ましくは1×1017〜1×1020/cm、より好ましくは1×1018〜1×1019/cmである。また、n型不純物濃度に傾斜をつけても良い。また、Alの組成傾斜をつけることでキャリアの閉じ込めのためのクラッド層としても機能する。
本発明に用いる活性層12は、少なくとも、AlInGa1−a−bN(0≦a≦1、0≦b≦1、a+b≦1)から成る井戸層と、AlInGa1−c−dN(0≦c≦1、0≦d≦1、c+d≦1)から成る障壁層と、を含む量子井戸構造を有する。活性層に用いられる窒化物半導体は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれでも良いが、好ましくは、ノンドープもしくは、又はn型不純物ドープの窒化物半導体を用いることにより発光素子を高出力化することができる。さらに好ましくは、井戸層をアンドープとし、障壁層をn型不純物ドープとすることで、発光素子の出力と発光効率を高めることができる。また発光素子に用いる井戸層にAlを含ませることで、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギーである波長365nm付近、もしくはそれより短い波長を得ることができる。
井戸層の膜厚は、好ましくは1nm以上30nm以下、より好ましくは2nm以上20nm以下、さらに好ましくは3.5nm以上20nm以下である。1nmより小さいと井戸層として良好に機能せず、30nmより大きいとInAlGaNの4元混晶の結晶性が低下し素子特性が低下するからである。また、2nm以上では膜厚に大きなむらがなく比較的均一な膜質の層が得られ、20nm以下では結晶欠陥の発生を抑制して結晶成長が可能となる。さらに膜厚を3.5nm以上とすることで出力を向上させることができる。これは井戸層の膜厚を大きくすることで、大電流で駆動させるLDのように多数のキャリア注入に対して、高い発光効率及び内部量子効率により発光再結合がなされるものであり、特に多重量子井戸構造において効果を有する。また、単一量子井戸構造では膜厚を5nm以上とすることで上記と同様に出力を向上させる効果が得られる。また、井戸層の数は特に限定されないが、4以上の場合には井戸層の膜厚を10nm以下として活性層の膜厚を低く抑えることが好ましい。活性層を構成する各層の膜厚が厚くなると、活性層全体の膜厚が厚くなりVの上昇を招くからである。多重量子井戸構造の場合、複数の井戸の内、好ましくは上記の10nm以下の範囲にある膜厚の井戸層を少なくとも1つ有すること、より好ましくは全ての井戸層を上記の10nm以下とすることである。
また、障壁層は、井戸層の場合と同様に、好ましくはp型不純物又はn型不純物がドープされているか又はアンドープであること、より好ましくはn型不純物がドープされているか又はアンドープであることである。例えば、障壁層中にn型不純物をドープする場合、その濃度は少なくとも5×1016/cm以上が必要である。例えば、LEDでは、5×1016/cm以上2×1018/cm以下が好ましい。また、高出力のLEDやLDでは、5×1017/cm以上1×1020/cm以下、より好ましくは1×1018/cm以上5×1019/cm以下である。この場合、井戸層はn型不純物を実質的に含有しないか、あるいはアンドープで成長させることが好ましい。また、障壁層にn型不純物をドープする場合、活性層内のすべての障壁層にドープしても良く、あるいは、一部をドープとし一部をアンドープとすることもできる。ここで、一部の障壁層にn型不純物をドープする場合、活性層内でn型層側に配置された障壁層にドープすることが好ましい。例えば、n型層側から数えてn番目の障壁層B(nは正の整数)にドープすること、好ましくはn番目までの障壁層B全てに不純物をドープすることで、電子が効率的に活性層内に注入され、優れた発光効率と内部量子効率を有する発光素子が得られる。また、井戸層についても、n型層側から数えてm番目の井戸層W(mは正の整数)にドープすることにより上記の障壁層の場合と同様の効果が得られる。また、障壁層と井戸層の両方にドープしても同様の効果が得られる。
次に、前記活性層12上にp型の窒化物半導体層13として以下の複数層を形成する。
まずp型クラッド層としては、活性層のバンドギャップエネルギーより大きくなる組成であり、活性層へのキャリアの閉じ込めができるものであれば特に限定されないが、AlGa1−kN(0≦k<1)が用いられ、特にAlGa1−kN(0<k<0.4)が好ましい。p型クラッド層の膜厚は特に限定されないが、好ましくは0.01〜0.3μm、より好ましくは0.04〜0.2μmである。p型クラッド層のp型不純物濃度は、1×1018〜1×1021/cm、好ましくは1×1019〜5×1020cmである。p型不純物濃度が上記の範囲にあると、結晶性を低下させることなくバルク抵抗を低下させることができる。p型クラッド層は、単一層でも多層膜層(超格子構造)でも良い。多層膜層の場合、上記のAlGa1−kNと、それよりバンドギャップエネルギーの小さい窒化物半導体層とからなる多層膜層であれば良い。例えばバンドギャップエネルギーの小さい層としては、n型クラッド層の場合と同様に、InGa1−lN(0≦l<1)、AlGa1−mN(0≦m<1)が挙げられる。多層膜層を形成する各層の膜厚は、超格子構造の場合は、一層の膜厚が好ましくは100Å以下、より好ましくは70Å以下、さらに好ましくは10〜40Åとすることができる。また、p型クラッド層がバンドギャップエネルギーの大きい層と、バンドギャップエネルギーの小さい層からなる多層膜層である場合、バンドギャップエネルギーの大きい層及び小さい層の少なくともいずれか一方にp型不純物をドープさせても良い。また、バンドギャップエネルギーの大きい層及び小さい層の両方にドープする場合は、ドープ量は同一でも異なっても良い。
次にp型クラッド層上にp型コンタクト層を形成する。p型コンタクト層は、AlGa1−fN(0≦f<1)が用いられ、特に、AlGa1−fN(0≦f<0.3)で構成することによりオーミック電極であるp電極14と良好なオーミックコンタクトが可能となる。p型不純物濃度は1×1017/cm以上が好ましい。また、p型コンタクト層は、p電極側でp型不純物濃度が高く、かつ、Alの混晶比が小さくなる組成勾配を有することが好ましい。この場合、組成勾配は、連続的に組成を変化させても、あるいは、不連続に段階的に組成を変化させても良い。例えば、p型コンタクト層を、オーミック電極と接し、p型不純物濃度が高くAl組成比の低い第1のp型コンタクト層と、p型不純物濃度が低くAl組成比の高い第2のp型コンタクト層とで構成することもできる。第1のp型コンタクト層により良好なオーミック接触が得られ、第2のp型コンタクト層により自己吸収を防止することが可能となる。
以上より窒化物半導体を基板10上に成長させた後、ウエハを反応装置から取り出し、その後、酸素及び/又は窒素を含む雰囲気中などで、例えば400℃以上温度で熱処理をする。これによりp型層に結合している水素が取り除かれ、p型の伝導性を示すp型の窒化物半導体層を形成する。
その後、前記p型コンタクト層の表面にオーミック接触が得られるp電極14を形成する。p電極の形成方法はCVD法、スパッタ法、蒸着法等がある。該p電極には前述した電極を採用することが好ましい。2層以上の多層構成であって総膜厚を50000Å以下とすることで、同一膜厚の単層構成に比してシート抵抗を低くすることもできる。
p電極は矩形状や縞状、正方形、格子状等がある。その他のp電極は、p型半導体層の全面に形成した後、ドット状に空洞を有するもの(図8a、図8b)、菱形、平行四辺形、メッシュ形状、ストライプ形状、くし形(図8c、図8d)、1つから複数に分岐した枝状(図9a、図10a)、電気的に繋がった複数の枝電極をストライプ形状に有しており、且つ該p電極には空洞を有する形状(図9c、図10b)、円形状等にパターン形成する。これらのp電極構造は上記基板との組み合わせによって、光の取出し効率をさらに向上することができる。
また、上記空洞を有する電極は、p型半導体層の表面まで貫通し、かつ周囲を電極によって囲まれた複数の開口部を有する電極であるが、最外周部で囲まれた部分の面積(=開口部内を含む電極の全面積)をSとし、開口部の内周長の総和をLとすると、L/S≧0.024μm/μmであることが好ましい。これにより、p型半導体層の表面から効率良く光を外部に放出させ、さらにVfの低い半導体発光素子とすることができる。
複数の開口部は、各開口部がほぼ同じ形状であることが好ましく、これにより、開口部の形成が容易であるとともに、発光の面内分布が均一となる。また、複数の開口部は、ほぼ同じ面積であることが好ましく、これによっても発光の面内分布が均一となる。
また前記n型コンタクト層の表面にはn電極16を形成する。n電極は前記電極を用いてもよく、その他にはW/Al、Ti/Al、Ti/Al/Ni/Au、W/Al/W/Pt/Au、Al/Pt/Auなどを用いてもよい。n電極16の膜厚は0.1〜1.5μmとする。n電極については、ボンディング用のパッド電極と、n側層とオーミック接触するオーミック用の電極とをほぼ同一の形状として同時に形成することができる。また、オーミック電極とnパッド電極とを重ねて積層しても良いし、オーミック用のn電極をnパッド電極と異なる形状、異なる工程で積層して形成してもよい。
前記p電極は、p型窒化物半導体層の表面で該p型層とオーミック接触して素子内部に電流を注入するためのオーミック電極である。通常、窒化物半導体素子では、このオーミック用のp電極とは別に、例えば、ワイヤーボンディングにより接続するボンティング用のpパッド電極15を形成して、そのpパッド電極をオーミック電極であるp電極と電気的に接続する。このpパッド電極は、p側層の上に設ける形でも良く、メタル配線してp側層の外部、例えばn側電極形成面に絶縁膜を介して設けることもできる。pパッド電極をp側層の上に形成する場合には、pパッド電極をp電極の一部が重なるように形成してもよいし、p電極の上にpパッド電極を形成してもよい。pパッド電極はワイヤ等と実装するための電極であるので、実装時に半導体素子を傷めない程度の膜厚があれば特に限定されない。pパッド電極の形成面側から光を取り出す場合には、pパッド電極はできるだけ小さく形成することが必要である。
pパッド電極の材料は、密着性が高いものを選択する。具体的な材料としては、例えばCo、Fe、Rh、Ru、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Re、Mn、Al、Zn、Pt、Au、Ru、Pd、Rhを用いることができる。好ましくは、Ag、Al、Pt、Cu、Ni、Ti、Au、Rhからなる群から選ばれる少なくとも1種及びこれらの酸化物、窒化物等を用いることであり、更に好ましくはAg、Al、Ptからなる群から選ばれる少なくとも1種を用いる。pパッド電極は単層、合金、或いは多層膜を用いることができる。
電極を窒化物半導体層の表面に形成した後、熱処理を行うことで、合金化されると共に、半導体層と良好なオーミック接触を得ることができ、また半導体層と電極との接触抵抗を低下させることができる。熱処理温度としては、200℃〜1200℃の範囲が好ましく、更に300℃〜900℃が好ましく、特に好ましくは450℃〜650℃の範囲である。上記以外の熱処理の条件としては、雰囲気ガスを酸素、及び/又は窒素を含有する雰囲気とする。また不活性ガス、例えばArを含有する雰囲気や大気条件での熱処理も可能である。
本発明の半導体素子は、窒化物半導体層が積層された素子の側面に連続してSiO、ZrO、TiO、Al、またはV、Zr、Nb、Hf、Taよりなる群から選択された少なくとも一種の元素を含む酸化物、SiN、BN、SiC、AlN、AlGaN等の保護膜17を形成してもよい。この保護膜は絶縁性を有する膜であることが好ましく、信頼性の高い半導体素子が得られる。とくに、この絶縁性を有する膜はp型層の表面の電極非形成部に設けることで、電極のマイグレーションの発生を効果的に抑えることができる。
次に、電極を形成した窒化物半導体素子をスクライブ、ダイシングなどでチップ状の半導体素子となる(図6)。
上記半導体素子は窒化物半導体層の電極形成面を光取り出し面としたが、基板側を光取り出し面とすることもできる(図9b)。パッド電極15を楕円形状で形成する。該パッド電極15の上に、ワイヤではなく、外部電極等と接続させるためのメタライズ層(バンプ)を形成させて、図22Bに例示するようなフェイスダウン構造とする。このメタライズ層としては、Ag、Au、Sn、In、Bi、Cu、Zn等の材料から成る。フェイスダウンで用いる場合、パッド電極に熱が加わるが、その際に、体積が大きくなり、また、圧力が加わることでパッド電極材料が側面方向に流出しやすくなる。しかしながら、本実施形態の窒化物半導体発光素子では、前記電極を用いることで合金化するために不具合は抑制することができる。また本実施形態の構造であれば、放熱性がよく信頼性が向上する。
本発明の半導体素子は、例えば窒化ガリウム系(少なくともガリウムと窒素を含む)の半導体発光素子の場合、電極まで形成した発光素子の表面に蛍光体を樹脂と混合させて形成することで、高出力の白色発光素子を得ることがでる。
本発明の発光素子構造100は、図8、9A,9B、10Aに示すように、基板の同一面側に第1,2導電型層11,13の各電極14(15),16が、それぞれ1つ設けられる素子構造であっても良く、図9C、10B、22A、25Aに示すように、1つの発光素子に、各導電型層11,13の電極14,16の一方、若しくは両方が複数の電極で構成されていても良い。ここで、発光素子構造の面内構造は、図25Bで説明するように、基板面内で、第1,2導電型層11,13、好ましくはその間に活性層12を有する発光構造部151と、第1導電型層が露出され、電極などが設けられる非発光構造部152と、を有する構造であり、更に、発光素子の面内構造において、電流が注入されて素子動作する領域の素子動作部157と、素子としてほとんど機能せず、例えばチップ周辺部のような領域の非動作部158とを有した構造であり、上記素子動作部157内には、少なくとも1つの発光構造部151と、電極が形成された非発光構造部152とを有し、一方で、非動作部158は主に非発光構造部152で構成される構造を有する。図9C、10B、25Aに示すような発光素子では、例えば図25Bにて説明するように、基板面内で、第1,2導電型層11,13、好ましくはその間に活性層12を有する発光構造部151、若しくは各導電型層11,13の電極14(15),16に挟まれた、若しくは第1導電型層11の電極16(延伸電極部16x)に近接した、発光構造部151が複数設けられ、各発光構造部151が互いに繋がっており、第1導電型層11の電極16、すなわち電極形成部152が複数設けられた構造である。一方、図22Aに示す発光素子100では、発光構造部151が分離されて、複数設けられ、電極形成部152の電極も複数に分離されて設けられた構造を有する。このように、発光素子100内、素子動作部157内で、発光構造部151は分離されて複数設けられても良く、第1,2導電型層11,13の電極14(15),16において、その電極間、若しくは互いに対向して延伸する電極部14x(15x)、16x間に、又は第1導電型層の電極16(発光構造部に対して対向して延伸する電極部16x)に隣接して若しくは対向して、配置された発光構造が、分離、若しくは繋がって複数設けられた構造とすることができる。
本発明においては、上述したように、素子構造101内、特に、発光構造部151となる第1導電型層11と基板10との間の領域において、伝搬する光を基板10に設けられた凹凸20でもって、光の伝搬を抑えて、効率的に光を取り出すことができる。従って、図3に示すように、横方向に光が伝搬する領域となる第1導電型層露出部11sと、基板10との間の領域を有して、その基板に上記凹凸20が設けられることで横方向の光を縦方向に変化させて、基板面の垂直な方向に、例えば、素子構造が形成された側、それに対向する基板露出面側、から効率的に光を取り出すことができる。また、上記非動作部においては、素子として機能せず、上記第1導電型層露出部11sより基板側の光伝搬領域が存在することから、この非動作部158において、基板に凹凸20が設けられることで、その光伝搬による損失を低減でき好ましい。また、電極形成面側を発光面側とする発光素子においては、発光構造部151には透光性、若しくは開口部などを有した光透過性の電極14が設けられ、一方、第1導電型層11の電極16、各導電型層の電極のパッド電極15若しくはパッド部15b、16bが、遮光性の電極である場合には、その電極露出部において光が取り出されるため、露出部において、例えば非発光部152で電極から露出された領域において、基板に凹凸が設けられていることが好ましい。ここで、各導電型層の電極は、電極形成面側を光取り出し面側とする場合には、発光構造部151上の電極14が少なくとも透光性、光透過性であることが好ましく、その他の電極、例えば、第1導電型層11の電極16を透光性、光透過性としても良く、更に各電極のパッド電極などを光透過性、透光性としても良い。特に、本発明の発光素子において、図9C、10B、22A、25Aにみるような大面積で、発光構造部を複数有するような素子構造において、発光構造部151間、例えば電極16が形成された構造部152、発光構造部と別の発光構造部若しくはチップ周縁部の非動作部158とにおける光の強度に差ができ、チップ全体で、発光強度の分布に偏りができやすい傾向にあるが、本発明の発光素子では上記凸部20を有する基板上に素子構造が設けられることで、強度分布を良好なものとできる傾向にある。また、面積が大きくなると、基板と第1導電型層露出部間での光の伝搬と損失が増大する傾向にあるが、これを改善することができる。このため、大面積、複数の発光構造部の発光素子に好適に適用される。
一方で、図22Bに示すように、基体104、若しくは実装面などに、発光素子100の電極形成面側で接続するような場合には、基板のほぼ全面に凸部20が設けられることで、光取り出し面の基板露出面において、好適に光取り出しが実現される。
上記発光素子において、光取り出し、光反射として機能する光機能性の凹凸部6を、素子構造の電極形成面内に有するものであり、具体的には、図25Bに示すように、発光構造部151の側面に沿って、若しくは外側に凹凸部6x、6yを設けるものである。ここで、図25Aの発光素子100は、図10Bの発光素子構造において、凹凸部6を設けた変形例であり、断面図25Bは、25Aの発光素子についてその一部AAの断面を模式的に示すものである。
凹凸部6xは、発光素子内部であって、その発光構造部151の外側、より詳しくは、図26Bの断面図に示すように、非電流注入部158(非素子動作部)となる領域で、発光素子の面内における外縁、外周部分に設けられている。一方で、凹凸部6yは、図26Bの断面図に見るように、素子動作部(電流注入部)157内部において、第1導電型層の電極16と発光構造部151との間に設けられ、より具体的には、発光素子(素子動作部157)内部において、1つまたは複数設けられた発光構造部151の側面に沿って、電極16と発光構造部151との間に設けられる。
凹凸部6xは、主に発光素子外部へ横方向に出射される光、特に発光構造部51の側面からの横方向に進む光を、反射して、縦方向、即ち、電極形成面にほぼ垂直な方向へ取り出すことができ、発光素子の光の指向性において、電極形成面に垂直な成分を増大させる。一方で、素子動作部157内に設けられる凹凸部6yは、上記凹凸部6xの作用に加えて、そこに隣接して設けられた電極16などに横方向の光が吸収されたり、隣接する別の発光構造部に取り込まれたりして、発光素子外部への光取出し損失が大きくなっていたものを、その発光素子内の各発光構造部151、電極16と発光構造部151との間に凹凸部6yが設けられることで、このような損失を低減させて、効率的に光は縦方向に取り出すことができる。
本発明の発光素子において、上記構造部6が、発光構造部151と電極14との間の領域、すなわち構造部6yとして、設けられ、それと重なる基板面に凸部20が設けられることが好ましい。これは、電極形成部の非発光部152には一部に電極16が設けられ、これが、隣接する発光構造部151の活性層のからの光を遮光する場合に、構造部6yでもって好適に素子外部、特に、電極形成面に垂直な方向に光を取り出すことができる。さらに、基板側から伝搬する光に対して、電極材料が遮断する傾向にあるが、その電極形成部152における電極露出部に構造部6yが設けられていることで、基板側からの光を電極の側面、若しくは発光構造部の側面で、吸収、再度素子内部に取り込まれることを防ぎ、好適に光を取り出すことが可能となる。また、上記基板の凸部と同様な製造方法、凸部側面の形状を適用することもでき、この場合、基板とは異なり、凹凸部6では凸部内部の発光素子から伝搬する光を取り出す機能と、凸部6に近接する発光構造部151から外部に取り出された光を好適に反射する機能を有するものとできる。この場合、上記基板凸部形状であることで、凸部底面部では、素子内部との接合面積を大きく、幅を広くして、素子内部の多くの光を導き出し、他方、発光構造部151からの光を凸部側面、特に上面側の低角度の傾斜面、凸曲面により、好適に、基板面に垂直な方向、すなわち高角度で光を取り出すことができ好ましい。
また、図9C、10B、22A、25Aに示すように、複数の発光構造部15を有し、更にその形状、配列が複雑な構造であると、上記光取り出し時の損失も大きくなる傾向にあり、それを光機能性の凹凸部6yを有することを改善できる。また、上述したように、光強度の指向角に偏りを有するような発光素子において、発光素子内部157と、基板凸部20とで、それを段階的に改善することから、指向角の偏りを軽減して、好適な指向性の発光素子を得ることができる。このとき好ましくは、図26Bに示すように、発光素子の動作部157内部において、発光構造部151を囲むようにその周縁部に設けること、また発光構造部151に併設された電極16を囲むようにその周縁部に設けることが好ましく、更に好ましくは、ほぼ全ての周縁部に凹凸部6yを設けることである。特に好ましくは、図26Aにおいて、ある発光構造部が他の発光構造部で挟まれるような発光素子構造を有する場合において、発光構造部側面が隣接する発光構造部で囲まれ、光が取り込まれる傾向にあるため、それを改善できる。最も好ましくは、図26A、Bに見るように、上記凹凸部6x,yで、発光構造部151の側面をほぼ全周で囲むように設けることであり、電極16についても同様に、そのほぼ全周を囲むように設けることである。
また、ここでは、上述した第1導電型層11の電極面11sを露出させる際に、発光構造部の一部に電極を設けないで、電流注入用の電極(例えば14)に接続されずに、発光構造部から分離して、凹凸部6を形成することができ、製造上有利である。この凹凸部6の断面形状、その凸部の長さ、凹部の深さ、凹部の形成位置は、このような電極露出面11sに限定されずに、これは、電極形成面より深い導電型層11、若しくは上記下地層内を横方向に伝搬する光、基板から反射された光をも取り出す作用によるものである。このとき、導電型層を貫通する深さ、例えば下地層に達する深さで、すなわち、部分的に素子非動作部を設ける深さで、凹凸部6を形成するとさらに良く、更に好ましくは、基板が露出される深さで形成されることでより、これにより、基板上に設けられ、光が横方向に伝搬する経路となる電極面より下の導電型層、及び下地層を分断でき、その伝搬する光を効率的に取り出すことができるためである。このとき、導電型層を一部、若しくは全部除く深さで、凹凸部6を設ける場合には、素子構造部57内で設けると、電流拡散経路を遮断するため、その電流拡散経路となる領域を電極形成面内で確保する必要がある。具体的には、凹凸部6yを、断続的、断片的に複数の領域に分けて設け、該分断された領域を電流拡散経路として残すことで、この問題を回避できる。
このような凹凸部6の平面形状及びその配列は、上述基板の凸部と同様に様々な形状とでき、図26Aでは図19Aと同様に円形状で三角配置された構造となっている。好ましくは、面内横方向で様々な方向へ出射する光を遮るように、面内の発光素子側面、発光構造部側面から出射する全方向に対して、凸部が設けられるようにすることであり、具体的には、図26Aに見るように、発光構造部側面に沿う方向に列状に周期的に配列された凸部を、2列以上、発光構造部に沿って設けることであり、好ましくは3列以上である。さらに、その凸部の面内形状は、様々な方向からの光に対して好適な反射面となるように、好ましくはほぼ円形、ほぼ楕円形状などであり、他には凸部側面で発光構造部に向いた側面を曲面上とすることである。
[第4の実施形態(発光装置)]
実施形態4では、上記発光素子100を、その電極形成面で積層基体104に、実装、接合した素子積層体103であって、その模式断面図を図22Bに示す。発光素子100を素子積層体103として、他の形態として、上述したように素子側で分離された複数の電極14,16、発光構造部151を、基体104側電極で互いに電気的に接続し、実装、接合されても良い。基体104側電極は、発光素子100側電極14,16に対応して、互いに絶縁膜などで絶縁分離されて設けられ、外部接続用の電極が設けられている。基体104に素子部115を設けても良く、ここでは、図22Bの等価回路図に示すように、電流、静電保護素子(素子構造部115)として、p型層(第1導電型層)115a、n型層(第2導電型層)115bを設けている。ここでは、素子部115を基体104に1つだけ設けているが、2つ以上設けて外部(素子100、実装基体201)の電極、基体104側配線などで接続される形態などでも良く、また、保護素子は、基体104上、発光装置200内(載置部222)に実装して、発光素子にワイヤ接続、配線接続されても良い。
発光素子100側電極14,16と、基体104の電極とは接合部材114を介して接合しているが、素子100側電極の一部と、若しくは基体104側電極112の一部と、を接合部材の一部としても良く、パッド部16b、15bに代えて接合層を形成しても良い。
また、基体104は、素子構造115を有しないヒートシンクなどのサブマウントでも良い。基体104と外部とは、接続用の電極でワイヤ接続、ボンディング接続されても良く、基体104の素子構造部の電極、若しくは基体の内部、外部を導通する電極層を、実装面側に形成して、電極、接合層114として設けても良い。
(発光装置200)
図23,24は、本発明において、発光素子100及びその積層体103を実装基体201に実装した発光装置200である。発光装置200の一例としては、図24に示すように、装置基体220により、リード部210が固定され、リード部の一方をマウント・リード210として、実装基体201として機能し、その収納部(凹部)202内に発光素子100(積層体104)が接合層114(接着層204)を介して実装され、凹部(開口部225)側面を反射部203とし、且つ、基体201は、放熱部205として機能させて外部放熱器に接続しても良い。また、装置基体202には、光取出し部223に開口して(開口部225)、テラス部222が基体201外部に設けられ、保護素子などの他の素子を実装しても良く、凹部202、基体220開口部には、透光性の封止部材230で封止され、また凹部202外部にも反射部203が設けられている。また、リード電極210は、基体220内部の内部リード211と、それを基体220外部に延在させた外部リード212により、外部と接続される。発光素子100(積層体103)は、各リード210に、ワイヤ250接続、電気的接合204により電気的に接続される。
別の発光装置の例として、図23に示すように、リード210と絶縁分離された実装基体210に発光素子100を接着部材204により実装した発光装置200であり、発光素子100の収納基体201には反射部203を備え、放熱部205として外部放熱体に接続しても良く、発光素子100は各内部リード211にワイヤ250接続され、リード210は外部に延在して外部に電気的に接続される。このように、実装基体201とリード210とを分離することで、熱設計に優れた発光装置とできる。また、発光装置には、光透過性の封止部材230で凹部202、基体220の反射部221、テラス部222を封止して、形成され、該封止部材230に光学的に光学レンズ部を接続して、若しくは光学レンズの形状に封止部材230を成形して、所望の光学系(レンズ)を設けることで、所望の指向性の発光を得ることができる。
(光変換部材)
図23,24の発光装置に示すように、光変換部材106、若しくは発光装置200内の光変換層231は、発光素子100の光を一部吸収して、異なる波長の光を発光するものであり、蛍光体を含有したものを用いることができる。このような光変換部材106、光変換層231は、上記のように発光素子100一部若しくは全体、又はそれに加えて積層基体104の一部に被覆して、被覆膜105として形成されてもよい。蛍光体のバインダーとしては、少なくともSi、Al、Ga、Ti、Ge、P、B、Zr、Y、Sn、Pb、あるいはアルカリ土類金属の群から選択される1種以上の元素を含む酸化物及び水酸化物は、少なくともSi、Al、Ga、Ti、Ge、P、B、Zr、Y、Sn、Pb、あるいはアルカリ土類金属の群から選択される1種以上の元素を含む有機金属化合物(好ましくはさらに酸素を含む)により生成される。ここで、有機金属化合物には、アルキル基,アリール基を含む化合物等が含まれる。このような有機金属化合物として、例えば金属アルコキシド、金属ジケトナート、金属ジケトナート錯体、カルボン酸金属塩等が挙げられる。図23に示すように、発光装置200の封止部材230の一部として設けられても良く、図に示すように発光素子100に離間して、封止部材230a上、若しくは230bとの間に設けられた層231として形成されても良く、封止部材230内に分散して光変換部材を含有して、封止部材230を光変換層231としても良く、装置基体220、実装基体201、凹部収納部202内に沈降層として設けられても良い。また、図24に示すように、凸部が設けられた基板、及び/又は発光素子構造100を被覆する膜105に光変換部材106が設けられる形態でも良い。本発明の発光素子において、基板の素子構造形成面に対向する面、すなわち裏面と、側面に上記被覆膜が設けられる場合、基板側面と基板裏面とで出射する光強度の差が大きいと、変換された光及びそれと発光素子光との混合光が、指向角において色むらが発生する傾向にあるが、上述したように本発明の発光素子に設けられた凸部20を備えた基板であることで、この問題を抑えることができる。更に、光変換部材に、2種類以上の蛍光体、具体的には、変換光の波長の異なる2種以上の蛍光体を用いる場合に、そのような色むらの問題は深刻化する傾向にあるが、本発明の発光素子では、発光素子の指向性を改善するため、この問題を改善することができる。
以上では、チップの被覆膜105について述べたが、上記封止部材中における光変換部材の場合でも、また発光素子構造側を光取り出し面側とする場合でも同様な効果が得られる。
前記蛍光体の一例を以下に示す。緑色系発光蛍光体としては、SrAl:Eu、YSiO:Ce,Tb、MgAl1119:Ce,Tb、SrAl1225:Eu、(Mg、Ca、Sr、Baのうち少なくとも1以上)Ga:Euがある。また、青色系発光蛍光体としてはSr(POCl:Eu、(SrCaBa)(POCl:Eu、(BaCa)(POCl:Eu、(Mg、Ca、Sr、Baのうち少なくとも1以上)Cl:Eu,Mn、(Mg、Ca、Sr、Baのうち少なくとも1以上)(POCl:Eu,Mnがある。さらに、赤色系発光蛍光体としてはYS:Eu、LaS:Eu、Y:Eu、GdS:Euがある。特にYAGを含有させることで、白色光を発光することができ、照明用光源など用途も格段に広がる。YAGは、(Y1−xGd(Al1−yGa12:R(Rは、Ce、Tb、Pr、Sm、Eu、Dy、Hoから選ばれる少なくとも1以上である。0<R<0.5である。)、例えば、(Y0.8Gd0.2Al12:Ce、Y(Al0.8Ga0.212:Ceである。
本実施の形態において、赤味を帯びた光を発光する蛍光体として、特に窒化物系蛍光体を使用するが、本発明においては、上述したYAG系蛍光体と赤色系の光を発光可能な蛍光体とを備える発光装置とすることも可能である。このような赤色系の光を発光可能な蛍光体は、波長が400〜600nmの光によって励起されて発光する蛍光体であり、例えば、YS:Eu、LaS:Eu、CaS:Eu、SrS:Eu、ZnS:Mn、ZnCdS:Ag,Al、ZnCdS:Cu,Al等が挙げられる。このようにYAG系蛍光体とともに赤色系の光を発光可能な蛍光体を使用することにより発光装置の演色性を向上させることが可能である。
以上のようにして形成されるYAG系蛍光体、および窒化物系蛍光体に代表される赤色系の光を発光可能な蛍光体は、発光素子の側方端面において一層からなる色変換層中に二種類以上存在してもよいし、二層からなる色変換層中にそれぞれ一種類あるいは二種類以上存在してもよい。このような構成にすると、異なる種類の蛍光体からの光の混色による混色光が得られる。
以上のような蛍光体を選択することで、種々の発光波長を持った光取出し効率の高い発光素子、発光装置を得ることができる。また、本発明の発光素子は、可視光域に限らず、紫外発光で、紫外励起で可視光変換する蛍光体を用いても良く、また様々な波長の光、電磁波に適用できる。
[実施例]
本発明について、以下に実施例を示すが、本発明はこれに限定されず、上記本発明の技術思想に基づいて、他の態様にも適用できる。
以下に示す各実施例に例示するような半導体発光素子構造を、次に示す各凸部の形態に適用して、その特性を評価すると図20,21のような結果が得られる。
図20,21に示す実施例A,B,Cは、それぞれ、以下のように形成でき、ここで、各基板は、C面を主面として、A面をオリフラ面とするサファイア基板を用いる。
実施例Aは、実施例3、図19Dのように、基板に、1辺約5μm、凸部の間隔、ここでは隣り合う辺の間隔を2μmとして、正三角形を図19Dに示すように、内角がほぼ60°、120°となる平行四辺形の点線囲み43を基本単位、すなわち隣接する凸部20の構成辺が互いにほぼ平行に対向するように配置された構造、として、それを各軸方向51,52に等間隔に周期的に配列された構造する。ここで、各構成辺は、基板のM面に平行に形成され、図2、18に示すように、基板上にマスクとなるSiOの保護膜25を形成して、RIEにて、図2B、18Aのようにフォトリソグラフィー技術により所望のマスク形状とし、続けてRIEによりCl/SiClにて図2C、18Bに第1工程のエッチングをして、深さ約1μmでマスクがほぼ除去される程度とする。さらにエッチングを続けて、図2D、18Cに示すように第2工程のエッチングとし、図5Aに示すような凸部20、すなわち第1傾斜面22,第2傾斜面23を形成する。続いて、実施例1に見るように、基板上に、下地層のGaNを約4μm、その上に、n型コンタクト層などのn型層と、活性層と、p型層を形成して半導体素子構造とし、更に図10Bに示すように、n型層11を一部露出させて、そこにn型電極と、p型層13上にほぼ全面に図とは異なりNi/Auの透光性電極を形成して発光素子構造を得る。
次に、実施例Bは、実施例Aにおいて、基板の凸部の形状を実施例1、図4A、19A,Bに示すように円形状に変更して得られる。ここでは、図19Aに示すように、内角が60°,120°となる平行四辺形の点線部で囲まれた領域を基本単位53として各軸51,52に周期的に、直径4μm、間隔1.5μmで配列された構造として形成する。
実施例Cは、実施例Bにおいて、基板の製造工程において、第2工程のエッチングに続いて、第3工程として、RIEにてCFでエッチングを施し、図18D、15、16Aに示すような凸部側面、すなわち凸部から外側に凸となる凸曲面が形成される。
以上の基板の凹凸形状、パターンの異なる実施例A,B,Cを、その表面観察、素子特性測定、などにより、評価すると以下のような傾向が観られる。
素子特性については、その静電破壊特性が、図20に示すように、順方向の静電耐圧が、実施例AとBではほぼ同等で、実施例Bの方が、特性ばらつきが小さく、一方実施例Cが、A,Bに比して、大幅に静電耐圧が向上して、そのばらつきも実施例Bと同程度に小さいことが分かる。一方、逆方向の静電耐圧でも、順方向と同様に、実施例A,Bが同程度で、それに比して実施例Cが大幅に静電耐圧向上し、その特性のばらつきは、実施例Aの三角形状より、実施例B,Cの円形状の方が好ましいことが分かる。ここで、静電耐圧特性は、200pF、0Ωにおいて、各実施例10個の破壊電圧を測定して、その平均と、最大値、但し2500Vで非破壊のものは2500Vとしているものと、最小値をプロットすると図20に示すグラフが得られる。
更に、各実施例の発光素子チップについて、その明るさを測定すると、図21に示すように、実施例Aよりも実施例Bが僅かに高くなる傾向が観られ、更に実施例A,Bよりも実施例Cの方が大幅に出力が高くなり、実施例Aに比して約14%向上するものが得られる。また、他の素子特性については、Vfは、実施例Aに比して、実施例Bでは0.02V、実施例Cでは0.06V程度、僅かに上がる傾向が観られ、ウエハ内での発光波長のばらつきは同程度のものが得られる。
さらに、各実施例について、半導体が積層されたウエハの状態で、その上面について光学顕微鏡を用いて表面のピットを観察し、断面についてTEMを用いて貫通転位を観察して、各実施例の結晶性を評価する。表面のピットについて、実施例Aでは、ピットが多く、高密度で発生して、成長が不十分な領域が大きいものとなるが、実施例Bでは実施例Aに比して、全体的にピットが減少して低密度となり、その成長が不十分な領域も小さくなる傾向にあり、実施例Bでは、ピットがほぼ観られなくなり、成長が不十分な領域もさらに小さくなる傾向が観られる。また、実施例Aの三角形の凸部では、図19Dに示すように、ボイド44が対向する辺の中央部付近に発生する傾向も観られる。また、断面を観察すると、実施例Bよりも実施例Aの方が、貫通転位が減少して、結晶性が良くなっている傾向が観られる。また、実施例A,Bについて凸部の側面全体の角度θは、SEMにて観察したところ、実施例Bでは約65°〜70°であり、一方実施例Cでは、約45°〜50°程度のものが得られる。このことから、実施例Cでは傾斜角が低くなることで、上記光の取出し効果が高まり発光効率が向上していると考えられ、他方、第3工程により、図18Fに示す凹部の凹凸、溝27aの改善など、凸部側面の平滑化(図16)、曲面26形成により、半導体層の結晶性も向上し、その結果、ピットの低減、貫通転位の低減、成長不良領域の減少がなされていることが考えられる。そのため、実施例Aに比してBが、更に実施例Bに比してCの方が、歩留まりの向上、ばらつきの減少、出力の向上が得られる。
実施例Cにおいて、エッチングガス、条件を変更すると、上記凸部の側面全体の傾斜角θ、凸部、凹部、その側面の表面状態を観察すると以下の傾向が観られる。第3工程のエッチング時間を長くすると、傾斜角の低角度化が進む一方で、凸部上面、凹部底面、及びその側面に、エッチング損傷によるクレータ状の凹部が複数観られるようになり、結晶性が悪化する傾向にあるため、適度なエッチング時間を設定すると良い。また第3工程のエッチングガスを変更すると、Arガスでは実施例AとCの中間にあたる凸部形状、静電耐圧特性で、傾斜角は約60°程度である。エッチングガスをSiClとすると、傾斜角が第2工程から僅かに低角度化するだけで約70°程度であり、曲面化は上面側の一部に留まる傾向が観られ、更に実施例Cの第3工程の後に、SiClガスのエッチングを追加すると実施例Cと同程度で約50°のものが得られる。第3工程にSiCl/Clガスを用いると、実施例Cよりも傾斜角が大きく約58°程度となり、側面の曲面の曲率半径が小さくなる傾向が観られる。以上からエッチングガスとしては、第3工程には、CF、Arが好ましく用いられる。
[実施例1]
基板としてA面(11 2- 0)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。まずサファイア基板10上に図2aに示されるようにエッチングマスクとなるSiO膜25を成膜する。
次に円形であって、直径φ=5μmのフォトマスクを使用し、図2b、2cに示されるようにSiOから成る保護膜25とサファイア基板10をRIEで1μmエッチングした後、保護膜25を除去する。さらに、サファイア基板10の表面部分にエッチングをすることで図2dに示される凸部20(斜線部がエッチングされていない領域)の繰り返しパターンが2段階の傾斜面で形成される。凸部の最上面を直径φ=3μm、凸部と凸部の間隔を1.5μmとする。また、凸部側面の傾斜角θは70°、傾斜角θは20°である(図12)。
次に凸部20の繰り返しパターンのついたサファイア基板10の上に、n型半導体層としてAlGa1−xN(0≦x≦1)の低温成長バッファ層を100Å、GaNを3μm、SiドープのGaNを4μm、GaNを3000Å積層し、続いて発光領域となる多重量子井戸の活性層として、(井戸層、障壁層)=(InGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのGaNとしてもよい。尚、低温成長バッファ層の上に形成する第1層をアンドープのGaNとすることにより、より均一に凸部20を埋めて、その上に形成する半導体層の結晶性を良好にすることができる。
多重量子井戸の活性層を積層後、p型半導体層として、MgドープのAlGaNを200Å、アンドープのGaNを1000Å、MgドープのGaNを200Å積層する。p型半導体層として形成するアンドープのGaN層は、隣接する層からのMgの拡散によりp型を示す。
次にn電極を形成するために、MgドープのGaNからp型半導体層と活性層及びn型半導体層の一部までをエッチングし、SiドープのGaN層を露出させる。
次にp型半導体層の表面全面にNi/Auからなる透光性のp電極を、さらに透光性のp電極上において、n型半導体層の露出面と対向する位置にW/Pt/Auからなるpパッド電極を形成する。n型半導体層の露出面にはW/Pt/Auからなるn電極を形成する。
最後にウエハを四角形状にチップ化し、350μm□の半導体チップを得る。
これを、反射鏡を備えたリードフレームに実装して、砲弾型のLEDを作製する。
これによって得られるLEDは、順方向電流20mAにおいて、発光波長400nm、外部への発光出力が14.0mWとなる。
[比較例1]
比較例として、サファイア基板の表面に凹凸を1段階で設け、他の構成は実施例1と同様にして砲弾型LEDを形成したところ、順方向電流20mAにおいて、外部への発光出力が9.8mWであった。
[実施例2]
基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。サファイア基板10に形成する凸部を円形であって、直径φ=3μmの保護膜を用いる。凸部の最上面を直径φ=2μm、凸部と凸部の間隔を1.0μmとする。また、凸部側面の傾斜角θは70°、傾斜角θは20°である。この凸部の配列は図7bの形状とする。その他は実施例1と同様にする。以上より得られるLEDは、順方向電流20mAにおいて、外部への発光出力が14.0mWとなる。
[実施例3]
実施例1において、以下の条件で基板に凸部を形成する。1辺5μmの正三角形のフォトマスクを使用し、正三角形の1辺がオリフラと垂直となるようにフォトマスクをあわせ、正三角形の各辺をサファイアの(1−100)、(01−10)、(−1010)、すなわちM面にほぼ平行となるようにし、図2b、2cに示されるようにSiOから成る保護膜25とサファイア基板10をRIEで1μmエッチングした後、保護膜25を除去する。さらに、サファイア基板10の表面部分にエッチングをすることで図2dに示される凸部20(斜線部がエッチングされていない領域)の繰り返しパターンが形成される。
凸部の一辺の長さa=2μm、凸部と凸部の間隔b=1.5μmとする。また、凸部側面の傾斜角θは70°、傾斜角θは20°とする(図13)。その他は実施例1と同様にする。以上より得られるLEDは、順方向電流20mAにおいて、外部への発光出力が12.0mWとなる。
本発明は半導体素子に於いて、基板に凹凸を設けることで該基板上に成長させる半導体に発生するピットやボイドを抑制した素子に関する。また半導体発光素子に於いて、半導体層での光の導波方向を変えて、外部量子効率を上げるようにした素子に関する。
本発明に係る半導体素子の実施形態を示す断面図である。 本発明の実施形態にかかる製造工程を模式的に示す断面図である。 本発明の光の伝搬を従来構造との対比で模式的に示す断面図である。 本発明の一実施形態における凸部形状の例を示す斜視図(図4A)と、凸部の傾斜面、傾斜角が1つである場合の例を示す斜視図(図4B,C)である。 本発明に係る一実施形態における凸部形状を示す模式断面図(図5A)と、凸部側面の傾斜面、傾斜角が1つである場合の例を示す模式断面図(図5B)である。 本発明の一実施形態に係る半導体発光素子を示す模式断面図である。 本発明に係る凹部又は凸部の他のパターン例を模式的に示す平面図である。 本発明の一実施形態に係る発光素子、特にそのp側オーミック電極の各形態を示す模式平面図(図8A,Bは発光素子、図8C,Dは電極15,16)である。 本発明の一実施形態に係る発光素子、特にそのp側オーミック電極の各形態を模式的に示す平面図である。 本発明の一実施形態に係る発光素子、特にそのp側オーミック電極の各形態を模式的に示す平面図である。 本発明に係る凹部又は凸部を正六角形とした他の実施形態を説明するための平面図である。 本発明の一実施形態に係る凸部のSEM写真である。 本発明の一実施形態に係る凸部のSEM写真である。 本発明に係る凸部のSEM写真である。 本発明の一実施形態に係る凸部断面を説明する模式図である。 本発明の一実施形態に係る凸部を説明する斜視図である。 本発明の一実施形態に係る基板の凸部とその上に成長した半導体結晶を説明する断面模式図である。 本発明の一実施形態に係る基板の製造工程を説明する断面模式図である。 本発明の一実施形態に係る基板上面の凸部のパターンを模式的に説明する上面図である。 本発明の一実施例に係る静電破壊特性を表す図である。 本発明の一実施例に係る発光素子の明るさを説明する図である。 本発明の一実施例に係る発光素子構造を説明する上面図22Aと、その積層体を説明する断面図22B、積層体の回路図22Cである。 本発明の一実施例に係る発光装置を説明する模式図である。 本発明の一実施例に係る発光装置を説明する模式断面図である。 本発明の一実施例に係る発光素子を説明する上面図25Aと、その一部AA断面を模式的に説明する図25Bである。
符号の説明
10・・・基板
11・・・n型半導体層(第1導電型層)
12・・・活性層
13・・・p型半導体層(第2導電型層)
14・・・p側オーミック電極
15・・・p側パッド電極
17・・・保護膜
20・・・凸部
特開平11−274568号公報 特開2003−318441号公報 特開2001−160539号公報 特開2001−094216号公報 特開2001−148348号公報 特開2000−106455号公報 特開2000−156524号公報 特開2002−280609号公報 特開2002−280611号公報 特開2001−160539号公報 WO2005/018008 YAMADA, M. , et al. , InGaN-Based Near-Ultraviolet and Blue-Light-Emitting Diodes with high external quantum efficiency using a patterned sapphire substrate and a mesh electrode.' In: Jpn. J. Appl. Phys. Vol. 41 (2002) pp. L 1431-L1433 WO2003/010831 WO2002/103813 図20、27C、30〜33 WO01/41225 特表2004−505434 特表2004−511080
本発明に係る発光素子に用いる基板の製造方法としては、図2B、図18Aに示すように、基板上にエッチングマスクとなる保護膜25を設けてエッチングして、図2C、図18Bに示すように第1段階の凸部20を設けた後、図5Dに示すように保護膜25を除去するか、図18Bに示すように、第1の工程においてエッチングにより保護膜25を除去するなどして、第2の工程において、凸部上面20tの少なくとも一部、例えば図18B、好ましくは全部、その側面と凹部とを露出させてエッチングすることで、図2D、18Cに示すように、2つの傾斜面22,23、それぞれの傾斜角を有する第2段階の凸部20を形成する。このとき図18Aの保護膜は、第1の工程の凸部形成時に(図18B)、エッチングで除去する方が、保護膜除去工程を省けるため好ましい。また、第1の工程で保護膜を残すこともでき、その場合第2の工程のエッチングにおいて、残された保護膜が、第2傾斜面形成に寄与する一方で、凸部上面20tの保護することができるため好ましい。ここでは、保護膜を第1,2のエッチング工程で除去することについて述べたが、第2の工程でも保護膜を残し、第3の工程のエッチング時に、保護膜を除去することもでき、更に第3の工程でも保護膜を残すこともできる。また、第1〜3の工程において、それぞれの工程で、所望とする凸部,凹部形状、特にその側面の形状を形成するために、それぞれの工程に適した保護膜を形成することもできる。ここで、第2の工程において、図2B、4A、5A、18Cに示すように、凸部側面が突出した形状となるように形成することが好ましくは、更に好ましくは、第1の傾斜面が凹部底面20bに設けられ、第2の傾斜面が凸部上面20tに設けられることであり、更に好ましくは図に示すとおり、第1,2傾斜面22,23が連続することである。
更に、凸部側面22,23を凸曲面26とするために、凸部上面20tの少なくとも一部と側面、凹部が露出した状態でエッチングして、図18Dに示すように、底面側の第1傾斜角θ、上面側の第2傾斜角θを有する曲面を設ける。このとき、図18Dの部分拡大図である図18Gに見るように、第2の工程で形成された凸部底面における端部付近、周縁に設けられた溝も、滑らかな溝となり、平滑化される。このような凸部周縁の溝は、結晶成長時、異常成長の要因となるため、それが平滑化されることで、これを回避できる。更に、図2D、18Cに見るように、第1の工程における凸部側面の傾斜角θm1より、第2の工程の方が、第1,2傾斜面22,23形成により、側面全体の傾斜角θm2が小さく、θm1>θm2、なる。一方で、傾斜角の大きな第1傾斜面の底面部では、図18Cの部分拡大図の図18Fに示すように、その端部近傍、即ち、第2傾斜面が底面20bから設けられる場合は、凸部底面の周縁部、凹部底面20bの外縁部に、比較的鋭い形状のV字状溝27aが設けられる場合がある。これは、凸部底面の端部付近は、上述したように、図4B,C,14に見られるように、側面に溝などが設けられ、その端部形状は凹凸を有して粗い形状で有ると共に、第2傾斜面23より第1傾斜面22の傾斜角が大きいため、第1傾斜面22よりもその底面が優先的にエッチングされる傾向に有るためである。
上記第1〜3の工程のエッチングにより、第1の工程では、エッチング精度、マスク精度の問題から粗い表面、溝などを有する凸部側面22aが形成されても(図4B,C)、後に続く第2,3の工程におけるエッチングにより、凸部側面及び上面20tの一部が露出された状態でエッチングに晒されるため、側面の溝部24、凹凸が滑らかなものとなる。具体的には、第2の工程では、上面側の角部、すなわち上面20tの端部付近と、側面の溝部24における角などがエッチングに晒された際に、他の場所に比べて優先的にエッチングされるため、その角が取れ、面取りされるような状態となり、図4A、図5Aのように第2傾斜面23の形成、第1傾斜面22の表面粗さの低減がなされる。加えて、図2、18に見るように、側面全体の傾斜角θmが第1の工程よりも小さく、θm1>θm2、なる。
更に第3の工程では、少なくとも第1,2傾斜面22,23が形成され、図2D、図18C、図4A、図5Aに示すように好ましくは突出した形状の凸部側面において、凸部上面20tの一部とその側面と凹部が露出されて、エッチングされることで、その突出形状を凸状の曲面26として形成する。その時、その側面の傾斜角が、上面側が底面側より小さいこと、θ>θ、が好ましい。更に、図18C、D、及びその拡大図F、Gに示すように、凸部20側面全体の傾斜角θm3を、第2の工程の傾斜角θm2よりも小さく、θm2>θm3、することが好ましい。また、上述したように、第2の工程で凸部と凹部の境界に溝27aができた場合には、第3の工程により、その溝の幅を広くし、凹部、凸部底面からの傾斜角を小さくして、平滑化した溝若しくは凹部27bことで、その凸部、凹部の周縁部における成長異常を回避することができる。
また、本発明の発光素子構造は、図6,25に示すように、基板の同一面側に、各導電型層の電極が設けられた構造とするほかに、導電性基板を用いて、基板の対向する面にそれぞれ第1,2導電型層の電極を設ける構造とすることもできる。
本発明の発光素子では、図6,25などに示すように、基板10上に、発光素子構造101が形成されて、発光素子構造の各導電型層11,13にそれぞれ電極16,14が設けられた構造を有する。ここで、本明細書では、素子構造をp型層13、n型層11として説明するが、これら各導電型層は、その積層順序を限定せず、第1導電型層11と第2導電型層13とを少なくとも有した素子構造であること、更に好ましくは第1,2導電型層11,13の間に活性層12を有した素子構造とすることができる。
上述したように、基板10と第1導電型層のn型層11bとの間に、図25に示すように、素子構造101の下地となる下地層11aを形成することができる。
凹凸部6xは、発光素子内部であって、その発光構造部151の外側、より詳しくは、図25Bの断面図に示すように、非電流注入部158(非素子動作部)となる領域で、発光素子の面内における外縁、外周部分に設けられている。一方で、凹凸部6yは、図25Bの断面図に見るように、素子動作部(電流注入部)157内部において、第1導電型層の電極16と発光構造部151との間に設けられ、より具体的には、発光素子(素子動作部157)内部において、1つまたは複数設けられた発光構造部151の側面に沿って、電極16と発光構造部151との間に設けられる。
また、図9C、10B、22A、25Aに示すように、複数の発光構造部15を有し、更にその形状、配列が複雑な構造であると、上記光取り出し時の損失も大きくなる傾向にあり、それを光機能性の凹凸部6yを有することを改善できる。また、上述したように、光強度の指向角に偏りを有するような発光素子において、発光素子内部157と、基板凸部20とで、それを段階的に改善することから、指向角の偏りを軽減して、好適な指向性の発光素子を得ることができる。このとき好ましくは、図25Bに示すように、発光素子の動作部157内部において、発光構造部151を囲むようにその周縁部に設けること、また発光構造部151に併設された電極16を囲むようにその周縁部に設けることが好ましく、更に好ましくは、ほぼ全ての周縁部に凹凸部6yを設けることである。特に好ましくは、図26Aにおいて、ある発光構造部が他の発光構造部で挟まれるような発光素子構造を有する場合において、発光構造部側面が隣接する発光構造部で囲まれ、光が取り込まれる傾向にあるため、それを改善できる。最も好ましくは、図25A、Bに見るように、上記凹凸部6x,yで、発光構造部151の側面をほぼ全周で囲むように設けることであり、電極16についても同様に、そのほぼ全周を囲むように設けることである。
このような凹凸部6の平面形状及びその配列は、上述基板の凸部と同様に様々な形状とでき、図25Aでは図19Aと同様に円形状で三角配置された構造となっている。好ましくは、面内横方向で様々な方向へ出射する光を遮るように、面内の発光素子側面、発光構造部側面から出射する全方向に対して、凸部が設けられるようにすることであり、具体的には、図25Aに見るように、発光構造部側面に沿う方向に列状に周期的に配列された凸部を、2列以上、発光構造部に沿って設けることであり、好ましくは3列以上である。さらに、その凸部の面内形状は、様々な方向からの光に対して好適な反射面となるように、好ましくはほぼ円形、ほぼ楕円形状などであり、他には凸部側面で発光構造部に向いた側面を曲面上とすることである。

Claims (26)

  1. 基板表面上に基板とは材質の異なる半導体層を備えており、該基板の表面部分には凹部及び/又は凸部が形成された半導体素子において、
    上記凹部及び/又は凸部の側面には少なくとも2つ以上の傾斜角の異なる傾斜面を有することを特徴とする半導体素子。
  2. 上記凹部及び/又は凸部の側面に形成される傾斜面には、基板の底面側から少なくとも第1の傾斜面、及び第2の傾斜面が備えられており、該第1の傾斜面における傾斜角θと該第2の傾斜面における傾斜角θの関係はθ>θとすることを特徴とする請求項1記載の半導体素子。
  3. 上記凹部及び/又は凸部の側面に形成される傾斜面には、基板の底面側から第1の傾斜面、及び第2の傾斜面が備えられており、該第1の傾斜面における表面粗さRaと該第2の傾斜面における表面粗さRaの関係はRa>Raとすることを特徴とする請求項1又は2記載の半導体素子。
  4. 上記第1の傾斜面には縦方向に溝が形成されていることを特徴とする請求項2又は3のいずれかに記載の半導体素子。
  5. 上記凹部及び/又は凸部が、上記半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする形状であることを特徴とする請求項1記載の半導体素子。
  6. 上記凹部及び/又は凸部が、上記半導体層の成長安定面に対してほぼ平行な面に頂点を有しかつ上記半導体層の成長安定面に対してほぼ平行な面と交叉する直線を構成辺とする多角形であることを特徴とする請求項1記載の半導体素子。
  7. 上記凹部及び/又は凸部がその形状を繰り返したパターンに形成されていることを特徴とする請求項1乃至6のいずれかに記載の半導体素子。
  8. 上記基板がサファイア基板、Si基板、SiC基板又はスピネル基板であることを特徴とする請求項1乃至7のいずれかに記載の半導体素子。
  9. 上記基板がC面(0001)サファイア基板であることを特徴とする請求項1乃至8のいずれかに記載の半導体素子。
  10. 上記凹部及び/又は凸部の外周の平面形状が、円形、三角形、平行四辺形又は六角形であることを特徴とする請求項1乃至9のいずれかに記載の半導体素子。
  11. 上記第1の傾斜面における傾斜角θが、45°より大きく、90°より小さいことを特徴とする請求項2記載の半導体素子。
  12. 上記半導体素子は半導体発光素子であることを特徴とする請求項1乃至11のいずれかに記載の半導体素子。
  13. 上記凹部及び/又は凸部の側面が、湾曲した面を有することを特徴とする請求項1又は2記載の半導体素子。
  14. 上記凹部及び/又は凸部の側面は、底面側の傾斜角Raが、上面側の傾斜角Raより、大きいことを特徴とする請求項13記載の半導体素子。
  15. 前記凹部及び/又は凸部は、該底面端部の周縁に溝を有することを特徴とする請求項13又は14記載の半導体素子。
  16. 上記凹部及び/又は凸部の側面は、凸部の外側及び/又は凹部の内側に向かって凸な湾曲面を有することを特徴とする請求項13記載の半導体素子。
  17. 上記凹部及び/又は凸部の側面は溝を有し、前記溝の幅が上面側より底面側で広く、及び/又は、前記溝の数が上面側より底面側で多い請求項1に記載の発光素子。
  18. 周期的に配列され、互いに分離された凸部を有する基板上に、半導体発光素子構造を有する発光素子であって、
    前記凸部断面の幅が上面側より底面側で広く、凸部の側面の傾斜角が底面側より上面側で小さいと共に、
    前記凸部間の基板表面において、最近接する2つの凸部側面に外接する円を第1の円、少なくとも3つの凸部側面に外接する円を第2の円とし、前記凸部上面を含む面内において、最近接する2つの凸部側面に外接する円を第3の円とすると、前記第2の円の直径は、前記第1の円の直径よりも大きく、前記第3の円の直径よりも小さいことを特徴とする発光素子。
  19. 前記第3の円と前記第2の円が重なり合うことを特徴とする請求項18記載の発光素子。
  20. 前記凸部側面が、外側に向かって凸な曲面を有する請求項18又は19記載の発光素子。
  21. 前記凸部底面が円形状であり、前記凸部が基板面内において互いにほぼ60°の角度で交わる2つの軸方向のそれぞれに、ほぼ同一間隔で周期的に配置されている請求項18又は19記載の発光素子。
  22. 凸部及び/又は凹部を複数有する発光素子用基板の製造方法であって、
    基板上に保護膜を設けて基板の一部をエッチングして、側面を有する凸部及び/又は凹部を設ける第1の工程と、
    前記凸部及び/又は凹部の側面と、前記凸部上面の一部及び/又は前記凹部同士の間にある基板上面の一部とを露出させてエッチングし、前記凹部及び/又は凸部側面の底面側における傾斜角を上面側における傾斜角よりも小さくする第2の工程と、
    を具備してなる発光素子用基板の製造方法。
  23. 前記第2の工程の後、前記凸部及び/又は凹部の側面と、前記凸部の上面の一部及び/又は前記凹部同士の間にある基板上面の一部とを露出させてエッチングし、前記側面を曲面にする第3の工程を具備する請求項23記載の発光素子用基板の製造方法。
  24. 前記第1の工程のエッチングにより保護膜も除去する請求項22又は23記載の発光素子用基板の製造方法。
  25. 前記凸部が複数設けられ、その上面及び/又は底面が円形状である請求項24記載の発光素子用基板の製造方法。
  26. 前記第1の工程において、凸部及び/又は凹部側面に複数の溝を形成し、前記第2の工程において、前記側面の溝が上面側より底面側で幅が広くなり、及び/又は前記溝の数が上面側より底面側で多くなるようにする請求項22又は23記載の発光素子用基板の製造方法。
JP2007250974A 2003-08-19 2007-09-27 半導体素子、発光素子及びその基板の製造方法 Active JP4882944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007250974A JP4882944B2 (ja) 2003-08-19 2007-09-27 半導体素子、発光素子及びその基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003294775 2003-08-19
JP2003294775 2003-08-19
JP2007250974A JP4882944B2 (ja) 2003-08-19 2007-09-27 半導体素子、発光素子及びその基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004240027A Division JP4063259B2 (ja) 2003-08-19 2004-08-19 半導体素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011010557A Division JP5206803B2 (ja) 2003-08-19 2011-01-21 半導体素子、発光素子及びその基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008010894A true JP2008010894A (ja) 2008-01-17
JP4882944B2 JP4882944B2 (ja) 2012-02-22

Family

ID=34191059

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2004240027A Active JP4063259B2 (ja) 2003-08-19 2004-08-19 半導体素子及びその製造方法
JP2007250974A Active JP4882944B2 (ja) 2003-08-19 2007-09-27 半導体素子、発光素子及びその基板の製造方法
JP2011010557A Active JP5206803B2 (ja) 2003-08-19 2011-01-21 半導体素子、発光素子及びその基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004240027A Active JP4063259B2 (ja) 2003-08-19 2004-08-19 半導体素子及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011010557A Active JP5206803B2 (ja) 2003-08-19 2011-01-21 半導体素子、発光素子及びその基板の製造方法

Country Status (6)

Country Link
US (2) US7683386B2 (ja)
EP (3) EP3166152B1 (ja)
JP (3) JP4063259B2 (ja)
KR (1) KR101183776B1 (ja)
TW (1) TW200518413A (ja)
WO (1) WO2005018008A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219269A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
WO2010128825A2 (ko) * 2009-05-07 2010-11-11 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
JP2010280105A (ja) * 2009-06-03 2010-12-16 Dainippon Printing Co Ltd 金属箔表面への画像形成方法
WO2011040478A1 (ja) * 2009-09-30 2011-04-07 京セラ株式会社 発光素子、および発光素子の製造方法
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP2011134829A (ja) * 2009-12-24 2011-07-07 Nichia Corp 発光装置
JP4768894B2 (ja) * 2009-09-07 2011-09-07 エルシード株式会社 半導体発光素子
JP2011258923A (ja) * 2010-06-04 2011-12-22 Qinghua Univ 発光ダイオード
WO2012018116A1 (ja) * 2010-08-06 2012-02-09 日亜化学工業株式会社 サファイア基板と半導体発光素子
KR101141269B1 (ko) 2008-12-26 2012-05-04 한국광기술원 발광 다이오드 및 이의 제조 방법
US9130134B2 (en) 2012-09-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US9337385B2 (en) 2013-07-09 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing the same
JP2019197857A (ja) * 2018-05-11 2019-11-14 パナソニックIpマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子

Families Citing this family (236)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
KR20070074641A (ko) * 2004-11-24 2007-07-12 스미또모 가가꾸 가부시키가이샤 반도체 적층 기판, 그 제조 방법 및 발광 소자
WO2006068297A1 (en) * 2004-12-22 2006-06-29 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
US20090008652A1 (en) * 2005-03-22 2009-01-08 Sumitomo Chemical Company, Ltd. Free-Standing Substrate, Method for Producing the Same and Semiconductor Light-Emitting Device
JP4915058B2 (ja) * 2005-06-06 2012-04-11 パナソニック株式会社 Led部品およびその製造方法
JP4915052B2 (ja) * 2005-04-01 2012-04-11 パナソニック株式会社 Led部品およびその製造方法
WO2006109222A1 (en) 2005-04-13 2006-10-19 Philips Intellectual Property & Standards Gmbh Structured substrate for a led
KR100675220B1 (ko) * 2005-05-18 2007-01-29 삼성전기주식회사 질화물계 반도체 발광소자
TWI291244B (en) * 2005-07-07 2007-12-11 Formosa Epitaxy Inc Light emitting diode and light emitting diode package
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100634307B1 (ko) * 2005-08-10 2006-10-16 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
DE112006002505T5 (de) * 2005-09-29 2008-08-14 Sumitomo Chemical Co., Ltd. Verfahren zur Herstellung eines Halbleiters eines Nitrids der Gruppe 3-5 und Verfahren zur Herstellung einer lichtemittierenden Vorrichtung
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
US20080128734A1 (en) * 2006-01-06 2008-06-05 Epistar Corporation Light-emitting device
JP2007194289A (ja) * 2006-01-17 2007-08-02 Sumitomo Chemical Co Ltd 半導体発光デバイス及びその製造方法
JP5038631B2 (ja) * 2006-02-03 2012-10-03 新光電気工業株式会社 発光装置
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd 3族窒化物半導体発光素子およびその製造方法
KR101163788B1 (ko) * 2006-03-05 2012-07-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 3−5族窒化物半導体基板の製造方法
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 GaN系半導体発光素子の製造方法
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5719496B2 (ja) * 2006-06-28 2015-05-20 日亜化学工業株式会社 半導体発光素子及び発光装置、及び半導体発光素子の製造方法
TWI309481B (en) 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
JP2010512661A (ja) * 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高特性無極性iii族窒化物光デバイスの有機金属化学気相成長法(mocvd)による成長
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR101071450B1 (ko) * 2006-12-22 2011-10-10 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR101316115B1 (ko) 2007-03-29 2013-10-11 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
EP3065186B1 (en) * 2007-08-03 2020-01-01 Nichia Corporation Method for manufacturing a gallium nitride compound semiconductor light emitting element
JP2009043913A (ja) * 2007-08-08 2009-02-26 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP5082672B2 (ja) * 2007-08-20 2012-11-28 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法及び発光素子
TWI418056B (zh) * 2007-11-01 2013-12-01 Epistar Corp 發光元件
US7985979B2 (en) 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
TW200950138A (en) * 2008-05-26 2009-12-01 Genesis Photonics Inc LED chip of high-brightness light-emitting device
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
KR101533296B1 (ko) 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US8633501B2 (en) 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
TWI375337B (en) * 2008-09-11 2012-10-21 Huga Optotech Inc Semiconductor light-emitting device
JP5282503B2 (ja) 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
WO2010042871A1 (en) * 2008-10-09 2010-04-15 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
KR101103882B1 (ko) 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
TW201027791A (en) * 2009-01-09 2010-07-16 Ubilux Optoelectronics Corp A manufacturing method of a semiconductor component that has uneven substrate
JP2010177552A (ja) * 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
KR100924455B1 (ko) * 2009-02-05 2009-11-03 갤럭시아포토닉스 주식회사 발광 다이오드 및 그 제조 방법
JP2010205910A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体発光素子
JP5312988B2 (ja) * 2009-03-04 2013-10-09 スタンレー電気株式会社 光半導体装置及びその製造方法
WO2010101348A1 (ko) * 2009-03-05 2010-09-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조방법
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
JP4686643B2 (ja) * 2009-07-03 2011-05-25 シャープ株式会社 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
CN102054911B (zh) * 2009-10-29 2013-03-13 比亚迪股份有限公司 发光二极管芯片及其制作方法和具有该芯片的发光二极管
JP5404808B2 (ja) * 2009-11-11 2014-02-05 京セラ株式会社 発光素子
KR20110052131A (ko) * 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
CN102074620B (zh) * 2009-11-25 2012-07-25 广镓光电股份有限公司 半导体发光元件
US8476658B2 (en) * 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR100993093B1 (ko) 2010-02-04 2010-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子
JP5174064B2 (ja) * 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5421164B2 (ja) * 2010-03-23 2014-02-19 スタンレー電気株式会社 光半導体装置及びその製造方法
JP5036840B2 (ja) * 2010-03-25 2012-09-26 株式会社東芝 発光素子
US8258531B2 (en) * 2010-03-26 2012-09-04 Huga Optotech Inc. Semiconductor devices
US8378367B2 (en) 2010-04-16 2013-02-19 Invenlux Limited Light-emitting devices with vertical light-extraction mechanism and method for fabricating the same
US8476576B2 (en) * 2010-04-28 2013-07-02 Kotura, Inc. Optical device having partially butt-coupled light sensor
JP5475569B2 (ja) * 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
JP2010206230A (ja) * 2010-06-22 2010-09-16 Showa Denko Kk GaN系半導体発光素子の製造方法およびランプ
CN102668135B (zh) 2010-06-24 2016-08-17 首尔伟傲世有限公司 发光二极管
EP2587556B1 (en) * 2010-06-28 2018-05-02 Nichia Corporation Method for manufacturing a sapphire substrate and growing a nitride semiconductor light emitting device
KR20120004048A (ko) * 2010-07-06 2012-01-12 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
JP5150684B2 (ja) * 2010-07-13 2013-02-20 株式会社東芝 半導体発光素子および半導体発光素子の製造方法
US9389408B2 (en) 2010-07-23 2016-07-12 Zeta Instruments, Inc. 3D microscope and methods of measuring patterned substrates
DE112011102506B4 (de) 2010-07-28 2021-03-25 Seoul Viosys Co., Ltd. Lichtemittierende Diode und lichtemittierende Diodeneinheit
US8476652B2 (en) 2010-07-30 2013-07-02 Invenlux Corporation Three-dimensional light-emitting devices and method for fabricating the same
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
US9620670B2 (en) * 2010-09-02 2017-04-11 Micron Technology, Inc. Solid state lighting dies with quantum emitters and associated methods of manufacturing
JP5222916B2 (ja) * 2010-09-17 2013-06-26 シャープ株式会社 半導体基材の製造方法、半導体装置、および電気機器
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
TWI446578B (zh) * 2010-09-23 2014-07-21 Epistar Corp 發光元件及其製法
CN102130254B (zh) * 2010-09-29 2015-03-11 映瑞光电科技(上海)有限公司 发光装置及其制造方法
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102054916B (zh) * 2010-10-29 2012-11-28 厦门市三安光电科技有限公司 反射器及其制作方法,以及包含该反射器的发光器件
USD712850S1 (en) * 2010-11-18 2014-09-09 Cree, Inc. Light emitter device
USD721339S1 (en) 2010-12-03 2015-01-20 Cree, Inc. Light emitter device
USD707192S1 (en) 2010-11-18 2014-06-17 Cree, Inc. Light emitting device
US8564000B2 (en) 2010-11-22 2013-10-22 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
US20130130417A1 (en) * 2011-11-22 2013-05-23 Jar-Yu WU Manufacturing method of a light-emitting device
US9490235B2 (en) 2010-11-22 2016-11-08 Cree, Inc. Light emitting devices, systems, and methods
US9000470B2 (en) 2010-11-22 2015-04-07 Cree, Inc. Light emitter devices
US9300062B2 (en) 2010-11-22 2016-03-29 Cree, Inc. Attachment devices and methods for light emitting devices
US8624271B2 (en) 2010-11-22 2014-01-07 Cree, Inc. Light emitting devices
US8575639B2 (en) 2011-02-16 2013-11-05 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子およびその製造方法
KR101274651B1 (ko) * 2010-11-30 2013-06-12 엘지디스플레이 주식회사 발광 다이오드 및 이의 제조 방법
USD706231S1 (en) 2010-12-03 2014-06-03 Cree, Inc. Light emitting device
JP5087672B2 (ja) * 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
US8796053B2 (en) * 2010-12-21 2014-08-05 Ultratech, Inc. Photolithographic LED fabrication using phase-shift mask
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
EP2668662B1 (en) * 2011-01-25 2019-07-03 LG Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
USD702653S1 (en) 2011-10-26 2014-04-15 Cree, Inc. Light emitting device component
US8809880B2 (en) 2011-02-16 2014-08-19 Cree, Inc. Light emitting diode (LED) chips and devices for providing failure mitigation in LED arrays
US8455908B2 (en) 2011-02-16 2013-06-04 Cree, Inc. Light emitting devices
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
CN102255024B (zh) * 2011-03-17 2013-06-12 中国科学院苏州纳米技术与纳米仿生研究所 提高GaN外延材料质量的微纳米结构及其应用
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
EP2509120A1 (en) * 2011-04-05 2012-10-10 Imec Semiconductor device and method
JP5060637B1 (ja) * 2011-05-13 2012-10-31 株式会社東芝 半導体発光素子及びウェーハ
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
EP2711991A4 (en) * 2011-05-19 2015-05-20 Lattice Power Jiangxi Corp METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE
JP5649514B2 (ja) 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
US8624279B2 (en) * 2011-06-02 2014-01-07 Sino-American Silicon Products Inc. Light emitting diode substrate and light emitting diode
TWI425665B (zh) * 2011-06-09 2014-02-01 Yu Feng Chuang Led基板之製造方法、led基板及白光led構造
KR101947561B1 (ko) * 2011-06-23 2019-02-14 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
WO2012177014A2 (en) * 2011-06-23 2012-12-27 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
WO2013036589A1 (en) * 2011-09-06 2013-03-14 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
CA2883101A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
USD705181S1 (en) 2011-10-26 2014-05-20 Cree, Inc. Light emitting device component
TWI584499B (zh) * 2011-10-27 2017-05-21 晶元光電股份有限公司 半導體發光二極體結構
WO2013070696A1 (en) 2011-11-07 2013-05-16 Cree, Inc. High voltage array light emitting diode (led) devices, fixtures and methods
JP5644745B2 (ja) * 2011-12-05 2014-12-24 豊田合成株式会社 半導体発光素子および発光装置
JP2013120936A (ja) * 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したGaNLEDのレーザーアニール
JP5914807B2 (ja) * 2011-12-14 2016-05-11 パナソニックIpマネジメント株式会社 サファイア基板のエッチング方法
CN103199165A (zh) * 2012-01-05 2013-07-10 昆山中辰矽晶有限公司 发光二极管基板及其加工方法与发光二级管
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5673581B2 (ja) 2012-02-24 2015-02-18 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、ランプ、並びに、レチクル
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP6024533B2 (ja) 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Iii族窒化物半導体の製造方法及びiii族窒化物半導体
US20130264587A1 (en) * 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
TWI528579B (zh) 2012-04-18 2016-04-01 新世紀光電股份有限公司 發光二極體元件
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
WO2013176291A1 (ja) * 2012-05-23 2013-11-28 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法
US9029890B2 (en) * 2012-07-12 2015-05-12 Epistar Corporation Light-emitting device having patterned substrate and method of manufacturing thereof
WO2014021259A1 (ja) * 2012-08-03 2014-02-06 シャープ株式会社 窒化物半導体素子構造体とその製造方法
JP2014034481A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 窒化ガリウム結晶成長用サファイア基板、窒化ガリウム結晶の製造方法、及び窒化ガリウム結晶
JP6036830B2 (ja) * 2012-08-21 2016-11-30 王子ホールディングス株式会社 半導体発光素子用基板及び半導体発光素子、並びにこれらの製造方法
CN103682005B (zh) * 2012-09-12 2016-12-07 顾玉奎 Led磊晶制程
KR101972200B1 (ko) 2012-09-17 2019-04-24 루미리즈 홀딩 비.브이. 성형된 기판을 포함하는 발광 디바이스
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
DE102012108883A1 (de) * 2012-09-20 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
KR101391739B1 (ko) * 2012-10-05 2014-05-12 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR101401955B1 (ko) 2012-11-21 2014-06-03 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
CN104813489B (zh) * 2012-11-23 2018-01-02 首尔伟傲世有限公司 发光二极管及其制造方法
JP6013897B2 (ja) * 2012-12-17 2016-10-25 スタンレー電気株式会社 半導体発光素子及びその製造方法
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
JP2014164281A (ja) * 2013-02-28 2014-09-08 Fujifilm Corp 微細凹凸構造体の製造方法およびその方法により製造される微細凹凸構造体
JP6048233B2 (ja) 2013-03-12 2016-12-21 豊田合成株式会社 Iii 族窒化物半導体発光素子
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Iii族窒化物半導体の製造方法及びiii族窒化物半導体
CN103325906B (zh) * 2013-06-04 2016-04-27 江苏新广联科技股份有限公司 可调节led发光角度的图形衬底及其制备方法
USD739565S1 (en) 2013-06-27 2015-09-22 Cree, Inc. Light emitter unit
USD740453S1 (en) 2013-06-27 2015-10-06 Cree, Inc. Light emitter unit
KR102065776B1 (ko) * 2013-07-12 2020-01-13 엘지이노텍 주식회사 발광소자
WO2015025631A1 (ja) * 2013-08-21 2015-02-26 シャープ株式会社 窒化物半導体発光素子
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP6684541B2 (ja) 2014-01-20 2020-04-22 ローム株式会社 発光素子
KR20150104420A (ko) * 2014-03-05 2015-09-15 삼성전자주식회사 반도체 소자 및 그의 제조 방법
CN106133926A (zh) * 2014-03-26 2016-11-16 捷客斯能源株式会社 磊晶成长用基板及使用其的发光组件
JPWO2015147134A1 (ja) * 2014-03-26 2017-04-13 Jxエネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
US9548419B2 (en) 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
US9490119B2 (en) 2014-05-21 2016-11-08 Palo Alto Research Center Incorporated Fabrication of thin-film devices using selective area epitaxy
TWI640104B (zh) * 2014-05-30 2018-11-01 日商日亞化學工業股份有限公司 氮化物半導體元件及其製造方法
WO2015181671A1 (en) * 2014-05-30 2015-12-03 Koninklijke Philips N.V. Light-emitting device with patterned substrate
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102014108300B4 (de) * 2014-06-12 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleiterbauelemente
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
JP6194515B2 (ja) * 2014-06-30 2017-09-13 豊田合成株式会社 サファイア基板の製造方法およびiii族窒化物半導体発光素子の製造方法
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
US9373761B2 (en) * 2014-09-23 2016-06-21 Osram Sylvania Inc. Patterned thin-film wavelength converter and method of making same
KR20160038568A (ko) * 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP5848814B2 (ja) * 2014-11-20 2016-01-27 株式会社東芝 窒化物半導体素子
US9997397B2 (en) 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
TWI605616B (zh) * 2015-08-12 2017-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
JP2016027658A (ja) * 2015-09-07 2016-02-18 エルシード株式会社 エッチング方法
JP6229707B2 (ja) * 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法
WO2018038927A1 (en) * 2016-08-26 2018-03-01 The Penn State Research Foundation High light-extraction efficiency (lee) light-emitting diode (led)
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN107039566A (zh) * 2017-04-28 2017-08-11 海迪科(南通)光电科技有限公司 一种圆角三角形图形化衬底
JP6719424B2 (ja) * 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2019079994A (ja) * 2017-10-26 2019-05-23 豊田合成株式会社 テンプレート基板およびその製造方法、発光素子
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Iii族窒化物半導体発光素子
JP7428564B2 (ja) 2020-03-25 2024-02-06 日機装株式会社 半導体発光素子
JP7390258B2 (ja) 2020-06-22 2023-12-01 日機装株式会社 半導体発光素子
CN116544329B (zh) * 2023-07-07 2023-11-07 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655845A (en) * 1900-03-30 1900-08-14 Augustus G Winter Method of fireproofing cellulose.
US4163953A (en) * 1977-07-07 1979-08-07 Northern Telecom Limited Double heterostructure laser for direct coupling to an optical fiber
DE2755433C2 (de) * 1977-12-13 1986-09-25 Telefunken electronic GmbH, 7100 Heilbronn Strahlungsemittierende Halbleiterdiode
JPS60960B2 (ja) 1979-12-17 1985-01-11 松下電器産業株式会社 窒化ガリウム発光素子アレイの製造方法
JPS5896781A (ja) 1981-12-03 1983-06-08 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JPS6276686A (ja) 1985-09-30 1987-04-08 Toshiba Corp 発光素子
KR880014692A (ko) * 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
US4774435A (en) * 1987-12-22 1988-09-27 Gte Laboratories Incorporated Thin film electroluminescent device
US4881237A (en) * 1988-08-26 1989-11-14 Massachusetts Institute Of Technology Hybrid two-dimensional surface-emitting laser arrays
JP2889618B2 (ja) * 1988-12-28 1999-05-10 株式会社リコー アレイ型半導体発光装置
JP2765256B2 (ja) 1991-04-10 1998-06-11 日立電線株式会社 発光ダイオード
JPH0559861A (ja) 1991-08-30 1993-03-09 Taamo:Kk 止 具
JP3152969B2 (ja) 1991-10-01 2001-04-03 京セラ株式会社 単結晶サファイアの接合体およびその製造方法
US5309001A (en) 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JP2834922B2 (ja) 1991-11-25 1998-12-14 シャープ株式会社 発光ダイオード
JPH05183193A (ja) 1991-12-27 1993-07-23 Nikko Kyodo Co Ltd 光半導体装置用基板へのレンズ加工方法
JPH05335622A (ja) 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH0783136B2 (ja) 1993-02-10 1995-09-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
TW253999B (ja) * 1993-06-30 1995-08-11 Hitachi Cable
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH0832110A (ja) * 1994-07-19 1996-02-02 Oki Electric Ind Co Ltd 端面発光型led、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
GB2309334B (en) 1994-12-20 1997-11-19 Ultra Silicon Techn Uk Ltd Guiding light within electroluminescent devices
JP3240097B2 (ja) 1995-02-16 2001-12-17 シャープ株式会社 半導体発光素子
US5814839A (en) * 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JPH08236870A (ja) 1995-02-24 1996-09-13 Nippon Steel Corp 半導体レーザ装置及びその製造方法
DE19629920B4 (de) 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3713100B2 (ja) * 1996-05-23 2005-11-02 ローム株式会社 半導体発光素子の製法
US5905275A (en) * 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
US5734225A (en) * 1996-07-10 1998-03-31 International Business Machines Corporation Encapsulation of organic light emitting devices using siloxane or siloxane derivatives
JP2970545B2 (ja) 1996-07-30 1999-11-02 日本電気株式会社 モノリシックレンズの製造方法
US6107644A (en) * 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
JP3787206B2 (ja) 1997-01-24 2006-06-21 ローム株式会社 半導体発光素子
JP3934320B2 (ja) 1997-03-13 2007-06-20 日本電気株式会社 GaN系半導体素子とその製造方法
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
US6091083A (en) * 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
GB2329238A (en) 1997-09-12 1999-03-17 Hassan Paddy Abdel Salam LED light source
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6346771B1 (en) * 1997-11-19 2002-02-12 Unisplay S.A. High power led lamp
GB2381380B (en) 1997-11-19 2003-06-18 Unisplay Sa LED lamp
US6633120B2 (en) * 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
JP3805883B2 (ja) 1997-12-26 2006-08-09 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体ウエハおよび窒化ガリウム系半導体素子、ならびにそれらの製造方法
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3545197B2 (ja) 1998-03-23 2004-07-21 三洋電機株式会社 半導体素子およびその製造方法
US6163557A (en) * 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6291839B1 (en) 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6504590B1 (en) * 1998-10-07 2003-01-07 Citizen Watch Co., Ltd Liquid crystal display and timepiece
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000216431A (ja) 1998-11-19 2000-08-04 Sanyo Electric Co Ltd 発光素子
US6307218B1 (en) * 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP2000174339A (ja) 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd GaN系半導体発光素子およびGaN系半導体受光素子
JP2000216497A (ja) 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4097343B2 (ja) 1999-01-26 2008-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP2000332300A (ja) 1999-05-14 2000-11-30 Unisplay Sa Ledランプ
JP3696003B2 (ja) 1999-09-22 2005-09-14 三洋電機株式会社 窒化物系半導体層の形成方法
JP3427047B2 (ja) 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶GaNの結晶成長方法及び単結晶GaN基板の製造方法と単結晶GaN基板
DE19947030A1 (de) * 1999-09-30 2001-04-19 Osram Opto Semiconductors Gmbh Oberflächenstrukturierte Lichtemissionsdiode mit verbesserter Stromeinkopplung
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系iii−v族化合物の結晶製造方法
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
CA2393081C (en) * 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
US6387717B1 (en) * 2000-04-26 2002-05-14 Micron Technology, Inc. Field emission tips and methods for fabricating the same
US6469320B2 (en) * 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
TW536841B (en) 2001-03-21 2003-06-11 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
WO2002103813A1 (fr) * 2001-06-15 2002-12-27 Nichia Corporation Element emetteur de lumiere a semi-conducteur au nitrure, et dispositif emetteur de lumiere utilisant cet element
KR20040012754A (ko) * 2001-06-15 2004-02-11 크리 인코포레이티드 Sic 기판 상에 형성된 gan 기반 led
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003197961A (ja) 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
EP3166152B1 (en) 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164296A (ja) * 2000-09-18 2002-06-07 Mitsubishi Cable Ind Ltd 半導体基材及びその作製方法
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141269B1 (ko) 2008-12-26 2012-05-04 한국광기술원 발광 다이오드 및 이의 제조 방법
JP2010219269A (ja) * 2009-03-17 2010-09-30 Toshiba Corp 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
WO2010128825A2 (ko) * 2009-05-07 2010-11-11 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
WO2010128825A3 (ko) * 2009-05-07 2011-02-17 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
JP2010280105A (ja) * 2009-06-03 2010-12-16 Dainippon Printing Co Ltd 金属箔表面への画像形成方法
JP2011176379A (ja) * 2009-09-07 2011-09-08 El-Seed Corp 半導体発光素子
JP2015099939A (ja) * 2009-09-07 2015-05-28 エルシード株式会社 半導体発光素子
JP4768894B2 (ja) * 2009-09-07 2011-09-07 エルシード株式会社 半導体発光素子
JP2013042162A (ja) * 2009-09-07 2013-02-28 El-Seed Corp 半導体発光素子
JPWO2011027679A1 (ja) * 2009-09-07 2013-02-04 エルシード株式会社 半導体発光素子
JP4772168B2 (ja) * 2009-09-30 2011-09-14 京セラ株式会社 発光素子、および発光素子の製造方法
JPWO2011040478A1 (ja) * 2009-09-30 2013-02-28 京セラ株式会社 発光素子、および発光素子の製造方法
WO2011040478A1 (ja) * 2009-09-30 2011-04-07 京セラ株式会社 発光素子、および発光素子の製造方法
US8796718B2 (en) 2009-09-30 2014-08-05 Kyocera Corporation Light emitting element and method for manufacturing light emitting element
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
US9024331B2 (en) 2009-12-17 2015-05-05 Toyoda Gosei Co., Ltd. Substrate, template substrate, semiconductor light emitting element, semiconductor light emitting element producing method, illumination device using semiconductor light emitting element and electronic device
JP2011134829A (ja) * 2009-12-24 2011-07-07 Nichia Corp 発光装置
JP2011258923A (ja) * 2010-06-04 2011-12-22 Qinghua Univ 発光ダイオード
US8487320B2 (en) 2010-06-04 2013-07-16 Tsinghua University Light emitting diode
CN103069541A (zh) * 2010-08-06 2013-04-24 日亚化学工业株式会社 蓝宝石基板及半导体发光元件
US8847263B2 (en) 2010-08-06 2014-09-30 Nichia Corporation Sapphire substrate having triangular projections with outer perimeter formed of continuous curve
US9012936B2 (en) 2010-08-06 2015-04-21 Nichia Corporation Sapphire substrate having triangular projections with portions extending in direction of substrate crystal axis
US8847262B2 (en) 2010-08-06 2014-09-30 Nichia Corporation Sapphire substrate having triangular projections with bottom sides formed of outwardly curved lines
WO2012018116A1 (ja) * 2010-08-06 2012-02-09 日亜化学工業株式会社 サファイア基板と半導体発光素子
US9070814B2 (en) 2010-08-06 2015-06-30 Nichia Corporation LED sapphire substrate with groups of three projections on the surface
US9525103B2 (en) 2010-08-06 2016-12-20 Nichia Corporation Sapphire substrate having elongated projection and semiconductor light emitting device utilizing the same
US9130134B2 (en) 2012-09-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US9337385B2 (en) 2013-07-09 2016-05-10 Kabushiki Kaisha Toshiba Semiconductor light emitting element and method for manufacturing the same
JP2019197857A (ja) * 2018-05-11 2019-11-14 パナソニックIpマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
JPWO2020054792A1 (ja) * 2018-09-14 2021-08-30 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
JP7238897B2 (ja) 2018-09-14 2023-03-14 王子ホールディングス株式会社 突状構造体、発光素子用基板、その製造方法、及び発光素子

Also Published As

Publication number Publication date
US20100197055A1 (en) 2010-08-05
KR20060079196A (ko) 2006-07-05
EP1667241A1 (en) 2006-06-07
EP3699963A1 (en) 2020-08-26
TW200518413A (en) 2005-06-01
WO2005018008A1 (ja) 2005-02-24
US20050179130A1 (en) 2005-08-18
KR101183776B1 (ko) 2012-09-17
JP2005101566A (ja) 2005-04-14
US7683386B2 (en) 2010-03-23
EP1667241A4 (en) 2011-11-23
JP4882944B2 (ja) 2012-02-22
EP1667241B1 (en) 2016-12-07
JP5206803B2 (ja) 2013-06-12
EP3166152B1 (en) 2020-04-15
JP4063259B2 (ja) 2008-03-19
US8119534B2 (en) 2012-02-21
JP2011077562A (ja) 2011-04-14
EP3166152A1 (en) 2017-05-10
TWI361534B (ja) 2012-04-01

Similar Documents

Publication Publication Date Title
JP4063259B2 (ja) 半導体素子及びその製造方法
JP4055503B2 (ja) 半導体発光素子
JP5641025B2 (ja) 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP6627897B2 (ja) 半導体発光素子
JP4356723B2 (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4882944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250