KR20060079196A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20060079196A
KR20060079196A KR1020067003347A KR20067003347A KR20060079196A KR 20060079196 A KR20060079196 A KR 20060079196A KR 1020067003347 A KR1020067003347 A KR 1020067003347A KR 20067003347 A KR20067003347 A KR 20067003347A KR 20060079196 A KR20060079196 A KR 20060079196A
Authority
KR
South Korea
Prior art keywords
substrate
convex
light emitting
convex portion
layer
Prior art date
Application number
KR1020067003347A
Other languages
English (en)
Other versions
KR101183776B1 (ko
Inventor
히사노리 다나까
야스노부 호소까와
유우끼 시부따니
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34191059&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20060079196(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20060079196A publication Critical patent/KR20060079196A/ko
Application granted granted Critical
Publication of KR101183776B1 publication Critical patent/KR101183776B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Die Bonding (AREA)

Abstract

표면에 오목부 및/또는 볼록부(20)가 형성된 기판(10)과, 기판(10)의 표면에 형성된, 기판(10)과는 재질이 상이한 반도체층(11∼13)을 구비한 반도체 소자. 오목부 및/또는 볼록부(20)의 측면이, 경사각이 상이한 경사면을 2 이상 갖는다.
반도체 소자, 발광 소자, 오목부, 볼록부, 경사면

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은, 기판에 요철을 형성한 반도체 소자에 관한 것으로, 특히, 기판의 요철에 의해서 외부 양자 효율을 높인 반도체 발광 소자에 관한 것이다.
반도체 소자, 예를 들면 발광 다이오드(LED)에서는 기본적으로는 기판 상에 n형 반도체층, 활성층, p형 반도체층이 순서대로 적층되어 있다. 또한, p형 반도체층 및 n형 반도체층 상에는 전극을 형성하고 있다. p형 반도체층으로부터 주입되는 정공과 n형 반도체층으로부터 주입되는 전자와의 재결합에 의해서 활성층이 있는 발광 영역에서 광이 발생한다. 그 광은, 전극이 형성된 면, 또는 반도체층을 성장하지 않은 기판 이면으로부터 외부로 취출된다.
이러한 구조의 발광 다이오드에서는, 반도체 적층 구조를 원자 레벨로 제어할 필요가 있기 때문에, 일반적으로 기판의 평탄성을 경면 레벨로 가공하고 있다. 또한, 기판 상의 반도체층이나 전극은 상호 평행한 적층 구조를 이루고 있고, 반도체층의 부분을 광이 전파하도록 도파로가 구성된다. 즉, 굴절률이 큰 반도체층을 굴절률이 작은 기판과 전극 사이에 끼우는 구조에 의해서, 도파로가 형성된다. 이 도파로는, p형 반도체층-전극 계면과 기판-전극 계면 사이에 끼워져 있다.
반도체층 내에서 발생한 광이 전극과의 계면 또는 기판과의 계면에 대하여 소정의 임계각 이상의 각도로 입사하면, 전반사를 반복하면서 반도체층내를 가로 방향으로 전파하게 된다. 이 때문에, 광이 도파로 내에 포착되어 외부로 효율 좋게 취출되지 않는다. 또한, 광이 전반사를 반복하여 도파로 내를 가로 방향으로 전파되는 동안에, 광의 일부는 흡수되게 된다. 이 때문에 외부 양자 효율이 저하하게 된다.
그래서, 발광 다이오드의 표면 또는 측면을 조면으로 하는 방법도 제안되어 있지만, 반도체층에 데미지를 부여하게 되어, 크랙 등이 발생한다. 이래서는, p-n 접합이 부분적으로 파괴되어, 유효한 발광 영역이 감소한다.
한편, 일본 공개특허 평성 11-274568호 공보에서는, 기판의 표면에 오목부 또는 볼록부를 형성하여 발광 영역에서 발생한 광을 산란시켜, 외부 양자 효율을 향상시키는 방법이 제안되어 있다. 이 방법에서는, 사파이어 기판, n형 GaN, p형 GaN, 투명 전극을 순서대로 적층한 GaN계 LED에 있어서, 사파이어 기판의 표면을, 기계 연마나 에칭에 의해서 랜덤하게 조면화한다. 이에 의해, 사파이어 기판에 입사하는 광이 산란되어, 외부 양자 효율이 향상하려고 하고 있다.
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 기판의 표면에 형상을 제어하지 않고, 예를 들면 미세한 구조이기 때문에 그 정밀도가 불충분한 오목부나 볼록부를 형성하면, 형성한 오목부나 볼록부의 측면에 큰 홈이 생겨, 오목부나 볼록부의 외주가 뒤얽힌 형상으로 되는 경우가 있다(도 14). 이러한 기판 상에 GaN을 성장시키면 피트나 보이드가 발생하기 쉬워진다. 보이드가 발생하면 GaN의 재성장 시에 크랙도 발생하기 쉬워진다. 이 때문에 GaN의 결정성이 저하하여, 발광 효율(=내부 양자 효율)이 낮아져 외부 양자 효율도 오히려 저하한다. 또한, 크랙의 발생에 의해 반도체 소자의 신뢰성도 저하한다. 반도체의 결정성의 저하는, 발광 다이오드와 같은 발광 소자에 한하지 않고, 다른 반도체 장치인 수광 소자나 전자 디바이스에도 마찬가지의 나쁜 영향을 준다.
또한, 반도체를 성장시키는 기판의 표면에 요철 가공을 실시하면, 반도체의 성장 이상을 초래하여, 여러 가지의 문제가 발생하는 경우가 있다. 예를 들면, 반도체층 표면에 피트가 발생하는 등 표면의 모홀리지가 악화되거나, 요철부에서 반도체가 충전되지 않고 성장하여 보이드가 발생하거나, 반도체의 성장이 악화되어 반도체층 내에 관통 전위 등의 결정 결함이 발생하거나, 웨이퍼면 내에서 이상 성장하는 영역이 발생하거나 하는 경우가 있다. 표면의 피트 등에 의한 표면 모홀로지의 악화나, 결정 결함의 발생에 의한 결정성의 악화는, 리크 전류의 발생에 의한 정전 파괴의 증가나, 활성층 등의 결정성 악화에 의한 발광 효율의 저하 등을 초래하여, 반도체 소자의 소자 특성을 악화시키는 원인으로 된다. 또한, 요철부의 보이드는, 결정성 악화나 피트의 발생 원인으로 되고, 또한, 기판의 요철의 광학 효과를 저해하는 원인으로 된다. 또한, 웨이퍼면 내에서 이상 성장하는 영역이 발생하면, 소자의 수율을 저하시킨다.
따라서, 본 발명의 목적은, 기판 표면에 요철을 형성하는 것에 의한 반도체층에의 피트나 보이드의 발생을 억제하여, 정전 내압 등의 신뢰성이 높고, 또한 결 정성이 좋고, 발광 효율이 우수한 반도체 소자를 제공하는 것에 있다. 또한, 외부 양자 효율을 안정적으로 확보할 수 있도록 하여, 높은 수율을 얻을 수 있는 반도체 소자 및 그 제조 방법을 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
본 발명에 따른 반도체 소자는, 표면에 오목부 및/또는 볼록부를 형성한 기판과, 상기 기판의 표면에 성장된, 상기 기판과는 재질이 상이한 반도체층을 구비하고 있고, 상기 오목부 및/또는 볼록부의 측면이 적어도 2개 이상의 경사각이 상이한 면을 갖는 것을 특징으로 한다. 또한, 본건 발명에 있어서 「적어도 2개 이상의 경사각이 상이한 면을 갖는다」는 것은, 오목부 및/또는 볼록부의 저면에 대한 경사각이 상이한 2 이상의 사면에 의해서 오목부 및/또는 볼록부의 측면이 구성되어 있는 것을 가리킨다. 도 5A에, 볼록부의 단면 형상의 일례를 나타낸다. 도 5A의 예에서는 볼록부의 측면에, 서로 다른 경사각 θ1, θ2를 갖는 2개의 경사면이 존재한다. 경사면의 수는 2개에 한정되지 않고, 더욱 다수이어도 된다. 즉, 경사각은 θ1, θ2의 2종류에 한정되지 않고, θn(n=정수)까지의 n종류이어도 된다.
또한, 도 5A나 도 15에 도시하는 바와 같이, 기판 표면에 형성한 볼록부의 측면이, 볼록부의 외측을 향하여 볼록 형상으로 돌출된(팽창된) 형상을 갖는 것이 바람직하다. 또한, 기판 표면에 오목부를 형성한 경우에는, 오목부의 내벽면이 오목부의 내측을 향하여 볼록 형상으로 돌출된(팽창된) 형상을 갖는 것이 바람직하다. 이것은, 도 17A 및 도 17B에 도시하는 바와 같이, 예를 들면 볼록부이면, 볼 록부 측면의 팽창부의 정점까지 반도체층을 성장시킨 후, 볼록부 상면으로부터 성장한 반도체층과, 볼록부끼리의 사이로부터 성장한 층이 접합할 때에, 볼록부 측면의 경사각이 작아지기 때문에, 그 접합이 원활하게 되는 경향이 있기 때문이다. 이에 의해, 보이드의 발생, 피트 등의 성장 이상의 발생, 그것에 의한 결정성 악화를 억제할 수 있다. 또한, 볼록부 또는 오목부의 측면이 돌출된(팽창된) 형상은, 도 5A에 도시하는 바와 같은 부리 형상으로 돌출된(팽창된) 형상뿐만 아니라, 도 15에 도시하는 바와 같은, 곡면 형상으로 돌출된(팽창된), 완만한 형상이어도 된다. 여기서 측면이 돌출된(팽창된) 형상이라 함은, 도 15에 도시하는 바와 같이 볼록부의 단면(斷面)으로부터 보아, 볼록부의 측면이 볼록부의 상면 단부와 저면 단부를 연결하는 선분보다 외측에 있는 형상을 가리킨다(또는, 오목부의 단면으로부터 보아, 오목부의 측면이 오목부의 저면 단부와 상면 단부와 상면을 연결하는 선분보다 내측에 있는 형상을 가리킨다). 즉, 볼록부인 경우, 볼록부 단면을 보면 단순한 사다리꼴보다 폭이 넓게 된다. 또한, 오목부인 경우, 오목부 단면을 보면 단순한 역사다리꼴보다 폭이 넓게 된다. 본 발명에서는, 볼록부 또는 오목부의 측면에 복수의 돌출부(팽창부)가 형성되어 있어도 된다, 단, 도 5A, 도 15에 도시하는 바와 같이, 볼록부 또는 오목부의 측면에 형성하는 돌출부(팽창부)는 1개인 것이, 기판 상에의 반도체의 성장 안정성의 관점으로부터 바람직하다.
전술한 바와 같이, 기판의 요철부는, 그의 광취출 효과를 높이기 위해서는, 밀도를 높이는 쪽이 좋다. 즉, 각 볼록부, 오목부의 크기를 작게 하여, 그 간격을 좁게 할수록 좋다. 그러나, 기판 가공 정밀도의 제약에 의해, 요철부의 크기가 작 아지면, 요철의 형상이 악화되어, 요철의 측면에 홈 등이 발생하기 쉬워진다. 도 4B 및 도 4C에 도시하는 바와 같이, 만일 오목부나 볼록부의 측면(21)의 경사각이 일정하면, 측면(21)을 세로 방향으로 신장하도록 형성된 홈(24)이 볼록부(20)의 상면까지 도달하게 된다. 이 경우, 볼록부(20)의 상면의 주위에 노치부(notch) 즉 내측으로 움푹 패인 절결부가 형성되어, 주위가 들쭉날쭉한 모양으로 된다. 이러한 홈이나 노치부는, 기판면 내에서 규칙적으로 발생하는 것이 아니고, 형상이나 크기가 불규칙하게 된다. 그 때문에 반도체층의 성장 조건 등을 조정하는 것만으로는, 보이드나 피트의 발생을 억제할 수 없다.
이에 대하여, 본 발명에서는, 도 4A에 도시하는 바와 같이, 오목부 및/또는 볼록부의 측면에 경사각이 상이한 2 이상의 경사면(22 및 23)을 형성하고 있다. 이것에 의해서, 하측의 경사면(22)에서 발생한 홈(24)이 볼록부(20)의 상면까지 전파하지 않게 된다. 즉, 제1, 제2 경사면(22, 23) 중, 하측에 있는 제1 경사면(22)에만 세로로 연장되는 홈이 형성된다. 그 홈은 제2 경사면(23)에 도달할 때까지 신장하지만, 제2 경사면 내로는 진행하지 않는다. 그 때문에 상측의 제2 경사면(23)에는 세로 방향으로 신장하는 홈은 없어서, 경사면의 표면 거칠기가 작아진다. 이러한 요철을 형성한 기판 상에 반도체층을 성장시키면, 피트 등의 모홀로지 이상이 억제된다. 또한, 기판 표면에 요철을 형성하는 것에 의한 반도체층 내의 전위의 증가도 거의 없다. 이것은, 상측의 경사면의 표면 거칠기 하측의 경사면보다도 작게 하고, 볼록부의 상면을 둘러싸는 외주의 형상을 일정하게 한 것에 의한다고 추정된다. 여기서, 외주 형상을 일정하게 했다는 것은, 외주에 노치부(notch)가 실질적으로 존재하지 않는 것을 의미하고 있다.
또한, 볼록부 또는 오목부의 측면이 곡면 형상인 경우에는, 볼록부끼리의 사이 또는 오목부 저면으로부터 성장하는 반도체에 있어서, 성장 영역의 형상 변화가 원활하고 작은 것으로 되기 때문에, 성장이 바람직한 것으로 된다고 생각된다. 또한, 볼록부 또는 오목부의 측면을 곡면 형상으로 성형할 때에, 볼록부 또는 오목부의 측면에 형성된 홈도 저감된다.
볼록부의 측면에, 기판의 저면측으로부터, 적어도 제1 경사면과 제2 경사면을 형성하고, 제1 경사면의 오목부 및/또는 볼록부의 저면에 대한 각도를 경사각θ1이라고 하고, 제2 경사면의 오목부 및/또는 볼록부의 저면에 대한 각도를 경사각θ2라고 하면, θ1>θ2의 관계로 하는 것이 바람직하다. 이러한 경사면으로 함으로써, 볼록부의 측면에 발생한 홈 등이 제1 경사면으로부터 제2 경사면으로 전파되는 것을 방지할 수 있다. 또한, 제1 경사각θ1을 크게 함으로써, 제1 경사면에 형성되는 홈의 깊이나 사이즈가 작아져 바람직하다. 이들은, 오목부를 형성하는 경우도 마찬가지이다.
또한, 볼록부의 측면에, 기판의 저면측으로부터, 적어도 제1 경사면(22)과 제2 경사면(23)을 형성하고, 제1 경사면(22)에 있어서의 표면 거칠기 Ra1과 제2 경사면(23)에 있어서의 표면 거칠기 Ra2의 관계를 Ra1>Ra2로 하는 것이 바람직하다. 제2 경사면의 표면 거칠기 Ra2를 작게 함으로써, 반도체의 성장 시에 발생하는 보이 드 등을 대폭 저감할 수 있다. 보이드 등이 억제되는 이유는, 반도체 성장 속도의 볼록부 사이에서의 변동이 억제되어, 반도체끼리의 접합 포인트가 일정하게 되기 때문이라고 생각된다. 한편, 도 14에 도시하는 바와 같이, 볼록부의 측면을 1개의 경사면으로 형성한 경우의 측면의 표면 거칠기를 Ra3이라고 하면, Ra3은, 상기한 바와 같이 2개의 경사면을 마련한 경우 중 적어도 한쪽의 경사면의 거칠기 Ra1 또는 Ra2보다 커져 버린다. 게다가, 이 큰 표면 거칠기가 볼록부의 최상면까지 계속되기 때문에, 반도체의 성장 조건을 조정해도 보이드의 발생은 피할 수 없어, 출력이 저하한다. 제2 경사면의 표면 거칠기 Ra2는, 0.1㎛ 이하, 바람직하게는 0.01㎛ 이하, 가장 바람직하게는 0.005㎛ 이하로 하는 것이 바람직하다.
이상 설명한 바와 같이, 볼록부 및/또는 오목부의 측면에 형성된 홈이 세로 방향으로 전파하여 볼록부 및/또는 오목부의 상면에까지 도달하면, 이후의 공정에서 성장시키는 반도체의 결정성을 저하시키게 된다. 그러나, 제1 경사면에 발생한 홈이, 제2 경사면으로 전파하고 있지 않으면, 반도체의 결정성이 양호하게 된다. 왜냐하면, 세로 방향으로 신장하는 홈이 발생한 제1 경사면에 의해서 반도체 성장 시의 응력이 완화되고, 또한, 홈이 발생해 있지 않은 제2 경사면에 의해서 보이드 등이 억제되기 때문이다.
오목부와 볼록부 중 어느 한쪽을 기판 표면에 형성해도 되고, 양자를 조합하여 형성해도 된다. 어떠한 경우에도 마찬가지의 작용 효과가 얻어진다. 단, 오목부보다 볼록부를 형성하는 쪽이, 반도체층을 보이드 발생 없이 성장시키기 쉽기 때 문에, 바람직하다. 오목부 또는 볼록부 주위의 반도체층에 보이드가 있으면, 반도체의 결정성이 저하하여, 더욱 요철에 의한 광의 산란 또는 회절 기능이 저해되기 때문에, 발광 소자의 출력이 저하하게 된다. 또한, 반도체층에 결함이 성장하지 않도록 하기 위해서는, 오목부 및/또는 볼록부의 측면에 있는 제2 경사면을 평탄하게 하는 것이 바람직하다.
[볼록부(오목부)의 평면 형상]
또한, 오목부 및/또는 볼록부를 상면으로부터 관찰한 경우에, 오목부 및/또는 볼록부가 반도체층의 성장 안정면에 대하여 대략 평행한 면과 교차하는 직선을 구성변으로 하는 형상인 것이 바람직하다. 기판 상면으로부터 보아 성장 안정면에 대하여 대략 평행한 면과 교차하는 직선이라 함은, 보다 구체적으로 말하면, 기판면과 성장 안정면과의 교선에 대해 평행이 아니고, 그 교선에 대하여 경사진 직선을 말한다. 또한, 성장 안정면은, 기판 상에 반도체 재료를 성장시키는 도중에, 비교적 평활한 면으로서 형성되는 파셋(facet)면으로 된다. 예를 들면, 질화갈륨계 화합물 반도체의 경우, 기판면에서 A축에 대해 평행한 평면(특히 M면)이 성장 안정면으로 된다. 따라서, 기판 상면으로부터 보아, A축에 대해 평행한 평면에 대해 평행이 아닌 직선(=A축에 대해 평행이 아닌 직선)을 구성변으로 하는 다각형에 오목부 또는 볼록부를 형성하는 것이 바람직하다. 이것은, 오목부 및/또는 볼록부가 반도체층의 성장 안정면에 대하여 대략 평행한 직선을 구성변으로 하고 있으면, 반도체층의 성막 시에 그 부위에서 결정의 결함이 발생하기 쉽기 때문이다. 반도체층에 결정 결함이 발생하면, 내부 양자 효율을 저하시키고, 결과적으로 외부 양 자 효율을 저하시키는 원인으로 된다. 여기서, A축이라 함은, A면에 수직인 법선 방향을 가리킨다. A축이 기판면에 대하여 경사져 있는 경우에는, 그 A축 방향을 기판면에 투영한 방향에 대한 각도를 고려하면 된다. A축에 대해 평행한 평면에 대해 평행이 아닌 직선이라 함은, 기판면에 있어서, A축 방향 혹은 A축을 기판면에 투영한 방향에 대하여, 평행이 아닌 직선이다. 또한, A축에 대해 평행한 평면이라 함은, A축 방향 혹은 A축 방향을 기판면에 투영한 방향에 대해 평행한 직선을, 기판면과의 교선으로 하는 면을 말한다.
상기 오목부 및/또는 볼록부의 기판 상면으로부터 본 평면 형상은, 원형, 삼각형, 평행사변형 또는 육각형 등으로 할 수 있다. 오목부나 볼록부를 삼각형, 평행사변형 또는 육각형 등의 다각형으로 하면, 피트 등의 발생을 억제할 수 있다. 보다 바람직하게는 정삼각형, 마름모형 또는 정육각형으로 한다. 또한 오목부나 볼록부를 원형으로 하면, 피트를 대폭 억제할 수 있음과 함께, 제2 경사면을 용이하게 형성할 수 있다. 또, 볼록부의 밀도를 높게 하는 것, 즉, 단위 면적당의 볼록부의 수를 많게 하고, 그 측면의 길이, 면적을 크게 할 수 있기 때문에, 볼록부에 의한 광취출 작용을 높여, 발광 소자로 한 경우에 출력이 상승한다.
또한, 본건 명세서에 있어서, 오목부 또는 볼록부를 다각형이나 원형으로 한다는 것은, 기판 상면에서 관찰한 경우의 평면 형상을 다각형이나 원형으로 하는 것을 가리킨다. 또한, 요철의 평면 형상이 다각형인 경우, 기하학적으로 완전한 다각형일 필요는 없고, 가공 상의 이유 등으로 인해 각이 라운딩을 띠고 있어도 된다.
또한, 오목부 및/또는 볼록부는, 그 형상을 반복한 패턴으로 형성하는 것, 예를 들면 도 7에 도시하는 바와 같은 복수의 볼록부로 구성되는 패턴, 또 그 패턴을 반복한 것으로 하는 것이 바람직하다. 오목부 및/또는 볼록부는 1개라도 되지만, 그 형상을 반복한 패턴으로 하면, 광의 산란 또는 회절의 효율이 업하여, 외부 양자 효율을 더욱 향상시킬 수 있다. 또한, 오목부 및/또는 볼록부를 기판 상에 반복해서 형성해도, 전술한 바와 같이 적어도 제1, 2의 경사면을 갖는 것, 또한 돌출 형상인 것, 나아가서는 그것이 곡면인 것에 의해, 오목부 또는 볼록부에 의한 국소적인 결정 결함을 억제할 수 있기 때문에, 기판의 전체면을 발광면으로 할 수 있다.
[요철의 크기, 간격]
오목부의 깊이 또는 볼록부의 단차는, 100Å 이상, 바람직하게는 1000~10000Å로 하는 것이 바람직하다. 발광 파장(예를 들면, AlGaInN계의 발광층인 경우, 206㎚~632㎚)을 λ라고 했을 때, 적어도 λ/4 이상의 깊이 또는 단차가 없으면, 충분히 광을 산란 또는 회절할 수 없다. 구체적으로는, 전술한 바와 같이, 기판 상의 반도체층 내를 광이 전파하기 때문에, 그 전파되는 매질의 굴절률을 n으로 하여, λ/(4n) 이상의 깊이와 단차를 마련하는 것이 바람직하다. 한편, 오목부의 깊이 또는 볼록부의 단차가, 상기 범위를 초과하는 경우, 기판의 요철을 평탄화시키기 위해 필요한 반도체층, 즉 소자 구조의 기초층의 막두께를 크게 할 필요가 있다. 기판의 요철을 평탄화하지 않고 소자 구조를 적층하면, 반도체의 적층 구조내를 전류가 가로 방향으로 흐르기 어렵게 되어, 발광 효율이 저하하게 된다.
또한, 기판 상면으로부터 보았을 때의 오목부 및/또는 볼록부의 크기(즉, 오목부 및/또는 볼록부 저면에 있어서의 1개의 구성변의 길이 La)는, 반도체 내에 있어서의 발광 파장을 λ(370㎚~460㎚)라고 했을 때, 적어도 λ/4 이상의 크기인 것이 바람직하다. 오목부 및/또는 볼록부가 적어도 λ/4 이상의 크기가 아니면, 충분히 광을 산란 또는 회절할 수 없다. 여기서, λ/4는, 상기한 바와 마찬가지로, 광이 발생하여, 전파되는 매질인 반도체층의 굴절률을 n이라고 하면, λ/(4n)로 된다. 또한, 오목부 또는 볼록부의 상면에 있어서의 1변의 길이 Lb는 1.5㎛ 이상으로 하는 것이 바람직하다. 이러한 치수로 오목부나 볼록부를 형성하면, 반도체를 성장시켰을 때의 보이드 발생을 억제할 수 있다. 보다 바람직하게는, 오목부 및/또는 볼록부의 저면(길이 Lt)과 상면(길이 Lb)의 길이의 비(Lt/Lb)가, 1<(Lt/Lb)<2, 보다 바람직하게는 1.1<(Lt/Lb)<1.8인 것이 바람직하다. 이에 의해서 보이드의 발생을 한층 억제할 수 있어, 출력은 10% 이상이나 향상한다.
또한, 충분히 광을 산란 또는 회절시키기 위해서는, 기판 상면으로부터 보았을 때의 오목부 또는 볼록부의 상호의 간격을 상기한 바와 마찬가지로 λ/4 이상으로 하는 것이 바람직하다. 예를 들면, 오목부 또는 볼록부의 상호의 간격을 0.5㎛ 이상 5㎛ 이하로 하는 것이 바람직하다. 보다 바람직하게는, 1㎛ 이상 3㎛ 이하로 한다. 이러한 범위이면, 반도체층을 효율적으로 성장시킬 수 있고, 나아가서는 산란 또는 회절의 효과를 높게 할 수 있다. 또한, 요철의 상호의 간격이라 함은, 인접하는 오목부끼리 또는 볼록부끼리에 있어서의 최단의 거리를 말한다.
[요철의 단면 형상]
다음으로, 요철의 단면 형상에 대해서는, 도 5A에 도시하는 바와 같이, 볼록부이면 측면이 적어도 2단계로 경사진 사다리꼴로 하거나, 도 15에 도시하는 바와 같이 제1, 2 경사각θ1, θ2를 갖는 곡면의 측면을 갖는 사다리꼴 형상으로 하는 것이 바람직하다. 한편, 오목부이면, 상기한 바와 마찬가지의 측면을 갖는 역사다리꼴인 것이 바람직하다. 이러한 단면 형상으로 함으로써, 광의 산란 및 회절 효율을 보다 높일 수 있다. 또한, 요철의 단면 형상은, 기하학적으로 완전한 사다리꼴 또는 역사다리꼴일 필요는 없고, 가공상 등의 이유로부터 각이 라운딩을 띠고 있어도 된다.
볼록부의 측면에, 기판의 저면측으로부터, 적어도 제1 경사면과 제2 경사면을 형성하고, 오목부 및/또는 볼록부의 저면에 대한 제1 경사면의 각도를 경사각θ1이라고 하고, 오목부 및/또는 볼록부의 저면에 대한 제2 경사면의 각도를 경사각θ2라고 하면, 경사각θ1이 30°보다 크고, 90°보다 작을 때에, 산란 또는 회절에 의한 출력이 향상한다. 단, 요철의 상기 경사각θ가 너무 지나치게 크면, 도리어 산란 또는 회절의 효율이 저하하고, 또한, 반도체층의 피트가 발생하기 쉬워진다. 따라서, 경사각θ1은, 바람직하게는 45° 이상 80° 이하, 보다 바람직하게는 50° 이상 70° 이하로 하는 것이 바람직하다. 또한, 경사각θ2는 10° 이상, 30° 이하로 하는 것이 바람직하다. 이 범위에서 기판의 표면상에 오목부나 볼록부를 형 성하면 피트의 발생을 억제할 수 있다. 또한, 오목부 또는 볼록부의 상면에 대하여 제2 경사면이 갖는 각도를 θ3이라고 하면, θ3은 90° 이상인 것이 바람직하다.
도 5A나 도 15와 같이 볼록부의 측면이 외측 방향으로 돌출하고, 단면의 폭이 중앙부에서 넓게 되도록 볼록한 형상인 경우에는, 도 15에 도시하는 바와 같이, 그 볼록부의 저면 단부와 상면 단부를 연결하는 선이 볼록부의 저면과 이루는 경사각θm이, 20° 이상, 80° 이하의 범위에서 형성되어 있는 것이 바람직하고, 더욱 바람직하게는, 30° 이상 60° 이하의 범위인 것이 바람직하다. 경사각이 지나치게 크면, 광의 반사면(볼록부 측면)이 기판면 내에 차지하는 비율이 작아져, 광취출 작용이 저하한다. 한편, 경사각이 지나치게 작으면, 도 17A 및 도 17B에 도시하는 바와 같이, 볼록부끼리의 사이로부터 성장한 반도체가 볼록부 상면으로부터 성장한 반도체와 접합할 때에, 볼록부 상면으로부터 성장한 반도체의 저면 아래로 들어가는 영역이 많아져, 성장 불량, 보이드의 발생을 초래하는 경향이 있다. 또한, 오목부인 경우에는, 오목부의 저면 단부와 상면 단부를 연결하는 선이 오목부의 저면과 이루는 각의 보각θm이 상기 범위에 있는 것이 바람직하다.
[기판, 반도체의 종류]
본건 발명에 있어서, 기판이나 반도체의 종류는, 특별히 한정되지 않는다. 기판의 표면에 성장시키는 반도체로서는, III-V족계 반도체나 II-VI족계 반도체가 고려된다. III-V족계 반도체로서는, 질화물 반도체가 있고, 그 중에서도 GaN계 반도체를 이용하는 것이 바람직하다. GaN계 반도체의 성장 안정면은, 일반적으로 육 방정결정의 M면{1-100}이다. 여기서, {1-100}는 (1-100), (01-10), (-1010) 등을 나타내고 있다. M면은, 기판면내에 있어서 A축 방향에 대해 평행한 평면의 하나이다. 또한, 성장 조건에 따라서는, 예를 들면, {1-101}면의 파셋과 같이, 기판면내에 있어서 GaN계 반도체의 A축을 포함하는 다른 평면(= M면 이외의 평면)이 성장 안정면으로 되는 경우도 있다.
또한, 기판에는, 사파이어 기판, Si 기판, SiC 기판 또는 스피넬(첨정석) 기판을 이용할 수 있다. 예를 들면, 상기 기판에는, C면(0001)을 주면으로 하는 사파이어 기판을 이용할 수 있다. 이 경우, GaN계의 반도체층의 성장 안정면인 M면은, 사파이어 기판의 A면{11-20}에 대해 평행한 면이다. 여기서, A면{11-20}은 (11-20), (1-210), (-2110) 등을 나타내고 있다.
예를 들면, 사파이어 기판의 C면 상에 질화물 반도체를 성장시킨 경우, 질화물 반도체의 A축을 포함하는 평면으로 둘러싸인 육각 형상으로 섬 형상으로 성장이 개시되고, 그 섬끼리가 결합하여 균일한 반도체층으로 된다. 따라서, 질화물 반도체의 A축을 구성변으로 하는 정육각형을 상정하고, 그 정육각형의 중심과 정점을 연결하는 선분과 직교하는 직선을 구성변으로 하는 다각형(예를 들면, 삼각형, 육각형 등)을 오목부 또는 볼록부의 평면 형상으로 하는 것이 바람직하다. 그리고, 오목부 및/또는 볼록부의 측면을 2개 이상의 경사면, 혹은 2개 이상의 경사각을 갖는 돌출된 형상, 돌출된 곡면 형상을 형성한다. 이와 같이 요철을 형성한 사파이어 기판 상에는, 평탄하고 결정성이 우수한 질화물 반도체를 성장시킬 수 있다.
[요철 기판을 갖는 발광 소자의 구조]
또한, 본 발명을 반도체 발광 소자에 적용하면, 광의 취출 효율이 높은 발광 소자를 제공할 수 있다. 이 경우, 도 8A 및 도 8B에 도시하는 바와 같이, 반도체 발광 소자의 광취출면에 형성되는 오믹 전극(14)은, 반도체층(13)의 대략 전체면에 형성해도 되지만, 관통한 개구부(18)를 갖는 형상으로 하는 것이 바람직하다. 즉, 본 발명과 같이, 요철을 형성한 기판 상에, 반도체층을 형성하고, 그 위에 개구부를 형성한 전체면 전극을 형성하면, 양자의 상승적인 효과에 의해서 광의 취출 효율은 매우 향상한다.
이것은 다음과 같은 이유에 의한다. 투광성 전극을 반도체층의 전체면에 형성한 경우, 기판 표면의 요철에 의한 산란이나 회절을 거쳐 위쪽에 도달한 광은 투광성 전극에 의해서 일부 흡수되게 되어, 광의 강도가 작아져 버린다. 한편, 투광성 전극에 개구부를 형성한 경우, 또는 고반사율의 비투광성 전극에 개구부를 형성한 경우, 산란이나 회절을 거쳐 위쪽에 도달한 광이 전극에 의해서 흡수되지 않고 외부로 취출되기 쉬워져, 광의 취출 효율이 향상한다. 특히, 기판 상면으로부터 보아, 전극의 개구부(18)에 기판 표면의 요철의 단차부가 적어도 1개 포함되도록 하는 것이 바람직하다.
또한, 질화물 반도체를 이용한 반도체 발광 소자의 경우, p측 반도체에 형성하는 오믹 전극으로서는, Ni, Pd, Co, Fe, Ti, Cu, Rh, Ir, Au, Ru, V, W, Zr, Mo, Ta, Pt, Ag, 이들의 산화물 또는 질화물을 이용할 수 있다. 또한, 산화 인듐(Indium Tin Oxide; ITO), ZnO, In2O3, 또는 SnO2 등의 도전성의 금속 산화물(산화 물 반도체)을 이용할 수도 있다. 또한, 이들의 1종을 포함하는 합금 또는 다층막이어도 된다. 투광성 전극으로서는, 가시광역에서는 ITO막을 이용하는 것이 바람직하다. 반사성 전극으로서는, Al, Ag, Rh를 이용하는 것이, 광취출 효율의 향상 등에는 바람직하다.
본 발명의 반도체 소자는, 광을 산란 또는 회절시키는 오목부 또는 볼록부를, 반도체층과 전극의 계면이 아니라, 반도체층과 기판의 계면에 형성함으로써, 발광 영역(= 활성층)의 결정성을 양호하게 하여, 출력을 증대시키는 효과가 있다. 본 발명에서는 종래의 평탄한 기판의 경우에는 가로 방향으로 전파하고 있던 광이 오목부 및/또는 볼록부에 있어서 산란 또는 회절되고, 위쪽의 반도체층 또는 아래쪽의 기판으로부터 효율적으로 취출되는 결과, 외부 양자 효율을 대폭 향상할 수 있다. 즉, 첫째로, 요철에 의한 광의 산란·회절 효과에 의해, 기판 위쪽 또는 아래쪽으로의 광속이 많아져, 발광 소자의 발광면을 정면으로부터 관찰했을 때의 휘도(= 정면 휘도)를 높일 수 있다. 또한, 둘째로, 요철에 의한 광의 산란·회절 효과에 의해, 반도체층 내를 가로 방향으로 전파되는 광을 줄여, 전파 중의 흡수 손실을 저감하여 발광의 총량을 높일 수 있다.
게다가, 본 발명은 기판 표면에 오목부 및/또는 볼록부의 측면을 2단계 이상의 경사면, 바람직하게는 돌출 형상, 돌출된 곡면으로 형성하고 있어, 상기 오목부 및/또는 볼록부의 측면에 있어서의 홈의 발생을 억제하는 것이다(도 12, 도 13). 따라서, 그 볼록부나 오목부의 주위에 보이드를 발생시키지 않고 반도체층에 의해서 완전하게 매립할 수 있다. 그 때문에, 높은 외부 양자 효율이 얻어져, 높은 출 력을 안정적으로 확보할 수 있다. 또한, 상기 오목부나 볼록부를 원형으로 형성하면, 피트를 대폭 저감할 수 있다. 이에 의해 수율이 향상한다.
[요철 기판의 제조 방법]
본 발명에 따른 발광 소자에 이용하는 기판의 제조 방법에 대하여 설명한다. 이하의 예에서는 볼록부를 형성하는 경우에 대해 설명하지만, 오목부를 형성하는 경우에도 마찬가지의 원리를 적용할 수 있다.
우선, 도 2A~도 2D의 예에 대하여 설명한다. 이 예에서는 2단계의 에칭에 의해서 볼록부를 형성한다. 도 2A 및 도 2B에 도시하는 바와 같이, 기판 상에 에칭 마스크로 되는 보호막(25)을 소정의 형상으로 형성한다. 다음으로, 도 2C에 도시하는 바와 같이, 기판을 에칭하여 볼록부(20)를 형성한다(제1 공정). 그리고, 도 2D에 도시하는 바와 같이, 보호막(25) 전체를 제거한 후에, 또 기판을 에칭하여 2개의 경사면을 갖는 볼록부(20)를 형성한다(제2 공정).
다음으로, 도 18A~도 18D의 예에 대하여 설명한다. 이 예에서는 3단계의 에칭에 의해서 볼록부를 형성한다. 우선, 도 18A에 도시하는 바와 같이, 기판 상에 에칭 마스크로 되는 보호막(25)을 소정의 형상으로 형성한다. 다음으로, 기판을 에칭하여, 도 18B에 도시하는 바와 같이 볼록부(20)를 형성한다(제1 공정). 이 제1 공정에 있어서, 에칭에 의해 보호막(25) 일부를 제거하여 면적을 작게 해 둔다. 다음으로, 보호막을 남긴 채로, 또는 보호막을 모두 제거하고 나서 기판을 에칭함으로써 2개의 경사면을 갖는 볼록부(20)를 형성한다(제2 공정). 이 제2 공정에서는, 볼록부 상면(20t) 중 적어도 일부, 바람직하게는 전부와, 볼록부의 측면과, 볼 록부끼리의 사이의 부분(달리 말하면 오목부)을 노출시켜 에칭한다.
도 18C(또는 도 2D)에서 알 수 있는 바와 같이, 제1 공정에 있어서 형성한 볼록부(20)의 측면이 갖는 경사각θm1보다, 제2 공정에 있어서 형성한 볼록부(20)의 측면 전체가 갖는 경사각θm2 쪽이 작아진다(θm1>θm2). 여기서, 제2 공정에 있어서 형성한 볼록부(20)의 측면 전체가 갖는 경사각θm2라 함은, 볼록부(20)의 상면 단부와 하면 단부를 연결하는 선이 볼록부의 하면과 이루는 각도이다.
도 18C의 부분 확대도를 도 18E에 도시한다. 도 18E에 도시하는 바와 같이, 제2 공정 후, 경사각이 큰 제1 경사면(22)의 저면측의 단부, 즉 볼록부끼리의 스페이스(20b2)의 주연부(오목부인 경우에는 오목부의 저면(20b2)의 외연부)에 있어서, 비교적 예리한 V자 형상 홈(27a)가 형성되는 경우가 있다. 이것은, 제1 경사면(22)에 세로 방향으로 연장되는 홈이 형성되어 있고, 게다가 제1 경사면(22)의 경사각이 제2 경사면(23)보다 큰 결과, 제1 경사면(22)과 기판 평탄면(20b2)과의 접합부가 우선적으로 에칭되기 때문이다.
다음으로, 도 18E에 도시하는 바와 같이, 2개의 볼록부 측면(22 및 23)을 1개의 매끄러운 볼록곡면(26)으로 하기 위해, 볼록부 상면(20t) 중 적어도 일부와, 볼록부의 측면과, 볼록부끼리의 사이의 영역(달리 말하면 오목부)을 노출시킨 상태에서 에칭한다(제3 공정). 이것에 의해서, 도 18D에 도시하는 바와 같이, 볼록부(20)의 측면(26)을 매끄러운 곡면으로 할 수 있다. 이 곡면(26)은, 저면측의 제1 경사각θ1, 상면측의 제2 경사각θ2를 갖는다. 도 18D의 부분 확대도를 도 18F에 도시한다. 전술한 바와 같이, 제2 공정에서는 볼록부(20)끼리의 사이의 영역(20b2)의 주연부에 홈(27a)이 형성되는 경우가 있다. 이러한 홈(27a)은, 반도체 성장 시에 이상 성장의 요인으로 된다. 그러나, 제3 공정 후에는, 도 18F에 도시하는 바와 같이, 이 홈(27a)이 매끄러운 홈(27b)으로 되어, 평활화된다. 따라서, 반도체의 이상 성장이 억제된다.
제3 공정에서는, 볼록부(20)의 측면에 적어도 제1, 2 경사면(22, 23)이 형성된 상태에서, 볼록부 상면(20t)의 일부와 볼록부 측면과 볼록부끼리의 사이의 영역을 노출시켜 에칭함으로써, 볼록부(20)의 측면을 팽창된 곡면(26)으로 한다. 그 때, 볼록부(20)의 측면(26)은, 상면측의 경사각θ2가 저면측의 경사각θ1보다 작게 되는 것(θ1>θ2)이 바람직하다. 또한, 도 18E, 도 18F에 도시하는 바와 같이, 볼록부(20) 측면 전체의 경사각θm3을 제2 공정 후의 경사각θm2보다도 작게 하는 것(θm2>θm3)이 바람직하다. 볼록부 측면의 경사각θm3을 작게 하는 것은, 전술한 홈(27a)의 평활화에도 유리하다.
이와 같이, 제1~3 공정의 3단계의 에칭 공정을 거침으로써, 볼록부(20)의 측면 전체의 경사각θm을 순차적으로 작게 할 수 있다(θm1>θm2>θm3). 또한, 얻어진 볼록부의 측면은, 상면측의 경사각θ2 쪽이 저면측의 경사각θ1보다 작아진다. 이러한 볼록부 측면으로 하면, 그 위에 성장한 반도체 결정에 보이드, 결정 결함, 표 면 피트 등이 발생하기 어렵게 되어, 우수한 특성의 반도체 소자가 얻어진다.
여기서는 볼록부(20)의 측면의 경사각θ에 기초하여 설명했지만, 볼록부 상면의 길이 Lt과 저면길이 Lb의 비에 기초하여 생각해도 된다. 구체적으로는, 제1 공정에 있어서의 상면과 저면의 길이의 비(Lb1/Lt1)는, 제2 공정에 있어서의 길이의 비(Lb2/Lt2)보다 작게 하는 것이 바람직하다((Lb1/Lt1)<(Lb2/Lt2)). 또한, 제2 공정과 제3 공정에 대해서도, 마찬가지로 (Lb2/Lt2)<(Lb3/Lt3)의 관계에 있는 것이 바람직하다. 이에 의해, 볼록부 상면간의 거리가 멀어지게 되고, 볼록부끼리의 사이의 영역으로부터 반도체 결정이 충분히 성장할 수 있게 된다. 따라서, 양호한 반도체 결정을 성장시킬 수 있다.
또한, 상기한 바와 같은 다단계의 에칭을 행함으로써, 볼록부 또는 오목부의 측면이 매끄럽게 된다. 즉, 제1 공정에서는, 에칭 정밀도나 마스크 정밀도의 문제로 인해 홈이 형성된 거친 볼록부 측면(22a)이 형성되기 쉽다(도 4B, 도 4C). 그러나, 후에 계속되는 제2, 제3 공정의 에칭에 있어서, 볼록부 상면(20t) 중 적어도 일부가 노출된 상태에서 에칭이 행해지기 때문에, 볼록부의 측면에 형성된 세로 방향의 홈부(또는 요철)(24)가 매끄럽게 된다. 예를 들면, 제2 공정에서는, 볼록부(20)의 상면측의 각부(즉 상면(20t)의 단부)나, 볼록부(20)의 측면에 형성된 홈(24)의 각이 우선적으로 에칭된다. 그 결과, 각을 취하는 모따기 가공이 이루어진 상태로 된다. 이 때문에, 도 4A, 도 5A에 도시하는 바와 같이, 볼록부(20)의 측면에 제2 경사면(23)이 형성됨과 동시에, 제1 경사면(22)의 표면 거칠기도 저감된다. 이 때, 도 2D나 도 18E에 도시하는 바와 같이, 볼록부의 측면 전체의 경사각θm도 작아진다. 또한, 제3 공정에서는, 제1 경사면(22)과 제2 경사면(23)의 접합부에 임의의 각이 취해지고, 제2 공정에서 볼록부(20)의 저면 주연에 형성된 홈(27a)도 평활하게 된다.
상기한 예에서는 보호막(25)을 제1 공정 또는 제2 공정에서 제거하는 경우에 대해 설명했지만, 보호막(25)을 제거하는 타이밍은 적절하게 선택할 수 있다. 제1 공정에 있어서, 볼록부를 형성하기 위한 에칭에 의해서 보호막(25)도 동시에 제거해 버리면, 보호막 제거 공정을 생략할 수 있기 때문에 바람직하다. 한편, 제1 공정에서 보호막(25)을 남기면, 제2 공정의 에칭에 있어서, 남겨진 보호막(25)이 제2 경사면의 형성을 용이하게 한다. 또한, 제1 공정에서 남겨진 보호막(25)은, 제2 공정 중에 볼록부 상면(20t)을 보호할 수도 있다. 또한, 제2 공정에서도 보호막을 남기고, 제3 공정의 에칭 시에 보호막을 제거할 수도 있다. 또한, 제3 공정에서 보호막을 남길 수도 있다. 또한, 제1~3의 공정에 있어서, 원하는 볼록부 또는 오목부 형상(특히 측면 형상)을 얻기 위해서, 각각의 공정에 바람직한 형상으로 보호막을 남길 수 있다.
도 2D, 도 4A, 도 5A, 도 15, 도 18C 등에 도시하는 바와 같이, 볼록부(20)의 측면이 외측을 향해서 돌출된(팽창된) 형상으로 되도록 하는 것이 바람직하다. 예를 들면, 볼록부(20)의 측면을, 저면측의 제1 경사면(22)과 상면측의 제2 경사면(23)에 의해서 구성한다. 더욱 바람직하게는, 도 18D에 도시하는 바와 같이, 제1 경사면(22)과 제2 경사면(23)이 원활하게 연속된 1개의 측면(26)로 되도록 한다.
상기 제조 방법에 있어서, 볼록부(20)의 평면 형상은 적절하게 선택할 수 있다. 예를 들면, 3각형, 혹은 그것보다 많은 각을 갖는 다각형, 원형 등으로 할 수 있다. 단, 볼록부(20)의 평면 형상이 예리한 각을 갖고 있으면, 다단계의 에칭을 행하는 동안의 형상 변화가 크고, 웨이퍼 간이나 웨이퍼 내에 있어서의 볼록부 형상의 변동이 커져, 수율이 저하하기 쉽다. 또한, 볼록부(20)의 평면 형상이 예리한 각을 갖고 있으면 결정 성장의 관점에서도 불리하다. 즉, 기판의 볼록부 상면(20t)에 성장시킨 질화물 반도체 결정은 육각 형상으로 된다. 이 때문에, 도 19D에 도시하는 바와 같이, 볼록부의 평면 형상이 3각형인 경우, 육각형으로 성장한 반도체 결정과 볼록부 상면의 3각형의 각 사이에 간극이 생겨, 반도체 결정이 편향된 성장을 하기 쉬워진다. 반도체 결정이 편향된 성장을 하면, 섬 형상의 반도체 결정끼리가 연결되어 층 형상으로 될 때에 피트 등의 성장 이상이 일어나기 쉽다. 한편, 도 19A~도 19C에 도시하는 바와 같이, 볼록부의 평면 형상이 원 형상이면, 육각형으로 성장한 반도체 결정과 볼록부 상면의 끝과의 사이의 간극이 작아져, 반도체 결정의 편석이 일어나기 어렵다. 따라서, 피트 등의 성장 이상이 억제된 반도체 결정이 얻어진다. 따라서, 볼록부의 평면 형상(특히 상면 형상)은, 예각을 갖지 않는 형상으로 하는 것이 바람직하다. 예를 들면, 직각 또는 둔각을 갖는 다각형(예를 들면 4개 이상, 보다 바람직하게는 5개 이상의 각을 갖는 다각형), 보다 바람직하게는 각을 둥글게 한 다각형, 더욱 바람직하게는 타원형, 가장 바람직하게는 원형으로 하는 것이 바람직하다.
[요철의 배열]
도 19A~도 19D에 볼록부를 배열한 예를 도시한다. 볼록부(20)의 배열이 다음과 같은 관계를 충족시키는 것이 바람직하다. 우선, 최근접의 볼록부(20)끼리의 사이에 끼워진 원으로서, 볼록부(20)의 저면 단부에 외접하는 원(31)을 제1 원으로 한다. 적어도 3개 이상의 볼록부(20)의 저면 단부에 외접하는 원, 바람직하게는 볼록부(20)끼리의 사이의 영역에서 최대 반경으로 되는 원(32)을 제2 원으로 한다. 제2 원(32)의 직경은, 제1 원(31)의 직경보다도 커진다. 최근접하는 볼록부(20)끼리의 사이에 끼인 원으로서, 볼록부(20)의 상면 단부에 외접하는 원(33)을 제3 원으로 한다. 제3 원(33)의 직경이, 제2 원(32)의 직경보다도 크게 되도록 볼록부(20)를 배열하는 것이 바람직하다.
예를 들면, 도 19A의 예에서는, 2개의 볼록부(20)의 저면끼리, 상면끼리, 각각 최단 거리에서 연결한 선을 직경으로 하는 원을 제1 원(31), 제3 원(33)으로 한다. 3개의 볼록부(20)로 둘러싸인 영역 내에서, 그 3개의 볼록부(20) 저면의 단부면에 외접하여, 볼록끼리의 사이의 영역에서 최대의 직경으로 되는 원을 제2 원(32)으로 한다. 제1, 제2, 제3 원의 각 직경 R1, R2, R3이 R3>R2>R1의 관계를 갖고 있다. 이 관계를 충족시킴으로써, 양호한 결정 성장이 가능하게 된다.
도 19B는, 도 19A의 기판(10) 상에, 볼록부(20)의 도중의 높이까지 반도체 결정을 성장시킨 모습을 나타낸다. 볼록부끼리의 사이의 영역으로부터 성장한 반도체 결정(42)과, 볼록부의 상면(20t)으로부터 성장한 반도체 결정(41)이 나타내어 져 있다. 도 19B로부터 알 수 있는 바와 같이, 볼록부가 서로 이격되어 배치되기 때문에, 볼록부 상면의 결정(41)은 막두께 방향으로의 성장 외에, 서로 근접하도록 가로 방향으로도 성장한다. 따라서, 예를 들면 도 19D에 점선으로 나타내는 성장 예측원과 같이, 볼록부 상면으로부터 성장한 반도체 결정(41)은, 그대로 성장을 계속하면 최종적으로는 서로 접합하게 된다. 한편, 볼록부끼리의 사이의 영역(움푹 패인 영역)으로부터 성장한 반도체 결정(42)도 막두께 방향으로 성장하지만, 그 막두께가 볼록부(20)의 높이에 도달하기 전에 볼록부 상면 성장 결정(41)이 서로 접합하면 보이드가 발생하는 원인으로 된다. 즉, 볼록부 상면으로부터 성장한 반도체 결정(41)의 접합부, 즉 볼록부(20) 사이의 최단 거리를 연결하는 선분 상의 영역에서, 오목부 결정(42)의 막두께 방향의 성장이 가로막혀 버리기 때문에, 결정 내에 보이드가 발생하게 된다. 따라서, 볼록부(20)끼리의 간격을 크게 하는 쪽이, 보이드 발생을 억제할 수 있다. 그러나 한편, 요철 기판에 의한 광취출 작용의 관점에서는, 볼록부(20)를 가능한 한 조밀하게 배치하는 쪽이 효과는 커진다. 그 때문에, 볼록부끼리의 밀도를 높게 하면서, 보이드 등의 결정 성장 불량을 발생시키지 않는 것이 필요하게 된다.
본 발명에서는, 전술한 바와 같이 경사진 측면을 갖는 볼록부가 형성되어 있다. 이 때문에, 볼록부끼리의 사이의 영역으로부터 성장한 결정(42)은 막두께가 커질수록 표면적이 커진다. 또한, 볼록부의 상면끼리의 사이에 끼인 영역도 넓어진다. 따라서, 상기 2개의 조건(볼록부의 밀도가 높은 것과 볼록부간 거리가 큰 것)을 양립시킬 수 있다. 특히, 도 17A 및 도 17B에 도시하는 바와 같이, 볼록부 의 측면이 외측으로 돌출된 형상으로 되어 있으면, 볼록부 상면으로부터 성장한 결정(41)과, 볼록부끼리의 사이의 영역으로부터 성장한 결정(42)이 바람직하게 성장하고, 또한, 성장 이상이나 보이드의 발생을 방지할 수 있다. 여기서, 도 17A 및 도 17B는, 기판 상에 볼록부(20)의 도중의 높이까지 반도체 결정성을 성장시킨 상태를 도시하는 모식 단면도로서, 예를 들면 도 19B의 일부의 단면을 도시하고 있다.
또한, 도 19B~도 19D에서, 볼록부 상면(20t)에 성장한 결정(41)을 육각형으로 나타내고 있는 것은, 질화물 반도체에서 통상 보이는 형태를 예시한 것이다. 그 밖의 형상으로 결정이 성장하는 경우에도, 본건 발명은 적용할 수 있다. 특히, 비교적 등방적으로 성장하는 계에는, 본건 발명을 바람직하게 적용할 수 있다.
도 19C는, 볼록부를 도 19A와는 다른 배열로 배열한 예를 도시하고 있다. 또한, 도 19C는, 도 19B와 마찬가지로 볼록부(20)의 도중의 높이까지 반도체 결정을 성장한 모습을 나타내고 있다. 도 19B의 예에서는, 볼록부(20)의 중심끼리를 연결하는 축(51, 52)이 대략 60°로 사교하고 있고, 각 볼록부는 대략 등간격으로 정삼각형의 정점에 배치되어 있다. 도 19B에 있어서의 볼록부의 배치는, 기본 단위로 되는 평행 사변형(도면 중 점선부(53))을 축(51, 52)의 방향으로 주기적으로 반복한 것으로 되어 있다. 한편, 도 19C에서는, 볼록부(20)의 중심끼리를 연결하는 축(51, 52)이 서로 직교하고 있고, 볼록부(20)가 대략 등간격으로 정방형의 정점에 배치되어 있다. 도 19C에 있어서의 볼록부의 배치는, 기본 단위(도면 중 점선부(53))인 정방형을 축(51, 52)의 방향으로 주기적으로 반복한 것으로 되어 있 다.
도 19C에서는, 2개의 볼록부(20)의 저면끼리, 상면끼리를, 각각 최단 거리로 연결한 선을 직경으로 하는 원을 제1 원(31), 제3 원(33)이라고 하면, 제1 원(31)과 제3 원(33)은 2개의 볼록부 중심을 연결하는 선분의 중점에 중심을 갖는 동심원으로 되어 있다. 볼록부끼리의 사이의 영역에 있어서의 최대 반경의 원(제2 원(32))은, 4개의 볼록부 저면에 외접하는 원으로 되어 있다. 도 19C에 있어서도, 제1, 제2, 제3 원의 각 직경 R1, R2, R3가, R3>R2>R1의 관계를 갖고 있다.
또한, 도 19C에 있어서, 3개의 볼록부 저면에 외접하는 임의의 원을 제2 원(32)이라고 생각하고, R3>R2>R1의 관계가 충족되도록 볼록부를 배열해도 된다. 이 경우에도, 양호한 결정 성장이 가능하게 된다.
또한, 도 19B(도 19A)와 19c와의 공통점은, 다음과 같은 점에 있다. 첫째로, 최대 반경의 제2 원(32)에 외접하고 있는 2개의 볼록부(20)에 대하여, 볼록부(20)의 중심 끼리를 연결하는 선분의 수직이등분선을 상정한다. 그렇게 하면, 제1, 제2, 제3 원의 중심은, 모두 그 수직이등분선 상에 있다. 또한, 두번째로, 제2 원(32)은, 그것에 외접하는 볼록부(20)끼리의 사이에 끼인 제3 원(33)과 교차한다. 이들 2개의 특징을 만족하고 있으면, 볼록부끼리의 사이의 영역으로부터 성장한 결정(42)의 성장 중에 있어서의 면적 변화나 형상 변화가 바람직하게 되어, 결정성이 우수한 발광 소자가 얻어진다.
한편, 도 19D는, 3각형의 평면 형상을 갖는 볼록부(20)를 배열한 예를 도시 한다. 도 19D에서는, 볼록부의 주기 구조의 축(51, 52)이 약 120°로 경사져 있다. 또한, 그 기본 단위는, 점선부(43)로 나타내는 마름모형으로 되어 있다. 볼록부(20)의 각 구성변은 서로 이웃하는 볼록부(20)의 구성변에 대해 평행하고, 그 변 사이에 가늘고 긴 경로가 형성되어 있다. 그 경로 상에 제1 원(31)과 제3 원(33)이 있다. 또한, 6개의 볼록부에 외접하여 제2 원(32)이 있다. 도 19B나 도 19C와 달리, 제2 원(32)과 제3 원(33)은 서로 이격하고 있다. 여기서, 제1~제3 원의 중첩을 고려하는 경우, 각 원을 다음과 같이 선정한다. 우선, 제2 원에 외접하는 복수의 볼록부로부터 서로 이웃하는 2개를 선택하고, 그 2개의 볼록부 사이에 끼인 제1, 제3 원을 상정한다. 그리고 제1 원(31)과 제3 원(33)은, 인접한 2개의 제2 원(도 19D에서는, 삼각형의 구성변의 양단에 있는 제2 원(32))의 양쪽으로부터 가장 떨어지는 위치에 있는 것을 고려한다. 예를 들면 도 19D에서는, 제1 원(31), 제3 원(33)은, 그것을 사이에 끼우는 볼록부의 구성변의 중점끼리를 연결하는 선분 상에 중심이 오는 것을 고려한다. 이 중첩 개념은 도 19A나 도 19C의 경우도 동일하다.
또한, 도 19D에 있어서, 제1, 제2, 제3 원의 직경 R1, R2, R3은, R2=R3 , R2>R1의 관계로 되어 있다. 도 19D와 같이, 좁은 경로에 제1, 제3 원이 있고, 또한, 제2 원과 제3 원이 서로 중첩되지 않는 경우에는, 볼록부끼리의 사이의 영역으로부터 결정(42)이 볼록부의 상면에 도달하기 전에, 볼록부 상면으로부터 성장한 결정(41)끼리가 서로 접합하기 쉽다. 이 때문에, 도 19D의 점선으로 둘러싸인 부분(44)에 보이드가 발생하기 쉽다. 또한, 보이드를 방지하기 위해 제2 원(32)의 직경을 크게 해도, 제2 원(32)에서의 성장이 제1 원(31)에서의 성장보다도 빠르게 되고, 그 결과, 면 내에서 성장 속도 차가 발생하여, 도리어 보이드의 발생 원인으로 된다. 즉, 제2 원(32)과 제3 원(33)이 중첩되지 않는 경우, 제2 원(32)에서의 결정 성장에 대하여, 좁은 경로의 영역의 중심 부근(제1 원(31)의 중심 부근, 파선(44)의 영역)에서의 결정 성장이 따라붙지 못한다. 그 때문에, 도 19D의 점선으로 둘러싸인 영역(44)은, 볼록부 상면으로부터 성장한 결정(41)에 의해서 위가 막힐 뿐만 아니라, 제2 원(32)의 영역으로부터 성장한 결정에 의해서 옆이 막히게 되어, 보이드가 발생한다.
이와 같이 요철 형성 기판에 성장하는 반도체의 결정성은, 기판면 내의 볼록부(또는 오목부)의 배열에도 의존하고 있다. 예를 들면 도 19A, 도 19C와 같이, 볼록부끼리가 좁은 경로를 형성하지 않도록 볼록부의 평면 형상과 배열을 선택하는 것이 바람직하다. 또한, 볼록부의 배열 시에는, 상기 제1~제3 원의 직경이 상기 관계를 충족시키고, 바람직하게는 제2 원과 제3 원이 서로 중첩하도록 함으로써, 반도체의 결정성을 향상시킬 수 있어, 우수한 반도체 소자를 얻을 수 있다.
또한, 본건 명세서에서는, 기판 표면에 볼록부를 형성하는 경우를 중심으로 설명하지만, 이들의 설명은 기판 표면에 오목부를 형성하는 경우에도 마찬가지로 적용할 수 있다. 그를 위해 필요한 단어의 교체 적용은, 당업자에게는 명확한 것이다.
<발명의 효과>
이상 설명한 바와 같이, 본 발명에 따르면, 기판 표면에 요철을 형성함으로써 발광 소자 내에서의 광의 전파를 억제하여, 광의 취출 효율을 높일 수 있다. 더구나, 기판 표면의 요철에 의한 반도체층에의 피트나 보이드의 발생을 억제할 수 있기 때문에, 우수한 반도체 소자를 제공할 수 있다.
도 1은 본 발명에 따른 반도체 소자의 임의의 실시 형태를 도시하는 단면도.
도 2A~도 2E는 도 1에 도시하는 반도체 소자의 제조 공정을 도시하는 도면.
도 3A~도 3D는 본 발명의 광의 전파를 종래 구조와의 대비로 모식적으로 도시하는 도면.
도 4A는 본건 발명의 임의의 실시 형태에 있어서의 볼록부의 패턴 예를 도시하는 사시도이고, 도 4B 및 도 4C는, 볼록부의 측면이 1개의 경사각을 갖는 경우의 패턴 예를 도시하는 사시도.
도 5A는 본건 발명의 임의의 실시 형태에 있어서의 볼록부의 패턴 예를 도시하는 단면도이고, 도 5B는, 볼록부의 측면이 1개의 경사각을 갖는 경우의 패턴 예를 도시하는 단면도.
도 6은 본 발명의 임의의 실시 형태에 따른 반도체 발광 소자를 도시하는 단면도.
도 7A~도 7H는 오목부 또는 볼록부의 다른 패턴 예를 도시하는 도면.
도 8A~도 8d는 p측 오믹 전극의 일 형태를 도시하는 도면.
도 9A~도 9C는 p측 오믹 전극의 형태의 다른 일 형태를 도시하는 도면.
도 10A 및 도 10B는 p측 오믹 전극의 또 다른 일 형태를 도시하는 도면.
도 11A~도 11c는 오목부 또는 볼록부가 정육각형인 경우에, 오목부 또는 볼록부의 기판 내에 있어서의 배치 방향을 설명하기 위한 모식도.
도 12는 본 발명의 임의의 실시 형태에 따른 볼록부의 SEM 사진.
도 13은, 본 발명의 다른 실시 형태에 따른 볼록부의 SEM 사진.
도 14는 볼록부의 SEM 사진.
도 15는 본 발명의 일 실시 형태에 따른 볼록부 단면을 설명하는 모식도.
도 16A 및 도 16B는 본 발명의 일 실시 형태에 따른 볼록부를 설명하는 사시도.
도 17A 및 도 17B는 본 발명의 일 실시 형태에 따른 기판의 볼록부와 그 위에 성장한 반도체 결정을 도시하는 단면 모식도.
도 18A~도 18F는 본 발명의 일 실시 형태에 따른 기판의 제조 공정을 설명하는 단면 모식도.
도 19A~도 19D는 본 발명의 일 실시 형태에 따른 기판 상면의 볼록부의 패턴을 모식적으로 도시하는 상면도.
도 20은, 본 발명의 일 실시예에 따른 정전 파괴 특성을 도시하는 도면.
도 21은, 본 발명의 일 실시예에 따른 발광 소자의 밝기를 설명하는 도면.
도 22A~도 22C는 본 발명의 일 실시예에 따른 발광 소자 구조를 설명하는 상면도(도 22A), 그 적층체를 설명하는 단면도(도 22B), 적층체의 회로도(도 22C).
도 23은, 본 발명의 일 실시예에 따른 발광 장치를 설명하는 모식도.
도 24는 본 발명의 일 실시예에 따른 발광 장치를 설명하는 모식 단면도.
도 25A 및 도 25B는 본 발명의 일 실시예에 따른 발광 소자를 설명하는 상면도(도 25A)와, 그의 A-A 단면을 모식적으로 도시하는 부분 단면도(도 25B).
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명에 대하여 도면을 참조하면서 상세하게 설명한다. 도 1은, 본 발명에 따른 반도체 소자의 바람직한 실시 형태를 나타낸다. 도면에 있어서, 기판(10) 상에, n형 반도체층(11), 활성층(12), p형 반도체층(13)이 순서대로 형성되어 있다. 기판(10)의 표면 부분에는 볼록부(20)가 반복 패턴으로 형성되어 있다.
여기서, 볼록부(20)의 높이(볼록부(20)끼리의 간격을 오목부라고 보면, 오목부의 깊이) 0.1㎛ 이상 2㎛ 이하로 하는 것이 바람직하다. 또한, 볼록부(20)가 다각형인 경우에는 1변의 크기 a가, 원형이면 직경 φ가, 1㎛ 이상 10㎛ 이하인 것이 바람직하다. 볼록부(20)끼리의 간격은 1㎛ 이상 10㎛ 이하로 하는 것이 바람직하다.
도 1에 도시하는 반도체 소자의 제조 공정을, 도 2A~도 2E를 참조하면서 설명한다. 또한, 본 발명의 제조 공정이 이것에 한정되지 않는 것은 물론이다. 우선, 도 2A에 도시하는 바와 같이, 기판(10) 상에 에칭 마스크로 되는 보호막(25)을 성막한다. 기판(10)에는, 사파이어 기판, Si 기판, SiC 기판 등을 이용할 수 있다.
다음으로, 도 2B에 도시하는 바와 같이, 보호막(25)을 패턴 형성한다. 이 보호막(25)의 평면에 있어서의 패턴 형상은, 예를 들면 도 7A~도 7H와 같이 할 수 있다(도 7A-도 7H에 있어서, 사선부가 보호막을 형성하는 영역을 나타낸다). 도 7A~도 7D는, 기판에 볼록부를 형성하기 위한 마스크에 이용하는 보호막의 패턴 형상의 예를 나타낸다. 기판에 오목부를 형성하는 경우에는, 보호막을 도 7E~도 7H와 같은 패턴 형상으로 할 수 있다. 원형이나 다각형의 패턴을 배열할 때에, 육각형을 구성하도록 배열하면 피트 저감에 바람직하다. 도 2B의 예에서는, 도 7A와 같은 원형 패턴으로 보호막을 패터닝한다.
다음으로, 도 2C에 도시하는 바와 같이, 보호막(25)으로부터 노출된 기판(10)의 표면을 에칭한다. 이 때, 보호막(25)도 어느 정도 에칭된다. 이 에칭에는, 드라이 에칭이나 웨트 에칭을 이용할 수 있다. 그 중에서도 드라이 에칭이 바람직하고, 구체적으로는 기상 에칭, 플라즈마 에칭, 반응성 이온 에칭(예를 들면 RIE, 마그네트론 RIE), ECR 플라즈마 에칭, 스퍼터 에칭, 이온 빔 에칭, 광 에칭이 있다. 그 중에서도, 반응성 이온 에칭(RIE)을 이용하는 것이 바람직하다. 또한, 에칭 가스로서는, Cl계, F계 가스, 예를 들면 Cl2, SiCl4, BCl3, HBr, SF6, CHF3, C4F8, CF4, 등이 있다. 그 밖에, 불활성 가스인 Ar 등이어도 된다. 제1, 2 공정의 에칭에서는, 마스크 재료와의 선택비가 좋은 것, 예를 들면, 사파이어 기판에서 마스크 재료가 SiO2인 경우, SiCl4, Cl2와의 혼합 가스가 바람직하다. 제3 공정에서는, 제2 공정과 선택비가 상이하고, 더욱 바람직하게는 선택비가 작은 것이 바람직하고, 예를 들면 CF4, CHF3, Ar 등이 이용된다. 기판의 노출면을 에칭한 후, 보호막을 제거하여, 기판을 더 에칭한다. 이것에 의해서 도 2D에 도시하는 바와 같이, 기판(10)의 표면에 2개의 경사면을 갖는 볼록부(20)를 형성할 수 있다. 이 방법 대신에, 도 2C에 도시하는 공정에 있어서 보호막이 완전하게 제거된 후에도 에칭을 계속함으로써, 2개의 경사면을 갖는 볼록부(20)를 형성해도 된다. 또한, 에칭의 속도나 장치를 도중에 변경함으로써, 2개의 경사면을 갖는 볼록부(20)를 형성해도 된다. 또한, 2 이상의 경사면을 갖는 오목부를 형성하기 위해서는, 에칭 속도를 변화시키는 등의 방법이 있다. 예를 들면, 기판을 어느 정도 에칭을 한 후, 에칭 속도를 느리게 하여 더욱 에칭을 계속하면, 2개의 경사면을 갖는 오목부를 형성할 수 있다.
다음으로, 도 2E에 도시하는 바와 같이, 볼록부(20)의 패턴이 규칙적으로 형성된 기판(10) 상에, n형 반도체층(11), 그 위에 활성층(12), 그 위에 p형 반도체층(13)을 성장시킨다.
기판 상에 있어서의 반도체의 성장은, GaN계 반도체에 한정되지 않고, 기판의 표면 상태에 큰 영향을 받는다. 도 5B에 도시하는 바와 같이, 볼록부의 측면(경사면)을 1단계로 형성하면, 도 14에 도시하는 SEM 사진과 같이 볼록부의 측면에 큰 홈이 세로 방향으로 신장하여 형성된다. 이 모식도를, 도 4B 및 도 4C에 도시한다. 이 홈의 존재에 의해서 반도체를 성장시킬 때에 보이드가 발생하기 쉬워진다. 이것은 볼록부(20)의 측면에 있어서의 표면 거칠기가 인접하는 볼록부끼리 다를 뿐만 아니라, 1개의 볼록부 내에 있어서도 표면 거칠기의 변동이 크기 때문이다. 그 때문에, 볼록부의 측면 부근에서 반도체의 성장 속도가 빠른 개소와 느린 개소가 혼재하게 되어, 성장이 지연된 개소에 성장이 빠른 주변으로부터의 반도체 가 덮여진다. 따라서, 반도체에 보이드가 발생하기 쉬워진다.
이것에 대하여, 본 실시의 형태에서는, 도 5A에 도시하는 바와 같이, 볼록부의 측면(경사면)을 2단계로 형성하고 있다. 따라서, 도 12에 도시하는 바와 같이, 기판의 저면 측에 있는 제1 경사면에는 홈이 여기저기에 존재하지만, 상측에 있는 제2 경사면에는 이러한 홈은 거의 보이지 않는다. 이 모식도를, 도 4A에 도시한다. 도 4A는, 볼록부(20)를 모식적으로 나타낸 사시도이다. 기판의 저면측으로부터 제1 경사면(22) 및 제2 경사면(23)이 순서대로 구비되어 있다. 제1 경사면(22)에는 홈(24)이 여기저기에 존재하지만, 제2 경사면(23)에는 이러한 홈은 거의 보이지 않는다. 따라서, 본 실시의 형태에서는, 홈이 발생하지 않은 제2 경사면(23)에 의해서 보이드 등이 억제된다.
그 후, 디바이스 프로세스를 행하여, 전극 등을 적절하게 형성하여, LED 칩으로 완성한다. n형 반도체층(11) 및 p형 반도체층(13)으로부터 활성층(12)에 정공 및 전자가 주입되고, 재결합이 행해지면, 광이 발생한다. 이 광은 사파이어 기판(10) 또는 p형 반도체층(13)이 형성한 전극을 통하여 취출된다.
종래의 평탄한 기판을 갖는 반도체 발광 소자의 경우, 도 3A에 도시하는 바와 같이, 활성층(12)에서 발생한 광이, p형 반도체층(13)과 전극과의 계면, 또는 n형 반도체층(11)과 기판(10)과의 계면에 임계각 이상으로 입사하면, 도파로 내에 포착되어 가로 방향으로 전파하고 있었다.
한편, 도 3B나 도 3C에 도시되는 바와 같이, 기판(10)의 표면에 볼록부(20)를 형성해 둔 경우, p형 반도체층(13)과 전극과의 계면, 또는 n형 반도체층(11)과 기판(10)과의 계면에 임계각 이상으로 침입한 광은, 산란 또는 회절된다. 그리고 산란 또는 회절된 광의 대부분은, 임계각보다도 작은 각도로 p형 반도체층(13)과 전극과의 계면, 또는 n형 반도체층(11)과 기판(10)과의 계면에 대하여 입사하여, 외부로 취출할 수 있다. 그러나, 도 3B 또는 도 3C에 도시하는 바와 같이, 볼록부(20)의 측면이 1개의 경사각을 갖도록 형성되어 있던 경우, 반도체층(11)에 보이드가 발생하기 쉬워진다. 반도체에 보이드가 발생하면, 반도체의 결정성이 저하하는 등 하여, 그 소자의 내부 양자 효율이 저하하기 쉬워진다. 따라서, 본 실시의 형태에서는, 도 3D에 도시하는 바와 같이 볼록부의 측면이 2개의 경사각을 갖도록 형성함으로써, 보이드의 발생을 억제하고 있다. 이에 의해, 활성층에서 발생한 광을 효율적으로 취출할 수 있음과 동시에, 반도체의 결정성을 향상시켜, 한층 출력이 높은 반도체 소자를 제공할 수 있다.
p형 반도체층(13) 상의 컨택트 전극이 투광성 전극인 경우에는, FU(페이스 업)형의 실장을 행하고, 반사 전극인 경우에는 FD(페이스 다운)형의 실장을 행한다. 본건 발명은, 이들 중 어느 쪽의 경우에도 효과가 있다. 또한, 반사 전극이라도, 전극에 개구 또는 절삭부가 형성되어 있는 경우에는, FU(페이스 업)에 사용할 수도 있다. 본건 발명은, 그 경우에 특히 현저한 효과가 있다.
상기 실시 형태에서는, 볼록부(20)의 평면 형상이 원형인 경우를 예로 설명했지만, 볼록부(20)의 형상을 다각형으로 해도 된다. 특히, 기판(10)이 사파이어 기판이고, 반도체(11)이 GaN인 경우, 사파이어 기판의 격자에 대하여, 일반적으로 GaN의 격자는 30도 어긋나서 성장한다. 따라서, 사파이어 기판(10)에 형성하는 볼 록부(20)의 반복 패턴은, 다음과 같은 다각형으로 하는 것이 바람직하다. 즉, 볼록부(20)의 평면 형상을, GaN의 A면(11-20), (1-210), (-2110)에 대략 평행한 변을 갖고, GaN의 성장 안정면(1-100), (01-10), (-1010)에 정점이 있는 다각형으로 한다. 이 다각형은, GaN의 성장 안정면(1-100), (01-10), (-1010), 즉 M면에 대해 평행한 변이 없는 다각형으로 된다. 이러한 형상으로 볼록부(20)를 형성함으로써, 평탄하고 결정성이 우수한 GaN을 성장시킬 수 있다.
구체적으로는, 볼록부(20)의 평면 형상이 정삼각형인 경우, 기판 위쪽으로부터 보아 GaN의 성장 안정면인 M면과 교차하도록(= 평행하게 되지 않도록) 정삼각형의 볼록부(20)의 구성변을 형성하는 것이 바람직하다. 더욱 바람직하게는, 기판 위쪽으로부터 보아, GaN의 성장 안정면인 A축에 대해 평행한 면(기판면내 교선)을 구성변으로 하는 정육각형, 즉 A축(그 기판면내 방향)을 구성변으로 하는 정육각형의 중심과 정점을 연결하는 선과 직교하도록, 정삼각형의 볼록부(20)의 구성변을 형성한다. 이와 같이 볼록부(20)를 형성함으로써, 볼록부(20)의 주위를 평탄하게 매립하여, 결정성이 양호한 GaN을 얻을 수 있다.
이것은, 볼록부(20)의 상면으로부터 성장한 GaN과, 볼록부(20)가 형성되어 있지 않은 평탄면으로부터 성장한 GaN가 접합하는 부분에 있어서, GaN의 성장 속도가 높아지기 때문이라고 추정된다. 즉, 볼록부(20)의 상면으로부터는, A축을 구성변으로 하는 육각형의 형상으로 GaN이 성장하고 있지만, 볼록부(20)의 상면으로부터 성장한 GaN과 평탄면으로부터 성장한 GaN가 접하는 볼록부 측면 부근에 있어서, GaN의 성장 속도가 높아진다. 따라서, 볼록부(20)의 측면 부근에 있어서의 GaN의 성장이 다른 영역에 따라붙어, 평탄한 GaN이 얻어진다.
또한, 볼록부(20)를 정육각형으로 해도 된다. 그 경우, 예를 들면 C면을 주면으로 하는 사파이어 기판(10)의 오리엔테이션 플랫 a가 A면인 경우에는, 도 11A에 도시하는 방향이나, 도 11B에 도시하는 방향으로 정육각형을 배치할 수 있다. 상술한 바와 같이, 사파이어 기판의 C면 상에 GaN을 성장시킨 경우, 사파이어 기판의 A면과 GaN의 M면이 평행하게 된다. 따라서, 도 11A와 같이 요철의 정육각형을 배치하는 것이 바람직하고, 기판 위쪽으로부터 보아, 요철의 정육각형의 각 구성변이, GaN의 성장 안정면인 M면 중 어느 하나와 직교하게 된다. 이것은, 달리 표현하면, 기판 위쪽으로부터 보아, GaN의 M면을 구성변으로 하는 정육각형(= A축을 구성변으로 하는 정육각형)의 중심과 정점을 연결하는 선분에 대하여, 요철의 정육각형의 각 구성변이 직교하는 것을 의미하고 있다.
이상 설명한 본 발명의 실시 형태에 대하여, 더욱 구체적인 형태를 이하에 설명한다.
[제1 실시 형태]
본 발명의 제1 실시 형태에서는, 도 4A, 도 5A에 도시하는 바와 같이, 볼록부의 측면이 적어도 2개의 경사면(제1 경사면(22), 제2 경사면(23))으로 이루어진다. 볼록부 측면의 상면측의 경사각θ2가, 저면측의 경사각θ1보다 작게 설정되어 있다. 여기서, 경사각θ는, 볼록부의 측면이 볼록부의 저면과 이루는 각이다. 기판에 오목부를 형성하는 경우에는, 오목부 내벽 측면에 대해서도, 상면측의 내벽 경사각θ2가 저면측의 내벽 경사각θ1보다도 크게 되도록 한다. 여기서, 내벽 경사각θi는, 오목부의 내벽 측면과 오목부의 저면이 이루는 각 φi의 보각이다.
θi= 180°-φi(i=1,2)
또한, 볼록부의 상면과 측면이 이루는 각을 경사각θ3이라고 하면, 상면이 기판면에 대해 대략 병행하는 경우, 오목부의 상면측의 내벽이 저면과 이루는 각 φ2는, 볼록부의 경사각θ3과 대략 동일하다. 바람직하게는, 제1 경사면(22)과 제2 경사면(23)이, 각각 볼록부 및/또는 오목부의 저면과 상면에 배치된다. 이에 의해, 제조가 용이하고, 볼록부 부근까지 성장시킨 반도체층의 성장이 바람직한 것으로 되어, 피트, 보이드의 발생을 억제할 수 있다.
[제2 실시 형태]
본 발명의 제2 실시 형태에서는, 볼록부 측면을 곡면 형상으로 형성한다. 볼록부 측면 전체를 1개의 곡면으로 형성하는 경우, 상면 측에서 곡률을 크게 하고, 저면 측에서 곡률을 작게 해도 된다. 또한, 저면측을 평탄하게 하고, 측면의 상측이 곡면 형상이고, 하측이 평탄해도 된다. 또한, 볼록부의 측면에 곡면부를 복수, 평탄부를 복수 형성할 수도 있다. 예를 들면, 상기 제1 실시 형태와 같이 제1, 제2 경사면이 형성된 구조에 있어서, 제2 경사면 부분을 곡면으로 하고, 제1 경사면을 대략 평탄한 면으로 한 구조로 할 수도 있다. 기판 재료, 에칭 조건, 반도체층의 재료 등에 의해, 측면의 상태는 적절하게 변경할 수 있다.
도 15에 도시하는 바와 같이, 측면 전체를 곡면로 하고, 볼록부 상면측의 경사각θ2를 저면측의 경사각θ1보다도 작게 하는 것이 바람직하다. 이렇게 함으로써, 기판 상에의 반도체층 성장에 있어서, 그 성장부의 형상 변화, 면적 변화가 완만한 것으로 된다. 따라서, 결정 성장 이상의 발생 등을 낮게 억제하여, 바람직한 결정 성장이 실현된다. 또한, 하나의 곡면으로 형성하는 쪽이, 부분적으로 곡면으로 하거나, 곡면을 복수 갖는 경우에 비하여, 경사각θm을 저각도화할 수 있는 경향이 있다. 경사각θm을 저각도화할 수 있으면, 기판면내에 차지하는 측면부의 비율을 높여, 광취출 작용을 높일 수도 있다.
[제3 실시 형태(발광 소자 구조)]
본 발명에 있어서, 반도체 발광 소자의 각 구성에 대하여, 상세 내용을 설명한다. 기판(10)은, 반도체를 에피택셜 성장시킬 수 있는 기판이면 되ㄷ나 두께는 특별히 한정되지 않는다. 이 질화물 반도체를 성장시키는 기판으로서는, C면, R면 및 A면 중 어느 하나를 주면으로 하는 사파이어나 스피넬(MgAl2O4)과 같은 절연성 기판, 탄화 규소(6H, 4H, 3C), 실리콘, ZnS, ZnO, Si, GaAs, 다이아몬드, 질화물 반도체와 격자 접합하는 니오븀산 리튬이나 갈륨산 네오디뮴 등의 산화물 기판을 들 수 있다. 또한, 디바이스 가공을 할 수 있을 정도의 후막(수십 ㎛ 이상)이 있으면, GaN이나 AlN 등의 질화물 반도체 기판을 이용할 수도 있다. 이종(異種) 기판은 오프앵글하고 있어도 되고, 사파이어 C면을 이용하는 경우에는, 오프앵글각을 0.01°~3.0°, 바람직하게는 0.05°~0.5°의 범위로 하는 것이 바람직하다.
또한, 본 발명의 발광 소자 구조는, 도 6이나 도 25A 및 도 25B에 도시하는 바와 같이, 기판의 동일면 측에, 각 도전형층의 전극이 형성된 구조로 할 수 있다. 또한, 도전성 기판을 이용하여, 기판의 대향하는 면에 각각 제1, 2 도전형층의 전극을 형성하는 구조로 할 수도 있다.
반도체가 질화물 반도체인 경우, 일반식이 InxAlyGa1 -x- yN(0≤x, 0≤y, x+y≤1)인 질화물 반도체를 이용하는 것이 바람직하다. 이 질화물 반도체를 B나 P, As와의 혼정으로 해도 된다. 또한, n형의 질화물 반도체층(11)이나, p형의 질화물 반도체층(13)은, 단층, 다층을 특별히 한정하지 않는다. 또한, 질화물 반도체층에는 n형 불순물, p형 불순물을 적절하게 함유시킨다. n형 불순물로서는, Si, Ge, Sn, S, O, Ti, Zr 등의 IV족 혹은 VI족 원소를 이용할 수 있고, 바람직하게는 Si, Ge, Sn을, 가장 바람직하게는 Si를 이용한다. 또한, p형 불순물로서는, 특별히 한정되지 않지만, Be, Zn, Mn, Cr, Mg, Ca 등을 들 수 있고, 바람직하게는 Mg가 이용된다. 이에 의해, 각 도전형의 질화물 반도체를 형성할 수 있다. 활성층(12)은, 단일(SQW) 또는 다중 양자 웰 구조(MQW)로 하는 것이 바람직하다.
도 6, 도 25 등의 실시 형태에서는, 기판(10) 상에, 발광 소자 구조(101)가 형성되고, 발광 소자 구조의 각 도전형층(11, 13)에 각각 전극(16, 14)이 형성된 구조를 갖는다. 본 명세서에서는, p형 층(13), n형 층(11)을 특정한 순서로 적층한 소자 구조를 예로 들어 설명하지만, 그 적층 순서는 명세서에 기재한 것에 한정되지 않는다. 발광 소자는, 제1 도전형층(11)과 제2 도전형층(13)을 적어도 가진 소자 구조이면 된다. 보다 바람직하게는 제1, 2 도전형층(11, 13) 사이에 활성층(12)을 가진 소자 구조로 한다. 또한, 도 25B에 도시하는 바와 같이, 기판(10)과 제1 도전형층의 n형 층(11b) 사이에, 소자 구조(101)의 기초로 되는 기초층(11a)을 형성해도 된다.
이하, 도 6의 발광 소자를 제조하는 방법을 설명한다.
기판(10) 상에 n형 질화물 반도체(11)를 성장시키기 전에, 버퍼층(도시 생략)을 성장하는 것이 바람직하다. 버퍼층으로서는, 일반식 AlaGa1 - aN(0≤a≤0.8)으로 나타내는 질화물 반도체, 보다 바람직하게는, AlaGa1 - aN(0≤a≤0.5)으로 나타내어지는 질화물 반도체를 이용하는 것이 바람직하다. 버퍼층의 막두께는, 바람직하게는 0.002~0.5㎛, 보다 바람직하게는 0.005~0.2㎛, 더욱 바람직하게는 0.01~0.02㎛이다. 여기서, 본 발명에서는, 상기 기판 볼록부의 높이(또는 오목부의 깊이)보다도 버퍼층의 막두께를 작게 하는 쪽이, 기판 상에 형성되는 반도체층의 결정성이 좋아진다. 예를 들면 보이드, 피트, 전위 등의 발생이 적어, 바람직한 결정의 반도체층이 얻어진다. 버퍼층의 성장 온도는, 바람직하게는 200~900℃, 보다 바람직하게는 400~800℃이다. 이에 의해, 질화물 반도체층 상의 전위나 피트를 저감시킬 수 있다. 또한, 상기 이종 기판 상에 ELO(Epitaxial Lateral Overgrowth)법에 의해 AlxGa1 - xN(0≤X≤1)층을 성장시켜도 된다. EL0(Epitaxial Lateral Overgrowth)법이라 함은, 질화물 반도체를 가로 방향 성장시킴으로써 관통 전위를 구부려 수속시켜, 전위를 저감시키는 것이다. 버퍼층은, 다층 구성으로 해도 되고, 예를 들면 저온 성장 버퍼층과 고온 성장층을 포함하는 다층이어도 된다. 고온 성장층으로서는, 도핑되지 않은 GaN 또는 n형 불순물을 도핑한 GaN을 이용할 수 있다. 고온 성장층의 막두께는, 1㎛ 이상, 보다 바람직하게는 3㎛ 이상이다. 또한, 고온 성장층의 성장 온도는, 900~1100℃, 바람직하게는 1050℃ 이상이다.
다음으로, n형의 반도체층(11)을 성장시킨다. 우선, n형 컨택트층을 성장시킨다. n형 컨택트층으로서는, 활성층의 밴드 갭 에너지보다 커지는 조성이고, AljGa1-jN(0<j<0.3)이 바람직하다. n형 컨택트층의 막두께는 특별히 한정되는 것은 아니지만, 바람직하게는 1㎛ 이상, 보다 바람직하게는 3㎛ 이상이다. 다음으로, n형 클래드층을 성장시킨다. 상기 n형 클래드층은 Al을 함유하고 있고, n형 불순물 농도는 특별히 한정되는 것은 아니지만, 바람직하게는 1×1017~1×1020/cm3, 보다 바람직하게는 1×1018~1×1019/cm3이다. 또한, n형 불순물 농도에 경사를 부여해도 된다. 또한, Al의 조성에 경사를 부여함으로써 캐리어의 감금을 위한 클래드층으로서도 기능한다.
본 발명에 이용하는 활성층(12)은, 적어도, AlaInbGaN1 -a-b(0≤a≤1, 0≤b≤1, a+b≤1)로 이루어지는 웰층과, AlcIndGaN1 -c-d(0≤c≤1, 0≤d≤1, c+d≤1)로 이루어지는 장벽층을 포함하는 양자 웰 구조로 하는 것이 바람직하다. 활성층에 이용되는 질화물 반도체는, 바람직하게는, 비도핑 혹은 n형 불순물 도핑으로 하면, 발광 소자를 고출력화할 수 있다. 더욱 바람직하게는, 웰층을 비도핑으로 하고, 장벽층을 n형 불순물 도핑으로 함으로써, 발광 소자의 출력과 발광 효율을 높일 수 있다. 또한, 발광 소자에 이용하는 웰층에 Al을 포함시킴으로써, 종래의 InGaN의 웰층에서는 곤란한 파장역, 구체적으로는, GaN의 밴드갭 에너지인 파장 365㎚ 부근, 혹은 그것보다 짧은 파장을 얻을 수 있다.
웰층의 막두께는, 바람직하게는 1㎚ 이상 30㎚ 이하, 보다 바람직하게는 2㎚ 이상 20㎚ 이하, 더욱 바람직하게는 3.5㎚ 이상 20㎚ 이하이다. 1㎚ 보다 작으면 웰층으로서 양호하게 기능하지 않기 때문이다. 또한, 2㎚ 이상으로 하면, 막두께에 큰 얼룩(불균일) 없이 비교적 균일한 막질의 층이 얻어진다. 또한, 막두께를 3.5㎚ 이상으로 함으로써 출력을 한층 향상시킬 수 있다. 이것은 웰층의 막두께를 크게 함으로써, 대전류로 구동시키는 LD와 같이 다수의 캐리어 주입에 대하여, 높은 발광 효율 및 내부 양자 효율에 의해 발광 재결합이 이루어지는 것으로, 특히 다중 양자 웰 구조에 있어서 효과를 갖는다. 또한, 단일 양자 웰 구조에서는 막두께를 5㎚ 이상으로 함으로써 상기한 바와 마찬가지로 출력을 향상시키는 효과가 얻어진다. 한편, 웰층의 막두께가 30㎚보다 크면 InAlGaN의 4원 혼정의 결정성이 저하하여 소자 특성이 저하한다. 웰층을 20㎚ 이하로 하면, 결정 결함의 발생을 억제하여 결정 성장이 가능하게 된다. 또한, 웰층의 수는 특별히 한정되지 않지만, 4이상인 경우에는 웰층의 막두께를 10㎚ 이하로 해서 활성층의 막두께를 낮게 억제하는 것이 바람직하다. 활성층을 구성하는 각층의 막두께가 두꺼워지면, 활성층 전체의 막두께가 두꺼워져 Vf의 상승을 초래하기 때문이다. 다중 양자 웰 구조인 경우, 복수의 웰 중, 바람직하게는 상기한 10㎚ 이하의 범위에 있는 막두께의 웰층 을 적어도 1개 갖는 것, 보다 바람직하게는 모든 웰층을 상기한 10㎚ 이하로 하는 것이 바람직하다.
장벽층은, 웰층의 경우와 마찬가지로, n형 불순물이 도핑되어 있거나, 또는 도핑되어 있지 않은 것이 바람직하다. 예를 들면, 장벽층 내에 n형 불순물을 도핑하는 경우, 그 농도는 5×1016/cm3 이상으로 하는 것이 바람직하다. 예를 들면, LED에서는, 5×1016/cm3 이상 2×1018/cm3 이하가 바람직하다. 또한, 고출력의 LED나 LD에서는, 5×1017/cm3 이상 1×1020/cm3 이하, 보다 바람직하게는 1×1018/cm3 이상 5×1019/cm3 이하로 하는 것이 바람직하다. 이 경우 웰층은 n형 불순물을 실질적으로 함유하지 않거나, 혹은 비도핑으로 성장시키는 것이 바람직하다. 또한, 장벽층에 n형 불순물을 도핑하는 경우, 활성층 내의 모든 장벽층에 도핑해도 되고, 혹은, 일부를 도핑으로 하고 일부를 비도핑으로 할 수도 있다. 여기서, 일부의 장벽층에 n형 불순물을 도핑하는 경우, 활성층 내에서 n형 층 측에 배치된 장벽층에 도핑하는 것이 바람직하다. 예를 들면, n형 층측으로부터 세어 n번째의 장벽층Bn(n은 플러스의 정수)에 도핑하는 것, 바람직하게는 n번째까지의 장벽층Bn 모두에 불순물을 도핑함으로써, 전자가 효율적으로 활성층 내에 주입되어, 우수한 발광 효율과 내부 양자 효율을 갖는 발광 소자가 얻어진다. 또한, 웰층에 대해서도, n형 층측으로부터 세어 m번째의 웰층 Wm(m은 플러스의 정수)에 도핑하는 것에 의해 상기한 장벽층의 경우와 마찬가지의 효과가 얻어진다. 또한, 장벽층과 웰층의 양쪽에 도핑해도 마찬가지의 효과가 얻어진다.
다음으로, 상기 활성층(12) 상에 p형의 질화물 반도체층(13)으로서 이하의 복수층을 형성한다. 우선, p형 클래드층으로서는, 활성층의 밴드갭 에너지보다 커지는 조성이고, 활성층에의 캐리어의 감금이 가능한 것이면 특별히 한정되지 않지만, AlkGa1 -kN(0≤k<1)이 이용되고, 특히 AlkGa1 -kN(0<k<0.4)이 바람직하다. p형 클래드층의 막두께는 특별히 한정되지 않지만, 바람직하게는 0.01~0.3㎛, 보다 바람직하게는 O.04~O.2㎛이다. p형 클래드층의 p형 불순물 농도는, 1×1018~1×1021/cm3, 바람직하게는 1×1019~5×1020/cm3이다. p형 불순물 농도가 상기한 범위에 있으면, 결정성을 저하시키지 않고 벌크 저항을 저하시킬 수 있다. p형 클래드층은, 단일층이라도 되고 다층막층(초격자 구조)이어도 된다. 다층막층인 경우, 상기한 AlkGa1 - kN과, 그것보다 밴드갭 에너지가 작은 질화물 반도체층으로 이루어지는 다층막층으로 할 수 있다. 예를 들면 밴드갭 에너지가 작은 층으로서는, n형 클래드층인 경우와 마찬가지로, InlGa1 -lN(0≤l<1), AlmGam -1N(0≤m<1)을 들 수 있다. 다층막층을 형성하는 각 층의 막두께는, 초격자 구조인 경우에는, 한 층의 막두께가 바람직하게는 100Å 이하, 보다 바람직하게는 70Å 이하, 더욱 바람직하게는 10~40Å로 할 수 있다. 또한, p형 클래드층이 밴드갭 에너지가 큰 층과, 밴드갭 에너지가 작은 층으로 이루어지는 다층막층인 경우, 밴드갭 에너지가 큰 층 및 작은 층 중 적어도 어느 한쪽에 p형 불순물을 도핑시켜도 된다. 또, 밴드갭 에너지가 큰 층 및 작은 층의 양쪽에 도핑하는 경우에는, 도핑량은 동일해도 되고 달라도 된다.
다음으로, p형 클래드층 상에 p형 컨택트층을 형성한다. p형 컨택트층은, AlfGa1 -fN(0≤f<1)이 이용되고, 특히, AlfGa1 -fN(0≤f<0.3)으로 구성함으로써 오믹 전극인 p전극(14)과 양호한 오믹 컨택트가 가능하게 된다. p형 불순물 농도는 1×1017/cm3 이상이 바람직하다. 또한, p형 컨택트층은, p전극측에서 p형 불순물 농도가 높고, 또한, Al의 혼정비가 작아지는 조성 구배를 갖는 것이 바람직하다. 이 경우, 조성 구배는, 연속적으로 조성을 변화시켜도, 혹은, 불연속으로 단계적으로 조성을 변화시켜도 된다. 예를 들면, p형 컨택트층을, 오믹 전극과 접하고, p형 불순물 농도가 높고 Al 조성비가 낮은 제1 p형 컨택트층과, p형 불순물 농도가 낮고 Al 조성비가 높은 제2 p형 컨택트층으로 구성할 수도 있다. 제1 p형 컨택트층에 의해 양호한 오믹 접촉이 얻어지고, 제2 p형 컨택트층에 의해 발광의 자기 흡수를 억제할 수 있다.
이상과 같은 방법으로 질화물 반도체를 기판(10) 상에 성장시킨 후, 웨이퍼를 반응 장치로부터 꺼내고, 그 후, 산소 및/또는 질소를 포함하는 분위기 중에서 400℃ 이상으로 열처리를 한다. 이에 의해, p형 층에 결합하고 있는 수소가 제거되어, p형의 전도성을 나타내는 p형의 질화물 반도체층을 형성한다.
그 후, p형 컨택트층의 표면에 오믹 접촉이 얻어지는 p전극(14)을 형성한다. p전극의 형성 방법은 CVD법, 스퍼터법, 증착법 등이 있다. p전극에는 전술한 재료 를 채용하는 것이 바람직하다. 2층 이상의 다층 구성으로서 총 막두께를 50000Å 이하로 함으로써, 동일 막두께의 단층 구성에 비하여 시트 저항을 낮게 할 수도 있다.
p전극의 평면 형상은, 사각 형상, 줄무늬 형상, 정방형, 격자 형상 등의 여러 가지 형상으로 할 수 있다. 예를 들면, 도 8A 및 도 8B에 도시하는 바와 같이, p형 반도체층의 전체면에 p전극(14)을 형성한 후, 도트 형상의 개구부(18)를 형성해도 된다. 도 8C 및 도 8d에 도시하는 바와 같이, 마름모형, 평행사변형, 메시 형상, 스트라이프 형상, 빗 형상으로 해도 된다. 도 9A 및 도 10A에 도시하는 바와 같이, 1개로부터 복수로 분기한 브랜치 형상이어도 된다. 도 9C 및 도 10B에 도시하는 바와 같이, 전기적으로 연결된 복수의 브랜치 전극을 스트라이프 형상으로 갖고 있고, 또한 상기 p전극에는 개구부(18)를 갖는 형상으로 해도 된다. 또한, 원 형상으로 패턴 형성해도 된다. 이들의 p전극 구조를 이용하면, 요철을 형성한 기판과의 조합에 의해서, 광의 취출 효율을 더욱 향상시킬 수 있다.
또한, p형 반도체층의 표면까지 관통하고, 또한 주위가 전극에 의해서 둘러싸인 복수의 개구부(18)를 갖는 p전극인 경우, p전극의 최외주부로 둘러싸인 부분의 면적(= 개구부 내를 포함하는 전극의 전체 면적)을 S라고 하고, 개구부의 내주 길이의 총합을 L이라고 하면, L/S≥0.024㎛/㎛2인 것이 바람직하다. 이에 의해, p형 반도체층의 표면으로부터 효율적으로 광을 외부로 방출시켜, 더욱 V가 낮은 반도체 발광 소자로 할 수 있다.
복수의 개구부는, 각 개구부가 거의 동일한 형상인 것이 바람직하고, 이에 의해, 개구부의 형성이 용이함과 함께, 발광의 면내 분포가 균일하게 된다. 또한, 복수의 개구부는, 대략 동일한 면적인 것이 바람직하고, 이것에 의해서도 발광의 면내 분포가 균일하게 된다.
상기 p전극(14)은, p형 질화물 반도체층(13)의 표면과 오믹 접촉하여 소자 내부에 전류를 주입하기 위한 오믹 전극이다. 통상적으로, 질화물 반도체 소자에서는, 이 오믹용의 p전극(14)과는 별도로, 예를 들면, 와이어 본딩에 의해 접속하는 본딩용의 p패드 전극(15)을 형성하고, 그 p패드 전극(15)을 오믹 전극인 p전극(14)과 전기적으로 접속한다. 이 p패드 전극(15)은, p측 층(13) 상에 형성하는 형태이어도 되고, 메탈 배선하여 p측 층(13)의 외부, 예를 들면 n측 전극(16)의 형성면인 n형 층(11) 상에 절연막을 통하여 형성할 수도 있다. p패드 전극(15)을 p측 층(13) 상에 형성하는 경우에는, p패드 전극(15)이 p전극(14)과 일부가 중첩되도록 형성해도 되고, p전극(14) 상에 p패드 전극(15)을 형성해도 된다. p패드 전극(15)은, 와이어 등과 실장하기 위한 전극이므로, 실장 시에 반도체 소자를 손상시키지 않을 정도의 막두께가 있으면 된다. p패드 전극(15)의 형성면 측으로부터 광을 취출하는 경우에는, p패드 전극(15)은 가능한 한 작게 형성하는 것이 필요하다.
p패드 전극(15)의 재료에는, 밀착성이 높은 것을 선택하는 것이 바람직하다. 구체적인 재료로서는, 예를 들면, Co, Fe, Rh, Ru, Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W, Re, Mn, Al, Zn, Pt, Au, Ru, Pd, Rh를 이용할 수 있다. 바람직하게는, Ag, Al, Pt, Cu, Ni, Ti, Au, Rh로 이루어지는 군으로부터 선택되는 적어도 1종 및 이들의 산화물, 질화물 등을 이용한다. 더욱 바람직하게는, Ag, Al, Pt로 이루어지는 군으로부터 선택되는 적어도 1종을 이용한다. p패드 전극은 단층, 합금, 혹은 다층막을 이용할 수 있다.
상기 n형 컨택트층의 표면에는 n전극(16)을 형성한다. n전극(16)에는, 상기한 전극 외에, W/Al, Ti/Al, Ti/Al/Ni/Au, W/Al/W/Pt/Au, Al/Pt/Au 등을 이용할 수 있다. n전극(16)의 막두께는 0.1~1.5㎛로 하는 것이 바람직하다. n전극(16)은, n측 층(11)과의 오믹 접촉을 취함과 함께, 본딩용의 패드 전극으로서의 역할을 수행한다. n전극(16)을, 본딩용의 패드 전극과, n측 층과 오믹 접촉하는 오믹용의 전극과의 2층으로 해도 된다. 이들은, 대략 동일한 형상으로 하여 동시에 형성할 수 있다. 또한, 오믹용의 n전극을 n패드 전극과 상이한 형상, 상이한 공정에서 적층하여 형성해도 된다.
전극을 질화물 반도체층의 표면에 형성한 후, 열처리를 행함으로써, 합금화를 진행시켜, 반도체층과의 양호한 오믹 접촉을 얻을 수 있고, 또한 반도체층과 전극과의 접촉 저항을 저하시킬 수 있다. 열처리 온도로서는, 200℃~1200℃의 범위가 바람직하고, 300℃~900℃가 더욱 바람직하고, 특히 바람직하게는 450℃~650℃의 범위이다. 분위기 가스는, 산소 및/또는 질소를 함유하는 것이 바람직하다. 또한, Ar 등의 불활성 가스를 함유하는 분위기나, 대기 조건에서의 열처리도 가능하다.
본 발명의 반도체 소자는, 질화물 반도체층이 적층된 소자의 측면에 연속하 여 SiO2, ZrO2, TiO2, Al2O3, 또는 V, Zr, Nb, Hf, Ta로 이루어지는 군으로부터 선택된 적어도 1종의 원소를 포함하는 산화물, SiN, BN, SiC, AlN, AlGaN 등의 보호막(17)을 형성해도 된다. 이 보호막은 절연성을 갖는 막인 것이 바람직하고, 신뢰성이 높은 반도체 소자가 얻어진다. 특히, 이 절연성을 갖는 막은 p형 층의 표면의 전극 비형성부에 형성함으로써, 전극의 마이그레이션의 발생을 효과적으로 억제할 수 있다.
다음으로, 전극을 형성한 질화물 반도체 소자를 스크라이브, 다이싱 등으로 분할하면, 도 6에 도시하는 바와 같은 칩 형상의 반도체 소자로 된다.
본 실시의 형태에서는, 질화물 반도체층의 전극 형성면을 광취출면으로 하는 경우에 대해 설명했지만, 기판측을 광취출면으로 할 수도 있다. 이 경우, 도 9B에 도시하는 바와 같이, p측 패드 전극(15)을 타원 형상으로 형성하는 것이 바람직하다. p측 패드 전극(15) 상에, 와이어가 아니라, 외부 전극 등과 접속시키기 위한 메탈라이즈층(범프)을 형성시켜, 도 22B에 예시하는 바와 같은 페이스다운 구조로 한다. 이 메탈라이즈층에는, Ag, Au, Sn, In, Bi, Cu, Zn 등의 재료를 이용할 수 있다. 페이스다운에서 이용하는 경우, 패드 전극에 열이 가해지는데, 그 때에, 체적이 커지고, 또한, 압력이 가해짐으로써 패드 전극 재료가 측면 방향으로 유출하기 쉬워진다. 그러나, 본 실시 형태의 질화물 반도체 발광 소자에서는, 상기 전극을 이용함으로써 합금화하기 때문에 문제점은 억제할 수 있다. 또 본 실시 형태의 구조이면, 방열성이 좋고 신뢰성이 향상한다.
본 발명의 반도체 소자는, 예를 들면 질화갈륨계(적어도 갈륨과 질소를 포함한다)의 반도체 발광 소자인 경우, 전극까지 형성한 발광 소자의 표면에 형광체를 수지와 혼합시켜 형성함으로써, 고출력의 백색 발광 소자를 얻을 수 있다.
본 발명의 발광 소자 구조(100)는, 도 8A, 도 8B, 도 9A, 도 9B, 도 10A에 도시하는 바와 같이, 기판의 동일면 측에 제1, 2 도전형층(11, 13)의 각 전극(14, 16)이, 각각 1개 형성되는 소자 구조이어도 된다. 또한, 도 9C, 도 10B, 도 22A, 도 25A에 도시하는 바와 같이, 1개의 발광 소자에, 각 도전형층(11, 13)의 전극(14, 16)의 한쪽, 혹은 양쪽이 복수 형성되어 있어도 된다. 여기서, 발광 소자 구조의 면내 구조는, 도 25B에서 설명하는 바와 같이, 제1, 2 도전형층(11, 13)과 바람직하게는 그 사이에 활성층(12)을 갖는 발광 구조부(151)와, 제1 도전형층이 노출되고, 전극 등이 형성되는 비발광 구조부(152)를 기판면 내에 갖는 구조로 된다. 발광 구조부(151)는, 각 도전형층(11, 13)의 전극(14, 16) 사이에 전기적으로 끼워져 있다. 또한, 발광 소자의 면내 구조는, 전류가 주입되어 소자 동작하는 영역의 소자 동작부(157)와, 소자로서 거의 기능하지 않고, 예를 들면 칩 주변부와 같은 비동작부(158)로 나눌 수 있다. 상기 소자 동작부(157) 내에는, 적어도 1개의 발광 구조부(151)와, 전극이 형성된 비발광 구조부(152)를 갖는다. 한편, 비동작부(158)는, 주로 비발광 구조부(152)로 구성된다.
도 9C, 도 10B, 도 25A에 도시하는 바와 같은 발광 소자에서는, 예를 들면, 도 25A 및 도 25B에 도시하는 바와 같이, 기판면 내에 발광 구조부(151)가 복수 형성되고, 각 발광 구조부(151)는 서로 연결되어 있다. 또한, 제1 도전형층(11)의 전극(16), 즉 전극 형성부(152)도 복수 형성되어 있다. 한편, 도 22A에 나타내는 발광 소자(100)에서는, 복수의 발광 구조부(151)가 형성되어 있지만, 각 발광 구조부(151)는 서로 분리되어 있다. 또한, 전극 형성부(152)의 전극도 복수로 분리되어 형성되어 있다.
이와 같이, 발광 소자(100)내(또는 소자 동작부(157)내)에 있어서, 발광 구조부(151)는 분리되어 복수 형성되어도 된다. 제1, 2 도전형층(11, 13)의 전극(14, 16)에 있어서, 그 전극 사이, 혹은 서로 대향해서 원심하는 전극부(14x, 16x) 사이에 배치된 발광 구조가, 분리 혹은 연결되어 복수 형성된 구조로 할 수 있다.
본 발명에 있어서는, 도 3에 도시하는 바와 같이, 소자 구조(101)내, 특히, 발광 구조부(151)를 구성하고 있는 제1 도전형층(11) 내에서 발생하는 가로 방향의 광 전파를, 기판(10)의 표면에 형성한 요철(20)에 의해서 억제하여, 효율적으로 광을 취출할 수 있다. 특히, 제1 도전형층이 노출된 영역에서는, 공기(또는 보호막)-제1 도전형층-기판과 같은 강한 광 도파로가 형성되기 때문에, 가로 방향에의 광 전파가 일어나기 쉽다. 그와 같은 영역에 있어서도, 기판에 상기 요철(20)을 형성함으로써 가로 방향의 광을 세로 방향으로 변화시켜, 기판면의 수직인 방향으로부터(예를 들면, 소자 구조가 형성된 측, 또는 그것에 대향하는 기판 노출면 측으로부터) 효율적으로 광을 취출할 수 있다.
또한, 상기 비동작부(158)에 있어서도, 제1 도전형층 노출부(11s)로부터 기판측에 광 전파 영역이 존재한다. 따라서, 이 비동작부(158)에 있어서도 기판에 요철(20)을 형성함으로써, 광 전파에 의한 손실을 저감할 수 있다.
또한, 전극 형성면 측을 발광면으로 하는 발광 소자의 경우, 발광 구조부(151)에는 투광성 혹은 개구부 등을 갖는 것에 의해서 광투과 가능한 전극(14)이 형성된다. 이 경우에도, 제1 도전형층(11)의 전극(16)이나 패드부(16b), 혹은 제2 도전형층의 패드 전극(15)이나 패드부(15b)는 차광성인 경우가 많다. 그 경우에는, 차광성의 전극이 형성되어 있지 않은 영역으로부터 광이 취출된다. 그 때문에, 차광성의 전극이 형성되어 있지 않은 영역(예를 들면 비발광부(152)로서 차광성의 전극이 형성되어 있지 않은 영역)에 있어서, 기판에 요철을 형성하는 것이 특히 바람직하다. 또한, 전극 형성면측을 광취출면으로 하는 경우에는, 발광 구조부(151) 상의 전극(14)이 광투과 가능한 것이 중요하지만, 그 밖의 전극도 광투과 가능하게 해도 된다. 예를 들면, 제1 도전형층(11)의 전극(16)을 광투과성으로 해도 되고, 또 각 패드 전극 등을 광투과성으로 해도 된다.
특히, 도 9C, 도 10B, 도 22A, 도 25A와 같이, 대면적이고, 발광 구조부를 복수 갖는 소자 구조에 있어서, 광 강도의 면내 분포가 발생하기 쉽다. 예를 들면, 발광 구조부(151)나, 전극(16)이 형성된 구조부(152)나, 칩 주연부의 비동작부(158)에서는, 각각 광 강도에 차이가 생긴다. 또한, 발광 구조부(152)끼리의 사이에서도 광 강도에 차이가 생기는 경우가 있다. 따라서, 칩 전체에서 발광 강도의 분포에 편향이 생기기 쉽다. 본 발명의 발광 소자에서는, 기판 표면에 볼록부(20)가 형성됨으로써, 광의 강도 분포가 완화된다. 또한, 칩 면적이 커지면, 제1 도전형층이 노출된 영역이 증가하기 때문에, 광의 전파와 손실이 증대하는 경향이 있다. 기판 표면의 요철에 의해서, 이것을 개선할 수도 있다. 이 때문에, 본건 발 명은, 대면적이고, 복수의 발광 구조부를 갖는 발광 소자에 바람직하게 적용된다.
한편, 기판 이면을 발광면으로 하는 발광 소자의 경우, 기판의 전체면에 요철을 형성하는 것이 바람직하다. 예를 들면, 도 22B에 도시하는 바와 같이,기체(104)(혹은 실장면 등)에 발광 소자(100)의 전극 형성면이 접속되는 경우에는, 기판(10)의 대략 전체면에 볼록부(20)를 형성함으로써, 기판(10)의 이면 전체면으로부터 바람직하게 광을 취출할 수 있다.
본건 발명의 발광 소자에 있어서, 도 25B에 도시하는 바와 같이, 광취출, 광 반사로서 기능하는 광 기능성의 요철부(6x, 6y)를 전극 형성면에 형성해도 된다. 구체적으로는, 발광 구조부(151)의 외측에, 바람직하게는 발광 구조부(151)의 측면을 따라 반도체층(101)의 표면에 요철부(6x, 6y)를 형성한다. 이 요철(6x, 6y)은, 반도체층(101)의 부분적인 에칭에 의해서 형성할 수 있다. 예를 들면, 전극(16)의 형성면으로 되는 n형 층(11)을 노출시키기 위한 에칭을 할 때에, 동시에 요철(6x, 6y)을 형성해도 된다. 도 25A의 발광 소자(100)는, 도 10B의 발광 소자 구조에 있어서, 요철부(6)를 형성한 변형예이고, 단면도인 도 25B는, 도 25A의 발광 소자의 일부 AA의 단면을 모식적으로 도시하는 것이다.
도 26B에 도시하는 바와 같이, 요철부(6x)는, 발광 소자의 외연, 외주 부분의 비전류 주입부(158)(비소자 동작부)에 형성되어 있다. 한편, 요철부(6y)는, 소자 동작부(전류 주입부)(157)에 있어서, 제1 도전형층의 전극(16)과 발광 구조부(151) 사이에 형성되어 있다. 보다 구체적으로는, 요철부(6y)는, 발광 소자(소자 동작부(157)) 내부에 있어서, 1개 또는 복수 형성된 발광 구조부(151)의 측면을 따 라, 전극(16)과 발광 구조부(151) 사이에 형성된다.
요철부(6x)는, 주로 발광 소자 외부에 가로 방향으로 출사되는 광, 특히 발광 구조부(151)로부터의 가로 방향으로 진행하는 광을 반사하여, 세로 방향, 즉, 전극 형성면에 대략 수직인 방향으로 진행시킨다. 따라서, 전극 형성면에 수직인 발광 성분을 증가시킨다. 한편, 소자 동작부(157)에 형성되는 요철부(6y)는, 요철부(6x)와 마찬가지의 작용 외에 추가로, 전극(16)에 광이 흡수되거나, 인접하는 다른 발광 구조부에 취입되거나 하는 것을 방지한다. 따라서, 광취출 손실을 저감시켜, 발광 효율을 향상시킬 수 있다.
본 발명의 발광 소자에 있어서, 상기 구조부(6y)를 발광 구조부(151)와 전극(16) 사이에 형성하고, 그것과 중첩되는 기판면에 볼록부(20)를 형성하는 것이 바람직하다. 특히, 비발광부(152)의 일부에 형성된 전극(16)이, 인접하는 발광 구조부(151)로부터의 광을 차광하는 경우에, 요철부(6y)와 볼록부(20)의 협동 작용에 의해서 소자 외부, 특히, 전극 형성면에 수직인 방향으로 유효하게 광을 취출할 수 있다. 또한, 기판측으로부터 전파되는 광에 대해서도 요철부(6y)가 양호한 효과를 부여한다. 즉, 전극 형성부(152)에 요철부(6y)가 형성되어 있는 것에 의해, 기판측으로부터 진행해 온 광이 전극 측면, 혹은 발광 구조부의 측면을 향하기 어렵게 되어, 전극이나 발광 구조부에 의한 광의 손실을 억제할 수 있다.
요철부(6x, 6y)의 측면을, 기판 표면의 볼록부(20)의 측면과 마찬가지의 형상으로 해도 된다. 그 경우, 기판의 볼록부(20)의 형성 방법과 마찬가지의 방법을 적용할 수 있다. 이 반도체층(101)에 형성한 요철 구조(6x, 6y)는, 그 내부를 전 파되는 광을 취출하는 기능과, 근접하는 발광 구조부(151)로부터 외부로 취출된 광을 바람직하게 반사하는 기능도 갖는다. 요철 구조(6x, 6y)의 측면을 기판 볼록부의 측면과 마찬가지의 형상으로 하면, 요철 구조의 저면부에 있어서의 소자 내부와의 접촉 면적이 넓어지기 때문에, 소자 내부의 많은 광을 도출할 수 있다. 또한, 요철부(6x, 6y)의 측면의 경사각이 상면 측에서 작아지기 때문에, 인접하는 발광 구조부(151)로부터 진행해 온 광을 기판면에 수직인 방향으로 잘 반사할 수 있다.
또한, 도 9C, 도 10B, 도 22A, 도 25A에 도시하는 바와 같이, 복수의 발광 구조부(15)를 갖고, 그 형상, 배열이 복잡한 구조이면, 광취출 시의 손실도 커진다. 그 손실을 광 기능성의 요철부(6x, 6y)를 형성함으로써 개선할 수 있다. 또한, 전술한 바와 같이, 특정한 지향각으로 광 강도가 편향되어 있는 발광 소자에 있어서, 기판 볼록부(20)와 반도체층의 요철(6x, 6y)에 의해서, 광의 편향을 중첩적으로 개선할 수 있기 때문에, 지향성이 양호한 발광 소자를 얻을 수 있다. 도 26B에 도시하는 바와 같이, 발광 소자의 동작부(157) 내부에 있어서, 발광 구조부(151)를 둘러싸도록 요철부(6x, 6y)를 형성하는 것이 바람직하다. 또한, 발광 구조부(151)에 병설된 전극(16)을 둘러싸도록 요철부(6x, 6y)를 형성하는 것이 바람직하다. 더욱 바람직하게는, 거의 모든 주연부에 요철부(6x, 6y)를 형성한다. 특히, 도 26A와 같이, 어떤 발광 구조부가 다른 발광 구조부 사이에 끼워지는 경우, 발광 구조부 측면이 인접하는 발광 구조부로 둘러싸여, 광이 취입되는 경향이 있다. 이 손실도 요철부(6x, 6y)에 의해서 개선할 수 있다. 가장 바람직하게는, 도 26A, 도 26B에 도시되는 바와 같이, 상기 요철부(6x, 6y)로, 발광 구조부(151)의 측면을 거의 전체 둘레를 둘러싸도록 형성하고, 전극(16)에 대해서도 마찬가지로, 그의 거의 전체 둘레를 둘러싸도록 형성하는 것이다.
요철부(6x, 6y)는, 전술한 바와 같이 제1 도전형층(11)의 전극 형성면(11s)을 노출시킬 때에, 그 일부의 영역에 동시 형성해도 된다. 이것에 의해서 전류 주입용의 전극(예를 들면 (14))이나 발광 구조부(151)로부터 분리한 요철부(6x, 6y)를 간단히 형성할 수 있어, 제조상 유리이다.
또한, 요철부(6x, 6y)의 저면은, 전극 형성면(11s)과 일치하고 있지 않아도 된다. 예를 들면, 요철부(6x, 6y)의 저면이, 전극 형성면보다 깊은 위치의 제1 도전형층(11b) 내에 있으면, 기초층(11a) 내를 가로 방향으로 전파되는 광이나 기판(10)으로부터 반사된 광을 효율적으로 취출할 수 있다. 특히, 요철부(6x, 6y)가 제1 도전형층(11b)을 관통하여, 기초층(11b)에 도달하는 깊이, 즉 부분적으로 소자 비동작부를 형성하는 깊이이면 더욱 바람직하고, 또한 기판이 노출되는 깊이로 형성되면 한층 더 바람직하다. 이에 의해, 광이 가로 방향으로 전파되는 경로로 되는 전극면보다 아래의 도전형층(11b)이나 기초층(11a)을 분단할 수 있어, 그 안을 전파되는 광을 효율적으로 취출할 수 있다. 이 때, 제1 도전형층(11b)을 일부 혹은 전부 제거하는 깊이로 요철부(6x, 6y)를 소자 구조부(157) 내에 형성하면, 전류 확산 경로를 차단하게 된다. 따라서, 전류 확산 경로로 되는 영역을 남기기 위해서, 요철부(6y)를 복수의 영역으로 나누는 것이 바람직하다. 기판 상면으로부터 보아, 요철부(6y)가 단속적, 단편적으로 되도록 분단함으로써, 요철부(6y)끼리의 사이의 영역이 전류 확산 경로로 된다.
이러한 요철부(6x, 6y)의 평면 형상 및 그 배열은, 전술한 기판의 볼록부와 마찬가지로 여러 가지 형상으로 할 수 있다. 도 26A에서는, 도 19A에 도시한 기판의 볼록부와 마찬가지로, 원 형상으로 삼각 배치된 구조로 되어 있다. 소자 내를 가로 방향으로 진행한 광은, 소자 측면의 여러 방향으로부터 출사한다. 따라서, 발광 소자 측면이나 발광 구조부 측면으로부터 모든 방향으로 출사하는 광을 유효하게 차단하도록, 요철부(6x, 6y)를 형성하는 것이 바람직하다. 구체적으로는, 도 26A에 도시하는 바와 같이, 발광 구조부의 측면을 따라, 주기적으로 배열된 볼록부를 2열 이상, 바람직하게는 3열 이상 형성하는 것이 바람직하다. 또한, 그 요철부(6x, 6y)의 평면 형상은, 여러 방향으로부터의 광에 대하여 바람직한 반사면으로 되도록, 대략 원형, 대략 타원형상 등으로 하는 것이 바람직하다. 또한, 요철부(6x, 6y)의 측면 중, 발광 구조부를 향한 측면을 곡면 상으로 하는 것도 바람직하다.
[제4 실시 형태(발광 장치)]
실시 형태 4에서는, 상기 발광 소자(100)를, 그 전극 형성면에서 적층 기체(104)에 실장한 소자 적층체(103)에 대하여 설명한다. 또한, 발광 소자(100) 또는 소자 적층체(103)를 내장한 발광 장치에 대하여 설명한다.
(소자 적층체)
도 22B는, 소자 적층체(103)의 모식 단면도를 나타낸다. 기체(104)에는 복수의 외부 접속용 전극(도시 생략)이 형성되어 있고, 각 전극은, 발광 소자(100)의 전극(14, 16)에 대응하고 있고, 서로 절연막 등으로 절연 분리되어 있다. 발광 소 자측에서 서로 분리되어 있는 전극이나 발광 구조를, 기체(104)측의 전극으로 서로 전기적으로 접속해도 된다.
또한, 기체(104)에, 발광 소자(100)와는 다른 소자를 형성해도 된다. 여기서는, 도 22C의 등가 회로도로 도시하는 바와 같이, 전류, 정전 보호 소자를 기체(104) 내에 형성하고 있다. 이 전류, 정전 보호 소자는, 도 22B에 도시하는 바와 같이, 기체(104) 내에 형성한 p형 층(제1 도전형층)(115a)과 n형 층(제2 도전형층)(115b)에 의해서 구성되어 있다. 소자부를 기체(104)에 2개 이상 형성하여, 기체 외부의 발광 소자(100)나 실장 기체(201)(도 24)의 전극과 적당한 배선으로 접속해도 된다. 또한, 보호 소자는, 발광 장치(200) 내의 재치부(222) 등에 실장하여, 발광 소자에 와이어 접속, 배선 접속되어도 된다(도 24 참조).
발광 소자(100)측 전극(14, 16)과, 기체(104)의 전극은 접합 부재(114)를 통하여 접합하고 있다. 이 대신에, 발광 소자(100) 측의 전극의 일부, 혹은 기체(104)측 전극(112)의 일부를 접합 부재로 해도 된다. 예를 들면, 발광 소자(100)의 패드부(16b, 15b) 대신에 접합층을 형성해도 된다.
또한, 기체(104)는, 소자 구조를 갖지 않는 히트싱크 등의 서브 마운트이어도 된다. 기체(104)와 외부는, 접속용의 전극으로 와이어 접속, 본딩 접속되어도 된다. 기체(104)의 소자 구조부의 전극, 혹은 기체의 내외를 도통하는 전극층을 실장면 측에 형성하여, 발광 소자 접속용의 전극 또는 접합층(114)으로 해도 된다.
(발광 장치(200))
도 23, 도 24는, 발광 소자(100) 또는 소자 적층체(103)를 장치 기체에 실장 한 발광 장치이다. 도 24의 예에서는, 장치 기체(220)에 2개의 리드부(210a 및 210b)가 고정되어 있다. 리드부의 한쪽(210a)이 마운트 리드이다. 마운트 리드(210a)는, 실장 기체(201)로서 기능하고, 그 수납부(오목부)(202) 내에 발광 소자(100)(적층체(103))가 접합층(114)(또는 접착층(204))를 통하여 실장된다. 또한, 실장 기체(201)의 수납부(202)의 측면(203)과, 장치 기체(220)의 개구부(225)의 측면(221)은 광의 반사부로 된다. 또한, 마운트 리드인 실장 기체(201)를 발광 소자의 방열부(205)로서 기능시켜, 외부 방열기에 접속해도 된다. 또한, 장치 기체(220)에는, 광취출면(223)에 개구부(225)가 형성되어 있고, 그 개구부(225) 내에 실장 기체(201)의 상면이 테라스부(222)로서 노출되어 있다. 이 테라스부(222)에 보호 소자 등의 다른 소자를 실장해도 된다. 실장 기체(201)의 오목부(202)의 내부 및 장치 기체(220)의 개구부(225)의 내부에는, 투광성의 밀봉 부재(230)가 충전되어 있다. 또한, 리드 전극(210b)은, 장치 기체(220) 내부의 내부 리드부(212a)와, 그것을 장치 기체(220) 외부로 연장시킨 외부 리드부(212b)로 이루어지고, 외부와 접속되어 있다. 발광 소자(100)(적층체(103))는, 각 리드(210a 및 210b)에, 와이어(250)나 접합 부재(204)를 통하여 전기적으로 접속된다.
도 23의 예에서는, 리드(210a 및 210b)로부터 절연 분리된 실장 기체(201)에 발광 소자(100)가 접착 부재(204)에 의해 실장되어 있다. 발광 소자(100)를 수납하는 실장 기체(201)의 오목부 측면(203)에는 반사부를 구비하고 있다. 또한, 실장 기체(201)를 방열부(205)로 하여 외부 방열체에 접속해도 된다. 발광 소자(100)는, 각 내부 리드(211a 및 211b)에 와이어(250)에 의해서 접속되어 있다. 리 드(210a 및 210b)는, 외부로 연장한 외부 리드부(211a 및 212b)를 통하여 외부에 전기적으로 접속된다. 이와 같이, 실장 기체(201)와 리드(210)를 분리함으로써, 열 설계가 우수한 발광 장치로 할 수 있다. 또한, 광투과성의 밀봉 부재(230)에 의해서, 실장 기체의 오목부(202), 장치 기체(220)의 개국부를 밀봉해도 된다. 또한, 광의 취출구에 원하는 광학계(렌즈)를 형성함으로써, 원하는 지향성의 발광을 얻을 수 있다. 이 광학 렌즈는, 밀봉 부재(230)에 광학적으로 접속해도 된다. 또한, 밀봉 부재(230) 자신을 광학 렌즈의 형상으로 성형해도 된다.
(광변환 부재)
도 23에 도시하는 바와 같이, 발광 장치 내에, 광변환 부재(106) 혹은 광변환층(231)을 형성해도 된다. 광변환 부재(106) 혹은 광변환층(231)은, 발광 소자(100)의 광을 일부 흡수하여, 다른 파장의 광을 발광하는 것으로, 형광체를 함유한 것을 이용할 수 있다. 이러한 광변환 부재(106) 혹은 광변환층(231)은, 상기한 바와 같이 발광 소자(100)의 일부 혹은 전체를 피복하도록 형성한다. 이 대신에, 도 24에 도시하는 바와 같이, 적층 기체(104)의 일부에 피복하는 피복막(105)으로서 광변환 부재를 형성해도 된다. 형광체의 바인더로서는, 적어도 Si, Al, Ga, Ti, Ge, P, B, Zr, Y, Sn, Pb, 혹은 알칼리토류 금속의 군으로부터 선택되는 1종 이상의 원소를 포함하는 산화물 및 수산화물을 이용하는 것이 바람직하다. 이 바인더는, 적어도 Si, Al, Ga, Ti, Ge, P, B, Zr, Y, Sn, Pb, 혹은 알칼리토류 금속의 군으로부터 선택되는 1종 이상의 원소를 포함하는 유기 금속 화합물(바람직하게는 산소를 더 포함한다)로부터 생성할 수 있다. 여기서, 유기 금속 화합물에는, 알킬 기, 아릴기를 포함하는 화합물 등이 포함된다. 이러한 유기 금속 화합물로서, 예를 들면 금속알콕시드, 금속디케토네이트, 금속디케토네이트 착체, 카르본산 금속염 등을 들 수 있다.
또한, 광변환 부재는, 발광 장치(200)의 밀봉 부재(230)의 일부로서 형성해도 된다. 예를 들면, 도 23에 도시하는 바와 같이, 발광 소자(100)로부터 이격하여, 밀봉 부재(230a) 상, 혹은 밀봉 부재(230a)와 밀봉 부재(230b) 사이에 형성된 층(231)으로서 형성해도 된다. 또한, 밀봉 부재(230) 내에 광변환 부재를 분산시켜, 밀봉 부재(230)의 전체를 광변환층으로 해도 된다. 또한, 광변환 부재는, 장치 기체(220)나 실장 기체(201)의 오목부(수납부) 내에 침강층으로서 형성해도 된다. 또한, 도 24에 도시하는 바와 같이, 볼록부가 형성된 기판, 및/또는 발광 소자 구조(100)를 피복하는 막(105)에 광변환 부재가 함유되는 형태이어도 된다,
기판의 소자 구조 형성면에 대향하는 면, 즉 기판 이면과, 기판 측면과 상기 피복막이 형성되는 경우, 기판 측면과 기판 이면에서 출사하는 광 강도의 차가 크면, 변환된 광과 발광 소자 광과의 혼합광의 색이 방향에 따라서 변화하는 현상(색 얼룩)이 일어나기 쉽다. 특히, 광변환 부재에 2종류 이상의 형광체, 구체적으로는, 변환광의 파장이 상이한 2종 이상의 형광체를 이용하는 경우에, 그 색 얼룩의 문제는 심각하게 된다. 그러나, 전술한 바와 같이 본 발명의 발광 소자에 형성된 볼록부(20)를 구비한 기판이면, 이 색 얼룩을 억제할 수 있다. 이상에서는, 칩의 피복막(105)에 대하여 설명했지만, 상기 밀봉 부재 중에 있어서의 광변환 부재의 경우에도, 또 발광 소자 구조측을 광취출면측으로 하는 경우에도 마찬가지의 효과 가 얻어진다.
상기 형광체의 일례를 이하에 기재한다. 녹색계 발광 형광체로서는, SrAl2O4:Eu, Y2SiO5:Ce, Tb, MgAl11O19:Ce, Tb, Sr7Al12O25:Eu, (Mg, Ca, Sr, Ba 중 적어도 1 이상)Ga2S4:Eu가 있다. 또한, 청색계 발광 형광체로서는 Sr5(PO4)3Cl:Eu, (SrCaBa)5(PO4)3Cl:Eu, (BaCa)5(PO4)3Cl:Eu, (Mg, Ca, Sr, Ba 중 적어도 1 이상)2B5O9Cl:Eu, Mn, (Mg, Ca, Sr, Ba 중 적어도 1 이상)(PO4)6Cl2:Eu, Mn이 있다. 또한, 적색계 발광 형광체로서는 Y2O2S:Eu, La2O2S:Eu, Y2O3:Eu, Gd2O2S:Eu가 있다. 특히 YAG를 함유시킴으로써, 백색광을 발광할 수 있어, 조명용 광원 등 용도도 매우 넓어진다. YAG는, (Y1 - xGdx)3(Al1 - yGay)5O12:R(R은, Ce, Tb, Pr, Sm, Eu, Dy, Ho로부터 선택되는 적어도 1 이상이다. 0<R<0.5이다.), 예를 들면, (Y0 .8Gd0 .2)3Al5O12:Ce, Y3(Al0 .8Ga0 .2)5O12:Ce이다.
본 실시의 형태에 있어서, 붉은 빛을 띤 광을 발광하는 형광체로서, 특히 질화물계 형광체를 사용하지만, 본 발명에 있어서는, 전술한 YAG계 형광체와 적색계의 광을 발광 가능한 형광체를 구비하는 발광 장치로 하는 것도 가능하다. 이러한 적색계의 광을 발광 가능한 형광체는, 파장이 400~600㎚인 광에 의해서 여기되어 발광하는 형광체로서, 예를 들면, Y2O2S:Eu, La2O2S:Eu, CaS:Eu, SrS:Eu, ZnS:Mn, ZnCdS:Ag, Al, ZnCdS:Cu, Al 등을 들 수 있다. 이와 같이 YAG계 형광체와 함께 적 색계의 광을 발광 가능한 형광체를 사용함으로써 발광 장치의 연색성을 향상시키는 것이 가능하다.
이상과 같이 해서 형성되는 YAG계 형광체, 및 질화물계 형광체로 대표되는 적색계의 광을 발광 가능한 형광체는, 발광 소자의 측방 단부면에 있어서 1층으로 이루어지는 색변환층 중에 2종류 이상 존재해도 되고, 2층으로 이루어지는 색변환층 중에 각각 1종류 혹은 2종류 이상 존재해도 된다. 이러한 구성으로 하면, 서로 다른 종류의 형광체로부터의 광의 혼색에 의한 혼색광이 얻어진다.
이상과 같은 형광체를 선택함으로써, 여러 가지의 발광 파장을 가진 광취출 효율이 높은 발광 소자를 얻을 수 있다. 또한, 본 발명의 발광 소자는, 가시광역에 한하지 않고, 자외 발광이고, 자외 여기로 가시광 변환하는 형광체를 이용해도 되고, 또한 여러 가지 파장의 광, 전자파에 적용할 수 있다.
<실시예>
본 발명에 대하여, 이하에 실시예를 나타내지만, 본 발명은 이것에 한정되지 않고, 상기 본 발명의 기술 사상에 기초하여, 다른 양태에도 적용할 수 있다.
이하에 설명하는 각 볼록부의 형태 A, B, C를 구비한 반도체 발광 소자에 대하여, 그 특성을 평가하면 도 20, 도 21과 같은 결과가 얻어진다.
여기서, 각 기판은, C면을 주면으로 하여, A면을 오리엔테이션 플랫면으로 하는 사파이어 기판을 이용한다.
실시예 A에서는, 기판 표면에, 1변이 약 5㎛인 정삼각형의 볼록부를, 간격(인접하는 변의 간격) 2㎛로 형성한다. 볼록부의 배열은, 도 19D에 도시하는 바와 같이, 인접하는 볼록부(20)의 구성변이 서로 대략 평행하게 대향하도록 배치된 구조로 한다. 그리고, 내각이 대략 60°, 120°로 되는 평행사변형의 점선 박스(43)를 기본 단위로 하여, 그것을 각 축방향(51, 52)으로 등간격으로 주기적으로 배열한 구조로 한다. 여기서 볼록부의 각 구성변은, 기판의 M면에 대해 평행하게 형성된다.
볼록부는, 도 2, 도 18에 도시하는 바와 같은 방법으로 형성한다. 우선,도 2B, 도 18A와 같이, 기판 상에 마스크로 되는 SiO2의 보호막(25)을 형성하고, 포토리소그래피 기술과 RIE에 의해서 원하는 형상으로 한다. 계속해서, 도 2C, 도 18B에 도시하는 바와 같이, Cl2/SiCl4를 이용한 RIE에 의해서 에칭을 한다(제1 공정). 이 에칭 깊이는 약 1㎛로 하고, 보호 마스크(25)가 거의 제거되는 정도로 한다. 또한, 도 2D, 도 18C에 도시하는 바와 같이, 에칭을 계속하여 2개의 경사면을 가진 볼록부를 형성한다(제2 공정). 이것에 의해서, 도 5A에 도시하는 바와 같은 볼록부(20), 즉 제1 경사면(22), 제2 경사면(23)을 가진 볼록부(20)를 형성할 수 있다. 계속해서, 하기의 실시예 1에서 설명하는 바와 같이, 기판 상에, 기초층인 GaN을 약 4㎛와, n형 컨택트층 등의 n형 층과, 활성층과, p형 층을 형성하여 반도체 소자 구조로 한다. 그리고, n형 층을 일부 노출시켜, 거기에 n형 전극을 형성한다. 또한, p형 층 상에 대략 전체면에 Ni/Au의 투광성 전극을 형성하여 발광 소자 구조를 얻는다.
다음으로, 실시예 B는, 실시예 A에 있어서, 기판의 볼록부의 형상을 실시예 1, 도 4A, 도 19A, 도 19B에 도시하는 바와 같은 원 형상으로 한다. 또한, 볼록부는, 직경 4㎛, 간격 1.5㎛로 배열한다. 볼록부의 배열 구조는, 도 19A에 도시하는 바와 같이, 내각이 60°, 120°로 되는 평행사변형의 점선부로 둘러싸인 영역을 기본 단위(53)로 하여, 각 축(51, 52)에 주기적으로 배열한 구조로 한다.
실시예 C는, 실시예 B의 기판의 제조 공정에 있어서, 제2 공정의 에칭에 계속해서, 제3 공정으로서, RIE에 의해 CF4로 에칭을 실시하여, 도 18D, 도 15, 도 16A에 도시하는 바와 같은 볼록부 측면(외측으로 돌출한 곡면)을 형성한다.
이상의 패턴이 상이한 볼록부를 형성한 실시예 A, B, C에 대해서 표면 관찰이나 소자 특성 측정 등을 행하면, 이하와 같은 경향이 보인다. 소자 특성에 대해서는, 그 정전 파괴 특성이, 도 20에 도시하는 바와 같이 된다. 도 20에 있어서, 그래프(61)는 순방향의 정전 내압을 나타내고, 그래프(62)는 역방향의 정전 내압을 나타낸다. 즉, 순방향의 정전 내압이, 실시예 A와 B에서는 거의 동등하게 된다. 단, 실시예 B 쪽이, 실시예 A보다도 특성 변동이 작다. 한편, 실시예 C는, 실시예 A나 실시예 B에 비하여, 대폭 정전 내압이 향상해 있다. 또한, 실시예 C의 변동도 실시예 B와 동일 정도로 작은 것을 알 수 있다.
한편, 역방향의 정전 내압에서도, 순방향과 마찬가지로, 실시예 A와 실시예 B가 동일 정도이고, 그것에 비하여 실시예 C가 대폭 정전 내압이 향상해 있다. 그 특성의 변동은, 실시예 A의 삼각형상보다, 실시예 B, C의 원형상 쪽이 작은 것을 알 수 있다. 여기서, 정전 내압 특성은, 200㎊, 0Ω에서 측정하였다. 또한, 각 실시예에 대하여 10개의 파괴 전압을 측정하고, 그 평균, 최대값(단 2500V에서 비파괴인 것은 2500V로 하고 있다), 최소값을 플롯하면 도 20에 도시하는 그래프가 얻어진다.
또한, 각 실시예의 발광 소자 칩에 대하여, 그 밝기를 측정하면, 도 21에 도시하는 바와 같이, 실시예 A보다도 실시예 B가 약간 높아지는 경향이 보인다. 또한, 실시예 A, B보다도 실시예 C 쪽이 출력이 대폭 높아져, 실시예 A에 비하여 약 14% 향상한다. 또한, Vf는, 실시예 A에 비하여, 실시예 B에서는 0.02V, 실시예 C에서는 0.06V 정도, 약간 높아지는 경향이 보인다. 웨이퍼 내에서의 발광 파장의 변동은, 각 실시예에서 동일 정도의 것이 얻어진다.
또한, 반도체가 적층된 웨이퍼의 상태의 각 실시예에 대해서, 광학 현미경을 이용하여 표면의 피트를 관찰하고, TEM을 이용하여 단면의 관통 전위를 관찰함으로써, 결정성을 평가한다. 표면의 피트에 대하여, 실시예 A에서는, 비트가 많아, 고밀도로 발생하여, 성장이 불충분한 영역이 큰 것으로 된다. 실시예 B에서는 실시예 A에 비하여, 전체적으로 피트가 감소하여 저밀도로 되어, 그 성장이 불충분한 영역도 작아지는 경향이 있다. 실시예 C에서는, 피트가 거의 보이지 않게 되어, 성장이 불충분한 영역도 더 작아지는 경향이 보인다. 또한, 실시예 A의 삼각형의 볼록부에서는, 도 19D에 도시하는 바와 같이, 보이드(44)가 대향하는 변의 중앙부 부근에 발생하는 경향도 보인다. 또한, 단면을 관찰하면, 실시예 B보다도 실시예 A 쪽이, 관통 전위가 감소하여, 결정성이 좋아져 있는 경향이 보인다. 또한, 실시 예 A, B에 있어서의 볼록부의 측면 전체의 각도θm은, SEM으로 관찰한 결과, 실시예 B에서는 약 65°~70° 이며, 한편 실시예 C에서는, 약 45°~50°정도이다.
이로 인해, 실시예 C에서는 경사각이 낮아짐으로써, 상기 광의 취출 효과가 높아져 발광 효율이 향상하고 있다고 생각된다. 또한, 실시예 C에서는, 제3 공정에 의해, 도 18E에 도시하는 홈(27a)이 평활화하고, 또 볼록부 측면이 평활화(도 16 참조)하여 곡면(26)이 형성되는 결과, 반도체층의 피트의 저감, 관통 전위의 저감, 성장 불량 영역의 감소가 이루어져 있다고 생각된다. 그 때문에, 실시예 A에 비하여 B가, 또 실시예 B에 비하여 C 쪽이, 수율의 향상, 변동의 감소, 출력의 향상이 얻어진다.
실시예 C에 있어서, 에칭 조건을 변경하면서, 상기 볼록부의 측면 전체의 경사각θm이나 볼록부 측면의 표면 상태를 관찰하면, 이하의 경향이 보인다. 제3 공정의 에칭 시간을 길게 하면, 경사각의 저각도화가 진행되는 한편, 볼록부 상면, 볼록부끼리의 사이의 평탄면, 볼록부의 측면에, 에칭 손상에 의한 크레이터가 복수 보이게 되어, 결정성이 악화된다. 따라서, 적절한 에칭 시간을 설정하면 된다. 또한, 제3 공정의 에칭 가스를 변경해 본다. Ar 가스에서는, 실시예 A와 C의 중간에 해당하는 볼록부 형상과 정전 내압 특성을 나타내고, 볼록부의 경사각은 약 60° 정도로 된다. 에칭 가스를 SiCl4라고 하면, 경사각이 제2 공정부터 약간 저각도화하는 것 만으로 약 70°정도이고, 곡면화는 상면측의 일부에 그치는 경향이 보인다. 또한 실시예 C의 제3 공정 후에, SiCl4 가스의 에칭을 추가하면, 실시예 C와 동일 정도로 경사각이 약 50°인 볼록부가 얻어진다. 제3 공정의 에칭에 SiCl4/Cl2 가스를 이용하면, 실시예 C보다도 경사각이 커져, 약 58° 정도로 된다. 또한, 볼록부 측면의 곡면의 곡률 반경이 작아지는 경향이 보인다. 이상으로부터, 제3 공정의 에칭 가스로서는, CF4, Ar을 이용하는 것이 바람직하다.
[실시예 1]
기판으로서 A면(11-20)에 오리엔테이션 플랫이 있는 C면(0001)을 주면으로 하는 사파이어 기판을 이용한다. 우선, 사파이어 기판(10) 상에 도 2A에 도시되는 바와 같이 에칭 마스크로 되는 SiO2막(25)을 성막한다.
다음에 원형으로서, 직경 φ=5㎛인 포토마스크를 사용하고, 도 2B, 도 2C에 도시되는 바와 같이 SiO2로 이루어지는 보호막(25)과 사파이어 기판(10)을 RIE로 1㎛ 에칭한 후, 보호막(25)을 제거한다. 또한, 사파이어 기판(10)의 표면 부분에 에칭을 함으로써 도 2D에 도시되는 볼록부(20)(사선부가 에칭되어 있지 않은 영역)의 반복 패턴이, 2단계의 경사면으로 형성된다. 볼록부(20)의 최상면을 직경 φ=3㎛, 볼록부(20)와 볼록부(20)의 간격을 1.5㎛로 한다. 또한, 볼록부(20) 측면의 제1 경사면(22)의 경사각θ1은 70°, 제2 경사면(23)의 경사각θ2는 20°이다(도 12).
다음에, 볼록부(20)의 반복 패턴이 형성된 사파이어 기판(10) 상에, n형 반도체층으로서 AlxGa1 - xN(0≤x≤1)의 저온 성장 버퍼층을 100Å, GaN을 3㎛, Si 도핑 된 GaN을 4㎛, GaN을 3000Å 적층하고, 계속해서 발광 영역으로 되는 다중 양자 웰의 활성층으로 하고, (웰층, 장벽층)=(InGaN, Si 도핑된 GaN)을 각각의 막두께를 (60Å, 250Å)로 해서 웰층이 6층, 장벽층이 7층으로 되도록 교대로 적층한다. 이 경우, 마지막으로 적층하는 장벽층은 도핑되지 않은 GaN으로 해도 된다. 또한, 저온 성장 버퍼층 상에 형성하는 제1층을 도핑되지 않은 GaN으로 함으로써, 보다 균일하게 볼록부(20)를 매립하여, 그 위에 형성하는 반도체층의 결정성을 양호하게 할 수 있다.
다중 양자 웰의 활성층을 적층한 후, p형 반도체층으로서, Mg 도핑된 AlGaN을 200Å, 도핑되지 않은 GaN을 1000Å, Mg 도핑된 GaN을 200Å 적층한다. p형 반도체층으로서 형성하는 도핑되지 않은 GaN층은, 인접하는 층으로부터의 Mg의 확산에 의해 p형을 나타낸다.
다음에 n전극을 형성하기 위해, Mg 도핑된 GaN으로부터 p형 반도체층과 활성층 및 n형 반도체층의 일부까지를 에칭하여, Si 도핑된 GaN층을 노출시킨다.
다음으로 p형 반도체층의 표면 전체면에 Ni/Au로 이루어지는 투광성의 p전극을, 또한 투광성의 p전극 상에 있어서, n형 반도체층의 노출면과 대향하는 위치에 W/Pt/Au로 이루어지는 p패드 전극을 형성한다. n형 반도체층의 노출면에는 W/Pt/Au로 이루어지는 n전극을 형성한다.
마지막으로 웨이퍼를 사각형상으로 칩화하여, 350㎛□의 반도체 칩을 얻는다. 이것을 반사경을 구비한 리드 프레임에 실장하여, 포탄형의 LED를 제작한다. 이것에 의해서 얻어지는 LED는, 순방향 전류 20㎃에 있어서, 발광 파장 400㎚, 외 부로의 발광 출력이 14.0㎽로 된다.
[비교예 1]
비교예로서, 사파이어 기판의 표면에 요철을 1단계로 형성하고, 다른 구성은 실시예 1과 마찬가지로 하여 포탄형 LED를 형성한 결과, 순방향 전류 20㎃에 있어서, 외부로의 발광 출력이 9.8㎽였다.
[실시예 2]
기판으로서 A면(11-20)에 오리엔테이션 플랫이 있는 C면(0001)을 주면으로 하는 사파이어 기판을 이용한다. 사파이어 기판(10)에 형성하는 볼록부를 원형으로서, 직경 φ=3㎛인 보호막을 이용한다. 볼록부의 최상면을 직경 φ=2㎛, 볼록부와 볼록부의 간격을 1.0㎛로 한다. 또한, 볼록부 측면의 경사각θ1은 70°, 경사각θ2는 20°이다. 이 볼록부의 배열(12)은 도 7B의 형상으로 한다. 그 밖에는 실시예 1과 마찬가지로 한다. 이상으로부터 얻어지는 LED는, 순방향 전류 20㎃에 있어서, 외부로의 발광 출력이 14.0㎽로 된다.
[실시예 3]
실시예 1에 있어서, 이하의 조건으로 기판에 볼록부를 형성한다. 1변 5㎛의 정삼각형의 포토마스크를 사용하여, 정삼각형의 1변이 오리엔테이션 플랫과 수직으로 되도록 포토마스크를 맞추어, 정삼각형의 각 변을 사파이어의 (1-100), (01-10),(-1010), 즉 M면에 대략 평행하게 되도록 하고, 도 2B, 도 2C에 도시되는 바와 같이 SiO2로 이루어지는 보호막(25)과 사파이어 기판(10)을 RIE로 1㎛ 에칭한 후, 보호막(25)을 제거한다. 또한, 사파이어 기판(10)의 표면 부분에 에칭을 함으로써 도 2D에 도시되는 바와 같은 볼록부(20)의 반복 패턴이 형성된다. 볼록부의 1변의 길이 a=2㎛, 볼록부와 볼록부의 간격 b=1.5㎛로 한다. 또한, 볼록부 측면의 경사각θ1은 70°, 경사각θ2는 20°로 한다(도 13). 그 밖에는 실시예 1과 마찬가지로 한다. 이상으로부터 얻어지는 LED는, 순방향 전류 20㎃에 있어서, 외부로의 발광 출력이 12.0㎽로 된다.
본 발명은, 첨부 도면을 참조하면서 바람직한 실시 형태에 관련하여 충분히 기재되어 있지만, 이 기술이 숙련된 사람들에게 있어서는 여러 가지의 변형이나 수정은 명백하다. 그러한 변형이나 수정은, 첨부한 청구의 범위에 따른 본 발명의 범위로부터 이탈하지 않는 한에 있어서, 그 안에 포함된다고 이해되어야 한다.

Claims (25)

  1. 표면에는 오목부 및/또는 볼록부가 형성된 기판과, 상기 기판의 표면에 형성된, 상기 기판과는 재질이 상이한 반도체층을 구비한 반도체 소자로서,
    상기 오목부 및/또는 볼록부의 측면에는 적어도 2개 이상의, 경사각이 상이한 경사면을 갖는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서,
    상기 오목부 및/또는 볼록부의 측면은, 기판의 저면측으로부터 적어도 제1 경사면과, 제2 경사면을 갖고 있고, 상기 제1 경사면에서의 경사각θ1이 상기 제2 경사면에서의 경사각θ2보다도 큰 것을 특징으로 하는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 오목부 및/또는 볼록부의 측면은, 기판의 저면측으로부터 적어도 제1 경사면과, 제2 경사면을 갖고 있고, 상기 제1 경사면에서의 표면 거칠기 Ra1이 상기 제2 경사면에서의 표면 거칠기 Ra2보다도 큰 것을 특징으로 하는 반도체 소자.
  4. 제2항 또는 제3항에 있어서,
    상기 제1 경사면에, 세로 방향의 홈이 형성되어 있는 것을 특징으로 하는 반 도체 소자.
  5. 제1항에 있어서,
    상기 오목부 및/또는 볼록부가, 기판 상면으로부터 보아, 상기 반도체층의 성장 안정면에 대하여 대략 평행한 면과 교차하는 직선을 구성변으로 하는 형상인 것을 특징으로 하는 반도체 소자.
  6. 제1항에 있어서,
    상기 오목부 및/또는 볼록부가, 상기 반도체층의 성장 안정면에 대하여 대략 평행한 면에 정점을 갖고, 또한 상기 반도체층의 성장 안정면에 대하여 대략 평행한 면과 교차하는 직선을 구성변으로 하는 다각형인 것을 특징으로 하는 반도체 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 오목부 및/또는 볼록부가 그 형상을 반복한 패턴으로 형성되어 있는 것을 특징으로 하는 반도체 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 기판이 사파이어 기판, Si 기판, SiC 기판 또는 스피넬 기판인 것을 특징으로 하는 반도체 소자.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 기판이 C면(0001) 사파이어 기판인 것을 특징으로 하는 반도체 소자.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 오목부 및/또는 볼록부의 외주의 평면 형상이, 원형, 삼각형, 평행사변형 또는 육각형인 것을 특징으로 하는 반도체 소자.
  11. 제2항에 있어서,
    상기 제1 경사면에서의 경사각θ1이, 45°보다 크고, 90°보다 작은 것을 특징으로 하는 반도체 소자.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 반도체 소자는 반도체 발광 소자인 것을 특징으로 하는 반도체 소자.
  13. 제1항 또는 제2항에 있어서,
    상기 오목부 및/또는 볼록부의 측면이, 만곡된 면을 갖는 것을 특징으로 하는 반도체 소자.
  14. 제13항에 있어서,
    상기 오목부 및/또는 볼록부의 측면은, 저면측의 경사각 Rab가, 상면측의 경사각 Rau보다 큰 것을 특징으로 하는 반도체 소자.
  15. 제13항에 있어서,
    상기 오목부 및/또는 볼록부의 측면은, 볼록부의 외측 및/또는 오목부의 내측을 향해서 볼록한 만곡면을 갖는 것을 특징으로 하는 반도체 소자.
  16. 제1항에 있어서,
    상기 오목부 및/또는 볼록부의 측면은 홈을 갖고, 상기 홈의 폭이 상면측보다 저면 측에서 넓고, 및/또는, 상기 홈의 수가 상면측보다 저면 측에서 많은 발광 소자.
  17. 주기적으로 배열되어, 서로 분리된 볼록부를 갖는 기판 상에, 반도체 발광 소자 구조를 갖는 발광 소자로서,
    상기 볼록부 단면의 폭이 상면측보다 저면 측에서 넓고, 볼록부의 측면의 경사각이 저면측보다 상면 측에서 작음과 함께,
    상기 볼록부 사이의 기판 표면에서, 최근접하는 2개의 볼록부 측면에 외접하는 원을 제1 원, 적어도 3개의 볼록부 측면에 외접하는 원을 제2 원으로 하고, 상 기 볼록부 상면을 포함하는 면내에서, 최근접하는 2개의 볼록부 측면에 외접하는 원을 제3 원으로 하면, 상기 제2 원의 직경은, 상기 제1 원의 직경보다도 크고, 상기 제3 원의 직경보다도 작은 것을 특징으로 하는 발광 소자.
  18. 제18항에 있어서,
    상기 제3 원과 상기 제2 원이 중첩하는 것을 특징으로 하는 발광 소자.
  19. 제18항 또는 제19항에 있어서,
    상기 볼록부 측면이, 외측을 따라서 볼록한 곡면을 갖는 발광 소자.
  20. 제18항 또는 제19항에 있어서,
    상기 볼록부 저면이 원 형상이고, 상기 볼록부가 기판면 내에서 서로 대략 60°의 각도로 교차하는 2개의 축 방향의 각각에, 대략 동일 간격으로 주기적으로 배치되어 있는 발광 소자.
  21. 볼록부 및/또는 오목부를 복수 갖는 발광 소자용 기판의 제조 방법으로서,
    기판 상에 보호막을 형성하여 기판의 일부를 에칭하여, 측면을 갖는 볼록부 및/또는 오목부를 형성하는 제1 공정과,
    상기 볼록부 및/또는 오목부의 측면과, 상기 볼록부 상면의 일부 및/또는 상기 오목부끼리의 사이에 있는 기판 상면의 일부를 노출시켜 에칭하고, 상기 오목부 및/또는 볼록부 측면의 저면 측에서의 경사각을 상면 측에서의 경사각보다 작게 하는 제2 공정
    을 구비하여 이루어지는 발광 소자용 기판의 제조 방법.
  22. 제23항에 있어서,
    상기 제2 공정 후, 상기 볼록부 및/또는 오목부의 측면과, 상기 볼록부의 상면의 일부 및/또는 상기 오목부끼리의 사이에 있는 기판 상면의 일부를 노출시켜 에칭하고, 상기 측면을 곡면으로 하는 제3 공정을 구비하는 발광 소자용 기판의 제조 방법.
  23. 제22항 또는 제23항에 있어서,
    상기 제1 공정의 에칭에 의해 보호막도 제거하는 발광 소자용 기판의 제조 방법.
  24. 제24항에 있어서,
    상기 볼록부가 복수 형성되고, 그 상면 및/또는 저면이 원 형상인 발광 소자용 기판의 제조 방법.
  25. 제22항 또는 제23항에 있어서,
    상기 제1 공정에서, 볼록부 및/또는 오목부 측면에 복수의 홈을 형성하고, 상기 제2 공정에서, 상기 측면의 홈이 상면측보다 저면 측에서 폭이 넓어지고, 및/또는 상기 홈의 수가 상면측보다 저면 측에서 많아지도록 하는 발광 소자용 기판의 제조 방법.
KR1020067003347A 2003-08-19 2004-08-18 반도체 소자 KR101183776B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003294775 2003-08-19
JPJP-P-2003-00294775 2003-08-19
PCT/JP2004/011845 WO2005018008A1 (ja) 2003-08-19 2004-08-18 半導体素子

Publications (2)

Publication Number Publication Date
KR20060079196A true KR20060079196A (ko) 2006-07-05
KR101183776B1 KR101183776B1 (ko) 2012-09-17

Family

ID=34191059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003347A KR101183776B1 (ko) 2003-08-19 2004-08-18 반도체 소자

Country Status (6)

Country Link
US (2) US7683386B2 (ko)
EP (3) EP1667241B1 (ko)
JP (3) JP4063259B2 (ko)
KR (1) KR101183776B1 (ko)
TW (1) TW200518413A (ko)
WO (1) WO2005018008A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924455B1 (ko) * 2009-02-05 2009-11-03 갤럭시아포토닉스 주식회사 발광 다이오드 및 그 제조 방법
WO2010101348A1 (ko) * 2009-03-05 2010-09-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조방법
WO2012005427A1 (ko) * 2010-07-06 2012-01-12 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
US8476658B2 (en) 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
KR101391739B1 (ko) * 2012-10-05 2014-05-12 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
KR200472973Y1 (ko) * 2011-06-02 2014-06-02 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. 발광 다이오드 기판 및 발광 다이오드

Families Citing this family (247)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7354477B2 (en) * 2001-10-09 2008-04-08 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7303630B2 (en) * 2003-11-05 2007-12-04 Sumitomo Electric Industries, Ltd. Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
US7842527B2 (en) * 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
KR100601138B1 (ko) * 2004-10-06 2006-07-19 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자 및 그 제조 방법
CN101061571B (zh) * 2004-11-24 2010-05-05 住友化学株式会社 半导体层叠基板、其制造方法以及发光元件
TWI374553B (en) * 2004-12-22 2012-10-11 Panasonic Corp Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4818732B2 (ja) * 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
TWI415288B (zh) * 2005-03-22 2013-11-11 Sumitomo Chemical Co 獨立基板、其製造方法，以及半導體發光元件
JP4915058B2 (ja) * 2005-06-06 2012-04-11 パナソニック株式会社 Ｌｅｄ部品およびその製造方法
JP4915052B2 (ja) * 2005-04-01 2012-04-11 パナソニック株式会社 Ｌｅｄ部品およびその製造方法
CN100576587C (zh) 2005-04-13 2009-12-30 皇家飞利浦电子股份有限公司 用于led的结构化衬底
KR100675220B1 (ko) * 2005-05-18 2007-01-29 삼성전기주식회사 질화물계 반도체 발광소자
TWI291244B (en) * 2005-07-07 2007-12-11 Formosa Epitaxy Inc Light emitting diode and light emitting diode package
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100634307B1 (ko) * 2005-08-10 2006-10-16 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
TWI426620B (zh) * 2005-09-29 2014-02-11 Sumitomo Chemical Co 第iii-ｖ族氮化物半導體之製造方法及發光元件之製造方法
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
US20080128734A1 (en) * 2006-01-06 2008-06-05 Epistar Corporation Light-emitting device
JP2007194289A (ja) * 2006-01-17 2007-08-02 Sumitomo Chemical Co Ltd 半導体発光デバイス及びその製造方法
JP5038631B2 (ja) * 2006-02-03 2012-10-03 新光電気工業株式会社 発光装置
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
KR101163788B1 (ko) * 2006-03-05 2012-07-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
JP4637781B2 (ja) * 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
DE102007002416A1 (de) 2006-04-13 2007-10-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP5719496B2 (ja) * 2006-06-28 2015-05-20 日亜化学工業株式会社 半導体発光素子及び発光装置、及び半導体発光素子の製造方法
TWI309481B (en) * 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
WO2008081717A1 (ja) * 2006-12-22 2008-07-10 Showa Denko K.K. Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR101316115B1 (ko) 2007-03-29 2013-10-11 서울바이오시스 주식회사 수직형 발광 다이오드 제조방법
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
JP5493252B2 (ja) * 2007-06-28 2014-05-14 日亜化学工業株式会社 半導体発光素子
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP5267462B2 (ja) * 2007-08-03 2013-08-21 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2009043913A (ja) * 2007-08-08 2009-02-26 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP5082672B2 (ja) * 2007-08-20 2012-11-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
TWI418056B (zh) * 2007-11-01 2013-12-01 Epistar Corp 發光元件
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
TW200950138A (en) * 2008-05-26 2009-12-01 Genesis Photonics Inc LED chip of high-brightness light-emitting device
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
WO2009157921A1 (en) * 2008-06-24 2009-12-30 Pan Shaoher X Silicon based solid state lighting
WO2010011201A1 (en) * 2008-07-21 2010-01-28 Pan Shaoher X Light emitting device
KR101533296B1 (ko) * 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US8633501B2 (en) 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
TWI375337B (en) * 2008-09-11 2012-10-21 Huga Optotech Inc Semiconductor light-emitting device
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법
JP5282503B2 (ja) 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
US8569085B2 (en) * 2008-10-09 2013-10-29 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101047718B1 (ko) * 2008-11-26 2011-07-08 엘지이노텍 주식회사 발광 소자
KR101141269B1 (ko) 2008-12-26 2012-05-04 한국광기술원 발광 다이오드 및 이의 제조 방법
TW201027791A (en) * 2009-01-09 2010-07-16 Ubilux Optoelectronics Corp A manufacturing method of a semiconductor component that has uneven substrate
JP2010177552A (ja) * 2009-01-30 2010-08-12 Samsung Electro-Mechanics Co Ltd 極性面を有する窒化物半導体成長基板
JP2010205910A (ja) * 2009-03-03 2010-09-16 Toshiba Corp 半導体発光素子
JP5312988B2 (ja) * 2009-03-04 2013-10-09 スタンレー電気株式会社 光半導体装置及びその製造方法
JP5330040B2 (ja) * 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
KR101055266B1 (ko) * 2009-05-07 2011-08-09 (주)더리즈 반도체 소자용 기판 및 이를 이용한 반도체 소자
JP5458677B2 (ja) * 2009-06-03 2014-04-02 大日本印刷株式会社 金属箔表面への画像形成方法
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
JP4686643B2 (ja) * 2009-07-03 2011-05-25 シャープ株式会社 半導体発光素子搭載用基板、バックライトシャーシ、表示装置、及び、テレビ受信装置
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
ES2663320T3 (es) * 2009-09-07 2018-04-12 El-Seed Corporation Elemento emisor de luz semiconductor
CN102484176B (zh) * 2009-09-30 2014-12-31 京瓷株式会社 发光元件及发光元件的制造方法
CN102054911B (zh) * 2009-10-29 2013-03-13 比亚迪股份有限公司 发光二极管芯片及其制作方法和具有该芯片的发光二极管
WO2011058890A1 (ja) * 2009-11-11 2011-05-19 京セラ株式会社 発光素子
KR20110052131A (ko) * 2009-11-12 2011-05-18 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
TWI531088B (zh) 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
CN102074620B (zh) * 2009-11-25 2012-07-25 广镓光电股份有限公司 半导体发光元件
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR101277445B1 (ko) * 2009-12-11 2013-06-27 엘지디스플레이 주식회사 반도체 발광소자 및 그 제조방법
JP2011129718A (ja) * 2009-12-17 2011-06-30 Showa Denko Kk 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
JP5463901B2 (ja) * 2009-12-24 2014-04-09 日亜化学工業株式会社 発光装置
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR101658838B1 (ko) * 2010-02-04 2016-10-04 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100993093B1 (ko) * 2010-02-04 2010-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101601624B1 (ko) 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JPWO2011105557A1 (ja) * 2010-02-26 2013-06-20 京セラ株式会社 半導体成長用基板および発光素子
JP5174064B2 (ja) 2010-03-09 2013-04-03 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
JP5421164B2 (ja) * 2010-03-23 2014-02-19 スタンレー電気株式会社 光半導体装置及びその製造方法
JP5036840B2 (ja) * 2010-03-25 2012-09-26 株式会社東芝 発光素子
US8258531B2 (en) * 2010-03-26 2012-09-04 Huga Optotech Inc. Semiconductor devices
US8378367B2 (en) 2010-04-16 2013-02-19 Invenlux Limited Light-emitting devices with vertical light-extraction mechanism and method for fabricating the same
US8476576B2 (en) * 2010-04-28 2013-07-02 Kotura, Inc. Optical device having partially butt-coupled light sensor
CN101859856B (zh) 2010-06-04 2016-06-15 清华大学 发光二极管
JP5475569B2 (ja) * 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
JP2010206230A (ja) * 2010-06-22 2010-09-16 Showa Denko Kk ＧａＮ系半導体発光素子の製造方法およびランプ
CN102668135B (zh) 2010-06-24 2016-08-17 首尔伟傲世有限公司 发光二极管
EP3352229A1 (en) * 2010-06-28 2018-07-25 Nichia Corporation Sapphire substrate and nitride semiconductor light emitting device
JP5150684B2 (ja) * 2010-07-13 2013-02-20 株式会社東芝 半導体発光素子および半導体発光素子の製造方法
US9389408B2 (en) 2010-07-23 2016-07-12 Zeta Instruments, Inc. 3D microscope and methods of measuring patterned substrates
WO2012015153A2 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
US8476652B2 (en) 2010-07-30 2013-07-02 Invenlux Corporation Three-dimensional light-emitting devices and method for fabricating the same
US9012936B2 (en) * 2010-08-06 2015-04-21 Nichia Corporation Sapphire substrate having triangular projections with portions extending in direction of substrate crystal axis
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
US9620670B2 (en) * 2010-09-02 2017-04-11 Micron Technology, Inc. Solid state lighting dies with quantum emitters and associated methods of manufacturing
KR20120029767A (ko) * 2010-09-17 2012-03-27 엘지디스플레이 주식회사 반도체 발광소자 제조 방법
JP5222916B2 (ja) * 2010-09-17 2013-06-26 シャープ株式会社 半導体基材の製造方法、半導体装置、および電気機器
TWI446578B (zh) * 2010-09-23 2014-07-21 Epistar Corp 發光元件及其製法
CN102130254B (zh) * 2010-09-29 2015-03-11 映瑞光电科技(上海)有限公司 发光装置及其制造方法
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102054916B (zh) * 2010-10-29 2012-11-28 厦门市三安光电科技有限公司 反射器及其制作方法，以及包含该反射器的发光器件
USD712850S1 (en) * 2010-11-18 2014-09-09 Cree, Inc. Light emitter device
USD721339S1 (en) 2010-12-03 2015-01-20 Cree, Inc. Light emitter device
US8564000B2 (en) 2010-11-22 2013-10-22 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
USD707192S1 (en) 2010-11-18 2014-06-17 Cree, Inc. Light emitting device
US9490235B2 (en) 2010-11-22 2016-11-08 Cree, Inc. Light emitting devices, systems, and methods
US20130130417A1 (en) * 2011-11-22 2013-05-23 Jar-Yu WU Manufacturing method of a light-emitting device
US9000470B2 (en) 2010-11-22 2015-04-07 Cree, Inc. Light emitter devices
US8575639B2 (en) 2011-02-16 2013-11-05 Cree, Inc. Light emitting devices for light emitting diodes (LEDs)
US8624271B2 (en) 2010-11-22 2014-01-07 Cree, Inc. Light emitting devices
US9300062B2 (en) 2010-11-22 2016-03-29 Cree, Inc. Attachment devices and methods for light emitting devices
JP2012114204A (ja) * 2010-11-24 2012-06-14 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子およびその製造方法
KR101274651B1 (ko) 2010-11-30 2013-06-12 엘지디스플레이 주식회사 발광 다이오드 및 이의 제조 방법
USD706231S1 (en) 2010-12-03 2014-06-03 Cree, Inc. Light emitting device
JP5087672B2 (ja) 2010-12-13 2012-12-05 株式会社東芝 半導体発光素子
US8796053B2 (en) 2010-12-21 2014-08-05 Ultratech, Inc. Photolithographic LED fabrication using phase-shift mask
CN102117869B (zh) * 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
CN103443902B (zh) * 2011-01-25 2016-10-26 Lg伊诺特有限公司 用于生长半导体晶体的半导体设备和方法
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
US8809880B2 (en) 2011-02-16 2014-08-19 Cree, Inc. Light emitting diode (LED) chips and devices for providing failure mitigation in LED arrays
US8455908B2 (en) 2011-02-16 2013-06-04 Cree, Inc. Light emitting devices
USD702653S1 (en) 2011-10-26 2014-04-15 Cree, Inc. Light emitting device component
CN102651438B (zh) * 2011-02-28 2015-05-13 比亚迪股份有限公司 衬底、该衬底的制备方法及具有该衬底的芯片
CN102255024B (zh) * 2011-03-17 2013-06-12 中国科学院苏州纳米技术与纳米仿生研究所 提高GaN外延材料质量的微纳米结构及其应用
JP2012216753A (ja) * 2011-03-30 2012-11-08 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
EP2509120A1 (en) * 2011-04-05 2012-10-10 Imec Semiconductor device and method
JP5060637B1 (ja) * 2011-05-13 2012-10-31 株式会社東芝 半導体発光素子及びウェーハ
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
JP5792375B2 (ja) * 2011-05-19 2015-10-14 晶能光電（江西）有限公司Ｌａｔｔｉｃｅ Ｐｏｗｅｒ（Ｊｉａｎｇｘｉ）Ｃｏｒｐｏｒａｔｉｏｎ 窒化ガリウムベースフィルムチップの生産方法および製造方法
JP5649514B2 (ja) * 2011-05-24 2015-01-07 株式会社東芝 半導体発光素子、窒化物半導体層、及び、窒化物半導体層の形成方法
TWI425665B (zh) * 2011-06-09 2014-02-01 Yu Feng Chuang Led基板之製造方法、led基板及白光led構造
KR101947561B1 (ko) * 2011-06-23 2019-02-14 엘지이노텍 주식회사 반도체 소자 및 반도체 결정 성장 방법
EP2724362B1 (en) * 2011-06-23 2020-02-12 LG Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
JP6429626B2 (ja) * 2011-09-06 2018-11-28 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
CA2883101A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
USD705181S1 (en) 2011-10-26 2014-05-20 Cree, Inc. Light emitting device component
TWI584499B (zh) * 2011-10-27 2017-05-21 晶元光電股份有限公司 半導體發光二極體結構
KR20140097284A (ko) 2011-11-07 2014-08-06 크리,인코포레이티드 고전압 어레이 발광다이오드(led) 장치, 기구 및 방법
JP5644745B2 (ja) * 2011-12-05 2014-12-24 豊田合成株式会社 半導体発光素子および発光装置
JP2013120936A (ja) * 2011-12-07 2013-06-17 Ultratech Inc パターン効果を低減したＧａＮＬＥＤのレーザーアニール
JP5914807B2 (ja) * 2011-12-14 2016-05-11 パナソニックＩｐマネジメント株式会社 サファイア基板のエッチング方法
CN103199165A (zh) * 2012-01-05 2013-07-10 昆山中辰矽晶有限公司 发光二极管基板及其加工方法与发光二级管
TW201334218A (zh) * 2012-02-14 2013-08-16 Lextar Electronics Corp 發光半導體之圖案化基材及其製造方法
JP5673581B2 (ja) 2012-02-24 2015-02-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US9263255B2 (en) * 2012-03-19 2016-02-16 Seoul Viosys Co., Ltd. Method for separating epitaxial layers from growth substrates, and semiconductor device using same
JP6024533B2 (ja) 2012-03-28 2016-11-16 日亜化学工業株式会社 サファイア基板及びその製造方法並びに窒化物半導体発光素子
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
US10134961B2 (en) 2012-03-30 2018-11-20 Cree, Inc. Submount based surface mount device (SMD) light emitter components and methods
US20130264587A1 (en) * 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
TWI528579B (zh) 2012-04-18 2016-04-01 新世紀光電股份有限公司 發光二極體元件
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
WO2013176291A1 (ja) * 2012-05-23 2013-11-28 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法
US9029890B2 (en) * 2012-07-12 2015-05-12 Epistar Corporation Light-emitting device having patterned substrate and method of manufacturing thereof
WO2014021259A1 (ja) * 2012-08-03 2014-02-06 シャープ株式会社 窒化物半導体素子構造体とその製造方法
JP2014034481A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 窒化ガリウム結晶成長用サファイア基板、窒化ガリウム結晶の製造方法、及び窒化ガリウム結晶
EP2889922B1 (en) * 2012-08-21 2018-03-07 Oji Holdings Corporation Method for producing substrate for semiconductor light emitting element and method for manufacturing semiconductor light emitting element
CN103682005B (zh) * 2012-09-12 2016-12-07 顾玉奎 Led磊晶制程
US10326051B2 (en) 2012-09-17 2019-06-18 Lumileds Llc Light emitting device including shaped substrate
JP5734935B2 (ja) * 2012-09-20 2015-06-17 株式会社東芝 半導体装置及びその製造方法
DE102012108883A1 (de) 2012-09-20 2014-03-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
JP5462333B1 (ja) 2012-09-21 2014-04-02 株式会社東芝 半導体発光素子及びその製造方法
KR101982626B1 (ko) * 2012-10-17 2019-05-27 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR101401955B1 (ko) 2012-11-21 2014-06-03 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법
US9269745B2 (en) 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
JP6013897B2 (ja) * 2012-12-17 2016-10-25 スタンレー電気株式会社 半導体発光素子及びその製造方法
TWI540768B (zh) * 2012-12-21 2016-07-01 鴻海精密工業股份有限公司 發光晶片組合及其製造方法
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
JP2014164281A (ja) * 2013-02-28 2014-09-08 Fujifilm Corp 微細凹凸構造体の製造方法およびその方法により製造される微細凹凸構造体
JP6048233B2 (ja) * 2013-03-12 2016-12-21 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN103325906B (zh) * 2013-06-04 2016-04-27 江苏新广联科技股份有限公司 可调节led发光角度的图形衬底及其制备方法
USD740453S1 (en) 2013-06-27 2015-10-06 Cree, Inc. Light emitter unit
USD739565S1 (en) 2013-06-27 2015-09-22 Cree, Inc. Light emitter unit
JP2015018878A (ja) 2013-07-09 2015-01-29 株式会社東芝 半導体発光素子及びその製造方法
KR102065776B1 (ko) * 2013-07-12 2020-01-13 엘지이노텍 주식회사 발광소자
CN104603959B (zh) * 2013-08-21 2017-07-04 夏普株式会社 氮化物半导体发光元件
CN104638068B (zh) * 2013-11-07 2018-08-24 上海蓝光科技有限公司 一种用于ⅲ-ⅴ族氮化物生长的衬底结构及其制备方法
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
KR20150104420A (ko) * 2014-03-05 2015-09-15 삼성전자주식회사 반도체 소자 및 그의 제조 방법
EP3125312A4 (en) * 2014-03-26 2017-08-09 JX Nippon Oil & Energy Corporation Epitaxial growth substrate and light-emitting element using same
TW201605070A (zh) * 2014-03-26 2016-02-01 Jx Nippon Oil & Energy Corp 磊晶成長用基板之製造方法、藉此獲得之磊晶成長用基板及使用此基板之發光元件
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
US9490119B2 (en) 2014-05-21 2016-11-08 Palo Alto Research Center Incorporated Fabrication of thin-film devices using selective area epitaxy
WO2015181671A1 (en) * 2014-05-30 2015-12-03 Koninklijke Philips N.V. Light-emitting device with patterned substrate
JP6550926B2 (ja) 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
TWI640104B (zh) * 2014-05-30 2018-11-01 日商日亞化學工業股份有限公司 氮化物半導體元件及其製造方法
DE102014108300B4 (de) * 2014-06-12 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleiterbauelemente
DE102014108301A1 (de) * 2014-06-12 2015-12-17 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
JP6194515B2 (ja) * 2014-06-30 2017-09-13 豊田合成株式会社 サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法
TWI625868B (zh) * 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
US9373761B2 (en) * 2014-09-23 2016-06-21 Osram Sylvania Inc. Patterned thin-film wavelength converter and method of making same
KR20160038568A (ko) * 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP5848814B2 (ja) * 2014-11-20 2016-01-27 株式会社東芝 窒化物半導体素子
US9997397B2 (en) * 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
TWI605616B (zh) * 2015-08-12 2017-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
JP2016027658A (ja) * 2015-09-07 2016-02-18 エルシード株式会社 エッチング方法
JP6229707B2 (ja) * 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法
US10833222B2 (en) * 2016-08-26 2020-11-10 The Penn State Research Foundation High light extraction efficiency (LEE) light emitting diode (LED)
USD823492S1 (en) 2016-10-04 2018-07-17 Cree, Inc. Light emitting device
CN106992231B (zh) * 2017-04-06 2019-05-21 厦门三安光电有限公司 氮化物半导体元件及其制作方法
CN107039566A (zh) * 2017-04-28 2017-08-11 海迪科（南通）光电科技有限公司 一种圆角三角形图形化衬底
JP6719424B2 (ja) * 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2019079994A (ja) * 2017-10-26 2019-05-23 豊田合成株式会社 テンプレート基板およびその製造方法、発光素子
JP7228176B2 (ja) * 2017-11-10 2023-02-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法
JP7238897B2 (ja) * 2018-09-14 2023-03-14 王子ホールディングス株式会社 突状構造体、発光素子用基板、その製造方法、及び発光素子
JP7428564B2 (ja) * 2020-03-25 2024-02-06 日機装株式会社 半導体発光素子
JP7390258B2 (ja) * 2020-06-22 2023-12-01 日機装株式会社 半導体発光素子
US20220367753A1 (en) * 2021-05-17 2022-11-17 Seoul Viosys Co., Ltd. Uv light emitting diode
CN116544329B (zh) * 2023-07-07 2023-11-07 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法
CN116864498B (zh) * 2023-09-05 2024-04-19 青岛泰睿思微电子有限公司 光传感器封装结构

Family Cites Families (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US655845A (en) * 1900-03-30 1900-08-14 Augustus G Winter Method of fireproofing cellulose.
US4163953A (en) 1977-07-07 1979-08-07 Northern Telecom Limited Double heterostructure laser for direct coupling to an optical fiber
DE2755433C2 (de) 1977-12-13 1986-09-25 Telefunken electronic GmbH, 7100 Heilbronn Strahlungsemittierende Halbleiterdiode
JPS60960B2 (ja) 1979-12-17 1985-01-11 松下電器産業株式会社 窒化ガリウム発光素子アレイの製造方法
JPS5896781A (ja) 1981-12-03 1983-06-08 Matsushita Electric Ind Co Ltd 半導体発光装置の製造方法
JPS6276686A (ja) 1985-09-30 1987-04-08 Toshiba Corp 発光素子
KR880014692A (ko) 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
US4774435A (en) 1987-12-22 1988-09-27 Gte Laboratories Incorporated Thin film electroluminescent device
US4881237A (en) 1988-08-26 1989-11-14 Massachusetts Institute Of Technology Hybrid two-dimensional surface-emitting laser arrays
JP2889618B2 (ja) 1988-12-28 1999-05-10 株式会社リコー アレイ型半導体発光装置
JP2765256B2 (ja) 1991-04-10 1998-06-11 日立電線株式会社 発光ダイオード
JPH0559861A (ja) 1991-08-30 1993-03-09 Taamo:Kk 止 具
JP3152969B2 (ja) 1991-10-01 2001-04-03 京セラ株式会社 単結晶サファイアの接合体およびその製造方法
JP2834922B2 (ja) 1991-11-25 1998-12-14 シャープ株式会社 発光ダイオード
US5309001A (en) 1991-11-25 1994-05-03 Sharp Kabushiki Kaisha Light-emitting diode having a surface electrode of a tree-like form
JPH05183193A (ja) 1991-12-27 1993-07-23 Nikko Kyodo Co Ltd 光半導体装置用基板へのレンズ加工方法
JPH05335622A (ja) 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH0783136B2 (ja) 1993-02-10 1995-09-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
TW253999B (ko) 1993-06-30 1995-08-11 Hitachi Cable
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JPH0832110A (ja) 1994-07-19 1996-02-02 Oki Electric Ind Co Ltd 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
GB2309334B (en) 1994-12-20 1997-11-19 Ultra Silicon Techn Uk Ltd Guiding light within electroluminescent devices
US5814839A (en) 1995-02-16 1998-09-29 Sharp Kabushiki Kaisha Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same
JP3240097B2 (ja) 1995-02-16 2001-12-17 シャープ株式会社 半導体発光素子
JPH08236870A (ja) 1995-02-24 1996-09-13 Nippon Steel Corp 半導体レーザ装置及びその製造方法
DE19629920B4 (de) 1995-08-10 2006-02-02 LumiLeds Lighting, U.S., LLC, San Jose Licht-emittierende Diode mit einem nicht-absorbierenden verteilten Braggreflektor
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3713100B2 (ja) 1996-05-23 2005-11-02 ローム株式会社 半導体発光素子の製法
US5905275A (en) 1996-06-17 1999-05-18 Kabushiki Kaisha Toshiba Gallium nitride compound semiconductor light-emitting device
US5734225A (en) 1996-07-10 1998-03-31 International Business Machines Corporation Encapsulation of organic light emitting devices using siloxane or siloxane derivatives
JP2970545B2 (ja) 1996-07-30 1999-11-02 日本電気株式会社 モノリシックレンズの製造方法
JP3787206B2 (ja) 1997-01-24 2006-06-21 ローム株式会社 半導体発光素子
US6107644A (en) 1997-01-24 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3934320B2 (ja) 1997-03-13 2007-06-20 日本電気株式会社 ＧａＮ系半導体素子とその製造方法
US6091083A (en) 1997-06-02 2000-07-18 Sharp Kabushiki Kaisha Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface
GB2329238A (en) 1997-09-12 1999-03-17 Hassan Paddy Abdel Salam LED light source
US7118929B2 (en) 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
GB2381380B (en) 1997-11-19 2003-06-18 Unisplay Sa LED lamp
GB2331625B (en) 1997-11-19 2003-02-26 Hassan Paddy Abdel Salam led Lamp
US6633120B2 (en) 1998-11-19 2003-10-14 Unisplay S.A. LED lamps
JP3805883B2 (ja) 1997-12-26 2006-08-09 東芝電子エンジニアリング株式会社 窒化ガリウム系半導体ウエハおよび窒化ガリウム系半導体素子、ならびにそれらの製造方法
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP3545197B2 (ja) 1998-03-23 2004-07-21 三洋電機株式会社 半導体素子およびその製造方法
US6163557A (en) 1998-05-21 2000-12-19 Xerox Corporation Fabrication of group III-V nitrides on mesas
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4352473B2 (ja) 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
US6335546B1 (en) 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
TW451535B (en) 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6291839B1 (en) 1998-09-11 2001-09-18 Lulileds Lighting, U.S. Llc Light emitting device having a finely-patterned reflective contact
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
WO2000020919A1 (fr) * 1998-10-07 2000-04-13 Citizen Watch Co., Ltd. Afficheur a cristaux liquides et compteur de temps
JP3592553B2 (ja) 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000216431A (ja) 1998-11-19 2000-08-04 Sanyo Electric Co Ltd 発光素子
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP2000174339A (ja) 1998-12-04 2000-06-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子およびＧａＮ系半導体受光素子
JP2000216497A (ja) 1999-01-22 2000-08-04 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP4097343B2 (ja) 1999-01-26 2008-06-11 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP2000332300A (ja) 1999-05-14 2000-11-30 Unisplay Sa Ｌｅｄランプ
JP3696003B2 (ja) 1999-09-22 2005-09-14 三洋電機株式会社 窒化物系半導体層の形成方法
JP3427047B2 (ja) 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
DE19947030A1 (de) 1999-09-30 2001-04-19 Osram Opto Semiconductors Gmbh Oberflächenstrukturierte Lichtemissionsdiode mit verbesserter Stromeinkopplung
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3455512B2 (ja) 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP4547746B2 (ja) 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
AU4139101A (en) * 1999-12-03 2001-06-12 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6566231B2 (en) 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
US6387717B1 (en) * 2000-04-26 2002-05-14 Micron Technology, Inc. Field emission tips and methods for fabricating the same
US6469320B2 (en) 2000-05-25 2002-10-22 Rohm, Co., Ltd. Semiconductor light emitting device
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP3679720B2 (ja) 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
KR100632760B1 (ko) 2001-03-21 2006-10-11 미츠비시 덴센 고교 가부시키가이샤 반도체 발광 소자
JP3595277B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
US6562701B2 (en) * 2001-03-23 2003-05-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing nitride semiconductor substrate
WO2002103814A1 (en) 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
JP3956941B2 (ja) * 2001-06-15 2007-08-08 日亜化学工業株式会社 窒化物半導体発光素子及びそれを用いた発光装置
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003197961A (ja) 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
WO2005018008A1 (ja) 2003-08-19 2005-02-24 Nichia Corporation 半導体素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924455B1 (ko) * 2009-02-05 2009-11-03 갤럭시아포토닉스 주식회사 발광 다이오드 및 그 제조 방법
WO2010101348A1 (ko) * 2009-03-05 2010-09-10 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조방법
US8476658B2 (en) 2009-11-25 2013-07-02 Jing Jie Dai Semiconductor light-emitting devices
WO2012005427A1 (ko) * 2010-07-06 2012-01-12 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
KR200472973Y1 (ko) * 2011-06-02 2014-06-02 시노-아메리칸 실리콘 프로덕츠 인코포레이티드. 발광 다이오드 기판 및 발광 다이오드
KR101391739B1 (ko) * 2012-10-05 2014-05-12 주식회사 에이앤디코퍼레이션 사파이어 기판의 표면 패턴 형성 방법

Also Published As

Publication number Publication date
US20050179130A1 (en) 2005-08-18
KR101183776B1 (ko) 2012-09-17
US20100197055A1 (en) 2010-08-05
WO2005018008A1 (ja) 2005-02-24
JP4063259B2 (ja) 2008-03-19
TWI361534B (ko) 2012-04-01
JP4882944B2 (ja) 2012-02-22
JP2011077562A (ja) 2011-04-14
EP3699963A1 (en) 2020-08-26
EP3166152A1 (en) 2017-05-10
US7683386B2 (en) 2010-03-23
JP2008010894A (ja) 2008-01-17
TW200518413A (en) 2005-06-01
US8119534B2 (en) 2012-02-21
EP1667241A1 (en) 2006-06-07
EP1667241A4 (en) 2011-11-23
EP3166152B1 (en) 2020-04-15
JP2005101566A (ja) 2005-04-14
JP5206803B2 (ja) 2013-06-12
EP1667241B1 (en) 2016-12-07

Similar Documents

Publication Publication Date Title
KR20060079196A (ko) 반도체 소자
US9054271B2 (en) Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
US9048385B2 (en) Nitride semiconductor light emitting diode
US9660142B2 (en) Light emitting diode with nanostructured layer and methods of making and using
EP1596443B1 (en) Light-emitting element
EP2587556B1 (en) Method for manufacturing a sapphire substrate and growing a nitride semiconductor light emitting device
EP2299504B1 (en) Semiconductor light emitting device comprising uneven substrate
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
US7745246B2 (en) Method of fabricating light emitting device
JP2006165407A (ja) 窒化物半導体レーザ素子
CN116583954A (zh) 基板结构及其制备方法、发光器件及其制备方法
CN113871519A (zh) 一种发光二极管及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20121217

Effective date: 20141031

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7