JP5282503B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5282503B2
JP5282503B2 JP2008241798A JP2008241798A JP5282503B2 JP 5282503 B2 JP5282503 B2 JP 5282503B2 JP 2008241798 A JP2008241798 A JP 2008241798A JP 2008241798 A JP2008241798 A JP 2008241798A JP 5282503 B2 JP5282503 B2 JP 5282503B2
Authority
JP
Japan
Prior art keywords
semiconductor
recess
light
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008241798A
Other languages
English (en)
Other versions
JP2010074008A (ja
Inventor
陽平 若井
雅彦 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2008241798A priority Critical patent/JP5282503B2/ja
Priority to US12/561,640 priority patent/US9490393B2/en
Publication of JP2010074008A publication Critical patent/JP2010074008A/ja
Application granted granted Critical
Publication of JP5282503B2 publication Critical patent/JP5282503B2/ja
Priority to US15/216,402 priority patent/US10381516B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Description

本発明は、半導体発光素子に係り、特に、光取り出し効率を高めるために、光取り出し面に凹凸形状を形成した半導体発光素子に関する。
従来、ＬＥＤ等の半導体発光素子には、一般的な材料として、例えば、窒化ガリウム（ＧａＮ）等の化合物半導体が用いられている。このようなＧａＮ系の化合物半導体等を用いた半導体発光素子において、主として、ＧａＮ系の発光層を含んで積層された半導体層からの光取り出し効率を向上させるために、複数の凹凸が、半導体層表面（特許文献１、４参照）や基板（特許文献２〜４参照）に形成されることがある。
特許文献１に記載された発光素子は、サファイア基板に積層されたＧａＮ系の半導体層の光取り出し側の表面に半球形状の凸部が間隔をあけて多数形成されている。これは、光取り出し側の表面が平坦な面であると、その平坦な面に対して斜めから入射した光が全反射してしまうからである。この発光素子は、凸部を設けたことによって、光取り出し面（凸部）に対して斜めから入射した光も、入射した凸面との角度に応じて外側に通り抜けることを可能としている。
特許文献２に記載された発光素子は、基板がＧａＮ系化合物半導体で構成されている。そして、このＧａＮ系化合物半導体基板は、ＧａＮ系の半導体層等の素子を積層する面とは反対側の面に、ピット（穴、凹部）が形成されている。このピットには、例えば、ステップ状に複数の平面が現れており、平面の間に斜面が形成されている。
特許文献３に記載された発光素子は、転位密度が１０6個／ｃｍ2オーダー以下であるアンドープＧａＮ基板を備えている。そして、このアンドープＧａＮ基板は、ＧａＮ系の半導体層等の素子を積層する面とは反対側の面に、研削装置による研磨によってマクロな凹凸（段差３μｍ）が形成された上から重ねて化学的処理（ドライエッチング）が施され、その処理面には、ミクロな凹凸（段差１μｍ以下）として円錐状の突起群が高密度に形成されている。特許文献３では、高発光効率を実現させることを最終的な目的としつつ、直接には駆動電圧を低下させることを目的として、ミクロな凸部を高密度に設けることを課題としている。そのため、この発光素子は、最終的にミクロな凸部を高密度に設ける必要性から、その下準備としてマクロな凸部が加工されたものである。
特許文献４の発光素子は、フェイスダウン（フリップチップ）タイプであり、サファイア基板のＧａＮ系の半導体層が形成される面とは反対側の面、または、各電極が形成された後にサファイア基板が除去された後のｎ型半導体層の表面のいずれかに、型を用いて作製された２種類の凸部として、長周期毎に形成された比較的高い第１の凸部（１μｍ）と、短周期毎に形成された比較的低い第２の凸部（０．３μｍ）とが形成されている。特許文献４に記載された技術では、実験データに基づいて、各凸部の間隔を、例えば長周期は２．３μｍ以上、短周期は０．４６μｍ以上となるように設定することで、光の取出し効率を向上させている。
特開２０００−１９６１５２号公報（段落００５０、図１） 特開２００３−６９０７５号公報（段落００４２、図２） 特開２００７−６７２０９号公報（段落００４５、図３（ｂ）） 特開２００７−８８２７７号公報（段落００５４、００８８、図１および図２０）
しかしながら、光取り出し効率を上げるために凹凸を設ける場合には、その凹凸をどのような構造で形成するかに応じて様々な問題がある。例えば、特許文献１に記載された発光素子は、半導体層表面に形成された凸部が、半球形状に形成されているので、凸部から外側に放出される光のうち真上への光取り出し効率が弱くなるので、配光性が悪い。
また、凹部ならば、より深く設けることで光取り出し効率が上がることが期待される。例えば、凹部の開口部（表面側の部分）の面積が一定で、開口部から先細りする形状である場合、凹部の深さ方向の面（側面）を急傾斜にすれば、より深い凹部を形成することが可能である。ただし、従来技術のように半導体層表面に複数の凹凸が設けられた半導体層の上に、さらに電極（ｎ側電極またはｐ側電極）が積層される場合、電極が凹部の真上に無かったとしても、深い凹部を形成すると、それに起因して、電極からの電流の広がりが悪くなる傾向にあり、水平面内の全体のうち、特に、この電極から直下への電流の流れが支配的になる傾向にある。また、この電極から水平方向への電流の広がりを均一に広げるためには、電極が配設された直下の、凹部が設けられた半導体層の膜厚を、このような方策を施す前に比べて余計に厚くする必要がある。
このように電極が積層される場合には、凹部の側面の傾斜を緩やかにして、凹部をある程度浅く設けることが必要である。浅い分だけ凹部の開口部の面積がより大きくなるように形成することも考えられるが、そうすると、凹凸が相対的に小さくなってしまい、結果として、平坦な面に近づくため配光性が悪くなる。
特許文献２に記載された発光素子の凹部としてのピットは、その上に、電極が積層されるものであるが、ピットは、半導体内部の光の多重反射により起こる干渉を抑える目的で設けられたものである。したがって、特許文献２には、ピットをどのような構造にすれば、光取り出し効率が向上するかという点については記載されていない。
特許文献３に記載された発光素子においては、駆動電圧を低下させるという直接の目的のために、凸部は、アンドープＧａＮ基板の裏面に形成されている。つまり、凸部は、ＧａＮ系の半導体層表面の光取り出し面に設けられたものではない。そのため、凸部の構造と、発光層を含む半導体層の光取り出し側の表面からの光取り出し効率の向上との間に直接的な因果関係はない。
特許文献４に記載された発光素子は、光取り出し効率を向上させるための独自の理論および実験データに基づいて、第１の凸部と第２の凸部との配置を正確に設定する必要がある。また、フェイスダウン（フリップチップ）タイプ以外には利用することができない。
本発明は、前記した問題に鑑み創案されたものであり、発光層を含む半導体層の光取り出し側の表面からの光取り出し効率が高く、かつ、配光性が良好な半導体発光素子を提供することを目的とする。
前記課題を解決するために、本発明の半導体発光素子は、基板と、前記基板に実装される半導体積層体と、を有しており、前記半導体積層体の前記基板に実装される側の面とは反対側の光取り出し面に１以上の凹部が設けられた半導体発光素子において、前記半導体積層体は、前記基板に実装される側からｐ型半導体層、発光層、ｎ型半導体層の順に積層されており、前記半導体積層体に形成された前記凹部が、前記ｎ型半導体層に設けられたものであって、該凹部の開口部側から底部側に向かって縮径する方向に傾斜し、傾斜角が緩やかで表面に凹凸を有する傾斜面と、傾斜角が急で表面が平坦な傾斜面と、を順に備えていることを特徴とする。
かかる構成によれば、半導体発光素子は、発光層を含む半導体層の表面である光取り出し面に凹部を設けたので、凹部が設けられた半導体層の上に電極（ｎ側電極）が積層される場合、凸部を設けた場合と比べて、電極からの電流の広がりが良好となる。その理由は、凸部を複数設けた場合には、隣接する２つの凸部は凸部の底面よりも下方でしか半導体層が繋がっていないが、一方、凹部を複数設けた場合には、隣接する２つの凹部は凹部の底面よりも上方でも半導体層が繋がっているからである。これにより、その上に電極が形成される凹部の天面側の半導体層表面も実質的に電流が横方向に流れるようになり、均一な発光が得られる。
また、かかる構成によれば、半導体発光素子は、底面に向かって縮径する方向に傾斜角の異なる２段以上の傾斜面を有しているので、発光層から発した光が、急な斜面に入射すると、屈折して凹部の上方に出射されるか、あるいは、屈折後に、さらに、向い合った急な斜面で反射して凹部の上方に出射される。また、半導体発光素子は、２段以上の傾斜面を有しているので、従来のように傾斜面が１段であって多重反射する構造のものよりも、反射の回数を減らすことができ、上方へ光が効率よく出射される。
また、かかる構成によれば、半導体発光素子は、凹部において、傾斜角の緩やかな傾斜面が凹凸を有する面であり、傾斜角の急な傾斜面が平坦な面であるので、発光層から発した光が、傾斜角の緩やかな傾斜面に入射して透過したときに、その透過した光が散乱される。したがって、発光層から発した光が、傾斜角の緩やかな傾斜面に対して斜めに入射しても、外側に放出される光のうち真上への成分の光強度が増加されるので、光取り出し効率が向上すると共に、配光性が良好となる。また、発光層から発した光が、傾斜角の急な傾斜面に入射するときに、効率よく反射することで、外側に放出される光が増加するので、光取り出し効率が高くなる。
また、かかる構成によれば、半導体発光素子は、凹部のそれぞれの傾斜面を、凹部の開口部に近いほど傾斜角が緩やかになるように形成したので、逆に、凹部の底面に近いほど傾斜角が緩やかになるように形成した場合と比べて、ある斜面で１度反射した光が何度も反射する確率が低くなる。言い換えると、この半導体発光素子は、凹部の開口部に近いほど緩やかな傾斜角の傾斜面を有しているので、凹部の底面に近いほど緩やかな傾斜角の傾斜面を有している場合と比べて、外側に放出される光は、上方向に急峻な角度で取り出され易くなる。さらに、この半導体発光素子は、凹部のそれぞれの傾斜面の傾斜角がこのような関係となっていることで、電流が広がり易く、そのため、単に凹部を設けた場合と比べて均一な発光が得られる。
また、本発明の半導体発光素子は、前記凹部が前記ｎ型半導体層に設けられている。かかる構成によれば、ｎ型半導体層はｐ型半導体層に比べて膜厚が大きいので、凹部の深さを大きくすることができる。また、半導体発光素子全体の厚みの中で相対的に深い凹部を形成することができる。その結果、半導体層から外側に光を効率よく取り出すことができる。また、かかる構成によれば、ｎ型半導体層の上に積層されるｎ側電極は、ｐ側電極に比べてサイズが小さいので、複数の電極を分散配置させるときに、半導体層中において電流が均一に広がるように容易に配置することができる。
また、本発明の半導体発光素子は、前記凹部の底部に底面を有し、前記底面が凹凸を有する面であることが好ましい。かかる構成によれば、半導体発光素子は、凹部が底面を有するので、発光層から発した光が、凹部の外側から凹部の底面に近い傾斜面に入射して凹部の内側を突き抜けて、入射した傾斜面と対向する傾斜面に入射するまでの光路は、凹部が底面を有しない場合と比較して長くなる。仮に凹部が底面を有しない場合には、半導体層から放出されて凹部の外側から凹部の底面に近い傾斜面に入射した光は、すぐに凹部の内側を突き抜けて、入射した傾斜面と対向する傾斜面から隣接する半導体層に入射してしまう。一方、底面を有した凹部を備える半導体発光素子では、底面が存在するために長くなった光路の分だけ凹部の内側における光の屈折の影響が強くなり、当初入射した傾斜面と対向する傾斜面で反射した反射光が、凹部の開口部に近い別の傾斜面に入射することができる。つまり、半導体層から放出された光の再入射を低減することができる。
また、本発明の半導体発光素子は、前記光取り出し面に複数の前記凹部が設けられ、前記複数の凹部において隣り合う開口部が離間されており、離間された領域が表面に凹凸を有する面であることが好ましい。かかる構成によれば、半導体発光素子は、隣り合う開口部が離間されるように複数の凹部が設けられているので、光取り出し面の上に電極を設ける場合に、光取り出し面における電流の広がりが良好となる。また、光取り出し面において、複数の凹部の開口部の間の領域が平坦な面である場合に比べて、配光性が良好となる。
また、本発明の半導体発光素子は、前記光取り出し面の、前記凹部以外の領域の上にｎ側電極を有することが好ましい。かかる構成によれば、半導体発光素子は、凸部を設けた場合と比べて、電極からの電流の広がりが良好となる。ここで、電極が、光取り出し面において、凹部以外の部分の上に設けられていると特に好ましい。このようにすることで、電極が凹部からの光取り出しを妨げないので、光取り出し効率が向上する。また、複数の電極を分散配置することで、半導体層中において電流が均一に広がり易くなる。
また、本発明の半導体発光素子は、前記凹部の開口部の形状が、前記光取り出し面に対する平面視で円形であるように構成することができる。かかる構成によれば、凹部の傾斜面を容易にテーパとすることができる。
また、本発明の半導体発光素子は、前記凹部の開口部の形状が、前記光取り出し面に対する平面視で多角形であることが好ましい。かかる構成によれば、平面視で、隣り合った凹部はそれぞれの開口部が点で接するように密に配置したり、線で接するように密に配置したりすることができる。
また、本発明の半導体発光素子は、前記凹部の開口部の形状が、前記光取り出し面に対する平面視で六角形であることが特に好ましい。かかる構成によれば、複数の凹部の配列状態として、複数の凹部のそれぞれの中心位置を平面視で横に追っていったときに、横列ごとに凹部の中心が一致すると共に、縦列において凹部の中心が一列おきに一致する俵積み状態としつつ、開口部が接線または接点で隣接した複数の凹部を最密に配置することができる。つまり、少ない表面積で数多くの凹部を効率よく集積して配置することができる。
また、本発明の半導体発光素子は、前記凹部の深さが、前記光取り出し面から前記発光層までの厚みの半分以上の長さであり、かつ、前記光取り出し面から前記発光層までの厚みより短いことが好ましい。かかる構成によれば、凹部の傾斜面が発光層に近いので半導体層から外側に光を効率よく取り出すことができる。
また、本発明の半導体発光素子は、前記凹部において、傾斜角の緩やかな前記傾斜面に対応する深さが、傾斜角の急な前記傾斜面に対応する深さより深いことが好ましい。
また、本発明の半導体発光素子は、前記凹部の前記傾斜面に前記ｎ型半導体層よりも屈折率が低い材料で形成される保護膜を備えることが好ましい。かかる構成によれば、保護膜によって、光取出しに重要な役割を果たす凹部を保護することができる。ここで、保護膜は、その屈折率が、傾斜面側の半導体層の屈折率の値と、傾斜面と反対側の外部材料の屈折率の値との間の値である材料で形成されると、光が取り出され易くなり好ましい。例えば、外部が大気の場合、保護膜は、ＳｉＯ2やＡｌ2Ｏ3などから構成されることが好ましい。
また、本発明の半導体発光素子は、前記半導体積層体の前記基板に実装される面において、前記凹部と深さ方向で対向する位置にｐ側電極が設けられていることが好ましい。かかる構成によれば、発光層から光取り出し面とは反対側の面に向かって放出された光がｐ側電極で反射し、その反射光が凹部から半導体層の外側に放出され易くなる。また、かかる構成によれば、ｐ側電極の配置に応じて定まる電流の広がりを考慮して、複数のｎ側電極を分散配置させることができる。例えば、凹部以外の部分の上に複数のｎ側電極を設けた場合には、ｐ側電極とｎ側電極とが、半導体積層体の深さ方向で対向しないように配置されるので、特に、半導体層中において電流が均一に広がり易くなる。これに対して、ｐ側電極とｎ側電極とが、半導体積層体の深さ方向で対向する場合には、そのｐ側電極とｎ側電極を結ぶ経路に電流が流れ易くなり、水平方向でみると電流の流れが均一とはならずにムラが生じてしまう。
本発明によれば、発光層を含む半導体層の表面である光取り出し側の面から外側に光を効率よく取り出し易く、かつ、配光性が良好な半導体発光素子を提供することができる。また、本発明によれば、凹部が設けられた半導体層の上に電極が積層される場合、半導体層中において電流が均一に広がり易い。その結果、半導体層中において電流が均一に広がり易くなるので、電極が配設された直下の凹部が設けられた半導体層の膜厚を余計に厚くする必要がない。また、半導体層中において電流が均一に広がり易くなるので、半導体層中において凹部の深さを従前よりも深くすることができる。そのため、この場合には、光取り出し効率をさらに向上させることができる。
以下、図面を参照して本発明の半導体発光素子を実施するための最良の形態（以下「実施形態」という）について詳細に説明する。なお、図面に示した構成要素等の厚みや長さは、配置を明確に説明するために誇張して示してあるので、これに限定されるものではない。
［半導体発光素子の構成］
本発明の実施形態に係る半導体発光素子は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体の基板に実装される側の面とは反対側の光取り出し面に１以上の凹部が設けられているものに関する。まず、半導体発光素子の構成について、図１ないし図４を参照して説明する。図１は、本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図２は、図１に示した凹部を拡大して模式的に示す断面図である。また、図３は、凹部の平面、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図であり、図４は、凹部の一部を断面にして模式的に示す斜視図である。
図１に示すように、本実施形態に係る半導体発光素子１は、主として、基板１０と、メタライズ層２０と、ｐ側電極３０と、保護膜４０と、半導体積層体５０と、ｎ側電極６０と、保護膜７０と、裏面メタライズ層８０とからなる。
（基板）
基板１０は、シリコン（Ｓｉ）から構成される。なお、Ｓｉのほか、例えば、Ｇｅ，ＳｉＣ，ＧａＮ，ＧａＡｓ，ＧａＰ，ＩｎＰ，ＺｎＳｅ，ＺｎＳ，ＺｎＯ等の半導体から成る半導体基板、または、金属単体基板、または、相互に非固溶あるいは固溶限界の小さい２種以上の金属の複合体から成る金属基板を用いることができる。このうち、金属単体基板として具体的にはＣｕを用いることができる。また、金属基板の材料として具体的にはＡｇ，Ｃｕ，Ａｕ，Ｐｔ等の高導電性金属から選択された１種以上の金属と、Ｗ，Ｍｏ，Ｃｒ，Ｎｉ等の高硬度の金属から選択された１種以上の金属と、から成るものを用いることができる。半導体材料の基板１０を用いる場合には、それに素子機能、例えばツェナーダイオードを付加した基板１０とすることもできる。さらに、金属基板としては、Ｃｕ−ＷあるいはＣｕ−Ｍｏの複合体を用いることが好ましい。
（メタライズ層）
メタライズ層２０は、この半導体発光素子１を製造する工程において、２つの基板を貼り合わせる共晶である。詳細には、図８（ｄ）に示すエピタキシャル側メタライズ層２１と、図８（ｅ）に示す基板側メタライズ層２２とを貼り合わせて構成される。このうちエピタキシャル側メタライズ層２１の材料としては、例えば、図８（ｄ）において下からチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）／錫（Ｓｎ）／金（Ａｕ）の順番に積層したものが挙げられる。また、基板側メタライズ層２２の材料としては、例えば、図８（ｅ）において上から金（Ａｕ）／白金（Ｐｔ）／二ケイ化チタン（ＴｉＳｉ2）、あるいは、二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／パラジウム（Ｐｄ）の順番に積層したものが挙げられる。
図１に戻って半導体発光素子１の構成についての説明を続ける。
（ｐ側電極）
ｐ側電極３０は、半導体積層体５０の基板１０側の実装面において、深さ方向で半導体積層体５０の最上面の凹部９０に対向する位置に設けられている。
ｐ側電極３０は、詳細には、半導体積層体５０側のｐ電極第１層（図示せず）と、このｐ電極第１層の下側のｐ電極第２層（図示せず）との少なくとも２層構造で構成されている。
ｐ電極第１層（図示せず）は、通常、電極として用いることができる材料を例示することができる。例えば、銀（Ａｇ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、イットリウム（Ｙ）等の金属、合金；ＩＴＯ、ＺｎＯ、ＳｎＯ2等の導電性酸化物等の単層膜又は積層膜等が挙げられる。ｐ電極第２層（図示せず）は、例えば、白金（Ｐｔ）、金（Ａｕ）、Ｎｉ−Ｔｉ−Ａｕ系の電極材料を用いることができる。
ｐ側電極３０は、具体例として、図示しないが、ｐ電極第１層／ｐ電極第２層の２層構造である場合には、白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／金（Ａｕ）、ロジウム（Ｒｈ）／金（Ａｕ）、ニッケル（Ｎｉ）／金（Ａｕ）等がある。また、ｐ電極第１層とｐ電極第２層との間に、第３層を介する３層構造としては、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／白金（Ｐｔ）／金（Ａｕ）、ロジウム（Ｐｈ）／白金（Ｐｔ）／金（Ａｕ）等がある。さらに、ｐ電極第１層とｐ電極第２層との間に、第３層および第４層を介する４層構造としては、銀（Ａｇ）／ニッケル（Ｎｉ）／チタン（Ｔｉ）／白金（Ｐｔ）等がある。
（保護膜）
保護膜４０は、ｐ型半導体層５３よりも屈折率が低く透明な材料から構成され、ｐ側電極３０と同一平面内でｐ側電極３０の形成されていない部分に形成されている。保護膜４０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜４０は、例えば、二酸化ケイ素（ＳｉＯ2）やＺｒ酸化膜（ＺｒＯ2）からなる。
保護膜４０は、例えば、スパッタリング法、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタリング法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＥＣＲ−ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法、蒸着法、ＥＢ法（Electron Beam：電子ビーム蒸着法）等の公知の方法で形成することができる。なかでも、ＥＣＲスパッタリング法、ＥＣＲ−ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法等で形成することが好ましい。
（半導体積層体）
半導体積層体５０は、例えば、窒化ガリウム系化合物半導体（例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ等）から成る。特に、エッチングされた面の結晶性がよいなどの点でＧａＮであることが好ましい。半導体積層体５０は、基板１０に実装される側の面とは反対側の光取り出し面側から、ｎ型半導体層５１、発光層５２およびｐ型半導体層５３の順番に積層されて構成されている。また、半導体積層体５０は、一般式がＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される。
光取り出し面には１以上の凹部９０が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層５１の表面である。つまり、凹部９０は、ｎ型半導体層５１に設けられている。凹部９０の詳細については後記する。
ｎ型半導体層５１は、例えば、ｎ型不純物としてＳｉやＧｅ、Ｏ等を含むＧａＮから構成される。また、ｎ型半導体層５１は、複数の層で形成されていてもよい。
発光層５２は、例えば、ＩｎＧａＮから構成される。
ｐ型半導体層５３は、例えば、ｐ型不純物としてＭｇを含むＧａＮから構成される。
この半導体積層体５０の光取り出し面には１以上の電極が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層５１の表面であるので、光取り出し面に形成された電極は、ｎ側電極６０である。
（ｎ側電極）
図１に示す例では、ｎ側電極６０は、光取り出し面において、凹部９０以外の部分の上に設けることとした。本実施形態では、光取り出し面は、ｎ型半導体層５１の表面であるので、ｎ側電極６０は、ｎ型半導体層５１の上面で、凹部９０の形成されていない部分に、電気的に接続されるように形成されている。ｎ側電極６０は、ワイヤボンディングにより外部と接続される。ｎ側電極６０は、ｎ型半導体層５１の上面側から、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ／Ｎｉ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｖ／Ｐｔ／Ａｕのような複数の金属で構成される。なお、ｎ側電極６０は、オーミック電極とパッド電極とから構成されるようにしてもよい。
（保護膜）
保護膜７０は、前記した保護膜４０と同一材料で形成されている。ここで同一材料とは、例えば、保護膜４０がＳｉＯ2によって形成されているのであれば、保護膜７０もＳｉＯ2によって形成されていることを意味し、その製造方法等によって、組成に若干の差異が生じることがあってもよい。保護膜７０は、ｎ側電極６０の上表面のワイヤボンディングされる領域を除いた表面と、凹部９０の内周面を含む内側と、ｎ型半導体層５１の表面と、半導体積層体５０の側面とを被覆している。
（裏面メタライズ層）
裏面メタライズ層８０は、基板１０のメタライズ層２０が形成されている面と反対側に形成されオーミック電極として機能する。裏面メタライズ層８０の材料としては、例えば、図１において上から二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／金（Ａｕ）の順番に積層したものが挙げられる。
（凹部の構成）
凹部９０は、図２に拡大して示すように、開口部９１から底部の底面９２に到達するまでに底面９２に向かって縮径する方向に傾斜角の異なる２段の傾斜面９３，９４を有し、それぞれの傾斜面９３，９４が、凹部９０の開口部９１に近いほど傾斜角が緩やかになるように形成されている。つまり、凹部９０は、ｎ型半導体層５１の表面から離れるにつれて先細りとなる形状で、側面は２つの先細り角θ1，θ2の異なる傾斜面９３，９４を有している。なお、図２は、図３のＸ−Ｘ断面矢視図に対応している。
２段の傾斜面のうち、開口部９１の近くにある傾斜角の緩やかな傾斜面（傾斜面９３）は、凹凸９５を有する面であり、傾斜角の急な傾斜面９４は、傾斜面が平坦な面である。図２の例では、凹部９０の底面にも、傾斜面９３と同様な凹凸９５が設けられている。また、この例では、光取り出し面に複数の凹部９０が設けられ、複数の凹部９０において隣り合う開口部９１が離間されており、離間された領域２０１が凹凸９５を有する面である。
傾斜面９３に形成された凹凸９５のサイズに相当する、表面の平均面粗さ（Ｒａ）は、１０〜１００ｎｍであり、中でも１５〜６０ｎｍが好ましく、さらに、２０〜４０ｎｍであることが特に好ましい。なお、凹部９０の深さは、後記するように規定され、例えば、数μｍ程度なので、傾斜面９３に形成された凹凸９５のことを、微細な凹凸という。
なお、本発明において表面の平均面粗さＲａは、走査プローブ顕微鏡（ＳＩＩ社製、ＳＰＩ３８００Ｎ）によって測定することができる。
また、測定する面（以下、測定面という）を断面で見た場合においては、ＪＩＳ Ｂ０６０１の算術平均粗さＲａの定義をもとに求めることができる。
ＪＩＳ Ｂ０６０１に従って、測定面の断面曲線から平均線（うねり曲線）を求め、断面曲線から平均線を差し引く、すなわち、平均線を直線に置き換えることで、粗さ曲線を得る。そして、ＪＩＳ Ｂ０６０１で定義された座標系に従って、前記直線に置き換えた平均線に一致する方向をＸ軸、Ｘ軸に直角で断面と平行な方向をＺ軸とする。
粗さ曲線からＸ軸の方向に基準長さｌだけを抜き取り、この抜き取り部分における平均線は、以下の式（１）によって示すことができる。
Figure 0005282503
このとき、平均面粗さＲａは、Ｚ（ｘ）とＺ０との偏差の絶対値を平均した値であり、以下の式（２）によって求めることができる。
Figure 0005282503
具体的には、例えばＴＥＭなどのように高倍率で観察が可能な顕微鏡を用いて、測定面を上述したような断面で観察し、断面曲線から平均線及び粗さ曲線を得る。Ｘ軸上に任意に５００ｎｍの領域を選択し、選択した領域内において、一定の間隔で１００個のＸ値（Ｘ１〜Ｘ１００）をとり、それぞれのＸ値におけるＺ値（Ｚ（ｘ１）〜Ｚ（ｘ１００））を測定する。測定したＺ値から、Ｚ０は、式（３）で求めることができる。
Ｚ０＝（１／１００）×｛Ｚ（ｘ１）＋Ｚ（ｘ２）＋Ｚ（ｘ３）＋…＋Ｚ（ｘ１００）｝
… 式（３）
求めたＺ０を用いて、平均面粗さＲａは、式（４）で求めることができる。
Ｒａ＝（１／１００）×｛｜Ｚ（ｘ１）−Ｚ０｜
＋｜Ｚ（ｘ２）−Ｚ０｜＋…＋｜Ｚ（ｘ１００）−Ｚ０｜｝ … 式（４）
本実施形態では、先細り角θ1，θ2は、半導体積層体５０の水平方向から積層方向に向かう角度で示される。表面側の先細り角θ1は、０°より大きく６０°より小さい。さらに、θ1は、２０〜５０°の範囲であることが好ましい。発光層５２側の先細り角θ2は、６０°以上９０°より小さい。さらに、θ2は、６０〜８０°の範囲であることが好ましい。ここで、２つの先細り角θ1，θ2の差がある程度大きい方が、発光層５２から様々な角度に放射される光路の光を傾斜面９３，９４で効率よく反射及び透過させて取り出し易くなる。例えば、図２に示したように、２つの傾斜面９３，９４を明確に区別したときには、先細り角θ1＝４５°、θ2＝７０°、θ2−θ1＝２５°となる。先細り角θ1，θ2の数値を、前記した数値範囲とすると、このように傾斜角の差θ2−θ1をある程度大きくすることが比較的容易である。
ｎ型半導体層５１が複数の層で形成される場合には、各傾斜面９３，９４は、それぞれＧａＮで構成されていることが好ましい。さらに、各傾斜面９３，９４においてＧａＮにドープするｎ型不純物（例えばＳｉ）の濃度の値を異ならせることが好ましい。また、例えば、表面側の傾斜面９３はアンドープのＧａＮで構成し、発光層５２側の傾斜面９４は、ＳｉドープのＧａＮで構成することができる。
凹部９０の深さＤは、光取り出し面から発光層５２までの厚みＨの半分以上の長さであり、かつ、光取り出し面から発光層５２までの厚みＨより短い（Ｈ／２≦Ｄ＜Ｈ）。また、凹部９０を形成し易いようにするためには、凹部９０の深さＤのうち、傾斜面９３に対応する深さＤ1は、傾斜面９４に対応する深さＤ2に比べて深いことが好ましい。
凹部９０の底面の大きさＷ（直径Ｗ）は、先細り角θ1，θ2にもよるが、開口部９１の大きさＬ（最大幅Ｌ）に対して、５分の１以上半分以下である（Ｌ／５≦Ｗ≦Ｌ／２）。さらに、３分の１以上半分以下であることが好ましい（Ｌ／３≦Ｗ≦Ｌ／２）。ここで、凹部９０の底面の大きさＷと、開口部９１の大きさＬとの差がある程度大きい方が、発光層５２から様々な角度に放射される光路の光を傾斜面９３，９４で効率よく反射及び透過させて取り出し易くなる。例えば、凹部９０の底面の大きさＷを、開口部９１の大きさＬの１／３にした場合には、先細り角θ1，θ2の数値を、前記した数値範囲としつつ、かつ、凹部９０の深さＤのうち、傾斜面９３に対応する深さＤ1を、傾斜面９４に対応する深さＤ2に比べて深くすることができるので、凹部９０を製造し易くなる。したがって、上のように数値範囲を定めた。
図３の平面図に示すように、複数の凹部９０は、開口部９１の整列状態として、複数の凹部９０のそれぞれの中心位置を平面視で横に追っていったときに、横列ごとに凹部９０の中心が一致すると共に、縦列において凹部９０の中心が一列おきに一致する、いわゆる俵積み状態として配置されている。図３に示した７つの凹部には、便宜上、９０ａ，９０ｂ，９０ｃ，９０ｄ，９０ｅ，９０ｆ，９０ｇの符号を付した。そして、凹部９０ａを、図３において上から時計回りに６個の凹部９０ｂ〜９０ｇがそれぞれ所定の間隔をあけて取り囲んでいる。そして、凹部９０ａ〜９０ｇは、図３の平面図に示すように、それぞれの開口部が、光取り出し面の所定の領域２０１に囲まれている。したがって、光取り出し面における電流の広がりが良好である。なお、領域２０１は平面であっても曲面であってもよい。
なお、前記したように、凹部９０のサイズと、微細な凹凸９５のサイズとは、格段の違いがあるので、図３の平面図および図４では、微細な凹凸９５を細かなドットで示している。このため、凹部９０の急峻な傾斜面９４だけ白抜きとなっている。図１３等の他の図面でも同様である。なお、図２のように説明の都合上、微細な凹凸９５を誇張して表示する場合もある。
［半導体発光素子の特性］
（光取り出し効率）
図５は、本実施形態の半導体発光素子の凹部とその他の凹部との比較を模式的に示す断面図である。図５（ａ）は、本実施形態の半導体発光素子１の凹部９０の断面の一例（実施例）を示し、図５（ｂ）〜図５（ｄ）は、それぞれ構造の異なる凹部の断面を示している。図５（ｂ）に示す比較例１は、傾斜角の緩やかな傾斜面のみを有する浅い凹部１９０Ａである。浅い凹部１９０Ａでは、半導体層内部の発光層から発した光が、傾斜面に斜めに入射すると、その光が、屈折率の差に応じて斜めの方向に透過するため、真上へは進行しない。つまり、光取り出し効率も配光性も悪い。
図５（ｃ）に示す比較例２は、傾斜角の急な傾斜面のみを有する深い凹部１９０Ｂである。半導体層内部の発光層から発した光が、深い凹部１９０Ｂの内部から傾斜面に入射すると、その光は傾斜面で反射を繰り返すことで、外側へ取り出される。しかし、深い凹部１９０Ｂの光取り出し面の上に電極を設けた場合には、電極からの電流の広がりが悪くなる。
一方、図５（ａ）に示す実施例の凹部９０は、傾斜角の異なる２段の傾斜面９３，９４を有し、傾斜角の緩やかな傾斜面９３が凹凸９５を有する面であり、傾斜角の急な傾斜面９４が平坦な面である。したがって、凹部９０において、半導体層内部の発光層から発した光が、微細な凹凸９５を有する傾斜角の緩やかな傾斜面９３に斜めに入射すると、その光が、微細な凹凸９５により散乱され、その結果、真上へ進行する成分が増加する。また、半導体層内部の発光層から発した光が、凹部９０の内部から、傾斜角の急な傾斜面９４に入射すると、その光は傾斜面９４で反射を繰り返すことで、外側へ取り出される。つまり、光取り出し効率も配光性も良好となる。また、凹部９０の光取り出し面の上に電極を設けた場合には、傾斜角の緩やかな傾斜面９３が電極の近くにあるので、傾斜角の急な傾斜面だけを設けた深い凹部１９０Ｂ（比較例２）と比べて、電極から直下への電流の流れが支配的になることを緩和することができ、電極からの電流の広がりの悪化を食い止めることが可能である。さらに、本実施形態では、底面９２や領域２０１にも微細な凹凸９５を設けたので、半導体層内部の発光層から発した光が、底面９２や領域２０１に入射すると、微細な凹凸９５により散乱されることになる。これにより、微細な凹凸９５がない平坦な面に比べて光取り出し効率や配光性が優れたものとなる。
一方、図５（ｄ）に示す比較例３は、仮に、傾斜角の異なる２段の傾斜面のうち、傾斜角の緩やかな傾斜面９３が平坦な面であり、傾斜角の急な傾斜面９４が凹凸９５を有する面とした仮想的な凹部１９０Ｃである。この場合には、仮想的な凹部１９０Ｃにおいて、半導体層内部の発光層から発した光が、平坦な傾斜角の緩やかな傾斜面９３に斜めに入射しても、散乱がないため、その結果、真上へ進行する成分が増加することははい。また、半導体層内部の発光層から発した光が、傾斜角の急な傾斜面１９４に入射すると散乱するので、下向きに進行する成分が増加して、反射が良好にはなされないので、その光は外側に取り出しにくくなる。つまり、光取り出し効率も配光性も不良となる。
（配光性）
図６は、光取り出し面の粗さと指向性との関係を示すグラフである。図６は、極座標で指向特性を表すものであり、径方向が光強度、周方向は角度を示す。ここで、周方向は、指向角９０°を基準（縦軸：Ｙ軸）として、横軸（Ｘ軸）の負方向が指向角０°、横軸（Ｘ軸）の正方向が指向角１８０°をそれぞれ示す。また、指向角０〜１８０°は、平面視でｎ側電極６０の長手方向（φ＝９０°）に測定したものを示す。また、図６において、破線は、光取り出し面が平坦な場合を示し、実線は、光取り出し面に凹凸を有している場合を示す。ただし、それぞれの違いを明確にするために、指向角９０°の場合の絶対値をそれぞれ「１」に正規化した。
図６に示すように、光取り出し面に凹凸を有している場合には（図６中、実線で示す）、指向角９０°において強度が最も大きい。一方、光取り出し面が平坦な場合には（図６中、破線で示す）、指向角が約５０°および１３０°における強度が最も大きく、指向角９０°における強度の１．８倍となっている。つまり、光取り出し面に凹凸を形成すると、平坦な場合と比べて配光性が向上する。
図７は、本実施形態の半導体発光素子の指向性の一例を示すグラフである。図７は、図６と同様な形式で指向特性を表している。また、図７において、実線は、本実施形態の半導体発光素子１の場合、すなわち、凹部９０のように微細な凹凸を有している場合を示す。また、破線は、微細な凹凸９５を有していない場合を示す。図７に示すように、微細な凹凸の有無は、指向角９０°近辺の強度に影響を与えることがわかる。すなわち、凹部に微細な凹凸９５を設けると、指向角９０°近辺の強度が大きくなり、配光性が向上する。
なお、図７では、それぞれの違いを明確にするために、指向角が６０°および１２０°の場合の絶対値をそれぞれ「１」に正規化した。また、指向角０〜１８０°は、平面視でｎ側電極６０の短手方向（φ＝０°）に測定したものを示す。また、径方向の光強度の１メモリの強度は、図６と比べて半分の値である。
［半導体発光素子の製造方法］
図１に示した半導体発光素子の製造方法について、図８および図９を参照（適宜図１ないし図４参照）して説明する。図８および図９は、図１に示した半導体発光素子の製造工程を模式的に示す断面図である。
まず、図８（ａ）に示すように、半導体成長用基板１００の上に、ｎ型半導体層５１、発光層５２、ｐ型半導体層５３（図１参照）をこの順番に積層し、半導体積層体５０を形成する。半導体成長用基板１００は、後工程で剥離される基板であり、例えば、Ｃ面、Ｒ面およびＡ面のいずれかを主面とするサファイアから構成される。なお、半導体成長用基板１００としてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル（ＭｇＡｌ 2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
次に、図８（ｂ）に示すように、半導体積層体５０の上面（ｐ型半導体層５３の表面）に、マグネトロンスパッタ法を用いて、図示しないｐ電極第１層、ｐ電極第２層をこの順番に積層することでｐ側電極３０を形成する。次に、図８（ｃ）に示すように、ＥＣＲスパッタリング法によって、ｐ側電極３０，３０の間に保護膜４０をパターン形成する。次に、図８（ｄ）に示すように、ｐ側電極３０および保護膜４０の上に、エピタキシャル側メタライズ層２１を積層する。また、エピタキシャル側メタライズ層２１の形成の前後または並行して、図８（ｅ）に示すように、基板１０の上に基板側メタライズ層２２を積層する。そして、図８（ｆ）に示すように、基板側メタライズ層２２が積層された基板１０を裏返しにして、基板側メタライズ層２２とエピタキシャル側メタライズ層２１とを貼り合わせる。この貼り合わされた基板側メタライズ層２２とエピタキシャル側メタライズ層２１によりメタライズ層２０が形成される。
次に、図９（ａ）に示すように、半導体積層体５０から半導体成長用基板１００を剥離する。次に、図９（ｂ）に示すように、半導体成長用基板１００が剥離された基板１０を裏返しにすることで最上面となった半導体積層体５０の上面（ｎ型半導体層５１の表面）をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨)により研磨する。次に、図９（ｃ）に示すように、半導体積層体５０の上面（ｎ型半導体層５１の表面）に、後記する工程で凹部９０を形成する。
凹部９０の形成後、図９（ｄ）に示すように、半導体積層体５０の上面（ｎ型半導体層５１の表面）で凹部９０が形成されていない部分に、ｎ側電極６０を形成する。
次に、図９（ｅ）に示すように、凹部９０の内周面を含む内側と、半導体積層体５０の上面（ｎ型半導体層５１の表面）とを保護膜７０で被覆する。なお、図１に示すように、半導体積層体５０の側面を保護膜７０で被覆する。そして、基板１０を裏返しにする（図示せず）ことで最上面（図１では最下面）となる基板１０の表面に、オーミック電極としての裏面メタライズ層８０を形成し、ダイシングする。すなわち、ウェハ形状からバー形状に分割し、共振器端面にミラーを形成し、バー形状からチップ形状に劈開し、ワイヤをｎ側電極６０および裏面メタライズ層８０の表面に接続することで、図１に示した半導体発光素子１を製造する。
［凹部の形成工程］
次に、図１０を参照（適宜図２参照）して凹部９０の形成工程を説明する。図１０は、図９（ｃ）に示した凹部の形成工程を示すフローチャートである。
半導体積層体５０の上面（ｎ型半導体層５１の表面）に、例えば、フォトリソグラフィ工程により、凹部９０となる部分が開口したレジストパターンを形成する（ステップＳ１）。そして、パターニング後に、例えば１８０℃でポストベーク（熱処理）することにより、レジストを架橋させると同時に、レジストパターンの端部が熱を持つことによって端部の形状が維持できなくなって傾斜を有するように変形させる（ステップＳ２）。これにより、凹部９０となる領域に向かって周囲からレジストパターンの端部が崩れて傾斜した構造が形成される。つまり、パターン端部が崩落した傾斜部が、エッチングする領域の周縁からごく内側に形成され、レジストパターンの無い部分に比べて、エッチングレートが低い領域が形成される。
続いて、例えば、ＲＩＥ（Reactive Ion Etching反応性イオンエッチング）により、レジストマスクで凹部９０となる部分をドライエッチングする（ステップＳ３）。すると、半導体積層体５０の上面（ｎ型半導体層５１の表面）に、エッチングレートが低い領域が形成されているため、２段の傾斜があるように加工される。
次に、エッチングのマスクに使用したレジストパターンを剥離する（ステップＳ４）。レジストパターンを剥離する方法は、公知の一般的方法を用いる。例えば、剥離液を用いても良いし、例えば酸素プラズマ（Ｏ2）を照射する（アッシング）装置のアッシャー等を用いてもよい。
次いで、パターニング等はすることなく、ウエハ全面をウェットエッチングする。ここで、ウェットエッチングの溶液としては、異方性のエッチング溶液として、ＫＯＨ水溶液、アルカリ性薬液のテトラメチル水酸化アンモニウム（ＴＭＡＨ：Tetramethyl ammonium hydroxide）やエチレンジアミン・ピロカテコール（ＥＤＰ：Ethylene diamine pyrocatechol）などを用いることができる。以上により、二段の傾斜面のうち、傾斜角の急な傾斜面９４以外の箇所に微細な凹凸９５が形成される。つまり、傾斜角の緩やかな傾斜面９３と、底面９２と、光取り出し面の領域２０１とに微細な凹凸９５が形成される。なお、ｎ側電極６０の下にはこの微細な凹凸９５が形成されることとなる（図１および図９参照）。
本実施形態の半導体発光素子１によれば、半導体積層体５０の上面である光取り出し面に凹部９０を設けたので、凸部を設けた場合と比べて、光取り出し側の面から外側に光を効率よく取り出し易くなる。また、凹部９０は、傾斜角の緩やかな傾斜面９３が凹凸９５を有する面であり、傾斜角の急な傾斜面９４が平坦な面であるため、配光性が良好となる。さらに、凹部９０を設けたことにより、ｎ側電極６０からの電流の広がりが良好となる。また、半導体発光素子１は、底面９２に向かって縮径する方向に傾斜角の異なる２段の傾斜面９３，９４が、凹部９０の開口部９１に近いほど傾斜角が緩やかになるように形成したので、発光層５２から発した光が反射により外部に取り出され易くなる。さらに、半導体発光素子１は、凹部９０が底面９２を有するので、半導体積層体５０（半導体層）から放出された光の再入射を低減することができる。
以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、半導体積層体５０の光取り出し面をｎ型半導体層５１としたが、光取り出し面をｐ型半導体層５３として、このｐ型半導体層５３に凹部９０を設けることとしてもよい。なお、本実施形態のように構成した方が凹部９０を深く形成することができるので好ましい。また、本実施形態では、凹部９０に２段の傾斜面９３，９４を設けることとしたが、それぞれの傾斜面が、凹部９０の開口部９１に近いほど先細り角（傾斜角）が緩やかになるように形成されていれば、３段以上であっても同等の効果がある。この場合、表面側の傾斜面に対応した先細り角θ1や発光層５２側の傾斜面に対応した先細り角θ2は、前記した数値範囲としつつも、その中間に設ける１以上の傾斜面に対応した先細り角との差が、開口部９１から底面９２にかけてなるべく均等になるように適宜定めることで、発光層５２から様々な角度に放射される光路の光を合計３以上の傾斜面で効率よく反射及び透過させて取り出し易くすることができる。また、本実施形態では、凹部９０が設けられていない部分にｎ側電極６０を設けることとしたが、凹部９０の上にｎ側電極６０を設けてもよい。なお、本実施形態のように構成した方が半導体積層体５０（半導体層）中で電流が広がり易いので好ましい。また、半導体発光素子１の半導体積層体５０を構成する材料は、窒化物半導体に限定されるものではない。
また、本実施形態では、凹部９０の底面９２が水平であるものを図示したが、必ずしも平面である必要はなく、例えば、下に凸な曲面であってもよい。さらに、本発明において、凹部９０の底部に底面９２は必須ではなく、図１１に示す凹部９０Ａのように、傾斜面９４が底部に向かって逆円錐状に先細りになっていてもよい。
また、本実施形態では、凹部９０のそれぞれの傾斜面９３，９４が、凹部９０の開口部９１に近いほど傾斜角が緩やかに形成されていることとしたが、本発明はこれに限定されるものではなく、図１２に示す凹部９０Ｂのように、開口部の近くから、傾斜角の急な傾斜面９３ｂ、傾斜角の緩やかな傾斜面９４ｂの順になるように形成してもよい。この場合、傾斜角の緩やかな傾斜面が凹凸９５を有する面であって、傾斜角の急な傾斜面が平坦な面であることに変わりはない。したがって、図１２に示すように、微細な凹凸９５が底面９２を介して連続的に形成されることとなる。このような構造の凹部９０Ｂを有する半導体発光素子も光取り出しおよび配光性が良好となる。
また、凹部の開口部の平面視形状については、様々な変形例が可能である。以下では、そのバリエーションについて説明する。
［第１変形例］
図１３は、凹部の開口部の第１変形例の平面図、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図であり、図１４は、図１３に示した第１変形例のＹ−Ｙ断面で切断した一部断面斜視図である。この第１変形例では、複数の凹部の開口部の形状が円形であって、図３に示した配列状態ほど密ではない点を除いて、図３に示した凹部９０と同様の構成である。すなわち、例えば、凹部９０ａは、開口部としての正六角形の各頂点で周囲の６個の凹部９０ｂ〜９０ｇに対して接している。言い換えると、凹部９０ａは、図１３の平面図において示した６個の正三角形に周囲を囲まれている。これら６個の正三角形は、光取り出し面上に存在している。したがって、光取り出し面における電流の広がりが良好である。なお、開口部としての正六角形の各頂点が周囲の６個の凹部に対して所定距離だけ離間するようにすることもできる。
［第２変形例］
図１５は、凹部の開口部の第２変形例の平面図、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図であり、図１６は、図１５に示した第２変形例のＹ−Ｙ断面で切断した一部断面斜視図である。この第２変形例では、複数の凹部は、開口部の整列状態が、いわゆる俵積み状態となり、かつ、最密になるように配置されている。すなわち、例えば、凹部９０ａは、開口部としての正六角形の各辺で周囲の６個の凹部に対して接している。また、凹部９０ａは、開口部としての正六角形の各頂点で周囲の６個の凹部に対して接している。ここで、図１６のＹ−Ｙ断面矢視図に示すように、例えば凹部９０ａの開口としての正六角形の各辺は、一直線であり光取り出し面上に存在している。したがって、第２変形例は、凹部の開口部が接線および接点で隣接した凹部を最密に配置した構造となっている。このような凹部を有した半導体発光素子は、少ない表面積で数多くの凹部を効率よく集積して配置することができる。
［第３変形例］
図１７は、凹部の開口部の第３変形例の平面図、のＸ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図であり、図１８は、図１７に示した第３変形例のＹ−Ｙ断面で切断した一部断面斜視図である。この第３変形例では、凹部９０ａは、開口部としての正六角形の各辺がそれぞれ一直線ではなく、断面形状が、各辺の中点を頂点とするＶ字形状となっている。つまり、平面視での正六角形の各頂点部分だけが光取り出し面と同一の平面上に存在している。ここで、Ｖ字の谷よりも下に、上側斜面（傾斜面９３：図２参照）がある。換言すると、Ｖ字は、上側斜面（傾斜面９３：図２参照）内におさまっている。これにより、Ｖ字谷が形成されていない場合と比べて電流が均一に広がり易いという効果がある。その他は、第２変形例と同様であるので説明を省略する。
［その他の変形例］
凹部９０の開口部９１が、平面視で、円形のものと六角形のものとをこれまで例示したが、その他に、三角形、四角形などの多角形や楕円形であってもよいことはもちろんである。なお、効率よく電流の広がりがなされ、また、光取り出し効率を向上させるためには、最密な配列が可能な円形や六角形が好ましい。
本発明の効果を確認するために本実施形態に係る半導体発光素子を製造した。具体的には、図８ないし図１０に示した製造工程にしたがって半導体発光素子１を製造した。
半導体発光素子１を製造するために、半導体成長用基板１００は、サファイア基板を用いた。また、基板１０として、厚さ４００μｍのウェハ形状のシリコン（Ｓｉ）基板を用いた。そして、このＳｉ基板上に、半導体積層体５０として以下の各層を積層した。まずは、Ｓｉ基板上に、ＳｉドープＡｌＧａＮからなるｎ型クラッド層、ＧａＮからなるｎ型光ガイド層を成長させた。これにより、厚さ４０００ｎｍのｎ型半導体層５１を形成した。続いて、ＳｉドープＩｎ0.05Ｇａ0.95Ｎからなる障壁層と、アンドープＩｎ0.1Ｇａ0.9Ｎからなる井戸層とを交互２回積層させ、その上に障壁層を積層させた多重量子井戸構造（Multiple-Quantum Well：ＭＱＷ）の発光層５２を成長させた。次いで、ＭｇドープＡｌＧａＮからなるｐ型電子閉じ込め層、アンドープＧａＮからなるｐ型光ガイド層、アンドープＡｌ0.16Ｇａ0.84Ｎからなる層とＭｇドープＧａＮからなる層とを交互積層させた超格子層からなるｐ型クラッド層、Ｍｇドープｐ型ＧａＮからなるｐ型コンタクト層を成長させた。これによりｐ型半導体層５３を形成した。その後、窒素雰囲気中でウェハを７００℃でアニーリングして、ｐ型半導体層５３をさらに低抵抗化した。
ｐ側電極３０は、４００ｎｍの厚さで、半導体積層体５０側から銀（Ａｇ）／ニッケル（Ｎｉ）／チタン（Ｔｉ）／白金（Ｐｔ）からなる層構造とした。保護膜４０は、４００ｎｍの厚さで、ＳｉＯ2から構成した。エピタキシャル側メタライズ層２１は、１４００ｎｍの厚さであり、図８（ｄ）において下からチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）／錫（Ｓｎ）／金（Ａｕ）の順番に積層した。基板側メタライズ層は、６５３ｎｍの厚さで、図８（ｅ）において上から金（Ａｕ）／白金（Ｐｔ）／二ケイ化チタン（ＴｉＳｉ2）、二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／パラジウム（Ｐｄ）の順番に積層した。フォトリソグラフィ工程やドライエッチング工程により、ｎ型半導体層５１に形成した凹部９０の深さＤは、２５００ｎｍとした。ＴＭＡＨに浸漬させることで、表面粗さが３０ｎｍの微細な凹凸９５を形成した。ｎ側電極６０は、１３００ｎｍの厚さで、ｎ型半導体層５１の上面側から、Ｔｉ／Ｐｔ／Ａｕからなる層構造とした。保護膜７０は、４００ｎｍの厚さで、ＳｉＯ2から構成した。裏面メタライズ層８０は、７５３ｎｍの厚さで、基板１０側から二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／金（Ａｕ）の順番に積層した。このようにして構成した半導体発光素子１は、図７の実線で示すような配光性を示した。
本発明に係る半導体発光素子は、半導体発光素子をデバイスとして応用することができるすべての用途、例えば、照明、露光、ディスプレイ、各種分析、光ネットワーク等の種々の分野において利用することができる。
本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図である。 図１に示した凹部を拡大して模式的に示す断面図である。 凹部の平面、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図である。 図３に示した凹部の一部を断面にして模式的に示す斜視図である。 本実施形態の半導体発光素子の凹部とその他の凹部との比較を模式的に示す断面図であって、（ａ）は本実施形態を示し、（ｂ）〜図５（ｄ）は比較例を示す。 光取り出し面の粗さと指向性との関係を示すグラフである。 本実施形態の半導体発光素子の指向性の一例を示すグラフである。 （ａ）〜（ｆ）は、図１に示した半導体発光素子の製造工程を模式的に示す断面図（その１）である。 （ａ）〜（ｆ）は、図１に示した半導体発光素子の製造工程を模式的に示す断面図（その２）である。 図９（ｃ）に示した凹部の形成工程を示すフローチャートである。 凹部の構造の第１変形例の深さ方向断面を模式的に示す図である。 凹部の構造の第２変形例の深さ方向断面を模式的に示す図である。 凹部の開口部の第１変形例の平面、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図である。 図１３に示した凹部の一部を断面にして模式的に示す斜視図である。 凹部の開口部の第２変形例の平面、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図である。 図１５に示した凹部の一部を断面にして模式的に示す斜視図である。 凹部の開口部の第３変形例の平面、Ｘ−Ｘ断面およびＹ−Ｙ断面を模式的に示す図である。 図１７に示した凹部の一部を断面にして模式的に示す斜視図である。
符号の説明
１ 半導体発光素子
１０ 基板
２０ メタライズ層
２１ エピタキシャル側メタライズ層
２２ 基板側メタライズ層
３０ ｐ側電極
４０ 保護膜
５０ 半導体積層体
５１ ｎ型半導体層
５２ 発光層
５３ ｐ型半導体層
６０ ｎ側電極
７０ 保護膜
８０ 裏面メタライズ層
９０（９０Ａ，９０Ｂ，９０ａ〜９０ｇ） 凹部
９１ 開口部
９２ 底面
９３，９４（９３ｂ，９４ｂ） 傾斜面
９５ 凹凸（微細な凹凸）
１００ 半導体成長用基板

Claims (11)

  1. 基板と、
    前記基板に実装される半導体積層体と、を有しており、
    前記半導体積層体の前記基板に実装される側の面とは反対側の光取り出し面に１以上の凹部が設けられた半導体発光素子において、
    前記半導体積層体は、前記基板に実装される側からｐ型半導体層、発光層、ｎ型半導体層の順に積層されており、
    前記半導体積層体に形成された前記凹部は、前記ｎ型半導体層に設けられたものであって、該凹部の開口部側から底部側に向かって縮径する方向に傾斜し、傾斜角が緩やかで表面に凹凸を有する傾斜面と、傾斜角が急で表面が平坦な傾斜面と、を順に備えていることを特徴とする半導体発光素子。
  2. 前記凹部の底部に底面を有し、前記底面が凹凸を有する面であることを特徴とする請求項１に記載の半導体発光素子。
  3. 前記光取り出し面に複数の前記凹部が設けられ、前記複数の凹部において隣り合う開口部が離間されており、離間された領域が表面に凹凸を有する面であることを特徴とする請求項１または請求項２に記載の半導体発光素子。
  4. 前記光取り出し面の、前記凹部以外の領域の上にｎ側電極を有することを特徴とする請求項１ないし請求項３のいずれか一項に記載の半導体発光素子。
  5. 前記凹部の開口部の形状は、前記光取り出し面に対する平面視で円形であることを特徴とする請求項１ないし請求項４のいずれか一項に記載の半導体発光素子。
  6. 前記凹部の開口部の形状は、前記光取り出し面に対する平面視で多角形であることを特徴とする請求項１ないし請求項５のいずれか一項に記載の半導体発光素子。
  7. 前記凹部の開口部の形状は、前記光取り出し面に対する平面視で六角形であることを特徴とする請求項６に記載の半導体発光素子。
  8. 前記凹部の深さは、前記光取り出し面から前記発光層までの厚みの半分以上の長さであり、かつ、前記光取り出し面から前記発光層までの厚みより短いことを特徴とする請求項１ないし請求項７のいずれか一項に記載の半導体発光素子。
  9. 前記凹部において、傾斜角の緩やかな前記傾斜面に対応する深さは、傾斜角の急な前記傾斜面に対応する深さより深いことを特徴とする請求項１ないし請求項８のいずれか一項に記載の半導体発光素子。
  10. 前記凹部の前記傾斜面に、前記ｎ型半導体層よりも屈折率が低い材料で形成される保護膜を備えることを特徴とする請求項１ないし請求項９のいずれか一項に記載の半導体発光素子。
  11. 前記半導体積層体の前記基板に実装される面において、前記凹部と深さ方向で対向する位置にｐ側電極が設けられていることを特徴とする請求項１ないし請求項１０のいずれか一項に記載の半導体発光素子。
JP2008241798A 2008-09-19 2008-09-19 半導体発光素子 Active JP5282503B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008241798A JP5282503B2 (ja) 2008-09-19 2008-09-19 半導体発光素子
US12/561,640 US9490393B2 (en) 2008-09-19 2009-09-17 Semiconductor light emitting device with light extraction surface
US15/216,402 US10381516B2 (en) 2008-09-19 2016-07-21 Semiconductor light emitting device having a recess with irregularities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008241798A JP5282503B2 (ja) 2008-09-19 2008-09-19 半導体発光素子

Publications (2)

Publication Number Publication Date
JP2010074008A JP2010074008A (ja) 2010-04-02
JP5282503B2 true JP5282503B2 (ja) 2013-09-04

Family

ID=42036730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008241798A Active JP5282503B2 (ja) 2008-09-19 2008-09-19 半導体発光素子

Country Status (2)

Country Link
US (2) US9490393B2 (ja)
JP (1) JP5282503B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2660883B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device, light emitting device manufacturing method, light emitting package, and lighting system
KR100999779B1 (ko) 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP5052636B2 (ja) * 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
EP2555222B1 (en) 2010-03-29 2016-04-06 Japan Science and Technology Agency Electron microscope
EP2387081B1 (en) * 2010-05-11 2015-09-30 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method for fabricating the same
KR101761385B1 (ko) 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
JP5687858B2 (ja) * 2010-07-30 2015-03-25 スタンレー電気株式会社 半導体発光装置
US8502244B2 (en) * 2010-08-31 2013-08-06 Micron Technology, Inc. Solid state lighting devices with current routing and associated methods of manufacturing
JP5204177B2 (ja) * 2010-09-06 2013-06-05 株式会社東芝 半導体発光素子及びその製造方法
KR101707118B1 (ko) * 2010-10-19 2017-02-15 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
JP5862354B2 (ja) * 2011-04-15 2016-02-16 三菱化学株式会社 窒化物系発光ダイオード素子とその製造方法
KR101861997B1 (ko) * 2011-10-31 2018-05-29 엘지이노텍 주식회사 발광소자 및 발광소자 제조방법
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
US8685774B2 (en) * 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
CN104160520A (zh) 2012-02-01 2014-11-19 松下电器产业株式会社 半导体发光元件、其制造方法和光源装置
KR102022659B1 (ko) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US9276164B2 (en) * 2012-11-26 2016-03-01 Epistar Corporation Optoelectronic device and method for manufacturing the same
US9559259B2 (en) 2012-12-31 2017-01-31 Epistar Corporation Light-emitting device and manufacturing method thereof
JP6198416B2 (ja) * 2013-03-08 2017-09-20 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP6256220B2 (ja) * 2013-06-17 2018-01-10 王子ホールディングス株式会社 半導体発光素子用基板、半導体発光素子、半導体発光素子用基板の製造方法、および、半導体発光素子の製造方法
US9929311B2 (en) 2013-07-17 2018-03-27 Marubun Corporation Semiconductor light emitting element and method for producing the same
WO2015016246A1 (ja) * 2013-07-30 2015-02-05 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子の製造方法、および半導体発光素子
JP6136717B2 (ja) * 2013-07-31 2017-05-31 日亜化学工業株式会社 発光素子、発光装置及び発光素子の製造方法
JP6315389B2 (ja) * 2014-02-10 2018-04-25 パナソニックＩｐマネジメント株式会社 有機エレクトロルミネッセンス素子及び照明装置
KR101648079B1 (ko) 2014-03-06 2016-08-12 마루분 가부시키가이샤 심자외 led 및 그 제조 방법
JP6527695B2 (ja) * 2014-12-22 2019-06-05 スタンレー電気株式会社 半導体発光装置
CN107210336B (zh) 2015-01-16 2019-05-10 丸文株式会社 深紫外led及其制造方法
JP6676308B2 (ja) * 2015-08-07 2020-04-08 ローム株式会社 半導体装置
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
TWI637530B (zh) 2015-09-03 2018-10-01 丸文股份有限公司 深紫外led及其製造方法
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
EP3249701B1 (en) 2016-03-30 2020-07-08 Marubun Corporation Deep ultraviolet led and production method therefor
JP2017183462A (ja) * 2016-03-30 2017-10-05 ソニー株式会社 発光素子
JP6871706B2 (ja) * 2016-09-30 2021-05-12 日機装株式会社 半導体発光素子の製造方法
KR101781305B1 (ko) * 2016-10-18 2017-09-25 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 조명 시스템
FR3059828B1 (fr) * 2016-12-02 2019-05-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diode electroluminescente a extraction augmentee
JP6719424B2 (ja) 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6863835B2 (ja) * 2017-06-26 2021-04-21 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
TWI705585B (zh) * 2017-09-25 2020-09-21 致伸科技股份有限公司 光源模組
TWI666792B (zh) * 2017-09-27 2019-07-21 致伸科技股份有限公司 光源模組以及光源模組之製造方法
TWI804567B (zh) 2018-01-26 2023-06-11 日商丸文股份有限公司 深紫外ｌｅｄ及其製造方法
KR102468815B1 (ko) * 2018-04-04 2022-11-18 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US20230411562A1 (en) * 2022-06-21 2023-12-21 Creeled, Inc. Light extraction structures for light-emitting diode chips and related methods

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
US6277665B1 (en) * 2000-01-10 2001-08-21 United Epitaxy Company, Ltd. Fabrication process of semiconductor light-emitting device with enhanced external quantum efficiency
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP4244542B2 (ja) 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2003078162A (ja) * 2001-08-31 2003-03-14 Shin Etsu Handotai Co Ltd ＧａＰ系半導体発光素子
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
DE10234977A1 (de) * 2002-07-31 2004-02-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Dünnschicht-Halbleiterbauelement auf GaN-Basis
JP4168866B2 (ja) * 2003-07-25 2008-10-22 トヨタ自動車株式会社 車両情報通信方法、車両情報通信システムおよびセンター
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
TWI237903B (en) * 2004-06-24 2005-08-11 Epistar Corp High efficiency light emitting device
US7615798B2 (en) * 2004-03-29 2009-11-10 Nichia Corporation Semiconductor light emitting device having an electrode made of a conductive oxide
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7781789B2 (en) * 2006-11-15 2010-08-24 The Regents Of The University Of California Transparent mirrorless light emitting diode
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2007059418A (ja) 2005-08-22 2007-03-08 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
JP2007067209A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP4843284B2 (ja) 2005-09-22 2011-12-21 パナソニック電工株式会社 半導体発光素子およびその製造方法
JP4954549B2 (ja) * 2005-12-29 2012-06-20 ローム株式会社 半導体発光素子およびその製法
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
US7481415B2 (en) * 2006-07-07 2009-01-27 Stanford Mu Corporation Multi-force actuator valve with multiple operating modes
TWI309481B (en) * 2006-07-28 2009-05-01 Epistar Corp A light emitting device having a patterned substrate and the method thereof
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP4835377B2 (ja) * 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures

Also Published As

Publication number Publication date
US9490393B2 (en) 2016-11-08
JP2010074008A (ja) 2010-04-02
US20160329465A1 (en) 2016-11-10
US20100072501A1 (en) 2010-03-25
US10381516B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
JP5282503B2 (ja) 半導体発光素子
JP5493252B2 (ja) 半導体発光素子
JP5310564B2 (ja) 半導体発光素子およびその製造方法
KR100967841B1 (ko) 질화갈륨계 화합물 반도체 발광소자
US7759690B2 (en) Gallium nitride-based compound semiconductor light-emitting device
EP2264795A2 (en) Method for manufacturing light emitting diodes
US7453099B2 (en) Semiconductor light emitting device
US20110303938A1 (en) Group III nitride semiconductor light-emitting element
JP2007294566A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR20130052006A (ko) Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법
US11437427B2 (en) Light-emitting device and manufacturing method thereof
JP2007150259A (ja) 窒化物半導体発光素子およびその製造方法
JP5292456B2 (ja) Ｉｉｉ族窒化物半導体素子およびその製造方法
JP4449919B2 (ja) 発光装置の製造方法
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
JP2013516749A (ja) オプトエレクトロニクス半導体チップおよびＡｌＧａＮをベースとする中間層の使用
US20050145873A1 (en) Light-emitting diode
JP5045001B2 (ja) 半導体発光素子
WO2012091007A1 (ja) 半導体発光素子
JP2004111493A (ja) 窒化物半導体発光素子とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Ref document number: 5282503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250