JP5687858B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5687858B2
JP5687858B2 JP2010171779A JP2010171779A JP5687858B2 JP 5687858 B2 JP5687858 B2 JP 5687858B2 JP 2010171779 A JP2010171779 A JP 2010171779A JP 2010171779 A JP2010171779 A JP 2010171779A JP 5687858 B2 JP5687858 B2 JP 5687858B2
Authority
JP
Japan
Prior art keywords
layer
light extraction
current diffusion
light
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010171779A
Other languages
English (en)
Other versions
JP2012033695A (ja
Inventor
拓也 風間
拓也 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2010171779A priority Critical patent/JP5687858B2/ja
Priority to US13/194,056 priority patent/US8405113B2/en
Publication of JP2012033695A publication Critical patent/JP2012033695A/ja
Application granted granted Critical
Publication of JP5687858B2 publication Critical patent/JP5687858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光ダイオード(LED:Light Emitting Diode)等の半導体発光装置に関し、特に光取り出し効率向上のための技術に関する。
AlGaInP系の材料で構成される発光ダイオード(LED:Light Emitting Diode)においては、結晶成長に使用されるGaAs基板のバンドギャップよりも発光層のバンドギャップの方が大きい。そのため、発光層から放射された光のうち、光取り出し面側に向かう光の一部は取り出すことができるが、GaAs基板側に向かう光はGaAs基板に吸収される。
特許文献1には、成長用基板であるGaAs基板の上にAlGaInP系材料からなる半導体膜を形成した後、反射率の高い金属からなる反射膜を介して半導体膜を支持基板に貼り付け、その後に当該GaAs基板を除去することによって製造されるLEDが開示されている。このような成長用基板を有しない構成のLEDによれば、GaAs基板によって発光層から放射される光が吸収されることがなく、更には光取り出し面側に対して反対側(すなわち、支持基板側)に向かう光が反射膜で反射されため、当該構成のLEDにおいては光取り出し効率が従来よりも向上する。
しかしながら、半導体膜と空気又は樹脂等の周囲媒体との界面に対して臨界角以上の角度で入射する光は、全反射するため外部に取り出されることはない。外部に取り出されなかった光は、半導体膜内部で反射を繰り返す、すなわち多重反射する。半導体膜の内部を伝搬する光の強度は、伝搬距離(光路長)に対して指数関数的に減少する。すなわち、半導体膜の内部で多重反射する光は、半導体膜に吸収(自己吸収)され、外部に取り出されることが困難になる。例えば、AlGaInP系半導体膜の屈折率は3.3であり、これを屈折率1.5の樹脂で封止した場合、臨界角は27°、半導体膜と樹脂との界面における反射率は15%程度となり、外部へ取り出すことができる光は4.5%程度に制限される。
特許文献2には、半導体膜の光取り出し面に凹凸を形成した半導体発光素子が開示されている。かかる構成の半導体発光素子は、光取り出し面に向かう光を凹凸部で散乱及び回折させ、光取り出し面と周囲媒体との界面で全反射される光の量を減じることができ、光取り出し効率を向上させることが可能になる。また、特許文献2には、半導体膜の厚さが薄くならないように凹凸を形成することが記載されている。これは、半導体膜の厚さが薄くなると、直列抵抗が大きくなると共に電流の広がりが不十分になるからである。すなわち、半導体膜内部における電流拡散が不十分であると、電流密度の高い領域が生じる。半導体膜内部において電流密度が一定以上高くなると、発光層に注入されたキャリアがオーバフローし、発光に寄与できるキャリアが減少するため発光効率が低下する。従って、半導体膜の厚さをある程度確保することにより、半導体膜内に電流を広く拡散させる必要がある。
特開2002−217450号公報 特開2008−103627号公報
光取り出し面側に凹凸を形成することにより光を外部に取り出し易くなるが、半導体膜内部で多重反射する光は依然として存在する。上述したように、半導体膜内部における電流拡散を促進させるためには半導体膜の厚さを確保する必要があるが、半導体膜の厚さが厚くなる程、半導体膜内部において多重反射する光の伝搬距離(光路長)が長くなり、自己吸収が起こり易くなるため、光取り出し効率が低下する。すなわち、半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することは困難であった。
本発明は、上述した点に鑑みてなされたものであり、その目的は、半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することができる半導体発光装置を提供することである。
上述した課題を解決するために、本発明の半導体発光装置は、支持体の上に設けられて反射面を形成する反射電極と、前記反射電極の上に設けられた第1クラッド層と、前記第1クラッド層の上に設けられた発光層と、前記発光層の上に設けられ、凹部及び凸部からなるテラス構造を有し、前記凸部の頂面及び前記凹部の底面に凹凸形状の光取り出し構造が形成された第2クラッド層と、前記凸部の頂面上に設けられた表面電極と、を有し、前記第2クラッド層は、前記発光層上に、第1電流拡散層、前記第1電流拡散層上に設けられ前記凹部の底面の前記光取り出し構造を備える第1光取り出し層、前記第1光取り出し層上に設けられた第2電流拡散層、及び前記第2電流拡散層上に設けられ前記凸部の頂面の前記光取り出し構造を備える第2光取り出し層を含む積層構造を有し、前記第1光取り出し層及び前記第2光取出し層は、前記第1電流拡散層及び前記第2電流拡散層よりも小なる光吸収率と、前記第1電流拡散層及び前記第2電流拡散層よりも大なる抵抗値と、を有することを特徴とする。
本発明の半導体発光装置は第1クラッド層、発光層及び第2クラッド層か積層された積層構造を有し、光取り出し面側に設けられた第2クラッド層が凹部及び凸部からなるテラス構造を備え、当該凸部の頂面及び当該凹部の底面に凹凸形状の光取り出し構造が形成されている。更に、当該第2クラッド層は、第1電流拡散層と、第1電流拡散層上に設けられ凹部の底面の光取り出し構造を備える第1光取り出し層と、第1光取り出し層上に設けられた第2電流拡散層と、及び第2電流拡散層上に設けられ凸部の頂面の光取り出し構造を備える第2光取り出し層と、からなり、当該第1及び第2光取り出し層は、当該第1及び第2電流拡散層よりも小なる光吸収率と、当該第1及び第2電流拡散層よりも大なる抵抗値と、を有している。このような構成により、本願発明の半導体発光装置は、電流拡散による発光分布の均一化及び光取り出し効率の改善を両立することができる。すなわち、本発明の半導体発光装置によれば、第1クラッド層、発光層及び第2クラッド層からなる半導体膜の内部における電流拡散を阻害することなく半導体膜の内部を伝搬する光の自己吸収を抑制することができる。
実施例1に係る半導体発光装置の平面図である。 図1の2−2線(一点鎖線で示す)に沿った断面図である。 (a)は、光反射面側のテラス構造および表面電極の構成を示す平面図である。(b)は、反射面側のテラス構造および反射電極の構成を示す平面図である。 (a)は、カウンタ電極を形成した場合における電流経路を示す断面図である。(b)は、実施例1に係るテラス構造と電流経路を示す断面図である。 本発明の実施例に係るテラス構造の構成を示す断面図である。 (a)は実施例1に係るn型クラッド層の構造を示す断面図であり、(b)は比較例に係るn型クラッド層の他の構造を示す断面図である。 AlGaInP系の半導体発光装置におけるAlの組成zを変化させたときの電気抵抗率の変化を示すグラフである。 (a)〜(c)は、実施例1に係る半導体発光装置の製造方法を示す断面図である。 (a)及び(b)は、実施例1に係る半導体発光装置の製造方法を示す断面図である。 (a)〜(c)は、実施例1に係る半導体発光装置の製造方法を示す断面図である。 (a)は実施例2に係る半導体発光装置の平面図であり、図1(a)の11b−11b線(一点鎖線で示す)に沿った断面図である。 実施例2に係るn型クラッド層の構造を示す断面図である。 (a)は実施例2に係る他の半導体発光装置の平面図であり、図1(a)の11b−11b線(一点鎖線で示す)に沿った断面図である。
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。なお、以下に示す図において、実質的に同一又は等価な構成要素及び部分には同一の参照符を付している。
先ず、図1乃至図8を参照しつつ実施例1に係る半導体発光装置の構造を説明する。
図1は本実施例に係る半導体発光装置の平面図であり、図2は図1の2−2線(一点鎖線で示す)に沿った断面図である。図1及び図2に示されているように、半導体発光装置1は、半導体膜10、反射膜20、接合膜30、支持体40、ショットキー電極51、オーミック電極52、及び接続配線53から構成されている。また、半導体発光装置1は、半導体膜10と支持体40とが反射膜20及び接合膜30を介して接合する、いわゆる貼り合わせ構造を有している。
半導体膜10は、光取り出し面側から順にn型クラッド層11、発光層12、p型クラッド層13、p型コンタクト層14が順次積層された構造を有する。半導体膜10の全体の厚さは、例えば5.6μm、主面の外形は例えば一辺300μmの正方形である。n型クラッド層11の層厚は約2.4μmであり、その層構造については後述する。発光層12は、(Al0.1Ga0.90.5In0.5Pからなる層厚20nm程度の井戸層と、(Al0.56Ga0.440.5In0.5Pからなる層厚10nm程度のバリア層とが交互に15回繰り返して積層されて構成される多重量子井戸構造を有する。p型クラッド層13は、例えば(Al0.7Ga0.30.5In0.5Pからなり、層厚は1μmである。p型コンタクト層14は、例えばGa0.9In0.1Pからなり、層厚は1.5μmである。
半導体膜10は、光取り出し面側(n型クラッド層11側)及びこれと対向する反射面側(p型コンタクト層14)の両表面領域を部分的に除去することによって形成された凹部10a、10b及び凸部10c、10dを有している。光取り出し面側の凹部10aは、反射面側に凹んだ部分である。反射面側の凹部10bは光取り出し面側に凹んだ部分であり、その底面の形状は平坦である。凹部10a、10bは、いずれも発光層12に達しないように形成されている。以上のことから、半導体膜10の光取り出し面側に積層されたn型クラッド層11は、凹部10a及び凸部10cからなるテラス構造を有し、半導体膜10の反射面側に積層されたp型コンタクト層14は、凹部10b及び凸部10dからなるテラス構造を有している。すなわち、半導体膜10は、光取り出し面側及び反射面側にテラス構造を有している。
凹部10b及び凸部10dが形成されたp型コンタクト層14の表面を覆うように反射膜20が設けられている。反射膜20は、例えば、SiOからなる誘電体膜21及びAuZnからなる反射電極22によって構成されている。反射電極22は、誘電体膜21の開口部において半導体膜10と接触し、半導体膜10との間でオーミック性接触を形成している。誘電体膜21及び反射電極22からなる反射膜20は、半導体膜10との界面において発光層12から放射された光を光取り出し面側に向けて反射する反射面を形成する。誘電体膜21は、p型コンタクト層14との界面近傍において、反射電極22を線状のライン電極22a及び島状のドット電極22bに隔てている。ライン電極22a及びドット電極22bは、誘電体膜21の下部で繋がっており電気的に接続されている。このように、反射電極22をライン電極22a及びドット電極22bで構成することにより、電流集中を防止して半導体膜10内部における電流密度の均一化を図ることが可能となる。また、ライン電極22a及びドット電極22bは、反射面側の凸部10dの表面に位置するように形成されている。すなわち、ライン電極22a及びドット電極22bは、反射面側の凹部10bには形成されていない。更に、ライン電極22aとドット電極22bは、光取り出し面側のオーミック電極52と半導体膜10の厚さ方向において重ならない位置に設けられている。すなわち、反射電極22は、半導体膜10の厚さ方向において表面電極(オーミック電極52)と重ならない位置において半導体膜10と接触しており、いわゆるカウンタ電極を構成している。なお、誘電体膜21の材料としては、SiO以外にもSiやAl等の他の透明な誘電体材料を用いることができる。また、反射電極22の材料は、AuZnに限定されず、p型コンタクト層14との間でオーミック性接触を形成することができ、高い光反射性を有する他の材料を用いることができる。
実施例1においては、誘電体膜21をSiO、反射電極22をAuZnで構成することで(被覆率約85%)、反射面側での反射率を約94%としている。反射面側の反射率は高い程好ましく、光取り出し面側に後述する光取り出し構造を設ける場合には、正反射率を高くすることが好ましい。
反射膜20の上にはバリアメタル層及び共晶半田層とからなる第1接合層31が設けられる。また、第1接合層31と一部が接合するように第2接合層32が設けられている。第1接合層31と第2接合層32が接合しない部分には、空隙33が形成されている。すなわち、半導体膜10の凹部10bに空隙33が位置している。なお、第1接合層31及び第2接合層32から接合膜30が構成されている。バリアメタル層は、例えばTa、Ti、W等の高融点金属又はこれらの窒化物を含む単層若しくは2以上の層により構成することができる。バリアメタル層は、反射電極22に含まれるZnが反射電極22から拡散するのを防止するとともに、第2接合層32に含まれる共晶接合材(例えばAuSn)が反射電極22内に拡散するのを防止する。共晶半田層には、例えばNi及びAuが含まれており、当該Ni及びAuは第1接合層31と第2接合層32と接合時において第2接合層32に含まれる共晶接合材に対する濡れ性を向上させる機能を有する。これにより、支持体40と半導体膜10との接合を良好に行うことができる。第2接合層32は、例えば、Ti、Ni、AuSnを含む金属層である。
光取り出し面となるn型クラッド層11の表面には、表面電極を構成するショットキー電極51及びオーミック電極52が形成されている。ショットキー電極51はボンディングパッドを構成しており、ショットキー電極51にはn型クラッド層11との間でショットキー接触を形成し得る材料、例えばTa、Ti、W又はこれらの合金を用いることができる。また、金属材料のみならず、SiOなどの絶縁誘電体から構成することができる。更に、ショットキー電極51の最表面には、ワイヤボンディング性及び導電性を向上させるためにAu層が形成されていてもよい。ショットキー電極51は、テラス構造を有する半導体膜10の光取り出し面側の凹部10aが形成された領域の表面(凹部10aの底面)に形成されている。オーミック電極52は、n型クラッド層11との間でオーミック性接触を形成し得る材料、例えばAuGeNi、AuSn又はAuSnNi等からなる。また、オーミック電極52は、半導体膜10の光取り出し面側の凸部10cの表面(頂面)に形成されている。ショットキー電極51とオーミック電極52は、両電極間を繋ぐ接続配線53により電気的に接続されている。接続配線53は、ショットキー電極51と同一の材料からなり、n型クラッド層11との間でショットキー接触を形成する。ショットキー電極51は、n型クラッド層11に対してショットキー接触を形成しているため、ショットキー電極51の直下の半導体膜10には電流が流れないようになっている。また、反射面側の反射電極22と光取り出し面側のオーミック電極52は、半導体膜10の厚さ方向において重ならない位置に形成されている。光取り出し面側の凹部10aは、反射電極22の上方に形成され、反射面側の凹部10bを形成する反射面側の窪みは、オーミック電極52の下方に形成されている。すなわち、電流は、光取り出し面側のオーミック電極52と反射面側の反射電極22との間を流れる。
支持体40は、支持基板41、支持基板41の両面に形成されたオーミック金属層42、43から構成されている。支持基板41は、例えばp型不純物を高濃度で添加することにより導電性が付与されたSi基板である。オーミック金属層42、43は、例えばPtから構成されている。オーミック金属層43の上には、第2接合層32が設けられている。なお、支持基板41の材料としては、Si以外にもGe、Al、Cu等の他の導電性材料を用いることができる。
図1において、光取り出し面側の表面電極を構成するショットキー電極51及びオーミック電極52と、反射面側の反射電極22を構成するライン電極22a及びドット電極22bとは、同一平面上に示されている。光取り出し面側のオーミック電極52を構成する8つの電極片を挟んだ両側に当該電極片に沿うように反射面側のライン電極22a及びドット電極22bが配置されている。換言すれば、反射面側のライン電極22aは、光取り出し面側のオーミック電極52を構成する電極片を囲むように形成され、各電極片は、反射面側のライン電極22aによって囲まれた領域の中央に配置している。すなわち、光取り出し面側のオーミック電極52と、反射面側のライン電極22a及びドット電極22bは、半導体膜10の厚み方向において互いに重ならないように配置され、いわゆるカウンタ電極を構成している。カウンタ電極を構成とすることで、光取り出し面側のオーミック電極52の面積を小さくしても、半導体層10内に広く電流を拡散させることが可能になる。従って、光取り出し面における電極の被覆率を低減することができ、光取り出し効率を向上させることが可能となる。また、カウンタ電極を構成することにより、後述する電流経路との関係から光取り出し面側の凹部10a及び反射面側の凹部10bの面積を大きくすることが可能となる。
図3(a)は、半導体膜10の光取り出し面側の表面に形成された凹部10a、凸部10c、オーミック電極52、ショットキー電極51及び接続配線53の構成を示した図である。図3(b)は、半導体膜10の反射面側の表面に形成された凹部10b、凸部10d及び反射電極22の構成を示した図である。本実施例においては、光取り出し面側の凹部10aと反射面側の凸部10dの輪郭は、同一形状をなしており、半導体膜10の厚さ方向においてこれらの輪郭が重なっている。同様に、光取り出し面側の凸部10cと反射面側の凹部10bの輪郭は、同一形状をなしており、半導体膜10の厚さ方向においてこれらの輪郭が重なっている。
[テラス構造と電流経路の関係]
上記したように、半導体膜10は、光取り出し面側及びこれと対向する反射面側の両表面領域を部分的に除去することにより形成された凹部10a、10b及び凸部10c、10dを有している。すなわち、半導体膜10の除去部分が凹部10a、10bに相当し、除去部分以外の部分が凸部10c、10dに相当する。
ライン電極22a及びドット電極22bからなる反射電極22は、光取り出し面側のオーミック電極52を挟んで両側に配置されており、電流は、図4(a)に示すように、半導体膜10内部を光取り出し面側のオーミック電極52から反射電極22に向けて左右に広がるように流れる。このようなカウンタ電極を構成することにより、半導体膜10の光取り出し面側と反射面側の両表面領域に電流経路から外れる領域、すなわち電流拡散に寄与しない領域(図4(a)においてハッチングで示されている)が生じる。なお、図4(a)においては、説明のためにテラス構造を有しない半導体膜10が示されている。
図4(b)に示すように、本実施例に係る半導体発光装置1においては、図4(a)において示された半導体膜10の電流拡散に寄与しない部分を除去することにより光取り出し面側の凹部10a及び反射面側の凹部10bを形成している。すなわち、凹部10a、10bは、光取り出し面側のオーミック電極52と反射電極22との間に形成される電流経路と交差しない位置に設けられている。半導体膜10を除去した部分においては、反射面と光取り出し面との間の距離(光路長)が短くなる。従って、半導体膜10の内部で多重反射する光の自己吸収を抑制することが可能となり、光取り出し効率を改善することが可能となる。半導体膜10を除去した部分は、電流経路から外れているため、半導体膜10内部における電流拡散は阻害されることはない。このように、半導体膜10の電流拡散に寄与しない部分を除去することにより半導体膜10を部分的に薄膜化すれば、電流拡散を阻害することなく半導体膜10内部を伝搬する光の自己吸収を抑制することが可能となる。
[光取り出し面側のテラス構造の構成]
半導体膜10の光取り出し面側の凸部10cの表面に光取り出し面側オーミック電極52が形成されている。光取り出し面側の凹部10aは、反射電極22と半導体膜10との接触部の直上を含む領域に設けられている。半導体膜10の光取り出し面側の表面において凹部10aが占める割合(面積比)は、15%以上、好ましくは30%以上であることが好ましい。凹部10aの面積が小さくなり過ぎると光取り出し効率改善の効果が小さくなる。一方、凹部10aの面積が大きくなりすぎると、凹部10bが電流経路を遮断して電流拡散が阻害される。図5に示すように、光取り出し面側オーミック電極52から凹部10aの端部までの距離Wuは、光取り出し面側のオーミック電極52から反射面側の反射電極22までの水平距離Lの30〜70%、好ましくは40〜60%とされる。なお、水平距離とは、光取り出し面側のオーミック電極52と反射面側の反射電極22を半導体膜10の主面と平行な同一平面に投影した場合における距離をいう。光取り出し面側の凹部10aの深さHuは、半導体膜10の全体の厚さDの15%以上且つn型クラッド層11の厚さdnの25〜75%であることが好ましい。なお、半導体膜10がn型クラッド層11以外にn型の導電型を有する層を含んでいる場合には、dnは、n型の導電型を有する全ての層の厚さの合計を意味する。また、凹部10aの形成領域は、電流拡散に寄与しない領域であるが、発光層12に至る深さまでn型クラッド層11を除去すると、除去部分において発光層12にキャリアが注入されなくなり、非発光領域が生じることになるため、n型クラッド層11を完全に除去しないことが好ましい。
[反射面側のテラス構造の構成]
半導体膜10の反射面側の凸部10dの表面に反射電極22が形成される。凸部10dは、反射膜20及び接合膜30を介して支持体40に接合される。反射面側の凹部10bは、光取り出し面側オーミック電極52の直下を含む領域に形成される。反射面側の凹部10bの底面には、空隙33が形成されている。
光取り出し面側のショットキー電極51は、反射面側の凸部10dの上方に設けられており、反射面側の凹部10bは、ショットキー電極51の直下に位置しないように形成されている。ショットキー電極51は、ボンディングパッドを構成しており、ボンディングパッドの直下に反射面側の凹部10bが存在していると、ボンディングツールの押圧によって半導体膜10にダメージを与えるおそれがあるためである。
半導体膜10の反射面側の表面において凹部10bが占める割合(面積比)は15%〜50%であることが好ましい。反射面側の凹部10bの面積が小さくなり過ぎると発光効率改善の効果が小さくなる。一方、凹部10bの面積が大きくなりすぎると電流拡散が阻害されるだけでなく、半導体膜10の機械的強度が低下し、信頼性に問題が生じる。図5に示すように、反射電極22から凹部10bの端部までの距離Wlは、光取り出し面側のオーミック電極52から反射面側の反射電極22までの水平距離Lの30〜70%、好ましくは40〜60%とされる。反射面側の凹部10bの深さHlは、半導体膜10の全体の厚さDの15%以上且つp型コンタクト層14及びp型クラッド層13を合わせた層厚dpの25〜75%であることが好ましい。なお、半導体膜10がp型コンタクト層14及びp型クラッド層13以外にp型の導電型を有する層を含んでいる場合には、dpは、p型の導電型を有する全ての層の厚さの合計を意味する。また、凹部10bの形成領域は、電流拡散に寄与しない領域であるが、発光層12に至る深さまでp型コンタクト層14及びp型クラッド層13を除去すると、除去部分において発光層12にキャリアが注入されなくなり、非発光領域が生じることになるため、p型クラッド層13を完全に除去しないことが好ましい。
[n型クラッド層11の構造]
次に図6(a)、(b)を参照して、n型クラッド層11の構造を詳細に説明する。図6は、図1の6−6線(一点鎖線で示す)に沿った部分断面図である。図6(a)に示されているように、n型クラッド層11は、発光層12の表面上からキャリア閉じ込め層11a、第1電流拡散層11b、第1光取り出し層11c、第2電流拡散層(副電流拡散層)11d及び第2光取り出し層11eが順次積層された5層構造を有する。第1光取り出し層11c、第2電流拡散層(副電流拡散層)11d、第2光取り出し層11eが積層された部分に、光取り出し面側のテラス構造が形成されている。また、第2電流拡散層11d及び第2光取り出し層11eは、凸部10c(すなわち、テラス構造の上部)のみに設けられている。より具体的には、第2電流拡散層11dは、後述する光取り出し構造60を形成する突起の頂部がなす平面よりも、オーミック電極52側に位置している。更に、第1光取り出し層11cは、凸部10cの一部及び凹部10aの底面よりも反射面側の領域(すなわち、テラス構造が形成されていない領域)に形成されている。このような構成により、光取り出し面側のテラス構造を形成する凹部10a及び凸10cの表面(すなわち、凹部10aの底面及び凸部10cの頂面)は、第1光取り出し層11c及び第2光取り出し層11eに形成される。また、キャリア閉じ込め層11a及び第1電流拡散層11bには、テラス構造が形成されていない。
キャリア閉じ込め層11aは、例えばAl0.5In0.5Pからなり、層厚は0.5μmである。また、キャリア閉じ込め層11aのキャリア濃度は、1×1017cm−3である。第1電流拡散層11b及び第2電流拡散層11dのそれぞれは、例えば(Al0.4Ga0.60.5In0.5Pからなり、層厚は0.25μmである。また、第1電流拡散層11b及び第2電流拡散層11dのキャリア濃度は、1×1018cm−3である。第1光取り出し層11c及び第2光取り出し層11eは、例えば(Al0.7Ga0.30.5In0.5Pからなり、層厚は0.7μmである。また、第1光取り出し層11c及び第2光取り出し層11eのキャリア濃度は、3×1017cm−3である。
また、第1光取り出し層11c及び第2光取り出し層11eの表面上(すなわち、光取り出し面側のテラス構造を形成する凹部の底面及び凸部の頂面)には、凹凸形状の光取り出し構造60が形成されている。なお、光取り出し構造(フォトニック結晶)60は、ショットキー電極51、オーミック電極52、及び接続配線53が位置する領域には設けられていない(図2参照)。光取り出し構造60は複数の円錐状の突起から構成され、当該突起は周期的に配置されている。当該突起の幅A(底面の直径)は0.5μmであり、高さBは0.6μmである。このような光取り出し構造60を形成することにより、光取り出し効率の向上を図ることが可能になる。
光取り出し効率の向上という観点から、光取り出し構造60を構成する突起の幅Aは、2.0×λ/n≦A≦5.0×λ/nの範囲内で設定され、突起の高さBは0.5×A≦B≦1.5×Aの範囲内で設定されることが望ましい。ここで、λは真空中の発光波長であり、nは発光波長に対する半導体膜の屈折率である。例えば、例えば、AlGaInP系材料においては、λ=625nm、n=3.3であり、幅Aは0.4〜1.0μmになる。なお、突起の高さBは、凸部10cの高さ(すなわち、光取り出し面側の凹部10aの深さHu)よりも低い。
なお、光取り出し構造60は上述した構成に限定されることなく、例えば、光取り出し構造60がランダムに配置された突起から構成されてもよく、突起の形状が円柱、多角柱、多角錐であってもよい。
また、上述した各層の構造によれば、第1電流拡散層11b及び第2電流拡散層11dは、第1光取り出し層11c及び第2光取り出し層11eよりも低い抵抗値を有する。従って、第1電流拡散層11b及び第2電流拡散層11dは、第1光取り出し層11c及び第2光取り出し層11eと比較して、オーミック電極52から反射電極22に向かって流れる電流を半導体膜10の成長方向(以下、垂直方向とも称する)に対して直交する方向(以下、水平方向とも称する)に広げる、すなわち電流を拡散することができる。より具体的には、第1電流拡散層11b及び第2電流拡散層11dが形成されることにより、オーミック電極52から凸部10dに向かって流れる電流を拡散することが可能になる。このような電流拡散が可能になることにより、半導体発光装置1における発光分布が均一となり、半導体発光装置1の発光効率を向上することができる。また、このような電流拡散が可能になることにより、凹部10aの底面積及び深さをより大きくすることが可能になるため、発光層12から放射される光の多重反射が抑制され、半導体発光装置1の発光効率の向上を図ることができる。なお、第1電流拡散層11b及び第2電流拡散層11dの抵抗値は、第1光取り出し層11c及び第2光取り出し層11eの抵抗値の5割以下、より好ましくは3割以下であることが望ましい。
上述した観点によれば、第1電流拡散層11b及び第2電流拡散層11dは、第1光取り出し層11c及び第2光取り出し層11eよりも低い抵抗値を有していればよいため、Al組成が0.5以下、キャリア濃度が1×1018cm−3以上の範囲内で第1電流拡散層11b及び第2電流拡散層11dの構成を適宜設定することができる。ここで、図7を参照してAl組成が0.5以下にする理由を説明する。図7は、AlGaInP系の半導体発光装置におけるAlの組成zを変化させたときの電気抵抗率の変化を示すグラフである。横軸はAlの組成zであり、縦軸は電気抵抗率ρである。図7においては、電気抵抗率が低い(0.1以下)領域の曲線部分の代表的な接線が接線7A(破線で示す)、電気抵抗率が高い(0.1以上)場合の曲線部分の代表的な接線が接線7B(破線で示す)、接線7Aと接線7Bの交点が交点7Cとして示されている。交点7Cは、Alの組成zが0.5であり、電気抵抗率ρが0.6である。図7に示された曲線においては、Alの組成zを増加すると電気抵抗率ρも増加するが、Alの組成zを徐々に増加した場合に、交点7Cを境に電気抵抗率の増加率が大幅に増加する。このため、交点7CのAlの組成z(すなわち、0.5)以下にすることで、Alの組成zがばらついたとしても、電気抵抗率ρをばらつかせることなく、十分に小さくすることができる。
また、電流の拡散のみを考慮すれば第1電流拡散層11b及び第2電流拡散層11dの層厚をできる限り大きくすることが望ましいが、層厚が大きくなることによって第1電流拡散層11b及び第2電流拡散層11dにおける光吸収も大きくなる。このため、第1電流拡散層11b及び第2電流拡散層11dの層厚は、1.0μm以下(より好ましくは0.5μm)の範囲内で設定することが望ましい。
更に、第1光取り出し層11c及び第2光取り出し層11eの光吸収率は、第1電流拡散層11b及び第2電流拡散層11dの光吸収率よりも小さい。従って、n型クラッド層11が上述した電流拡散層だけで構成された場合よりも半導体膜10中における光吸収を抑制するができる。これによって、半導体発光装置1の発光効率の向上を図ることが可能になる。なお、n型クラッド層11を光取り出し層のみで構成することも考えられるが、かかる場合には均一な電流拡散を行うためにn型クラッド層11の層厚を大きくする必要がある。このため、n型クラッド層11の内部を伝搬する光の光路長が長くなり、半導体発光装置1の発光効率が低下するため、上述した電流拡散層が必要になる。
上述した観点によれば、第1光取り出し層11c及び第2光取り出し層11eにおける光の吸収が、第1電流拡散層11b及び第2電流拡散層11dにおける光の吸収よりも小さければよいため、Al組成zが0.7≦z≦1.0、キャリア濃度が1×1018cm−3以下の範囲内で第1光取り出し層11c及び第2光取り出し層11e構成を適宜設定することができる。ここで、AlGaInPのInの組成が0.5の場合において、AlGaInPのAl組成が0.7以上になると、第1光取り出し層11c及び第2光取り出し層11eは間接遷移領域になるため、Al組成が0.7以下の層と比較して光の吸収が大幅に小さくなり、第1光取り出し層11c及び第2光取り出し層11eにおける光の自己吸収を抑制することができる。なお、AlGaInPのInの組成が0.5以外の場合においても、第1光取り出し層11c及び第2光取り出し層11eは間接遷移領域が間接遷移領域になるようにAlGaInPのAl組成を調整することができれば、上述した効果を得ることが可能である。また、キャリア濃度が1×1018cm−3以下にする理由は、キャリア濃度が1×1018cm−3より大きくなると自由電子による光の吸収が顕著になるためである。更に、光の吸収の抑制のみを考慮すれば第1光取り出し層11c及び第2光取り出し層11eの層厚をできる限り小さくすることが望ましいが、第1光取り出し層11c及び第2光取り出し層11eの表面には上述した光取り出し構造60が形成されるため、第1光取り出し層11c及び第2光取り出し層11eの層厚は光取り出し構造60を構成する突起の高さBよりも大きく且つ当該突起の高さの2倍以下であることが好ましい。
また、第1光取り出し層11c及び第2光取り出し層11eのAl組成は、第1電流拡散層11b及び第2電流拡散層11dのAl組成よりも大きくなるため、第1光取り出し層11c及び第2光取り出し層11eのキャリアの移動度は第1電流拡散層11b及び第2電流拡散層11dのキャリアの移動度よりも大きくなる。このため、第1光取り出し層11c及び第2光取り出し層11eのキャリア濃度と第1電流拡散層11b及び第2電流拡散層11dのキャリア濃度とが等しい場合においても、第1電流拡散層11b及び第2電流拡散層11dの抵抗値を小さくすることができる。
更に、光取り出し構造60は複数の突起から形成されているため、当該突起が形成されている第1光取り出し層11c及び第2光取り出し層11eの表面においては、水平方向の電流拡散が突起により阻害される。このため、光取り出し構造60が形成される凹部10aの底面及び凸部10cの頂面には、電流拡散に比較的に寄与しない第1光取り出し層11c及び第2光取り出し層11eが設けられている。
ここで、上述したn型クラッド層11においては、第2電流拡散層11dが凸部10cに設けられ、第1電流拡散層11bが凹部10aの下方に設けられていたが、比較例として、図6(b)に示すように凹部10aの下方のみに第3電流拡散層11fを設けた構成について、検討する。かかる場合には、第3電流拡散層11fは、第1電流拡散層11b及び第2電流拡散層11dの合成層厚と等しい層厚を有している。これは、上述した電流拡散層を2層に分けた場合と同一の電流拡散を生じさせるためである。しかし、図6(b)のようなn型クラッド層11の構造においては、凹部10aから半導体発光装置1の外部に放出される光が、図6(a)における第1電流拡散層11bの2倍の層厚の第3電流拡散層11fの内部を伝搬するため、図6(a)の構造よりも光の吸収量が大きくなり、半導体発光装置としての発光効率が図6(a)の構造を有する半導体発光装置と比較した場合に低下することとなる。
なお、上記の実施例では、光取り出し面側の凹部10aの輪郭と反射面側の凸部10dの輪郭、光取り出し面側の凸部10cの輪郭と反射面側の凹部10bの輪郭が半導体膜10の厚さ方向において重なっている(凹部10aと凹部10b、凸部10cと凸部10dは重なっていない)構成としたが、これに限定されない。すなわち、光取り出し面側の凹部10aと反射面側の凹部10b、光取り出し面側の凸部10cと反射面側の凸部10dが半導体膜10の厚さ方向において重なっていても、重なっていなくてもよい。また、上記の実施例では、光取り出し面側の凹部10aと反射面側の凹部10bを有する構成としたが、光取り出し面側の凹部10aのみを有する構成としても良い。また、上記の実施例では半導体膜10のp側を反射面、n側を光取り出し面としたが、n側を反射面、p側を光取り出し面としてもよい。更に、上記の実施例では、カウンタ電極が構成されていたが、反射電極22を接合膜30を覆うようにして接合膜30の全面に形成してもよい。
次に、実施例1に係る半導体発光装置1の製造方法について説明する。以下の説明では、半導体膜の両面がテラス構造となっており、光取り出し面側の表面に光取り出し構造を有する半導体発光装置の製造方法を示す。
[半導体膜形成工程]
先ず、有機金属気相成長法(MOCVD法)により半導体膜10を形成する。半導体膜10の結晶成長に使用する成長用基板60として、(100)面から[011]方向に15°傾斜し、300μmの厚さを有するn型GaAs基板を使用した。具体的な成長工程としては、成長用基板60上に、(Al0.7Ga0.30.5In0.5Pからなる厚さ0.7μmの第2光取り出し層11e、(Al0.4Ga0.60.5In0.5Pからなる厚さ0.25μmの第2電流拡散層11d、(Al0.7Ga0.30.5In0.5Pからなる厚さ0.7μmの第1光取り出し層11c、(Al0.4Ga0.60.5In0.5Pからなる厚さ0.25μmの第1電流拡散層11b、及びAl0.5In0.5Pからなる厚さ0.5μmのキャリア閉じ込め層11aを順次積層し、n型クラッド層11を形成する。かかるn型クラッド層11の形成時において、キャリア閉じ込め層11aのキャリア濃度が1×1017cm−3、第1電流拡散層11b及び第2電流拡散層11dのキャリア濃度が1×1018cm−3、第1光取り出し層11c及び第2光取り出し層11eのキャリア濃度が3×1017cm−3になるように、キャリアとなる原料ガスの供給量を適宜調整する。
次に、n型クラッド層11の上に発光層12を形成する。発光層12は、(Al0.1Ga0.90.5In0.5Pからなる厚さ20nmの井戸層と(Al0.56Ga0.440.5In0.5Pからなる厚さ10nmのバリア層とを交互に15回繰り返して積層した多重量子井戸構造を有している。なお、井戸層のAl組成は発光波長に合わせて0≦z≦0.4の範囲で調整することができる。
次に、発光層12上に(Al0.7Ga0.30.5In0.5Pからなる厚さ1μmのp型クラッド層13を形成する。なお、n型クラッド層11及びp型クラッド層13のAl組成zは、0.4≦z≦1.0の範囲で調整することができる。
次に、p型クラッド層13上にGa0.9In0.1Pからなる厚さ1.5μmのp型コンタクト層14を形成した。p型コンタクト層14のIn組成は、発光層12からの光を吸収しない範囲で調整することができる。これらの各層により厚さ5.6μmの半導体膜10が構成される(図8(a))。
なお、V族原料としてホスフィン(PH)を使用し、III族原料としてトリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)の有機金属を使用した。また、n型不純物であるSiの原料としてシラン(SiH)を使用し、p型不純物であるZnの原料としてジメチルジンク(DMZn)を使用した。成長温度は750〜850℃であり、キャリアガスに水素を使用し、成長圧力は10kPaとした。
[反射面側のテラス構造の形成工程]
反射面側であるp型コンタクト層14を加工することにより半導体膜10の反射面側にテラス構造を形成する。p型コンタクト層14の上にSiOからなるマスクを形成し、マスク開口部において露出している部分のp型コンタクト層14をドライエッチングにより除去して凹部10bを形成する。凹部10bの形成に伴って、凸部10dが形成される。ここで、エッチング時間を制御することにより凹部10bの深さを1.5μmとする。これは、凹部10bの深さをp型コンタクト層14とp型クラッド層13とを含めたp型半導体層の厚さの60%、半導体膜10の全体の厚さの25%にするためである。また、半導体膜10の反射面側の表面において凹部10bが占める割合(面積比)を30%とする(図8(b))。なお、凹部10bの底面がp型クラッド層13に及んでいても構わないが、発光層12に至る深さまでエッチングしない。エッチング方法としてウェットエッチングを使用することも可能である。
[反射膜及びメタル層形成工程]
プラズマCVD法により凹部10b及び凸部10dの表面を覆うようにp型コンタクト層14上に誘電体膜21を構成するSiO膜を形成する。SiO膜の膜厚tは、真空中の発光波長をλ、SiO膜の屈折率をn、任意の整数をmとすると、t=m・λ/(4n)を満たすように設定される。ここでは、λ=625nm、n=1.45、m=3として、誘電体膜21の膜厚tを320nmとした。続いて、SiO膜上にレジストマスクを形成した後、バッファードフッ酸(BHF)を用いたエッチングを行うことにより、SiO膜に反射電極に対応したパターニングを施す。SiO膜を除去した部分において開口部が形成され、当該開口部においてp型コンタクト層14が露出する。なお、SiO膜の成膜方法としてプラズマCVD、熱CVD法又はスパッタ法を用いることもできる。また、SiO膜のエッチング方法としてドライエッチング法を用いることも可能である。誘電体膜21の材料としては、SiO以外にもSiやAl等の他の透明な誘電体材料を用いることができる。
次に、抵抗加熱蒸着法、EB蒸着法又はスパッタ法等の公知の成膜技術により誘電体膜21上にAuZnからなる厚さ300nmの反射電極22を形成する。反射電極22は、先のエッチング処理によって誘電体膜21に形成された開口部においてp型電流拡散14と接触する。反射電極22は、誘電体膜21によってライン電極22aとドット電極22bに隔てられる。かかる工程を経ることによって、誘電体膜21及び反射電極22からなる反射膜20が形成される。
次に、スパッタ法によって反射膜20上にTaN(100nm)、TiW(100nm)、TaN(100nm)を順次堆積させ、バリアメタル層を形成する。なお、バリアメタル層は、Ta、Ti、W等の他の高融点金属若しくはこれらの窒化物を含む単層又は2以上の層により構成されていてもよい。また、バリアメタル層の形成には、スパッタ法以外にEB蒸着法を用いることが可能である。その後、約500℃の窒素雰囲気下で熱処理を行う。これにより、反射電極22とp型コンタクト層14との間で良好なオーミック性接触が形成される。
次に、抵抗加熱蒸着法、スパッタ法又はEB蒸着法の公知の成膜技術によりバリアメタル層の上にNi(300nm)、Au(30nm)を順次形成し、共晶半田層を形成した。これにより、バリアメタル層と共晶半田層とからなる第1接合層31の形成が完了する(図8(c))。
[支持基板接合工程]
次に、半導体膜10を支持するための支持体40を形成する。具体的には、支持基板41として、p型不純物を添加することにより導電性が付与されたSi基板を準備し、EB蒸着法により、支持基板41の両面にPtからなる厚さ200nmのオーミック金属層42、43を形成する。これにより、支持基板41、オーミック金属層42、43からなる支持体40が形成される。なお、オーミック金属層42、43は、Ptに限らずSi基板との間でオーミック性接触を形成し得る他の材料、例えばAu、Ni、Tiなどを用いることができる。また、支持基板41は、導電性及び高熱伝導性を備えた他の材料、例えばGe、Al、Cuなどで構成されていてもよい。
次に、スパッタ法により、オーミック金属層43の上にTi(150nm)、Ni(100nm)、AuSn(600nm)を順次堆積して第2接合層32を形成する。AuSn層は、共晶接合材として使用され、組成はAuが70〜80wt%、Snが20〜30wt%であることが望ましい。Ni層は、共晶接合材に対する濡れ性を向上させる機能を有する。Niの代替としてNiVやPtを使用することも可能である。Ti層は、Niとオーミック金属層43との密着性を向上させる機能を有する。
次に、半導体膜10と支持体40とを熱圧着により接合する。半導体膜10側の第1接合層31と支持体40側の第2接合層32とを密着させ、1MPa、330℃の窒素雰囲気下で10分間保持した。支持体40側の第2接合層32に含まれる共晶接合材(AuSn)が溶融して、半導体膜10側の共晶半田層(Ni/Au)との間でAuSnNiを形成することにより支持体40と半導体膜10とが接合される(図9(a))。すなわち、当該熱圧着により第1接合層31と第2接合層32とからなる接合膜30が形成される。
[成長用基板除去工程]
半導体膜10の結晶成長に使用した成長用基板60をアンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去した。なお、成長用基板60を除去する方法として、ドライエッチング法、機械研磨法、化学機械研磨法(CMP)を用いてもよい(図9(b))。
[光取り出し面側のテラス構造の形成工程]
次に、成長用基板60を除去することによって表出したn型クラッド層11を加工し、半導体膜10の光取り出し面側にテラス構造を形成する。具体的には、n型クラッド層11の上にSiOからなり且つ所望の開口部を備えるマスクを形成し、当該マスクの開口部において露出している部分のn型クラッド層11をドライエッチングによって除去し、光取り出し面側の凹部10aを形成する。凹部10aの形成に伴って、光取り出し面側の凸部10cが形成される。エッチング時間を制御することにより凹部10aの深さを1.0μmとした。これにより、凹部10aの深さは、n型クラッド層11の厚さの50%、半導体膜10の全体の厚さの25%に相当する。半導体膜10の光取り出し面側の表面において凹部10aが占める割合(面積比)を70%とした(図10(a))。なお、ドライエッチングに代えてウェットエッチングによってn型クラッド層11の所望領域を除去してもよい。
[光取り出し構造の形成工程]
次に、n型クラッド層11の表面を微細加工することにより光取り出し効率向上のための光取り出し構造60を形成する。具体的には、フォトリソグラフィ及びリフトオフ法によりn型クラッド層11上に人工的周期構造のマスクを形成した後、ドライエッチングによりn型クラッド層11の表面に三角格子配列、周期300〜1000nm(例えば、500)nm、高さ600nm、アスペクト比0.7〜1.5(例えば、1.2)の複数の円錐状の突起を形成して光取り出し構造60を形成する(図10(b))。なお、マスクパターンの形成には、EBリソグラフィ、ナノインプリント等の微細加工技術を使用することも可能である。また、光取り出し構造60を構成する突起の形状は、円錐状に限らず円柱状や角錐状であってもよい。また、光取り出し構造60は、複数の孔や溝より構成されるものであってもよい。また、ウェットエッチングによりn型クラッド層11の表面を粗面化することにより光取り出し構造を形成してもよい。更に、光取り出し面側の電極形成領域には、適宜マスクを設けた後に上記処理を行うこととしてもよい。また、光取り出し構造は、凸部10cの傾斜面上に設けられていてもよい。
[光取り出し面側電極形成工程]
次に、n型クラッド層11上にオーミック電極52、ショットキー電極51及び接続配線53を形成する。具体的には、EB蒸着法によってn型クラッド層11との間でオーミック性接触を形成するAuGeNiをn型クラッド層11の上に堆積させた後、リフトオフ法によってパターニングを施してオーミック電極52を形成する。続いて、EB蒸着法によってn型クラッド層11との間でショットキー接触を形成するTi(100nm)をn型クラッド層11の上に堆積させ、更にTiの上にAu(1.5μm)を堆積する。その後、リフトオフ法によりパターニングを施してショットキー電極51及び接続配線53を形成する。なお、オーミック電極52の材料としてAuGe、AuSn、AuSnNi等を使用することも可能である。また、ショットキー電極52としてTa、W若しくはこれらの合金又はこれらの窒化物を使用することも可能である。次に、n型クラッド層11とオーミック電極52との間でオーミック性接触の形成を促進させるために400℃の窒素雰囲気下で熱処理を施す(図10(c))。
以上の各工程を経て半導体発光装置1が完成する。
以上のように、実施例1の半導体発光装置1においては、電流拡散に寄与しないテラスの上部表面とテラスの下部表面に形成する層を光吸収率の小さい第1光取り出し層11c及び第2光取り出し層11eで構成し、第1光取り出し層11c及び第2光取り出し層11eのそれぞれの下方に第1電流拡散層11b及び第2電流拡散層11cを構成することにより、電流拡散による発光分布の均一化及び光取り出し効率の改善を両立することができる。
また、光取り出し面側の表面に構成された光取り出し構造60は、錐状又は柱状の突起であり各々が分離されているため、光取り出し構造60のための加工を施した領域は電流拡散に寄与しない。このため、実施例1の半導体発光装置1においては、光取り出し構造60に係る層を光吸収の少ない(すなわち、高抵抗)第1光取り出し層11c及び第2光取り出し層11eにすることができ、これよって光取り出し構造60での吸収を抑え、半導体発光装置60の発光効率の向上を図ることができる。
更に、実施例1の半導体発光装置1においては、第1電流拡散層11b及び第2電流拡散層11cが光取り出し構造60及びテラス構造の形成により阻害された電流拡散を補うため、第1電流拡散層11b及び第2電流拡散層11cをテラスの上部及び下部のそれぞれに設けることにより半導体発光装置の発光分布を均一化することができる。
実施例1においては、AlGaInP系の材料からなる半導体発光装置を記載したが、本発明はGaN系の材料からなる半導体発光装置であってもよい。図11乃至図13を参照しつつ、GaN系の材料からなる半導体発光装置について説明する。
図11(a)は実施例2に係る半導体発光装置100の正面図であり、図11(b)は図11(a)における11b−11b線(一点鎖線で示す)に沿った断面図である。図12は、実施例2に係る半導体発光装置100のn型クラッド層の構造を説明するための拡大断面図である。図13(a)は図11における表面電極及びテラス構造の構成を変更した場合の半導体発光装置200の正面図であり、図13(b)は図13(a)における13b−13b線に沿った断面図である。
図11(a)及び図11(b)に示されているように、半導体発光装置100は、半導体膜110、反射電極120、接合膜130、支持体140、ショットキー電極(ボンディングパッド)151、オーミック電極152、絶縁膜153から構成されている。また、半導体発光装置100は、半導体膜110と支持体140とが反射電極120及び接合膜130を介して接合する、いわゆる貼り合わせ構造を有している。
半導体膜110は、光取り出し面側から順にn型クラッド層111、発光層112、p型クラッド層113が順次積層された構造を有する。半導体膜110の全体の厚さは、例えば5.15μm、主面の外形は例えば一辺300μmの正方形である。n型クラッド層111の層厚は約5μmであり、その層構造については後述する。発光層112は、In0.35Ga0.65Nからなる層厚2.2nm程度の井戸層と、GaNからなる層厚14nm程度のバリア層とが交互に5回繰り返して積層されて構成される多重量子井戸構造を有する。p型クラッド層113は、Al0.2Ga0.8Nからなる層厚40nm程度の層と、GaNからなる層厚150nm程度の層とが積層された構造を有する。なお、n型クラッド層111と発光層112との間に、GaNからなる層厚2nm程度の層と、In0.2Ga0.8Nからなる層厚2nm程度の層とが交互に30回繰り返して積層されて構成される歪み緩衝層を設けてもよい。
半導体膜110は、光取り出し面側(n型クラッド層111側)の表面領域を部分的に除去することによって形成された凹部110a及び凸部110bを有している。すなわち、半導体膜110は、いわゆるテラス構造を有している。光取り出し面側の凹部110aは、反射面側に凹んだ部分である。凹部110aは、発光層112に達しないように形成されている。
p型クラッド層113の表面を覆うように反射電極120が設けられている。反射電極120は、例えば、Agから構成されている。反射電極120は、半導体膜110と接触し、半導体膜110との間でオーミック性接触を形成している。反射電極120は、半導体膜110との界面において発光層112から放射された光を光取り出し面側に向けて反射する反射面を形成する。実施例2においては、実施例1と異なり、カウンタ電極の構成が用いられておらず、反射電極120がp型クラッド層113の表面全体を覆うように形成されている。なお、反射電極120の材料は、Agに限定されず、p型クラッド層113との間でオーミック性接触を形成することができ、高い光反射性を有する他の材料を用いることができる。
反射電極120の上にはバリアメタル層及び共晶半田層とからなる第1接合層131が設けられる。また、第1接合層131と一部が接合するように第2接合層132が設けられている。なお、第1接合層131及び第2接合層132から接合膜130が構成されている。バリアメタル層は、例えばTa、Ti、W等の高融点金属又はこれらの窒化物を含む単層若しくは2以上の層により構成することができる。バリアメタル層は、反射電極120に含まれるAgが反射電極120から拡散するのを防止するとともに、第2接合層132に含まれる共晶接合材(例えばAuSn)が反射電極120内に拡散するのを防止する。共晶半田層には、例えばNi及びAuが含まれており、当該Ni及びAuは第1接合層131と第2接合層132と接合時において第2接合層132に含まれる共晶接合材に対する濡れ性を向上させる機能を有する。これにより、支持体140と半導体膜110との接合を良好に行うことができる。第2接合層132は、例えば、Ti、Ni、AuSnを含む金属層である。
光取り出し面となるn型クラッド層111の上には、表面電極を構成するショットキー電極151及びオーミック電極152が形成されている。より具体的には、ショットキー電極151は絶縁膜153を介してn型クラッド層111の上に形成され、オーミック電極152はn型クラッド層111の表面上に直接的に形成されている。ショットキー電極151はボンディングパッドを構成しており、ショットキー電極151にはn型クラッド層111との間でショットキー接触を形成し得る材料、例えばTa、Ti、W又はこれらの合金を用いることができる。また、金属材料のみならず、SiOなどの絶縁誘電体から構成することができる。更に、ショットキー電極151の最表面には、ワイヤボンディング性及び導電性を向上させるためにAu層が形成されていてもよい。ショットキー電極151は、テラス構造を有する半導体膜110の凸部110bが形成された領域の表面の中央部分に形成されている。オーミック電極152は、n型クラッド層111との間でオーミック性接触を形成し得る材料、例えば、Ti/Pt/Auの積層構造等からなる。また、オーミック電極152は、半導体膜110の凸部110bの表面に形成されている。ショットキー電極151は、絶縁膜153を介してn型クラッド層111の上に形成され、且つn型クラッド層111に対してショットキー接触を形成しているため、ショットキー電極51の直下の半導体膜110には電流が流れないようになっている。
支持体40は、支持基板141、支持基板141の両面に形成されたオーミック金属層142、143から構成されている。支持基板141は、例えばp型不純物を高濃度で添加することにより導電性が付与されたSi基板である。オーミック金属層142、143は、例えばPtから構成されている。オーミック金属層143の上には、第2接合層132が設けられている。なお、支持基板141の材料としては、Si以外にもGe、Al、Cu等の他の導電性材料を用いることができる。
次に図12を参照して、n型クラッド層111の構造を詳細に説明する。図12に示されているように、n型クラッド層111は、発光層112の表面上から第1電流拡散層111a、第1光取り出し層111b、第2電流拡散層111c及び第2光取り出し層111dが順次積層された4層構造を有する。また、第2電流拡散層111c及び第2光取り出し層111dは、凸部110b(すなわち、テラス構造の上部)のみに設けられている。一方、第1光取り出し層111bは凸部110b及びテラス構造が形成されていない領域に設けられ、第1電流拡散層111aはテラス構造が形成されていない領域のみに形成されている。すなわち、第1電流拡散層111a及び第1光取り出し層111bは、テラス構造の下部に設けられている。第1電流拡散層111aは、GaNからなり、層厚は2μmである。また、第1電流拡散層111aのキャリア濃度は、5×1018cm−3である。第2電流拡散層111cは、GaNからなり、層厚は1μmである。また、第2電流拡散層111cのキャリア濃度は、5×1018cm−3以上である。第1光取り出し層111b及び第2光取り出し層111dは、GaNからなり、層厚は1μmである。また、第1光取り出し層111b及び第2光取り出し層111dのキャリア濃度は、8×1017cm−3以下である。
また、第1光取り出し層111b及び第2光取り出し層111dの表面上(すなわち、テラス構造を構成する凹部110aの底面及び凸部110bの頂面)には、光取り出し構造160が形成されている。なお、光取り出し構造(フォトニック結晶)160は、ショットキー電極151及びオーミック電極152が位置する領域には設けられていない。ここで、光取り出し構造160については、実施例1の光取り出し構造60と同一構造であるため、その説明は省略する。
また、実施例2においても実施例1と同様に、第1電流拡散層111a及び第2電流拡散層111dは、第1光取り出し層111b及び第2光取り出し層111dよりも低い抵抗値を有する。従って、第1電流拡散層111a及び第2電流拡散層111dは、第1光取り出し層111b及び第2光取り出し層111dと比較して、オーミック電極152から反射電極120に向かって流れる電流を半導体膜10の成長方向(垂直方向)に対して直交する方向(水平方向)に広げる、すなわち電流を拡散することができる。また、第1光取り出し層111b及び第2光取り出し層111dにおける光の吸収は、第1電流拡散層111a及び第2電流拡散層111dにおける光の吸収よりも小さい。従って、n型クラッド層1111が上述した電流拡散層だけで構成された場合よりも半導体膜110中における光吸収を抑制するができる。
以上のように、実施例2の半導体発光装置100は、実施例1の半導体発光装置と比較して、半導体の材料がGaN系である点、テラス構造が光取り出し面側のみに形成されている点、実施例1におけるキャリア閉じ込め層11a及び第1電流拡散層11cが実施例2においては同一組成になるため第1電流拡散層111aになっている点が異なっている。しかしながら、n型クラッド層111の構造が上述したような4層構造を採用しているため、実施例2の半導体発光装置100においても、実施例1の半導体発光装置1のn型クラッド層11の構造による効果が得られる。
図13は、n型クラッド層111における凹部110a及び凸部110bの数量が半導体発光装置100における数量よりも多い場合のGaN系の半導体発光装置200である。半導体発光装置200においては、オーミック電極152が凹部110bを取り囲むように凸部110aの上に形成されている。また、ショットキー電極151がn型クラッド層111の外縁部分に位置している。この場合においても、n型クラッド層111が上述したような4層構造を有しているため、凸部110aに流れる電流を凹部110bに向かって(すなわち、水平方向に向かって)拡散させることができ、且つ、半導体膜110中における光吸収を抑制するができる。
なお、上記の実施例においてはカウンタ電極を形成していなかったが、実施例1のようにカウンタ電極を形成しても良い。更に、反射面側にも凹部及び凸部を形成し、実施例1と同様なテラス構造にしてもよい。
1 半導体発光装置
10 半導体膜
10a、10b 凹部
10c、10d 凸部
11 n型クラッド層
11a キャリア閉じ込め層
11b 第1電流拡散層
11c 第1光取り出し層
11d 第2電流拡散層
11e 第2光取り出し層
12 発光層
13 p型クラッド層
14 p型コンタクト層
20 反射膜
21 誘電体膜
22 反射電極
30 接合膜
40 支持体
51 ショットキー電極
52 オーミック電極
53 接続配線

Claims (6)

  1. 支持体の上に設けられて反射面を形成する反射電極と、
    前記反射電極の上に設けられた第1クラッド層と、
    前記第1クラッド層の上に設けられた発光層と、
    前記発光層の上に設けられ、凹部及び凸部からなるテラス構造を有し、前記凸部の頂面及び前記凹部の底面に凹凸形状の光取り出し構造が形成された第2クラッド層と、
    前記凸部の頂面上に設けられた表面電極と、を有し、
    前記第2クラッド層は、前記発光層上に、第1電流拡散層、前記第1電流拡散層上に設けられ前記凹部の底面の前記光取り出し構造を備える第1光取り出し層、 前記第1光取り出し層上に設けられた第2電流拡散層、及び前記第2電流拡散層上に設けられ前記凸部の頂面の前記光取り出し構造を備える第2光取り出し層を 含む積層構造を有し、
    前記第1電流拡散層及び前記第2電流拡散層は、前記第1光取り出し層及び前記第2光取り出し層より低い抵抗値を有し、
    前記第1光取り出し層及び前記第2光取出し層は、前記第1電流拡散層及び前記第2電流拡散層よりも小なる光吸収率を有することを特徴とする半導体発光装置。
  2. 支持体の上に設けられて反射面を形成する反射電極と、
    前記反射電極の上に設けられた第1クラッド層と、
    前記第1クラッド層の上に設けられた発光層と、
    前記発光層の上に設けられ、凹部及び凸部からなるテラス構造を有し、前記凸部の頂面及び前記凹部の底面に凹凸形状の光取り出し構造が形成された第2クラッド層と、
    前記凸部の頂面上に設けられた表面電極と、を有し、
    前記第2クラッド層は、前記発光層上に、第1電流拡散層、前記第1電流拡散層上に設けられ前記凹部の底面の前記光取り出し構造を備える第1光取り出し層、 前記第1光取り出し層上に設けられた第2電流拡散層、及び前記第2電流拡散層上に設けられ前記凸部の頂面の前記光取り出し構造を備える第2光取り出し層を 含む積層構造を有し、
    前記第1光取り出し層及び前記第2光取り出し層はAlGaInP系の半導体材料からなり、Al組成が0.7以上であり、
    前記第1電流拡散層及び前記第2電流拡散層は、Al組成が0.5以下であるAlGaInP系の半導体材料からなり、1×10 18 cm -3 以上のキャリア濃度を有し、
    前記第1光取り出し層及び前記第2光取出し層は、前記第1電流拡散層及び前記第2電流拡散層よりも小なる光吸収率と、前記第1電流拡散層及び前記第2電流拡散層よりも大なる抵抗値と、を有することを特徴とする半導体発光装置。
  3. 支持体の上に設けられて反射面を形成する反射電極と、
    前記反射電極の上に設けられた第1クラッド層と、
    前記第1クラッド層の上に設けられた発光層と、
    前記発光層の上に設けられ、凹部及び凸部からなるテラス構造を有し、前記凸部の頂面及び前記凹部の底面に凹凸形状の光取り出し構造が形成された第2クラッド層と、
    前記凸部の頂面上に設けられた表面電極と、を有し、
    前記第2クラッド層は、前記発光層上に、第1電流拡散層、前記第1電流拡散層上に設けられ前記凹部の底面の前記光取り出し構造を備える第1光取り出し層、 前記第1光取り出し層上に設けられた第2電流拡散層、及び前記第2電流拡散層上に設けられ前記凸部の頂面の前記光取り出し構造を備える第2光取り出し層を 含む積層構造を有し、
    前記第1電流拡散層及び前記第2電流拡散層はGaN系の半導体材料からなり、5×10 18 cm -3 以上のキャリア濃度を有し、
    前記第1光取り出し層及び前記第2光取り出し層はGaN系の半導体材料からなり、8×10 17 cm -3 以下のキャリア濃度を有し、
    前記第1光取り出し層及び前記第2光取出し層は、前記第1電流拡散層及び前記第2電流拡散層よりも小なる光吸収率と、前記第1電流拡散層及び前記第2電流拡散層よりも大なる抵抗値と、を有することを特徴とする半導体発光装置。
  4. 前記反射電極は、前記第1クラッド層、前記発光層及び前記第2クラッド層の積層方向において前記表面電極と対向しない領域に設けられていることを特徴とする請求項1乃至3のいずれか1に記載の半導体発光装置。
  5. 前記第1光取り出し層及び前記第2光取り出し層は、間接遷移の半導体材料からなることを特徴とする請求項1乃至4のいずれか1に記載の半導体発光装置。
  6. 前記第1光取り出し層及び前記第2光取り出し層は、1×1018cm-3以下のキャリア濃度を有することを特徴とする請求項1乃至5のいずれか1に記載の半導体発光装置。
JP2010171779A 2010-07-30 2010-07-30 半導体発光装置 Active JP5687858B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010171779A JP5687858B2 (ja) 2010-07-30 2010-07-30 半導体発光装置
US13/194,056 US8405113B2 (en) 2010-07-30 2011-07-29 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010171779A JP5687858B2 (ja) 2010-07-30 2010-07-30 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2012033695A JP2012033695A (ja) 2012-02-16
JP5687858B2 true JP5687858B2 (ja) 2015-03-25

Family

ID=45525833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010171779A Active JP5687858B2 (ja) 2010-07-30 2010-07-30 半導体発光装置

Country Status (2)

Country Link
US (1) US8405113B2 (ja)
JP (1) JP5687858B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6005957B2 (ja) 2012-03-19 2016-10-12 スタンレー電気株式会社 半導体素子及びその製造方法
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
US9437783B2 (en) 2012-05-08 2016-09-06 Cree, Inc. Light emitting diode (LED) contact structures and process for fabricating the same
US9576868B2 (en) * 2012-07-30 2017-02-21 General Electric Company Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices
JP2014116412A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 半導体発光素子
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
TWI536602B (zh) * 2013-10-25 2016-06-01 隆達電子股份有限公司 發光二極體
DE102013113181A1 (de) * 2013-11-28 2015-05-28 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung des optoelektronischen Bauelements
DE102014108300B4 (de) * 2014-06-12 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Halbleiterbauelemente
DE102014112551A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP2016092235A (ja) * 2014-11-05 2016-05-23 ウシオ電機株式会社 半導体発光素子
KR102322842B1 (ko) * 2014-12-26 2021-11-08 엘지이노텍 주식회사 발광 소자 어레이
KR102415075B1 (ko) * 2015-09-30 2022-06-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6812790B2 (ja) 2016-12-28 2021-01-13 豊田合成株式会社 Iii族窒化物半導体発光素子
CN109148662A (zh) * 2018-10-17 2019-01-04 河北工业大学 具有均匀电极电场分布的发光二极管及其制备方法
DE102018131579A1 (de) * 2018-12-10 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2023222189A1 (en) * 2022-05-16 2023-11-23 Ams-Osram International Gmbh Light-emitting device and method for manufacturing a light-emitting device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832111A (ja) * 1994-07-14 1996-02-02 Omron Corp 半導体発光素子並びに当該半導体発光素子を利用した発光装置、光学検知装置、光学情報処理装置及び光結合装置
JP2002217450A (ja) 2001-01-22 2002-08-02 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
EP1780806A4 (en) * 2004-07-30 2009-07-29 Fujikura Ltd LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
JP2008066554A (ja) * 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子
JP4835377B2 (ja) 2006-10-20 2011-12-14 日立電線株式会社 半導体発光素子
CN101911317B (zh) * 2007-12-28 2012-06-06 日亚化学工业株式会社 半导体发光元件及其制造方法
JP5282503B2 (ja) * 2008-09-19 2013-09-04 日亜化学工業株式会社 半導体発光素子
JP5733594B2 (ja) * 2010-02-18 2015-06-10 スタンレー電気株式会社 半導体発光装置

Also Published As

Publication number Publication date
US8405113B2 (en) 2013-03-26
JP2012033695A (ja) 2012-02-16
US20120025251A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
JP5687858B2 (ja) 半導体発光装置
US8071992B2 (en) Semiconductor light-emitting device
JP5733594B2 (ja) 半導体発光装置
JP4835377B2 (ja) 半導体発光素子
JP5953155B2 (ja) 半導体発光装置
JP5304662B2 (ja) 発光素子
JP5829453B2 (ja) 半導体発光素子
JP5169012B2 (ja) 半導体発光素子
JP6052962B2 (ja) 半導体発光装置
JP5377725B1 (ja) 半導体発光素子
JP5990405B2 (ja) 発光素子及びその製造方法
JP2013026451A (ja) 半導体発光素子
JP5391425B2 (ja) 半導体発光装置
JP4831107B2 (ja) 半導体発光素子
KR20090111862A (ko) 광전 반도체칩 및 이러한 반도체칩을 위한 접촉 구조의 형성 방법
JP4835376B2 (ja) 半導体発光素子
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5298927B2 (ja) 発光素子
JP2012033800A (ja) 半導体発光装置
JP5865870B2 (ja) 半導体発光素子
JP6686913B2 (ja) 発光素子
KR20150038933A (ko) 발광 다이오드 패키지
WO2017038448A1 (ja) 窒化物半導体素子
KR20130135632A (ko) 신뢰성이 향상된 전극구조를 갖는 발광다이오드 및 그의 제조방법
JP6063220B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150123

R150 Certificate of patent or registration of utility model

Ref document number: 5687858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250