JP6005957B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6005957B2
JP6005957B2 JP2012061834A JP2012061834A JP6005957B2 JP 6005957 B2 JP6005957 B2 JP 6005957B2 JP 2012061834 A JP2012061834 A JP 2012061834A JP 2012061834 A JP2012061834 A JP 2012061834A JP 6005957 B2 JP6005957 B2 JP 6005957B2
Authority
JP
Japan
Prior art keywords
layer
bonding
substrate
eutectic
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012061834A
Other languages
English (en)
Other versions
JP2013197257A (ja
Inventor
崇子 千野根
崇子 千野根
宮地　護
護 宮地
竜舞 斎藤
竜舞 斎藤
孝信 赤木
孝信 赤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2012061834A priority Critical patent/JP6005957B2/ja
Priority to EP13001320.4A priority patent/EP2642515B1/en
Priority to US13/845,078 priority patent/US9048090B2/en
Publication of JP2013197257A publication Critical patent/JP2013197257A/ja
Application granted granted Critical
Publication of JP6005957B2 publication Critical patent/JP6005957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体素子、特に、発光ダイオード（ＬＥＤ：Light Emitting Diode）及びその製造方法に関する。
ＬＥＤ素子を搭載した発光装置が、照明、バックライト、産業機器等に従来から用いられてきた。このような発光装置では、発光素子の高輝度化が進められている。ＬＥＤ素子は、ＧａＡｓ基板またはサファイヤ基板等の成長基板上にＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition）法等を用いてＡｌＧａＩｎＰまたはＧａＮ等の半導体層をエピタキシャル成長させることで製造される。このようにして、製造されたＬＥＤ素子においては、発光層からの発光が成長基板に吸収等されて、光の取り出し効率が低下するという問題や、成長基板の熱伝導率の低さ故に放熱効率が悪いという問題があった。
上記問題を解決すべく、成長基板上に成長した半導体層を、光反射性材料を介して熱伝導率の高い支持基板に貼り合わせた後、成長基板を除去した構成のＬＥＤ素子が製造されている（特許文献１）。
特開２００６−２３７４１９号公報
上述のような支持基板を用いる半導体素子の製造においては、ＡｕＳｎ等の共晶を利用して半導体層と熱伝導性支持基板とを接合していた（共晶接合）。共晶接合においては、接合部の空隙（ボイド）の少ない良好な接合を行うために、接合に使用されるＡｕＳｎの融解温度以上の高温で共晶材料を溶解または軟化して行われている。
図１に従来の一般的な共晶接合を行った場合の接合後の接合部の断面ＳＥＭ（Scanning Electron Microscopy）画像（２０，０００倍）を示す。この画像においては、Ａｕを多く含む層が薄い白っぽい色となっており、Ｓｎを多く含む層が濃い黒っぽい色となっている。図１に示すように、ＡｕＳｎを利用した共晶接合を行う場合、接合部には半導体層側から見て順番に、Ｓｎを多く含む層（すなわち、Ｓｎリッチ層）、Ａｕを多く含む層（すなわち、Ａｕリッチ層）、Ｓｎリッチ層が順に形成され、Ａｕリッチ層をＳｎリッチ層で挟むサンドイッチ構造が形成される。Ｓｎ（熱伝導率６４Ｗ／ｍ・Ｋ）はＡｕ（熱伝導率２９５Ｗ／ｍ・Ｋ）と比較して熱伝導率が低いので、半導体層に隣接して熱伝導率が低い層が形成されることとなる。これにより、半導体層から出る熱の拡散が妨げられ、放熱効率が悪くなってしまうという問題があった。
本発明は、上述の点に鑑みてなされたものであり、熱伝導性支持基板を使用するＬＥＤ素子等の半導体素子の製造における半導体ウェハと熱伝導性支持基板との接合において接合部の半導体ウェハに接する部分に熱伝導性の高い層を形成することで放熱性を高め、信頼性を向上させた半導体素子及びその製造方法を提供することを目的とする。
本発明の半導体素子の製造方法は、第１の基板上にＡｕとの共晶を形成する金属からなる第１の接合層を形成するステップと、第２の基板上に半導体層を含む素子構造層を形成するステップと、素子構造層上にＡｕとの共晶を形成する金属からなる下地金属層を形成するステップと、下地金属層上にＡｕからなる第２の接合層を形成するステップと、第１の接合層と前記第２の接合層を対向させつつ加熱圧着するステップと、を含み、加熱圧着するステップにおける第２の基板の加熱温度を、第１の基板の加熱温度よりも高くすることを特徴とする。
また、本発明の半導体素子は、基板と、基板上に形成された金属共晶によって形成された金属層と、金属層上に形成された素子構造層と、を含み、金属層は、金属層の他の部分よりもＡｕ含有率が大きくかつ素子構造層側に偏倚して形成されたＡｕ偏倚層を有することを特徴とする。
本発明の半導体素子及びその製造方法によれば、半導体ウェハと支持基板とを接合した際に形成される接合部において、熱を発する半導体層に隣接する部分に熱伝導率の高い層を形成して、半導体層からの放熱効率を高め、ＬＥＤ素子等の半導体素子の信頼性を向上させることが可能である。
従来の共晶接合部の断面ＳＥＭ画像である。 本発明の実施例に係る製造方法で接合する支持構造体の断面図である。 本発明の実施例に係る製造方法で接合する半導体ウェハの断面図である。 本発明の実施例に係る製造方法を用いて製造されるＬＥＤ素子の断面図である。 本発明の実施例に係る製造方法の一工程を示す断面図である。 本発明の実施例に係る製造方法の一工程を示す断面図である。 本発明の実施例に係る製造方法の一工程を示す断面図である。 本発明の実施例に係る製造方法の接合時における温度プロファイルの一例である。 本発明の実施例に係る製造方法の加熱圧着接合後の断面ＳＥＭ画像である。
以下に、本発明の１の実施例に係る発光素子の製造方法において形成され、接合される支持構造体、半導体ウェハ、及びこれらを接合して形成する発光素子について、図２ａ、図２ｂ及び図３を参照しつつ説明する。図２ａ及び図２ｂは、それぞれ支持構造体及び半導体ウェハの断面図である。図３は、支持構造体と半導体ウェハとを接合して完成した発光素子の断面図である。
支持構造体１０は、支持基板１１、及び支持基板１１上に形成された第１の接合層１３からなっている。
支持基板１１は、Ｓｉ等の熱伝導率の高い基板及び当該基板の両面にＰｔ２００ｎｍ／Ｔｉ１５０ｎｍ／Ｎｉ５０ｎｍ／Ａｕ１００ｎｍ／Ｐｔ２００ｎｍを蒸着等で順に形成してなるオーミック金属層（図示せず）からなっている。なお、支持基板１１は、熱伝導率が高い材料であれば、Ｇｅ、Ａｌ、Ｃｕ等の他の材料を用いてもよい。
第１の接合層１３は、支持基板１１上に、加熱及び加圧によりＡｕと共晶を形成する金属層、例えばＳｎ含有率が２１ｗｔ％のＡｕＳｎを、抵抗加熱器を用いた共蒸着により１０００ｎｍ蒸着することで形成する。ＡｕＳｎ内のＳｎ含有率は、必ずしも２１ｗｔ％でなくともよく、例えば、１８〜２５ｗｔ％の範囲であってもよい。また、第１の接合層として、ＡｕＩｎを用いることも可能である。なお、後述する支持構造体１０と半導体ウェハ２０との接合においては、第１の接合層１３の表面を平坦にして、第１の接合層１３の表面と後述する半導体ウェハ２０側の第２の接合層の表面とを密着させて共晶形成を促進させるのが好ましいので、第１の接合層の層厚は、支持基板１１の表面の凹凸を緩和すべく５０ｎｍ以上であるのが好ましい。
半導体ウェハ２０は、サファイヤ基板である成長基板２１、成長基板２１上に成長された素子構造層（デバイス層）２３、及び素子構造層２３の上面に形成された第２の接合層２５からなっている。
最初に、素子構造層２３の成長方法を説明する。まず、例えば、厚さ４３０μｍ、直径２インチのサファイヤからなる支持基板１１の（００１）面上に、層厚が５．０μｍのＧａＮ層であるｎ型クラッド層３１、層厚７５ｎｍの発光層３２、組成がＡｌ0.2Ｇａ0.8Ｎで層厚が４０ｎｍのｐ型バリア層３３、ｐ型クラッド層３４として層厚が１００ｎｍのＧａＮ層をＭＯＣＶＤ法により、成長温度を成長させる層に応じて約５００−１１００℃として順次エピタキシャル成長させて半導体層を形成する。発光層は多重量子井戸(ＭＱＷ)、単一量子井戸(ＳＱＷ)、あるいは単層（いわゆるバルク層）でもよい。
多重量子井戸構造は、例えば、井戸層をＩｎxＧａ1―xＮ層（組成ｘ＝０．３５、厚さ２ｎｍ）、バリア層をＧａＮ層（厚さ１４ｎｍ）とし、５ペアの井戸層とバリア層から構成される。なお、井戸層のＩｎ組成ｘは発光波長に合わせて０≦ｘ≦１．０の範囲で調整される。
次に、ｐクラッド層３４上に、Ｎｉ及びＡｇからなる反射電極層３５を形成する。反射電極層３５は、Ｐ型クラッド層３４上に、例えば、ＥＢ蒸着法にてＮｉを０．５ｎｍ、Ａｇを３００ｎｍ順次成膜して形成する。ＥＢ蒸着法の他にも、抵抗加熱蒸着法、スパッタ法等を用いることが可能である。この際、発光領域とすべき領域上の反射電極層３５の表面にレジストマスクを形成し、硝酸１：水１：酢酸８：リン酸１０の割合で混合されてなるエッチャントを用いて、２５℃で２０秒エッチングを行い、その後、酸素が含まれる雰囲気下で４００℃、２分間加熱処理することで、個別の発光領域及びその発光領域の各々に対応する領域を形成してもよい。
最後に、反射電極層３５を形成するＡｇの拡散防止のために、反射電極層３５上に金属の拡散防止バリア層３６としてＴｉ層１００ｎｍ／Ｐｔ層２００ｎｍを形成した。
以上のように形成された素子構造層２３上に、第２の接合層２５を形成する。第２の接合層２５は、支持構造体１０との後述する接合において用いられる層であり、下地共晶層２５ＡとしてＮｉ（熱伝導率９１Ｗ／ｍ・Ｋ）を３００ｎｍ、表面層２５ＢとしてＡｕ２００ｎｍをＥＢ蒸着法により順次成膜することにより形成する。下地共晶層２５Ａは、後述の接合工程において、表面層２５Ｂを形成するＡｕと共晶反応し、Ａｕを素子構造層２３側に引き留める役割を果たす。なお、下地共晶層２５Ａを構成するＮｉは応力の強い金属層を形成するため、下地共晶層２５Ａは、素子構造層及び成長基板の破壊等の不良の原因とならない程度、３００ｎｍ以下とするのが好ましい。
また、表面層２５Ｂの層厚を薄くしすぎると、後述する接合処理において、表面層２５Ｂを形成するＡｕのほとんどの領域が下地共晶層２５Ａを形成するＮｉとの共晶を形成してしまい、支持構造体１０側の第１の接合層１３を構成するＡｕＳｎとの共晶を形成する領域が小さくなってしまうため、第１の接合層１３と第２の接合層２５との間の接合不良が発生してしまう。そのため、第１の接合層と第２の接合層との良好な接合を行うために、表面層２５Ｂを構成するＡｕ層の層厚は少なくとも５０ｎｍ以上とし、好ましくは１００ｎｍ以上とし、さらに好ましくは２００ｎｍ以上とする。また、下地共晶層２５Ａは、表面層２５Ｂを形成するＡｕと共晶反応における親和性が高い金属であれば他の金属でもよく、例えば、Ｉｎ（（熱伝導率８２Ｗ／ｍ・Ｋ））等も使用可能である。下地共晶層２５Ａは、Ｎｉ、ＩｎのようにＡｕよりも熱伝導率が高い材料であるのが好ましい。また、下地共晶層２５Ａは、熱拡散の共晶がメインとなるように単体で設けられていることが好ましい。
なお、後述する支持構造体１０と半導体ウェハ２０との接合において、第２の接合層２５の表面を平坦にして、第１の接合層１３の表面との密着性を高めて共晶接合を促進させるために、第２の接合層２５の層厚は、素子構造層２３の表面の凹凸を緩和すべく５０ｎｍ以上であるのが好ましい。
以上のように形成した支持構造体１０と半導体ウェハ２０とを、第１の接合層１３及び第２の接合層２５を介して接合して、成長基板２１を除去し、図３に示す半導体素子４０を製造する。
以下に支持構造体１０と半導体ウェハ２０とを接合する方法について、図４ａ−ｃ、図５及び図６を用いて説明する。図４ａ−ｃは、本発明の実施例に係る発光素子の製造方法における支持構造体１０と半導体ウェハ２０との接合の各工程における断面図である。図５は、接合の際の加熱における温度プロファイルの一例である。図６は、支持構造体１０と半導体ウェハ２０とを接合した後の接合部の断面ＳＥＭ（Scanning Electron Microscopy）画像（２０，０００倍）である。図４ａ−ｃにおいて、素子構造層２３内の層構造は省略している。
まず、図４ａに示すように、支持構造体１０と半導体ウェハ２０とを、各々の接合層１３、２５が互いに向き合うように配置する。次に、図４ｂに示すように、真空雰囲気下において支持構造体１０及び半導体ウェハ２０をそれぞれの裏面（接合面と反対側の面）に配されたヒータ（図示せず）によって加熱し、第１の接合層１３の表面と第２の接合層２５の表面とを接触させて互いに対向する方向（矢印で示す方向）に６ｋＮの力を印加して接合層の金属同士の共晶を形成する加熱圧着接合処理を行う。
この加熱圧着接合処理においては、半導体ウェハ２０の温度を支持構造体１０の温度よりも高くして接合を行う。この場合の支持構造体１０及び半導体ウェハ２０の加熱温度プロファイルの一例を図５に示す。図５に示すように、加熱圧着接合処理においては、半導体ウェハ２０の温度を３３０℃、支持構造体１０の温度を３２０℃にして１０分間維持して共晶を形成する。また、当該加熱処理のほぼ全時間に亘って半導体ウェハ２０の温度を支持構造体１０の温度より１０℃程度高くなるように、半導体ウェハ２０及び支持構造体１０の裏面に配されたヒータの各々を制御して加熱を行う。
Ａｕ及びＳｎを含む接合層を用いて共晶接合を行う場合、Ｓｎは、温度の比較的高い領域へはあまり拡散移動せず、温度が比較的低い領域へ移動する。本実施例においては、さらに、第２の接合層２５の表面層２５Ｂを形成しているＡｕ層と素子構造層２３との間に表面層２５Ｂとの共晶を形成する下地共晶層２５ＡとしてＮｉ層を配している。支持構造体１０と半導体ウェハ２０との共晶接合をする際に、この隣接するＮｉとＡｕが共晶を形成する故に、Ａｕが半導体ウェハ２０側に引き付けられることとなる。このようにすることで、第１及び第２の接合層が共晶接合によって融合して一体となった接合部において、半導体ウェハ２０の素子構造層２３に隣接してＡｕ濃度が高く熱伝導率が高い領域を作り出すことができる。
なお、この圧着接合処理は、窒素雰囲気下で行ってもよい。また、接合における共晶形成時に一定に保持する最高加熱温度は、支持構造体１０の温度及び半導体ウェハ２０の温度が共に２８０℃〜３５０℃の範囲になるように行われ、ボイド（空隙）の少ない良好な接合を行うために共に３００℃以上、また熱膨張によって常温に戻した際または成長基板２１の除去において、半導体ウェハ２０及び支持構造体１０が破壊されないように共に３３０℃以下とするのが好ましい。また、最高温度で維持する時間は、加熱温度によって５分以上６０分以下とし、素子構造層等の劣化を防止するために１５分以下であるのが好ましい。また、支持構造体１０と半導体ウェハ２０との間の温度差が大きくなるほど、接合部内でＳｎが支持構造体１０側に、Ａｕが半導体ウェハ２０側に移動し、半導体ウェハ２０に隣接した接合部の層におけるＡｕ濃度を上昇させることが可能であるが、当該温度差を大きくすると接合温度から常温に戻した際の支持構造体１０及び半導体ウェハ２０の反りが大きくなり、クラックや割れの原因となってしまうため、当該温度差は２０℃以下であるのが好ましい。但し、あまり温度差が小さすぎると温度差による拡散移動の差が生じないため、当該温度差は５℃以上であるのが好ましい。
また、この加熱圧着の際に印加される圧力は、第１の接合層１３の表面と第２の接合層２５の表面とを密着させるために、高いことが望ましいが、支持構造体１０及び半導体ウェハ２０の損傷を防止するために、２．５ｋＮ以上１２ｋＮ以下の範囲であるのが好ましい。
このようにして接合を行った後の接合部の断面ＳＥＭ画像を図６に示す。図６からわかるように、上述の加熱圧着接合処理の結果、第１の接合層及び第２の接合層は、相互拡散の故に融合して１つの接合部となり、当該接合部内には、半導体ウェハ２０側の素子構造層２３に隣接した部分に、熱伝導率の高いＡｕの比率が高い領域が接合部全体からみて偏倚して存在している層であるＡｕの偏倚層Ｘ（図中色の薄い白っぽい部分）が形成され、Ａｕ偏倚層Ｘ内にＡｕ偏倚層Ｘの他の部分よりＳｎ比率が比較的高い部分であるＳｎのアイランドＹ（図中色の濃い黒っぽい部分）が断続的に島状に存在する。すなわち、この接合部においては、前記素子構造層に隣接して他の領域よりもＡｕの比率が大きく、熱伝導率の大きい層が形成されている。なお、第１及び第２の接合層の融合によって形成された接合部全体におけるＳｎ比率は１５−１８ｗｔ％になっている。また、図６の断面ＳＥＭ画像において、偏倚層Ｘの面積に対するアイランドＹの面積比率は約４０％である。
このように、素子構造層２３に隣接して熱伝導率が高い層を形成することで、素子構造層２３から発生した熱を、特に、支持基板１１の上面と平行方向に良好に拡散させて、素子構造層２３から発生した熱の放熱効率を向上させることができる。
支持構造体１０と半導体ウェハ２０との接合の後、図４ｃに示すように、例えば、レーザリフトオフ（ＬＬＯ）装置にて成長基板２１の裏面側からエキシマレーザを照射することにより成長基板２１を除去する。なお、成長基板２１の除去は、レーザリフトオフ（ＬＬＯ）に限らず、ウェットエッチング、ドライエッチング、機械研磨法、もしくは化学機械研磨（ＣＭＰ）、またはこれらの方法の少なくとも１つを組み合わせた方法によって行ってもよい。
ＬＬＯで成長基板２１を除去した場合、成長基板２１を除去した後、ＬＬＯで発生したＧａを、熱水等を用いて除去し、基板２１を除去した後の除去面を塩酸で表面処理する。なお、ＬＬＯ後に行う表面処理に使用する薬剤としては窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、ＫＯＨ、ＮａＯＨなどの酸やアルカリ溶液でもよい。また、表面処理はＡｒプラズマや塩素系プラズマを用いたドライエッチングや、研磨等で行ってもよい。
上記処理の終了後、成長基板の除去によって露出した素子構造層２３の表面のｎ型クラッド層上に、ｎ型クラッド層とオーミック接合をする光取り出し面側のオーミック電極すなわちｎ電極（図示せず）を形成する。ｎ電極は、Ｔｉ（１ｎｍ）／Ａｌ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（１０００ｎｍ）を蒸着等で順に成膜することで形成した。ｎ電極は、ｎ型半導体とオーミック接合を形成することが可能な材料で形成されていればよく、Ａｌ／Ｒｈ、Ａｌ／Ｐｔ等を用いて形成してもよい。
オーミック電極は、たとえばリフトオフ法を用いて形成され、蒸着方法は、抵抗加熱蒸着法のほか、ＥＢ蒸着法、スパッタ法などを用いてもよい。さらに、ｎ型クラッド層と光取り出し面側オーミック電極との間の良好なオーミック接合を構成する為に、窒素雰囲気下、約４００℃での熱処理による合金化を行ってもよい。以上の工程を経て、発光素子４０が完成する。
上記実施例に係る発光素子の製造方法によれば、支持構造体１０側の第１の接合層１３をＡｕＳｎの層によって形成し、半導体ウェハ２０側の第２の接合層２５をＮｉからなる共晶下地層２５Ａ及びＡｕからなる表面層２５Ｂで形成し、支持構造体１０と半導体ウェハ２０との接合において半導体ウェハ２０の温度を支持構造体１０の温度より高く保持しつつ加熱圧着し、共晶接合を行っている。それにより、素子構造層２３に隣接してＡｕ比率の高い、熱伝導率の高い領域（層）を形成し、素子構造層２３において発生した熱を素子構造層２３に隣接する熱伝導率の高い領域（層）にて、特に、支持基板１１の上面と平行な方向に迅速に拡散させることで、素子構造層２３からの放熱効率を向上させ、発光素子の信頼性を向上させることが可能である。
上記実施例では、発光素子を例に説明をしたが、本発明の製造方法は、他の電子デバイスの製造にも応用可能である。
上述した実施例における種々の数値、寸法、材料等は、例示に過ぎず、用途及び製造される発光素子等に応じて、適宜選択することができる。
１０ 支持構造体
１１ 支持基板
１３ 第１の接合層
２０ 半導体ウェハ
２１ 成長基板
２３ 素子構造層
２５ 第２の接合層
２５Ａ 下地共晶層
２５Ｂ 表面層
Ｘ 偏倚層
Ｙ アイランド

Claims (5)

  1. 第１の基板上にＡｕとの共晶を形成する金属からなる第１の接合層を形成するステップと、
    第２の基板上に半導体層を含む素子構造層を形成するステップと、
    前記素子構造層上にＡｕとの共晶を形成する金属からなる下地金属層を形成するステップと、
    前記下地金属層上にＡｕからなる第２の接合層を形成するステップと、
    前記第１の接合層と前記第２の接合層を対向させつつ加熱圧着するステップと、
    を含み、
    前記加熱圧着するステップにおける前記第２の基板の加熱温度を、前記第１の基板の加熱温度よりも高くすることを特徴とする半導体素子の製造方法。
  2. 前記下地金属層は、ＮｉまたはＩｎからなることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記第１の接合層はＡｕＳｎまたはＡｕＩｎからなることを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記加熱圧着するステップは、前記第２の基板の温度と前記第１の基板の温度との温度差を５℃〜２０℃の範囲内に維持して共晶形成を行うことを特徴とする請求項１乃至３のいずれか１に記載の半導体素子の製造方法。
  5. 基板と、
    前記基板上に形成された金属共晶によって形成された金属層と、
    前記金属層上に形成された素子構造層と、を含み、
    前記金属層は、前記金属層の他の部分よりもＡｕ含有率が大きくかつ前記素子構造層側に偏倚して形成されたＡｕ偏倚層を有し、前記Ａｕ偏倚層内に、前記Ａｕ偏倚層の他の部分よりＳｎまたはＩｎ比率の高い領域が島状に断続的に存在していることを特徴とする半導体素子。
JP2012061834A 2012-03-19 2012-03-19 半導体素子及びその製造方法 Active JP6005957B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012061834A JP6005957B2 (ja) 2012-03-19 2012-03-19 半導体素子及びその製造方法
EP13001320.4A EP2642515B1 (en) 2012-03-19 2013-03-15 Semiconductor element and method of manufacturing the same
US13/845,078 US9048090B2 (en) 2012-03-19 2013-03-17 Semiconductor element and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061834A JP6005957B2 (ja) 2012-03-19 2012-03-19 半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013197257A JP2013197257A (ja) 2013-09-30
JP6005957B2 true JP6005957B2 (ja) 2016-10-12

Family

ID=47912857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061834A Active JP6005957B2 (ja) 2012-03-19 2012-03-19 半導体素子及びその製造方法

Country Status (3)

Country Link
US (1) US9048090B2 (ja)
EP (1) EP2642515B1 (ja)
JP (1) JP6005957B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184843B2 (ja) * 2013-11-18 2017-08-23 東芝メモリ株式会社 基板接合方法、及び基板接合装置
JP2019102715A (ja) * 2017-12-06 2019-06-24 スタンレー電気株式会社 半導体発光装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259820A (ja) 2004-03-09 2005-09-22 Sharp Corp Ｉｉｉ−ｖ族化合物半導体発光素子とその製造方法
JPWO2006038665A1 (ja) 2004-10-01 2008-05-15 三菱電線工業株式会社 窒化物半導体発光素子およびその製造方法
JP4325571B2 (ja) 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
JP2008098336A (ja) * 2006-10-11 2008-04-24 Stanley Electric Co Ltd 半導体発光素子およびその製造方法
JP2008263130A (ja) * 2007-04-13 2008-10-30 Toyoda Gosei Co Ltd ＡｕＳｎ層の形成方法及びＡｕＳｎ層を有する半導体発光素子の製造方法
JP5082613B2 (ja) * 2007-06-13 2012-11-28 ウシオ電機株式会社 Ｌｅｄ素子およびその製造方法
JP5426081B2 (ja) * 2007-06-20 2014-02-26 スタンレー電気株式会社 基板接合方法及び半導体装置
JP2009105123A (ja) * 2007-10-22 2009-05-14 Showa Denko Kk 発光ダイオードおよびその製造方法
JP5329341B2 (ja) 2009-08-19 2013-10-30 スタンレー電気株式会社 光半導体装置及びその製造方法
JP5571988B2 (ja) * 2010-03-26 2014-08-13 パナソニック株式会社 接合方法
FR2961945B1 (fr) 2010-06-23 2012-08-17 Commissariat Energie Atomique Procede de scellement de deux elements par thermocompression a basse temperature
JP5687858B2 (ja) 2010-07-30 2015-03-25 スタンレー電気株式会社 半導体発光装置
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP2642515A3 (en) 2016-09-07
US20130241061A1 (en) 2013-09-19
US9048090B2 (en) 2015-06-02
EP2642515B1 (en) 2018-03-07
JP2013197257A (ja) 2013-09-30
EP2642515A2 (en) 2013-09-25

Similar Documents

Publication Publication Date Title
US8536598B2 (en) Semiconductor light emitting device and fabrication method for the same
TW201031027A (en) Method for manufacturing light emitting device
US20120070958A1 (en) Method of manufacturing semiconductor device
US20060226434A1 (en) Nitride-based semiconductor light emitting device and manufacturing method thereof
US7391061B2 (en) Light emitting diode with thermal spreading layer
TW200849355A (en) Method for roughening an object surface
JP2008098336A (ja) 半導体発光素子およびその製造方法
US9112113B2 (en) Semiconductor element and manufacturing method thereof
US8916396B2 (en) Method of manufacturing semiconductor element
JP6005957B2 (ja) 半導体素子及びその製造方法
JP5792694B2 (ja) 半導体発光素子
JP2013004768A (ja) 半導体発光素子の製造方法及び半導体発光素子用ウェーハ
JP2011151086A (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP6340016B2 (ja) 半導体発光デバイスにおけるｐコンタクト抵抗の制御
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
TW201103168A (en) Light emitting device and method for manufacturing same
JP2009277852A (ja) 半導体発光素子とその製造方法
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
TW201210060A (en) Process for producing light emitting diode, process for cutting light emitting diode and light emitting diode
JP2004146652A (ja) 半導体発光素子の製法
JP2013122943A (ja) 半導体素子とその製造方法
JP5136615B2 (ja) Ｉｉｉ族窒化物半導体発光素子を製造する方法
Goßler et al. Aluminum–germanium wafer bonding of (AlGaIn) N thin-film light-emitting diodes
JP2005123530A (ja) 発光素子の製造方法
JP2006086361A (ja) 半導体発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160908

R150 Certificate of patent or registration of utility model

Ref document number: 6005957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250